JP2005191170A - 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 - Google Patents
半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 Download PDFInfo
- Publication number
- JP2005191170A JP2005191170A JP2003428845A JP2003428845A JP2005191170A JP 2005191170 A JP2005191170 A JP 2005191170A JP 2003428845 A JP2003428845 A JP 2003428845A JP 2003428845 A JP2003428845 A JP 2003428845A JP 2005191170 A JP2005191170 A JP 2005191170A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- substrate
- semiconductor substrate
- etchant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
【課題】 半導体基板の裏面をスピンエッチングして電極を露出させる際に、電極の損傷を防止することが可能な、半導体装置の製造方法を提供する。
【解決手段】 半導体基板10の回転方向を反転させ、回転数を変化させ、エッチャントの滴下位置を変化させつつ、スピンエッチングを行う。これにより、電極Pの周辺におけるエッチャント92の流れ方向が変化する。これに伴って、エッチャントの巻き込み渦93の発生位置が移動し、電極Pの高エッチングレート部Qが広範囲に分散する。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。したがって、電極Pの損傷を防止することができる。
【選択図】 図10
【解決手段】 半導体基板10の回転方向を反転させ、回転数を変化させ、エッチャントの滴下位置を変化させつつ、スピンエッチングを行う。これにより、電極Pの周辺におけるエッチャント92の流れ方向が変化する。これに伴って、エッチャントの巻き込み渦93の発生位置が移動し、電極Pの高エッチングレート部Qが広範囲に分散する。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。したがって、電極Pの損傷を防止することができる。
【選択図】 図10
Description
本発明は、半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器に関するものである。
携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)などの携帯型の電子機器には、小型化および軽量化が要求されている。これにともなって、上述した電子機器における半導体チップの実装スペースも極めて制限され、半導体チップの高密度実装が課題となっている。そこで、3次元実装技術が案出されている。3次元実装技術は、半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。(たとえば、特許文献1参照)
図12は半導体チップを積層した状態の側面断面図であり、図13は図12のA部における拡大図である。図12に示すように、3次元実装技術に用いる各半導体チップ2には、複数の電極34が形成されている。電極34は、半導体チップ2の能動面10aに形成された電極パッド(図示省略)から、半導体チップ2の裏面10bにかけて、半導体チップ2を貫通するように形成されている。この電極34のうち、半導体チップ2の貫通孔の内部に充填されている部分をプラグ部といい、半導体チップ2の表面に突出した部分をポスト部という。なお、信号線とグランドとの短絡を防止するため、図13に示すように、半導体チップ2aにおける貫通孔33の内面には、絶縁膜22が形成されている。
電極34を形成するには、まず半導体基板の能動面10aから内部にかけて凹部を形成し、その内部に絶縁膜22を形成し、さらにその内側に導電材料を充填する。そして半導体基板を上下反転させれば、図18(a)に示す状態となる。次に、図18(b)に示すように、半導体基板10の裏面10bをエッチングして、絶縁膜22の先端部を露出させる。このエッチングには、スピンエッチングが採用されている。スピンエッチングは、半導体基板10を回転させつつエッチャントを滴下して、基板10の裏面のエッチングを行うものである。このエッチャントが、基板10を構成するSiおよび絶縁膜22を構成するSiO2に対して選択比を有するので、基板10の裏面から絶縁膜22を露出させることができる。その後、図13に示すように、電極34の先端部を覆っている絶縁膜22を研磨等により除去して、電極34の先端部を露出させる。このようにして、半導体チップ2aを貫通する電極34が形成される。
特開2002−25948号公報
図18は、従来技術のスピンエッチングによる電極損傷の説明図であり、電極周辺部の側面断面図である。図18(a)に示す状態から、上述したスピンエッチング装置を用いて基板10の裏面をスピンエッチングすると、図18(d)に示すように、電極34の先端肩部34Aが損傷するという問題がある。図18(d)の平面図である図18(c)に示すように、基板10を流れるエッチャント92が電極34の周辺を通過する際に、電極34の下流側には巻き込み渦93が発生する。この巻き込み渦93の発生部分では、エッチングレートが高くなって、絶縁膜22の一部に孔があき、その孔からエッチャントが入り込んで、電極34の損傷を引き起こすものと考えられる。この損傷が進行すると、図18(e)に示すように、電極34の先端部全体が欠落することになる。この場合、半導体チップを3次元実装するための配線接続が不可能になる。
本発明は、上記課題を解決するためになされたものであり、電極の損傷を防止することが可能な半導体装置の製造方法および製造装置の提供を目的とする。
また、電気的および機械的な接合信頼性の高い半導体装置、回路基板および電子機器の提供を目的とする。
また、電気的および機械的な接合信頼性の高い半導体装置、回路基板および電子機器の提供を目的とする。
上記目的を達成するため、本発明の半導体装置の製造方法は、集積回路が形成された半導体基板の能動面から内部にかけて凹部を形成する工程と、前記凹部の内面に第1絶縁層を形成する工程と、前記第1絶縁層の内側に第1導電材料を充填して電極を形成する工程と、前記第1絶縁層より前記半導体基板に対する選択比の大きい第1エッチャントを用いて、前記半導体基板の裏面をスピンエッチングすることにより、前記第1絶縁層の先端部を露出させる工程と、前記電極の先端部における前記第1絶縁層を除去して、前記電極の先端部を露出させる工程とを有することにより、前記半導体基板を貫通する前記電極を形成する半導体装置の製造方法であって、前記スピンエッチングは、前記半導体基板の回転方向を反転させつつ行うことを特徴とする。
この構成によれば、スピンエッチングを行う際に半導体基板の回転方向を反転させるので、電極の周辺におけるエッチャントの流れ方向が、その電極を通る基板の中心線を挟んで反転する。これに伴って、エッチャントの巻き込み渦の発生位置が移動し、電極の高エッチングレート部も移動する。その結果、高エッチングレート部が電極の一箇所に集中することがなくなり、電極の周方向におけるエッチングレートが平均化される。したがって、電極の損傷を防止することができる。
この構成によれば、スピンエッチングを行う際に半導体基板の回転方向を反転させるので、電極の周辺におけるエッチャントの流れ方向が、その電極を通る基板の中心線を挟んで反転する。これに伴って、エッチャントの巻き込み渦の発生位置が移動し、電極の高エッチングレート部も移動する。その結果、高エッチングレート部が電極の一箇所に集中することがなくなり、電極の周方向におけるエッチングレートが平均化される。したがって、電極の損傷を防止することができる。
また、本発明の他の半導体装置の製造方法は、集積回路が形成された半導体基板の能動面から内部にかけて凹部を形成する工程と、前記凹部の内面に第1絶縁層を形成する工程と、前記第1絶縁層の内側に第1導電材料を充填して電極を形成する工程と、前記第1絶縁層より前記半導体基板に対する選択比の大きい第1エッチャントを用いて、前記半導体基板の裏面をスピンエッチングすることにより、前記第1絶縁層の先端部を露出させる工程と、前記電極の先端部における前記第1絶縁層を除去して、前記電極の先端部を露出させる工程とを有することにより、前記半導体基板を貫通する前記電極を形成する半導体装置の製造方法であって、前記スピンエッチングは、前記半導体基板の回転数を変化させつつ行うことを特徴とする。
この構成によれば、スピンエッチングを行う際に半導体基板の回転数を変化させるので、電極の周辺におけるエッチャントの流れ方向が変化する。これに伴って、エッチャントの巻き込み渦の発生位置が移動し、電極の高エッチングレート部が広範囲に分散する。その結果、高エッチングレート部が電極の一箇所に集中することがなくなり、電極の周方向におけるエッチングレートが平均化される。したがって、電極の損傷を防止することができる。
この構成によれば、スピンエッチングを行う際に半導体基板の回転数を変化させるので、電極の周辺におけるエッチャントの流れ方向が変化する。これに伴って、エッチャントの巻き込み渦の発生位置が移動し、電極の高エッチングレート部が広範囲に分散する。その結果、高エッチングレート部が電極の一箇所に集中することがなくなり、電極の周方向におけるエッチングレートが平均化される。したがって、電極の損傷を防止することができる。
また、前記スピンエッチングは、前記半導体基板に対する前記第1エッチャントの滴下位置を変化させつつ行うことが望ましい。
この構成によれば、電極の周辺におけるエッチャントの流れ方向が変化して、巻き込み渦の発生位置が移動する。これにより、電極の周方向におけるエッチングレートが平均化されるので、電極の損傷を防止することができる。
この構成によれば、電極の周辺におけるエッチャントの流れ方向が変化して、巻き込み渦の発生位置が移動する。これにより、電極の周方向におけるエッチングレートが平均化されるので、電極の損傷を防止することができる。
また、前記半導体基板の裏面に、第2絶縁層を形成する工程を有することが望ましい。
この構成によれば、半導体装置を積層する際に電極間の接合部材が変形しても、その接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することができる。
この構成によれば、半導体装置を積層する際に電極間の接合部材が変形しても、その接合部材と半導体基板の裏面との短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止することができる。
また、前記第1絶縁層を除去する工程では、前記電極の先端部に形成された前記第2絶縁層を前記第1絶縁層とともに除去することが望ましい。
この構成によれば、製造プロセスが簡略化されるので、製造コストを低減することができる。
この構成によれば、製造プロセスが簡略化されるので、製造コストを低減することができる。
また、前記凹部の底部に、前記第1導電材料より酸化されにくい第2導電材料からなる電極キャップを形成し前記電極の先端部を露出させる工程では、前記電極キャップの少なくとも先端部を露出させることが望ましい。
この構成によれば、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
この構成によれば、半導体装置の電極が酸化されて濡れ性が低下するのを防止することができる。したがって、半導体装置の形成から長時間の経過後に当該半導体装置を積層する場合でも、電極相互の接合が可能になるので、電極相互の導通不良を回避することができる。
一方、本発明の半導体装置の製造装置は、半導体基板を回転させつつエッチャントを滴下することにより、前記半導体基板の表面のエッチングを行う半導体装置の製造装置であって、前記半導体基板の回転方向が反転可能とされていることを特徴とする。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
また、本発明の他の半導体装置の製造装置は、半導体基板を回転させつつエッチャントを滴下することにより、前記半導体基板の表面のエッチングを行う半導体装置の製造装置であって、前記半導体基板の回転数が変更可能とされていることを特徴とする。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
また、前記半導体基板に対するエッチャントの滴下位置が変更可能とされていることが望ましい。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
この構成によれば、半導体基板に形成された電極の周辺において、エッチャントの流れ方向が変化するので、電極の周方向におけるエッチングレートを平均化することができる。したがって、電極の損傷を防止することができる。
一方、本発明の半導体装置は、上述した半導体装置の製造方法を使用して製造したことを特徴とする。
この構成によれば、電極の損傷が防止されるので、電気的および機械的な接合信頼性が高い半導体装置を提供することができる。
この構成によれば、電極の損傷が防止されるので、電気的および機械的な接合信頼性が高い半導体装置を提供することができる。
また、上述した半導体装置が複数積層され、上下に隣接する前記半導体装置の電極が電気的に接続されている構成としてもよい。
この構成によれば、高密度実装された小型の半導体装置を提供することができる。
この構成によれば、高密度実装された小型の半導体装置を提供することができる。
一方、本発明の回路基板は、上述した半導体装置が実装されていることを特徴とする。
この構成によれば、電気的および機械的な接合信頼性が高い回路基板を提供することができる。
この構成によれば、電気的および機械的な接合信頼性が高い回路基板を提供することができる。
一方、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
この構成によれば、信頼性の高い電子機器を提供することができる。
この構成によれば、信頼性の高い電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
図1は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ2は、集積回路が形成された半導体基板10と、半導体基板10の能動面10aから半導体基板10の裏面10bにかけて形成された貫通孔H4の内部に、第1の絶縁層である絶縁膜22を介して形成された電極34と、半導体基板10の裏面10bに形成された第2の絶縁層である絶縁膜26とを有するものである。
図1は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ2は、集積回路が形成された半導体基板10と、半導体基板10の能動面10aから半導体基板10の裏面10bにかけて形成された貫通孔H4の内部に、第1の絶縁層である絶縁膜22を介して形成された電極34と、半導体基板10の裏面10bに形成された第2の絶縁層である絶縁膜26とを有するものである。
[半導体装置]
図1に示す半導体チップ2では、Si(ケイ素)等からなる半導体基板10の能動面10aに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路(図示省略)が形成されている。その半導体基板10の能動面10aには、SiO2(酸化ケイ素)等からなる絶縁膜12が形成されている。さらに、その絶縁膜12の表面には、硼燐珪酸ガラス(以下、BPSGという)等からなる層間絶縁膜14が形成されている。
図1に示す半導体チップ2では、Si(ケイ素)等からなる半導体基板10の能動面10aに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路(図示省略)が形成されている。その半導体基板10の能動面10aには、SiO2(酸化ケイ素)等からなる絶縁膜12が形成されている。さらに、その絶縁膜12の表面には、硼燐珪酸ガラス(以下、BPSGという)等からなる層間絶縁膜14が形成されている。
その層間絶縁膜14の表面の所定部分には、電極パッド16が形成されている。この電極パッド16は、Ti(チタン)等からなる第1層16a、TiN(窒化チタン)等からなる第2層16b、AlCu(アルミニウム/銅)等からなる第3層16c、およびTiN等からなる第4層(キャップ層)16dを、順に積層して形成されている。なお、電極パッド16の構成材料は、電極パッド16に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更してもよい。すなわち、集積回路の電極として一般に用いられるAlのみを用いて電極パッド16を形成してもよく、電気抵抗の低いCuのみを用いて電極パッド16を形成してもよい。
この電極パッド16は、平面視において半導体チップ2の周辺部に並んで形成されている。なお、電極パッド16は、半導体チップ2の周辺部に並んで形成される場合と、中央部に並んで形成される場合とがある。周辺部に形成される場合には、半導体チップ2の少なくとも1辺(多くの場合、2辺又は4辺)に沿って並んで形成される。そして、各電極パッド16は、上述した集積回路と、図示しない箇所で電気的に接続されている。なお、電極パッド16の下方には集積回路が形成されていない点に注意されたい。
その電極パッド16を覆うように、層間絶縁膜14の表面にパッシベーション膜18が形成されている。パッシベーション膜18は、SiO2(酸化ケイ素)やSiN(窒化ケイ素)、ポリイミド樹脂等からなり、例えば1μm程度の厚さに形成されている。
そして、電極パッド16の中央部には、パッシベーション膜18および電極パッド16の第4層16dを貫通する開口部H1と、残りの電極パッド16、層間絶縁膜14および絶縁膜12を貫通する開口部H2とが形成されている。なお、開口部H2の直径は、開口部H1の径よりも小さく、例えば60μm程度に設定されている。一方、パッシベーション膜18の表面ならびに開口部H1および開口部H2の内面には、SiO2(酸化ケイ素)等からなる絶縁膜20が形成されている。この絶縁膜20は、次述する孔部H3を形成する際にマスクとして機能するものである。
そして、電極パッド16の中央部に、半導体基板10を貫通する孔部H3が形成されている。孔部H3の直径は、開口部H2の直径より小さく、例えば30μm程度に形成されている。なお、孔部H3は、平面視円形に限られず、平面視矩形に形成してもよい。そして、開口部H1、開口部H2および孔部H3により、半導体基板の能動面から裏面に貫通する貫通孔H4が形成される。
その貫通孔H4の内面および絶縁膜20の表面に、第1の絶縁層である絶縁膜22が形成されている。この絶縁膜22は、電流リークの発生や、酸素または水分等による浸食などを防止するものであり、SiO2やSiN等の電気絶縁性材料によって、1μm程度の厚さに形成されている。また、絶縁膜22は、半導体基板10の裏面10bから突出形成されている。一方、絶縁膜20および絶縁膜22は、電極パッド16の第3層16cの表面のP部において、一部除去されている。
これによって露出した電極パッド16の第3層16cの表面と、残された絶縁膜22の表面には、下地膜24が形成されている。この下地膜24は、絶縁膜22等の表面に形成されたバリヤ層(バリヤメタル)と、バリヤ層の表面に形成されたシード層(シード電極)とによって構成されている。バリヤ層は、後述する電極34の構成材料が基板10に拡散するのを防止するものであり、TiW(チタンタングステン)やTiN(チタンナイトライド)、TaN(タンタルナイトライド)等からなる。一方、シード層は、後述する電極34をメッキ処理によって形成する際の電極になるものであり、CuやAu、Ag等からなる。
そして、この下地膜24の内側に、電極34が形成されている。この電極34は、CuやW等の電気抵抗の低い導電材料からなる。なお、poly−Si(ポリシリコン)にBやP等の不純物をドープした導電材料により電極34を形成すれば、基板10への拡散を防止する必要がなくなるので、上述したバリヤ層が不要となる。そして、貫通孔H4に電極34を形成することにより、電極34のプラグ部36が形成される。なお、プラグ部36の下端面は外部に露出している。一方、電極パッド16の上方にも電極34を延設することにより、電極34のポスト部35が形成される。このポスト部35は、平面視円形に限られず、平面視矩形に形成してもよい。なお、ポスト部35と電極パッド16とは、図1中のP部において下地膜24を介して電気的に接続されている。
また、電極34のポスト部35の上面には、ハンダ層40が形成されている。このハンダ層40は、一般的なPbSn合金等で形成してもよいが、AgSn合金等の鉛フリーのハンダ材料で形成するのが環境面等から好ましい。なお、軟蝋材であるハンダ層40の代わりに、SnAg合金等からなる硬蝋材(溶融金属)層や、Agペースト等からなる金属ペースト層を形成してもよい。この硬蝋材層や金属ペースト層も、鉛フリーの材料で形成するのが環境面等から好ましい。
一方、半導体基板10の裏面10bには、第2の絶縁層である絶縁膜26が形成されている。絶縁膜26は、SiO2(酸化ケイ素)やSiN(窒化ケイ素)などの無機物や、PI(ポリイミド)などの有機物からなる。絶縁膜26は、電極34のプラグ部36の下端面を除いて、半導体基板10の裏面10bの全面に形成されている。なお、半導体基板10の裏面10bにおける電極34の先端部の周辺のみに、選択的に絶縁膜26を形成してもよい。
また、基板10の裏側における電極34のプラグ部36の先端面は、絶縁膜26の表面から突出形成されている。プラグ部36の突出高さは、たとえば10μm〜20μm程度とされている。これにより、複数の半導体チップを積層する際に、半導体チップ相互の間隔を確保できるので、各半導体チップの隙間にアンダーフィル等を容易に充填することができる。なお、プラグ部36の突出高さを調整することにより、積層された半導体チップ相互の間隔を調整することができる。また、積層後にアンダーフィル等を充填する代わりに、積層前に半導体チップ2の裏面10bに熱硬化性樹脂等を塗布する場合でも、突出したプラグ部36を避けて熱硬化性樹脂等を塗布することができるので、半導体チップの配線接続を確実に行うことができる。
本実施形態に係る半導体チップ2は、以上のように構成されている。
本実施形態に係る半導体チップ2は、以上のように構成されている。
図2は、本実施形態に係る半導体チップの変形例の電極部分における側面断面図である。図2に示すように、基板10の裏側における電極34のプラグ部36の先端部に、電極キャップ38を形成してもよい。この電極キャップ38は、電極34の構成材料より酸化されにくい導電材料からなり、たとえばイオン化傾向が小さい金属からなる。具体的には、AuやAg、Pt(白金)、Pd(パラジウム)等によって電極キャップ38が形成されている。この電極キャップ38は、プラグ部36の先端面全体を覆うように形成されている。これにより、プラグ部36の先端面が酸化されるのを防止することができる。なお電極キャップは、プラグ部36の先端面の一部を覆うように形成してもよい。この場合でも、電極キャップの形成部分においてプラグ部36の酸化を防止することができるので、半導体チップの積層時に電極相互を接合することができる。したがって、電極相互の導通不良を回避することができる。
[製造方法]
次に、本実施形態に係る半導体チップの製造方法につき、図3〜図11を用いて説明する。図3〜図7は、本実施形態に係る半導体チップの製造方法の説明図である。本実施形態に係る半導体チップの製造方法は、半導体基板10の能動面から内部にかけて凹部H0を形成する工程と、凹部H0の内面に絶縁膜22を形成する工程と、絶縁膜22の内側に第1導電材料を充填して電極34を形成する工程と、半導体基板10の裏面10bをスピンエッチングして、電極34の先端部を露出させる工程とを有するものである。なお以下には、半導体基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
次に、本実施形態に係る半導体チップの製造方法につき、図3〜図11を用いて説明する。図3〜図7は、本実施形態に係る半導体チップの製造方法の説明図である。本実施形態に係る半導体チップの製造方法は、半導体基板10の能動面から内部にかけて凹部H0を形成する工程と、凹部H0の内面に絶縁膜22を形成する工程と、絶縁膜22の内側に第1導電材料を充填して電極34を形成する工程と、半導体基板10の裏面10bをスピンエッチングして、電極34の先端部を露出させる工程とを有するものである。なお以下には、半導体基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
まず、図3(a)に示すように、半導体基板10の表面に、絶縁膜12および層間絶縁膜14を形成する。そして、層間絶縁膜14の表面に電極パッド16を形成する。具体的には、まず層間絶縁膜14上の全面に、電極パッド16の第1層から第4層の被膜を順次形成する。なお、各被膜の形成はスパッタリング等によって行う。次に、その表面にレジスト等を塗布する。さらに、フォトリソグラフィ技術により、レジストに電極パッド16の最終形状をパターニングする。そして、パターニングされたレジストをマスクとしてエッチングを行い、電極パッドを所定形状(例えば、矩形形状)に形成する。その後、電極パッド16の表面にパッシベーション膜18を形成する。
次に、パッシベーション膜18に対して開口部H1を形成する。その具体的な手順は、まずパッシベーション膜の全面にレジスト等を塗布する。レジストは、フォトレジストや電子線レジスト、X線レジスト等の何れであってもよく、ポジ型またはネガ型の何れであってもよい。また、レジストの塗布は、スピンコート法、ディッピング法、スプレーコート法等によって行う。なお、レジストを塗布した後にプリベークを行う。そして、開口部H1のパターンが形成されたマスクを用いてレジストに露光処理を行い、さらに現像処理を行うことによってレジストに開口部H1の形状をパターニングする。なお、レジストのパターニング後にポストベークを行う。
そして、パターニングされたレジストをマスクとして、パッシベーション膜18をエッチングする。なお本実施形態では、パッシベーション膜18とともに電極パッド16の第4層もエッチングする。エッチングには、ウエットエッチングを採用することもできるが、ドライエッチングを採用することが好ましい。ドライエッチングは、反応性イオンエッチング(RIE:Reactive Ion Etching)であってもよい。なお、パッシベーション膜18に開口部H1を形成した後で、パッシベーション膜18上のレジストを剥離液によって剥離する。以上により、図3(a)に示すように、パッシベーション膜18に開口部H1が形成されて、電極パッド16が露出する。
次に、図3(b)に示すように、電極パッド16、層間絶縁膜14および絶縁膜12に対して開口部H2を形成する。その具体的な手順は、まず露出した電極パッド16およびパッシベーション膜18の全面にレジスト等を塗布して、開口部H2の形状をパターニングする。次に、パターニングされたレジストをマスクとして、電極パッド16をドライエッチングする。なお、ドライエッチングにはRIEを用いることができる。その後、レジストを剥離すれば、図3(b)に示すように、電極パッド16に開口部H2が形成される。
次に、図3(c)に示すように、基板10の上方の全面に絶縁膜20を形成する。この絶縁膜20は、ドライエッチングにより基板10に孔部H3を穿孔する際に、マスクとして機能するものである。なお、絶縁膜20の膜厚は、基板10に穿孔する孔部H3の深さにより、例えば2μm程度に設定する。本実施形態では、絶縁膜20としてSiO2を用いたが、Siとの選択比が取れればフォトレジストを用いてもよい。また、絶縁膜20には、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)すなわちPE−TEOS、またはオゾンを用いた熱CVDであるO3−TEOS、またはCVDを用いて形成した酸化シリコンなどを用いることができる。
次に、絶縁膜20に孔部H3の形状をパターニングする。その具体的な手順は、まず絶縁膜20の全面にレジスト等を塗布して、孔部H3の形状をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜20をドライエッチングする。その後、レジストを剥離すれば、絶縁膜20に孔部H3の形状がパターニングされて、基板10が露出する。
次に、高速ドライエッチングにより、基板10に孔部H3を穿孔する。なお、ドライエッチングとしてRIEやICP(Inductively Coupled Plasma)を用いることができる。その際、上述したように絶縁膜20(SiO2)をマスクとして用いるが、絶縁膜20の代わりにレジストをマスクとして用いてもよい。なお、孔部H3の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。すなわち、半導体チップを最終的な厚さまでエッチングした後に、孔部H3の内部に形成した電極の先端部が基板10の裏面に露出し得るように、孔部H3の深さを設定する。以上により、図3(c)に示すように、基板10に孔部H3が形成される。そして、開口部H1、開口部H2および孔部H3により、基板10の能動面から内部にかけて凹部H0が形成される。
次に、図4(a)に示すように、凹部H0の内面および絶縁膜20の表面に、第1の絶縁層である絶縁膜22を形成する。この絶縁膜22は、例えばPE−TEOS又はO3−TEOSなどからなり、例えばプラズマTEOSなどにより、表面膜厚が1μm程度となるように形成する。
次に、図4(b)に示すように、絶縁膜22および絶縁膜20に異方性エッチングを施して、電極パッド16の一部を露出させる。なお本実施形態では、開口部H2の周縁部において、電極パッド16の表面の一部を露出させる。その具体的な手順は、まず絶縁膜22の全面にレジスト等を塗布して、露出させる部分をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜22および絶縁膜20を異方性エッチングする。この異方性エッチングには、RIE等のドライエッチングを用いることが好適である。
次に、露出させた電極パッド16の表面と、残された絶縁膜22の表面に、下地膜24を形成する。下地膜24として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層は、例えば真空蒸着、スパッタリング、イオンプレーティング等のPVD(Phisical Vapor Deposition)法や、CVD法、IMP(イオンメタルプラズマ)法、無電解メッキ法などを用いて形成する。
次に、図5(a)に示すように、電極34を形成する。その具体的な手順は、まず基板10の上方の全面にレジスト32を塗布する。レジスト32として、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に設けられるAl電極をエッチングする際に用いられるレジストまたは絶縁性を有する樹脂レジストを用いることもできるが、後述の工程で用いるメッキ液およびエッチング液に対して耐性を持つことが前提である。
レジスト32の塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。ここで、レジスト32の厚さは、形成すべき電極34のポスト部35の高さにハンダ層40の厚さを加えたものと同程度に設定する。なお、レジスト32を塗布した後にプリベークを行う。
次に、形成すべき電極34のポスト部35の平面形状をレジストにパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト32をパターニングする。ここで、ポスト部35の平面形状が矩形であれば、レジスト32に矩形形状の開口部をパターニングする。開口部の大きさは、半導体チップにおける電極34のピッチなどに応じて設定するが、例えば120μm四方または80μm四方の大きさに形成する。なお、パターニング後にレジスト32の倒れが生じないように、開口部の大きさを設定する。
なお以上には、電極34のポスト部35を取り囲むようにレジスト32を形成する方法について説明した。しかしながら、必ずしもポスト部35の全周を取り囲むようにレジスト32を形成しなければならないという訳ではない。例えば、図5(a)の紙面の左右方向にのみ隣接して電極34が形成される場合には、同紙面の奥行き方向にはレジスト32を形成しなくてもよい。このように、レジスト32はポスト部35の外形形状の少なくとも一部に沿って形成される。
なお以上には、フォトリソグラフィ技術を用いてレジスト32を形成する方法について説明した。しかしながら、この方法でレジスト32を形成すると、レジストを全面に塗布する際にその一部が孔部H3内に入り込んで、現像処理を行っても孔部H3内に残渣として残るおそれがある。そこで、例えばドライフィルムを用いることにより、またスクリーン印刷等の印刷法を用いることにより、パターニングされた状態でレジスト32を形成するのが好ましい。また、インクジェット装置等の液滴吐出装置を用いて、レジストの液滴をレジスト32の形成位置のみに吐出することにより、パターニングされた状態でレジスト32を形成してもよい。これにより、孔部H3内にレジストが入り込むことなく、レジスト32を形成することができる。
次に、このレジスト32をマスクとして電極材料を凹部H0に充填し、電極34を形成する。電極材料の充填は、メッキ処理やCVD法等によって行う。メッキ処理には、例えば電気化学プレーティング(ECP)法を用いる。なお、メッキ処理における電極として、下地膜24を構成するシード層を用いる。また、メッキ装置としてカップ式メッキ装置を用いる。カップ式メッキ装置は、カップ形状の容器からメッキ液を噴出させてメッキすることを特徴とする装置である。これにより、凹部H0の内部に電極材料が充填されて、プラグ部36が形成される。また、レジスト32に形成された開口部にも電極材料が充填されて、ポスト部35が形成される。
次に、電極34の上面にハンダ層40を形成する。ハンダ層40の形成は、ハンダメッキ法やスクリーン印刷等の印刷法などによって行う。なお、ハンダメッキの電極として、下地膜24を構成するシード層を用いることができる。また、メッキ装置として、カップ式メッキ装置を用いることができる。一方、ハンダ層40の代わりに、SnAgなどからなる硬蝋材層を形成してもよい。硬蝋材層も、メッキ法や印刷法などによって形成することができる。以上により、図5(a)に示す状態となる。
次に、図5(b)に示すように、剥離液等を用いてレジスト32を剥離(除去)する。なお、剥離液にはオゾン水等を用いることができる。続けて、基板10の上方に露出している下地膜24を除去する。その具体的な手順は、まず基板10の上方の全面にレジスト等を塗布し、電極34のポスト部35の形状をパターニングする。次に、パターニングされたレジストをマスクとして、下地膜24をドライエッチングする。なお、ハンダ層40の代わりに硬蝋材層を形成した場合には、その硬蝋材層をマスクとして下地膜24をエッチングすることができる。この場合、フォトリソグラフィが不要となるので、製造工程を簡略化することができる。
次に、図6(a)に示すように、基板10を上下反転させた上で、基板10の下方に補強部材50を装着する。補強部材50として、保護フィルム等を採用してもよいが、ガラス等の硬質材料を採用するのが好ましい。これにより、基板10の裏面10bを加工する際に、基板10に割れ等が発生するのを防止することができる。補強部材50は、接着剤52等を介して基板10に装着する。接着剤52として、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、基板10の能動面10aにおける凹凸を吸収しつつ、補強部材50を強固に装着することができる。さらに、接着剤52として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、補強部材50としてガラス等の透光性材料を採用するのが好ましい。この場合、補強部材50の外側から光を照射することによって、簡単に接着剤52を硬化させることができる。
次に、図6(b)に示すように、基板10の裏面10bの全面をエッチングして、絶縁膜22の先端部を露出させ、基板10の裏面10bより外側に電極34の先端部を配置する。このエッチングには、後述するスピンエッチングを採用する。なお、基板10の裏面10bを粗研磨した後に、スピンエッチングを行って絶縁膜22の先端部を露出させるようにすれば、製造時間を短縮することができる。また、基板10のエッチングと同時に、絶縁膜22および下地膜24をエッチングして除去してもよい。
次に、図7(a)に示すように、基板10の裏面10bの全面に、第2の絶縁層である絶縁膜26を形成する。絶縁膜26としてSiO2やSiNなどの被膜を形成する場合には、CVD法によって形成するのが好ましい。また、絶縁膜26としてPIなどの被膜を形成する場合には、液状の被膜材料をスピンコート法によって塗布し、乾燥・焼成して形成するのが好ましい。また、SOGを用いて絶縁膜26を形成してもよい。SOG(Spin On Glass)は、塗布した後に400℃程度の温度でベーキングすることによりSiO2となる液体であり、平坦化を目的としてLSIの層間絶縁膜に使用されている。具体的には、シロキサン結合を基本構造とするポリマーであって、アルコールなどが溶媒として使用されている。このSOGを塗布する場合にも、スピンコート法を用いる。
なお、基板10の裏面10bの全面に絶縁膜26を形成する代わりに、基板10の裏面10bにおける電極34の周辺のみに、選択的に絶縁膜26を形成してもよい。この場合には、インクジェット装置等の液滴吐出装置を用いて絶縁膜の材料液を電極34の周辺のみに吐出し、乾燥・焼成して絶縁膜26を形成すればよい。
次に、図7(b)に示すように、電極34の先端部を露出させる。具体的には、電極34の先端部を覆っている絶縁膜26、絶縁膜22および下地膜24を除去して、電極34の先端部を露出させる。絶縁膜26、絶縁膜22および下地膜24の除去は、CMP(Chemical and Mechanical Polishing)研磨等によって行う。CMPは、基板に対する研磨布による機械的研磨と、そこに供給される研磨液による化学作用との兼ね合いによって、基板の研磨を行うものである。なお、絶縁膜26、絶縁膜22および下地膜24を研磨により除去する際に、電極34の先端部を研磨してもよい。この場合、下地膜24が完全に除去されるので、半導体チップの積層時における電極間の導通不良を防止することができる。
なお、CMP研磨を行う代わりに、ドライエッチングを行って絶縁膜26、絶縁膜22および下地膜24を除去してもよい。そのドライエッチングには、ArおよびCF4の混合ガスや、O2およびCF4の混合ガス等を用いることが可能である。なおドライエッチングを行う際には、電極34の形成領域以外の領域をレジスト等によりマスクして行う。
その後、溶剤等により接着剤52を溶解して、基板10から補強部材50を取り外す。次に、基板10の裏面10bにダイシングテープ(図示省略)を貼り付けた上で、基板10をダイシングすることにより、半導体チップの個片に分離する。なお、CO2レーザやYAGレーザを照射して基板10を切断してもよい。
以上により、図1に示す状態となり、本実施形態に係る半導体チップ2が完成する。
以上により、図1に示す状態となり、本実施形態に係る半導体チップ2が完成する。
(スピンエッチング)
ここで図6(b)に示すように、基板10の裏面10bから絶縁膜22の先端部を露出させる方法について説明する。この作業は、基板10の裏面10bをスピンエッチングすることによって行う。
ここで図6(b)に示すように、基板10の裏面10bから絶縁膜22の先端部を露出させる方法について説明する。この作業は、基板10の裏面10bをスピンエッチングすることによって行う。
図8は、スピンエッチング装置およびエッチャントの流れの説明図である。スピンエッチング装置(スピンエッチャー)は、基板10を回転させつつ、その裏面にエッチャントノズル90からエッチャントを滴下して、基板10のエッチングを行うものである。エッチャントとして、フッ酸(HF)や硝酸(HNO3)等の混合液を採用する。またエッチャントノズル90は、エッチャントの吐出口を基板10の中心部と周縁部との間で移動させつつエッチャントを滴下しうるようになっている。
なお、従来技術に係るスピンエッチャーとして、X社およびY社のものが代表的である。X社のスピンエッチャーは、基板10を一定の400rpmで一方向に回転させるものである。かかる低速回転の場合、エッチャント92は基板10の中心付近から周縁部に向かって渦巻状に流れる。またY社のスピンエッチャーは、基板10を一定の1000rpmで一方向に回転させるものである。かかる高速回転の場合、エッチャント92は基板10の中心部から周縁部に向かって放射状に流れる。このように、回転方向および回転数が一定とされているのは、平滑にエッチングすることに重点が置かれているからである。これにより、エッチング中のエッチャントの流れはほぼ一定となる。
本実施形態では、X社またはY社のスピンエッチャーを改造して使用する。すなわち、X社のスピンエッチャーを改造して、基板10の回転方向を反転可能とし、また回転数を−400〜400rpmの範囲で変更可能とする。また、Y社のスピンエッチャーを改造して、基板10の回転方向を反転可能とし、また回転数を−1000〜1000rpmの範囲で変更可能とする。このように、従来のスピンエッチャーを改造して使用すれば、設備コストを低減することができる。
図9は、様々なスピンエッチング条件の一覧表である。上記改造を施したスピンエチャーを使用する場合、様々な条件でスピンエッチングを行うことが可能になる。なお比較のため、図9の左端には、改造前のX社およびY社のスピンエッチャーを使用する場合の、従来のスピンエッチン工法を記載している。X社のスピンエッチャーを使用する従来法では、エッチャントにフッ硝酸(フッ酸および硝酸の混合液)を採用する。なお、フッ酸の濃度を10wt%とすることにより、50μm/minのエッチングレートを実現する。基板の回転方向は一方向であり、切り替えを行うことはできない。また、回転数は一定の400rpmである。これにより、42秒間のスピンエッチングを行う。また、Y社のスピンエッチャーを使用する従来法では、エッチャントとしてフッ酸、硝酸、酢酸、硫酸および燐酸の混合液を採用する。なお、フッ酸の濃度を4wt%とすることにより、10μm/minのエッチングレートを実現する。基板の回転方向は一方向であり、切り替えを行うことはできない。また、回転数は一定の1000rpmである。これにより、210秒間のスピンエッチングを行う。なお、エッチング時間と回転数との関係は、図9の最下欄のグラフに示す通りである。
これに対して、改造後のX社のスピンエッチャーを使用する場合には、A〜D工法のスピンエッチング条件を採用することが可能になる。A〜D工法では、エッチャントにフッ硝酸を採用し、フッ酸の濃度を10wt%とすることにより、50μm/minのエッチングレートを実現する。そしてAおよびB工法では、基板の回転方向の切り替えを行って、回転方向を双方向とする。また、回転数を−400〜400rpmの間でスイープさせる。これにより、42秒間のスピンエッチングを行う。なおA工法では、回転方向切り替えおよび回転数スイープの周期を42秒として、最下欄のグラフに示すように、エッチング中に1回の回転方向切り替えおよび回転数スイープを行う。またB工法では、回転方向切り替えおよび回転数スイープの周期を10秒程度として、最下欄のグラフに示すように、エッチング中に3〜4回程度の回転方向切り替えおよび回転数スイープを行う。一方、CおよびD工法では、基板の回転方向の切り替えを行わずに、回転方向を一方向とする。ただし、回転数を0〜400rpmの間でスイープさせる。これにより、42秒間のスピンエッチングを行う。なおC工法では、回転数スイープの周期を42秒として、最下欄のグラフに示すように、エッチング中に1回の回転数スイープを行う。またD工法では、回転数スイープの周期を10秒程度として、最下欄のグラフに示すように、エッチング中に3〜4回程度の回転数スイープを行う。
また、改造後のY社のスピンエッチャーを使用する場合には、EまたはF工法のスピンエッチング条件を採用することが可能になる。EまたはF工法では、エッチャントとしてフッ酸、硝酸、酢酸、硫酸および燐酸の混合液を採用し、フッ酸の濃度を4wt%とすることにより、10μm/minのエッチングレートを実現する。そしてE工法では、基板の回転方向の切り替えを行って、回転方向を双方向とする。また、回転数を−1000〜1000rpmの間でスイープさせる。これにより、210秒間のスピンエッチングを行う。なお、回転方向切り替えおよび回転数スイープの周期を10秒程度として、最下欄のグラフに示すように、エッチング中に20回程度の回転方向切り替えおよび回転数スイープを行う。一方、F工法では、基板の回転方向の切り替えを行わずに、回転方向を一方向とする。ただし、回転数を0〜1000rpmの間でスイープさせる。これにより、210秒間のスピンエッチングを行う。なお、回転数スイープの周期を10秒程度として、最下欄のグラフに示すように、エッチング中に20回程度の回転数スイープを行う。
図10は、A工法におけるエッチャントの流れの説明図である。以下には、A工法のプロセスに沿って基板上におけるエッチャントの流れを説明する。まず、基板10を正方向に回転させて、回転数を0rpmから400rpmに増加させる。それとともに、エッチャントノズルからエッチャントを滴下する。なお、基板10の中心部と周縁部との間でエッチャントノズルを移動させつつ、エッチャントを滴下する。滴下されたエッチャントは、基板10の周方向に摩擦力を受けるとともに、半径方向に遠心力を受ける。これにより、エッチャント92は基板10の中心部から周縁部に向かって渦巻状に流れる。この場合、基板10に形成された電極Pの周辺では、基板10の半径方向に対して所定角度θの方向にエッチャント92が流れる。これに伴って、電極Pの下流側にはエッチャントの巻き込み渦93が発生する。この巻き込み渦93は、電極Pの下流側に留まって電極Pを強くエッチングする。そのため、電極Pの下流側には、エッチングレートの高い部分(高エッチングレート部)Qが発生する。
次に、基板10の回転数を400rpmから0rpmに減少させる。すると、エッチャントに作用する遠心力が減少して、摩擦力のみが作用するようになる。これにより、エッチャント92は基板10の周方向に向かって円環状に流れるようになる。この場合、電極Pの周辺では、基板10の半径方向に対して90°の方向にエッチャント92が流れる。これに伴って、エッチャントの巻き込み渦93の発生位置が移動し、電極Pの高エッチングレート部Qも移動する。
以上のように、基板10の回転数を0〜400rpmの範囲でスイープさせると、電極Pの周辺では、基板10の半径方向に対してθ〜90°の範囲でエッチャントの流れ方向が変化する。これに伴って、電極Pの高エッチングレート部Qも同じ範囲に分散される。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。
以上のように、基板10の回転数を0〜400rpmの範囲でスイープさせると、電極Pの周辺では、基板10の半径方向に対してθ〜90°の範囲でエッチャントの流れ方向が変化する。これに伴って、電極Pの高エッチングレート部Qも同じ範囲に分散される。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。
続けて、基板10の回転方向を負方向に反転させて、回転数を0rpmから−400rpmに減少させる。するとエッチャントは、上記とは逆の周方向に摩擦力を受けるとともに、半径方向に遠心力を受ける。これによりエッチャントは、基板10の中心部から周縁部に向かって上記とは逆の渦巻状に流れる。この場合、電極Pの周辺では、基板10の半径方向に対して所定角度−θの方向にエッチャントが流れる。これに伴って、電極Pの下流側にはエッチャントの巻き込み渦93が発生し、その部分には電極Pの高エッチングレート部Qが発生する。
次に、基板10の回転数を−400rpmから0rpmに増加させる。すると、エッチャントに作用する遠心力が減少して、摩擦力のみが作用するようになる。これにより、エッチャントは上記とは逆の周方向に向かって円環状に流れる。この場合、電極Pの周辺では、基板10の半径方向に対して−90°の方向にエッチャントが流れる。これに伴って、エッチャントの巻き込み渦93の発生位置が移動し、電極Pの高エッチングレート部Qも移動する。
以上のように、基板10の回転数を−400〜0rpmの範囲でスイープさせると、電極Pの周辺では、基板10の半径方向に対して−θ〜−90°の範囲でエッチャントの流れ方向が変化する。これに伴って、電極Pの高エッチングレート部Qも同じ範囲に分散される。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。特に、基板10の回転方向を反転させることにより、電極Pの半周近くにわたって高エッチングレート部Qが分散されるので、電極Pの周方向におけるエッチングレートをさらに平均化することができる。
以上のように、基板10の回転数を−400〜0rpmの範囲でスイープさせると、電極Pの周辺では、基板10の半径方向に対して−θ〜−90°の範囲でエッチャントの流れ方向が変化する。これに伴って、電極Pの高エッチングレート部Qも同じ範囲に分散される。その結果、高エッチングレート部Qが電極Pの一箇所に集中することがなくなり、電極Pの周方向におけるエッチングレートが平均化される。特に、基板10の回転方向を反転させることにより、電極Pの半周近くにわたって高エッチングレート部Qが分散されるので、電極Pの周方向におけるエッチングレートをさらに平均化することができる。
図11は、各工法におけるエッチャントの流れの説明図である。上述したA工法ないしD工法では、基板の回転数が0〜400rpmの範囲で変化するので、電極Pの周辺におけるエッチャントの流れ方向が、基板10の半径方向に対して所定角度θ〜90°の範囲で変化する。加えて、上述したA工法およびB工法では、基板の回転方向を反転させることにより回転数が−400〜0rpmの範囲でも変化するので、電極Pの周辺におけるエッチャントの流れ方向が、基板の半径方向に対して所定角度−θ〜−90°の範囲でも変化する。
一方、基板が1000rpmで回転する場合には、基板の半径方向に沿って放射状にエッチャントが流れる。したがって、基板の回転数が0〜1000rpmの範囲で変化するEおよびF工法では、電極Pの周辺におけるエッチャントの流れ方向が、基板の半径方向に対して0〜90°の範囲で変化する。これにより、電極Pの周方向におけるエッチングレートを平均化することができる。加えてE工法では、基板の回転方向を反転させることにより回転数が−1000〜0rpmの範囲でも変化するので、電極Pの周辺におけるエッチャントの流れ方向が、基板の半径方向に対して0〜−90°の範囲でも変化する。これにより、電極Pの半周にわたってエッチャントの流れ方向が変化することになり、電極Pの周方向におけるエッチングレートをさらに平均化することができる。
以上のように、本実施形態では、基板の回転方向および/または回転数を変化させてスピンエッチングを行うことにより、基板の裏面から絶縁膜を露出させる構成とした。これにより、電極の周辺におけるエッチャントの流れ方向を変化する。これに伴って、エッチャントの巻き込み渦の発生位置が移動し、電極の高エッチングレート部も広範囲に分散する。その結果、高エッチングレート部が電極の一箇所に集中することがなくなり、電極の周方向におけるエッチングレートが平均化される。したがって、電極の損傷を防止することができる。
また本実施形態では、基板に対するエッチャントの吐出位置を変化させつつ、スピンエッチングを行う構成とした。これにより、電極の周辺におけるエッチャントの流れ方向が変化して、巻き込み渦の発生位置が移動する。これにより、電極の周方向におけるエッチングレートが平均化されて、電極の損傷を防止することができる。
また本実施形態では、基板に対するエッチャントの吐出位置を変化させつつ、スピンエッチングを行う構成とした。これにより、電極の周辺におけるエッチャントの流れ方向が変化して、巻き込み渦の発生位置が移動する。これにより、電極の周方向におけるエッチングレートが平均化されて、電極の損傷を防止することができる。
なお、このような電極の損傷を防止するため、電極表面の絶縁膜を厚く形成する場合がある。そのため、絶縁膜の形成時間が長くなり、製造プロセスを圧迫するという問題があった。この点、本実施形態に係る半導体装置の製造方法では、電極の損傷を防止することが可能であるから、電極表面の絶縁膜を厚く形成する必要はない。したがって、製造時間を短縮することができる。
ところで、図2に示す電極キャップ38は、Au等によって構成されている。このような電極キャップ38は、エッチャントによる損傷を受けにくいという性質を有する。したがって、電極34の先端部に電極キャップ38を形成することにより、上述した損傷を効果的に防止することができる。
なお本実施形態では、代表的なX社またはY社のスピンエッチャーを改造して使用したが、新たなスピンエッチャーを構築して使用してもよい。この場合、基板の回転数の上限は、400rpmや1000rpmに限られず、それ以外の値とすることも可能である。またエッチャントとして、フッ酸および硝酸の混合液や、フッ酸、硝酸、酢酸、硫酸および燐酸の混合液を採用したが、これ以外の液体を採用することも可能である。ただし、基板を構成するSi等および絶縁膜を構成するSiO2等に対して、選択比を有することが条件となる。
[積層構造]
以上のように形成した半導体チップを積層して、3次元実装された半導体装置を形成する。図12は、実施形態に係る半導体チップを積層した状態の側面断面図であり、図13は図12のA部における拡大図である。図13に示すように、各半導体チップ2a,2bは、下層の半導体チップ2bにおける電極34のポスト部の上面に、上層の半導体チップ2aにおける電極34のプラグ部の下端面が位置するように配置する。そして、ハンダ層40を介することにより、各半導体チップ2a,2bにおける電極34を相互に接合する。具体的には、リフローによりハンダ層40を溶解させつつ、各半導体チップ2a,2bを相互に加圧する。これにより、ハンダ層40と電極34との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ2a,2bが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
以上のように形成した半導体チップを積層して、3次元実装された半導体装置を形成する。図12は、実施形態に係る半導体チップを積層した状態の側面断面図であり、図13は図12のA部における拡大図である。図13に示すように、各半導体チップ2a,2bは、下層の半導体チップ2bにおける電極34のポスト部の上面に、上層の半導体チップ2aにおける電極34のプラグ部の下端面が位置するように配置する。そして、ハンダ層40を介することにより、各半導体チップ2a,2bにおける電極34を相互に接合する。具体的には、リフローによりハンダ層40を溶解させつつ、各半導体チップ2a,2bを相互に加圧する。これにより、ハンダ層40と電極34との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ2a,2bが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
上述したように、本実施形態に係る半導体装置の製造方法では、電極34の損傷を防止することができるので、各半導体チップ2a,2bにおける電極34の接合を確実に行うことができる。これにより、3次元実装された半導体装置における電気的および機械的な接合信頼性を向上させることができる。
ところで、溶解したハンダ層40は、上層の半導体チップ2aにおける電極のプラグ部36の外周に沿って上方に変形するので、上層の半導体チップ2aの裏面10bに当接する場合がある。なお、ハンダ層40には信号線が接続され、半導体チップ2aの裏面10bにはグランドが接続されているので、両者の短絡を防止する必要がある。この点、本実施形態では、半導体チップ2aの裏面10bに絶縁膜26が形成されているので、半導体チップを積層する際に、ハンダ層40と半導体チップ2aの裏面10bとの短絡を防止することが可能となる。したがって、信号線とグランドとの短絡を防止しつつ、3次元実装を行うことができる。
[再配置配線]
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図14は、半導体チップの再配線の説明図である。図14(a)に示す半導体チップ61の表面には、その対辺に沿って複数の電極62が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ61を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ61の対辺に沿って形成された複数の電極62を中央部に引き出す再配線が行われている。
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図14は、半導体チップの再配線の説明図である。図14(a)に示す半導体チップ61の表面には、その対辺に沿って複数の電極62が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ61を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ61の対辺に沿って形成された複数の電極62を中央部に引き出す再配線が行われている。
図14(b)は、再配線を行った半導体チップの平面図である。半導体チップ61の表面中央部には、円形状の複数の電極パッド63がマトリクス上に配列形成されている。各電極パッド63は、再配線64により1個または複数個の電極62に接続されている。これにより、狭ピッチの電極62が中央部に引き出されて、広ピッチ化されている。
図15は、図14(b)のA−A線における側面断面図である。上記のように積層形成された半導体装置を上下反転して、最下層となる半導体チップ61の底面中央部には、図15に示すソルダーレジスト65が形成されている。そして、電極62のポスト部からソルダーレジスト65の表面にかけて、再配線64が形成されている。再配線64のソルダーレジスト65側の端部には電極パッド63が形成され、その電極パッドの表面にバンプ78が形成されている。バンプ78は、たとえばハンダバンプであり、印刷法等によって形成する。なお、半導体チップ61の底面全体には、補強用の樹脂66等が成型されている。
[回路基板]
図16は、回路基板の斜視図である。図16では、半導体チップを積層して形成した半導体装置1が、回路基板1000に実装されている。具体的には、半導体装置1における最下層の半導体チップに形成されたバンプが、回路基板1000の表面に形成された電極パッドに対して、リフローやFCB(Flip Chip Bonding)等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置1を実装してもよい。
図16は、回路基板の斜視図である。図16では、半導体チップを積層して形成した半導体装置1が、回路基板1000に実装されている。具体的には、半導体装置1における最下層の半導体チップに形成されたバンプが、回路基板1000の表面に形成された電極パッドに対して、リフローやFCB(Flip Chip Bonding)等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置1を実装してもよい。
[電子機器]
次に、上述した半導体装置を備えた電子機器の例について、図17を用いて説明する。図17は、携帯電話の斜視図である。上述した半導体装置は、携帯電話300の筐体内部に配置されている。
次に、上述した半導体装置を備えた電子機器の例について、図17を用いて説明する。図17は、携帯電話の斜視図である。上述した半導体装置は、携帯電話300の筐体内部に配置されている。
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームおよびヒューズなどを挙げることができる。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
P電極 Q高エッチングレート部 10半導体基板 92エッチャント 93巻き込み渦
Claims (13)
- 集積回路が形成された半導体基板の能動面から内部にかけて凹部を形成する工程と、
前記凹部の内面に第1絶縁層を形成する工程と、
前記第1絶縁層の内側に第1導電材料を充填して電極を形成する工程と、
前記第1絶縁層より前記半導体基板に対する選択比の大きい第1エッチャントを用いて、前記半導体基板の裏面をスピンエッチングすることにより、前記第1絶縁層の先端部を露出させる工程と、
前記電極の先端部における前記第1絶縁層を除去して、前記電極の先端部を露出させる工程とを有することにより、
前記半導体基板を貫通する前記電極を形成する半導体装置の製造方法であって、
前記スピンエッチングは、前記半導体基板の回転方向を反転させつつ行うことを特徴とする半導体装置の製造方法。 - 集積回路が形成された半導体基板の能動面から内部にかけて凹部を形成する工程と、
前記凹部の内面に第1絶縁層を形成する工程と、
前記第1絶縁層の内側に第1導電材料を充填して電極を形成する工程と、
前記第1絶縁層より前記半導体基板に対する選択比の大きい第1エッチャントを用いて、前記半導体基板の裏面をスピンエッチングすることにより、前記第1絶縁層の先端部を露出させる工程と、
前記電極の先端部における前記第1絶縁層を除去して、前記電極の先端部を露出させる工程とを有することにより、
前記半導体基板を貫通する前記電極を形成する半導体装置の製造方法であって、
前記スピンエッチングは、前記半導体基板の回転数を変化させつつ行うことを特徴とする半導体装置の製造方法。 - 前記スピンエッチングは、前記半導体基板に対する前記第1エッチャントの滴下位置を変化させつつ行うことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
- 前記半導体基板の裏面に、第2絶縁層を形成する工程を有することを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置の製造方法。
- 前記第1絶縁層を除去する工程では、前記電極の先端部に形成された前記第2絶縁層を前記第1絶縁層とともに除去することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記凹部の底部に、前記第1導電材料より酸化されにくい第2導電材料からなる電極キャップを形成し
前記電極の先端部を露出させる工程では、前記電極キャップの少なくとも先端部を露出させることを特徴とする請求項1ないし請求項5のいずれかに記載の半導体装置の製造方法。 - 半導体基板を回転させつつエッチャントを滴下することにより、前記半導体基板の表面のエッチングを行う半導体装置の製造装置であって、
前記半導体基板の回転方向が反転可能とされていることを特徴とする半導体装置の製造装置。 - 半導体基板を回転させつつエッチャントを滴下することにより、前記半導体基板の表面のエッチングを行う半導体装置の製造装置であって、
前記半導体基板の回転数が変更可能とされていることを特徴とする半導体装置の製造装置。 - 前記半導体基板に対するエッチャントの滴下位置が変更可能とされていることを特徴とする請求項7または請求項8に記載の半導体装置の製造装置。
- 請求項1ないし請求項6のいずれかに記載の半導体装置の製造方法を使用して製造したことを特徴とする半導体装置。
- 請求項10に記載の半導体装置が複数積層され、上下に隣接する前記半導体装置の電極が電気的に接続されていることを特徴とする半導体装置。
- 請求項10または請求項11に記載の半導体装置が実装されていることを特徴とする回路基板。
- 請求項10または請求項11に記載の半導体装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428845A JP2005191170A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428845A JP2005191170A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005191170A true JP2005191170A (ja) | 2005-07-14 |
Family
ID=34787680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428845A Withdrawn JP2005191170A (ja) | 2003-12-25 | 2003-12-25 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005191170A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100637718B1 (ko) | 2005-10-04 | 2006-10-25 | 세메스 주식회사 | 매엽식 반도체 에칭 장비 |
WO2011055825A1 (ja) * | 2009-11-09 | 2011-05-12 | 三菱瓦斯化学株式会社 | シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法 |
CN105122440A (zh) * | 2013-04-22 | 2015-12-02 | 盛美半导体设备(上海)有限公司 | 硅通孔背面露头的方法和装置 |
-
2003
- 2003-12-25 JP JP2003428845A patent/JP2005191170A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100637718B1 (ko) | 2005-10-04 | 2006-10-25 | 세메스 주식회사 | 매엽식 반도체 에칭 장비 |
WO2011055825A1 (ja) * | 2009-11-09 | 2011-05-12 | 三菱瓦斯化学株式会社 | シリコン貫通ビアプロセスにおけるシリコン基板裏面エッチング用エッチング液及びこれを用いたシリコン貫通ビアを有する半導体チップの製造方法 |
CN102598224A (zh) * | 2009-11-09 | 2012-07-18 | 三菱瓦斯化学株式会社 | 硅通孔工艺中的硅基板背面蚀刻用蚀刻液及使用该蚀刻液的具有硅通孔的半导体芯片的制造方法 |
EP2500930A1 (en) * | 2009-11-09 | 2012-09-19 | Mitsubishi Gas Chemical Company, Inc. | Etching liquid for etching silicon substrate rear surface in through silicon via process and method for manufacturing semiconductor chip having through silicon via using the etching liquid |
EP2500930A4 (en) * | 2009-11-09 | 2013-05-22 | Mitsubishi Gas Chemical Co | ETCHING LIQUID FOR ETCHING THE REAR SURFACE OF A SILICON SUBSTRATE IN A METHOD FOR FORMING SILICON-CROSSING INTERCONNECTION HOLES AND METHOD FOR MANUFACTURING A SEMICONDUCTOR CHIP HAVING SILICON-CROSSING INTERCONNECTION HOLES USING THE ETCHING LIQUID |
CN105122440A (zh) * | 2013-04-22 | 2015-12-02 | 盛美半导体设备(上海)有限公司 | 硅通孔背面露头的方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100636449B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 | |
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
KR100554779B1 (ko) | 반도체 장치, 회로 기판 및 전자 기기 | |
JP2004311948A (ja) | 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法 | |
JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
JP2005183689A (ja) | 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器 | |
JP2004311949A (ja) | 半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器 | |
JP3951944B2 (ja) | 半導体装置の製造方法 | |
US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP2005191170A (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置、回路基板および電子機器 | |
JP4085972B2 (ja) | 半導体装置の製造方法 | |
JP4706180B2 (ja) | 半導体装置の製造方法 | |
JP4304905B2 (ja) | 半導体装置の製造方法 | |
JP2008153352A (ja) | 半導体装置とその製造方法、および電子機器 | |
JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP4292748B2 (ja) | 半導体装置の製造方法 | |
JP2005174990A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP4019985B2 (ja) | 半導体装置の製造方法、回路基板、及び電子機器 | |
JP2004207319A (ja) | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 | |
JP5266650B2 (ja) | 半導体装置とその製造方法および電子機器 | |
JP2004296894A (ja) | 半導体装置の製造方法 | |
JP2004296893A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |