JP4019985B2 - 半導体装置の製造方法、回路基板、及び電子機器 - Google Patents
半導体装置の製造方法、回路基板、及び電子機器 Download PDFInfo
- Publication number
- JP4019985B2 JP4019985B2 JP2003076110A JP2003076110A JP4019985B2 JP 4019985 B2 JP4019985 B2 JP 4019985B2 JP 2003076110 A JP2003076110 A JP 2003076110A JP 2003076110 A JP2003076110 A JP 2003076110A JP 4019985 B2 JP4019985 B2 JP 4019985B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- substrate
- electrode
- underfill material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法、回路基板、及び電子機器に関する。
【0002】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体チップなどの各種の電子部品の小型化が図られている。例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではCSP(Chip Scale Package)といわれる超小型のパッケージングが提供されている。このCSP技術を用いて製造された半導体パッケージは、実装面積が半導体チップの面積と同程度となるため、高密度実装を実現している。
【0003】
また、前記電子機器では、今後益々小型化及び多機能化が求められる傾向にあることから、半導体チップの実装密度をさらに高める必要がある。かかる背景の下で、近年、三次元実装技術が提案されている。この三次元実装技術は、同様の機能を有する半導体チップ同士、又は異なる機能を有する半導体チップ同士をインターポーザー等の基板上に積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。
【0004】
このような三次元実装技術においては、通常、半導体チップを基板上に確実に固定するなどの目的から、基板と半導体チップとの間、および半導体チップ間にそれぞれアンダーフィル材を充填している。このアンダーフィル材の充填は、通常、常温下、あるいはアンダーフィル材の粘度を下げるため加熱下において、半導体チップ等の側面側からディスペンサーを用いて液状のアンダーフィル材を塗布し、毛細管現象を利用して半導体チップ間および半導体チップと基板との間にアンダーフィル材を充填させることで行っている。
【0005】
ところが、このような三次元実装技術では、ディスペンサーでアンダーフィル材を塗布した際、アンダーフィル材中に空気等のガスも混入してしまい、これが半導体チップ間や半導体チップと基板との間に入り込んでボイドとなってしまうといった問題があった。すなわち、このようにして一旦形成されたボイドはこれを取り除くのが困難であり、そのまま残ってしまうことが多い。そして、このようにしてボイドが残ってしまうと、アンダーフィル材を硬化させた際の硬化収縮による応力が局部的に発生し、半導体チップにクラックが発生したり、インターポーザー等の基板に反りが発生し易くなってしまうからである。また、高温高湿バイアスによる信頼性評価ではボイドの箇所に水分が蓄積し、絶縁抵抗低下やマイグレーションを引き起こしてしまうこともある。
【0006】
このようなボイドを回避する技術としては、従来、インターポーザー等の基板やパッケージにボイド抜きの孔を明ける技術(例えば、特許文献1、特許文献2参照)や、基板の貫通孔から樹脂を充填する技術(例えば、特許文献3参照)、減圧によりボイドを抜く技術(例えば、特許文献4、特許文献5参照)などが提案されている。
【0007】
【特許文献1】
特開2001−210662号公報
【特許文献2】
特開2002−232252号公報
【特許文献3】
特開2002−270638号公報
【特許文献4】
特開平11−233536号公報
【特許文献5】
特開2002−353257号公報
【0008】
【発明が解決しようとする課題】
ところで、小型化に伴って益々狭ピッチ化が進むにつれ、半導体チップにおいては主にその周辺部に配置されるプラグ(電極)間のギャップが益々狭くなりつつある。しかしながら、アンダーフィル材はプラグ(電極)に対する濡れ性が高いことから、このようにプラグ(電極)間のギャップが狭くなると、アンダーフィル材が半導体チップの中央部にまで浸透するより速くプラグ(電極)が位置するチップ周辺部に回り込んでしまう。すると、半導体チップの中央部に空気等のガスが残ったまま抜けなくなってしまい、結果として半導体チップの中央部などにボイドが形成されてしまう。
【0009】
このようなボイドの形成を回避するため、従来では時間あたりのアンダーフィル材の吐出量を減らして長時間かけて充填を行ったり、残ったボイドを真空脱気するなどの対策を採っていたが、やはりボイドが十分にない状態とするのは困難であった。
また、特に半導体チップを積層させる三次元実装においては、前述の、基板に孔を開ける技術や、基板の貫通孔から樹脂を充填する技術、減圧によりボイドを抜く技術だけでは、ボイドが形成されるのを確実に防止するのは困難であった。
【0010】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に高密度実装を図るため半導体装置を積層する三次元実装技術において、ボイドが残ってしまうことを防止し、これによりボイドに起因する不都合を防止した、半導体装置の製造方法、およびこれから得られた半導体装置を備えた回路基板、電子機器を提供することにある。
【0011】
【課題を解決するための手段】
前記目的を達成するため本発明の半導体装置は、表裏のうちの少なくとも一方の面に接続用の電極を備えた半導体装置において、前記一方の面から他方の面にかけて貫通する貫通孔を有したことを特徴としている。
この半導体装置によれば、これを基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間、あるいは半導体装置間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことが防止され、これによりボイドに起因する不都合が防止された信頼性の高いものとなる。
【0012】
また、前記半導体装置においては、前記貫通孔の開口形状が円形または楕円形であるのが好ましい。
このようにすれば、例えば微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、配線等のないエリアに容易に貫通孔を形成することが可能になる。また、孔の総面積を大きくすることで空気等のガスを速く確実に抜くことができ、したがってボイドが形成されるのを確実に防止することができる。
【0013】
なお、この半導体装置においては、前記電極が複数備えられており、前記貫通孔の内径が前記電極間の最小間隔より大きいことが好ましい。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させる際、基板との間、あるいは別の半導体装置との間に発生する負圧を開放することで、空気等のガスを速く確実に抜くことができる。
【0014】
また、前記半導体装置においては、前記電極が半導体装置の少なくとの周辺部に配設されており、前記貫通孔が、前記周辺部に配設された電極より内側に形成されていることを特徴としている。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、特に半導体装置の中央部に空気等のガスが残ってボイドが形成され易いものの、貫通孔が周辺部に配設された電極より内側に形成されているので、空気等のガスがより抜け易く、これによりボイドの形成が防止される。
【0015】
また、本発明においては、前記の半導体装置が少なくとも一層基板上に積層され、その電極を介して前記基板に電気的に接続されてなり、これら半導体装置と基板との間にアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を基板上に積層すれば、基板との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【0016】
また、本発明においては、基板上に前記の半導体装置が上下に複数積層されており、これら半導体装置間にもアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を別の半導体装置上にも積層すれば、別の半導体装置との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【0017】
なお、この半導体装置においては、上下に積層された半導体装置が、少なくとも異なる2種類の半導体装置からなっていてもよい。
このようにすれば、異なる種類の半導体装置が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【0018】
また、前記半導体装置においては、上下に積層された半導体装置における貫通孔の最小の内径が、上下に積層された半導体装置間の間隔のうちの最小の間隔より大きいのが好ましい。
このようにすれば、上下に積層された半導体装置の間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【0019】
本発明の半導体装置の製造方法は、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記電極を介して電気的に接続するようにして基板上に積層し、半導体装置と基板との間にアンダーフィル材を充填することを特徴としている。
この半導体装置の製造方法によれば、半導体装置を基板上に積層し、これと基板との間にアンダーフィル材を充填するので、アンダーフィル材を充填した際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことを防止することができ、これによりボイドに起因する不都合を防止した信頼性の高い半導体装置を得ることができる。
【0020】
また、前記半導体装置の製造方法においては、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記基板上にて上下に複数積層し、これら半導体装置間にもアンダーフィル材を充填するようにしてもよい。
このようにすれば、上下に積層された半導体装置間にもボイドが残ってしまうことを防止することができ、したがって三次元実装により高密度でしかも信頼性の高い半導体装置を形成することができる。
【0021】
また、前記半導体装置の製造方法においては、最上層の半導体装置の貫通孔より、アンダーフィル材を供給して各層間にアンダーフィル材を充填するのが好ましい。
このようにすれば、アンダーフィル材の充填の迅速化を図ることができ、したがって生産効率を向上することができる。
【0022】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した後、減圧処理するのが好ましい。
このようにすれば、ボイドが形成されるのをより確実に防止することができる。
【0023】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した直後に、アンダーフィル材を硬化するための熱処理を行うのが好ましい。
このようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材の粘度を低下させることで、アンダーフィル材の充填性を良好にしてボイドの形成を防止することができる。また、工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【0024】
また、本発明の回路基板は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴としている。
この回路基板によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【0025】
また、本発明の電子機器は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴とする。
この電子機器によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【0026】
【発明の実施の形態】
以下、本発明を詳しく説明する。
図1(a)、(b)は本発明の半導体装置の一実施形態を示す図であり、図1(a)、(b)中符号1は三次元実装を容易にした半導体装置(半導体チップ)である。この半導体装置1は、図1(a)に示すようにシリコンからなる半導体基板10に、貫通孔11と、多数の電極34とを形成して構成されたものである。貫通孔11は、図1(a)の要部を拡大した図1(b)に示すように、半導体基板10の能動面10a側から裏面10b側にかけて貫通して形成されたもので、本実施形態ではその開口形状が円形に形成されている。ここで、半導体基板10の能動面10a側には、トランジスタやメモリ素子、その他の電子素子からなる集積回路(図示せず)が形成されており、さらにこのこの能動面10a側の表面には、集積回路を覆って絶縁膜(図示せず)が形成されている。なお、貫通孔11や電極34は、前記電子素子やこれらを電気的に接続する配線を避けて、これらが形成されていない位置に形成されている。
【0027】
また、電極34は、図1(a)に示したように本実施形態では半導体基板10の外周部に配列して設けられたもので、図2に示すように貫通孔H4内に絶縁膜22を介して設けられたものである。ここで、貫通孔H4は、半導体基板10の能動面10a側から裏面10b側にかけて貫通して形成されたものである。能動面10a側の表面には前述したように絶縁膜12が形成されており、さらにその上には硼酸珪酸ガラス(BPSG)等からなる層間絶縁膜14が形成されている。
【0028】
この層間絶縁膜14の表面の所定箇所には、電極パッド16が形成されている。この電極パッド16は、Ti(チタン)等からなる第1層16a、TiN(窒化チタン)等からなる第2層16b、AlCu(アルミニウム/銅)等からなる第3層16c、TiN等からなる第4層(キャップ層)16dがこの順に積層されて形成されたものである。なお、この電極パッド16の構成材料については、電極パッド16に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更が可能である。例えば、集積化用の電極として一般に用いられるAlのみを用いて電極パッド16を形成してもよく、また電気抵抗の低い銅のみを用いて電極パッド16を形成してもよい。
【0029】
これら電極パッド16を覆うようにして、前記層間絶縁膜14の表面にはパッシベーション膜18が形成されている。パッシベーション膜18は、酸化珪素や窒化珪素、ポリイミド樹脂等から形成されたもので、例えば1μm程度の厚さに形成されたものである。
また、電極パッド16の中央部にはパッシベーション膜18の開口部H1が形成され、さらに電極パッド16の開口部H2も形成されている。なお、開口部H2の内径は開口部H1の内径よりも小さくなっており、例えば60μm程度に形成されている。
【0030】
一方、パッシベーション膜18の表面ならびに開口部H1および開口部H2の内面には、SiO2等からなる絶縁膜20が形成されている。このような構成により、電極パッド16の中央部には、絶縁膜20、層間絶縁膜14、絶縁膜12および半導体基板10を貫通する孔部H3が形成されている。孔部H3の内径は、開口部H2の内径より小さく、例えば30μm程度に形成されている。なお、孔部H3は、本実施形態では平面視円形状であるものの、これに限定されることなく、例えば平面視矩形状であってもよい。
【0031】
孔部H3の内壁面および絶縁膜20の表面には、SiO2等からなる絶縁膜22が形成されている。この絶縁膜22は、電流リークの発生、酸素や水分等による浸食等を防止するためのもので、本実施形態では例えば1μm程度の厚さに形成されている。また、絶縁膜22は、特に孔部H3の内壁面を覆っている側において、その一端側が半導体基板10の裏面10bより突出した状態となっている。
【0032】
一方、電極パッド16の第3層16cの表面に形成された絶縁膜20および絶縁膜22は、開口部H2の周縁に沿って一部除去されており、露出した電極パッド16の第3層16cの表面および絶縁膜22の表面(内面)には、下地膜24が形成されている。下地膜24は、絶縁膜22等の表面(内面)に形成されたバリヤ層(バリヤメタル)と、バリヤ層の表面(内面)に形成されたシード層(シード電極)とによって構成されたものである。バリヤ層は、後述する電極34形成用の導電材料が半導体基板10に拡散するのを防止するためのもので、TiW(チタンタングステン)やTiN(窒化チタン)等によって形成されたものである。一方、シード層は、後述する電極34をメッキ処理によって形成する際の電極になるもので、CuやAu、Ag等によって形成されたものである。
【0033】
このような下地膜24の内側には、CuやW等の電気抵抗が低い導電材料からなる電極34が、開口部H1、開口部H2および孔部H3からなる貫通孔H4内に埋め込まれた状態で形成されている。なお、電極34を形成する導電材料としては、ポリシリコンにB(ホウ素)やP(リン)等の不純物をドープした材料を用いることもでき、その場合には半導体基板10への金属の拡散を防止する必要がなくなるので、前述したバリア層を不要にすることができる。
【0034】
また、この電極34と前記電極パッド16とは、図2中のP部において電気的に接続したものとなっており、さらに、この電極34における孔部H3内に形成された部分が、プラグ部36となっている。このプラグ部36の下端部、すなわち半導体基板10の裏面10b側の端部は、半導体基板10の裏面10bより突出した状態となっており、またこの下端部における端面は外部に露出した状態となっている。なお、前述したように貫通孔H4内において、プラグ部36(電極34)の周囲には絶縁膜22が配設されており、この絶縁膜22の一端側も半導体基板10の裏面10bより突出した状態となっているが、プラグ部36は、この突出した絶縁膜22よりもさらに外側に突出した状態に形成されたものとなっている。
【0035】
一方、半導体基板10の能動面10a側において、開口部H1の周辺部における絶縁膜22上には、電極34のポスト部35が形成されている。このポスト部35は、前記の裏面10b側に突出した絶縁膜22の外径より大きい外径に形成されたもので、本実施形態では平面視円形状、あるいは正方形状等に形成されたものである。また、このポスト部35上には、ろう材層40が形成されている。このろう材層40は、軟ろう材であるハンダ等からなるもので、具体的にはスズ・銀や鉛フリーハンダ、さらには金属ペーストや溶融ペーストなどからなるものである。
【0036】
ここで、前記プラグ部36の、絶縁膜22より突出している長さは、電極34の長さの2〜20%とされ、具体的には10〜20μm程度とされる。このような長さで突出していることにより、積層した上下の半導体装置1間に十分な隙間が形成され、これによりアンダーフィル材等の充填が容易になる。なお、このプラグ部36の突出長さを調整することにより、積層される半導体装置1間の間隔を適宜に調整することができる。
【0037】
次に、このような半導体装置1の製造方法を説明する。なお、以下では、多数個取りの大型半導体基板(以下、単に基板10と記す)に対して、多数の半導体装置を同時に形成する処理を行う場合について説明するが、小型基板に対して個々に半導体装置を製造するようにしてもよいのはもちろんである。また、この大型半導体基板には、予めその能動面10aに集積回路を形成してある。
【0038】
まず、図3(a)に示すように、基板10の表面に、絶縁膜12および層間絶縁膜14を形成する。次に、層間絶縁膜14の表面に電極パッド16を形成する。電極パッド16の形成については、まず層間絶縁膜14上の全面に、電極パッド16の第1層16aから第4層16dの膜をスパッタリング等によって順次形成する。次に、レジスト膜を形成しさらにこれをフォトリソグラフィー技術でパターニングしてレジストパターンを形成する。その後、レジストパターンをマスクとしてエッチングを行い、電極パッドを所定形状(例えば、矩形形状)に形成する。
【0039】
次に、電極パッド16の表面にパッシベーション膜18を形成し、さらにこのパッシベーション膜18に対して開口部H1と前記貫通孔11に対応する開口部(図示せず)を形成する。具体的には、まずパッシベーション膜18の全面にレジスト膜を形成する。レジストとしては、フォトレジストや電子線レジスト、X線レジスト等のいずれであってもよく、またポジ型、ネガ型のいずれであってもよい。レジストの塗布についても、スピンコート法、ディッピング法、スプレーコート法等を適宜選択して行うことができる。そして、開口部H1のパターンと貫通孔11の開口パターンとが形成されたマスクを用いてレジスト膜を露光処理し、さらに現像処理を行うことにより、開口部H1の形状と貫通孔11の開口パターンとを有したレジストパターンを形成する。なお、レジストをパターニングした後、これをポストベークしてレジストパターンを形成している。
【0040】
次いで、このレジストパターンをマスクとしてパッシベーション膜18をエッチングする。ここで、本実施形態では、パッシベーション膜18とともに電極パッド16の第4層16bもエッチングする。また、貫通孔11の形成箇所においては、絶縁膜22も同時にエッチングする。エッチングにはウエットエッチングを採用することもできるが、反応性イオンエッチング(RIE)等のドライエッチングを採用するのがより好ましい。パッシベーション膜18に開口部H1および貫通孔11の開口パターンを形成した後、パッシベーション膜18上のレジストを剥離液で剥離する。以上により、図3(a)に示したようにパッシベーション膜18に開口部H1と貫通孔11の開口パターン(図示せず)とを形成し、電極パッド16を露出させる。
【0041】
次に、図3(b)に示すように電極パッド16に対して開口部H2を形成する。具体的には、まず露出した電極パッド16およびパッシベーション膜18の全面にレジスト膜を形成し、続いてこれを開口部H2の形状を有したレジストパターンに形成する。次いで、このレジストパターンをマスクとして電極パッド16をドライエッチングする。なお、ドライエッチングとしてはRIEが好適に採用される。その後、レジストを剥離することにより、図3(b)に示したように電極パッド16に開口部H2を形成する。
【0042】
次に、図3(c)に示すように、基板10上の全面に絶縁膜20を形成する。この絶縁膜20は、ドライエッチングによって基板10に孔部H3を形成する際に、マスクとして機能するものである。なお、絶縁膜20の膜厚は、基板10に形成する孔部H3の深さによっても異なるものの、例えば2μm程度に設定する。本実施形態では、絶縁膜20としてSiO2を用いるが、Siとの選択比がとれればフォトレジストを用いてもよい。また、絶縁膜20の形成には、例えばPECVD(Plasma Enhanced Chemical Vapor Deposition )法や熱CVD法等を採用することができる。
【0043】
次に、絶縁膜20に孔部H3の形状と前記貫通孔11の開口パターンとをパターニングする。具体的には、まず絶縁膜20の全面にレジスト膜を形成し、これに孔部H3の形状と前記貫通孔11の開口パターンとをパターニングする。次に、このレジストパターンをマスクにして絶縁膜20、層間絶縁膜14および絶縁膜12をドライエッチングする。その後、レジストを剥離し除去することにより、絶縁膜20等に孔部H3の形状と前記貫通孔11の開口パターンとを付与して基板10を露出させる。
【0044】
次に、高速ドライエッチングによって基板10に孔部H3および貫通孔11(図3中には示さず)を穿孔する。ただし、ここでは貫通孔11は基板10を貫通せず、単なる穴となる。なお、ドライエッチングとしては、RIEやICP(Inductively Coupled Plasma)を用いることができる。その際、前述したように絶縁膜20(SiO2)をマスクとして用いるが、絶縁膜20の代わりにレジストパターンをマスクとして用いてもよい。なお、孔部H3および貫通孔11の深さは、最終的には形成する半導体装置の厚さに応じて適宜に設定される。すなわち、半導体装置1を最終的な厚さまでエッチングした後に、孔部H3の内部に形成した電極の先端部が基板10の裏面に露出し得るように、孔部H3および貫通孔11の深さを設定する。以上により、図3(c)に示したように、基板10に孔部H3および貫通孔11を形成することができる。
【0045】
次に、図4(a)に示すように、孔部H3の内面および絶縁膜20の表面に絶縁膜22を形成する。この絶縁膜22としては、例えばTEOS(テトラエトキシシラン)からなるSiO2膜とされ、基板10の能動面10a側の表面における膜厚が1μm程度となるように形成される。なお、先に形成した貫通孔11については、絶縁膜20を形成する必要がないので、例えばここにレジスト等を埋め込んでおき、この貫通孔11内に絶縁材料が埋め込まれるのを防止しておく。
【0046】
次に、絶縁膜22および絶縁膜20に異方性エッチングを施し、電極パッド16の一部を露出させる。なお、本実施形態では、開口部H2の周辺部に電極16の表面の一部を露出させている。具体的には、まず絶縁膜22の全面にレジスト膜を形成し、露出させる部分をパターニングする。次に、このレジストパターンをマスクにして、絶縁膜22および絶縁膜20を異方性エッチングする。この異方性エッチングには、RIE等のドライエッチングが好適に用いられる。以上により、図4(a)に示した状態となる。
【0047】
次に、図4(b)に示すように、露出させた電極パッド16の表面および絶縁膜22の表面に、下地膜24を形成する。下地膜24として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層の形成法としては、例えば真空蒸着、スパッタリング、イオンプレーティング等のPVD(Phisical Vapor Deposition )法や、CVD法、IMP(イオンメタルプラズマ)法、無電界メッキ法等が採用される。
【0048】
次に、図5(a)に示すように電極34を形成する。具体的には、まず基板10の能動面10a側の全面にレジスト32を設ける。レジスト32としては、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に形成されるAl電極をエッチングする際のレジストや、絶縁性を有する樹脂レジストを用いることもできるが、その場合、後述の工程で使用するメッキ液やエッチング液に対し、耐性を有することが前提となる。
【0049】
レジスト32の形成には、液体レジストを用いる場合、スピンコート法やディッピング法、スプレーコート法などが採用される。形成するレジスト32の膜厚については、形成すべき電極34のポスト部35の高さに前記のろう材層40の厚さを加えたものと同程度とする。
【0050】
次に、形成すべき電極34のポスト部35の平面形状をレジストにパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト32をパターニングする。ここで、ポスト部35の平面形状を円形とする場合にはレジスト32に円形状の開口部をパターニングし、また、矩形とする場合にはレジスト32に矩形状の開口部をパターニングする。
【0051】
なお、以上では電極34のポスト部35を取り囲むようにしてレジスト32を形成する方法について説明したが、必ずしもこのようにレジスト32を形成する必要はなく、電極34の形状に応じて適宜に形成することができる。また、フォトリソグラフィー技術を用いてレジスト32を形成するようにしたが、この方法でレジスト32を形成すると、レジストを全面に塗布する際に一部が孔部H3内に入り込み、現像処理を行ってもこれが孔部H3内に残渣として残ってしまうおそれがある。そこで、前記したようにドライフィルムを用い、あるいはスクリーン印刷法を用いることにより、パターニングされた状態でレジスト32を形成するようにしてもよい。また、インクジェット法等の液滴吐出法を用いてレジストの液滴をその形成位置にのみ選択的に吐出し、パターニングされた状態のレジスト32を形成するようにしてもよい。これにより、孔部H3内部にレジストが入り込むことなく、レジスト32を形成することができる。
【0052】
次に、このレジスト32をマスクとして電極34を形成する。これにより、開口部H1、開口部H2および孔部H3からなる凹部H0の内部に電極材料(導電材料)が埋め込まれ、プラグ部36が形成される。また、レジスト32に形成されたパターンにも電極材料が埋め込まれ、ポスト部35が形成される。電極材料(導電材料)の埋め込み(充填)には、メッキ処理法やCVD法等を用いることができるが、特にメッキ処理法が好適に採用される。メッキ処理法としては、例えば電気化学プレーティング(ECP)法が好適に用いられる。なお、このメッキ処理法における電極として、下地膜24を構成するシード層を用いることができる。また、メッキ装置としては、カップ形状の容器からメッキ液を噴出させてメッキする、カップ式メッキ装置を用いることができる。
【0053】
次に、電極34の上面にろう材層40を形成する。このろう材層40の形成にはハンダメッキ法やスクリーン印刷法などを用いることができる。なお、ハンダメッキの電極としても、下地膜24を構成するシード層を用いることができる。また、メッキ装置としてカップ式メッキ装置を用いることができる。以上により、図5(a)に示した状態となる。
【0054】
次に、図5(b)に示すように、剥離液等を用いてレジスト32を剥離しこれを除去する。このとき、先の貫通孔11内に埋め込んだレジストについても、これを同時に除去するようにしてもよい。なお、剥離液には例えばオゾン水が用いられる。続いて、基板10の能動面10a側に露出している下地膜24を除去する。具体的には、まず基板10の能動面10a側全面にレジスト膜を形成し、続いてこれを電極34のポスト部35の形状にパターニングする。次いで、このレジストパターンをマスクとして下地膜24をドライエッチングする。なお、ろう材層40としてハンダ以外のろう材を用いた場合、このろう材の材質によってはこれをマスクとして用いることができ、製造工程を簡略化することができる。以上により、図5(b)に示した状態となる。
【0055】
次に、図6(a)に示すように、基板10を上下反転させ、その状態で下側となる基板10の能動面10a側に補強部材50を貼着する。補強部材50としては、樹脂フィルム等の軟質材料を用いることもできるが、ガラス等の硬質材料を用いるのが、特に機械的な補強を行ううえで好ましい。このような硬質の補強部材50を基板10の能動面10a側に貼着することにより、基板10の反りを矯正することができ、また、基板10の裏面10bを加工する際、あるいはハンドリングの際、基板10にクラック等が発生するのを防止することができる。補強部材50の貼着については、例えば接着剤52を用いて行うことができる。接着剤52としては、熱硬化性のものや光硬化性のものが好適に用いられる。このような接着剤52を用いることにより、基板10の能動面10aの凹凸を吸収しつつ、基板10に補強部材50を強固に固着することが可能となる。また、特に接着剤52として紫外線硬化性のものを用いた場合には、補強部材50としてガラス等の透光性材料を採用するのが好ましい。このようにすれば、補強部材50の外側から光を照射することにより、接着剤52を容易に硬化させることができる。
【0056】
次に、図6(b)に示すように、基板10の裏面10bの全面をエッチングし、絶縁膜22に覆われた状態の電極34のプラグ部36側を裏面10bより突出させる。すると、このようにして基板10の裏面10b側がエッチング除去されることにより、前記の穴状に形成した貫通孔11の底部もエッチング除去され、これにより図1(b)に示したように基板10の能動面10a側から裏面10b側にかけて貫通した貫通孔11が形成される。なお、このようにして形成する貫通孔11の内径については、前記電極34、34間の最小間隔より大きくなるように形成するのが好ましい。
【0057】
このときのエッチングについては、ウエットエッチングおよびドライエッチングのいずれを用いることもできる。ドライエッチングを採用した場合、例えば誘導結合プラズマ(ICP)などを利用することができる。なお、エッチングに先だち、絶縁膜22あるいは電極34が露出する直前まで基板10の裏面10bを研削(粗研磨)し、その後、前記のエッチングを行うようにするのが好ましい。このようにすれば、処理時間を短縮して生産性を向上することができる。また、基板10のエッチング処理と同じ工程で、絶縁膜22および下地膜24をエッチング除去してもよい。このように絶縁膜22および下地膜24をエッチング除去する場合、エッチングとしては、例えばフッ酸(HF)と硝酸(HNO3)との混合液をエッチャントとするウエットエッチングを採用することができる。
【0058】
次に、図7(a)に示すように、電極34のプラグ部36の端面を覆う絶縁膜22、下地膜24を選択的に除去する。この除去処理については、ドライエッチングやウエットエッチングを用いることもできるが、特にCMP法(化学的機械的研磨法)を用い、基板10の裏面10b側を研磨することで行うのが好ましい。このような研磨によって絶縁膜22、下地膜24を順次除去し、電極34のプラグ部36の端面を露出させることができる。
【0059】
次に、図7(b)に示すように、電極34のプラグ部36の側面を覆う下地膜24、絶縁膜22をエッチングで除去する。ただし、本実施形態では、プラグ部36の側面を覆うこれら膜については、基板10の裏面10bの外側にある部分を全て除去するのでなく、裏面10bより突出した電極34の一部を覆った状態となるようにその一部を残した状態で除去する。
【0060】
このようなエッチングとしては、ドライエッチングやウエットエッチングを用いることができる。ドライエッチングを採用する場合、例えばガス種としてCF4やO2を用いた反応性イオンエッチング(RIE)が好適に用いられる。また、ウエットエッチングを採用する場合、電極34の材料であるCuやWを侵さずに絶縁膜22、下地膜24のみを選択的に除去する必要があるが、このような選択的除去を可能にするエッチャントとしては、希フッ酸、あるいは希フッ酸と希硝酸との混合液を挙げることができる。
【0061】
その後、溶剤等によって基板10の能動面10a側の接着剤52を溶解し、基板10から補強部材50を取り外す。また、接着剤52の種類によっては、これに紫外線等を照射することにより、その接着性(または粘着性)を消失させて補強部材50を取り外すようにしてもよい。次いで、基板10の裏面10bにダイシングテープ(図示せず)を貼着し、その状態で基板10をダイシングすることにより、半導体装置1をそれぞれ個片に分離する。なお、CO2レーザやYAGレーザを照射することにより、基板10を切断するようにしてもよい。以上により、図1、図2に示した半導体装置1が得られる。
【0062】
なお、この製造方法においては、貫通孔11の形成を、貫通孔H4の形成工程に兼ねて行い、工程の簡略化を図ったが、貫通孔H4の形成とは別に行うようにしてもよい。例えば、微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、図8(a)に示すように基板10の能動面10a側に穴11aを形成する。この穴11aの深さについては、前述したように孔部H3の深さと同等する。
【0063】
次いで、前述したようなCMP法(化学的機械的研磨法)等の研磨やエッチングにより基板10の裏面側を除去することで、前記穴部11の底部を除去し、図8(b)に示すように基板10の能動面10a側から裏面10b側にかけて貫通する貫通孔11を形成する。
【0064】
また、前記の実施形態においては、貫通孔11を一つ形成した例を示したが、本発明はこれに限定されることなく、複数形成するようにしてもよい。このように複数形成することで、空気等のガスの抜けをより容易にし、ボイドの形成をより確実に防止することができる。また、この貫通孔11の開口形状についても、円形に限定されることなく、楕円形や多角形など任意の形状に形成することができる。すなわち、この貫通孔11の開口形状を任意の形状とすることで、基板10の、集積回路や配線パターンのない箇所における平面形状に対応した形状にすることができ、これにより集積回路や配線パターンに干渉しない貫通孔11を形成することができる。
なお、半導体装置1の中央部に集積回路等が形成されており、ここに貫通孔11を形成できない場合には、この中央部を避けて周辺部に貫通孔11を形成してもよいが、その場合にも、周辺部に配列された電極34より内側に形成するのが、空気等のガスをより抜けやすくするうえで好ましい。
【0065】
次に、以上のようにして得られた半導体装置1が積層された半導体装置について説明する。
図9は、同一構成の半導体装置1が積層されて三次元実装された半導体装置2を示す図である。この半導体装置2は、インターポーザ基板60上に複数(図9では四層)の前記半導体装置1が積層されて構成されたものである。
【0066】
インターポーザ基板60の上面には配線61が形成されており、またその下面には配線61に電気的に接続されたハンダボール62が設けられている。このインターポーザ基板60の上面には、前記配線61を介して半導体装置1が積層されている。すなわち、この半導体装置1は、その能動面10a側に突出した電極34のポスト部35が、これの上に設けられたろう材層40を介して前記配線61に接合させられており、これによって半導体装置1はインターポーザ基板60上に積層されたものとなっている。また、この半導体装置1上に順次積層される半導体装置1も、それぞれのポスト部35が下層の半導体装置1におけるプラグ部36上にろう材層40を介して接合させられている。
【0067】
そして、インターポーザ基板60と半導体装置1との間、および各半導体装置1間に絶縁性のアンダーフィル材63が充填されており、これによって各半導体装置1は、インターポーザ基板60上に安定して保持固定されると同時に、電極間の接合以外の箇所では絶縁がなされたものとなっている。
ここで、アンダーフィル材63の充填法としては、例えば図10(a)に示すように、ディスペンサーDにより、半導体装置1の一辺側から全量を供給充填するといった方法を採ることができる。なお、このアンダーフィル材63の充填については、インターポーザ基板60側から半導体装置1を順次積層した後、一番下の半導体装置1側から順に充填するものとする。
【0068】
このようにしてアンダーフィル材63を充填すると、アンダーフィル材63は電極34に対する濡れ性が高いことから、特に電極34間のギャップが狭い場合、アンダーフィル材63が半導体装置1の中央部にまで浸透するより速く電極34が位置するチップ周辺部に回り込んでしまう。しかしながら、本例では半導体装置1の中央部に貫通孔11を形成しているため、アンダーフィル材63とともに注入された空気等のガスがこの貫通孔11より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【0069】
また、アンダーフィル材63の充填法としては、ディスペンサーDによって半導体装置1の複数の辺側から、すなわち、例えば図10(b)に示すように四辺から順に供給充填するようにしてもよい。この方法は、特にインターポーザ基板60として多数個取りの大型基板を用いた場合、ディスペンサDを機械的に縦横に走行させ、アンダーフィル材63を供給充填するのに有効となる。このようにしてアンダーフィル材63を充填した場合にも、アンダーフィル材63とともに注入された空気等のガスが貫通孔11より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【0070】
また、これらの充填法では、一番下の半導体装置1側から順に充填するようにしたが、逆に一番上の半導体装置1側から充填することもできる。その場合、ディスペンサーDによって図9中の一番上の半導体装置1の貫通孔11にアンダーフィル材63を供給することで行う。
このようにしてアンダーフィル材63を供給すると、このアンダーフィル材63が貫通孔11を通ってその下の半導体装置1、1間に至り、一部が側方に広がってこの半導体装置1、1間の隙間を充填する。その際、アンダーフィル材63とともに注入された空気等のガスが半導体装置1の周辺側から容易に抜けるため、空気等のガスがそのまま残ってしまってボイドが形成されてしまうのを、防止することができる。
また、供給されたアンダーフィル材63の残部はさらに下層の半導体装置1の貫通孔11を通ってその下の半導体装置1、1間に至り、以下、同様にしてインターポーザ基板60側にまで充填されることにより、ボイドを形成することなく各層間をアンダーフィル材63で充填した半導体装置2を得ることができる。
【0071】
なお、これらの充填法でアンダーフィル材63を充填した後、減圧処理を行えば、空気等のガスをより迅速に排出することができ、したがってボイドの形成をより確実に防止することができる。
また、アンダーフィル材63を充填した直後に、このアンダーフィル材63を硬化するための熱処理を行うようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材63の粘度を低下させることで、アンダーフィル材63の充填性を良好にしてボイドの形成をより確実に防止することができる。また、これにより工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【0072】
なお、図9では、同一構成の半導体装置1が積層された半導体装置2を示したが、異なる構成のもの、例えば図11に示すように貫通孔11の形成位置が異なる半導体装置1を上下に積層し、三次元実装された半導体装置4としてもよい。このようにすれば、異なる種類の半導体装置1が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【0073】
このような三次元実装された半導体装置2(4)の製造方法にあっては、半導体装置1をインターポーザ基板60上に積層し、半導体装置1とインターポーザ基板60との間、さらには半導体装置1、1間にアンダーフィル材63を充填するので、アンダーフィル材63を充填した際、例えばアンダーフィル材63中に混入した空気等のガスが抜けずに残ってしまっても、これが貫通孔11を通って排出されるため、最終的にボイドが残ってしまうことを防止することができる。したがって、三次元実装によって高密度化され、しかもボイドに起因する不都合が防止された信頼性の高い半導体装置2(4)を得ることができる。
【0074】
また、このような三次元実装された半導体装置2(4)を構成する半導体装置1にあっては、前述したように三次元実装した際にボイドのない良好なものとなることから、ボイドに起因する不都合、例えばアンダーフィル材を硬化させた際の硬化収縮による局部的な応力によってクラックが発生したり、インターポーザー等の基板に反りが発生するといったことが防止され、さらに、ボイドの箇所に水分が蓄積されて絶縁抵抗低下やマイグレーションを引き起こすといったことも防止されたものとなる。
【0075】
次に、前記の半導体装置2を備えた回路基板及び電子機器の例について説明する。
図12は本発明の回路基板の一実施形態の概略構成を示す斜視図である。図12に示すようにこの実施形態の回路基板1000には、前記の半導体装置2(4)が搭載されている。回路基板1000は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン(図示せず)が所望の回路となるように形成され、さらにこれら配線パターンに電極パッド(図示せず)が接続されている。そして、この電気パッドに半導体装置2(4)における前記インターポーザ基板60のハンダボール62が電気的に接続されることにより、半導体装置2(4)は回路基板1000上に実装されたものとなっている。ここで、回路基板1000上への半導体装置2の実装は、回路基板1000側の前記電極パッドに対し、インターポーザ基板60のハンダボール62をリフロー法またはフリップチップボンド法で接続することにより行っている。
このような構成の回路基板1000にあっては、実装密度が高い半導体装置2を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【0076】
図13は本発明の電子機器の一実施形態としての、携帯電話の概略構成を示す斜視図である。図10に示すようにこの携帯電話300は、前記の半導体装置2(4)又は前記回路基板1000を、その筐体内部に配設したものである。
このような構成の携帯電話300(電子機器)にあっても、実装密度が高い半導体装置2を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【0077】
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することができる。
【0078】
また、本発明の技術範囲は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図1】 (a)、(b)は本発明の半導体装置を示す図である。
【図2】 図1のA−A線矢視断面図である。
【図3】 (a)〜(c)は図1の半導体装置の製造工程説明図である。
【図4】 (a)、(b)は図1の半導体装置の製造工程説明図である。
【図5】 (a)、(b)は図1の半導体装置の製造工程説明図である。
【図6】 (a)、(b)は図1の半導体装置の製造工程説明図である。
【図7】 (a)、(b)は図1の半導体装置の製造工程説明図である。
【図8】 (a)、(b)は貫通孔の形成法を説明するための図である。
【図9】 三次元実装された半導体装置を示す側断面図である。
【図10】 (a)、(b)はアンダーフィル材の充填法説明図である。
【図11】 三次元実装された別の半導体装置を示す側断面図である。
【図12】 本発明の回路基板の一実施形態の概略構成図である。
【図13】 本発明の電子機器の一実施形態の概略構成図である。
【符号の説明】
1、2、4…半導体装置、10…半導体基板(基板)、10a…能動面、
10b…裏面、11…貫通孔、34…電極、
Claims (10)
- 表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記電極を介して電気的に接続するようにして、基板上にて上下に複数積層し、
その後、最上層の半導体装置の貫通孔よりアンダーフィル材を供給して、前記の各半導体装置間、および半導体装置と基板との間にアンダーフィル材を充填することを特徴とする半導体装置の製造方法。 - 前記貫通孔の開口形状が円形または楕円形であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記電極が複数備えられており、前記貫通孔の内径が前記電極間の最小間隔より大きいことを特徴とする請求項2記載の半導体装置の製造方法。
- 前記電極が半導体装置の少なくとの周辺部に配設されており、前記貫通孔が、前記周辺部に配設された電極より内側に形成されていることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 上下に積層された半導体装置が、少なくとも異なる2種類の半導体装置からなることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 上下に積層された半導体装置における貫通孔の最小の内径が、上下に積層された半導体装置間の間隔のうちの最小の間隔より大きいことを特徴とする請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
- アンダーフィル材を充填した後、減圧処理することを特徴とする請求項1〜6のいずれかに記載の半導体装置の製造方法。
- アンダーフィル材を充填した直後に、アンダーフィル材を硬化するための熱処理を行うことを特徴とする請求項1〜7のいずれかに記載の半導体装置の製造方法。
- 請求項1〜8のいずれかに記載の製造方法によって得られた半導体装置を備えたことを特徴とする回路基板。
- 請求項1〜8のいずれかに記載の製造方法によって得られた半導体装置を備えたとを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076110A JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003076110A JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004288721A JP2004288721A (ja) | 2004-10-14 |
JP4019985B2 true JP4019985B2 (ja) | 2007-12-12 |
Family
ID=33291245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003076110A Expired - Lifetime JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4019985B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4742731B2 (ja) * | 2005-08-04 | 2011-08-10 | ソニー株式会社 | 積層型半導体装置の製造方法 |
JP2008270601A (ja) * | 2007-04-23 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
JP5611864B2 (ja) * | 2011-03-09 | 2014-10-22 | アルプス電気株式会社 | 入力装置及び入力装置の製造方法 |
WO2015053356A1 (ja) * | 2013-10-09 | 2015-04-16 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
-
2003
- 2003-03-19 JP JP2003076110A patent/JP4019985B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004288721A (ja) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100554779B1 (ko) | 반도체 장치, 회로 기판 및 전자 기기 | |
US7214615B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus | |
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
JP3972846B2 (ja) | 半導体装置の製造方法 | |
JP3821125B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
JP4165256B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP3951944B2 (ja) | 半導体装置の製造方法 | |
JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP4019985B2 (ja) | 半導体装置の製造方法、回路基板、及び電子機器 | |
JP4063277B2 (ja) | 半導体装置の製造方法 | |
JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP2006165112A (ja) | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 | |
JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP3698160B2 (ja) | 半導体装置の製造方法 | |
JP4706180B2 (ja) | 半導体装置の製造方法 | |
JP2003273107A (ja) | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 | |
JP4175241B2 (ja) | 半導体装置の製造方法 | |
JP2005174990A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP2005150437A (ja) | 中間チップモジュール、半導体装置、回路基板、及び電子機器 | |
JP2005125468A (ja) | 突起物の研磨方法、半導体装置の製造方法、並びに半導体装置、回路基板、及び電子機器 | |
JP2004207318A (ja) | 半導体装置の製造方法、半導体装置、回路基板及び電子機器 | |
JP2005123601A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4019985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |