JP2004288721A - 半導体装置とその製造方法、回路基板、及び電子機器 - Google Patents
半導体装置とその製造方法、回路基板、及び電子機器 Download PDFInfo
- Publication number
- JP2004288721A JP2004288721A JP2003076110A JP2003076110A JP2004288721A JP 2004288721 A JP2004288721 A JP 2004288721A JP 2003076110 A JP2003076110 A JP 2003076110A JP 2003076110 A JP2003076110 A JP 2003076110A JP 2004288721 A JP2004288721 A JP 2004288721A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- hole
- underfill material
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
Abstract
【課題】特に高密度実装を図るため半導体装置を積層する三次元実装技術において、ボイドが残ってしまうことを防止し、これによりボイドに起因する不都合を防止した、半導体装置とその製造方法、およびこの半導体装置を備えた回路基板、電子機器を提供する。
【解決手段】表裏のうちの少なくとも一方の面に接続用の電極３４を備えた半導体装置１である。一方の面から他方の面にかけて貫通する貫通孔１１を有している。
【選択図】 図１
【解決手段】表裏のうちの少なくとも一方の面に接続用の電極３４を備えた半導体装置１である。一方の面から他方の面にかけて貫通する貫通孔１１を有している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置とその製造方法、回路基板、及び電子機器に関する。
【０００２】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ ｄａｔａ ａｓｓｉｓｔａｎｃｅ）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体チップなどの各種の電子部品の小型化が図られている。例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）といわれる超小型のパッケージングが提供されている。このＣＳＰ技術を用いて製造された半導体パッケージは、実装面積が半導体チップの面積と同程度となるため、高密度実装を実現している。
【０００３】
また、前記電子機器では、今後益々小型化及び多機能化が求められる傾向にあることから、半導体チップの実装密度をさらに高める必要がある。かかる背景の下で、近年、三次元実装技術が提案されている。この三次元実装技術は、同様の機能を有する半導体チップ同士、又は異なる機能を有する半導体チップ同士をインターポーザー等の基板上に積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。
【０００４】
このような三次元実装技術においては、通常、半導体チップを基板上に確実に固定するなどの目的から、基板と半導体チップとの間、および半導体チップ間にそれぞれアンダーフィル材を充填している。このアンダーフィル材の充填は、通常、常温下、あるいはアンダーフィル材の粘度を下げるため加熱下において、半導体チップ等の側面側からディスペンサーを用いて液状のアンダーフィル材を塗布し、毛細管現象を利用して半導体チップ間および半導体チップと基板との間にアンダーフィル材を充填させることで行っている。
【０００５】
ところが、このような三次元実装技術では、ディスペンサーでアンダーフィル材を塗布した際、アンダーフィル材中に空気等のガスも混入してしまい、これが半導体チップ間や半導体チップと基板との間に入り込んでボイドとなってしまうといった問題があった。すなわち、このようにして一旦形成されたボイドはこれを取り除くのが困難であり、そのまま残ってしまうことが多い。そして、このようにしてボイドが残ってしまうと、アンダーフィル材を硬化させた際の硬化収縮による応力が局部的に発生し、半導体チップにクラックが発生したり、インターポーザー等の基板に反りが発生し易くなってしまうからである。また、高温高湿バイアスによる信頼性評価ではボイドの箇所に水分が蓄積し、絶縁抵抗低下やマイグレーションを引き起こしてしまうこともある。
【０００６】
このようなボイドを回避する技術としては、従来、インターポーザー等の基板やパッケージにボイド抜きの孔を明ける技術（例えば、特許文献１、特許文献２参照）や、基板の貫通孔から樹脂を充填する技術（例えば、特許文献３参照）、減圧によりボイドを抜く技術（例えば、特許文献４、特許文献５参照）などが提案されている。
【０００７】
【特許文献１】
特開２００１−２１０６６２号公報
【特許文献２】
特開２００２−２３２２５２号公報
【特許文献３】
特開２００２−２７０６３８号公報
【特許文献４】
特開平１１−２３３５３６号公報
【特許文献５】
特開２００２−３５３２５７号公報
【０００８】
【発明が解決しようとする課題】
ところで、小型化に伴って益々狭ピッチ化が進むにつれ、半導体チップにおいては主にその周辺部に配置されるプラグ（電極）間のギャップが益々狭くなりつつある。しかしながら、アンダーフィル材はプラグ（電極）に対する濡れ性が高いことから、このようにプラグ（電極）間のギャップが狭くなると、アンダーフィル材が半導体チップの中央部にまで浸透するより速くプラグ（電極）が位置するチップ周辺部に回り込んでしまう。すると、半導体チップの中央部に空気等のガスが残ったまま抜けなくなってしまい、結果として半導体チップの中央部などにボイドが形成されてしまう。
【０００９】
このようなボイドの形成を回避するため、従来では時間あたりのアンダーフィル材の吐出量を減らして長時間かけて充填を行ったり、残ったボイドを真空脱気するなどの対策を採っていたが、やはりボイドが十分にない状態とするのは困難であった。
また、特に半導体チップを積層させる三次元実装においては、前述の、基板に孔を開ける技術や、基板の貫通孔から樹脂を充填する技術、減圧によりボイドを抜く技術だけでは、ボイドが形成されるのを確実に防止するのは困難であった。
【００１０】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に高密度実装を図るため半導体装置を積層する三次元実装技術において、ボイドが残ってしまうことを防止し、これによりボイドに起因する不都合を防止した、半導体装置とその製造方法、およびこの半導体装置を備えた回路基板、電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するため本発明の半導体装置は、表裏のうちの少なくとも一方の面に接続用の電極を備えた半導体装置において、前記一方の面から他方の面にかけて貫通する貫通孔を有したことを特徴としている。
この半導体装置によれば、これを基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間、あるいは半導体装置間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことが防止され、これによりボイドに起因する不都合が防止された信頼性の高いものとなる。
【００１２】
また、前記半導体装置においては、前記貫通孔の開口形状が円形または楕円形であるのが好ましい。
このようにすれば、例えば微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、配線等のないエリアに容易に貫通孔を形成することが可能になる。また、孔の総面積を大きくすることで空気等のガスを速く確実に抜くことができ、したがってボイドが形成されるのを確実に防止することができる。
【００１３】
なお、この半導体装置においては、前記電極が複数備えられており、前記貫通孔の内径が前記電極間の最小間隔より大きいことが好ましい。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させる際、基板との間、あるいは別の半導体装置との間に発生する負圧を開放することで、空気等のガスを速く確実に抜くことができる。
【００１４】
また、前記半導体装置においては、前記電極が半導体装置の少なくとの周辺部に配設されており、前記貫通孔が、前記周辺部に配設された電極より内側に形成されていることを特徴としている。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、特に半導体装置の中央部に空気等のガスが残ってボイドが形成され易いものの、貫通孔が周辺部に配設された電極より内側に形成されているので、空気等のガスがより抜け易く、これによりボイドの形成が防止される。
【００１５】
また、本発明においては、前記の半導体装置が少なくとも一層基板上に積層され、その電極を介して前記基板に電気的に接続されてなり、これら半導体装置と基板との間にアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を基板上に積層すれば、基板との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１６】
また、本発明においては、基板上に前記の半導体装置が上下に複数積層されており、これら半導体装置間にもアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を別の半導体装置上にも積層すれば、別の半導体装置との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１７】
なお、この半導体装置においては、上下に積層された半導体装置が、少なくとも異なる２種類の半導体装置からなっていてもよい。
このようにすれば、異なる種類の半導体装置が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【００１８】
また、前記半導体装置においては、上下に積層された半導体装置における貫通孔の最小の内径が、上下に積層された半導体装置間の間隔のうちの最小の間隔より大きいのが好ましい。
このようにすれば、上下に積層された半導体装置の間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１９】
本発明の半導体装置の製造方法は、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記電極を介して電気的に接続するようにして基板上に積層し、半導体装置と基板との間にアンダーフィル材を充填することを特徴としている。
この半導体装置の製造方法によれば、半導体装置を基板上に積層し、これと基板との間にアンダーフィル材を充填するので、アンダーフィル材を充填した際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことを防止することができ、これによりボイドに起因する不都合を防止した信頼性の高い半導体装置を得ることができる。
【００２０】
また、前記半導体装置の製造方法においては、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記基板上にて上下に複数積層し、これら半導体装置間にもアンダーフィル材を充填するようにしてもよい。
このようにすれば、上下に積層された半導体装置間にもボイドが残ってしまうことを防止することができ、したがって三次元実装により高密度でしかも信頼性の高い半導体装置を形成することができる。
【００２１】
また、前記半導体装置の製造方法においては、最上層の半導体装置の貫通孔より、アンダーフィル材を供給して各層間にアンダーフィル材を充填するのが好ましい。
このようにすれば、アンダーフィル材の充填の迅速化を図ることができ、したがって生産効率を向上することができる。
【００２２】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した後、減圧処理するのが好ましい。
このようにすれば、ボイドが形成されるのをより確実に防止することができる。
【００２３】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した直後に、アンダーフィル材を硬化するための熱処理を行うのが好ましい。
このようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材の粘度を低下させることで、アンダーフィル材の充填性を良好にしてボイドの形成を防止することができる。また、工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【００２４】
また、本発明の回路基板は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴としている。
この回路基板によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【００２５】
また、本発明の電子機器は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴とする。
この電子機器によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【００２６】
【発明の実施の形態】
以下、本発明を詳しく説明する。
図１（ａ）、（ｂ）は本発明の半導体装置の一実施形態を示す図であり、図１（ａ）、（ｂ）中符号１は三次元実装を容易にした半導体装置（半導体チップ）である。この半導体装置１は、図１（ａ）に示すようにシリコンからなる半導体基板１０に、貫通孔１１と、多数の電極３４とを形成して構成されたものである。貫通孔１１は、図１（ａ）の要部を拡大した図１（ｂ）に示すように、半導体基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通して形成されたもので、本実施形態ではその開口形状が円形に形成されている。ここで、半導体基板１０の能動面１０ａ側には、トランジスタやメモリ素子、その他の電子素子からなる集積回路（図示せず）が形成されており、さらにこのこの能動面１０ａ側の表面には、集積回路を覆って絶縁膜（図示せず）が形成されている。なお、貫通孔１１や電極３４は、前記電子素子やこれらを電気的に接続する配線を避けて、これらが形成されていない位置に形成されている。
【００２７】
また、電極３４は、図１（ａ）に示したように本実施形態では半導体基板１０の外周部に配列して設けられたもので、図２に示すように貫通孔Ｈ４内に絶縁膜２２を介して設けられたものである。ここで、貫通孔Ｈ４は、半導体基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通して形成されたものである。能動面１０ａ側の表面には前述したように絶縁膜１２が形成されており、さらにその上には硼酸珪酸ガラス（ＢＰＳＧ）等からなる層間絶縁膜１４が形成されている。
【００２８】
この層間絶縁膜１４の表面の所定箇所には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、ＴｉＮ等からなる第４層（キャップ層）１６ｄがこの順に積層されて形成されたものである。なお、この電極パッド１６の構成材料については、電極パッド１６に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更が可能である。例えば、集積化用の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、また電気抵抗の低い銅のみを用いて電極パッド１６を形成してもよい。
【００２９】
これら電極パッド１６を覆うようにして、前記層間絶縁膜１４の表面にはパッシベーション膜１８が形成されている。パッシベーション膜１８は、酸化珪素や窒化珪素、ポリイミド樹脂等から形成されたもので、例えば１μｍ程度の厚さに形成されたものである。
また、電極パッド１６の中央部にはパッシベーション膜１８の開口部Ｈ１が形成され、さらに電極パッド１６の開口部Ｈ２も形成されている。なお、開口部Ｈ２の内径は開口部Ｈ１の内径よりも小さくなっており、例えば６０μｍ程度に形成されている。
【００３０】
一方、パッシベーション膜１８の表面ならびに開口部Ｈ１および開口部Ｈ２の内面には、ＳｉＯ２等からなる絶縁膜２０が形成されている。このような構成により、電極パッド１６の中央部には、絶縁膜２０、層間絶縁膜１４、絶縁膜１２および半導体基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の内径は、開口部Ｈ２の内径より小さく、例えば３０μｍ程度に形成されている。なお、孔部Ｈ３は、本実施形態では平面視円形状であるものの、これに限定されることなく、例えば平面視矩形状であってもよい。
【００３１】
孔部Ｈ３の内壁面および絶縁膜２０の表面には、ＳｉＯ２等からなる絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素や水分等による浸食等を防止するためのもので、本実施形態では例えば１μｍ程度の厚さに形成されている。また、絶縁膜２２は、特に孔部Ｈ３の内壁面を覆っている側において、その一端側が半導体基板１０の裏面１０ｂより突出した状態となっている。
【００３２】
一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０および絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されており、露出した電極パッド１６の第３層１６ｃの表面および絶縁膜２２の表面（内面）には、下地膜２４が形成されている。下地膜２４は、絶縁膜２２等の表面（内面）に形成されたバリヤ層（バリヤメタル）と、バリヤ層の表面（内面）に形成されたシード層（シード電極）とによって構成されたものである。バリヤ層は、後述する電極３４形成用の導電材料が半導体基板１０に拡散するのを防止するためのもので、ＴｉＷ（チタンタングステン）やＴｉＮ（窒化チタン）等によって形成されたものである。一方、シード層は、後述する電極３４をメッキ処理によって形成する際の電極になるもので、ＣｕやＡｕ、Ａｇ等によって形成されたものである。
【００３３】
このような下地膜２４の内側には、ＣｕやＷ等の電気抵抗が低い導電材料からなる電極３４が、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３からなる貫通孔Ｈ４内に埋め込まれた状態で形成されている。なお、電極３４を形成する導電材料としては、ポリシリコンにＢ（ホウ素）やＰ（リン）等の不純物をドープした材料を用いることもでき、その場合には半導体基板１０への金属の拡散を防止する必要がなくなるので、前述したバリア層を不要にすることができる。
【００３４】
また、この電極３４と前記電極パッド１６とは、図２中のＰ部において電気的に接続したものとなっており、さらに、この電極３４における孔部Ｈ３内に形成された部分が、プラグ部３６となっている。このプラグ部３６の下端部、すなわち半導体基板１０の裏面１０ｂ側の端部は、半導体基板１０の裏面１０ｂより突出した状態となっており、またこの下端部における端面は外部に露出した状態となっている。なお、前述したように貫通孔Ｈ４内において、プラグ部３６（電極３４）の周囲には絶縁膜２２が配設されており、この絶縁膜２２の一端側も半導体基板１０の裏面１０ｂより突出した状態となっているが、プラグ部３６は、この突出した絶縁膜２２よりもさらに外側に突出した状態に形成されたものとなっている。
【００３５】
一方、半導体基板１０の能動面１０ａ側において、開口部Ｈ１の周辺部における絶縁膜２２上には、電極３４のポスト部３５が形成されている。このポスト部３５は、前記の裏面１０ｂ側に突出した絶縁膜２２の外径より大きい外径に形成されたもので、本実施形態では平面視円形状、あるいは正方形状等に形成されたものである。また、このポスト部３５上には、ろう材層４０が形成されている。このろう材層４０は、軟ろう材であるハンダ等からなるもので、具体的にはスズ・銀や鉛フリーハンダ、さらには金属ペーストや溶融ペーストなどからなるものである。
【００３６】
ここで、前記プラグ部３６の、絶縁膜２２より突出している長さは、電極３４の長さの２〜２０％とされ、具体的には１０〜２０μｍ程度とされる。このような長さで突出していることにより、積層した上下の半導体装置１間に十分な隙間が形成され、これによりアンダーフィル材等の充填が容易になる。なお、このプラグ部３６の突出長さを調整することにより、積層される半導体装置１間の間隔を適宜に調整することができる。
【００３７】
次に、このような半導体装置１の製造方法を説明する。なお、以下では、多数個取りの大型半導体基板（以下、単に基板１０と記す）に対して、多数の半導体装置を同時に形成する処理を行う場合について説明するが、小型基板に対して個々に半導体装置を製造するようにしてもよいのはもちろんである。また、この大型半導体基板には、予めその能動面１０ａに集積回路を形成してある。
【００３８】
まず、図３（ａ）に示すように、基板１０の表面に、絶縁膜１２および層間絶縁膜１４を形成する。次に、層間絶縁膜１４の表面に電極パッド１６を形成する。電極パッド１６の形成については、まず層間絶縁膜１４上の全面に、電極パッド１６の第１層１６ａから第４層１６ｄの膜をスパッタリング等によって順次形成する。次に、レジスト膜を形成しさらにこれをフォトリソグラフィー技術でパターニングしてレジストパターンを形成する。その後、レジストパターンをマスクとしてエッチングを行い、電極パッドを所定形状（例えば、矩形形状）に形成する。
【００３９】
次に、電極パッド１６の表面にパッシベーション膜１８を形成し、さらにこのパッシベーション膜１８に対して開口部Ｈ１と前記貫通孔１１に対応する開口部（図示せず）を形成する。具体的には、まずパッシベーション膜１８の全面にレジスト膜を形成する。レジストとしては、フォトレジストや電子線レジスト、Ｘ線レジスト等のいずれであってもよく、またポジ型、ネガ型のいずれであってもよい。レジストの塗布についても、スピンコート法、ディッピング法、スプレーコート法等を適宜選択して行うことができる。そして、開口部Ｈ１のパターンと貫通孔１１の開口パターンとが形成されたマスクを用いてレジスト膜を露光処理し、さらに現像処理を行うことにより、開口部Ｈ１の形状と貫通孔１１の開口パターンとを有したレジストパターンを形成する。なお、レジストをパターニングした後、これをポストベークしてレジストパターンを形成している。
【００４０】
次いで、このレジストパターンをマスクとしてパッシベーション膜１８をエッチングする。ここで、本実施形態では、パッシベーション膜１８とともに電極パッド１６の第４層１６ｂもエッチングする。また、貫通孔１１の形成箇所においては、絶縁膜２２も同時にエッチングする。エッチングにはウエットエッチングを採用することもできるが、反応性イオンエッチング（ＲＩＥ）等のドライエッチングを採用するのがより好ましい。パッシベーション膜１８に開口部Ｈ１および貫通孔１１の開口パターンを形成した後、パッシベーション膜１８上のレジストを剥離液で剥離する。以上により、図３（ａ）に示したようにパッシベーション膜１８に開口部Ｈ１と貫通孔１１の開口パターン（図示せず）とを形成し、電極パッド１６を露出させる。
【００４１】
次に、図３（ｂ）に示すように電極パッド１６に対して開口部Ｈ２を形成する。具体的には、まず露出した電極パッド１６およびパッシベーション膜１８の全面にレジスト膜を形成し、続いてこれを開口部Ｈ２の形状を有したレジストパターンに形成する。次いで、このレジストパターンをマスクとして電極パッド１６をドライエッチングする。なお、ドライエッチングとしてはＲＩＥが好適に採用される。その後、レジストを剥離することにより、図３（ｂ）に示したように電極パッド１６に開口部Ｈ２を形成する。
【００４２】
次に、図３（ｃ）に示すように、基板１０上の全面に絶縁膜２０を形成する。この絶縁膜２０は、ドライエッチングによって基板１０に孔部Ｈ３を形成する際に、マスクとして機能するものである。なお、絶縁膜２０の膜厚は、基板１０に形成する孔部Ｈ３の深さによっても異なるものの、例えば２μｍ程度に設定する。本実施形態では、絶縁膜２０としてＳｉＯ２を用いるが、Ｓｉとの選択比がとれればフォトレジストを用いてもよい。また、絶縁膜２０の形成には、例えばＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法や熱ＣＶＤ法等を採用することができる。
【００４３】
次に、絶縁膜２０に孔部Ｈ３の形状と前記貫通孔１１の開口パターンとをパターニングする。具体的には、まず絶縁膜２０の全面にレジスト膜を形成し、これに孔部Ｈ３の形状と前記貫通孔１１の開口パターンとをパターニングする。次に、このレジストパターンをマスクにして絶縁膜２０、層間絶縁膜１４および絶縁膜１２をドライエッチングする。その後、レジストを剥離し除去することにより、絶縁膜２０等に孔部Ｈ３の形状と前記貫通孔１１の開口パターンとを付与して基板１０を露出させる。
【００４４】
次に、高速ドライエッチングによって基板１０に孔部Ｈ３および貫通孔１１（図３中には示さず）を穿孔する。ただし、ここでは貫通孔１１は基板１０を貫通せず、単なる穴となる。なお、ドライエッチングとしては、ＲＩＥやＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いることができる。その際、前述したように絶縁膜２０（ＳｉＯ２）をマスクとして用いるが、絶縁膜２０の代わりにレジストパターンをマスクとして用いてもよい。なお、孔部Ｈ３および貫通孔１１の深さは、最終的には形成する半導体装置の厚さに応じて適宜に設定される。すなわち、半導体装置１を最終的な厚さまでエッチングした後に、孔部Ｈ３の内部に形成した電極の先端部が基板１０の裏面に露出し得るように、孔部Ｈ３および貫通孔１１の深さを設定する。以上により、図３（ｃ）に示したように、基板１０に孔部Ｈ３および貫通孔１１を形成することができる。
【００４５】
次に、図４（ａ）に示すように、孔部Ｈ３の内面および絶縁膜２０の表面に絶縁膜２２を形成する。この絶縁膜２２としては、例えばＴＥＯＳ（テトラエトキシシラン）からなるＳｉＯ２膜とされ、基板１０の能動面１０ａ側の表面における膜厚が１μｍ程度となるように形成される。なお、先に形成した貫通孔１１については、絶縁膜２０を形成する必要がないので、例えばここにレジスト等を埋め込んでおき、この貫通孔１１内に絶縁材料が埋め込まれるのを防止しておく。
【００４６】
次に、絶縁膜２２および絶縁膜２０に異方性エッチングを施し、電極パッド１６の一部を露出させる。なお、本実施形態では、開口部Ｈ２の周辺部に電極１６の表面の一部を露出させている。具体的には、まず絶縁膜２２の全面にレジスト膜を形成し、露出させる部分をパターニングする。次に、このレジストパターンをマスクにして、絶縁膜２２および絶縁膜２０を異方性エッチングする。この異方性エッチングには、ＲＩＥ等のドライエッチングが好適に用いられる。以上により、図４（ａ）に示した状態となる。
【００４７】
次に、図４（ｂ）に示すように、露出させた電極パッド１６の表面および絶縁膜２２の表面に、下地膜２４を形成する。下地膜２４として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層の形成法としては、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電界メッキ法等が採用される。
【００４８】
次に、図５（ａ）に示すように電極３４を形成する。具体的には、まず基板１０の能動面１０ａ側の全面にレジスト３２を設ける。レジスト３２としては、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に形成されるＡｌ電極をエッチングする際のレジストや、絶縁性を有する樹脂レジストを用いることもできるが、その場合、後述の工程で使用するメッキ液やエッチング液に対し、耐性を有することが前提となる。
【００４９】
レジスト３２の形成には、液体レジストを用いる場合、スピンコート法やディッピング法、スプレーコート法などが採用される。形成するレジスト３２の膜厚については、形成すべき電極３４のポスト部３５の高さに前記のろう材層４０の厚さを加えたものと同程度とする。
【００５０】
次に、形成すべき電極３４のポスト部３５の平面形状をレジストにパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト３２をパターニングする。ここで、ポスト部３５の平面形状を円形とする場合にはレジスト３２に円形状の開口部をパターニングし、また、矩形とする場合にはレジスト３２に矩形状の開口部をパターニングする。
【００５１】
なお、以上では電極３４のポスト部３５を取り囲むようにしてレジスト３２を形成する方法について説明したが、必ずしもこのようにレジスト３２を形成する必要はなく、電極３４の形状に応じて適宜に形成することができる。また、フォトリソグラフィー技術を用いてレジスト３２を形成するようにしたが、この方法でレジスト３２を形成すると、レジストを全面に塗布する際に一部が孔部Ｈ３内に入り込み、現像処理を行ってもこれが孔部Ｈ３内に残渣として残ってしまうおそれがある。そこで、前記したようにドライフィルムを用い、あるいはスクリーン印刷法を用いることにより、パターニングされた状態でレジスト３２を形成するようにしてもよい。また、インクジェット法等の液滴吐出法を用いてレジストの液滴をその形成位置にのみ選択的に吐出し、パターニングされた状態のレジスト３２を形成するようにしてもよい。これにより、孔部Ｈ３内部にレジストが入り込むことなく、レジスト３２を形成することができる。
【００５２】
次に、このレジスト３２をマスクとして電極３４を形成する。これにより、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３からなる凹部Ｈ０の内部に電極材料（導電材料）が埋め込まれ、プラグ部３６が形成される。また、レジスト３２に形成されたパターンにも電極材料が埋め込まれ、ポスト部３５が形成される。電極材料（導電材料）の埋め込み（充填）には、メッキ処理法やＣＶＤ法等を用いることができるが、特にメッキ処理法が好適に採用される。メッキ処理法としては、例えば電気化学プレーティング（ＥＣＰ）法が好適に用いられる。なお、このメッキ処理法における電極として、下地膜２４を構成するシード層を用いることができる。また、メッキ装置としては、カップ形状の容器からメッキ液を噴出させてメッキする、カップ式メッキ装置を用いることができる。
【００５３】
次に、電極３４の上面にろう材層４０を形成する。このろう材層４０の形成にはハンダメッキ法やスクリーン印刷法などを用いることができる。なお、ハンダメッキの電極としても、下地膜２４を構成するシード層を用いることができる。また、メッキ装置としてカップ式メッキ装置を用いることができる。以上により、図５（ａ）に示した状態となる。
【００５４】
次に、図５（ｂ）に示すように、剥離液等を用いてレジスト３２を剥離しこれを除去する。このとき、先の貫通孔１１内に埋め込んだレジストについても、これを同時に除去するようにしてもよい。なお、剥離液には例えばオゾン水が用いられる。続いて、基板１０の能動面１０ａ側に露出している下地膜２４を除去する。具体的には、まず基板１０の能動面１０ａ側全面にレジスト膜を形成し、続いてこれを電極３４のポスト部３５の形状にパターニングする。次いで、このレジストパターンをマスクとして下地膜２４をドライエッチングする。なお、ろう材層４０としてハンダ以外のろう材を用いた場合、このろう材の材質によってはこれをマスクとして用いることができ、製造工程を簡略化することができる。以上により、図５（ｂ）に示した状態となる。
【００５５】
次に、図６（ａ）に示すように、基板１０を上下反転させ、その状態で下側となる基板１０の能動面１０ａ側に補強部材５０を貼着する。補強部材５０としては、樹脂フィルム等の軟質材料を用いることもできるが、ガラス等の硬質材料を用いるのが、特に機械的な補強を行ううえで好ましい。このような硬質の補強部材５０を基板１０の能動面１０ａ側に貼着することにより、基板１０の反りを矯正することができ、また、基板１０の裏面１０ｂを加工する際、あるいはハンドリングの際、基板１０にクラック等が発生するのを防止することができる。補強部材５０の貼着については、例えば接着剤５２を用いて行うことができる。接着剤５２としては、熱硬化性のものや光硬化性のものが好適に用いられる。このような接着剤５２を用いることにより、基板１０の能動面１０ａの凹凸を吸収しつつ、基板１０に補強部材５０を強固に固着することが可能となる。また、特に接着剤５２として紫外線硬化性のものを用いた場合には、補強部材５０としてガラス等の透光性材料を採用するのが好ましい。このようにすれば、補強部材５０の外側から光を照射することにより、接着剤５２を容易に硬化させることができる。
【００５６】
次に、図６（ｂ）に示すように、基板１０の裏面１０ｂの全面をエッチングし、絶縁膜２２に覆われた状態の電極３４のプラグ部３６側を裏面１０ｂより突出させる。すると、このようにして基板１０の裏面１０ｂ側がエッチング除去されることにより、前記の穴状に形成した貫通孔１１の底部もエッチング除去され、これにより図１（ｂ）に示したように基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通した貫通孔１１が形成される。なお、このようにして形成する貫通孔１１の内径については、前記電極３４、３４間の最小間隔より大きくなるように形成するのが好ましい。
【００５７】
このときのエッチングについては、ウエットエッチングおよびドライエッチングのいずれを用いることもできる。ドライエッチングを採用した場合、例えば誘導結合プラズマ（ＩＣＰ）などを利用することができる。なお、エッチングに先だち、絶縁膜２２あるいは電極３４が露出する直前まで基板１０の裏面１０ｂを研削（粗研磨）し、その後、前記のエッチングを行うようにするのが好ましい。このようにすれば、処理時間を短縮して生産性を向上することができる。また、基板１０のエッチング処理と同じ工程で、絶縁膜２２および下地膜２４をエッチング除去してもよい。このように絶縁膜２２および下地膜２４をエッチング除去する場合、エッチングとしては、例えばフッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液をエッチャントとするウエットエッチングを採用することができる。
【００５８】
次に、図７（ａ）に示すように、電極３４のプラグ部３６の端面を覆う絶縁膜２２、下地膜２４を選択的に除去する。この除去処理については、ドライエッチングやウエットエッチングを用いることもできるが、特にＣＭＰ法（化学的機械的研磨法）を用い、基板１０の裏面１０ｂ側を研磨することで行うのが好ましい。このような研磨によって絶縁膜２２、下地膜２４を順次除去し、電極３４のプラグ部３６の端面を露出させることができる。
【００５９】
次に、図７（ｂ）に示すように、電極３４のプラグ部３６の側面を覆う下地膜２４、絶縁膜２２をエッチングで除去する。ただし、本実施形態では、プラグ部３６の側面を覆うこれら膜については、基板１０の裏面１０ｂの外側にある部分を全て除去するのでなく、裏面１０ｂより突出した電極３４の一部を覆った状態となるようにその一部を残した状態で除去する。
【００６０】
このようなエッチングとしては、ドライエッチングやウエットエッチングを用いることができる。ドライエッチングを採用する場合、例えばガス種としてＣＦ４やＯ２を用いた反応性イオンエッチング（ＲＩＥ）が好適に用いられる。また、ウエットエッチングを採用する場合、電極３４の材料であるＣｕやＷを侵さずに絶縁膜２２、下地膜２４のみを選択的に除去する必要があるが、このような選択的除去を可能にするエッチャントとしては、希フッ酸、あるいは希フッ酸と希硝酸との混合液を挙げることができる。
【００６１】
その後、溶剤等によって基板１０の能動面１０ａ側の接着剤５２を溶解し、基板１０から補強部材５０を取り外す。また、接着剤５２の種類によっては、これに紫外線等を照射することにより、その接着性（または粘着性）を消失させて補強部材５０を取り外すようにしてもよい。次いで、基板１０の裏面１０ｂにダイシングテープ（図示せず）を貼着し、その状態で基板１０をダイシングすることにより、半導体装置１をそれぞれ個片に分離する。なお、ＣＯ２レーザやＹＡＧレーザを照射することにより、基板１０を切断するようにしてもよい。以上により、図１、図２に示した半導体装置１が得られる。
【００６２】
なお、この製造方法においては、貫通孔１１の形成を、貫通孔Ｈ４の形成工程に兼ねて行い、工程の簡略化を図ったが、貫通孔Ｈ４の形成とは別に行うようにしてもよい。例えば、微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、図８（ａ）に示すように基板１０の能動面１０ａ側に穴１１ａを形成する。この穴１１ａの深さについては、前述したように孔部Ｈ３の深さと同等する。
【００６３】
次いで、前述したようなＣＭＰ法（化学的機械的研磨法）等の研磨やエッチングにより基板１０の裏面側を除去することで、前記穴部１１の底部を除去し、図８（ｂ）に示すように基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通する貫通孔１１を形成する。
【００６４】
また、前記の実施形態においては、貫通孔１１を一つ形成した例を示したが、本発明はこれに限定されることなく、複数形成するようにしてもよい。このように複数形成することで、空気等のガスの抜けをより容易にし、ボイドの形成をより確実に防止することができる。また、この貫通孔１１の開口形状についても、円形に限定されることなく、楕円形や多角形など任意の形状に形成することができる。すなわち、この貫通孔１１の開口形状を任意の形状とすることで、基板１０の、集積回路や配線パターンのない箇所における平面形状に対応した形状にすることができ、これにより集積回路や配線パターンに干渉しない貫通孔１１を形成することができる。
なお、半導体装置１の中央部に集積回路等が形成されており、ここに貫通孔１１を形成できない場合には、この中央部を避けて周辺部に貫通孔１１を形成してもよいが、その場合にも、周辺部に配列された電極３４より内側に形成するのが、空気等のガスをより抜けやすくするうえで好ましい。
【００６５】
次に、以上のようにして得られた半導体装置１が積層された半導体装置について説明する。
図９は、同一構成の半導体装置１が積層されて三次元実装された半導体装置２を示す図である。この半導体装置２は、インターポーザ基板６０上に複数（図９では四層）の前記半導体装置１が積層されて構成されたものである。
【００６６】
インターポーザ基板６０の上面には配線６１が形成されており、またその下面には配線６１に電気的に接続されたハンダボール６２が設けられている。このインターポーザ基板６０の上面には、前記配線６１を介して半導体装置１が積層されている。すなわち、この半導体装置１は、その能動面１０ａ側に突出した電極３４のポスト部３５が、これの上に設けられたろう材層４０を介して前記配線６１に接合させられており、これによって半導体装置１はインターポーザ基板６０上に積層されたものとなっている。また、この半導体装置１上に順次積層される半導体装置１も、それぞれのポスト部３５が下層の半導体装置１におけるプラグ部３６上にろう材層４０を介して接合させられている。
【００６７】
そして、インターポーザ基板６０と半導体装置１との間、および各半導体装置１間に絶縁性のアンダーフィル材６３が充填されており、これによって各半導体装置１は、インターポーザ基板６０上に安定して保持固定されると同時に、電極間の接合以外の箇所では絶縁がなされたものとなっている。
ここで、アンダーフィル材６３の充填法としては、例えば図１０（ａ）に示すように、ディスペンサーＤにより、半導体装置１の一辺側から全量を供給充填するといった方法を採ることができる。なお、このアンダーフィル材６３の充填については、インターポーザ基板６０側から半導体装置１を順次積層した後、一番下の半導体装置１側から順に充填するものとする。
【００６８】
このようにしてアンダーフィル材６３を充填すると、アンダーフィル材６３は電極３４に対する濡れ性が高いことから、特に電極３４間のギャップが狭い場合、アンダーフィル材６３が半導体装置１の中央部にまで浸透するより速く電極３４が位置するチップ周辺部に回り込んでしまう。しかしながら、本例では半導体装置１の中央部に貫通孔１１を形成しているため、アンダーフィル材６３とともに注入された空気等のガスがこの貫通孔１１より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【００６９】
また、アンダーフィル材６３の充填法としては、ディスペンサーＤによって半導体装置１の複数の辺側から、すなわち、例えば図１０（ｂ）に示すように四辺から順に供給充填するようにしてもよい。この方法は、特にインターポーザ基板６０として多数個取りの大型基板を用いた場合、ディスペンサＤを機械的に縦横に走行させ、アンダーフィル材６３を供給充填するのに有効となる。このようにしてアンダーフィル材６３を充填した場合にも、アンダーフィル材６３とともに注入された空気等のガスが貫通孔１１より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【００７０】
また、これらの充填法では、一番下の半導体装置１側から順に充填するようにしたが、逆に一番上の半導体装置１側から充填することもできる。その場合、ディスペンサーＤによって図９中の一番上の半導体装置１の貫通孔１１にアンダーフィル材６３を供給することで行う。
このようにしてアンダーフィル材６３を供給すると、このアンダーフィル材６３が貫通孔１１を通ってその下の半導体装置１、１間に至り、一部が側方に広がってこの半導体装置１、１間の隙間を充填する。その際、アンダーフィル材６３とともに注入された空気等のガスが半導体装置１の周辺側から容易に抜けるため、空気等のガスがそのまま残ってしまってボイドが形成されてしまうのを、防止することができる。
また、供給されたアンダーフィル材６３の残部はさらに下層の半導体装置１の貫通孔１１を通ってその下の半導体装置１、１間に至り、以下、同様にしてインターポーザ基板６０側にまで充填されることにより、ボイドを形成することなく各層間をアンダーフィル材６３で充填した半導体装置２を得ることができる。
【００７１】
なお、これらの充填法でアンダーフィル材６３を充填した後、減圧処理を行えば、空気等のガスをより迅速に排出することができ、したがってボイドの形成をより確実に防止することができる。
また、アンダーフィル材６３を充填した直後に、このアンダーフィル材６３を硬化するための熱処理を行うようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材６３の粘度を低下させることで、アンダーフィル材６３の充填性を良好にしてボイドの形成をより確実に防止することができる。また、これにより工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【００７２】
なお、図９では、同一構成の半導体装置１が積層された半導体装置２を示したが、異なる構成のもの、例えば図１１に示すように貫通孔１１の形成位置が異なる半導体装置１を上下に積層し、三次元実装された半導体装置４としてもよい。このようにすれば、異なる種類の半導体装置１が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【００７３】
このような三次元実装された半導体装置２（４）の製造方法にあっては、半導体装置１をインターポーザ基板６０上に積層し、半導体装置１とインターポーザ基板６０との間、さらには半導体装置１、１間にアンダーフィル材６３を充填するので、アンダーフィル材６３を充填した際、例えばアンダーフィル材６３中に混入した空気等のガスが抜けずに残ってしまっても、これが貫通孔１１を通って排出されるため、最終的にボイドが残ってしまうことを防止することができる。したがって、三次元実装によって高密度化され、しかもボイドに起因する不都合が防止された信頼性の高い半導体装置２（４）を得ることができる。
【００７４】
また、このような三次元実装された半導体装置２（４）を構成する半導体装置１にあっては、前述したように三次元実装した際にボイドのない良好なものとなることから、ボイドに起因する不都合、例えばアンダーフィル材を硬化させた際の硬化収縮による局部的な応力によってクラックが発生したり、インターポーザー等の基板に反りが発生するといったことが防止され、さらに、ボイドの箇所に水分が蓄積されて絶縁抵抗低下やマイグレーションを引き起こすといったことも防止されたものとなる。
【００７５】
次に、前記の半導体装置２を備えた回路基板及び電子機器の例について説明する。
図１２は本発明の回路基板の一実施形態の概略構成を示す斜視図である。図１２に示すようにこの実施形態の回路基板１０００には、前記の半導体装置２（４）が搭載されている。回路基板１０００は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、さらにこれら配線パターンに電極パッド（図示せず）が接続されている。そして、この電気パッドに半導体装置２（４）における前記インターポーザ基板６０のハンダボール６２が電気的に接続されることにより、半導体装置２（４）は回路基板１０００上に実装されたものとなっている。ここで、回路基板１０００上への半導体装置２の実装は、回路基板１０００側の前記電極パッドに対し、インターポーザ基板６０のハンダボール６２をリフロー法またはフリップチップボンド法で接続することにより行っている。
このような構成の回路基板１０００にあっては、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【００７６】
図１３は本発明の電子機器の一実施形態としての、携帯電話の概略構成を示す斜視図である。図１０に示すようにこの携帯電話３００は、前記の半導体装置２（４）又は前記回路基板１０００を、その筐体内部に配設したものである。
このような構成の携帯電話３００（電子機器）にあっても、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【００７７】
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
【００７８】
また、本発明の技術範囲は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は本発明の半導体装置を示す図である。
【図２】図１のＡ−Ａ線矢視断面図である。
【図３】（ａ）〜（ｃ）は図１の半導体装置の製造工程説明図である。
【図４】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図５】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図６】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図７】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図８】（ａ）、（ｂ）は貫通孔の形成法を説明するための図である。
【図９】三次元実装された半導体装置を示す側断面図である。
【図１０】（ａ）、（ｂ）はアンダーフィル材の充填法説明図である。
【図１１】三次元実装された別の半導体装置を示す側断面図である。
【図１２】本発明の回路基板の一実施形態の概略構成図である。
【図１３】本発明の電子機器の一実施形態の概略構成図である。
【符号の説明】
１、２、４…半導体装置、１０…半導体基板（基板）、１０ａ…能動面、
１０ｂ…裏面、１１…貫通孔、３４…電極、
【発明の属する技術分野】
本発明は、半導体装置とその製造方法、回路基板、及び電子機器に関する。
【０００２】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ ｄａｔａ ａｓｓｉｓｔａｎｃｅ）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体チップなどの各種の電子部品の小型化が図られている。例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）といわれる超小型のパッケージングが提供されている。このＣＳＰ技術を用いて製造された半導体パッケージは、実装面積が半導体チップの面積と同程度となるため、高密度実装を実現している。
【０００３】
また、前記電子機器では、今後益々小型化及び多機能化が求められる傾向にあることから、半導体チップの実装密度をさらに高める必要がある。かかる背景の下で、近年、三次元実装技術が提案されている。この三次元実装技術は、同様の機能を有する半導体チップ同士、又は異なる機能を有する半導体チップ同士をインターポーザー等の基板上に積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。
【０００４】
このような三次元実装技術においては、通常、半導体チップを基板上に確実に固定するなどの目的から、基板と半導体チップとの間、および半導体チップ間にそれぞれアンダーフィル材を充填している。このアンダーフィル材の充填は、通常、常温下、あるいはアンダーフィル材の粘度を下げるため加熱下において、半導体チップ等の側面側からディスペンサーを用いて液状のアンダーフィル材を塗布し、毛細管現象を利用して半導体チップ間および半導体チップと基板との間にアンダーフィル材を充填させることで行っている。
【０００５】
ところが、このような三次元実装技術では、ディスペンサーでアンダーフィル材を塗布した際、アンダーフィル材中に空気等のガスも混入してしまい、これが半導体チップ間や半導体チップと基板との間に入り込んでボイドとなってしまうといった問題があった。すなわち、このようにして一旦形成されたボイドはこれを取り除くのが困難であり、そのまま残ってしまうことが多い。そして、このようにしてボイドが残ってしまうと、アンダーフィル材を硬化させた際の硬化収縮による応力が局部的に発生し、半導体チップにクラックが発生したり、インターポーザー等の基板に反りが発生し易くなってしまうからである。また、高温高湿バイアスによる信頼性評価ではボイドの箇所に水分が蓄積し、絶縁抵抗低下やマイグレーションを引き起こしてしまうこともある。
【０００６】
このようなボイドを回避する技術としては、従来、インターポーザー等の基板やパッケージにボイド抜きの孔を明ける技術（例えば、特許文献１、特許文献２参照）や、基板の貫通孔から樹脂を充填する技術（例えば、特許文献３参照）、減圧によりボイドを抜く技術（例えば、特許文献４、特許文献５参照）などが提案されている。
【０００７】
【特許文献１】
特開２００１−２１０６６２号公報
【特許文献２】
特開２００２−２３２２５２号公報
【特許文献３】
特開２００２−２７０６３８号公報
【特許文献４】
特開平１１−２３３５３６号公報
【特許文献５】
特開２００２−３５３２５７号公報
【０００８】
【発明が解決しようとする課題】
ところで、小型化に伴って益々狭ピッチ化が進むにつれ、半導体チップにおいては主にその周辺部に配置されるプラグ（電極）間のギャップが益々狭くなりつつある。しかしながら、アンダーフィル材はプラグ（電極）に対する濡れ性が高いことから、このようにプラグ（電極）間のギャップが狭くなると、アンダーフィル材が半導体チップの中央部にまで浸透するより速くプラグ（電極）が位置するチップ周辺部に回り込んでしまう。すると、半導体チップの中央部に空気等のガスが残ったまま抜けなくなってしまい、結果として半導体チップの中央部などにボイドが形成されてしまう。
【０００９】
このようなボイドの形成を回避するため、従来では時間あたりのアンダーフィル材の吐出量を減らして長時間かけて充填を行ったり、残ったボイドを真空脱気するなどの対策を採っていたが、やはりボイドが十分にない状態とするのは困難であった。
また、特に半導体チップを積層させる三次元実装においては、前述の、基板に孔を開ける技術や、基板の貫通孔から樹脂を充填する技術、減圧によりボイドを抜く技術だけでは、ボイドが形成されるのを確実に防止するのは困難であった。
【００１０】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に高密度実装を図るため半導体装置を積層する三次元実装技術において、ボイドが残ってしまうことを防止し、これによりボイドに起因する不都合を防止した、半導体装置とその製造方法、およびこの半導体装置を備えた回路基板、電子機器を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するため本発明の半導体装置は、表裏のうちの少なくとも一方の面に接続用の電極を備えた半導体装置において、前記一方の面から他方の面にかけて貫通する貫通孔を有したことを特徴としている。
この半導体装置によれば、これを基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間、あるいは半導体装置間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことが防止され、これによりボイドに起因する不都合が防止された信頼性の高いものとなる。
【００１２】
また、前記半導体装置においては、前記貫通孔の開口形状が円形または楕円形であるのが好ましい。
このようにすれば、例えば微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、配線等のないエリアに容易に貫通孔を形成することが可能になる。また、孔の総面積を大きくすることで空気等のガスを速く確実に抜くことができ、したがってボイドが形成されるのを確実に防止することができる。
【００１３】
なお、この半導体装置においては、前記電極が複数備えられており、前記貫通孔の内径が前記電極間の最小間隔より大きいことが好ましい。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させる際、基板との間、あるいは別の半導体装置との間に発生する負圧を開放することで、空気等のガスを速く確実に抜くことができる。
【００１４】
また、前記半導体装置においては、前記電極が半導体装置の少なくとの周辺部に配設されており、前記貫通孔が、前記周辺部に配設された電極より内側に形成されていることを特徴としている。
このようにすれば、この半導体装置を基板上あるいは別の半導体装置上に積層し、基板との間、あるいは別の半導体装置との間にアンダーフィル材を充填させた際、特に半導体装置の中央部に空気等のガスが残ってボイドが形成され易いものの、貫通孔が周辺部に配設された電極より内側に形成されているので、空気等のガスがより抜け易く、これによりボイドの形成が防止される。
【００１５】
また、本発明においては、前記の半導体装置が少なくとも一層基板上に積層され、その電極を介して前記基板に電気的に接続されてなり、これら半導体装置と基板との間にアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を基板上に積層すれば、基板との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１６】
また、本発明においては、基板上に前記の半導体装置が上下に複数積層されており、これら半導体装置間にもアンダーフィル材が充填されていてもよい。
このように、前記半導体装置を別の半導体装置上にも積層すれば、別の半導体装置との間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１７】
なお、この半導体装置においては、上下に積層された半導体装置が、少なくとも異なる２種類の半導体装置からなっていてもよい。
このようにすれば、異なる種類の半導体装置が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【００１８】
また、前記半導体装置においては、上下に積層された半導体装置における貫通孔の最小の内径が、上下に積層された半導体装置間の間隔のうちの最小の間隔より大きいのが好ましい。
このようにすれば、上下に積層された半導体装置の間にアンダーフィル材を充填させた際、前記貫通孔によってこれらの間に発生する負圧が開放されるので、ボイドの形成が防止される。
【００１９】
本発明の半導体装置の製造方法は、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記電極を介して電気的に接続するようにして基板上に積層し、半導体装置と基板との間にアンダーフィル材を充填することを特徴としている。
この半導体装置の製造方法によれば、半導体装置を基板上に積層し、これと基板との間にアンダーフィル材を充填するので、アンダーフィル材を充填した際、例えばアンダーフィル材中に混入した空気等のガスが抜けずに基板と半導体装置との間に残ってしまっても、これが前記貫通孔を通って排出されるため、最終的にボイドが残ってしまうことを防止することができ、これによりボイドに起因する不都合を防止した信頼性の高い半導体装置を得ることができる。
【００２０】
また、前記半導体装置の製造方法においては、表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記基板上にて上下に複数積層し、これら半導体装置間にもアンダーフィル材を充填するようにしてもよい。
このようにすれば、上下に積層された半導体装置間にもボイドが残ってしまうことを防止することができ、したがって三次元実装により高密度でしかも信頼性の高い半導体装置を形成することができる。
【００２１】
また、前記半導体装置の製造方法においては、最上層の半導体装置の貫通孔より、アンダーフィル材を供給して各層間にアンダーフィル材を充填するのが好ましい。
このようにすれば、アンダーフィル材の充填の迅速化を図ることができ、したがって生産効率を向上することができる。
【００２２】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した後、減圧処理するのが好ましい。
このようにすれば、ボイドが形成されるのをより確実に防止することができる。
【００２３】
また、前記半導体装置の製造方法においては、アンダーフィル材を充填した直後に、アンダーフィル材を硬化するための熱処理を行うのが好ましい。
このようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材の粘度を低下させることで、アンダーフィル材の充填性を良好にしてボイドの形成を防止することができる。また、工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【００２４】
また、本発明の回路基板は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴としている。
この回路基板によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【００２５】
また、本発明の電子機器は、前記半導体装置、あるいは前記製造方法で得られた半導体装置を備えたことを特徴とする。
この電子機器によれば、ボイドの形成が防止された半導体装置を備えているので、ボイドに起因する不都合が防止された信頼性の高いものとなる。
【００２６】
【発明の実施の形態】
以下、本発明を詳しく説明する。
図１（ａ）、（ｂ）は本発明の半導体装置の一実施形態を示す図であり、図１（ａ）、（ｂ）中符号１は三次元実装を容易にした半導体装置（半導体チップ）である。この半導体装置１は、図１（ａ）に示すようにシリコンからなる半導体基板１０に、貫通孔１１と、多数の電極３４とを形成して構成されたものである。貫通孔１１は、図１（ａ）の要部を拡大した図１（ｂ）に示すように、半導体基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通して形成されたもので、本実施形態ではその開口形状が円形に形成されている。ここで、半導体基板１０の能動面１０ａ側には、トランジスタやメモリ素子、その他の電子素子からなる集積回路（図示せず）が形成されており、さらにこのこの能動面１０ａ側の表面には、集積回路を覆って絶縁膜（図示せず）が形成されている。なお、貫通孔１１や電極３４は、前記電子素子やこれらを電気的に接続する配線を避けて、これらが形成されていない位置に形成されている。
【００２７】
また、電極３４は、図１（ａ）に示したように本実施形態では半導体基板１０の外周部に配列して設けられたもので、図２に示すように貫通孔Ｈ４内に絶縁膜２２を介して設けられたものである。ここで、貫通孔Ｈ４は、半導体基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通して形成されたものである。能動面１０ａ側の表面には前述したように絶縁膜１２が形成されており、さらにその上には硼酸珪酸ガラス（ＢＰＳＧ）等からなる層間絶縁膜１４が形成されている。
【００２８】
この層間絶縁膜１４の表面の所定箇所には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、ＴｉＮ等からなる第４層（キャップ層）１６ｄがこの順に積層されて形成されたものである。なお、この電極パッド１６の構成材料については、電極パッド１６に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更が可能である。例えば、集積化用の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、また電気抵抗の低い銅のみを用いて電極パッド１６を形成してもよい。
【００２９】
これら電極パッド１６を覆うようにして、前記層間絶縁膜１４の表面にはパッシベーション膜１８が形成されている。パッシベーション膜１８は、酸化珪素や窒化珪素、ポリイミド樹脂等から形成されたもので、例えば１μｍ程度の厚さに形成されたものである。
また、電極パッド１６の中央部にはパッシベーション膜１８の開口部Ｈ１が形成され、さらに電極パッド１６の開口部Ｈ２も形成されている。なお、開口部Ｈ２の内径は開口部Ｈ１の内径よりも小さくなっており、例えば６０μｍ程度に形成されている。
【００３０】
一方、パッシベーション膜１８の表面ならびに開口部Ｈ１および開口部Ｈ２の内面には、ＳｉＯ２等からなる絶縁膜２０が形成されている。このような構成により、電極パッド１６の中央部には、絶縁膜２０、層間絶縁膜１４、絶縁膜１２および半導体基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の内径は、開口部Ｈ２の内径より小さく、例えば３０μｍ程度に形成されている。なお、孔部Ｈ３は、本実施形態では平面視円形状であるものの、これに限定されることなく、例えば平面視矩形状であってもよい。
【００３１】
孔部Ｈ３の内壁面および絶縁膜２０の表面には、ＳｉＯ２等からなる絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素や水分等による浸食等を防止するためのもので、本実施形態では例えば１μｍ程度の厚さに形成されている。また、絶縁膜２２は、特に孔部Ｈ３の内壁面を覆っている側において、その一端側が半導体基板１０の裏面１０ｂより突出した状態となっている。
【００３２】
一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０および絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されており、露出した電極パッド１６の第３層１６ｃの表面および絶縁膜２２の表面（内面）には、下地膜２４が形成されている。下地膜２４は、絶縁膜２２等の表面（内面）に形成されたバリヤ層（バリヤメタル）と、バリヤ層の表面（内面）に形成されたシード層（シード電極）とによって構成されたものである。バリヤ層は、後述する電極３４形成用の導電材料が半導体基板１０に拡散するのを防止するためのもので、ＴｉＷ（チタンタングステン）やＴｉＮ（窒化チタン）等によって形成されたものである。一方、シード層は、後述する電極３４をメッキ処理によって形成する際の電極になるもので、ＣｕやＡｕ、Ａｇ等によって形成されたものである。
【００３３】
このような下地膜２４の内側には、ＣｕやＷ等の電気抵抗が低い導電材料からなる電極３４が、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３からなる貫通孔Ｈ４内に埋め込まれた状態で形成されている。なお、電極３４を形成する導電材料としては、ポリシリコンにＢ（ホウ素）やＰ（リン）等の不純物をドープした材料を用いることもでき、その場合には半導体基板１０への金属の拡散を防止する必要がなくなるので、前述したバリア層を不要にすることができる。
【００３４】
また、この電極３４と前記電極パッド１６とは、図２中のＰ部において電気的に接続したものとなっており、さらに、この電極３４における孔部Ｈ３内に形成された部分が、プラグ部３６となっている。このプラグ部３６の下端部、すなわち半導体基板１０の裏面１０ｂ側の端部は、半導体基板１０の裏面１０ｂより突出した状態となっており、またこの下端部における端面は外部に露出した状態となっている。なお、前述したように貫通孔Ｈ４内において、プラグ部３６（電極３４）の周囲には絶縁膜２２が配設されており、この絶縁膜２２の一端側も半導体基板１０の裏面１０ｂより突出した状態となっているが、プラグ部３６は、この突出した絶縁膜２２よりもさらに外側に突出した状態に形成されたものとなっている。
【００３５】
一方、半導体基板１０の能動面１０ａ側において、開口部Ｈ１の周辺部における絶縁膜２２上には、電極３４のポスト部３５が形成されている。このポスト部３５は、前記の裏面１０ｂ側に突出した絶縁膜２２の外径より大きい外径に形成されたもので、本実施形態では平面視円形状、あるいは正方形状等に形成されたものである。また、このポスト部３５上には、ろう材層４０が形成されている。このろう材層４０は、軟ろう材であるハンダ等からなるもので、具体的にはスズ・銀や鉛フリーハンダ、さらには金属ペーストや溶融ペーストなどからなるものである。
【００３６】
ここで、前記プラグ部３６の、絶縁膜２２より突出している長さは、電極３４の長さの２〜２０％とされ、具体的には１０〜２０μｍ程度とされる。このような長さで突出していることにより、積層した上下の半導体装置１間に十分な隙間が形成され、これによりアンダーフィル材等の充填が容易になる。なお、このプラグ部３６の突出長さを調整することにより、積層される半導体装置１間の間隔を適宜に調整することができる。
【００３７】
次に、このような半導体装置１の製造方法を説明する。なお、以下では、多数個取りの大型半導体基板（以下、単に基板１０と記す）に対して、多数の半導体装置を同時に形成する処理を行う場合について説明するが、小型基板に対して個々に半導体装置を製造するようにしてもよいのはもちろんである。また、この大型半導体基板には、予めその能動面１０ａに集積回路を形成してある。
【００３８】
まず、図３（ａ）に示すように、基板１０の表面に、絶縁膜１２および層間絶縁膜１４を形成する。次に、層間絶縁膜１４の表面に電極パッド１６を形成する。電極パッド１６の形成については、まず層間絶縁膜１４上の全面に、電極パッド１６の第１層１６ａから第４層１６ｄの膜をスパッタリング等によって順次形成する。次に、レジスト膜を形成しさらにこれをフォトリソグラフィー技術でパターニングしてレジストパターンを形成する。その後、レジストパターンをマスクとしてエッチングを行い、電極パッドを所定形状（例えば、矩形形状）に形成する。
【００３９】
次に、電極パッド１６の表面にパッシベーション膜１８を形成し、さらにこのパッシベーション膜１８に対して開口部Ｈ１と前記貫通孔１１に対応する開口部（図示せず）を形成する。具体的には、まずパッシベーション膜１８の全面にレジスト膜を形成する。レジストとしては、フォトレジストや電子線レジスト、Ｘ線レジスト等のいずれであってもよく、またポジ型、ネガ型のいずれであってもよい。レジストの塗布についても、スピンコート法、ディッピング法、スプレーコート法等を適宜選択して行うことができる。そして、開口部Ｈ１のパターンと貫通孔１１の開口パターンとが形成されたマスクを用いてレジスト膜を露光処理し、さらに現像処理を行うことにより、開口部Ｈ１の形状と貫通孔１１の開口パターンとを有したレジストパターンを形成する。なお、レジストをパターニングした後、これをポストベークしてレジストパターンを形成している。
【００４０】
次いで、このレジストパターンをマスクとしてパッシベーション膜１８をエッチングする。ここで、本実施形態では、パッシベーション膜１８とともに電極パッド１６の第４層１６ｂもエッチングする。また、貫通孔１１の形成箇所においては、絶縁膜２２も同時にエッチングする。エッチングにはウエットエッチングを採用することもできるが、反応性イオンエッチング（ＲＩＥ）等のドライエッチングを採用するのがより好ましい。パッシベーション膜１８に開口部Ｈ１および貫通孔１１の開口パターンを形成した後、パッシベーション膜１８上のレジストを剥離液で剥離する。以上により、図３（ａ）に示したようにパッシベーション膜１８に開口部Ｈ１と貫通孔１１の開口パターン（図示せず）とを形成し、電極パッド１６を露出させる。
【００４１】
次に、図３（ｂ）に示すように電極パッド１６に対して開口部Ｈ２を形成する。具体的には、まず露出した電極パッド１６およびパッシベーション膜１８の全面にレジスト膜を形成し、続いてこれを開口部Ｈ２の形状を有したレジストパターンに形成する。次いで、このレジストパターンをマスクとして電極パッド１６をドライエッチングする。なお、ドライエッチングとしてはＲＩＥが好適に採用される。その後、レジストを剥離することにより、図３（ｂ）に示したように電極パッド１６に開口部Ｈ２を形成する。
【００４２】
次に、図３（ｃ）に示すように、基板１０上の全面に絶縁膜２０を形成する。この絶縁膜２０は、ドライエッチングによって基板１０に孔部Ｈ３を形成する際に、マスクとして機能するものである。なお、絶縁膜２０の膜厚は、基板１０に形成する孔部Ｈ３の深さによっても異なるものの、例えば２μｍ程度に設定する。本実施形態では、絶縁膜２０としてＳｉＯ２を用いるが、Ｓｉとの選択比がとれればフォトレジストを用いてもよい。また、絶縁膜２０の形成には、例えばＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法や熱ＣＶＤ法等を採用することができる。
【００４３】
次に、絶縁膜２０に孔部Ｈ３の形状と前記貫通孔１１の開口パターンとをパターニングする。具体的には、まず絶縁膜２０の全面にレジスト膜を形成し、これに孔部Ｈ３の形状と前記貫通孔１１の開口パターンとをパターニングする。次に、このレジストパターンをマスクにして絶縁膜２０、層間絶縁膜１４および絶縁膜１２をドライエッチングする。その後、レジストを剥離し除去することにより、絶縁膜２０等に孔部Ｈ３の形状と前記貫通孔１１の開口パターンとを付与して基板１０を露出させる。
【００４４】
次に、高速ドライエッチングによって基板１０に孔部Ｈ３および貫通孔１１（図３中には示さず）を穿孔する。ただし、ここでは貫通孔１１は基板１０を貫通せず、単なる穴となる。なお、ドライエッチングとしては、ＲＩＥやＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いることができる。その際、前述したように絶縁膜２０（ＳｉＯ２）をマスクとして用いるが、絶縁膜２０の代わりにレジストパターンをマスクとして用いてもよい。なお、孔部Ｈ３および貫通孔１１の深さは、最終的には形成する半導体装置の厚さに応じて適宜に設定される。すなわち、半導体装置１を最終的な厚さまでエッチングした後に、孔部Ｈ３の内部に形成した電極の先端部が基板１０の裏面に露出し得るように、孔部Ｈ３および貫通孔１１の深さを設定する。以上により、図３（ｃ）に示したように、基板１０に孔部Ｈ３および貫通孔１１を形成することができる。
【００４５】
次に、図４（ａ）に示すように、孔部Ｈ３の内面および絶縁膜２０の表面に絶縁膜２２を形成する。この絶縁膜２２としては、例えばＴＥＯＳ（テトラエトキシシラン）からなるＳｉＯ２膜とされ、基板１０の能動面１０ａ側の表面における膜厚が１μｍ程度となるように形成される。なお、先に形成した貫通孔１１については、絶縁膜２０を形成する必要がないので、例えばここにレジスト等を埋め込んでおき、この貫通孔１１内に絶縁材料が埋め込まれるのを防止しておく。
【００４６】
次に、絶縁膜２２および絶縁膜２０に異方性エッチングを施し、電極パッド１６の一部を露出させる。なお、本実施形態では、開口部Ｈ２の周辺部に電極１６の表面の一部を露出させている。具体的には、まず絶縁膜２２の全面にレジスト膜を形成し、露出させる部分をパターニングする。次に、このレジストパターンをマスクにして、絶縁膜２２および絶縁膜２０を異方性エッチングする。この異方性エッチングには、ＲＩＥ等のドライエッチングが好適に用いられる。以上により、図４（ａ）に示した状態となる。
【００４７】
次に、図４（ｂ）に示すように、露出させた電極パッド１６の表面および絶縁膜２２の表面に、下地膜２４を形成する。下地膜２４として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層の形成法としては、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電界メッキ法等が採用される。
【００４８】
次に、図５（ａ）に示すように電極３４を形成する。具体的には、まず基板１０の能動面１０ａ側の全面にレジスト３２を設ける。レジスト３２としては、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に形成されるＡｌ電極をエッチングする際のレジストや、絶縁性を有する樹脂レジストを用いることもできるが、その場合、後述の工程で使用するメッキ液やエッチング液に対し、耐性を有することが前提となる。
【００４９】
レジスト３２の形成には、液体レジストを用いる場合、スピンコート法やディッピング法、スプレーコート法などが採用される。形成するレジスト３２の膜厚については、形成すべき電極３４のポスト部３５の高さに前記のろう材層４０の厚さを加えたものと同程度とする。
【００５０】
次に、形成すべき電極３４のポスト部３５の平面形状をレジストにパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト３２をパターニングする。ここで、ポスト部３５の平面形状を円形とする場合にはレジスト３２に円形状の開口部をパターニングし、また、矩形とする場合にはレジスト３２に矩形状の開口部をパターニングする。
【００５１】
なお、以上では電極３４のポスト部３５を取り囲むようにしてレジスト３２を形成する方法について説明したが、必ずしもこのようにレジスト３２を形成する必要はなく、電極３４の形状に応じて適宜に形成することができる。また、フォトリソグラフィー技術を用いてレジスト３２を形成するようにしたが、この方法でレジスト３２を形成すると、レジストを全面に塗布する際に一部が孔部Ｈ３内に入り込み、現像処理を行ってもこれが孔部Ｈ３内に残渣として残ってしまうおそれがある。そこで、前記したようにドライフィルムを用い、あるいはスクリーン印刷法を用いることにより、パターニングされた状態でレジスト３２を形成するようにしてもよい。また、インクジェット法等の液滴吐出法を用いてレジストの液滴をその形成位置にのみ選択的に吐出し、パターニングされた状態のレジスト３２を形成するようにしてもよい。これにより、孔部Ｈ３内部にレジストが入り込むことなく、レジスト３２を形成することができる。
【００５２】
次に、このレジスト３２をマスクとして電極３４を形成する。これにより、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３からなる凹部Ｈ０の内部に電極材料（導電材料）が埋め込まれ、プラグ部３６が形成される。また、レジスト３２に形成されたパターンにも電極材料が埋め込まれ、ポスト部３５が形成される。電極材料（導電材料）の埋め込み（充填）には、メッキ処理法やＣＶＤ法等を用いることができるが、特にメッキ処理法が好適に採用される。メッキ処理法としては、例えば電気化学プレーティング（ＥＣＰ）法が好適に用いられる。なお、このメッキ処理法における電極として、下地膜２４を構成するシード層を用いることができる。また、メッキ装置としては、カップ形状の容器からメッキ液を噴出させてメッキする、カップ式メッキ装置を用いることができる。
【００５３】
次に、電極３４の上面にろう材層４０を形成する。このろう材層４０の形成にはハンダメッキ法やスクリーン印刷法などを用いることができる。なお、ハンダメッキの電極としても、下地膜２４を構成するシード層を用いることができる。また、メッキ装置としてカップ式メッキ装置を用いることができる。以上により、図５（ａ）に示した状態となる。
【００５４】
次に、図５（ｂ）に示すように、剥離液等を用いてレジスト３２を剥離しこれを除去する。このとき、先の貫通孔１１内に埋め込んだレジストについても、これを同時に除去するようにしてもよい。なお、剥離液には例えばオゾン水が用いられる。続いて、基板１０の能動面１０ａ側に露出している下地膜２４を除去する。具体的には、まず基板１０の能動面１０ａ側全面にレジスト膜を形成し、続いてこれを電極３４のポスト部３５の形状にパターニングする。次いで、このレジストパターンをマスクとして下地膜２４をドライエッチングする。なお、ろう材層４０としてハンダ以外のろう材を用いた場合、このろう材の材質によってはこれをマスクとして用いることができ、製造工程を簡略化することができる。以上により、図５（ｂ）に示した状態となる。
【００５５】
次に、図６（ａ）に示すように、基板１０を上下反転させ、その状態で下側となる基板１０の能動面１０ａ側に補強部材５０を貼着する。補強部材５０としては、樹脂フィルム等の軟質材料を用いることもできるが、ガラス等の硬質材料を用いるのが、特に機械的な補強を行ううえで好ましい。このような硬質の補強部材５０を基板１０の能動面１０ａ側に貼着することにより、基板１０の反りを矯正することができ、また、基板１０の裏面１０ｂを加工する際、あるいはハンドリングの際、基板１０にクラック等が発生するのを防止することができる。補強部材５０の貼着については、例えば接着剤５２を用いて行うことができる。接着剤５２としては、熱硬化性のものや光硬化性のものが好適に用いられる。このような接着剤５２を用いることにより、基板１０の能動面１０ａの凹凸を吸収しつつ、基板１０に補強部材５０を強固に固着することが可能となる。また、特に接着剤５２として紫外線硬化性のものを用いた場合には、補強部材５０としてガラス等の透光性材料を採用するのが好ましい。このようにすれば、補強部材５０の外側から光を照射することにより、接着剤５２を容易に硬化させることができる。
【００５６】
次に、図６（ｂ）に示すように、基板１０の裏面１０ｂの全面をエッチングし、絶縁膜２２に覆われた状態の電極３４のプラグ部３６側を裏面１０ｂより突出させる。すると、このようにして基板１０の裏面１０ｂ側がエッチング除去されることにより、前記の穴状に形成した貫通孔１１の底部もエッチング除去され、これにより図１（ｂ）に示したように基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通した貫通孔１１が形成される。なお、このようにして形成する貫通孔１１の内径については、前記電極３４、３４間の最小間隔より大きくなるように形成するのが好ましい。
【００５７】
このときのエッチングについては、ウエットエッチングおよびドライエッチングのいずれを用いることもできる。ドライエッチングを採用した場合、例えば誘導結合プラズマ（ＩＣＰ）などを利用することができる。なお、エッチングに先だち、絶縁膜２２あるいは電極３４が露出する直前まで基板１０の裏面１０ｂを研削（粗研磨）し、その後、前記のエッチングを行うようにするのが好ましい。このようにすれば、処理時間を短縮して生産性を向上することができる。また、基板１０のエッチング処理と同じ工程で、絶縁膜２２および下地膜２４をエッチング除去してもよい。このように絶縁膜２２および下地膜２４をエッチング除去する場合、エッチングとしては、例えばフッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合液をエッチャントとするウエットエッチングを採用することができる。
【００５８】
次に、図７（ａ）に示すように、電極３４のプラグ部３６の端面を覆う絶縁膜２２、下地膜２４を選択的に除去する。この除去処理については、ドライエッチングやウエットエッチングを用いることもできるが、特にＣＭＰ法（化学的機械的研磨法）を用い、基板１０の裏面１０ｂ側を研磨することで行うのが好ましい。このような研磨によって絶縁膜２２、下地膜２４を順次除去し、電極３４のプラグ部３６の端面を露出させることができる。
【００５９】
次に、図７（ｂ）に示すように、電極３４のプラグ部３６の側面を覆う下地膜２４、絶縁膜２２をエッチングで除去する。ただし、本実施形態では、プラグ部３６の側面を覆うこれら膜については、基板１０の裏面１０ｂの外側にある部分を全て除去するのでなく、裏面１０ｂより突出した電極３４の一部を覆った状態となるようにその一部を残した状態で除去する。
【００６０】
このようなエッチングとしては、ドライエッチングやウエットエッチングを用いることができる。ドライエッチングを採用する場合、例えばガス種としてＣＦ４やＯ２を用いた反応性イオンエッチング（ＲＩＥ）が好適に用いられる。また、ウエットエッチングを採用する場合、電極３４の材料であるＣｕやＷを侵さずに絶縁膜２２、下地膜２４のみを選択的に除去する必要があるが、このような選択的除去を可能にするエッチャントとしては、希フッ酸、あるいは希フッ酸と希硝酸との混合液を挙げることができる。
【００６１】
その後、溶剤等によって基板１０の能動面１０ａ側の接着剤５２を溶解し、基板１０から補強部材５０を取り外す。また、接着剤５２の種類によっては、これに紫外線等を照射することにより、その接着性（または粘着性）を消失させて補強部材５０を取り外すようにしてもよい。次いで、基板１０の裏面１０ｂにダイシングテープ（図示せず）を貼着し、その状態で基板１０をダイシングすることにより、半導体装置１をそれぞれ個片に分離する。なお、ＣＯ２レーザやＹＡＧレーザを照射することにより、基板１０を切断するようにしてもよい。以上により、図１、図２に示した半導体装置１が得られる。
【００６２】
なお、この製造方法においては、貫通孔１１の形成を、貫通孔Ｈ４の形成工程に兼ねて行い、工程の簡略化を図ったが、貫通孔Ｈ４の形成とは別に行うようにしてもよい。例えば、微細加工用ドリルなどによる機械加工や、レーザー加工、エッチングなどにより、図８（ａ）に示すように基板１０の能動面１０ａ側に穴１１ａを形成する。この穴１１ａの深さについては、前述したように孔部Ｈ３の深さと同等する。
【００６３】
次いで、前述したようなＣＭＰ法（化学的機械的研磨法）等の研磨やエッチングにより基板１０の裏面側を除去することで、前記穴部１１の底部を除去し、図８（ｂ）に示すように基板１０の能動面１０ａ側から裏面１０ｂ側にかけて貫通する貫通孔１１を形成する。
【００６４】
また、前記の実施形態においては、貫通孔１１を一つ形成した例を示したが、本発明はこれに限定されることなく、複数形成するようにしてもよい。このように複数形成することで、空気等のガスの抜けをより容易にし、ボイドの形成をより確実に防止することができる。また、この貫通孔１１の開口形状についても、円形に限定されることなく、楕円形や多角形など任意の形状に形成することができる。すなわち、この貫通孔１１の開口形状を任意の形状とすることで、基板１０の、集積回路や配線パターンのない箇所における平面形状に対応した形状にすることができ、これにより集積回路や配線パターンに干渉しない貫通孔１１を形成することができる。
なお、半導体装置１の中央部に集積回路等が形成されており、ここに貫通孔１１を形成できない場合には、この中央部を避けて周辺部に貫通孔１１を形成してもよいが、その場合にも、周辺部に配列された電極３４より内側に形成するのが、空気等のガスをより抜けやすくするうえで好ましい。
【００６５】
次に、以上のようにして得られた半導体装置１が積層された半導体装置について説明する。
図９は、同一構成の半導体装置１が積層されて三次元実装された半導体装置２を示す図である。この半導体装置２は、インターポーザ基板６０上に複数（図９では四層）の前記半導体装置１が積層されて構成されたものである。
【００６６】
インターポーザ基板６０の上面には配線６１が形成されており、またその下面には配線６１に電気的に接続されたハンダボール６２が設けられている。このインターポーザ基板６０の上面には、前記配線６１を介して半導体装置１が積層されている。すなわち、この半導体装置１は、その能動面１０ａ側に突出した電極３４のポスト部３５が、これの上に設けられたろう材層４０を介して前記配線６１に接合させられており、これによって半導体装置１はインターポーザ基板６０上に積層されたものとなっている。また、この半導体装置１上に順次積層される半導体装置１も、それぞれのポスト部３５が下層の半導体装置１におけるプラグ部３６上にろう材層４０を介して接合させられている。
【００６７】
そして、インターポーザ基板６０と半導体装置１との間、および各半導体装置１間に絶縁性のアンダーフィル材６３が充填されており、これによって各半導体装置１は、インターポーザ基板６０上に安定して保持固定されると同時に、電極間の接合以外の箇所では絶縁がなされたものとなっている。
ここで、アンダーフィル材６３の充填法としては、例えば図１０（ａ）に示すように、ディスペンサーＤにより、半導体装置１の一辺側から全量を供給充填するといった方法を採ることができる。なお、このアンダーフィル材６３の充填については、インターポーザ基板６０側から半導体装置１を順次積層した後、一番下の半導体装置１側から順に充填するものとする。
【００６８】
このようにしてアンダーフィル材６３を充填すると、アンダーフィル材６３は電極３４に対する濡れ性が高いことから、特に電極３４間のギャップが狭い場合、アンダーフィル材６３が半導体装置１の中央部にまで浸透するより速く電極３４が位置するチップ周辺部に回り込んでしまう。しかしながら、本例では半導体装置１の中央部に貫通孔１１を形成しているため、アンダーフィル材６３とともに注入された空気等のガスがこの貫通孔１１より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【００６９】
また、アンダーフィル材６３の充填法としては、ディスペンサーＤによって半導体装置１の複数の辺側から、すなわち、例えば図１０（ｂ）に示すように四辺から順に供給充填するようにしてもよい。この方法は、特にインターポーザ基板６０として多数個取りの大型基板を用いた場合、ディスペンサＤを機械的に縦横に走行させ、アンダーフィル材６３を供給充填するのに有効となる。このようにしてアンダーフィル材６３を充填した場合にも、アンダーフィル材６３とともに注入された空気等のガスが貫通孔１１より容易に抜けるため、空気等のガスがそのまま残ってしまうことによりボイドが形成されてしまうのを防止することができる。
【００７０】
また、これらの充填法では、一番下の半導体装置１側から順に充填するようにしたが、逆に一番上の半導体装置１側から充填することもできる。その場合、ディスペンサーＤによって図９中の一番上の半導体装置１の貫通孔１１にアンダーフィル材６３を供給することで行う。
このようにしてアンダーフィル材６３を供給すると、このアンダーフィル材６３が貫通孔１１を通ってその下の半導体装置１、１間に至り、一部が側方に広がってこの半導体装置１、１間の隙間を充填する。その際、アンダーフィル材６３とともに注入された空気等のガスが半導体装置１の周辺側から容易に抜けるため、空気等のガスがそのまま残ってしまってボイドが形成されてしまうのを、防止することができる。
また、供給されたアンダーフィル材６３の残部はさらに下層の半導体装置１の貫通孔１１を通ってその下の半導体装置１、１間に至り、以下、同様にしてインターポーザ基板６０側にまで充填されることにより、ボイドを形成することなく各層間をアンダーフィル材６３で充填した半導体装置２を得ることができる。
【００７１】
なお、これらの充填法でアンダーフィル材６３を充填した後、減圧処理を行えば、空気等のガスをより迅速に排出することができ、したがってボイドの形成をより確実に防止することができる。
また、アンダーフィル材６３を充填した直後に、このアンダーフィル材６３を硬化するための熱処理を行うようにすれば、空気等のガスが十分に抜ける前に加熱することになり、したがってこの加熱によってアンダーフィル材６３の粘度を低下させることで、アンダーフィル材６３の充填性を良好にしてボイドの形成をより確実に防止することができる。また、これにより工程を簡素化して生産効率の向上、低コスト化を図ることもできる。
【００７２】
なお、図９では、同一構成の半導体装置１が積層された半導体装置２を示したが、異なる構成のもの、例えば図１１に示すように貫通孔１１の形成位置が異なる半導体装置１を上下に積層し、三次元実装された半導体装置４としてもよい。このようにすれば、異なる種類の半導体装置１が積層されてなるので、多機能を有したものとなるなど、設計自由度の高いものとなる。
【００７３】
このような三次元実装された半導体装置２（４）の製造方法にあっては、半導体装置１をインターポーザ基板６０上に積層し、半導体装置１とインターポーザ基板６０との間、さらには半導体装置１、１間にアンダーフィル材６３を充填するので、アンダーフィル材６３を充填した際、例えばアンダーフィル材６３中に混入した空気等のガスが抜けずに残ってしまっても、これが貫通孔１１を通って排出されるため、最終的にボイドが残ってしまうことを防止することができる。したがって、三次元実装によって高密度化され、しかもボイドに起因する不都合が防止された信頼性の高い半導体装置２（４）を得ることができる。
【００７４】
また、このような三次元実装された半導体装置２（４）を構成する半導体装置１にあっては、前述したように三次元実装した際にボイドのない良好なものとなることから、ボイドに起因する不都合、例えばアンダーフィル材を硬化させた際の硬化収縮による局部的な応力によってクラックが発生したり、インターポーザー等の基板に反りが発生するといったことが防止され、さらに、ボイドの箇所に水分が蓄積されて絶縁抵抗低下やマイグレーションを引き起こすといったことも防止されたものとなる。
【００７５】
次に、前記の半導体装置２を備えた回路基板及び電子機器の例について説明する。
図１２は本発明の回路基板の一実施形態の概略構成を示す斜視図である。図１２に示すようにこの実施形態の回路基板１０００には、前記の半導体装置２（４）が搭載されている。回路基板１０００は、例えばガラスエポキシ基板等の有機系基板からなるもので、例えば銅等からなる配線パターン（図示せず）が所望の回路となるように形成され、さらにこれら配線パターンに電極パッド（図示せず）が接続されている。そして、この電気パッドに半導体装置２（４）における前記インターポーザ基板６０のハンダボール６２が電気的に接続されることにより、半導体装置２（４）は回路基板１０００上に実装されたものとなっている。ここで、回路基板１０００上への半導体装置２の実装は、回路基板１０００側の前記電極パッドに対し、インターポーザ基板６０のハンダボール６２をリフロー法またはフリップチップボンド法で接続することにより行っている。
このような構成の回路基板１０００にあっては、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【００７６】
図１３は本発明の電子機器の一実施形態としての、携帯電話の概略構成を示す斜視図である。図１０に示すようにこの携帯電話３００は、前記の半導体装置２（４）又は前記回路基板１０００を、その筐体内部に配設したものである。
このような構成の携帯電話３００（電子機器）にあっても、実装密度が高い半導体装置２を備えていることから、小型化、軽量化が図られたものとなり、またボイドに起因する不都合が防止された信頼性も高いものとなる。
【００７７】
なお、電子機器としては、前記の携帯電話に限られることなく、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
【００７８】
また、本発明の技術範囲は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図１】（ａ）、（ｂ）は本発明の半導体装置を示す図である。
【図２】図１のＡ−Ａ線矢視断面図である。
【図３】（ａ）〜（ｃ）は図１の半導体装置の製造工程説明図である。
【図４】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図５】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図６】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図７】（ａ）、（ｂ）は図１の半導体装置の製造工程説明図である。
【図８】（ａ）、（ｂ）は貫通孔の形成法を説明するための図である。
【図９】三次元実装された半導体装置を示す側断面図である。
【図１０】（ａ）、（ｂ）はアンダーフィル材の充填法説明図である。
【図１１】三次元実装された別の半導体装置を示す側断面図である。
【図１２】本発明の回路基板の一実施形態の概略構成図である。
【図１３】本発明の電子機器の一実施形態の概略構成図である。
【符号の説明】
１、２、４…半導体装置、１０…半導体基板（基板）、１０ａ…能動面、
１０ｂ…裏面、１１…貫通孔、３４…電極、
Claims (15)
- 表裏のうちの少なくとも一方の面に接続用の電極を備えた半導体装置において、
前記一方の面から他方の面にかけて貫通する貫通孔を有したことを特徴とする半導体装置。 - 前記貫通孔の開口形状が円形または楕円形であることを特徴とする請求項１記載の半導体装置。
- 前記電極が複数備えられており、前記貫通孔の内径が前記電極間の最小間隔より大きいことを特徴とする請求項２記載の半導体装置。
- 前記電極が半導体装置の少なくとの周辺部に配設されており、前記貫通孔が、前記周辺部に配設された電極より内側に形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 請求項１〜４のいずれかに記載の半導体装置が少なくとも一層基板上に積層され、その電極を介して前記基板に電気的に接続されてなり、これら半導体装置と基板との間にアンダーフィル材が充填されていることを特徴とする半導体装置。
- 前記基板上に請求項１〜４のいずれかに記載の半導体装置が上下に複数積層されており、これら半導体装置間にもアンダーフィル材が充填されていることを特徴とする請求項５記載の半導体装置。
- 上下に積層された半導体装置が、少なくとも異なる２種類の半導体装置からなることを特徴とする請求項６記載の半導体装置。
- 上下に積層された半導体装置における貫通孔の最小の内径が、上下に積層された半導体装置間の間隔のうちの最小の間隔より大きいことを特徴とする請求項６又は７記載の半導体装置。
- 表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記電極を介して電気的に接続するようにして基板上に積層し、半導体装置と基板との間にアンダーフィル材を充填することを特徴とする半導体装置の製造方法。
- 表裏のうちの少なくとも一方の面に接続用の電極を備え、前記一方の面から他方の面にかけて貫通する貫通孔を有した半導体装置を、前記基板上にて上下に複数積層し、これら半導体装置間にもアンダーフィル材を充填することを特徴とする請求項９記載の半導体装置の製造方法。
- 最上層の半導体装置の貫通孔より、アンダーフィル材を供給して各層間にアンダーフィル材を充填することを特徴とする請求項９又は１０記載の半導体装置の製造方法。
- アンダーフィル材を充填した後、減圧処理することを特徴とする請求項９〜１１のいずれかに記載の半導体装置の製造方法。
- アンダーフィル材を充填した直後に、アンダーフィル材を硬化するための熱処理を行うことを特徴とする請求項９〜１２のいずれかに記載の半導体装置の製造方法。
- 請求項１〜８のいずれかに記載の半導体装置、あるいは請求項９〜１３のいずれかに記載の製造方法によって得られた半導体装置を備えたことを特徴とする回路基板。
- 請求項１〜８のいずれかに記載の半導体装置、あるいは請求項９〜１３のいずれかに記載の製造方法によって得られた半導体装置を備えたとを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076110A JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003076110A JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288721A true JP2004288721A (ja) | 2004-10-14 |
| JP4019985B2 JP4019985B2 (ja) | 2007-12-12 |
Family
ID=33291245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003076110A Expired - Lifetime JP4019985B2 (ja) | 2003-03-19 | 2003-03-19 | 半導体装置の製造方法、回路基板、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4019985B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042904A (ja) * | 2005-08-04 | 2007-02-15 | Sony Corp | 積層型半導体装置の製造方法および積層型半導体装置 |
| JP2008270601A (ja) * | 2007-04-23 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| JP2012190087A (ja) * | 2011-03-09 | 2012-10-04 | Alps Electric Co Ltd | 入力装置及び入力装置の製造方法 |
| WO2015053356A1 (ja) * | 2013-10-09 | 2015-04-16 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
-
2003
- 2003-03-19 JP JP2003076110A patent/JP4019985B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042904A (ja) * | 2005-08-04 | 2007-02-15 | Sony Corp | 積層型半導体装置の製造方法および積層型半導体装置 |
| JP2008270601A (ja) * | 2007-04-23 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
| JP2012190087A (ja) * | 2011-03-09 | 2012-10-04 | Alps Electric Co Ltd | 入力装置及び入力装置の製造方法 |
| WO2015053356A1 (ja) * | 2013-10-09 | 2015-04-16 | 学校法人早稲田大学 | 電極接続方法及び電極接続構造 |
| US9601448B2 (en) | 2013-10-09 | 2017-03-21 | Waseda University | Electrode connection structure and electrode connection method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4019985B2 (ja) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7214615B2 (en) | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus | |
| KR100554779B1 (ko) | 반도체 장치, 회로 기판 및 전자 기기 | |
| JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
| JP3972846B2 (ja) | 半導体装置の製造方法 | |
| US7223634B2 (en) | Semiconductor device, method for manufacturing the same, circuit board, and electronic apparatus | |
| JP3821125B2 (ja) | 半導体装置の製造方法、半導体装置、回路基板、電子機器 | |
| JP2006179752A (ja) | 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器 | |
| JP4967340B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
| US20050230805A1 (en) | Semiconductor device, method for producing the same, circuit board, and electronic apparatus | |
| JP4155154B2 (ja) | 半導体装置、回路基板、及び電子機器 | |
| JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
| JP4165256B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2006041148A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP3951944B2 (ja) | 半導体装置の製造方法 | |
| US7375007B2 (en) | Method of manufacturing a semiconductor device | |
| JP4063277B2 (ja) | 半導体装置の製造方法 | |
| JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
| JP4019985B2 (ja) | 半導体装置の製造方法、回路基板、及び電子機器 | |
| JP4509486B2 (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
| JP2004253527A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005210048A (ja) | 半導体装置の製造方法、半導体装置、回路基板、並びに電子機器 | |
| JP4175241B2 (ja) | 半導体装置の製造方法 | |
| JP2005150437A (ja) | 中間チップモジュール、半導体装置、回路基板、及び電子機器 | |
| JP2005174990A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4019985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |