JP2007042904A - 積層型半導体装置の製造方法および積層型半導体装置 - Google Patents

積層型半導体装置の製造方法および積層型半導体装置 Download PDF

Info

Publication number
JP2007042904A
JP2007042904A JP2005226179A JP2005226179A JP2007042904A JP 2007042904 A JP2007042904 A JP 2007042904A JP 2005226179 A JP2005226179 A JP 2005226179A JP 2005226179 A JP2005226179 A JP 2005226179A JP 2007042904 A JP2007042904 A JP 2007042904A
Authority
JP
Japan
Prior art keywords
circuit boards
circuit board
semiconductor chip
liquid resin
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005226179A
Other languages
English (en)
Other versions
JP4742731B2 (ja
Inventor
Satoru Wakiyama
悟 脇山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005226179A priority Critical patent/JP4742731B2/ja
Publication of JP2007042904A publication Critical patent/JP2007042904A/ja
Application granted granted Critical
Publication of JP4742731B2 publication Critical patent/JP4742731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】液状樹脂により各半導体チップ間の間隙および半導体チップと基板との間隙を確実に充填するとともに充填工程を短くすることができる積層型半導体装置の製造方法および積層型半導体装置を提供する。
【解決手段】複数の半導体チップ11に、貫通孔13をそれぞれ形成する。次に、回路基板21上に、上記半導体チップ11をフリップチップ接続により順次積層搭載することで、貫通孔13によって、各半導体チップ11間の間隙および半導体チップ11と回路基板21との間隙を連通させる。次いで、最上部の半導体チップ11の貫通孔13から、半導体チップ11間の間隙に液状樹脂31を供給し、貫通孔13によって最下部の半導体チップ11と回路基板21との間隙まで液状樹脂31を行き渡らせることで、各半導体チップ11間の間隙および半導体チップ11と回路基板21との間隙を液状樹脂31で充填する積層型半導体装置の製造方法および積層型半導体装置である。
【選択図】図2

Description

本発明は、積層型半導体装置の製造方法および積層型半導体装置に関し、特に、回路基板上に複数の半導体チップがフリップチップ接続により積層搭載された積層型半導体装置の製造方法およびこれにより得られる積層型半導体装置に関するものである。
電気製品の小型化、低消費電力化といった要求に応えるため、半導体チップの高集積化技術とともに、これらの半導体チップを高密度に配置する実装技術も展開されてきている。このような実装技術のうち、多層配線が形成された回路基板(インターポーザ)上に、半導体チップがフリップチップ接続によりフェイスダウン実装された半導体装置は、半導体装置の小型化だけではなく、高速化の点からも有利である。
そして、さらなる実装密度を図るために、回路基板上にフェイスダウン実装された半導体チップ上に、樹脂層を介してもう1つの半導体チップを搭載し、上部の半導体チップと回路基板とをワイヤーボンディングにより接続した積層型半導体装置が報告されている(例えば、下記特許文献1参照)。
また、図3に示すように、フリップチップ接続により、半導体チップ11a、11bを回路基板21上に順次積層搭載した積層型半導体装置も検討されている。このような積層型半導体装置は、各半導体チップ11が半導体素子を備えた回路基板となっており、特許文献1に記載された積層型半導体装置と比較して、上部の半導体チップ11aと回路基板21とをワイヤーボンディングにより接続しないため、小型化が可能であり、より多くの半導体チップ11を積層可能である、という利点がある。
この積層型半導体装置は、回路基板21と半導体チップ11aとの間隙および半導体チップ11aと半導体チップ11bとの間隙に樹脂(液状樹脂31)が充填されることで、各半導体チップ11に設けられたバンプ12による応力が緩和され、バンプ12の接続信頼性が確保されている。
上記積層型半導体装置を製造する場合には、回路基板21上に配置される半導体チップ11aを回路基板21よりも一回り小さく形成し、さらに、半導体チップ11a上に配置される半導体チップ11bを半導体チップ11aよりも一回り小さく形成する。
そして、回路基板21と半導体チップ11aとの間隙付近の回路基板21上の周縁の一部に液状樹脂31を充填器41から滴下すると、毛細管現象により回路基板21と半導体チップ11aとの間隙に液状樹脂31が供給され、回路基板21と半導体チップ11aとの間隙が液状樹脂31で充填される。同様に、半導体チップ11aと半導体チップ11bとの間隙付近の半導体チップ11a上の周縁の一部に液状樹脂31を滴下することで、半導体チップ11aと半導体チップ11bとの間隙が液状樹脂31で充填される。
特開2005−26564号公報
しかし、上述したような積層型半導体装置の製造方法では、回路基板21と半導体チップ11aとの間隙および半導体チップ11aと半導体チップ11bとの間隙に、それぞれ液状樹脂31を充填する工程を行うため時間を要し、多くの半導体チップ11を積層する程、さらなる時間を要するという問題がある。また、液状樹脂31を充填する際に下層側となる半導体チップ11aまたは回路基板21の周縁に液状樹脂31を滴下するため、半導体チップ11aおよび回路基板21の周縁に液状樹脂31を滴下するスペースが必要となり、積層型半導体装置のさらなる小型化を妨げる、という問題があった。
また、図4(a)に示すように、積層される各半導体チップ11の形状と大きさが同一である場合には、各半導体チップ11間の間隙に液状樹脂31を充填するために、液状樹脂31を滴下するスペースがない。このため、各半導体チップ11間の間隙に充填器41を横から挿入して液状樹脂31を供給する必要がある等、液状樹脂31の供給が困難であり、液状樹脂31の未充填領域が生じてしまう、という問題も生じている。液状樹脂31の未充填領域が発生すると、バンプ12に発生する応力が緩和されず、接続信頼性が悪くなる。また、この積層型半導体装置をマザーボードへ実装する際のリフロープロセスでバンプ12が再溶融するため、未充填領域にハンダが流れ込みショートする危険性がある。このような問題は、図4(b)に示すように、積層型半導体装置の一部(領域B)において、半導体チップ11がその直下部に配置される半導体チップ11よりも大きい場合でも同様に生じている。
かかる問題点を改善するために、本発明は、液状樹脂により各半導体チップ間の間隙および半導体チップと基板との間隙を確実に充填するとともに液状樹脂の充填工程を短くすることができる積層型半導体装置の製造方法および積層型半導体装置を提供することを目的とする。
上述したような課題を解決するために、本発明における積層型半導体装置の製造方法は、一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置の製造方法であって、次のような工程を順次行うことを特徴としている。まず、第1工程では、回路基板のうち、少なくとも両端側の回路基板に挟持される回路基板に貫通孔を形成する。次に、第2工程では、各回路基板をフリップチップ接続により積層搭載することで、貫通孔によって各回路基板間の間隙を連通させる。次いで、第3工程では、一端の回路基板側から回路基板間の間隙に液状樹脂を供給し、貫通孔によって他端の回路基板側まで回路基板間の間隙に液状樹脂を行き渡らせることで、各回路基板間の間隙を液状樹脂で充填する。
このような積層型半導体装置の製造方法によれば、回路基板のうち、少なくとも両端側の回路基板に挟持される回路基板に貫通孔を形成した後、各回路基板をフリップチップ接続により積層搭載することから、貫通孔を介して各回路基板間の間隙が連通した状態となる。この状態で、一端の回路基板側から回路基板間の間隙に液状樹脂を供給することで、毛細管現象が生じ、貫通孔によって他端の回路基板側まで回路基板間の間隙に液状樹脂を行き渡らせることが可能となる。これにより、回路基板の大きさや形状に関わらず、一回の供給で液状樹脂を各回路基板間の間隙に確実に充填することが可能となる。
また、本発明の積層型半導体装置は、一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置であって、少なくとも両端側の回路基板に挟持される回路基板には、貫通孔が設けられており、各回路基板間の間隙には樹脂が充填されていることを特徴としている。
このような積層型半導体装置は、上述した製造方法によって製造されるものであり、液状樹脂を各回路基板の間隙に確実に充填することができるため、接続信頼性に優れている。
以上説明したように、本発明の積層型半導体装置の製造方法および積層型半導体装置によれば、回路基板の大きさや形状に関わらず、一回の供給で液状樹脂を各回路基板間の間隙に確実に充填することができるため、液状樹脂の充填工程を短くすることができ、生産性に優れている。また、液状樹脂を各回路基板間の間隙に確実に充填することができるため、接続信頼性に優れた積層型半導体装置を得ることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、回路基板上に4つの半導体チップをフリップチップ接続により積層してなる積層型半導体装置の製造方法および積層型半導体装置の例について説明する。なお、本実施形態では、積層型半導体装置の構成を製造工程順に説明する。
図1(a)に示すように、半導体チップ11には、一主面側に複数のバンプ12が配列形成されている。ここでは、バンプ12は2次元的に均等に配列されていることとする。ここで、後工程で、回路基板(図示省略)上に順次積層搭載される4つの半導体チップ11は、半導体素子が搭載された回路基板であって、例えば矩形状であり、同じ大きさであることとする。なお、本実施形態では、4つの半導体チップを積層搭載させた積層型半導体装置を例にとり説明するが、本発明はこれに限定されず、回路基板21と半導体チップ11からなる回路基板とを合わせて3層以上積層搭載した積層型半導体装置であれば、適用可能である。
ここで、本発明の特徴的な構成として、半導体チップ11の例えばバンプ12の形成領域よりも外側の周縁部に、後工程で液状樹脂を通過させる貫通孔13を形成する。この貫通孔13の孔径は0.6mm以上2mm以下であることとする。ここでは、矩形状の半導体チップ11の4つの角部のうち一箇所に貫通孔13を形成する。この貫通孔13は、例えば複数の半導体チップ11が設けられたダイシング前のウェハー上に、貫通孔13部分が開口されたレジストパターンを形成した後、ドライエッチングにより形成されることとする。ただし、貫通孔13の形成方法は、ドライエッチングに限定されるものではなく、ウェットエッチングでもよく、メカドリルを用いて形成してもよい。
この際、各半導体チップ11の貫通孔13を、この半導体チップ11の直上部または直下部に配置される半導体チップ11の貫通孔13に対して、最も離れた位置に形成することが好ましい。ここでは、回路基板上に搭載される最下部の半導体チップ11aと下から3番目に配置される半導体チップ11cには、各半導体チップ11を積層搭載した状態で、平面視的に同一の角部に、貫通孔13a、13cをそれぞれ形成する。一方、図1(b)に示すように、下から2番目に配置される半導体チップ11bと最上部に配置される半導体チップ11dには、各半導体チップ11を積層搭載した状態で、貫通孔13a、13cが配置された半導体チップ11a、11c(前記図1(a)参照)の角部と平面視的に対角となる角部に貫通孔13b、13dを形成する。
上述したように、各半導体チップ11に貫通孔13をそれぞれ形成した後、図2(a)に示すように、多層配線が設けられた回路基板(インターポーザ)21上に、半導体チップ11a〜11dを順次積層搭載する。ここで、図2は、図1のA−A’断面図である。
この場合には、上記回路基板21は、例えば各半導体チップ11よりも一回り大きい矩形状であり、半導体チップ11が搭載される面の反対側には、外部電極となる複数のバンプ22が設けられていることとする。なお、ここでは、回路基板21が半導体チップ11よりも一回り大きく形成された例について説明するが、回路基板21は半導体チップ11と形状と大きさが同一であってもよい。
まず、各半導体チップ11のバンプ12形成面側の周縁に、例えば熱可塑性樹脂からなる封止材14を、この熱可塑性樹脂のガラス転移温度(Tg)以上に加熱した状態で塗布する。ここで、この熱可塑性樹脂に、後工程で半導体チップ11間の間隙に供給される液状樹脂を注入する際の温度や硬化する温度よりも高いTgを有するものを用いることで、液状樹脂の供給〜硬化プロセスの間で再溶融しないため、好ましい。また、回路基板21上に配置される半導体チップ11aの周縁には、封止材14を一部形成せずに、後工程で、各半導体チップ11間の間隙に液状樹脂を充填する際の出口となる開口部14aとする。この開口部14aは、各半導体チップ11を積層搭載した状態で、半導体チップ11aに設けられた貫通孔13aに対して、平面視的に対角となる位置に設けられることが好ましい。また、半導体チップ11aと回路基板21の間には、熱可塑性樹脂からなる封止材14を塗布しなくてもよい。
なお、ここでは、封止材14として熱可塑性樹脂を用い、塗布することとしたが、各半導体チップ11間の間隙または半導体チップ11aと回路基板21との間隙程度の厚みを有するフィルム状の熱可塑性樹脂を、回路基板21上に各半導体チップ11を積層搭載する際に、回路基板21と半導体チップ11との間の周縁および各半導体チップ11間の周縁に挟み込む状態で配置してもよい。また、ここでは、封止材14に熱可塑性樹脂を用いた例について説明したが、封止材14としては、紫外線硬化性樹脂等の光硬化性樹脂を用いてもよく、熱硬化性樹脂を用いてもよい。
次いで、回路基板21上に、周縁に封止材14が塗布された上記半導体チップ11aを搭載する。この際、半導体チップ11aに設けられたバンプ12による回路基板21へのフリップチップ接続と、封止材14による周縁部の接合とは同一工程で行われる。同様に、半導体チップ11b〜11dを半導体チップ11a上に順次積層する。
具体的には、回路基板21と最上部の半導体チップ11dとで挟持される半導体チップ11a〜11cには、各半導体チップ11を膜厚方向に貫通する状態の配線15とこの配線15から最配線されたメッキ層16とが設けられており、下部側の半導体チップ11のメッキ層16上に上部側の半導体チップ11のバンプ12が電気的に接続される。また、上述したように、各半導体チップ11の周縁にTg以上で加熱した状態の熱可塑性樹脂からなる封止材14を塗布した状態で、回路基板21上に半導体チップ11a〜11dを積層搭載した後、常温に放置することで、封止材14は硬化状態となり、回路基板21と各半導体チップ11とが、その周縁で封止材14により密着し隙間がなくなる。
これにより、各半導体チップ11間の間隙および半導体チップ11aと回路基板21との間隙は、半導体チップ11a〜11dに設けられた貫通孔13a〜13dにより連通された状態となる。ここで、各半導体チップ11間の間隙および回路基板21と半導体チップ11との間隙は、これらの間隙に毛細管現象により液状樹脂31を充填できる程度の間隔であることが好ましい。
特に、ここでは、回路基板21と半導体チップ11との間および各半導体チップ11の間の周縁が封止材14により封止されていることから、最上部の半導体チップ11dの貫通孔13dから、回路基板21と半導体チップ11aの間の周縁を覆う封止材14に設けられた開口部14aまでが一連の通路として連通される。この通路の一端となる貫通孔13dから他端となる開口部14aまでの各貫通孔13は上層側から順に対角になるように配置されている。
続いて、図2(b)に示すように、最上部の半導体チップ11dの貫通孔13dに充填器41のニードルを挿入し、液状樹脂(アンダーフィル樹脂)31を注入する。ここで用いる液状樹脂31は、例えば1分子中に2個以上のエポキシ基を有する多価エポキシ樹脂と、1分子中に2個以上の活性水素を有する硬化剤からなる樹脂中に酸化シリコン(SiO2)からなるフィラーが含有されたものであり、その粘度は1Pa・s〜20Pa・sであることとする。
貫通孔13dから半導体チップ11dと半導体チップ11cの間隙に供給された液状樹脂31は、半導体チップ11dと半導体チップ11cの間に立設されるバンプ12に生じた毛細管現象により、広がっていく。この際、バンプ12が2次元的に均等に配列されている場合には、貫通孔13cに向かって液状樹脂31は等方的に広がる。ここで、上述したように、半導体チップ11dの貫通孔13dに対して半導体チップ11cの貫通孔13cは、平面視的に対角に設けられているため、貫通孔13cに液状樹脂31が到達するまでに、半導体チップ11dと半導体チップ11cとの間隙は、液状樹脂31により確実に充填される。そして、毛細管現象または重力により貫通孔13cを通過した液状樹脂31は、半導体チップ11cと半導体チップ11bとの間隙に流入する。
続いて、図2(c)に示すように半導体チップ11cと半導体チップ11bとの間隙を液状樹脂31により充填した後、貫通孔13bを通過した液状樹脂31により半導体チップ11bと半導体チップ11aとの間隙が充填され、貫通孔13aを通過した液状樹脂31により半導体チップ11aと回路基板21との間隙が順に充填される。そして、半導体チップ11aと回路基板21との間の周縁に設けられた封止材14の開口部14aに液状樹脂31が到達した時点で、貫通孔13dからの液状樹脂31の注入を止める。
その後、熱処理により液状樹脂31を硬化させることで、回路基板21上に半導体チップ11a〜11dがフリップチップ接続により積層搭載された積層型半導体装置を完成させる。
このような積層型半導体装置の製造方法およびこれによって得られる積層型半導体装置によれば、最上部の半導体チップ11dに設けられた貫通孔13dにより、液状樹脂31を1回供給することで、各半導体チップ11間の間隙および半導体チップ11aと回路基板21との間隙が確実に充填される。したがって、液状樹脂31の充填工程を短くすることができ、生産性に優れている。
さらに、最上部の半導体チップ11dの貫通孔13dから液状樹脂31を注入するため、各半導体チップ11の周縁に液状樹脂31を滴下するスペースを設けなくてもよい。したがって、各半導体チップ11の形状と大きさを同一にすることができ、積層型半導体装置のさらなる小型化が可能である。
なお、上述した実施形態では、一例として各半導体チップ11の角部に1つの貫通孔13をそれぞれ形成することとしたが、貫通孔13を形成する位置および貫通孔13の個数については、1回の液状樹脂31の供給により、各半導体チップ11間の間隙および半導体チップ11aと回路基板21との間隙が確実に充填されれば、特に限定されるものではない。ただし、貫通孔13の形成位置については、素子特性等への影響を考えると各半導体チップ11の周縁に設けられていた方が、実用性が高いため好ましく、特に貫通孔13が1つの場合には、上記実施形態のように、各半導体チップ11の角部に各半導体チップ11の直上部または直下部に配置される半導体チップとは対角になるように配置されることが、液状樹脂31の充填効率がよいため、好ましい。
また、各半導体チップ11に貫通孔13を複数形成してもよい。この場合には、各半導体チップ11の各貫通孔13が、この半導体チップ11の直上部または直下部に配置される半導体チップ11の各貫通孔13に対して、重ならないように、なるべく離れた位置に配置された方が、各半導体チップ11間の間隙および半導体チップ11aと回路基板21との間隙を効率よく充填することができ、好ましい。
また、回路基板21と半導体チップ11aとの間隙に液状樹脂31を供給する場合には、積層型半導体装置を上下反転させた状態で、液状樹脂31を供給してもよい。ただし、この場合には、半導体チップ11aを回路基板21よりも一回り大きく形成する等、液状樹脂31を滴下するスペースが必要がある。さらに、回路基板21に貫通孔を形成し、この貫通孔から液状樹脂31を供給してもよい。
また、上記実施形態では、各半導体チップ11間および半導体チップ11aと回路基板21との間の周縁を封止材14で接合した例について説明したが、封止材14は特に形成しなくてもよい。この場合には、各半導体チップ11に設けられる貫通孔13の位置および個数を制御して、各半導体チップ11の周縁から液状樹脂31が流出しないようにする。
本発明の実施の形態における積層型半導体装置を構成する半導体チップの平面図(a)、(b)である。 本発明の積層型半導体装置の製造方法に係る実施の形態を説明するための製造工程断面図である。 従来の積層型半導体装置の製造方法を説明するための断面図である。 従来の積層型半導体装置の製造方法に係る課題を説明するための断面図である。
符号の説明
11(11a,11b,11c,11d)…半導体チップ、12…バンプ、13(13a,13b,13c,13d)…貫通孔、14…封止材、21…回路基板、22…バンプ、31…液状樹脂

Claims (7)

  1. 一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置の製造方法であって、
    前記回路基板のうち、少なくとも両端側の前記回路基板に挟持される前記回路基板に貫通孔を形成する第1工程と、
    前記各回路基板をフリップチップ接続により積層搭載することで、前記貫通孔によって前記各回路基板間の間隙を連通させる第2工程と、
    一端の前記回路基板側から前記回路基板間の間隙に液状樹脂を供給し、前記貫通孔によって他端の前記回路基板側まで前記回路基板間の間隙に前記液状樹脂を行き渡らせることで、前記各回路基板間の間隙を前記液状樹脂で充填する第3工程とを有する
    ことを特徴とする積層型半導体装置の製造方法。
  2. 前記第1工程では、両端側の前記回路基板のうち少なくとも一方と、両端側の前記回路基板に挟持される前記回路基板とに前記貫通孔を形成するとともに、
    前記第3工程では、両端側の前記回路基板に設けられた前記貫通孔から前記液状樹脂を供給する
    ことを特徴とする請求項1記載の積層型半導体装置の製造方法。
  3. 前記第1工程と前記第2工程との間に、
    前記各回路基板の一主面側の周縁に封止材を塗布する工程を行い、
    前記第2工程では、前記各回路基板をフリップチップ接続により積層搭載するとともに、前記封止材により前記各回路基板を接合することで、前記貫通孔によって前記各回路基板間の間隙を一連の通路として連通させるとともに、
    前記第3工程では、前記通路の一端から当該通路内に供給した液状樹脂を、前記貫通孔を介して当該通路の他端まで行き渡らせることで、前記回路基板間の間隙を液状樹脂で充填する
    ことを特徴とする請求項1記載の積層型半導体装置の製造方法。
  4. 前記第1工程では、前記第2工程で前記回路基板を積層搭載した状態において、前記各回路基板の前記貫通孔が、当該回路基板に直上部または直下部に配置される前記回路基板の前記貫通孔に対し、前記各回路基板が重なる領域で最も離れた位置に配置されるように、前記各回路基板に前記貫通孔を1つずつ形成する
    ことを特徴とする請求項1記載の積層型半導体装置の製造方法。
  5. 前記第3工程では、毛細管現象により、前記各回路基板間の間隙を液状樹脂で充填する
    ことを特徴とする請求項1記載の積層型半導体装置の製造方法。
  6. 一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置であって、
    少なくとも両端側の前記回路基板に挟持される前記回路基板には、貫通孔が設けられており、
    前記各回路基板間の間隙には樹脂が充填されている
    ことを特徴とする積層型半導体装置。
  7. 前記各回路基板は形状と大きさが同一である
    ことを特徴とする請求項6記載の積層型半導体装置。
JP2005226179A 2005-08-04 2005-08-04 積層型半導体装置の製造方法 Expired - Fee Related JP4742731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005226179A JP4742731B2 (ja) 2005-08-04 2005-08-04 積層型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005226179A JP4742731B2 (ja) 2005-08-04 2005-08-04 積層型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007042904A true JP2007042904A (ja) 2007-02-15
JP4742731B2 JP4742731B2 (ja) 2011-08-10

Family

ID=37800601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005226179A Expired - Fee Related JP4742731B2 (ja) 2005-08-04 2005-08-04 積層型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4742731B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2258757A1 (en) 2009-06-01 2010-12-08 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
WO2013129472A1 (ja) * 2012-03-01 2013-09-06 東京エレクトロン株式会社 基板の接合方法及び半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2004288721A (ja) * 2003-03-19 2004-10-14 Seiko Epson Corp 半導体装置とその製造方法、回路基板、及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法
JP2004288721A (ja) * 2003-03-19 2004-10-14 Seiko Epson Corp 半導体装置とその製造方法、回路基板、及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2258757A1 (en) 2009-06-01 2010-12-08 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
US8828806B2 (en) 2009-06-01 2014-09-09 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
WO2013129472A1 (ja) * 2012-03-01 2013-09-06 東京エレクトロン株式会社 基板の接合方法及び半導体装置

Also Published As

Publication number Publication date
JP4742731B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
TWI427753B (zh) 封裝結構以及封裝製程
TWI567899B (zh) 半導體元件封裝
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US20120049354A1 (en) Semiconductor device and method of forming the same
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US20060223232A1 (en) Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP2008166373A (ja) 半導体装置およびその製造方法
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
TWI599008B (zh) 半導體封裝
JP2012212786A (ja) 半導体装置の製造方法
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP2013021058A (ja) 半導体装置の製造方法
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
JP4742731B2 (ja) 積層型半導体装置の製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
US20140099755A1 (en) Fabrication method of stacked package structure
JP2014192171A (ja) 半導体装置及びその製造方法
JP2007294560A (ja) 半導体装置およびその製造方法
TWI393224B (zh) 覆晶封裝及其製造方法
TWI777467B (zh) 半導體裝置及其製造方法
TW202125767A (zh) 半導體裝置及半導體裝置之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees