JP2007042904A - 積層型半導体装置の製造方法および積層型半導体装置 - Google Patents
積層型半導体装置の製造方法および積層型半導体装置 Download PDFInfo
- Publication number
- JP2007042904A JP2007042904A JP2005226179A JP2005226179A JP2007042904A JP 2007042904 A JP2007042904 A JP 2007042904A JP 2005226179 A JP2005226179 A JP 2005226179A JP 2005226179 A JP2005226179 A JP 2005226179A JP 2007042904 A JP2007042904 A JP 2007042904A
- Authority
- JP
- Japan
- Prior art keywords
- circuit boards
- circuit board
- semiconductor chip
- liquid resin
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】複数の半導体チップ11に、貫通孔13をそれぞれ形成する。次に、回路基板21上に、上記半導体チップ11をフリップチップ接続により順次積層搭載することで、貫通孔13によって、各半導体チップ11間の間隙および半導体チップ11と回路基板21との間隙を連通させる。次いで、最上部の半導体チップ11の貫通孔13から、半導体チップ11間の間隙に液状樹脂31を供給し、貫通孔13によって最下部の半導体チップ11と回路基板21との間隙まで液状樹脂31を行き渡らせることで、各半導体チップ11間の間隙および半導体チップ11と回路基板21との間隙を液状樹脂31で充填する積層型半導体装置の製造方法および積層型半導体装置である。
【選択図】図2
Description
Claims (7)
- 一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置の製造方法であって、
前記回路基板のうち、少なくとも両端側の前記回路基板に挟持される前記回路基板に貫通孔を形成する第1工程と、
前記各回路基板をフリップチップ接続により積層搭載することで、前記貫通孔によって前記各回路基板間の間隙を連通させる第2工程と、
一端の前記回路基板側から前記回路基板間の間隙に液状樹脂を供給し、前記貫通孔によって他端の前記回路基板側まで前記回路基板間の間隙に前記液状樹脂を行き渡らせることで、前記各回路基板間の間隙を前記液状樹脂で充填する第3工程とを有する
ことを特徴とする積層型半導体装置の製造方法。 - 前記第1工程では、両端側の前記回路基板のうち少なくとも一方と、両端側の前記回路基板に挟持される前記回路基板とに前記貫通孔を形成するとともに、
前記第3工程では、両端側の前記回路基板に設けられた前記貫通孔から前記液状樹脂を供給する
ことを特徴とする請求項1記載の積層型半導体装置の製造方法。 - 前記第1工程と前記第2工程との間に、
前記各回路基板の一主面側の周縁に封止材を塗布する工程を行い、
前記第2工程では、前記各回路基板をフリップチップ接続により積層搭載するとともに、前記封止材により前記各回路基板を接合することで、前記貫通孔によって前記各回路基板間の間隙を一連の通路として連通させるとともに、
前記第3工程では、前記通路の一端から当該通路内に供給した液状樹脂を、前記貫通孔を介して当該通路の他端まで行き渡らせることで、前記回路基板間の間隙を液状樹脂で充填する
ことを特徴とする請求項1記載の積層型半導体装置の製造方法。 - 前記第1工程では、前記第2工程で前記回路基板を積層搭載した状態において、前記各回路基板の前記貫通孔が、当該回路基板に直上部または直下部に配置される前記回路基板の前記貫通孔に対し、前記各回路基板が重なる領域で最も離れた位置に配置されるように、前記各回路基板に前記貫通孔を1つずつ形成する
ことを特徴とする請求項1記載の積層型半導体装置の製造方法。 - 前記第3工程では、毛細管現象により、前記各回路基板間の間隙を液状樹脂で充填する
ことを特徴とする請求項1記載の積層型半導体装置の製造方法。 - 一主面側にバンプが設けられた3層以上の回路基板をフリップチップ接続により積層搭載してなる積層型半導体装置であって、
少なくとも両端側の前記回路基板に挟持される前記回路基板には、貫通孔が設けられており、
前記各回路基板間の間隙には樹脂が充填されている
ことを特徴とする積層型半導体装置。 - 前記各回路基板は形状と大きさが同一である
ことを特徴とする請求項6記載の積層型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226179A JP4742731B2 (ja) | 2005-08-04 | 2005-08-04 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005226179A JP4742731B2 (ja) | 2005-08-04 | 2005-08-04 | 積層型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007042904A true JP2007042904A (ja) | 2007-02-15 |
JP4742731B2 JP4742731B2 (ja) | 2011-08-10 |
Family
ID=37800601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005226179A Expired - Fee Related JP4742731B2 (ja) | 2005-08-04 | 2005-08-04 | 積層型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742731B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2258757A1 (en) | 2009-06-01 | 2010-12-08 | Shin-Etsu Chemical Co., Ltd. | Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same |
WO2013129472A1 (ja) * | 2012-03-01 | 2013-09-06 | 東京エレクトロン株式会社 | 基板の接合方法及び半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
JP2004288721A (ja) * | 2003-03-19 | 2004-10-14 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、及び電子機器 |
-
2005
- 2005-08-04 JP JP2005226179A patent/JP4742731B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
JP2004288721A (ja) * | 2003-03-19 | 2004-10-14 | Seiko Epson Corp | 半導体装置とその製造方法、回路基板、及び電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2258757A1 (en) | 2009-06-01 | 2010-12-08 | Shin-Etsu Chemical Co., Ltd. | Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same |
US8828806B2 (en) | 2009-06-01 | 2014-09-09 | Shin-Etsu Chemical Co., Ltd. | Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same |
WO2013129472A1 (ja) * | 2012-03-01 | 2013-09-06 | 東京エレクトロン株式会社 | 基板の接合方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4742731B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8575763B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI427753B (zh) | 封裝結構以及封裝製程 | |
TWI567899B (zh) | 半導體元件封裝 | |
US20140295620A1 (en) | Method of manufacturing semiconductor device having plural semiconductor chips stacked one another | |
US20120049354A1 (en) | Semiconductor device and method of forming the same | |
TWI724744B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US20060223232A1 (en) | Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
US8710642B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus | |
JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
JP2014063974A (ja) | チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法 | |
TWI599008B (zh) | 半導體封裝 | |
JP2012212786A (ja) | 半導体装置の製造方法 | |
US20120146242A1 (en) | Semiconductor device and method of fabricating the same | |
JP2013021058A (ja) | 半導体装置の製造方法 | |
JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
JP4742731B2 (ja) | 積層型半導体装置の製造方法 | |
JP6486855B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20140099755A1 (en) | Fabrication method of stacked package structure | |
JP2014192171A (ja) | 半導体装置及びその製造方法 | |
JP2007294560A (ja) | 半導体装置およびその製造方法 | |
TWI393224B (zh) | 覆晶封裝及其製造方法 | |
TWI777467B (zh) | 半導體裝置及其製造方法 | |
TW202125767A (zh) | 半導體裝置及半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |