TWI393224B - 覆晶封裝及其製造方法 - Google Patents

覆晶封裝及其製造方法 Download PDF

Info

Publication number
TWI393224B
TWI393224B TW098110066A TW98110066A TWI393224B TW I393224 B TWI393224 B TW I393224B TW 098110066 A TW098110066 A TW 098110066A TW 98110066 A TW98110066 A TW 98110066A TW I393224 B TWI393224 B TW I393224B
Authority
TW
Taiwan
Prior art keywords
pads
chip package
flip chip
wafer
insulating layer
Prior art date
Application number
TW098110066A
Other languages
English (en)
Other versions
TW201036116A (en
Inventor
Yu Tang Pan
Shih Wen Chou
Original Assignee
Chipmos Technologies Inc
Chipmos Technologies Bermuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc, Chipmos Technologies Bermuda filed Critical Chipmos Technologies Inc
Priority to TW098110066A priority Critical patent/TWI393224B/zh
Publication of TW201036116A publication Critical patent/TW201036116A/zh
Application granted granted Critical
Publication of TWI393224B publication Critical patent/TWI393224B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

覆晶封裝及其製造方法
本發明係關於一種覆晶封裝之製造方法及其結構，特別係關於一種基板芯材上具開槽之覆晶封裝之製造方法及其結構。
習知半導體晶片與基板之覆晶接合技術，其係將晶片具有凸塊之主動面朝下並加熱壓接在一基板上，由於晶片與基板兩者之間熱膨脹係數不相匹配。為了防止在晶片與基板之間的凸塊承受熱應力，導致凸塊熱疲勞(thermal fatigue)與電性連接失敗，常見地在晶片與基板之間的間隙填充一種具有電絕性及熱固性之底部填充材(underfilling material)。
該底部填充材係為可毛細流動之液態膠體，用以保護晶片之線路及凸塊。並可黏接晶片與基板，提供適當之機械接著強度，以防止應力之局部集中。
習知之底部填充材之塗施技術，係在晶片與基板覆晶接合後才以點膠(dispensing)方式注入間隙內，可沿著晶片週邊在基板上塗施「L」或「U」形塗膠圖案之底部填充材。藉由毛細作用，塗施之底部填充材會流動並漸漸擴及晶片及基板之間。但此種方式較為費時，要等到底部填充材慢慢充滿整個間隙，因此影響製程之單位時間產出效率。且又容易形成內包之空氣氣泡，該氣泡受熱會膨脹而造成局部焊接點或接著界面之應力破壞。
綜上所述，提昇覆晶封裝之底部填充材之塗佈效率仍有限制瓶頸，若能省去底部填充材之塗佈則更為有助於增進覆晶封裝之製造，故此實為目前覆晶封裝技術所亟待克服之重要課題。
本發明之一範例係提供一種覆晶封裝之製造方法及其結構，藉由封裝基板上、晶片覆蓋處預先形成一凹槽，藉由該凹槽能省去底部填充材之塗佈製程，並且能兼顧晶片及封裝基板間空隙之填滿品質。
綜上所述，本發明揭露之覆晶封裝包含一基板、一晶片以及複數個凸塊。該基板包含一絕緣層、一線路層、複數個導通柱及複數個第二接墊。該絕緣層具有一開槽及複數個通孔。該線路層設於該絕緣層之表面，且該線路層具有延伸於該開槽上之複數個第一接墊及和該複數個第一接墊相連接之複數個連接線路。該些導通柱設於該複數個通孔內，並和該複數個連接線路相連接。該些第二接墊設於相對於該線路層之該絕緣層的另一表面，並和該複數個導通柱相連接。該晶片藉由該複數個凸塊電性連接該複數個第一接墊。
根據本發明一實施例，前述之絕緣層係可撓性基板。
本發明揭露覆晶封裝之製造方法，包含下列步驟：於一絕緣層之中間形成一開槽及複數個通孔；壓合兩金屬薄膜於該絕緣層之兩個表面；圖案化一該金屬薄膜為複數個第一接墊及複數個連接線路，及圖案化另一該金屬薄膜為複數個第二接墊，其中該複數個第一接墊係延伸於該開槽上，並和該複數個連接線路相連接；於該複數個通孔填充複數個導通柱以連接該複數個連接線路及該複數個第二接墊；以及將一晶片覆晶接合於該複數個第一接墊上。
圖1A～1E係本發明一實施例之覆晶封裝之製造方法之流程示意圖。如圖1A所示，首先提供一絕緣層13，並於該絕緣層13上形成一開槽131及複數個通孔132。本實施例中，開槽131例如為一矩形，且設於絕緣層13中間處，複數個通孔132排列於開槽131兩側，可呈現直線排列或者式矩陣式排列。絕緣層13之材質可為BT樹脂(Bismaleimide-Triazine resin)或一可撓基板(例如：聚乙醯安(polyimide))。
參見圖1B，於絕緣層13之兩相對表面上，分別設置金屬薄膜11'和12'，然後，將該等金屬薄膜11'和12'壓合於絕緣層13之相對應之表面。較佳地，金屬薄膜11'和12'為銅箔，而金屬薄膜11'和12'係以銅箔壓合製程(process of copper foil lamination)壓合於絕緣層13之表面。
參見圖1C，對金屬薄膜11'以相對應之預定電路圖案進行蝕刻，以獲得線路層11，其中線路層11可包含具有延伸於該開槽131上之複數個第一接墊112、和該複數個第一接墊112相連接之複數個連接線路111以及複數個空接墊(dummy pad)113。該些空接墊113和該線路層11係在該絕緣層13之相同表面。本實施例中，該些第一接墊112分別排列於開槽131兩側，該些第一接墊112例如可對稱設置，該些通孔132與該些第一接墊112相對應地設置，連接線路111相對應地連接著該些第一接墊112與該些通孔132。同樣地，對金屬薄膜12'以相對應之預定電路圖案進行蝕刻，以獲得複數個第二接墊12。一實施例中，該些第二接墊12係與該些通孔132相對應。本實施例中，該些第二接墊12分別位於相對應的該些通孔132之開口上。
將金屬薄膜11'和12'圖案化後，接著，進行貫孔電鍍製程，使該些通孔填充，以形成分別用於連接該些連接線路111與該些第二接墊12之複數個導通柱14。由於第一接墊112與第二接墊12係位於兩相對表面，藉由前述之製程，可使第一接墊112相對應地與第二接墊12間電性導通。最後，對絕緣層13兩相對表面上之電路圖案塗佈一保護層20。本實施例中，該保護層20係綠漆。本實施例中，該些空接墊113可分別設置於絕緣層13兩相對邊附近，靠近兩相對側邊之該些空接墊113可於數量上、或幾何排列上實質地對稱。
參見圖1D，於完成電路圖案後，於第二接墊12側處，提供一治具80。該治具80具有一支持部81，支持部81伸入開槽131中。然後，一晶片15藉由複數個凸塊17將晶片15之複數個接點(未繪示)覆晶接合於該些第一接墊122上，以及該些空接墊113上。該複數個接點(未繪示)可位於晶片15之中央處。當晶片15接合時，支持部81頂抵住該些第一接墊112，使該些第一接墊122與晶片15間得以牢固地完成接合。晶片15藉由虛擬(dummy)凸塊21與空接墊113接合，使晶片15兩相對側邊獲得支撐而穩固，使其不至於發生擺動的情形而損壞晶片15與第一接墊112間之接合。該些第一接墊112係根據晶片15接點對應設置，該些空接墊113之作用主要係使接合後之晶片15穩固，該些空接墊113之設置可依實際需求設置，不限於本案揭示之態樣。
參見圖1E，覆蓋一封裝膠體16於晶片15、開槽131、該些第一接墊112及該些連接線路111上，並藉由烘烤或其他製程使該封裝膠體16固化，然後，分別配置複數個錫球18於該基板19上之第二接墊12，該複數個錫球18係作為覆晶封裝10之I/O接點。
參見圖1E，基板19上設有一開槽131，晶片15覆蓋於該開槽131上，封裝膠體16可以自開槽131及晶片15四周填充晶片15和基板19間之空隙，而不需要再另外利用底部填充膠去填滿該空隙，故能省去底部填充製程所需之時間及成本。晶片15底部設開槽131更可使封裝膠體16滲入該空隙時，不會發生內包之空氣氣泡，導致氣泡受熱會膨脹，而造成局部焊接點或接著界面之應力破壞。
參照圖2，本發明揭示之覆晶封裝30包含一撓性基板32、一晶片34及複數個凸塊36。該撓性基板(flexible circuit board)32，其包含一絕緣層38、一線路層40、以及複數個導通柱42，內可充填一導電料例如銅材或其他金屬材料。絕緣層38具有一開槽44及複數個通孔46。線路層40設於絕緣層38之一表面，其具有如圖1C所示之延伸於開槽44上之複數個接墊(未繪示)，以及與該複數個接墊相連接之複數個連接線路。複數個導通柱42設於相對應之通孔46內，並與該複數個連接線路相連接。於其他實施例中，該通孔46可不需配置導通柱42。
複數個凸塊36相對應地設置於該些接墊(未繪示)，設於晶片中央之接點(未繪示)連接至該些凸塊36上，並藉此與連接線路電性相連。線路層40上可另包含複數個空接墊(未繪示)，其中該複數個空接墊和該線路層40係在該絕緣層38之相同表面，並藉由相對應之複數個虛擬(dummy)凸塊31和晶片34相結合，藉此穩固設置於可撓基板32上之晶片34。
覆晶封裝30另包含一封裝膠體，其係包覆該晶片34、開槽44、凸塊(36和31)及線路層40。覆晶封裝30可另包含複數個外部端子48例如是錫球，該些外部端子48位於該絕緣層38之另一表面且電性連接該導通柱42。於其他實施例中，該些通孔也46可不需配置導通柱42，該些外部端子48可透過該通孔46而直接與該線路層40電性連接。
根據圖2實施例之覆晶封裝，本發明揭示一種覆晶封裝之製造方法，其包含下步驟：於一可撓基板之中間形成一開槽及複數個通孔；於絕緣層之一表面上形成金屬薄膜；圖案化該金屬薄膜，使其形成一線路層並具複數個接墊及複數個連接線路，其中該複數個第一接墊係延伸於該開槽上，並和該複數個連接線路相連接；於該複數個通孔填充複數個導通柱以連接該複數個連接線路，然而於其他實施例也可不充填導通柱；藉由一治具置入該開槽內以頂抵該複數個第一接墊，使一晶片覆晶接合於該複數個第一接墊上；絕緣層之另一表面上，配置複數個外部端子以電性連接該些導通柱或者該些外部端子係透過該通孔而直接電性連接該線路層；以及形成一封裝膠體包覆該晶片、該開槽、該凸塊、該複數個第一接墊及該複數個連接線路。
參照圖3，本發明另一實施例揭示一覆晶封裝50，其包含一基板52、一晶片54、以及複數個凸塊56。基板52包含一絕緣層58、一雙層線路層60、複數個導通柱64、及複數個第二接墊66。絕緣層58具有一開槽68及複數個通孔70。雙層線路層60設於絕緣層58之表面，其具有複數個第一接墊(未繪示)，該些第一接墊延伸於開槽68上，且與雙層線路層60內之複數個連接線路電性連接。該些導通柱64分別設於該些通孔70中，且於複數個連接線路電性相連。第二接墊66設於絕緣層58之另一表面，並分別與該些導通柱64電性相連。該些凸塊56則分別用於電性連接晶片54及該些第一接墊(未繪示)。
覆晶封裝50另具有一黏著層72，其係設於晶片54與基板52間，用於穩固封裝後之晶片54。封裝膠體74覆蓋於晶片54、凸塊56、開槽68及雙層線路層60，而各第二接墊66上可分別設有相對應之外部端子76例如是錫球。本實施例中，該基板52可為一BT基板或者是可撓性基板。
本發明之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此，本發明之保護範圍應不限於實施例所揭示者，而應包括各種不背離本發明之替換及修飾，並為以下之申請專利範圍所涵蓋。
10．．．覆晶封裝
11．．．線路層
11'．．．金屬薄膜
12．．．第二接墊
12'．．．金屬薄膜
13．．．絕緣層
14．．．導通柱
15．．．晶片
16．．．封裝膠體
17．．．凸塊
18．．．錫球
19．．．基板
20．．．保護層
21．．．虛擬凸塊
30．．．覆晶封裝
31．．．虛擬凸塊
32．．．可撓基板
34．．．晶片
36．．．凸塊
38．．．絕緣層
40．．．線路層
42．．．導通柱
44．．．開槽
46．．．通孔
48．．．外部端子
50．．．覆晶封裝
52．．．基板
54．．．晶片
56．．．凸塊
58．．．絕緣層
60．．．雙層線路層
64．．．導通柱
66．．．第二接墊
68．．．開槽
70．．．通孔
72．．．黏著層
74．．．封裝膠體
76．．．外部端子
80．．．治具
81．．．支持部
111．．．連接線路
112．．．第一接墊
113．．．空接墊
131．．．開槽
132．．．通孔
圖1A～1E係本發明一實施例之覆晶封裝之製造方法之流程示意圖；
圖2係本發明一實施例之覆晶封裝之示意圖；及
圖3係本發明另一實施例之覆晶封裝之示意圖。
10．．．覆晶封裝
11．．．線路層
12．．．第二接墊
13．．．絕緣層
14．．．導通柱
15．．．晶片
16．．．封裝膠體
17．．．凸塊
18．．．外部端子
19．．．基板
20．．．保護層
21．．．虛擬凸塊
111．．．連接線路
112．．．第一接墊
113．．．空接墊
131．．．開槽

Claims (30)

  1. 一種覆晶封裝，包含：一基板，包含：一絕緣層，具有一開槽及複數個通孔；一線路層，係設於該絕緣層之表面，具有延伸於該開槽上之複數個第一接墊及和該複數個第一接墊相連接之複數個連接線路；複數個導通柱，設於該複數個通孔內，並和該複數個連接線路相連接；及複數個第二接墊，係設於相對於該線路層之該絕緣層的另一表面，並和該複數個導通柱電性相連接；一晶片；以及複數個凸塊，電性連接該晶片及該複數個第一接墊。
  2. 根據請求項1之覆晶封裝，其另包含一覆蓋該晶片、該開槽及該線路層之封裝膠體。
  3. 根據請求項1之覆晶封裝，其另包含設於該複數個第二接墊之表面的複數個外部端子。
  4. 根據請求項1之覆晶封裝，其另包含複數個空接墊，其中該複數個空接墊和該線路層係在該絕緣層之相同表面。
  5. 根據請求項4之覆晶封裝，其另包含複數個虛擬凸塊，該些虛擬凸塊係對應至該些空接墊。
  6. 根據請求項1之覆晶封裝，其中該晶片之中央設有複數個接點，該複數個凸塊電性連接該複數個接點及該複數個第一接墊。
  7. 根據請求項1至6之任一項之覆晶封裝，其中該絕緣層係可撓基板或者是BT基板。
  8. 一種覆晶封裝，包含：一基板，包含：一絕緣層，具有一開槽及複數個通孔；一線路層，係設於該絕緣層之表面，具有延伸於該開槽上之複數個第一接墊及和該複數個第一接墊相連接之複數個連接線路；一晶片；複數個凸塊，電性連接該晶片及該複數個第一接墊；以及複數個外部端子，該外部端子配置於該通孔內並直接電性連接於該些線路層。
  9. 根據請求項8項之覆晶封裝，其中該基板為可撓基板。
  10. 根據請求項8之覆晶封裝，其另包含一封裝膠體，該封裝膠體包覆該晶片、該凸塊、該開槽及該線路層。
  11. 根據請求項8之覆晶封裝，其另包含複數個空接墊，其中該複數個空接墊和該線路層係在該絕緣層之相同表面。
  12. 根據請求項11之覆晶封裝，其另包含複數個虛擬凸塊，該些虛擬凸塊係對應至該些空接墊。
  13. 一種覆晶封裝之製造方法，包含下列步驟：於一絕緣層之中間形成一開槽及複數個通孔；壓合兩金屬薄膜於該絕緣層之兩個表面；圖案化一該金屬薄膜為複數個第一接墊及複數個連接 線路，及圖案化另一該金屬薄膜為複數個第二接墊，其中該複數個第一接墊係延伸於該開槽上，並和該複數個連接線路相連接；於該複數個通孔填充複數個導通柱以連接該複數個連接線路及該複數個第二接墊；以及將一晶片覆晶接合於該複數個第一接墊上。
  14. 根據請求項13之覆晶封裝之製造方法，其另包含覆蓋一封裝膠體於該晶片、該開槽、該複數個第一接墊及該複數個連接線路之步驟。
  15. 根據請求項13之覆晶封裝之製造方法，其包含固定複數個外部端子於該複數個第二接墊之表面之步驟。
  16. 根據請求項13之覆晶封裝之製造方法，其中該晶片覆晶接合於該複數個第一接墊上，係藉由一治具置入該開槽內以頂抵該複數個第一接墊而完成覆晶接合。
  17. 根據請求項13之覆晶封裝之製造方法，其中該晶片和該複數個第一接墊係藉由複數個凸塊而電性連接。
  18. 一種覆晶封裝，包含：一可撓基板，包含：一絕緣層，具有一開槽及複數個通孔；及一線路層，係設於該絕緣層之一表面，具有延伸於該開槽上之複數個接墊及和該複數個接墊相連接之複數個連接線路；一晶片；複數個凸塊，電性連接該晶片及該複數個接墊；以及 複數個外部端子，該外部端子電性連接於該些線路層。
  19. 根據請求項18之覆晶封裝，其另包含一覆蓋該晶片、該開槽及該線路層之封裝膠體。
  20. 根據請求項18之覆晶封裝，其另包含配置於該通孔內之導通柱。
  21. 根據請求項18之覆晶封裝，其另包含複數個空接墊，其中該複數個空接墊和該線路層係在該絕緣層之相同表面，並藉由該複數個凸塊和該晶片相結合。
  22. 根據請求項18之覆晶封裝，其中該晶片之中央設有複數個接點，該複數個凸塊電性連接該複數個接點及該複數個接墊。
  23. 根據請求項18之覆晶封裝，其另包含複數個空接墊，其中該複數個空接墊和該線路層係在該絕緣層之相同表面。
  24. 根據請求項23之覆晶封裝，其另包含複數個虛擬凸塊，該些虛擬凸塊係對應至該些空接墊。
  25. 一種覆晶封裝之製造方法，包含下列步驟：於一可撓基板之中間形成一開槽及複數個通孔；於一絕緣層之一表面上形成金屬薄膜；圖案化該金屬薄膜，使其具複數個接墊及複數個連接線路，其中該複數個接墊係延伸於該開槽上，並和該複數個連接線路相連接；以及將一晶片覆晶接合於該複數個接墊上。
  26. 根據請求項25之覆晶封裝之製造方法，其另包含於該複數個通孔填充複數個導通柱以連接該複數個連接線路。
  27. 根據請求項25之覆晶封裝之製造方法，其另包含覆蓋一封裝膠體於該晶片、該開槽、該複數個接墊及該複數個連接線路之步驟。
  28. 根據請求項26之覆晶封裝之製造方法，其包含於該絕緣層之另一表面上，固定複數個外部端子至該導通柱之步驟。
  29. 根據請求項25之覆晶封裝之製造方法，其中該晶片覆晶接合於該複數個接墊上，係藉由一治具置入該開槽內以頂抵該複數個接墊而完成覆晶接合。
  30. 根據請求項25之覆晶封裝之製造方法，其中該晶片和該複數個接墊係藉由複數個凸塊而電性連接。
TW098110066A 2009-03-27 2009-03-27 覆晶封裝及其製造方法 TWI393224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098110066A TWI393224B (zh) 2009-03-27 2009-03-27 覆晶封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098110066A TWI393224B (zh) 2009-03-27 2009-03-27 覆晶封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201036116A TW201036116A (en) 2010-10-01
TWI393224B true TWI393224B (zh) 2013-04-11

Family

ID=44856120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110066A TWI393224B (zh) 2009-03-27 2009-03-27 覆晶封裝及其製造方法

Country Status (1)

Country Link
TW (1) TWI393224B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631684B (zh) * 2017-09-05 2018-08-01 恆勁科技股份有限公司 中介基板及其製法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
TW560024B (en) * 2002-07-18 2003-11-01 Advanced Semiconductor Eng Semiconductor package and substrate thereof
TW200514229A (en) * 2003-10-03 2005-04-16 Thin Film Module Inc High density module card, substrate and fabrication for the same
TW200802634A (en) * 2006-06-02 2008-01-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
TW560024B (en) * 2002-07-18 2003-11-01 Advanced Semiconductor Eng Semiconductor package and substrate thereof
TW200514229A (en) * 2003-10-03 2005-04-16 Thin Film Module Inc High density module card, substrate and fabrication for the same
TW200802634A (en) * 2006-06-02 2008-01-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same

Also Published As

Publication number Publication date
TW201036116A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
JP5570799B2 (ja) 半導体装置及びその製造方法
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
US8575763B2 (en) Semiconductor device and method of manufacturing the same
TWI467732B (zh) 具有線接合至囊封表面的疊層封裝總成
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
JP2010251347A (ja) 半導体装置の製造方法
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
TW201351579A (zh) 高密度立體封裝
US20120146242A1 (en) Semiconductor device and method of fabricating the same
JP2015216263A (ja) 半導体装置
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
CN101853835B (zh) 倒装芯片封装的制造方法
JP2011243724A (ja) 半導体装置およびその製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
TWI393224B (zh) 覆晶封裝及其製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
TW201415602A (zh) 封裝堆疊結構之製法
JP2012015446A (ja) 半導体装置の製造方法
JP4742731B2 (ja) 積層型半導体装置の製造方法
TWI397155B (zh) 形成矽穿孔之多晶片堆疊過程
TWI819440B (zh) 電子封裝件及其製法
TWI720728B (zh) 薄膜覆晶封裝結構和其製作方法
JP2002231856A (ja) 半導体装置及びその製造方法