TWI397155B - 形成矽穿孔之多晶片堆疊過程 - Google Patents

Description

形成矽穿孔之多晶片堆疊過程

本發明係有關於適用於製造半導體裝置之方法，特別係有關於一種形成矽穿孔之多晶片堆疊過程。

在半導體產品中，積體電路形成半導體晶片之主動面，而傳統晶片的端子，例如銲墊，通常也是形成於主動面。在晶片的高密度電性互連技術之中，希望晶片的主動面與背面皆設有端子，以供立體堆疊與高密度封裝。因此，有人提出一種微小化晶片堆疊構造的技術，能使產品趨向高功率、高密度以及微小化等高精密度製程發展，也就是所謂的矽穿孔(Through Silicon Via,TSV)技術。矽穿孔技術是在晶片內設置貫穿晶片且電性導通的貫穿孔，而貫穿孔是先以垂直導通方式形成於晶片，在堆疊晶片時電性連接，毋須再採用中介基板(interposer)或銲線，故線路不必繞經晶片側邊，更可縮短訊號傳輸距離。並且，矽穿孔技術能夠有效提高系統的整合度與效能並能降低整體的封裝高度與面積，大大改善晶片速度與低功耗的性能。

如第1圖所示，一種習知的多晶片堆疊過程，主要包含以下步驟：「提供具有矽穿孔與銲球之晶片」之步驟11、「提供一載板」之步驟12、「晶片堆疊」之步驟13、「迴焊」之步驟14以及「形成底部填充膠於晶片之間」之步驟15。步驟11應配合如第2A圖所示，提供一具有矽穿孔121與銲球122之晶片120，矽穿孔121與銲球122係形成於晶片堆疊之前，而銲球122設於該些貫穿孔121之一端，以供接合至另一晶片。步驟12應配合如第2B圖所示，提供一載板110，該載板110之一上表面112係具有複數個接墊111，用以提供電性導通之作用。此外，該載板110之一下表面113於後續製程中可另設有多個外接端子(圖中未繪出)，以提供對外連接之作用。步驟13應配合如第2B與2C圖所示，進行晶片堆疊之步驟，將多個上述之晶片120逐一堆疊於該載板110上，並且使得最下方晶片120之該些銲球122對準於該些接墊111。接著，步驟14應配合如第2D圖所示，進行一迴焊製程，使該些銲球122熔化，以接合上方的矽穿孔121與下方的矽穿孔121或接墊111，以達成該些晶片120與該載板110之電性連接關係。之後，步驟15應配合如第2E圖所示，形成一封膠體170於該些晶片120之間與該載板110上，並且該封膠體170係覆蓋部分之該載板110。由於該些矽穿孔晶片120之間的間隙甚小，只能選用具有良好流動性的底部填充膠(underfill material)作為該封膠體170，方有可能填入該些晶片120之間。

然而，由於該些晶片120之間的間隙因應高密度晶片堆疊的需求而日漸縮小，例如10微米(um)或是小於10微米(um)，又在該些銲球122的阻擋下，這便產生了如底部填充膠之封膠體170無法確實填滿該些晶片120之間之間隙之情形。因此，一旦該封膠體170無法順利填入時，容易在該些晶片120之間隙內產生氣泡空隙171(如第2E圖所示)，對於銲球122的保護與密封效果也降低了，故會劣化高密度晶片堆疊產品的可靠度。此外，在製造中使用越大的晶片時，也越容易發生這類影響可靠度之問題。

為了解決上述之問題，本發明之主要目的係在於一種形成矽穿孔之多晶片堆疊過程，先進行晶片堆疊再完成穿孔與填孔之作業，能解決習知底部填充膠不易填入至矽穿孔晶片間的間隙之孔隙問題，進而提高高密度多晶片堆疊產品的可靠度。

本發明之次一目的係在於提供一種形成矽穿孔之多晶片堆疊過程，能簡化整體製程，亦毋須擔心溢膠導致電性失敗之問題。

本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種形成矽穿孔之多晶片堆疊過程。首先提供一載板。進行晶片堆疊之步驟，黏設一第一晶片於該載板上以及黏設至少一第二晶片於該第一晶片上，其中在該第一晶片與該載板之間係設有一第一黏著層，在每一第二晶片之下方設有一第二黏著層。進行在晶片堆疊後穿孔之步驟，形成複數個貫穿孔，以貫穿該第二晶片、該第二黏著層、該第一晶片與該第一黏著層直到該載板。以及進行填孔之步驟，形成一導電材料於該些貫穿孔內，以電性導通該第一晶片與該第二晶片。

本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。

在前述之形成矽穿孔之多晶片堆疊過程中，該些貫穿孔在該第二晶片內與該第二黏著層內的孔徑係可為一致，以使該導電材料為複數個筆直柱體。

在前述之形成矽穿孔之多晶片堆疊過程中，該導電材料係可為電鍍形成。

在前述之形成矽穿孔之多晶片堆疊過程中，該導電材料之材質係可包含銅與銲料之其中之一。

在前述之形成矽穿孔之多晶片堆疊過程中，該導電材料係可為流動性導電填料。

在前述之形成矽穿孔之多晶片堆疊過程中，該導電材料之材質係可包含銲料。

在前述之形成矽穿孔之多晶片堆疊過程中，該第一黏著層與該第二黏著層係可為絕緣之底部填充膠。

在前述之形成矽穿孔之多晶片堆疊過程中，該導電材料係可更電性導通至該載板。

在前述之形成矽穿孔之多晶片堆疊過程中，在填孔之步驟之後，可另包含之步驟係為：形成一封膠體於該載板上，以密封該第一晶片與該第二晶片。

在前述之形成矽穿孔之多晶片堆疊過程中，在填孔之步驟之後，可另包含之步驟為：設置複數個外接端子於該載板之一下表面。

在前述之形成矽穿孔之多晶片堆疊過程中，在晶片堆疊後穿孔之步驟中該些貫穿孔更可貫穿該載板，在填孔之步驟中該導電材料更形於該載板中。

在前述之形成矽穿孔之多晶片堆疊過程中，在填孔之步驟之後，可另包含之步驟係為：移除該載板，以使該導電材料具有複數個突出於該第一晶片之端子。

在前述之形成矽穿孔之多晶片堆疊過程中，在填孔之步驟之後，可另包含之步驟係為：形成一絕緣層，以覆蓋並保護該第二晶片之背面。

在前述之形成矽穿孔之多晶片堆疊過程中，該第二黏著層之厚度係可不超過10微米。

由以上技術方案可以看出，本發明之形成矽穿孔之多晶片堆疊過程，有以下優點與功效：

一、可藉由在晶片堆疊後穿孔與進行填孔作為其中一技術手段，由於貫穿孔係貫穿第二晶片、第二黏著層、第一晶片與第一黏著層直到載板，接著形成導電材料於貫穿孔內，以電性導通第一晶片與第二晶片。因此，能解決習知底部填充膠不易填入至矽穿孔晶片間的間隙之孔隙問題，進而提高高密度多晶片堆疊產品的可靠度。

二、可藉由在晶片堆疊後穿孔與進行填孔作為其中一技術手段，由於是先完成晶片堆疊後，再一次形成貫穿孔，並一次填入導電材料於貫穿孔內，故能簡化整體製程，更毋須擔心溢膠導致電性失敗之問題。

以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。

依據本發明之第一具體實施例，一種形成矽穿孔之多晶片堆疊過程舉例說明於第3圖之流程方塊圖與第4A至4G圖之製程中元件截面示意圖。該形成矽穿孔之多晶片堆疊過程根據第3圖，包含以下主要步驟：「提供一載板」之步驟21、「晶片堆疊」之步驟22、「在晶片堆疊後穿孔」之步驟23以及「填孔」之步驟24，在各步驟上表現出的元件請參閱第4A至4G圖，並說明如下。

首先，執行步驟21。請參閱第4A圖所示，提供一載板210，該載板210係具有複數個接墊211，該些接墊211係位於該載板210之一上表面212，以提供電性連接之作用。在本實施例中，該載板210係可為一印刷電路板(printed circuit board,PCB)或陶瓷電路板，作為高密度晶片堆疊時的安裝與電性連接之用的主要支撐體。

之後，執行步驟22。請參閱第4B與4C圖所示，進行晶片堆疊之步驟，黏設一第一晶片220於該載板210上以及黏設至少一第二晶片230於該第一晶片220上，其中在該第一晶片220與該載板210之間係設有一第一黏著層241，在每一第二晶片230之下方設有一第二黏著層242。更進一步地，該第一晶片220之主動面係形成有複數個第一銲墊221，並且該第二晶片230之主動面亦形成有複數個第二銲墊231。具體而言，該第一晶片220與該第二晶片230係為以半導體作基層之積體電路元件，例如記憶體、邏輯元件以及特殊應用積體電路(ASIC)。該第一晶片220與該第二晶片230可具有相同之電性功能。在一較佳實施例中，該第一黏著層241與該第二黏著層242係可為絕緣之底部填充膠(underfill)，故能利用底部填充膠的高流動性，用以避免該第一黏著層241與該第二黏著層242於晶片之間形成空隙。此外，在完成晶片堆疊之步驟後，可另包含一固化步驟，用以永久固化該第一黏著層241與該第二黏著層242，使得該載板210、該第一晶片220與該第二晶片230能穩固地黏合。在本實施例中，該第一黏著層241與該第二黏著層242之任一層厚度係可不超過10微米(um)。在晶片堆疊時，該些第一銲墊221與對應之該些第二銲墊231及該些接墊211可對準成一直線，可利用X光或紅外光照射的方式達到晶片的銲墊對準。

接著，執行步驟23。請參閱第4D圖所示，進行在晶片堆疊後穿孔之步驟，利用雷射鑽孔或反應性離子蝕刻技術，形成複數個貫穿孔250，以貫穿該第二晶片230、該第二黏著層242、該第一晶片220與該第一黏著層241直到該載板210。具體而言，該些貫穿孔250係可垂直形成於該載板210之該上表面212，並對準於該載板210之該些接墊211。更進一步地，該些貫穿孔250係更貫穿對應之該些第一銲墊221與該些第二銲墊231。在穿孔步驟23之後，較佳地可進行一孔內絕緣處理，以氧化或已知技術在該些貫穿孔250內形成一薄的絕緣層。

之後，執行步驟24。請參閱第4E圖所示，進行填孔之步驟，形成一導電材料260於該些貫穿孔250內，以電性導通該第一晶片220與該第二晶片230。更進一步地，該導電材料260係更電性導通至該載板210，以使得該第一晶片220、該第二晶片230與該載板210達到電性連接關係。在本實施例中，該些貫穿孔250在該第二晶片230內與該第二黏著層242內的孔徑係可為一致，以使該導電材料260形成為複數個筆直柱體261。上述的孔徑一致係指該第二晶片230內的孔徑與該第二黏著層242內的孔徑兩者直徑誤差在百分之十以內。在一較佳實施例中，該導電材料260係可為電鍍形成。具體而言，該導電材料260之材質係可包含銅與銲料之其中之一。較佳地，由於在穿孔製程時，該些貫穿孔250係為一次形成，而能具有平滑且筆直的孔壁，使得該導電材料260能更順利地電鍍於該些貫穿孔250內。此外，在另一變化實施例中，該導電材料260係可為流動性導電填料。具體而言，該導電材料260之材質係可包含銲料。藉此，該導電材料260能直接填入該些貫穿孔250，並藉由本身的流動性逐漸地向該些貫穿孔250內填滿，直到導通該第一晶片220、該第二晶片230與該載板210。

請參閱第4F圖所示，在填孔之步驟之後，可另包含之步驟係為：形成一封膠體270於該載板210上，以密封該第一晶片220與該第二晶片230。更具體地，該封膠體270更可密封該些筆直柱體261、該第一黏著層241與該第二黏著層242，且覆蓋於該載板210之該上表面212，以提供整體結構更完整且無氣泡的保護。在一較佳實施例中，該封膠體270之材質係可為模封環氧化合物(epoxy molding compound,EMC)，可為對齊該載板210之卡片主體或是磚塊體。在另一變化實施例中，在填孔之步驟之後，亦可不形成該封膠體270，以縮小整體的封裝體積，更能簡化製程。

請參閱第4G圖所示，在填孔之步驟之後，可另包含之步驟為：設置複數個外接端子280於該載板210之一下表面213，以作為對外電性連接之用。在本實施例中，該些外接端子280係為銲球。

在本發明中，可藉由在晶片堆疊後穿孔與進行填孔作為其中一技術手段，故能解決習知底部填充膠不易填入至矽穿孔晶片間的間隙之孔隙問題，進而提高高密度多晶片堆疊產品的可靠度。這是因為本發明是先完成晶片堆疊之步驟，再一次形成該些貫穿孔250，而使該些貫穿孔250係筆直地貫通該第二晶片230、該第二黏著層242、該第一晶片220與該第一黏著層241直到該載板210，而後填入該導電材料260於該些貫穿孔250內，以電性導通該第一晶片220、該第二晶片230與該載板210。詳細而言，習知高密度晶片堆疊方法導致可靠度較低的原因，例如：晶片之間產生空隙(void)、較低的防震能力(poor bump protection)在本發明中能完全排除。因此，本發明除了能解決習知的問題外，更能簡化整體製程，亦毋須擔心溢膠導致電性失敗之問題。請再參閱第5圖所示，此圖係為習知與本發明之比較圖，由於本發明之貫穿孔250在晶片220、230內與黏著層241、242內的孔徑係為一致，並且該導電材料260所形成之筆直柱體261係為一體成型，能減少焊接界面的介金屬化合物(Intermetallic compound,IMC)，以降低阻抗不匹配(impedance mismatch)引起的訊號反射缺失。此外，由於集膚效應電子訊號會走該導電材料260等導體的表面，利用該些筆直柱體261之形狀在導體表面可以有較短的傳導路徑，得到較佳的電性品質。比較下，習知被封膠體170密封之銲球122係與在習知矽穿孔晶片120內之貫穿孔121具有不同的直徑，並且該些銲球122係焊接於該些貫穿孔121之一端，而形成有多個膨脹接合點，因集膚效應會有較長的傳導路徑以及產生在焊接界面的介金屬化合物。因此，本發明與習知相較之下，除了能提供較強的結構強度外，更可確保整體的電性連接關係。

依據本發明之第二具體實施例，另一種形成矽穿孔之多晶片堆疊過程舉例說明於第6A至6F圖之元件截面示意圖。其中與第一實施例相同的主要元件將以相同符號標示，不再詳予贅述。

請參閱第6A圖所示，提供一載板310。在本實施例中，該載板310係可為不具有電性功能之金屬板與膠帶之其中之一。具體而言，該載板310係提供暫時性承載之作用。

請參閱第6B與6C圖所示，進行晶片堆疊之步驟，黏設一第一晶片220於該載板310之一上表面312以及黏設至少一第二晶片230於該第一晶片220上，其中在該第一晶片220與該載板310之間係設有一第一黏著層241，在每一第二晶片230之下方設有一第二黏著層242。此步驟係與第一實施例相同，在此不再贅述。

請參閱第6D圖所示，進行在晶片堆疊後穿孔之步驟，形成複數個貫穿孔250，以貫穿該第二晶片230、該第二黏著層242、該第一晶片220與該第一黏著層241。在本實施例中，該些貫穿孔250更可貫穿該載板310，也就是說，該第二晶片230、該第二黏著層242、該第一晶片220、該第一黏著層241與該載板310係完全被該些貫穿孔250所貫通。因此，有利於後續填孔步驟之進行，更可避免該些貫穿孔250內有空隙形成。

請參閱地6E圖所示，進行填孔之步驟，形成一導電材料260於該些貫穿孔250內，以電性導通該第一晶片220與該第二晶片230。在本實施例中，該導電材料260更可形於該載板310中。在一較佳實施例中，在完成填孔步驟之後，可另執行一研磨製程，以磨平突出於該載板310之一下表面313與該第二晶片230之背面之該導電材料260，藉此能確保該導電材料260沒有突出的外露部分並達到一致高度的端部。

請參閱第6F圖所示，在填孔之步驟之後，較佳地可另包含之步驟係為：移除該載板310，以使該導電材料260具有複數個突出於該第一晶片220之端子362，用以提供對外連接之作用。在一較佳實施例中，該載板310為一基層(base)，其表面塗有壓感黏合劑(Pressure Sensitive Adhesives,PSA)，具備熱固化或光固化性並在固化後喪失黏性之特性，利用壓感黏合劑固化前之黏著性提供暫時黏貼固定之作用，以直接黏貼該第一黏著層241。更進一步地，在移除該載板310之步驟中，可利用加熱或紫外光聚集照射，當該載板310之壓感黏合劑固化後便會有明顯較低的黏著性，故能輕易由該第一黏著層241分離，藉以輕易地完成移除載板之步驟。更具體地，該些端子362之突出長度係可由上述之研磨製程而決定，以因應所需的產品需求。此外，可另形成一絕緣層390，以覆蓋並保護最上層第二晶片230之外露背面。在一較佳實施例中，該絕緣層390係可為一絕緣薄膜，以薄化整體封裝厚度並達到簡易封裝。藉此，更可防止該導電材料260接觸至空氣而產生氧化或因外物連接而導致短路之問題發生。

以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本項技術者，在不脫離本發明之技術範圍內，所作的任何簡單修改、等效性變化與修飾，均仍屬於本發明的技術範圍內。

步驟11　提供具有矽穿孔與銲球之晶片

步驟12　提供一載板

步驟13　晶片堆疊

步驟14　迴焊

步驟15　形成底部填充膠於晶片之間

步驟21　提供一載板

步驟22　晶片堆疊

步驟23　在晶片堆疊後穿孔

步驟24　填孔

110．．．載板

111．．．接墊

112．．．上表面

113．．．下表面

120．．．晶片

121．．．貫穿孔

122．．．銲球

170．．．封膠體

171．．．空隙

210．．．載板

211．．．接墊

212．．．上表面

213．．．下表面

220．．．第一晶片

221．．．第一銲墊

230．．．第二晶片

231．．．第二銲墊

241．．．第一黏著層

242．．．第二黏著層

250．．．貫穿孔

260．．．導電材料

261．．．筆直柱體

270．．．封膠體

280．．．外接端子

310．．．載板

312．．．上表面

313．．．下表面

362．．．端子

390．．．絕緣層

第1圖：為一種習知的多晶片堆疊過程之流程方塊圖。

第2A至2E圖：在習知的多晶片堆疊過程中元件截面示意圖。

第3圖：依據本發明之第一具體實施例的一種形成矽穿孔之多晶片堆疊過程之流程方塊圖。

第4A至4G圖：在本發明之第一具體實施例的多晶片堆疊過程中各步驟之元件截面示意圖。

第5圖：繪示本發明之第一具體實施例的多晶片堆疊過程中導電材料形成之筆直柱體與習知多晶片堆疊過程中銲球兩者直徑比較示意圖。

第6A至6F圖：在本發明之第二具體實施例的多晶片堆疊過程中各步驟之元件截面示意圖。

210．．．載板

211．．．接墊

212．．．上表面

213．．．下表面

220．．．第一晶片

221．．．第一銲墊

230．．．第二晶片

231．．．第二銲墊

241．．．第一黏著層

242．．．第二黏著層

250．．．貫穿孔

260．．．導電材料

261．．．筆直柱體

Claims (14)

1. 一種形成矽穿孔之多晶片堆疊過程，包含：提供一載板；進行晶片堆疊之步驟，黏設一第一晶片於該載板上以及黏設至少一第二晶片於該第一晶片上，其中在該第一晶片與該載板之間係設有一第一黏著層，在每一第二晶片之下方設有一第二黏著層；進行在晶片堆疊後穿孔之步驟，形成複數個貫穿孔，以貫穿該第二晶片、該第二黏著層、該第一晶片與該第一黏著層直到該載板；以及進行填孔之步驟，形成一導電材料於該些貫穿孔內，以電性導通該第一晶片與該第二晶片。
2. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該些貫穿孔在該第二晶片內與該第二黏著層內的孔徑係為一致，以使該導電材料為複數個筆直柱體。
3. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該導電材料係為電鍍形成。
4. 依據申請專利範圍第1、2或3項之形成矽穿孔之多晶片堆疊過程，其中該導電材料之材質係包含銅與銲料之其中之一。
5. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該導電材料係為流動性導電填料。
6. 依據申請專利範圍第5項之形成矽穿孔之多晶片堆疊過程，其中該導電材料之材質係包含銲料。
7. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該第一黏著層與該第二黏著層係為絕緣之底部填充膠。
8. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該導電材料係更電性導通至該載板。
9. 依據申請專利範圍第8項之形成矽穿孔之多晶片堆疊過程，在填孔之步驟之後，另包含之步驟係為：形成一封膠體於該載板上，以密封該第一晶片與該第二晶片。
10. 依據申請專利範圍第8或9項之形成矽穿孔之多晶片堆疊過程，在填孔之步驟之後，另包含之步驟為：設置複數個外接端子於該載板之一下表面。
11. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中在晶片堆疊後穿孔之步驟中該些貫穿孔更貫穿該載板，在填孔之步驟中該導電材料更形成於該載板中。
12. 依據申請專利範圍第11項之形成矽穿孔之多晶片堆疊過程，在填孔之步驟之後，另包含之步驟係為：移除該載板，以使該導電材料具有複數個突出於該第一晶片之端子。
13. 依據申請專利範圍第11或12項之形成矽穿孔之多晶片堆疊過程，在填孔之步驟之後，另包含之步驟係為：形成一絕緣層，以覆蓋並保護該第二晶片之背面。
14. 依據申請專利範圍第1項之形成矽穿孔之多晶片堆疊過程，其中該第二黏著層之厚度係不超過10微米。