本開示の半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、第1実施形態に係る半導体デバイスの例として、電界効果トランジスタ(以下、単にトランジスタと称する)1Aの構成を示す平面図である。図2はトランジスタ1Aの底面図である。図3は図1のIII-III線に沿った断面図である。図4は図1のIV-IV線に沿った断面図である。図5は図1のV-V線に沿った断面図である。これらの図に示すように、トランジスタ1Aは、基板3、絶縁膜5~9、ゲート電極21、ソース電極22、ドレイン電極23、ゲートパッド31、ソース配線32、ドレイン配線33、フィールドプレート35(図5を参照)、金属ビア44(図3を参照)、裏面金属膜45、及びポリイミド壁46Aを備える。なお、図1は絶縁膜5~9の図示を省略している。
基板3は、矩形の平面形状を有する板状の部材であって、平坦な主面3aと、主面3aの反対側に位置する平坦な裏面3bとを有する。また、基板3は、一対の側面3d,3eと、一対の側面3f,3gとを有する。一対の側面3d,3eは主面3aに沿う或る方向D1において互いに対向しており、方向D1と交差(例えば直交)する方向D2に沿って延びている。また、一対の側面3f,3gは方向D2において互いに対向しており、一対の側面3d,3e同士を繋いで、方向D1に沿って延びている。一対の側面3d,3eは、主面3aの法線方向から見て矩形の基板3の一対の辺を成し、一対の側面3f,3gは、該一対の辺を繋ぐ別の一対の辺を成す。
基板3は、成長基板30と、成長基板30上に形成された窒化物半導体層4とを含む。成長基板30は、例えばSiC基板であって、裏面3bを含む。成長基板30は、窒化物半導体層4のエピタキシャル成長のために用いられる。
窒化物半導体層4は、成長基板30上に形成されたエピタキシャル層である。窒化物半導体層4は、基板3の主面3aを構成する。トランジスタ1Aが高電子移動度トランジスタ(HEMT)である場合、窒化物半導体層4は、例えば、主面3aに接するAlNバッファ層と、AlNバッファ層上に設けられたGaNチャネル層と、GaNチャネル層上に設けられたAlGaN(若しくはInAlN)バリア層と、バリア層上に設けられたGaNキャップ層とを有する。AlNバッファ層はアンドープであり、その厚さは例えば10~20nmの範囲内である。GaNチャネル層はアンドープであり、その厚さは例えば0.4~1.2μmの範囲内である。バリア層の厚さは例えば10~30nmの範囲内である。但し、InAlNバリア層の場合、その厚さは20nmよりも小さく設定される。GaNキャップ層はn型であり、その厚さは例えば5nmである。
絶縁膜5~9は、窒化物半導体層4上に位置する絶縁性の積層構造体を構成する。絶縁膜5~9は、主面3a上のほぼ全面にわたって設けられている。絶縁膜5~9は、例えばSiN、SiO2、SiONなどのシリコン化合物を主に含んで構成される。なお、本実施形態では絶縁膜5~9は互いに接しているが、少なくとも1つの層間に他の層が設けられてもよい。
ソース電極22は、窒化物半導体層4上に複数設けられており、絶縁膜5に形成されたソース開口51(図5を参照)を通じて窒化物半導体層4とオーミック接触を成す。図1に示すように、複数のソース電極22は方向D2に沿って並んでおり、各ソース電極22の平面形状は、方向D1を長手方向とする長方形状を呈する。ソース電極22は、例えばTi層、Al層及びTi層(又はTa層、Al層及びTa層)からなる積層構造が合金化されて成り、主にAlを含む。
ドレイン電極23は、窒化物半導体層4上に複数設けられており、絶縁膜5に形成されたドレイン開口52(図5を参照)を通じて窒化物半導体層4とオーミック接触を成す。図1に示すように、複数のドレイン電極23は、方向D2においてソース電極22と交互に並んでおり、各ドレイン電極23の平面形状は、方向D1を長手方向とする長方形状を呈する。ドレイン電極23もまた、例えばTi層、Al層及びTi層(又はTa層、Al層及びTa層)からなる積層構造が合金化されて成り、主にAlを含む。
ゲート電極21は、窒化物半導体層4上に設けられる複数の部分(フィンガ部)と、該フィンガ部から、基板3の一方の側面3dに向けて延在する部分とを含む。各ゲート電極21のフィンガ部は、方向D1に沿って延びており、ソース電極22とドレイン電極23との間に位置する。これらのゲート電極21のフィンガ部は、絶縁膜5に形成されたゲート開口53(図5を参照)を通じて窒化物半導体層4とショットキ接触を成す。ゲート電極21と窒化物半導体層4との方向D2における接触幅(ゲート長)は、例えば0.5μmである。ゲート電極21は、Ni層と、該Ni層上のAu層とを含む積層構造を有する。一例ではNi層は窒化物半導体層4に接しており、Au層はNi層に接している。或いは、Ni層とAu層との間にPd層が介在してもよい。
フィールドプレート35は、ゲート電極21に沿って設けられる金属膜である。図5に示すように、フィールドプレート35とゲート電極21との間には、絶縁膜7が介在している。フィールドプレート35は、例えばTi層(又はTa層)とAu層との積層構造を有する。
ゲートパッド31は、本実施形態における電極パッドの例である。ゲートパッド31は、ゲート電極21の側面3d寄りの部分上に設けられた金属膜であり、絶縁膜7,8に形成された開口56(図4を参照)を介してゲート電極21と接することによりゲート電極21と電気的に低抵抗にて接続されている。本実施形態では、複数のゲートパッド31が、基板3の側面3dに沿って方向D2に並んで設けられている。各ゲートパッド31は、ボンディングワイヤを介して外部配線と電気的に接続される。そのため、図4に示すように各ゲートパッド31の表面は絶縁膜9の開口から露出している。各ゲートパッド31は、例えばTiW層と、TiW層上のAu層とを含む積層構造を有する。
ソース配線32は、窒化物半導体層4上に設けられた金属膜である。ソース配線32は、側面3dに沿って複数のゲートパッド31と交互に並んで設けられた複数の部分(パッド部)32aと、複数のソース電極22それぞれの上に延び、各ソース電極22を覆う複数の部分(フィンガ部)32bとを有する。ソース配線32は、フィンガ部32bにおいて各ソース電極22と接することにより各ソース電極22と電気的に低抵抗にて接続されている。また、ゲートパッド31と並んで設けられたソース配線32のパッド部32aは、図3に示すように、絶縁膜9の開口から露出し、基板3を貫通する金属ビア44を介して、裏面金属膜45と電気的に接続されている。なお、本実施形態のソース配線32のパッド部32aは、窒化物半導体層4に接する下層36を含む。下層36は、金属ビア44を形成するための貫通孔3cを基板3に形成する際に、エッチングを停止するために用いられる。下層36は、例えばゲート電極21と同じ積層構造を有する。各ソース配線32における下層36を除く残部は、ゲートパッド31と同様の積層構造、例えばTiW層と、TiW層上のAu層とを含む積層構造を有する。この積層構造は、下層36の周囲において窒化物半導体層4と接している。
金属ビア44は、基板3(成長基板30及び窒化物半導体層4)を裏面3bから主面3aまで貫通する貫通孔3c内に設けられた配線であり、基板3の裏面3b上からソース配線32の下層36に達し、下層36に接している。金属ビア44は、裏面3b上に設けられる裏面金属膜45とソース電極22とを、ソース配線32を介して電気的に低抵抗で接続するために設けられる。グランド電位(基準電位)に規定されたベース部材上にトランジスタ1Aが実装される際、該ベース部材と裏面金属膜45とは、焼結型銀ペースト等の導電接合材を介して電気的に接続される。これにより、ソース電極22にグランド電位が与えられる。
図2に示すように、裏面金属膜45の平面形状は、裏面3bの相似形を有しており、本実施形態では矩形状を呈している。裏面金属膜45の外周縁は、基板3の側面3d~3gに沿い、基板3の側面3d~3gに対して間隔をあけて設けられている。基板3の側面3d~3gと裏面金属膜45との間隔L1は、例えば250~300μmの範囲内である。裏面金属膜45の厚さt1(図3を参照)は、例えば3~10μmの範囲内である。裏面金属膜45は、例えばTiW層と、TiW層上のAu層とを含む積層構造を有する。
ドレイン配線33は、窒化物半導体層4上に設けられた金属膜である。ドレイン配線33は、ゲートパッド31及びソース配線32と同様の積層構造、例えばTiW層と、TiW層上のAu層とを含む積層構造を有する。ドレイン配線33は、複数のドレイン電極23それぞれの上に延び、各ドレイン電極23を覆う複数の部分(フィンガ部)33bを有し、各ドレイン電極23と接することにより各ドレイン電極23と電気的に低抵抗にて接続されている。また、側面3e寄りに位置するドレイン配線33の部分33a(ドレインパッド)は、本実施形態における電極パッドの別の例であって、側面3eに沿って配置され、例えば方向D2を長手方向とする長方形状を呈している。ドレイン配線33の部分33aは、ボンディングワイヤを介して外部配線と電気的に接続される。そのため、ドレイン配線33の部分33aの表面は絶縁膜9の開口から露出している。
ポリイミド壁46Aは、ポリイミドからなる土手状の構造物であり、基板3の側面3d~3gと裏面金属膜45との間の裏面3b上に設けられ、裏面金属膜45の縁に沿って延在している。なお、図1ではポリイミド壁46Aを隠れ線(破線)により示している。本実施形態のポリイミド壁46Aは、裏面3bに接しており、基板3の側面3d~3g及び裏面金属膜45の双方に対して間隔をあけて設けられている。基板3の側面3d~3gとポリイミド壁46Aとの間隔L2は、少なくとも100μmである。また、裏面金属膜45とポリイミド壁46Aとの間隔L3は、例えば50~100μmの範囲内である。図3に示すように、裏面3bを基準とするポリイミド壁46Aの厚さt2は、裏面金属膜45の厚さt1よりも厚い。厚さt1は、例えば3~10μmの範囲内である。一実施例では、厚さt1は10μmである。ポリイミド壁46Aの延在方向と直交する方向における幅Wは、例えば50~100μmの範囲内である。ポリイミド壁46Aの延在方向に垂直な断面の形状は、例えば正方形状、長方形状、台形状、半円状など様々な形状であることができる。
図2に示すように、本実施形態のポリイミド壁46Aは、矩形状の裏面3bの四辺に沿って延びており、矩形枠の平面形状を有している。具体的には、ポリイミド壁46Aは、方向D1において互いに対向する裏面3bの一対の辺のうち一方の辺(側面3d)に沿って延びる部分46aと、他方の辺(側面3e)に沿って延びる部分46bとを含んで構成されている。更に、本実施形態のポリイミド壁46Aは、該一対の辺を繋ぐ別の一対の辺のうち一方の辺(側面3f)に沿って延びる部分46cと、他方の辺(側面3g)に沿って延びる部分46dとを含んで構成されている。これらの部分46a~46dはそれぞれの端部において相互に接続しており、全体として矩形枠の形状を呈している。但し、部分46c,46dは、延在方向の途中で切れている不連続部46e,46fをそれぞれ有する。不連続部46e,46fは、例えば方向D1における部分46c,46dの中央部に形成される。
以上の構成を備える本実施形態のトランジスタ1Aを作製する方法について説明する。まず、ウェハ状の成長基板30上に窒化物半導体層4を形成して、ウェハ状の基板3を作製する。具体的には、まずウェハ状の成長基板30上にAlNバッファ層をエピタキシャル成長し、その上にGaNチャネル層をエピタキシャル成長し、その上にAlGaN(若しくはInAlN)バリア層をエピタキシャル成長し、その上にGaNキャップ層をエピタキシャル成長する。そして、窒化物半導体層4の活性領域以外の部分にAr+をイオン注入することにより、不活性領域を形成する。こうして、ウェハ状の基板3が作製される。
図6の(a)は、ウェハ状の基板3の主面3aの一部を拡大して示す平面図である。図6の(b)は、ウェハ状の基板3の裏面3bの一部を拡大して示す底面図である。図6の(a)に示すように、ウェハ状の基板3は、スクライブ領域3h(図においてハッチングにて示す)を主面3aに有する。スクライブ領域3hは、方向D1及びD2に沿って延びる格子状の平面形状を有する。スクライブ領域3hによって画定される複数の領域3iは、トランジスタ1Aが形成されるデバイス領域であって、それぞれ矩形である。各領域3iには、少なくとも一つの活性領域が含まれる。また、図6の(b)に示すように、ウェハ状の基板3の裏面3bは、スクライブ領域3hを裏面3bに投影した領域3j(第1領域、図においてハッチングにて示す)を含む。領域3jは、スクライブ領域3hと同様に、方向D1及びD2に沿って延びる格子状の平面形状を有する。
図7~図11は、トランジスタ1Aの作製方法に含まれる前半の各工程を示す断面図である。図7~図11において、(a)は図1のIII-III線に対応する断面を示し、(b)はIV-IV線に対応する断面を示し、(c)はV-V線に対応する断面を示す。
図7の(a)~(c)に示すように、基板3の主面3a上に絶縁膜5を堆積する。例えば絶縁膜5がSiN等のシリコン化合物からなる場合、絶縁膜5をプラズマCVD法または減圧CVD(LPCVD)法により堆積する。LPCVDの場合、その成膜温度は例えば850℃であり、成膜圧力は例えば10Pa以下である。成膜原料は例えばNH3及びSiH2Cl2である。プラズマCVD法を採用する場合には、その成膜条件として、温度300℃、原料ガスとしてSiH4およびNH3、希釈ガスとしてN2、プラズマ生成装置としてRF周波数13.56MHz、パワー50W、等を選択することができる。絶縁膜5の厚さは例えば60~100nmの範囲内であり、一実施例では60nmである。
続いて、図8の(c)に示すように、ソース電極22に対応するソース開口51、及びドレイン電極23に対応するドレイン開口52を絶縁膜5に形成する。具体的には、これらのソース開口51及びドレイン開口52に対応する開口パターンを有するレジストマスクを絶縁膜5上に形成し、該開口パターンを通じて絶縁膜5をエッチングすることにより、これらのソース開口51及びドレイン開口52を形成する。その後、リフトオフ法を用いて、ソース電極22をソース開口51内に形成し、ドレイン電極23をドレイン開口52内に形成する。すなわち、上記レジストマスクを残した状態で、ソース電極22およびドレイン電極23のための各金属層(例えばTi/Al/Ti、またはTa/Al/Ta)を物理蒸着法などを用いて順に堆積する。各Ti層(またはTa層)の厚さは例えば10~30nmの範囲内(一実施例では10nm)であり、Al層の厚さは例えば200~400nmの範囲内(一実施例では300nm)である。レジストマスク上に堆積した金属材料をレジストマスクとともに除去したのち、500~600℃(一実施例では550℃)の範囲内の温度で熱処理(アニール)を行い、ソース電極22およびドレイン電極23の合金化を行う。500~600℃の範囲内の温度を維持する時間は、例えば1分である。
続いて、図8の(a)~(c)に示すように、絶縁膜5、ソース電極22及びドレイン電極23を覆う絶縁膜6を堆積する。例えば絶縁膜6がSiN等のシリコン化合物からなる場合、絶縁膜6をプラズマCVD法により堆積する。成膜温度は例えば300℃であり、成膜原料は例えばNH3及びSiH4である。絶縁膜6の厚さは例えば100nmである。
続いて、ゲート電極21及びソース配線32の下層36を形成する。まず、絶縁膜6上に、電子ビーム(EB)用のレジストを堆積し、EB描画によって該EBレジストにゲート電極21及び下層36のための開口パターンを形成する。次に、EBレジストの開口パターンを介して絶縁膜6及び絶縁膜5を連続してエッチングすることにより、図9の(b),(c)に示すように、絶縁膜5,6を貫通するゲート開口53及び開口54を形成して窒化物半導体層4を露出させる。その後、リフトオフ法を用いて、ゲート電極21をゲート開口53内に形成すると同時に、ソース配線32の下層36を開口54内に形成する。すなわち、EBレジストを残した状態で、ゲート電極21および下層36のための各金属層(例えばNi/AuまたはNi/Pd/Au)を物理蒸着法などを用いて順に堆積する。Ni層の厚さは例えば70~150nmの範囲内(一実施例では100nm)であり、Pd層の厚さは例えば50~100nmの範囲内(一実施例では50nm)であり、Au層の厚さは例えば300~700nmの範囲内(一実施例では500nm)である。その後、EBレジスト上に堆積した金属材料をEBレジストとともに除去する。
続いて、図10の(a)~(c)に示すように、絶縁膜7を堆積する。当初、絶縁膜7は主面3a上の全面に形成され、絶縁膜6、ゲート電極21及び下層36を覆う。例えば絶縁膜7がSiN等のシリコン化合物からなる場合、絶縁膜7をプラズマCVD法により堆積する。成膜温度は例えば300℃であり、成膜原料は例えばNH3及びSiH4である。絶縁膜7の厚さは例えば100nmである。
続いて、図10の(c)に示すように、ゲート電極21のフィンガ部に沿って、フィールドプレート35を絶縁膜7上に形成する。この工程では、フィールドプレート35を例えばリフトオフ法を用いて形成する。すなわち、フィールドプレート35の平面形状に対応する開口パターンを有するレジストマスクを形成し、フィールドプレート35のための各金属層(例えばTi(またはNi)/Au)を物理蒸着法などを用いて順に堆積する。一実施例では、Ti層(またはNi層)の厚さは10nmであり、Au層の厚さは200nmである。その後、レジストマスク上に堆積した金属材料をレジストマスクとともに除去する。
続いて、絶縁膜7及びフィールドプレート35を覆う絶縁膜8を堆積する。当初、絶縁膜8は主面3a上の全面に形成される。例えば絶縁膜8がSiN等のシリコン化合物からなる場合、絶縁膜8をプラズマCVD法により堆積する。成膜温度は例えば300℃であり、成膜原料は例えばNH3及びSiH4である。
続いて、図10の(a)に示すように、下層36上の絶縁膜7,8をエッチングにより除去して開口59を形成し、下層36を露出する。同時に、図10の(c)に示すように、ソース配線32及びドレイン配線33に対応する領域の絶縁膜5~8をエッチングにより除去して開口57,58を形成し、ソース電極22及びドレイン電極23を露出する。同時に、図10の(b)に示すように、ゲートパッド31に対応する領域の絶縁膜7,8をエッチングにより除去して開口55を形成し、ゲート電極21を露出する。具体的には、上記の各開口55,57~59に対応する開口パターンを有するレジストマスクを絶縁膜8上に形成し、該開口パターンを通じて絶縁膜5~8をエッチングすることにより、上記の各開口を形成する。
また、この工程では、ゲートパッド31のための開口55、ソースパッド32aのための開口、及びドレイン配線33の部分33aのための開口を、図6に示したスクライブ領域3hに沿って形成する。具体的には、側面3dを形成する為のスクライブ領域3hの部分に沿って、ゲートパッド31のための開口55と、ソースパッド32aのための開口とを交互に配置する。また、側面3eを形成する為のスクライブ領域3hの部分に沿って、ドレイン配線33の部分33aのための開口を形成する。
レジストマスクを除去したのち、図11の(a)~(c)に示すように、ゲートパッド31、ソース配線32、及びドレイン配線33を一括して形成する。この工程では、図6に示したスクライブ領域3hに沿って、ゲートパッド31、ソースパッド32a、及びドレイン配線33の部分33aを配置する。具体的には、側面3dを形成する為のスクライブ領域3hの部分に沿ってゲートパッド31とソースパッド32aとを交互に配置するとともに、側面3eを形成する為のスクライブ領域3hの部分に沿ってドレイン配線33の部分33aを配置する。
そのために、まず、主面3a上の全面に、シード金属層(Ti/TiW/Ti/Au)をスパッタ法により形成する。各Ti層の厚さは例えば10nmであり、TiW層の厚さは例えば100nmであり、Au層の厚さは例えば100nmである。次に、ゲートパッド31、ソース配線32、及びドレイン配線33の各形成予定領域に開口を有するレジストマスクをシード金属層上に形成する。そして、電解めっき処理を行い、Au層をレジストマスクの開口内に形成する。このとき、Au層の厚さは例えば3μmである。めっき処理の後、レジストマスクを除去し、露出したシード金属層を除去する。こうして、上述したゲートパッド31、ソース配線32、及びドレイン配線33が一括して形成される。
続いて、主面3a上の全面に絶縁膜(パシべーション膜)9を堆積する。例えば絶縁膜9がSiN等のシリコン化合物からなる場合、絶縁膜9をプラズマCVD法により堆積する。成膜温度は例えば300℃であり、成膜原料は例えばNH3及びSiH4である。その後、ゲートパッド31上、ソースパッド32a上、及びドレイン配線33の部分33a上に絶縁膜9の開口を形成して、これらを露出させる。以上により、主面3a側のプロセスが完了する。
図12~図15は、トランジスタ1Aの作製方法に含まれる後半の各工程の断面を示す模式図である。なお、図12~図15では、下層36を除く他の主面3a上の構造の図示を省略している。続いて、図12の(a)に示すように、主面3a上に保護用のレジスト61をスピンコートにより形成し、該レジスト61によって主面3a上の全ての構成物を覆う。次に、レジスト61に支持基板62を貼り付ける。支持基板62は例えばSiO2からなる。続いて、基板3の裏面3bの研磨を行い、基板3を薄化する。このとき、例えば厚さ500μmの成長基板30を100μmまで薄くする。
続いて、図12の(b)に示すように、基板3の裏面3b上及び側面上に、シード金属膜63(例えばTiW/Au)を例えばスパッタ法により形成する。そして、下層36と対向する位置にレジストパターン65を形成したのち、図12の(c)に示すように、Niのめっき処理を行うことによりNiマスク64を形成する。その後、図13の(a)に示すように、レジストパターン65を除去し、シード金属膜63の露出した部分をエッチングして除去する。これにより、下層36と対向する裏面3bの領域が、Niマスク64の開口を通じて露出する。なお、シード金属膜63がTiW/Auからなる場合、フッ素系ガスによる反応性イオンエッチング(RIE)によりシード金属膜63を容易に除去できる。
続いて、Niマスク64の開口を介して基板3(成長基板30及び窒化物半導体層4)のエッチングを行うことにより、基板3を貫通する孔3c(図3を参照)を形成する。この工程では、反応性イオンエッチング(RIE)により孔3cを形成する。具体的には、図13の(b)に示すように、まずフッ素系ガスを用いたRIEにより成長基板30をエッチングする。成長基板30を全てエッチングした段階でNiマスク64を除去する(図13の(c))。次いで、反応性ガスを変更し、塩素系ガスを用いたRIEにより窒化物半導体層4をエッチングする(図14の(a))。
下層36はNi層及びNi層上のAu層を含んでおり、窒化物半導体層4のエッチングが進行すると先ずNi層が露出する。このとき、Ni層は塩素系ガスによって僅かにエッチングされるが、塩素系ガスによるNiのエッチング速度は、塩素系ガスによる窒化物半導体のエッチング速度よりも格段に小さい。故に、下層36においてエッチングを停止することができる。なお、スパッタ効果によりNi層が除去されたとしても、Ni層よりも格段に厚いAu層がNi層上に設けられているので、塩素系ガスによるエッチングはAu層において確実に停止する。こうして、基板3の裏面3bから下層36に達する貫通孔3cが形成され、貫通孔3cを通じて下層36が裏面3b側に露出する。
なお、上記のエッチング工程では、成長基板30を全てエッチングした段階でNiマスク64を除去し、次いで塩素系ガスにより窒化物半導体層4をエッチングしている。Niマスク64は次の工程までに除去される必要があるが、貫通孔3cを形成した直後では、貫通孔3c内において下層36のNi層が露出している。その状態でNiマスク64の除去工程を実施すると、下層36のNi層も同時に除去されることとなる。故に、下層36のNi層が露出する前、すなわち成長基板30のエッチングが終了後且つ窒化物半導体層4のエッチング開始前に、Niマスク64を除去する。
なお、窒化物半導体層4をエッチングする際、成長基板30から連続してフッ素系ガスによりエッチングを行い、そのスパッタリング効果によって窒化物半導体層4をエッチングすることも可能である。
続いて、図14の(b)に示すように、基板3の裏面3b上及び貫通孔3cの内面上(露出した下層36上を含む)に、シード金属膜66(例えばTiW/Au)を例えばスパッタ法により形成する。そして、スクライブ領域3h(図6の(a)を参照)と重なる領域3j(図6の(b)を参照)上に、レジストパターン67を形成する。このとき、レジストパターン67の延在方向と直交する方向の幅を、領域3jの幅(すなわちスクライブ領域3hの幅)よりも大きくする。言い換えると、裏面3bの法線方向から見て、領域3jはレジストパターン67内に包含され、領域3jの縁はレジストパターン67の内側に位置する。
その後、図14の(c)に示すように、レジストパターン67から露出したシード金属膜66に対して電解めっき処理を行うことにより、裏面金属膜45を裏面3b上に形成するとともに、裏面3bから下層36に達する金属ビア44を貫通孔3c内に形成する。レジストパターン67の幅が領域3jの幅よりも大きいので、裏面金属膜45は、領域3jから間隔をあけて形成される。その後、図15の(a)に示すように、レジストパターン67を除去し、露出したシード金属膜66をフッ素系ガスによりエッチング(例えばRIE)して除去する(図15の(b))。
続いて、図15の(c)に示すように、領域3jと裏面金属膜45との間の領域(第2領域)上に、裏面金属膜45の縁に沿って延在するポリイミド壁46Aを塗布により形成する。ポリイミド壁46Aの塗布方法は、例えばスクリーン印刷である。本実施形態では、基板3の側面3d,3eのそれぞれに対応する領域3jの各部分に沿って、ポリイミド壁46Aの各部分46a,46b(図2を参照)を形成する。また、基板3の側面3f,3gのそれぞれに対応する領域3jの各部分に沿って、ポリイミド壁46Aの各部分46c,46d(図2を参照)を形成する。
この工程では、ポリイミド壁46Aを、領域3j及び裏面金属膜45の双方に対し間隔をあけて形成する。これにより、図2に示したように、完成後のトランジスタ1Aの基板3の側面3d~3gとポリイミド壁46Aとの間、及び、ポリイミド壁46Aと裏面金属膜45との間において、基板3の裏面3bが露出することとなる。また、この工程では、基板3の側面3f,3gのそれぞれに対応する領域3jの各部分に沿って形成されるポリイミド壁46Aの部分46c,46dそれぞれに、不連続部46e,46fそれぞれを形成する。このような不連続部46e,46fを設けることによって、スクリーン印刷の際に、ポリイミド壁46Aの内側に位置するマスクを支持することができる。
続いて、保護用のレジスト61を除去して基板3の主面3a側の構成物と支持基板62とを分離する(図16の(a))。そして、熱処理を行ってポリイミド壁46Aを硬化(キュア)する。熱処理の温度は例えば250℃であり、熱処理時間は例えば1時間である。その後、基板3の裏面3b側をエキスパンディングテープに貼り付け、スクライブ領域3hに沿って切断(ダイシング)を行い、複数の領域3i(デバイス領域、図6(a)を参照)を相互に分離することにより、デバイス領域をそれぞれ含む複数の半導体チップを作製する(図16の(b))。以上の工程を経て、本実施形態のトランジスタ1Aが完成する。
以上に説明した本実施形態のトランジスタ1Aによって得られる効果について、従来の課題と共に説明する。通常、裏面金属膜45は、導電接合材を介して金属製のベース部材に導電接合される。多くの場合、ベース部材は基準電位(グランド電位)に設定される。この場合、ゲート電極21に基準電位よりも低い負の電圧が印加されると、ゲートパッド31とベース部材との間には、ゲートパッド31側を負とする電界が生じる。多湿環境下においては、この電界に起因して、導電接合材に含まれる金属(例えばAg,Au,Cuなど)のイオンマイグレーションが生じ易い。イオンマイグレーションとは、イオン化した金属が電界間の物質の表面を移動する現象である。金属イオンは、電界に引かれて移動し、何らかの理由によりイオン化状態から金属に戻り、蓄積することでデンドライト(樹枝)を形成する。導電接合材から金属のデンドライトが成長してゲートパッド31と裏面金属膜45とが短絡すると、トランジスタの動作不良に繋がる。
近年、GaNやSiC、Ga2O3などを主な半導体材料とするワイドギャップ半導体の開発が盛んであり、実用化されつつある。ワイドギャップ半導体は耐電圧が高いことから、電源電圧を高めて移動度を上げたり、電極間寄生容量を減らしたりすることで半導体の性能が高まる。このため、ワイドギャップ半導体では上記の電界が強くなり、イオンマイグレーションが起き易い。
そこで、本実施形態のトランジスタ1Aでは、裏面金属膜45が裏面3b上において基板3の側面3d~3gから間隔をあけて設けられるとともに、側面3d~3gと裏面金属膜45との間の裏面3b上に、裏面金属膜45の縁に沿って延在するポリイミド壁46Aが設けられている。導電接合材からのデンドライトの成長は、ポリイミド壁46Aによって妨げられる。故に、導電接合材に含まれる金属のイオンマイグレーションによる、裏面金属膜45とゲートパッド31との短絡を低減することができる。
本実施形態のように、ポリイミド壁46Aを領域3jに対し間隔をあけて形成し、基板3の側面3d~3gとポリイミド壁46Aとの間に基板3の裏面3bが露出してもよい。この場合、ポリイミド壁46Aが確実に基板3の裏面3b上に直接形成される。間隔をあけない場合には、プロセスばらつきによりポリイミド壁46Aが裏面金属膜45の上に形成される可能性が増す。裏面金属膜45のポリイミドに対する密着性は低い。また、この場合、基板3の側面3d~3gとポリイミド壁46Aとの間隔は少なくとも100μmであってもよい。これにより、焼結金属型銀ペースト等の導電接合部材がポリイミド壁46Aを這い上がっても、ゲートパッド31までにさらに100μmの距離が残されており、ゲートパッド31がグランド電位に短絡する可能性が低下する。
本実施形態のように、ポリイミド壁46Aを裏面金属膜45に対し間隔をあけて形成し、裏面金属膜45とポリイミド壁46Aとの間において基板3の裏面3bが露出してもよい。この場合、ポリイミドとの密着性が劣るAuを主な構成材料とする裏面金属膜45とポリイミド壁46Aとが互いに接しないので、ポリイミド壁46Aの剥がれを低減することができる。
本実施形態のように、ポリイミド壁46Aの延在方向と直交する方向の幅Wは50~100μmの範囲内であってもよい。この場合、導電接合材からのデンドライトの成長を十分に阻止することができる。
本実施形態のように、トランジスタ1Aの平面形状は矩形であり、該矩形の互いに対向する一対の辺のうち一方の辺(側面3d)に沿ってゲートパッド31が配置され、一対の辺のうち他方の辺(側面3e)に沿ってドレイン配線33が配置され、少なくとも一方の辺(側面3d)に沿ってポリイミド壁46Aを形成してもよい。上述したように、ゲートパッド31には負のバイアス電圧が印加されることがある。ゲートパッド31が配置される辺(側面3d)に沿ってポリイミド壁46Aを形成することにより、ゲートパッド31と裏面金属膜45との短絡を効果的に低減できる。
本実施形態のように、他方の辺(側面3e)に沿ってポリイミド壁46Aを更に形成してもよい。ドレインパッド33a側ではイオンマイグレーションは生じないが、導電接合部材がトランジスタ1Aからはみ出さないので、他の回路部品をトランジスタ1Aに最近接させて配置することができる。導電接合部材のはみ出しに基づく実装領域の制限を緩和することができ、かつ、他の回路部品をトランジスタ1Aに最近接させて配置することにより、高周波特性の劣化を抑制することができる。
本実施形態のように、別の一対の辺(側面3f,3g)に沿ってポリイミド壁46Aを更に形成してもよい。これにより、側面3f,3gにおけるデンドライトの成長を阻止して、ゲートパッド31(及びドレイン配線33)と裏面金属膜45との短絡をより効果的に低減できる。
(変形例)
図17の(a)及び(b)は、上記実施形態のポリイミド壁の変形例を示す図である。図17の(a)に示すポリイミド壁46Bは、上記実施形態のポリイミド壁46Aの部分46aと、部分46c,46dのうち不連続部46e,46fよりも部分46a側の部分とを含んで構成され、部分46bと、部分46c,46dのうち不連続部46e,46fよりも部分46b側の部分とは含んでいない。このような形態であっても、上記実施形態と同様に、導電接合材に含まれる金属のイオンマイグレーションによる、裏面金属膜45とゲートパッド31との短絡を低減することができる。
また、図17の(b)に示すポリイミド壁46Cは、上記実施形態の不連続部46e,46fを含んでおらず、部分46c,46dが連続して構成されている。言い換えると、ポリイミド壁46Cは裏面金属膜45を四方から隙間無く囲む。このような形態であっても、上記実施形態と同様の作用効果を奏することができる。なお、この例では、ポリイミド壁46Cの内側のマスクを支持することができないため、スクリーン印刷を適用できない。したがって、例えば感光性のポリイミドを塗布してパターン露光(フォトリソグラフィ)を行う等の方法を用いるとよい。
(第2実施形態)
図18は、第2実施形態に係る半導体装置100の構成を示す平面図である。図18では、半導体装置100の蓋を外した状態を示している。この半導体装置100は、第1実施形態のトランジスタ1A、パッケージ101、入力整合回路106、出力整合回路108、及び出力キャパシタ109を備える。トランジスタ1A、入力整合回路106、出力整合回路108、及び出力キャパシタ109は、パッケージ101に収容されている。パッケージ101は、ハーメチックシールが行われない非気密構造を有する。
パッケージ101は、ベース103、側壁104、2つの入力リード150、2つの出力リード160を備える。ベース103は、金属製の平坦な主面103aを有する板状の部材である。ベース103は、例えば銅、銅とモリブデンの合金、銅とタングステンの合金、あるいは、銅板、モリブデン板、タングステン板、銅とモリブデンの合金板、銅とタングステンの合金板による積層材から成る。ベース103の基材の表面には、ニッケルクロム(ニクロム)-金、ニッケル-金、ニッケル-パラジウム-金、銀若しくはニッケル、又は、ニッケル-パラジウム等のメッキが施されている。金、銀及びパラジウムがメッキ材であり、NiCr及びNi等がシード材である。メッキ材のみの場合よりもメッキ材及びシード材を含む場合の方が密着性を高めることができる。ベース103の厚さは、例えば、0.5~1.5mmである。ベース103の平面形状は、例えば長方形状である。
側壁104は、誘電体としてのセラミックからなる略長方形状の枠状の部材である。側壁104は、ベース103の主面103aに沿う方向D1において互いに対向する一対の部分141,142と、方向D1と交差する方向D2において互いに対向する一対の部分143,144とを有する。部分141,142は方向D2に沿って互いに平行に延在しており、部分143,144は方向D2に沿って互いに平行に延在している。延在方向に垂直な各部分141~144の断面は長方形状または正方形状である。主面103aの法線方向における側壁104の高さは、例えば0.5~1.0mmである。側壁104は、例えば銀ロウなどの接合材を介してベース103の主面103aに接合されている。
入力リード150及び出力リード160は、金属製の板状の部材であって、一例では銅、銅合金、または鉄合金の金属薄板である。入力リード150は、その方向D1における一端部が、側壁104の部分141の上面に接合されている。入力リード150は、側壁104の部分141によって、ベース103の主面103aに対して絶縁されている。出力リード160は、その方向D1における一端部が、側壁104の部分142の上面に接合されている。出力リード160は、側壁104の部分142によって、ベース103の主面103aに対して絶縁されている。
トランジスタ1A、入力整合回路106、出力整合回路108、及び出力キャパシタ109は、ベース103の主面103a上における側壁104に囲まれる領域に搭載されている。トランジスタ1A、入力整合回路106、出力整合回路108、及び出力キャパシタ109は、側壁104の部分141からこの順で設けられている。入力整合回路106及び出力整合回路108は、例えば、セラミック基板の上面及び下面のそれぞれに電極を設けた平行平板型キャパシタである。
入力整合回路106、トランジスタ1A及び出力整合回路108は、例えば焼結型導電ペーストなどの導電接合材によりベース103上に固定される。導電接合材は、Ag、Au及びCuのうち少なくとも1つを含む。一実施例では、導電接合材は焼結型銀ペーストが焼結されたものである。トランジスタ1Aを固定する導電接合材は、トランジスタ1Aの裏面金属膜45とベース103の主面103aとの間に介在し、これらを電気的に接続するとともに強固に接合する。入力整合回路106はトランジスタ1Aの入力側に搭載され、出力整合回路108はトランジスタ1Aの出力側に搭載される。入力整合回路106とトランジスタ1Aの間、トランジスタ1Aと出力整合回路108の間、出力整合回路108と出力キャパシタ109の間、及び出力キャパシタ109と出力リード160の間のそれぞれは、図示しない複数のボンディングワイヤにより電気的に接続されている。
入力整合回路106は、入力リード150とトランジスタ1Aの間におけるインピーダンスのマッチングを行う。入力整合回路106の一端は、ボンディングワイヤを介して入力リード150と電気的に接続されている。入力整合回路106の他端は、ボンディングワイヤを介してトランジスタ1Aのゲートパッド31(図1を参照)と電気的に接続されている。
出力整合回路108は、トランジスタ1Aと出力リード160との間においてそのインピーダンスを調整し、出力リード160に現れる高周波信号の所望の出力を、最大効率で付与する。出力整合回路108の一端は、ボンディングワイヤを介してトランジスタ1Aのドレイン配線33の部分33a(図1を参照)と電気的に接続されている。出力整合回路108の他端は、ボンディングワイヤ及び出力キャパシタ109を介して出力リード160と電気的に接続されている。
この半導体装置100を製造する際には、上記実施形態による方法にて作製されたトランジスタ1Aを、ベース103上に、Agを含む導電接合材(例えば焼結型銀ペースト)を用いて実装する。具体的には、ベース103の主面103aにおける所定領域上に焼結型銀ペーストを塗布し、その上にトランジスタ1Aを配置する。そして、加熱処理を行う(例えばN2雰囲気下で200℃、1時間)。これにより、焼結型銀ペーストの溶剤が揮発し、Agを含む金属が焼結する。
本実施形態の半導体装置100は、第1実施形態のトランジスタ1Aを備える。従って、トランジスタ1Aとベース103の主面103aとの間に介在する導電接合材のイオンマイグレーションに起因するデンドライトの成長を阻止して、ベース103の主面103aとゲートパッド31との短絡を低減することができる。また、本実施形態のように、トランジスタ1Aを収容するパッケージ101が非気密構造である場合に、トランジスタ1Aの有用性がより顕著となる。
本発明による半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では電界効果トランジスタに本発明を適用したが、本発明は電界効果トランジスタに限らず様々な半導体デバイスに適用可能である。