JP7066778B2 - 高電子移動度トランジスタ（ｈｅｍｔ） - Google Patents

高電子移動度トランジスタ（ｈｅｍｔ） Download PDF

Info

Publication number
JP7066778B2
JP7066778B2 JP2020102756A JP2020102756A JP7066778B2 JP 7066778 B2 JP7066778 B2 JP 7066778B2 JP 2020102756 A JP2020102756 A JP 2020102756A JP 2020102756 A JP2020102756 A JP 2020102756A JP 7066778 B2 JP7066778 B2 JP 7066778B2
Authority
JP
Japan
Prior art keywords
layer
transistor
metal layer
drain
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020102756A
Other languages
English (en)
Other versions
JP2020150280A (ja
Inventor
サン リー，ウォン
Original Assignee
アールエフエイチアイシー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アールエフエイチアイシー コーポレイション filed Critical アールエフエイチアイシー コーポレイション
Publication of JP2020150280A publication Critical patent/JP2020150280A/ja
Application granted granted Critical
Publication of JP7066778B2 publication Critical patent/JP7066778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29009—Layer connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29025—Disposition the layer connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Description

本発明は、半導体デバイスに関し、より具体的には高電子移動度トランジスタに関する。
ヘテロ構造ＦＥＴ（ＨＦＥＴ）又は変調ドープＦＥＴ（ＭＯＤＦＥＴ）としても知られる高電子移動度トランジスタ（ＨＥＭＴ）は、電界効果トランジスタ（ＦＥＴ）の一種であり、ＨＥＭＴにおいては、チャネル層とその電子親和力がチャネル層のそれよりも小さいバリア層との間にヘテロ接合が形成される。ＨＥＭＴトランジスタは、通常のトランジスタよりも高いミリ波周波数に至る周波数で動作することができ、典型的に、例えば移動電話局間の電力増幅器（パワーアンプ）及び軍事用途のフェイズドアレイレーザなどの高周波及び高出力の製品に使用されている。
一般に、無線周波数（ＲＦ）域での動作用のＨＥＭＴは、通常のトランジスタよりも高いブレイクダウン電圧（絶縁破壊電圧）を必要とする。ここで、ブレイクダウン電圧は、トランジスタのゲートが扱うことができる最大電圧である。既存のＨＥＭＴでは、ブレイクダウン電圧を高めるために、ソースに接続されたゲートフィールドプレートが使用されてきた。しかしながら、最新のモバイル通信技術の出現により、より高いブレイクダウン電圧を持つＨＥＭＴの需要が絶えず増している。また、良好な線形性を得るためには、ゲート－ドレイン間容量（Ｃｇｄ）値が動的駆動域内でフラット（平坦）なままである必要がある。
また、高出力（ハイパワー）域で動作するように設計されたＨＥＭＴは、高い熱エネルギーを生成することがある。故に、それらは、負荷に大きい電流を送達することができるような低い出力抵抗と、高電圧に耐えるための良好なジャンクション絶縁とに関して設計される必要がある。ほとんどの熱エネルギーがヘテロ接合で生成されるので、熱エネルギーが非常に迅速に消散され、それにより過熱を防ぐように、このジャンクションの領域が可能な限り大きくされ得る。しかしながら、多くの高出力用途では、ＨＥＭＴのフォームファクタがデバイス領域のサイズに制限を課して、ＨＥＭＴが扱うことができる最大電力に対する制限をもたらし得る。
従って、高いブレイクダウン電圧、動的駆動域内でのフラットなＣｇｄ値、及び強化された放熱機構を有し、それにより、様々な用途において、特に無線周波数域において、最大電圧、線形性、及び電力定格を高めるＨＥＭＴが望まれる。
実施形態において、ＨＥＭＴのドレインの上方にドレインフィールドプレートが形成される。ドレインフィールドプレートは、ドレインパッドよりも大きい投影領域を持つ金属パッドを含む。ドレインフィールドプレートは、ゲート側のドレインパッドによって生成される電界の強度を低減させて、ＨＥＭＴのブレイクダウン電圧の上昇をもたらす。
実施形態において、ＳｉＮパッシベーション層を堆積させ、該ＳｉＮパッシベーション層をパターニングし、パターニングされたＳｉＮ層の上に金属層を堆積させることによって、ドレインフィールドプレートが形成される。ドレインフィールドプレート及びその下にある半導体層が、半導体中に空乏層を生成する金属－半導体（Ｍ－Ｓ）ショットキー接合を形成し、この空乏層がＨＥＭＴのブレイクダウン電圧を上昇させる。そして、ドレインフィールドプレートの形状を変えることにより、ゲート－ドレイン間容量（Ｃｇｄ）及びドレイン－ソース間容量（Ｃｄｓ）を制御することができ、ＨＥＭＴのＲＦ特性が高められる。
実施形態において、バルクリーク電流及びジャンクション温度（Ｔｊ）を低減させるようにＨＥＭＴが設計される。表側を処理すること（すなわち、基板の前面にトランジスタコンポーネントを形成すること）の完了を受けて、基板の裏面が、放熱を高めるように処理され得る。実施形態において、裏面処理は幾つかの工程を含む。先ず、活性領域の下の基板の部分が除去される（エッチングされる）。次いで、裏側表面全体にＳｉＮ層を堆積させることができ、該ＳｉＮ層の厚さは好ましくは約３５ｎｍである。次に、ソースの下のＡｌＧａＮ／ＧａＮエピタキシャル層を貫いてビアホールが作製される。ビアを通じて基板の裏面と前面上のソースとが電気的に接続されるように、例えばスパッタリングなどの好適プロセスによって、Ｔｉ／Ａｕからなる第１の金属層が裏側表面に堆積され、そして、該第１の金属層の上に、例えばＣｕ／Ａｕ、Ｃｕ／Ａｕ／Ｃｕ／Ａｕ、又はＣｕ／Ａｇ／Ａｕなどの複合構造を持つ第２の金属層を形成され得る。
実施形態において、この裏面処理は、活性領域の下に金属層が堆積される前に、活性領域の下の基板を除去し得る。例えばＳｉ又はサファイアなどの典型的な基板材料は、金属層よりも低い熱伝導率を有するので、この裏面処理は、ＨＥＭＴの熱伝導率を高めて、トランジスタコンポーネントのＴｊを低下させ得る。実施形態において、この裏面処理は、ＳｉＮ層が堆積される前に、活性領域の下の基板を除去してもよい。典型的な基板材料はＳｉＮよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を低減させ得る。
実施形態において、各ＨＥＭＴが、ウエハからダイシングされ（すなわち、個片化プロセスが実行され）、そして、従来の共晶ダイアタッチのプリフォームなしでパッケージに取り付けられ得る。これは、少なくとも１つの製造工程を削減し、それ故に製造コストを低減させる。実施形態において、表面実装デバイス（ＳＭＤ）リフロー方法を用いて、ダイをパッケージに取り付け得る。
典型的に、従来のダイボンディングプロセスは、空気ボイドの問題に遭遇することになり、その空気ボイドが熱伝導率を低下させてトランジスタの信頼性に悪影響を及ぼす。実施形態では、ビアホール及び基板の凹所領域を充填するように裏面にはんだペーストが付与され、ダイボンディングプロセス中の空気ボイドの形成が未然に防止される。
その例が添付図面に示されることがある本発明の実施形態を参照する。これらの図は、限定するものではなく、例示的なものであることが意図される。本発明は、概してこれらの実施形態の文脈にて記述されるが、理解されるべきことには、本発明の範囲をこれら特定の実施形態に限定することは意図されていない。
図１－５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。 図１－５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。 図１－５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。 図１－５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。 図１－５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。 本発明の実施形態に従った、パッシベーション層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、コンタクトオープンを形成する例示的なプロセスを示している。 本発明の実施形態に従った、ゲートフィールドプレート及びドレインフィールドプレートを形成する例示的なプロセスを示している。 本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。 本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。 本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。 図１２及び１３は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。 図１２及び１３は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。 本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。 本発明の実施形態に従った、基板をエッチングする例示的なプロセスを示している。 本発明の実施形態に従った、ＳｉＮ層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、ビアホールを生成する例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。 本発明の実施形態に従った、ＨＥＭＴウエハの裏面を処理する例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。 本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。
以下の記載では、説明の目的で、本開示の理解を提供するために具体的詳細が記載される。しかしながら、当業者に明らかなことには、本開示はこれらの詳細を用いずに実施されることができる。また、当業者が認識することには、以下に記述される本開示の実施形態は、例えばプロセス、装置、システム、デバイス、又は有形のコンピュータ読み取り可能媒体上の方法などの、多様なやり方で実装され得る。
当業者が認識するはずのことには、（１）特定のステップはオプションで実行されてもよく、（２）ステップは、ここに記載される特定の順序に限定されないことがあり、また、（３）特定のステップは、同時に行われることを含め、異なる順序で実行されてもよい。
図に示される要素／コンポーネントは、本開示の例示的な実施形態を図示するものであり、本開示を不明瞭にすることを避けるように作成されている。本明細書中の“一実施形態”、“好適実施形態”、“或る実施形態”、又は“実施形態”への言及は、その実施形態に関連して記述される特定の機構、構造、特性、又は機能が、本開示の少なくとも１つの実施形態に含まれること、そして、２つ以上の実施形態に含まれ得ることを意味する。本明細書の様々な箇所に“一実施形態において”、“或る実施形態において”、又は“実施形態において”なる言い回しが現れることは、必ずしも全てが同じ１つ以上の実施形態に言及しているわけではない。用語“含む”、“含んでいる”、“有する”、“有している”は、オープンな用語であると理解され、それに続いて列挙されるものは例であって、それら列挙されるアイテムに限定されることを意味しない。ここで使用される見出しは、単に編成目的でのものであり、説明又は請求項の範囲を限定するために使用されているわけではない。さらに、本明細書の様々な箇所での特定の用語の使用は、例示のためであり、限定するものとして解釈されるべきでない。
本開示の実施形態は、ＨＥＭＴのブレイクダウン電圧を高めるドレインフィールドプレートを含む。また、ドレインフィールドプレートは、ＨＥＭＴのＣｇｄ及び／又はＣｄｓを増加又は減少させ、フラットなＣｇｄ値を維持し、ＨＥＭＴのＲＦ特性を向上させるためにも使用され得る。
本開示の実施形態は、活性領域の下の基板の一部を除去し、それにより熱伝導率を高めてＨＥＭＴのコンポーネントのジャンクション温度を低下させるプロセスを含む。
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、ＳｉＮ層を堆積させるプロセスを含む。ＳｉＮ層は基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、ＨＥＭＴのコンポーネントのバルクリーク電流を減少させ得る。
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、金属層を堆積させるプロセスを含む。金属層は、基板材料よりも良好な熱伝導率を有するので、このプロセスは、熱伝導率を高めてＨＥＭＴのコンポーネントのジャンクション温度を低下させ得る。
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、ビアホールを形成するプロセスを含み、ビアホール内に金属層が堆積される。これらのプロセスは、ＨＥＭＴのソースインダクタンスを低減させ得る。
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与して空気ボイドの形成を回避するプロセスを含み、それにより、ＨＥＭＴのコンポーネントの熱伝導特性が向上され、ＨＥＭＴのコンポーネントのジャンクション温度が低下される。
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。これらのプロセスは、ＨＥＭＴダイをパッケージに取り付けるための従来のプリフォームプロセス（例えば共晶ダイ取り付けプロセスなど）を排除することができ、それにより製造コストを低減させ得る。
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。故に、ＨＥＭＴダイをパッケージに取り付けるために、共晶ダイ取り付けプロセス又はＳＭＤリフロープロセスの何れも使用することができる。
図１－５は、本発明の実施形態に従った、基板の前面（又は頂面）にＨＥＭＴコンポーネントを形成する例示的なプロセスを示している。図１に示すように、基板１００の前面（頂面）上にエピタキシャル層１０２が形成される。基板１００は、好ましくはＳｉ又はサファイアで形成され得るが、その他の好適材料が基板に使用されてもよい。エピタキシャル層１０２は、基板上にＡｌＧａＮ／ＧａＮヘテロ接合層が形成されるようにＧａＮで形成され得る。なお、エピタキシャル層１０２は、その他の好適タイプの材料で形成されてもよい。以下では、例示的なＨＥＭＴとしてＧａＮ ＨＥＭＴを用いるが、その他のタイプのＨＥＭＴが本明細書に記載されるプロセスによって製造されてもよい。
エピタキシャル層１０２の上に、ドレイン（又は、等価的に、ドレインパッド若しくはドレイン電極若しくはドレイン用オーミックメタライゼーション）１０４及び１０８と、ソース（又は、等価的に、ソースパッド若しくはソース電極若しくはソース用オーミックメタライゼーション）とが形成され得る。ドレイン及びソースは、好適な（１つ以上の）金属で形成され得る。実施形態において、ドレイン及びソースの各々は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕを含む複合金属層構造を有し得る。ドレイン及びソースのオーミックコンタクトは、ドレイン及びソースを合金化し、それによりドレイン／ソースとエピタキシャル層１０２との間の界面における抵抗を低減させることによって生成され得る。
図２に示すように、基板１００の前側表面の上に電気絶縁層１１０が形成され得る。実施形態において、絶縁層１１０はＳｉＮで形成されることができ、又は、その他の好適材料が電気絶縁に使用されてもよい。絶縁層１１０は、エピタキシャル層１０２、ドレイン１０４及び１０８、並びにソース１０６の頂面上の、これらの要素の製造中に形成され得るダメージを覆い得る。後述するように、ＳｉＮ層は、ゲートを形成するためにパターニングされ得る。
図３は、イオン注入部（又は、簡潔に、注入部）１１２を生成するイオン注入プロセスを示しており、注入部１１２は、ドレイン１０４及び１０８並びにソース１０６を、ＨＥＭＴの独立した動作単位として分離し得る。実施形態において、パターニングされたフォトレジスト層（図３には図示せず）が、好適なフォトリソグラフィプロセスによってＨＥＭＴの頂面上にコーティングされてフォトレジスト（ＰＲ）マスク層として使用されることで、注入プロセスにおいて、例えば窒素イオン又は酸素イオンなどのイオンが選択的に絶縁層１１０を通り抜けてエピタキシャル層１０２に注入されることを可能にし得る。そして、その後にフォトレジスト層が除去される。
図４に示すように、絶縁層１１０の１つ以上の部分が好適エッチングプロセスによってエッチングされる。実施形態において、パターニングされたマスク層（図４には図示せず）が、フォトリソグラフィプロセスによって絶縁層１１０上に形成され、そして、絶縁層の一部を除去し、それにより窪み（ディップ）１１６を形成してエピタキシャル層の頂面を露出させるために使用され得る。
図５は、窪み１１６内に形成され、絶縁層１１０の上に延在するウィング部を有するＴ字ゲート１１８を示している。実施形態において、Ｔ字ゲートフォトリソグラフィプロセス（図５には記載されず）が行われ、そして、その後に、例えばＮｉ／Ａｕ又はＮｉ／Ｐｔ／Ａｕなどの好適な金属を用いて、ゲートメタライゼーションが実行される。
図６に示すように、ＨＥＭＴの前側表面の上にパッシベーション層１２０が堆積され得る。実施形態において、パッシベーション層１２０はＳｉＮで形成されることができるが、その他の好適な電気絶縁材料がパッシベーション層１２０に使用されてもよい。パッシベーション層１２０は、Ｔ字ゲート１１８とドレイン／ソースとの間のブレイクダウン電圧を高め、それによりＨＥＭＴの信頼性を向上させ得る。Ｔ字ゲート１１８のウィング部及び絶縁層１１０は、ドレイン側のゲートエッジ領域の電界を減少させるキャパシタンスを生成し、それによりゲート１１８のブレイクダウン電圧を高め得る。
図７は、本発明の実施形態に従った、コンタクト開口を作製する例示的なプロセスを示している。図示のように、コンタクト開口（又は窪み）１３０、１３２及び１３４）とＳｉＮコンタクト開口（又は窪み）１３１及び１３５とを形成するように、絶縁層１１０及びパッシベーション層１２０の一部が除去される。後述するように、ＳｉＮコンタクト開口１３１及び１３５は、ドレインフィールドメタル（又は、等価的にドレインフィールドプレート）を形成するために（１つ以上の）金属で充填され得る。実施形態において、絶縁層１１０及びパッシベーション層１２０のこれらの部分を除去して、それによりエピタキシャル層１０２の頂面の一部を露出させるために、フォトリソグラフィ技術に基づくエッチングプロセスが使用され得る。
図８は、本発明の実施形態に従った、ソース接続されたゲートフィールドメタル（又は、等価的に、ソース接続されたゲートフィールドプレート）１４４と、ドレインフィールドプレート１４０とを形成する例示的なプロセスを示している。図９は、本発明の実施形態に従ったドレインフィールドプレート１４０の上面図を示している。ソース接続されたゲートフィールドプレート（又は、簡潔に、ゲートフィールドプレート）１４４は、Ｔ字ゲート１１８の上のパッシベーション層１２０上に形成されてドレイン１０４の方に延在するものであり、下にある層１１０及び１２０とともにキャパシタを生成する。このキャパシタは、ドレイン側のゲートエッジ領域の電界を低減させ、それによりゲート１１８とドレイン１０４との間のブレイクダウン電圧を高める。実施形態において、ソース接続されたゲートフィールドプレート１４４は、好適な（１つ以上の）金属で形成され得る。
実施形態において、ドレインフィールドプレート１４０は、ドレイン１０４の上に形成されてドレイン１０４のエッジを超えて延在し得る。ドレインフィールドプレート１４０は、ドレインフィールドプレート１４０によって生成されるキャパシタンスがブレイクダウン電圧を高め得るという点で、ソース接続されたゲートフィールドプレート１４４と同様の効果を有する。より具体的には、ドレインフィールドプレート１４０、層１１０、１２０、及びエピタキシャル層１０２が、金属－半導体（Ｍ－Ｓ）構造を形成する。このＭ－Ｓショットキー構造がキャパシタンスを形成し、次にそれがエピタキシャル層１０２内に空乏領域を生成し、それによりブレイクダウン電圧が高められる。
一般に、ゲート１１８とドレイン１０４との間のフリンジ容量（Ｃｇｄ）は、ＲＦ信号がゲート１１８に印加されるときにドレイン－ソース静止電流に対して悪影響を有し、すなわち、静止電流が変動する過渡期間を有するという悪影響を有する。実施形態では、ドレインフィールドプレート１４０のＭ－Ｓショットキー構造によって生成されるキャパシタンスがフリンジ容量（Ｃｇｄ）を制御して、Ｃｇｄの平坦性が維持され得るようにすることができる。
図９に示すように、実施形態において、ドレインフィールドプレート１４０は、ｘ方向においてドレイン１０４の投影領域を覆うとともにドレイン１０４の投影領域の外側まで更に延在する金属領域を指す（以下、ｘｙ平面はエピタキシャル層１０２の頂面に平行であるとして、投影領域なる用語は、３次元物体の形状をｘｙ平面上に投影することによって得られる２次元領域を指す）。ドレインフィールドプレート１４０はまた、ｘ方向及びｙ方向の双方においてＳｉＮコンタクト開口１３１の投影領域を覆うとともにＳｉＮコンタクト開口１３１の投影領域の外側まで更に延在する金属領域を指す。対照的に、従来のシステムでは、ドレインコンタクト開口１３０が金属材料で充填され、ドレインコンタクト開口１３０の投影領域はドレイン１０４の投影領域の外側にまで延在しない。
実施形態において、ｙ方向におけるＳｉＮコンタクト開口１３１のエッジとドレインフィールドプレート１４０のエッジとの間の距離である長さＤ１は、約１μｍである。ｙ方向におけるドレインフィールドプレート１４０のエッジとドレイン１０４のエッジとの間の距離である長さＤ２は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１の寸法である幅Ｄ３は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１のエッジとドレイン１０４のエッジとの間の距離である幅Ｄ４は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１のエッジとドレインフィールドプレート１４０のエッジ部との間の距離である幅Ｄ５は、約１μｍである。ｘ方向におけるドレイン１０４のエッジとドレインフィールドプレート１４０のエッジとの間の距離である幅Ｄ６は、約３μｍである。ｘ方向におけるコンタクト開口領域１３０のエッジとドレイン１０４のエッジとの間の距離である幅Ｄ７は、約５μｍである。なお、長さＤ１－Ｄ７の値は例示的なものであり、その他の好適な値が使用されてもよい。
実施形態において、長さＤ１－Ｄ７の間の比は、ドレイン１０４の寸法が変化されるときにも維持され得る。例えば、ドレイン１０４の寸法が変更されるとき、Ｄ６とＤ７との間の比が１に維持され得る。
ドレインフィールドプレート１４０は、例えばＴｉ／Ａｕ又はＴｉ／Ａｕ／Ｔｉ／Ａｕなどのマルチ金属層構造で形成され得る。実施形態において、ソース接続されたゲートフィールドプレート１４４及びドレインフィールドプレート１４０は同じプロセスにおいて形成されることができ、すなわち、パターニングされたマスク層（図８及び９には図示せず）が好適フォトリソグラフィプロセスによって堆積されて、ソース接続されたゲートフィールドプレート１４４とドレインフィールドプレート１４０とが堆積されながら、同じプロセス中に同じ金属材料でコンタクト開口領域１３０、１３２、１３４も充填され得るようにされ得る。
図１０は、本発明の他の一実施形態に従ったドレインフィールドプレートの上面図を示している。図示のように、ドレインフィールドプレート１５０は、３つのプレート４０１、４０２、及び４０３を含むことができ、プレート４０１及び４０３はプレート４０２から電気的に分離され、プレート４０２がドレイン１０４に電気的に接続される。プレート４０２は、コンタクト開口領域１３０を充填する金属層を含み、プレート４０１、４０３は、２つのＳｉＮコンタクト開口１３１をそれぞれ充填する金属層を含む。
実施形態において、図９中の幅Ｄ５、Ｄ３、及びＤ４と同様である幅Ｄ１０、Ｄ１１、及びＤ１２は、各々、約１μｍである。同様に、それぞれＤ２及びＤ１と同様である長さＤ１３及びＤ１４は、各々、約１μｍである。
図１０に示すように、ドレインフィールドプレート４０１、４０２及び４０３の側面は互いにかみ合わされ（インターデジテートされ）得る。例えば、インターデジテート部分の突出／凹所部に関連するものである長さＤ１５－Ｄ１７及びＤ１９－Ｄ２３は、各々、約１μｍとし得る。ｘ方向におけるドレイン１０４のエッジとコンタクト開口領域１３０のエッジとの間の距離である長さＤ１８は、約５μｍとし得る。
実施形態において、ドレインフィールドプレート１４０、４０１、４０２及び４０３は、Ｃｇｄ及び／又はＣｇｓ（ゲートとソースとの間のフリンジ容量）を制御するための意図したキャパシタンスをＭ－Ｓショットキー構造が有することができるような、その他の好適形状を有してもよい。実施形態において、ドレインフィールドプレートの形状及びドレインフィールドプレートとドレイン１０４のエッジとの間の距離は、意図したキャパシタンスを達成するように調節され得る。実施形態において、このインターデジタルキャパシタは、ＤＣ信号に対しては開路（オープン）であるが、ＲＦ信号に対しては電気的に短絡（ショート）されることになり、それにより、このインターデジタルキャパシタはＲＦ信号に選択的に応答して動作するようにされる。なお、ドレインフィールドプレート１４２及びＳｉＮコンタクト開口１３５の上面図は、図９及び図１０と同じ構成を有し、すなわち、ドレインフィールドプレート１４２は、ドレインフィールドプレート１４０と同じ形状を有することができ、又は、ドレインフィールドプレート１４２は、金属プレート４０１、４０２、及び４０３と同様の３つの金属プレートを有することができる。
図１１は、本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。図示のように、それらのコンポーネントがエアブリッジ又はボンディングパッドプロセスによって電気的に接続され得るように、例えばＡｕめっきプロセスなどのめっきプロセスによって、ドレイン及びソース上に金属素子１６０、１６２、及び１６４が堆積され得る。
図１２及び１３は、本発明の実施形態に従った、電気絶縁層１６６を堆積させ、そして、絶縁層１６６の一部をエッチングする例示的なプロセスを示している。図示のように、絶縁層１６６が部分的にエッチングされて、金属素子（ボンディングパッド）１６０、１６２及び１６４が、それぞれ、それにワイヤを接続するためのコンタクト開口１７０、１７２及び１７４を有するようにされる。例えば、実施形態において、ワイヤの端部をコンタクト開口１７０に接合（ワイヤボンディング）して、該ワイヤからの／への電気信号が金属素子（ボンディングパッド）１６０及びドレインフィールドプレート１４０を介してドレイン１０４に／から伝送され得るようにし得る。
図１４－２４は、基板１００及びエピタキシャル層１０２の裏側（底面側）を処理することを例示している。図１４は、本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。図示のように、基板１００は、例えばビアホール生成及び個片化などの裏面プロセス及びパッケージへのＨＥＭＴのアセンブリを容易にするよう、例えばラッピング及び研磨などの好適プロセスによって薄化され得る。
図１５は、本発明の実施形態に従った基板エッチングの例示的なプロセスを示している。図示のように、活性領域２０３の下の基板１００の一部が、例えばドライエッチング又はウェットエッチングなどの好適プロセスによって除去され得る。ここで、活性領域２０３は、動作中に熱エネルギーを生成する例えばドレイン、ゲート及びソースなどの能動半導体コンポーネントの下の領域を指す。次いで、図１６に示すように、基板の裏側表面（又は底面）に、例えばＳｉＮ層などの電気絶縁層２０４が堆積され得る。
図１７は、本発明の実施形態に従った、ビアホール２０６を生成する例示的なプロセスを示している。図示のように、実施形態において、ビアホール２０６は、ソース１０６の底面まで延在し得る。図示のように、ビアホール２０６を形成するよう、好適なエッチングプロセスによって、絶縁層２０４及びエピタキシャル層１０２がエッチングされ得る。ビアホール２０６はスロットビアホールとし得る。
図１８は、本発明の実施形態に従った、基板の裏側表面の上に金属層２０６を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばＴｉ／Ａｕで形成された金属層２０６を堆積させ得るが、金属層２０６を堆積させるためにその他の好適プロセスを使用してよい。
図１９は、本発明の実施形態に従った、基板の裏側表面の上に金属層２０８を電気めっきする例示的なプロセスを示している。実施形態において、金属層２０６は、金属層２０８のためのシード層とし得る。実施形態において、金属層２０８は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層２０８は、例えばＣｕ／Ａｕ／Ｃｕ／Ａｕ及びＣｕ／Ａｇ／Ａｕなどの複合金属構造を有することができる。
図２０は、本発明の実施形態に従った、基板の裏側表面にはんだペースト２０８を付与する例示的なプロセスを示している。図示のように、はんだペースト２０８は、ビアホール２０６と活性領域２０３の下の基板１００の凹部とを充填し得る。
上述のように、金属層２０６及び２０８が堆積される前に、活性領域２０３の下の基板の部分が除去され得る。例えばＳｉ又はサファイアなどの基板材料は金属層２０６及び２０８よりも低い熱伝導率を有し得るので、図１５－２０のプロセスは、ＨＥＭＴの熱伝導率を高めて、活性領域２０３内のトランジスタコンポーネントのＴｊを低下させ得る。同様に、典型的な基板材料はＳｉＮよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を減少させる。
図２１は、本発明の実施形態に従った、ＨＥＭＴウエハの裏面の例示的な処理を示している。図２１のＨＥＭＴは、図１７のＨＥＭＴと同様であるが、図２１のＨＥＭＴは、エアブリッジ（図２１には図示せず）によって互いに接続され得る複数のソース３１０、３１４及び３１８を有するという違いがある。例えば、実施形態において、活性領域３０９の外側に置かれ得るビア３０２及び３０４を用いて、ソース３１０及び３１８がＨＥＭＴの底面に電気的に接続され得る。図示のように、ビアホール３０２及び３０４を形成するために、絶縁層（例えばＳｉＮ層など）３０１、基板３００、エピタキシャル層３０５及びイオン注入領域３０７が好適エッチングプロセスによってエッチングされ得る。
なお、図２１には３つのみのソースが示されている。しかしながら、当業者に明らかになるはずのことには、その他の好適数のソースがエアブリッジによって互いに接続されてもよい。また、図２１には２つのみの通常のビアホールが示されているが、その他の好適数のビアホールが形成されてもよい。
図２２は、本発明の実施形態に従った、基板の裏側表面の上に金属層３３０を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばＴｉ／Ａｕで形成された金属層を堆積させ得る。
図２３は、本発明の実施形態に従った、基板の裏側表面の上に金属層３３２を堆積させる例示的なプロセスを示している。金属層３３０は、金属層３３２のシード層とし得る。実施形態において、金属層３３２は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層３３２は、例えばＣｕ／Ａｕ／Ｃｕ／Ａｕ及びＣｕ／Ａｇ／Ａｕなどの複合金属構造を有することができる。
図２４は、本発明の実施形態に従った、ウエハの裏側表面にはんだペースト３３４を付与する例示的なプロセスを示している。図示のように、はんだペースト３３４は、ビアホール３０２及び３０４と活性領域３０９の下の基板３００の凹部とを充填し得る。
本開示の実施形態は、活性領域２０３又は３０９の下の基板１００又は３００の一部を除去（エッチング）し、そして、（１つ以上の）金属層を堆積させるプロセスを含む。金属層は、典型的な基板材料よりも良好な熱伝導率を有するので、これらのプロセスは、動作中にＨＥＭＴコンポーネントによって生成される熱の放熱を高め得る。
本開示の実施形態は、活性領域の下の基板の一部を除去（エッチング）し、金属層を堆積させ、そして、裏側表面にはんだペースト２２０又は３３４を付与するプロセスを含み、空気ボイドの形成が回避され、それにより、ＨＥＭＴのコンポーネントの熱伝導特性が向上され、ＨＥＭＴのコンポーネントのジャンクション温度が低下される。
本開示の実施形態は、活性領域の下の基板の一部を除去（エッチング）し、そして、ＳｉＮ層２０４又は３０１を堆積させるプロセスを含む。ＳｉＮ層は、典型的な基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、ＨＥＭＴのコンポーネントのバルクリーク電流を減少させ得る。
実施形態において、図２０及び図２４の各ＨＥＭＴが、ウエハからダイシング（個片化）され、ソルダーペースト２２０又は３３２を加熱する（すなわち、リフローする）ことによってパッケージ（図２０及び２４には図示せず）に取り付けられ得る。対照的に、従来アプローチでは、ダイが取り付けられる前に、セラミックパッケージ又はリードフレームの上に、共晶金属を含んだはんだペーストが付与される。故に、実施形態では、従来のように共晶材料をプリフォームすることは必要とされず、少なくとも１つの製造工程及び故に製造コストが削減される。実施形態において、表面実装デバイス（ＳＭＤ）リフロー法を用いて、ＨＥＭＴダイをパッケージに取り付け得る。
図１－２４に関連して記述されたプロセスうち１つ以上は、コンピュータソフトウェアによって実行され得る。なお、本開示の実施形態は更に、様々なコンピュータ実行処理を実行するためのコンピュータコードを有する非一時的な有形コンピュータ読み取り可能媒体を備えたコンピュータプロダクトに関係し得る。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構築されたものであってもよいし、あるいは、それらは、関連技術の当業者に知られている又は利用可能である種類のものであってもよい。有形コンピュータ読み取り可能媒体の例は、以下に限られないが、例えばハードディスク、フロッピーディスク（登録商標）、及び磁気テープなどの磁気媒体；例えばＣＤ－ＲＯＭ及びホログラフィックデバイスなどの光媒体；磁気光媒体；例えば特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、フラッシュメモリデバイス、ＲＯＭデバイス及びＲＡＭデバイスなどの、プログラムコードを格納する又は格納して実行するように特別に構成されるハードウェアデバイスを含む。コンピュータコードの例は、例えばコンパイラによって生成されるものなどの機械語、及びインタープリタを使用してコンピュータによって実行されるもっと高水準のコードを含んだファイルを含む。本開示の実施形態は、全体として、又は部分的に、プロセッシングデバイスによって実行されるプログラムモジュール内にあり得る機械実行可能命令として実装されてもよい。プログラムモジュールの例は、ライブラリ、プログラム、ルーチン、オブジェクト、コンポーネント、及びデータ構造を含む。分散コンピューティング環境では、プログラムモジュールは、ローカル、リモート、又はそれら双方である設定にて物理的に配置され得る。
当業者が認識することには、コンピューティングシステム又はプログラミング言語は、本開示の実施にとって重要でない。これまた当業者が認識することには、上述の数多の要素は、物理的且つ／或いは機能的にサブモジュールに分離されてもよいし、一緒に組み合わされてもよい。
当業者に認識されることには、以上の例及び実施形態は、例示的なものであり、本開示の範囲に対する限定ではない。本明細書を読むこと及び図面の検討を受けて当業者に明らかな、以上の例及び実施形態への全ての並べ替え、増強、均等、組み合わせ、及び改良は、本開示の真の精神及び範囲の中に含まれることが意図される。
［例１］ エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層上に形成され、前記ドレインの頂面上の第１コンタクト開口領域を除いて前記ドレインを覆う絶縁層と、
導電材料で形成され、前記絶縁層の一部上及び前記第１コンタクト開口領域上に配置され、それにより前記第１コンタクト開口領域において前記ドレインへの直接的な接触を為すドレインフィールドプレートであり、前記ドレインの投影領域の外側まで延在する投影領域を持つドレインフィールドプレートと、
を有する半導体トランジスタ。
［例２］ 電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置され、前記ドレインの前記頂面上の前記第１コンタクト開口領域を除いて前記ドレインを覆うパッシベーション層、
を更に有する例１に記載の半導体トランジスタ。
［例３］ 前記パッシベーション層及び前記絶縁層は、前記ドレインの側方に配置された少なくとも１つの第２コンタクト開口領域を有し、前記ドレインフィールドプレートが、前記少なくとも１つの第２コンタクト開口領域上に形成され、それにより前記少なくとも１つの第２コンタクト開口領域において前記エピタキシャル層への直接的な接触を為す、例２に記載の半導体トランジスタ。
［例４］ 前記エピタキシャル層はＧａＮを含み、当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例１に記載の半導体トランジスタ。
［例５］ 前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例１に記載の半導体トランジスタ。
［例６］ 前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例１に記載の半導体トランジスタ。
［例７］ エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層と前記ドレインとの上に形成された絶縁層であり、前記ドレインの頂面上の第１コンタクト開口領域と前記エピタキシャル層の頂面上の第２コンタクト開口領域とを有する絶縁層と、
第１の金属プレートと第２の金属プレートとを含むドレインフィールドプレートであり、前記第１の金属プレートは、前記絶縁層の一部上及び前記第１コンタクト開口領域上に配置され、それにより前記第１コンタクト開口領域において前記ドレインへの直接的な接触を為し、前記第２の金属プレートは、前記絶縁層の一部上及び前記第２コンタクト開口領域上に配置され、それにより前記エピタキシャル層への直接的な接触を為し、前記第１及び第２の金属プレートは互いに離隔されている、ドレインフィールドプレートと、
を有する半導体トランジスタ。
［例８］ 前記第１及び第２の金属プレートは、インターデジテートに配置された突出部及び凹所部を有する、例７に記載の半導体トランジスタ。
［例９］ 電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置されたパッシベーション層、
を更に有する例７に記載の半導体トランジスタ。
［例１０］ 前記エピタキシャル層はＧａＮを含み、当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例７に記載の半導体トランジスタ。
［例１１］ 前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例７に記載の半導体トランジスタ。
［例１２］ 前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例７に記載の半導体トランジスタ。
［例１３］ 半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、
前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、
前記エピタキシャル層の前記底面の前記露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、
前記絶縁層の底面から前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで延在する少なくとも１つのビアホールを形成することと、
前記絶縁層の前記底面上、前記ビアホールの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面上に、少なくとも１つの金属層を堆積させることと
を有する、方法。
［例１４］ 前記少なくとも１つの金属層の底面上にはんだペーストを付与すること、
を更に有する例１３に記載の方法。
［例１５］ 前記少なくとも１つの金属層を堆積させるステップは、
前記絶縁層の前記底面上、前記ビアホールの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面上に、第１の金属層を堆積させることと、
前記第１の金属層の底面上に第２の金属層を堆積させることと
を含む、例１３に記載の方法。
［例１６］ 前記少なくとも１つの金属層は、前記基板よりも高い熱伝導率を有する、例１３に記載の方法。
［例１７］ エピタキシャル層と、
前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、
前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、
電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、
前記絶縁層の底面から、前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで、前記エピタキシャル層を貫いて延在する少なくとも１つのビアホールと、
前記絶縁層の底面、前記少なくとも１つのビアホールの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも１つの金属層と、
を有する半導体トランジスタ。
［例１８］ 前記少なくとも１つの金属層の底面に付与されたはんだペースト、
を更に有する例１７に記載の半導体トランジスタ。
［例１９］ 前記少なくとも１つの金属層は、
前記絶縁層の前記底面、前記少なくとも１つのビアホールの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面、の上に形成された第１の金属層と、
前記第１の金属層の底面上に形成された第２の金属層と
を含む、例１７に記載の半導体トランジスタ。
［例２０］ 当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例１７に記載の半導体トランジスタ。

Claims (8)

  1. エピタキシャル層と、
    前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、
    前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、
    電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、
    前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで前記絶縁層及び前記エピタキシャル層を貫いて延在する少なくとも１つのビアホールと、
    前記絶縁層の底面、前記少なくとも１つのビアホールの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも１つの金属層と、
    を有する半導体トランジスタ。
  2. 前記少なくとも１つの金属層の底面に付与されたはんだペースト、
    を更に有する請求項１に記載の半導体トランジスタ。
  3. 前記少なくとも１つの金属層は、
    前記絶縁層の前記底面、前記少なくとも１つのビアホールの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面、の上に形成された第１の金属層と、
    前記第１の金属層の底面上に形成された第２の金属層と
    を含む、請求項１に記載の半導体トランジスタ。
  4. 当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、請求項１に記載の半導体トランジスタ。
  5. 半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、
    前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、
    前記エピタキシャル層の前記底面の露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、
    前記絶縁層を貫いて前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで延在する少なくとも１つのビアホールを形成することと、
    前記絶縁層の前記底面上、前記ビアホールの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面上に、少なくとも１つの金属層を堆積させることと
    を有する、方法。
  6. 前記少なくとも１つの金属層の底面上にはんだペーストを付与すること、
    を更に有する請求項５に記載の方法。
  7. 前記少なくとも１つの金属層を堆積させるステップは、
    前記絶縁層の前記底面上、前記ビアホールの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面上に、第１の金属層を堆積させることと、
    前記第１の金属層の底面上に第２の金属層を堆積させることと
    を含む、請求項５に記載の方法。
  8. 前記少なくとも１つの金属層は、前記基板よりも高い熱伝導率を有する、請求項５に記載の方法。
JP2020102756A 2016-05-11 2020-06-15 高電子移動度トランジスタ（ｈｅｍｔ） Active JP7066778B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662334837P 2016-05-11 2016-05-11
US62/334,837 2016-05-11
US15/588,650 2017-05-07
US15/588,650 US10217827B2 (en) 2016-05-11 2017-05-07 High electron mobility transistor (HEMT)

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018558230A Division JP6718982B2 (ja) 2016-05-11 2017-05-08 高電子移動度トランジスタ（ｈｅｍｔ）

Publications (2)

Publication Number Publication Date
JP2020150280A JP2020150280A (ja) 2020-09-17
JP7066778B2 true JP7066778B2 (ja) 2022-05-13

Family

ID=60266705

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018558230A Active JP6718982B2 (ja) 2016-05-11 2017-05-08 高電子移動度トランジスタ（ｈｅｍｔ）
JP2020102756A Active JP7066778B2 (ja) 2016-05-11 2020-06-15 高電子移動度トランジスタ（ｈｅｍｔ）

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018558230A Active JP6718982B2 (ja) 2016-05-11 2017-05-08 高電子移動度トランジスタ（ｈｅｍｔ）

Country Status (6)

Country Link
US (3) US10217827B2 (ja)
EP (2) EP3905340A1 (ja)
JP (2) JP6718982B2 (ja)
KR (2) KR102199173B1 (ja)
CN (3) CN114122128A (ja)
WO (1) WO2017196740A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3058831B1 (fr) * 2016-11-15 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique a heterojonction a haute mobilite electronique
KR102044244B1 (ko) * 2016-12-13 2019-12-02 (주)웨이비스 질화물계 전자소자 및 그 제조방법
CN107068611A (zh) * 2016-12-23 2017-08-18 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
US10734498B1 (en) * 2017-10-12 2020-08-04 Hrl Laboratories, Llc Method of making a dual-gate HEMT
CN107799590A (zh) * 2017-11-21 2018-03-13 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
US11404541B2 (en) 2018-02-14 2022-08-02 Hrl Laboratories, Llc Binary III-nitride 3DEG heterostructure HEMT with graded channel for high linearity and high power applications
US10714605B2 (en) 2018-02-14 2020-07-14 Hrl Laboratories, Llc Highly scaled linear GaN HEMT Structures
US10483356B2 (en) 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
KR102313029B1 (ko) * 2019-12-30 2021-10-13 홍익대학교 산학협력단 반도체 소자의 전극 형성 방법 및 그에 따라 형성된 전극 구조
DE102020213621A1 (de) 2020-10-29 2022-05-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Galliumnitrid-Leistungshalbleiterbauelement und Verfahren zur Herstellung des Galliumnitrid-Leistungshalbleiterbauelements
US20220376085A1 (en) * 2021-05-20 2022-11-24 Cree, Inc. Methods of manufacturing high electron mobility transistors having improved performance
DE102021205315A1 (de) 2021-05-26 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Membran-halbleiterbauelement und verfahren zum herstellen desselben
CN115547977A (zh) * 2021-06-30 2022-12-30 立积电子股份有限公司 半导体装置及形成半导体装置的方法
KR20240035105A (ko) 2022-09-08 2024-03-15 주식회사 디비하이텍 전력 반도체 소자 및 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040597A (ja) 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
WO2014202409A1 (de) 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244277A (ja) 1993-02-19 1994-09-02 Toshiba Corp 半導体装置の製造方法
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
JP2007128994A (ja) * 2005-11-02 2007-05-24 New Japan Radio Co Ltd 半導体装置
EP1921669B1 (en) * 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7674666B2 (en) 2007-02-23 2010-03-09 Sensor Electronic Technology, Inc. Fabrication of semiconductor device having composite contact
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
JP2010272689A (ja) * 2009-05-21 2010-12-02 Renesas Electronics Corp 電界効果トランジスタ
US8319309B2 (en) * 2009-08-28 2012-11-27 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing of the same
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5618571B2 (ja) * 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5678517B2 (ja) * 2010-08-23 2015-03-04 富士通株式会社 半導体装置及びその製造方法
JP2013038239A (ja) * 2011-08-09 2013-02-21 Sanken Electric Co Ltd 窒化物半導体装置
JP5888027B2 (ja) * 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
WO2013147710A1 (en) * 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
WO2014174810A1 (ja) * 2013-04-25 2014-10-30 パナソニックＩｐマネジメント株式会社 半導体装置
US20150079738A1 (en) * 2013-06-18 2015-03-19 Stephen P. Barlow Method for producing trench high electron mobility devices
US9184243B2 (en) * 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015220430A (ja) 2014-05-21 2015-12-07 シャープ株式会社 電界効果トランジスタ
JP6104858B2 (ja) * 2014-08-20 2017-03-29 株式会社東芝 半導体装置および半導体装置の製造方法
DE102014113467B4 (de) 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
US10312358B2 (en) 2014-10-02 2019-06-04 University Of Florida Research Foundation, Incorporated High electron mobility transistors with improved heat dissipation
US20170033187A1 (en) * 2015-07-31 2017-02-02 Ohio State Innovation Foundation Enhancement mode field effect transistor with doped buffer and drain field plate
US9680035B1 (en) * 2016-05-27 2017-06-13 Solar Junction Corporation Surface mount solar cell with integrated coverglass

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040597A (ja) 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
WO2014202409A1 (de) 2013-06-18 2014-12-24 Robert Bosch Gmbh Transistor und verfahren zur herstellung eines transistors

Also Published As

Publication number Publication date
CN114093939A (zh) 2022-02-25
US10861947B2 (en) 2020-12-08
EP3455883A4 (en) 2020-03-18
KR102199173B1 (ko) 2021-01-07
WO2017196740A3 (en) 2018-07-26
JP2019519099A (ja) 2019-07-04
EP3455883A2 (en) 2019-03-20
KR20180136553A (ko) 2018-12-24
JP6718982B2 (ja) 2020-07-08
US20190115435A1 (en) 2019-04-18
US20200287004A1 (en) 2020-09-10
US10707311B2 (en) 2020-07-07
WO2017196740A2 (en) 2017-11-16
CN114122128A (zh) 2022-03-01
JP2020150280A (ja) 2020-09-17
US10217827B2 (en) 2019-02-26
CN109716530A (zh) 2019-05-03
EP3905340A1 (en) 2021-11-03
CN109716530B (zh) 2022-03-25
US20170330940A1 (en) 2017-11-16
KR20200068745A (ko) 2020-06-15
KR102136356B1 (ko) 2020-07-23
EP3455883B1 (en) 2021-11-03

Similar Documents

Publication Publication Date Title
JP7066778B2 (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
US20220376104A1 (en) Transistors including semiconductor surface modification and related fabrication methods
US11749622B2 (en) Field effect transistor and semiconductor device
US9460995B2 (en) Semiconductor device and structure therefor
CN110556301A (zh) 半导体器件及其制造方法
TWI718300B (zh) 半導體電晶體及其加工方法
JPS5914906B2 (ja) 電界効果トランジスタの製造方法
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
US20230352424A1 (en) Transistor including a discontinuous barrier layer
CN111758167A (zh) 半导体装置和其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220427

R150 Certificate of patent or registration of utility model

Ref document number: 7066778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150