JP4401527B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4401527B2 JP4401527B2 JP2000100923A JP2000100923A JP4401527B2 JP 4401527 B2 JP4401527 B2 JP 4401527B2 JP 2000100923 A JP2000100923 A JP 2000100923A JP 2000100923 A JP2000100923 A JP 2000100923A JP 4401527 B2 JP4401527 B2 JP 4401527B2
- Authority
- JP
- Japan
- Prior art keywords
- curable resin
- wafer
- insulating layer
- semiconductor chip
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの製造方法に関するものである。
【０００２】
【従来の技術】
半導体チップを製造する際には、同じ回路の半導体素子が多数形成された一枚のシリコンウエハ面上に導体回路を形成した後、切り分けることにより、一枚のウエハから多数の半導体チップを製造している。
その製造工程の概要は、以下の通りである。まず、一面側の所定位置にアルミニウム電極パッドが設けられ、その他の部分が保護膜（パッシベーション膜）で覆われたウエハにおいて、その電極パッドが設けられた面上に硬化前の硬化性樹脂を全面に積層し硬化させる。こうしてウエハ上に絶縁層を積層しておき、例えばレーザによって電極パッドに連絡するビアホールを形成し、そのビアホールを導電性材料で充填することにより、導体回路を形成する。
回路が複雑な場合には、さらに導体回路上に硬化性樹脂を積層・硬化させ、その第二の絶縁層に、上記と同様にして導体回路を形成する。
このようにして、硬化性樹脂による絶縁層と、その絶縁層の所定の位置に設けられたビアホールを利用した導体回路とを交互に形成することにより、ウエハ面上に半導体チップが形成される。
最後に、各半導体チップを区画するダイシングストリートに沿って、ウエハを各チップに切り分けるダイシング操作を行うことにより、個々の半導体チップが製造される。
【０００３】
【発明が解決しようとする課題】
ところで、ウエハ面上に形成される絶縁層は、ウエハの片面側にのみ積層されることに加え、材料として使用される硬化性樹脂は硬化時に収縮を起こす。このため、硬化性樹脂の硬化反応に伴い、ウエハが反り変形を起こしてしまうことがあった。このようなウエハの反り量は、例えば直径４インチのウエハにおいて、厚さ２０μｍの第一絶縁層を形成した場合には、ウエハの中央と端縁部分との間で１００μｍ〜１５０μｍ、厚さ５０μｍ〜７０μｍの第二絶縁層を形成した場合には、ウエハの中央と端縁部分との間で４００μｍ〜６００μｍに達する。
【０００４】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、硬化性樹脂を硬化させるときのウエハの反り変形を防止することのできる半導体チップの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題を解決するために請求項１の発明に係る半導体チップの製造方法は、半導体素子形成後のウエハ面上に、硬化性樹脂層を設けてなる半導体チップの製造方法であって、少なくとも、(a)前記半導体素子形成後のウエハ面上に硬化前の硬化性樹脂を積層する工程、(b)前記工程(a)で積層された硬化性樹脂に溝部を形成する工程、(c)前記工程(b)終了後の前記硬化性樹脂を硬化させて一の絶縁層を形成する工程、(d)前記一の絶縁層上に硬化前の硬化性樹脂を積層する工程、(e)前記工程(d)で積層された前記硬化性樹脂に、一の絶縁層に形成された溝部よりも幅の広い溝部を形成する工程、(f)前記工程(e)終了後の前記硬化性樹脂を硬化させて他の絶縁層を形成する工程、(g)必要に応じて前記(d)から前記(f)の工程を繰り返す工程、(h)前記ウエハを所定の大きさに切断して前記半導体チップとする工程を備えることを特徴とする。
【０００６】
請求項２の発明は、請求項１に記載の製造方法であって、前記溝部は、前記ウエハを切断するときのダイシングストリートに合わせて設けられていることを特徴とする。
【０００７】
【発明の作用、および発明の効果】
請求項１の発明によれば、硬化性樹脂を硬化させる前に、硬化性樹脂に溝部を形成させておく。このように溝部を形成した後に、硬化性樹脂を硬化させると、硬化性樹脂の硬化反応に伴って収縮力が発生し、ウエハを反らせようとする。しかしながら、そのような収縮力は、溝部を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。これにより、ウエハ全体では、反り変形を軽減させることができる。
【０００８】
請求項２の発明によれば、溝部はダイシングストリートに合わせて設けられている。このように、切断部分に合わせてあらかじめ溝部を設けておくことにより、ダイシング作業を容易に行うことができる。
【０００９】
【発明の実施の形態】
以下、本発明の半導体チップ１の製造方法を具体化した一実施形態について、図１〜図４を参照しつつ詳細に説明する。この半導体チップ１の製造方法においては、特にウエハ２面上に硬化性樹脂７を積層・硬化させて絶縁層１１Ａ，１１Ｂを形成する前の工程で、ダイシングストリート９に合わせて溝部１０を形成しておくことが特徴的である。
【００１０】
半導体チップ１に使用されるウエハ２は、シリコン単結晶製で、例えば直径４インチ、厚さ５００μｍ程度の薄い円盤状に成形されている。このウエハ２に、例えば一辺１５ｍｍ程度の正方形状の半導体チップ１が縦横に整列した状態で製造される。
このウエハ２の片面（図１Ａにおいて上面側）には、所定の位置にアルミニウムの電極パッド３が設けられており、その他の部分はパッシベーション膜６によって覆われている。電極パッド３の表面には、ジンケート処理が施されている。この処理により、ニッケルめっき層或いは、ニッケルと銅の複合めっき層の析出を容易にすることが可能となる。ジンケート処理としては、例えば、ウエハ２を常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムとの混合液中に浸漬することにより行うことができる。
【００１１】
次に、ウエハ２をニッケル無電解めっき浴中に浸漬して、電極バッド３上にニッケルめっき層４を析出させる。続いて、ウエハ２をニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層４上に厚さ０．０１μｍ〜５μｍのニッケルと銅との複合めっき層５を形成する。
【００１２】
次いで、全面に感光性の硬化性樹脂７を塗布する（図１Ａ）。硬化性樹脂７としては、例えば感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。
次に、露光・現像処理を施すことにより、ダイシングストリート９に整合する位置に、硬化性樹脂７の上面からパッシベーション膜６に至る溝部１０Ａを形成する。また、同時にビアホール８Ａを形成する（図１Ｂ）。こうして溝部１０Ａとビアホール８Ａを形成した後に、硬化性樹脂７の硬化反応を行うことで、厚さが約２０μｍの第一絶縁層１１Ａを形成する。このように、硬化性樹脂７の硬化反応を行う前に溝部１０Ａを形成しておくことで、硬化反応に伴うウエハ２の反り変形を軽減させることができる。
【００１３】
この実施形態では、感光性の硬化性樹脂７を用いて溝部１０Ａとビアホール８Ａとを同時に形成したが、溝部１０Ａのみ形成、硬化した後、炭酸ガスレーザを用いてビアホール８Ａを形成することも可能である。なお、ビアホール８Ａを形成した後に、ビアホール８Ａの内部に残留する樹脂を取り除くためのデスミア処理を行う。
次に、ビアホール８Ａ内に無電解銅めっきを充填して、ビア１２を形成するとともに、第一絶縁層１１Ａ上に導体回路１３を形成する（図１Ｃ）。
【００１４】
次に、第一絶縁層１１Ａ上に、感光性の硬化性樹脂７を塗布した後に、ダイシングストリート９の形状に合わせたマスクを施しておき、露光・現像処理を行って硬化性樹脂７を硬化させる前に、硬化性樹脂７にパッシベーション膜６に至る溝部１０を形成しておく（図２Ｄ）。こうして溝部１０を形成した後に、硬化性樹脂７の硬化反応を行い、厚さ５０μｍ〜７０μｍの第二絶縁層１１Ｂを形成する。この硬化反応の際には、硬化性樹脂７の収縮によってウエハ２を反らせようとするが、そのような収縮力は、溝部１０を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。このため、ウエハ２全体では、反り変形を軽減させることができる。特に本実施形態では、第一絶縁層１１Ａよりも第二絶縁層１１Ｂの方が厚みが大きいので、硬化反応に伴ってウエハ２を反らせようとする収縮力が大きくなるため、第二絶縁層１１Ｂを形成する前に溝部１０を設けておく効果が大きい。
【００１５】
さらに、例えば炭酸ガスレーザにより、第二絶縁層１１Ｂの表面から導体回路１３に至るビアホール８Ｂを形成する（図２Ｅ）。このとき、第二絶縁層１１Ｂの上面にポリエチレンテレフタレート製の保護フィルム（図示せず）を貼り付けておくことができる。このようにＰＥＴフィルムを貼り付けておくことで、ビアホール８Ｂの開口縁がすり鉢状に拡がってしまうことを防止できる。この後、ビアホール８Ｂ内部に残留する樹脂を取り除くためのデスミア処理を行う。
次に、第二絶縁層１１Ｂ、ビアホール８Ｂおよび溝部１０の表面に、無電解めっきにより銅めっき膜１４を形成する（図２Ｆ）。その後、例えばパラジウム触媒（アトテック製）を付与することにより、銅めっき膜１４に触媒核を付与しておく。
【００１６】
次に、この銅めっき膜１４の面上に、例えばスピンコートにより感光性のレジスト１５を積層しておき、所定のパターンをマスクした状態で露光・現像処理を行うことにより、レジスト１５にビアホール８Ｂと同心でかつビアホール８Ｂの直径よりも一回り大きな直径を備えた開口部１５Ａを形成する（図２Ｇ）。
【００１７】
次に、電解めっきを行うことにより、銅めっき膜１４上の開口部１５Ａに相当する位置に銅を析出させ、バンプパッド１６を形成する（図３Ｈ）。次いで、レジスト１５を剥離し（図３Ｉ）、ライトエッチングすることにより銅めっき膜１４を除去する（図３Ｊ）。
次いで、感光性のソルダレジスト１７を全面に塗布する（図３Ｋ）。ソルダレジスト１７を露光・現像処理することにより、ソルダレジスト１７にバンプパッド１６の中央部を開放する開口部１８を設けるとともに、ダイシングストリート９の上面部分に設けられた溝部１０を開放する（図４Ｌ）。なお、開口部１８は、半導体チップ１を他のプリント基板等に接続する際に用いるはんだバンプ１９を形成するために使用される。
【００１８】
最後に、溝部１０およびダイシングストリート９に沿ってウエハ２を切り分けるダイシング操作を行うことにより、半導体チップ１の製造が完了する（図４Ｍ）。
【００１９】
以上のように、本実施形態によれば、ウエハ２面上に積層した硬化性樹脂７を硬化させる前に、硬化性樹脂７に溝部１０を形成しておく（図１Ｂおよび図２Ｄ参照）。このように溝部１０を形成した後に、硬化性樹脂７を硬化させると、硬化性樹脂７の硬化反応に伴って、収縮力が発生し、ウエハ２を反らせようとする。しかしながら、そのような収縮力は、溝部１０を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。これにより、ウエハ２全体では、反り変形を軽減させることができる。
【００２０】
また、溝部１０はダイシングストリート９に合わせて設けられている。このように、切断部分に合わせてあらかじめ溝部１０を設けておくことにより、ダイシング作業を容易に行うことができる。
【００２１】
なお、本発明は以下のように変形して実施することもできる。また、本発明の技術的範囲は、これらの実施形態によって限定されるものではなく、均等の範囲にまで及ぶものである。
（１）本実施形態では、溝部１０をダイシングストリート９に合わせて形成したが、本発明によれば、必ずしも溝部とダイシングストリートとの位置を合わせる必要はない。
【図面の簡単な説明】
【図１】本実施形態における半導体チップの製造方法を示す図−１
（Ａ）所定位置に設けられたアルミニウムパッド上にニッケルめっき層および複合めっきパッドを形成し、さらに硬化性樹脂を積層したときの硬化反応前の断面図
（Ｂ）硬化性樹脂に溝部およびビアホールを設けた後に硬化させて第一絶縁層を形成したときの断面図
（Ｃ）ビアホールを充填し、第一絶縁層上に導体回路を形成したときの断面図
（Ｄ）第一絶縁層上に硬化性樹脂を積層し、硬化反応前に溝部を設けたときの断面図
【図２】本実施形態の半導体チップの製造方法を示す図−２
（Ｅ）第二絶縁層にビアホールを形成したときの断面図
（Ｆ）第二絶縁層表面に銅めっき膜を形成したときの断面図
（Ｇ）無電解銅めっき膜上にレジストを設けたときの断面図
（Ｈ）バンプバッドを形成したときの断面図
【図３】本実施形態の半導体チップの製造方法を示す図−３
（Ｉ）レジストを剥離したときの断面図
（Ｊ）銅めっき膜を除去したときの断面図
（Ｋ）ソルダレジストを設けたときの断面図
（Ｌ）ソルダレジストに開口部を設けたときの断面図
【図４】本実施形態の半導体チップの製造方法を示す図−４
（Ｍ）ダイシングストリートに沿って切断したときの半導体チップの断面図
【符号の説明】
１…半導体チップ
２…ウエハ
７…硬化性樹脂
９…ダイシングストリート
１０，１０Ａ…溝部
【発明の属する技術分野】
本発明は、半導体チップの製造方法に関するものである。
【０００２】
【従来の技術】
半導体チップを製造する際には、同じ回路の半導体素子が多数形成された一枚のシリコンウエハ面上に導体回路を形成した後、切り分けることにより、一枚のウエハから多数の半導体チップを製造している。
その製造工程の概要は、以下の通りである。まず、一面側の所定位置にアルミニウム電極パッドが設けられ、その他の部分が保護膜（パッシベーション膜）で覆われたウエハにおいて、その電極パッドが設けられた面上に硬化前の硬化性樹脂を全面に積層し硬化させる。こうしてウエハ上に絶縁層を積層しておき、例えばレーザによって電極パッドに連絡するビアホールを形成し、そのビアホールを導電性材料で充填することにより、導体回路を形成する。
回路が複雑な場合には、さらに導体回路上に硬化性樹脂を積層・硬化させ、その第二の絶縁層に、上記と同様にして導体回路を形成する。
このようにして、硬化性樹脂による絶縁層と、その絶縁層の所定の位置に設けられたビアホールを利用した導体回路とを交互に形成することにより、ウエハ面上に半導体チップが形成される。
最後に、各半導体チップを区画するダイシングストリートに沿って、ウエハを各チップに切り分けるダイシング操作を行うことにより、個々の半導体チップが製造される。
【０００３】
【発明が解決しようとする課題】
ところで、ウエハ面上に形成される絶縁層は、ウエハの片面側にのみ積層されることに加え、材料として使用される硬化性樹脂は硬化時に収縮を起こす。このため、硬化性樹脂の硬化反応に伴い、ウエハが反り変形を起こしてしまうことがあった。このようなウエハの反り量は、例えば直径４インチのウエハにおいて、厚さ２０μｍの第一絶縁層を形成した場合には、ウエハの中央と端縁部分との間で１００μｍ〜１５０μｍ、厚さ５０μｍ〜７０μｍの第二絶縁層を形成した場合には、ウエハの中央と端縁部分との間で４００μｍ〜６００μｍに達する。
【０００４】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、硬化性樹脂を硬化させるときのウエハの反り変形を防止することのできる半導体チップの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題を解決するために請求項１の発明に係る半導体チップの製造方法は、半導体素子形成後のウエハ面上に、硬化性樹脂層を設けてなる半導体チップの製造方法であって、少なくとも、(a)前記半導体素子形成後のウエハ面上に硬化前の硬化性樹脂を積層する工程、(b)前記工程(a)で積層された硬化性樹脂に溝部を形成する工程、(c)前記工程(b)終了後の前記硬化性樹脂を硬化させて一の絶縁層を形成する工程、(d)前記一の絶縁層上に硬化前の硬化性樹脂を積層する工程、(e)前記工程(d)で積層された前記硬化性樹脂に、一の絶縁層に形成された溝部よりも幅の広い溝部を形成する工程、(f)前記工程(e)終了後の前記硬化性樹脂を硬化させて他の絶縁層を形成する工程、(g)必要に応じて前記(d)から前記(f)の工程を繰り返す工程、(h)前記ウエハを所定の大きさに切断して前記半導体チップとする工程を備えることを特徴とする。
【０００６】
請求項２の発明は、請求項１に記載の製造方法であって、前記溝部は、前記ウエハを切断するときのダイシングストリートに合わせて設けられていることを特徴とする。
【０００７】
【発明の作用、および発明の効果】
請求項１の発明によれば、硬化性樹脂を硬化させる前に、硬化性樹脂に溝部を形成させておく。このように溝部を形成した後に、硬化性樹脂を硬化させると、硬化性樹脂の硬化反応に伴って収縮力が発生し、ウエハを反らせようとする。しかしながら、そのような収縮力は、溝部を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。これにより、ウエハ全体では、反り変形を軽減させることができる。
【０００８】
請求項２の発明によれば、溝部はダイシングストリートに合わせて設けられている。このように、切断部分に合わせてあらかじめ溝部を設けておくことにより、ダイシング作業を容易に行うことができる。
【０００９】
【発明の実施の形態】
以下、本発明の半導体チップ１の製造方法を具体化した一実施形態について、図１〜図４を参照しつつ詳細に説明する。この半導体チップ１の製造方法においては、特にウエハ２面上に硬化性樹脂７を積層・硬化させて絶縁層１１Ａ，１１Ｂを形成する前の工程で、ダイシングストリート９に合わせて溝部１０を形成しておくことが特徴的である。
【００１０】
半導体チップ１に使用されるウエハ２は、シリコン単結晶製で、例えば直径４インチ、厚さ５００μｍ程度の薄い円盤状に成形されている。このウエハ２に、例えば一辺１５ｍｍ程度の正方形状の半導体チップ１が縦横に整列した状態で製造される。
このウエハ２の片面（図１Ａにおいて上面側）には、所定の位置にアルミニウムの電極パッド３が設けられており、その他の部分はパッシベーション膜６によって覆われている。電極パッド３の表面には、ジンケート処理が施されている。この処理により、ニッケルめっき層或いは、ニッケルと銅の複合めっき層の析出を容易にすることが可能となる。ジンケート処理としては、例えば、ウエハ２を常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムとの混合液中に浸漬することにより行うことができる。
【００１１】
次に、ウエハ２をニッケル無電解めっき浴中に浸漬して、電極バッド３上にニッケルめっき層４を析出させる。続いて、ウエハ２をニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層４上に厚さ０．０１μｍ〜５μｍのニッケルと銅との複合めっき層５を形成する。
【００１２】
次いで、全面に感光性の硬化性樹脂７を塗布する（図１Ａ）。硬化性樹脂７としては、例えば感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。
次に、露光・現像処理を施すことにより、ダイシングストリート９に整合する位置に、硬化性樹脂７の上面からパッシベーション膜６に至る溝部１０Ａを形成する。また、同時にビアホール８Ａを形成する（図１Ｂ）。こうして溝部１０Ａとビアホール８Ａを形成した後に、硬化性樹脂７の硬化反応を行うことで、厚さが約２０μｍの第一絶縁層１１Ａを形成する。このように、硬化性樹脂７の硬化反応を行う前に溝部１０Ａを形成しておくことで、硬化反応に伴うウエハ２の反り変形を軽減させることができる。
【００１３】
この実施形態では、感光性の硬化性樹脂７を用いて溝部１０Ａとビアホール８Ａとを同時に形成したが、溝部１０Ａのみ形成、硬化した後、炭酸ガスレーザを用いてビアホール８Ａを形成することも可能である。なお、ビアホール８Ａを形成した後に、ビアホール８Ａの内部に残留する樹脂を取り除くためのデスミア処理を行う。
次に、ビアホール８Ａ内に無電解銅めっきを充填して、ビア１２を形成するとともに、第一絶縁層１１Ａ上に導体回路１３を形成する（図１Ｃ）。
【００１４】
次に、第一絶縁層１１Ａ上に、感光性の硬化性樹脂７を塗布した後に、ダイシングストリート９の形状に合わせたマスクを施しておき、露光・現像処理を行って硬化性樹脂７を硬化させる前に、硬化性樹脂７にパッシベーション膜６に至る溝部１０を形成しておく（図２Ｄ）。こうして溝部１０を形成した後に、硬化性樹脂７の硬化反応を行い、厚さ５０μｍ〜７０μｍの第二絶縁層１１Ｂを形成する。この硬化反応の際には、硬化性樹脂７の収縮によってウエハ２を反らせようとするが、そのような収縮力は、溝部１０を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。このため、ウエハ２全体では、反り変形を軽減させることができる。特に本実施形態では、第一絶縁層１１Ａよりも第二絶縁層１１Ｂの方が厚みが大きいので、硬化反応に伴ってウエハ２を反らせようとする収縮力が大きくなるため、第二絶縁層１１Ｂを形成する前に溝部１０を設けておく効果が大きい。
【００１５】
さらに、例えば炭酸ガスレーザにより、第二絶縁層１１Ｂの表面から導体回路１３に至るビアホール８Ｂを形成する（図２Ｅ）。このとき、第二絶縁層１１Ｂの上面にポリエチレンテレフタレート製の保護フィルム（図示せず）を貼り付けておくことができる。このようにＰＥＴフィルムを貼り付けておくことで、ビアホール８Ｂの開口縁がすり鉢状に拡がってしまうことを防止できる。この後、ビアホール８Ｂ内部に残留する樹脂を取り除くためのデスミア処理を行う。
次に、第二絶縁層１１Ｂ、ビアホール８Ｂおよび溝部１０の表面に、無電解めっきにより銅めっき膜１４を形成する（図２Ｆ）。その後、例えばパラジウム触媒（アトテック製）を付与することにより、銅めっき膜１４に触媒核を付与しておく。
【００１６】
次に、この銅めっき膜１４の面上に、例えばスピンコートにより感光性のレジスト１５を積層しておき、所定のパターンをマスクした状態で露光・現像処理を行うことにより、レジスト１５にビアホール８Ｂと同心でかつビアホール８Ｂの直径よりも一回り大きな直径を備えた開口部１５Ａを形成する（図２Ｇ）。
【００１７】
次に、電解めっきを行うことにより、銅めっき膜１４上の開口部１５Ａに相当する位置に銅を析出させ、バンプパッド１６を形成する（図３Ｈ）。次いで、レジスト１５を剥離し（図３Ｉ）、ライトエッチングすることにより銅めっき膜１４を除去する（図３Ｊ）。
次いで、感光性のソルダレジスト１７を全面に塗布する（図３Ｋ）。ソルダレジスト１７を露光・現像処理することにより、ソルダレジスト１７にバンプパッド１６の中央部を開放する開口部１８を設けるとともに、ダイシングストリート９の上面部分に設けられた溝部１０を開放する（図４Ｌ）。なお、開口部１８は、半導体チップ１を他のプリント基板等に接続する際に用いるはんだバンプ１９を形成するために使用される。
【００１８】
最後に、溝部１０およびダイシングストリート９に沿ってウエハ２を切り分けるダイシング操作を行うことにより、半導体チップ１の製造が完了する（図４Ｍ）。
【００１９】
以上のように、本実施形態によれば、ウエハ２面上に積層した硬化性樹脂７を硬化させる前に、硬化性樹脂７に溝部１０を形成しておく（図１Ｂおよび図２Ｄ参照）。このように溝部１０を形成した後に、硬化性樹脂７を硬化させると、硬化性樹脂７の硬化反応に伴って、収縮力が発生し、ウエハ２を反らせようとする。しかしながら、そのような収縮力は、溝部１０を挟んで隣接する２つの区間において、互いに逆方向に向かうため、収縮力同士が相殺される。これにより、ウエハ２全体では、反り変形を軽減させることができる。
【００２０】
また、溝部１０はダイシングストリート９に合わせて設けられている。このように、切断部分に合わせてあらかじめ溝部１０を設けておくことにより、ダイシング作業を容易に行うことができる。
【００２１】
なお、本発明は以下のように変形して実施することもできる。また、本発明の技術的範囲は、これらの実施形態によって限定されるものではなく、均等の範囲にまで及ぶものである。
（１）本実施形態では、溝部１０をダイシングストリート９に合わせて形成したが、本発明によれば、必ずしも溝部とダイシングストリートとの位置を合わせる必要はない。
【図面の簡単な説明】
【図１】本実施形態における半導体チップの製造方法を示す図−１
（Ａ）所定位置に設けられたアルミニウムパッド上にニッケルめっき層および複合めっきパッドを形成し、さらに硬化性樹脂を積層したときの硬化反応前の断面図
（Ｂ）硬化性樹脂に溝部およびビアホールを設けた後に硬化させて第一絶縁層を形成したときの断面図
（Ｃ）ビアホールを充填し、第一絶縁層上に導体回路を形成したときの断面図
（Ｄ）第一絶縁層上に硬化性樹脂を積層し、硬化反応前に溝部を設けたときの断面図
【図２】本実施形態の半導体チップの製造方法を示す図−２
（Ｅ）第二絶縁層にビアホールを形成したときの断面図
（Ｆ）第二絶縁層表面に銅めっき膜を形成したときの断面図
（Ｇ）無電解銅めっき膜上にレジストを設けたときの断面図
（Ｈ）バンプバッドを形成したときの断面図
【図３】本実施形態の半導体チップの製造方法を示す図−３
（Ｉ）レジストを剥離したときの断面図
（Ｊ）銅めっき膜を除去したときの断面図
（Ｋ）ソルダレジストを設けたときの断面図
（Ｌ）ソルダレジストに開口部を設けたときの断面図
【図４】本実施形態の半導体チップの製造方法を示す図−４
（Ｍ）ダイシングストリートに沿って切断したときの半導体チップの断面図
【符号の説明】
１…半導体チップ
２…ウエハ
７…硬化性樹脂
９…ダイシングストリート
１０，１０Ａ…溝部
Claims (3)
- 半導体素子形成後のウエハ面上に、硬化性樹脂層を設けてなる半導体チップの製造方法であって、少なくとも、
(a)前記半導体素子形成後のウエハ面上に硬化前の硬化性樹脂を積層する工程、
(b)前記工程(a)で積層された硬化性樹脂に溝部を形成する工程、
(c)前記工程(b)終了後の前記硬化性樹脂を硬化させて一の絶縁層を形成する工程、
(d)前記一の絶縁層上に硬化前の硬化性樹脂を積層する工程、
(e)前記工程(d)で積層された前記硬化性樹脂に、一の絶縁層に形成された溝部よりも幅の広い溝部を形成する工程、
(f)前記工程(e)終了後の前記硬化性樹脂を硬化させて他の絶縁層を形成する工程、
(g)必要に応じて前記(d)から前記(f)の工程を繰り返す工程、
(h)前記ウエハを所定の大きさに切断して前記半導体チップとする工程を備えることを特徴とする半導体チップの製造方法。 - 前記溝部は、前記ウエハを切断するときのダイシングストリートに合わせて設けられていることを特徴とする請求項１に記載の半導体チップの製造方法。
- 前記工程(c)の後であって前記工程(d)の前に、さらに
(i)前記一の絶縁層上に導体回路を形成する工程、
を備えることを特徴とする、請求項１または請求項２に記載の半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100923A JP4401527B2 (ja) | 2000-04-03 | 2000-04-03 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000100923A JP4401527B2 (ja) | 2000-04-03 | 2000-04-03 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284376A JP2001284376A (ja) | 2001-10-12 |
| JP4401527B2 true JP4401527B2 (ja) | 2010-01-20 |
Family
ID=18615061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000100923A Expired - Fee Related JP4401527B2 (ja) | 2000-04-03 | 2000-04-03 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4401527B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10879163B2 (en) | 2018-07-31 | 2020-12-29 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package having redistribution line structure |
| US11373954B2 (en) | 2019-08-21 | 2022-06-28 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3707481B2 (ja) | 2002-10-15 | 2005-10-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3953027B2 (ja) * | 2003-12-12 | 2007-08-01 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP4016984B2 (ja) | 2004-12-21 | 2007-12-05 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
| JP2018056144A (ja) * | 2015-01-07 | 2018-04-05 | 株式会社日立製作所 | パワー半導体モジュール装置及びその製造方法 |
| CN110021548B (zh) * | 2019-04-03 | 2020-09-11 | 江苏纳沛斯半导体有限公司 | 一种减少芯片切割边缘崩边的工艺 |
| WO2024004211A1 (ja) * | 2022-07-01 | 2024-01-04 | 株式会社レゾナック | 半導体装置の製造方法、半導体装置、集積回路要素の製造方法、及び集積回路要素 |
-
2000
- 2000-04-03 JP JP2000100923A patent/JP4401527B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10879163B2 (en) | 2018-07-31 | 2020-12-29 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package having redistribution line structure |
| US11462464B2 (en) | 2018-07-31 | 2022-10-04 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package having redistribution line structure |
| US11373954B2 (en) | 2019-08-21 | 2022-06-28 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US12062621B2 (en) | 2019-08-21 | 2024-08-13 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284376A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI380428B (ja) | ||
| US12002734B2 (en) | Circuit prearranged heat dissipation embedded packaging structure and manufacturing method thereof | |
| TW571371B (en) | Method for fabricating semiconductor package | |
| TWI413461B (zh) | 佈線板之製造方法 | |
| TWI307142B (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
| US9253897B2 (en) | Wiring substrate and method for manufacturing the same | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| EP2066160A2 (en) | Wiring board and electronic component device | |
| US6426011B1 (en) | Method of making a printed circuit board | |
| US20120119391A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2006049424A (ja) | 電子部品内蔵基板およびその製造方法 | |
| TW200531237A (en) | Semiconductor device and method of fabricating the same | |
| US5858816A (en) | Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element | |
| JP4401527B2 (ja) | 半導体チップの製造方法 | |
| JP2004335915A (ja) | 半導体装置の製造方法 | |
| CN115334784A (zh) | 低翘曲高密度多层印刷线路板制造方法 | |
| JP2000124354A (ja) | チップサイズパッケージ及びその製造方法 | |
| CN110581120B (zh) | 板级扇出封装基板的细线路结构及其制备方法 | |
| JP5581830B2 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
| JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH07202424A (ja) | 多層配線基板の製造方法 | |
| KR20130031592A (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| KR101947052B1 (ko) | 다층기판 및 다층기판 제조방법 | |
| JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR20060070930A (ko) | 패키지 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |