CN110581120B - 板级扇出封装基板的细线路结构及其制备方法 - Google Patents

板级扇出封装基板的细线路结构及其制备方法 Download PDF

Info

Publication number
CN110581120B
CN110581120B CN201910856548.9A CN201910856548A CN110581120B CN 110581120 B CN110581120 B CN 110581120B CN 201910856548 A CN201910856548 A CN 201910856548A CN 110581120 B CN110581120 B CN 110581120B
Authority
CN
China
Prior art keywords
layer
seed layer
seed
chip
hollow structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910856548.9A
Other languages
English (en)
Other versions
CN110581120A (zh
Inventor
刘长春
李潮
杨斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN201910856548.9A priority Critical patent/CN110581120B/zh
Publication of CN110581120A publication Critical patent/CN110581120A/zh
Application granted granted Critical
Publication of CN110581120B publication Critical patent/CN110581120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages

Abstract

本发明公开一种板级扇出封装基板的细线路结构及其制备方法，其中，板级扇出封装基板的细线路结构包括：塑封层，具有第一面和与第一面相背的第二面；若干芯片，封装于塑封层内，且芯片正面邻近第一面齐；介电层，贴于塑封层的第一面，介电层和塑封层上开设有供芯片引脚外露的窗口；重布线层，包括种子层和镀铜层，种子层位于介电层和窗口内并与引脚电性连接，种子层背离介电层的一面具有镂空结构，镂空结构的镂空深度小于种子层的厚度，镀铜层位于种子层远离介电层的一面并深入镂空结构内，重布线层沿其厚度方向具有使介电层外露的孔。本发明可降低种子层的内应力和种子层与芯片塑封体之间的应力，并提高种子层的形变能力和细线路结构的附着力。

Description

板级扇出封装基板的细线路结构及其制备方法
技术领域
本发明涉及板级扇出封装技术领域，具体涉及一种板级扇出封装基板的细线路结构及其制备方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。板级扇出型封装技术的出现，作为扇出型晶圆级封装技术的升级技术，拥有更广阔的发展前景。
目前国内板级扇出封装采用的是半加成法工艺，主要采用常规的化学沉铜方式制备一层或者两层以上的金属层以形成种子层，该种子层的附着力无法达到要求，而使用常规的干膜与菲林做线路，其解析度不足，曝光、显影后采用普通的蚀刻液进行蚀刻处理时，蚀刻液除了正面攻击种子层，还会同时从侧面攻击，甚至从侧面攻击的速度大于正面的咬蚀速度，导致种子层蚀刻后形成较大的侧蚀，使线路变细、线距较宽，根本无法解析出10um级以下(含10um)的线宽/线距。
发明内容
本发明的目的之一在于提供一种板级扇出封装基板的细线路结构及其制备方法，可以降低金属种子层内应力和种子层/塑封层之间的应力，并提高种子层的形变能力，以制得高附着力的细线路。
为达此目的，本发明采用以下技术方案：
一方面，提供一种板级扇出封装基板的细线路结构，包括：
塑封层，所述塑封层具有第一面和与所述第一面相背的第二面；
若干芯片，封装于所述塑封层内，且所述芯片的正面邻近所述第一面；
介电层，贴于所述塑封层的第一面，所述介电层和所述塑封层上开设有供所述芯片的引脚外露的窗口；
重布线层，包括种子层和镀铜层，所述种子层位于所述介电层背离所述塑封层的一面和所述窗口内并与所述引脚电性连接，所述种子层包括表层和底层，所述表层具有所述镂空结构；所述种子层为合金材料，所述合金材料选自二元合金、三元合金或者四元合金中的任一种，且当所述合金材料含Ti时，所述镂空结构仅位于合金材料中的除Ti外的任意一种金属中，所述镀铜层位于所述种子层远离所述介电层的一面并深入所述镂空结构内，所述重布线层沿其厚度方向具有使所述介电层外露的孔。
优选地，所述种子层的厚度为400～600nm，所述表层的厚度为150～250nm。
作为板级扇出封装基板的细线路结构的一种优选方案，所述合金材料选自Cu-Ti合金、Cu-Ni合金、Cu-Ni-Ti合金中的任一种。
另一方面，提供一种板级扇出封装基板的细线路结构的制备方法，包括以下步骤：
S10、制作芯片封装体；
S20、于所述芯片封装体的正面制作与所述芯片封装体的芯片的引脚电性连接的合金材料的种子层，并且使该种子层具有表层和底层，去除所述表层中的其中一种金属，以形成镂空结构，其中，当所述合金材料含Ti时，仅去除所述表层中的除Ti外的其中一种金属；
S30、于所述种子层上制作镀铜层，并使所述镀铜层深入所述镂空结构内对所述镂空结构进行填充。
作为制备方法的一种优选方案，步骤S20具体包括：
S21、提供介电层，将所述介电层贴附于所述芯片封装体的正面；
S22、通过激光开孔处理，形成使所述芯片封装体的芯片的引脚外露的窗口；
S23、采用合金材料并通过真空溅射于所述介电层和所述窗口内制作种子层；
S24、提供刻蚀液，对所述种子层的表层的其中一种金属进行刻蚀处理，形成镂空深度小于所述种子层厚度的镂空结构。
作为制备方法的一种优选方案，步骤S30具体包括：
S31、于所述种子层上制作光致抗蚀膜层；
S32、对所述光致抗蚀膜层进行曝光、显影处理，形成使所述窗口和部分所述种子层外露的图形化孔；
S33、对所述图形化孔和外露于所述图形化孔的种子层上的镂空结构进行电镀处理，形成镀铜层；
S34、去除残留的所述光致抗蚀膜层。
作为制备方法的一种优选方案，步骤S30之后还包括步骤S40：提供蚀刻液，对去除残留的所述光致抗蚀膜层后外露的种子层进行蚀刻处理，以去除该种子层。
作为制备方法的一种优选方案，所述刻蚀液选自无机酸、有机酸、或者有机酸与双氧水的混合液；
优选地，所述蚀刻液为有机酸、无机酸和过氧化氢的组合物。
作为制备方法的一种优选方案，步骤S10具体包括：
S11、提供载板和若干芯片，将所述芯片通过临时键合层贴于所述载板的一面；
S12、采用塑封料对所述芯片进行封装处理，固化后形成塑封层；
S13、拆除所述载板。
本发明的有益效果：本发明在制作镀铜层之前对种子层进行刻蚀处理形成镂空深度小于种子层厚度的镂空结构，再进行镀铜层的制作，镀铜层填充入镂空结构中，从而可以降低种子层的内应力和种子层与芯片塑封体之间的应力，并提高种子层的形变能力，最终可以制得高附着力的细线路结构。
附图说明
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例所述的芯片贴于载板后的中间产品的剖视图。
图2是本发明实施例所述的芯片封装体的剖视图。
图3是本发明实施例所述的介电层贴于芯片封装体后的中间产品的剖视图。
图4是本发明实施例所述的激光开孔后制得的中间产品的剖视图。
图5是本发明实施例所述的制作种子层后的中间产品的剖视图。
图6是本发明实施例所述的种子层的表层刻蚀后的中间产品的剖视图。
图7是本发明实施例所述的种子层上制作光致抗蚀膜层后的中间产品的剖视图。
图8是本发明实施例所述的光致抗蚀膜层曝光、显影后的中间产品的剖视图。
图9是本发明实施例所述的图形电镀制得镀铜层后的中间产品的剖视图。
图10是本发明实施例所述的种子层蚀刻后的中间产品的剖视图。
图中：
1、载板；
2、临时键合层；
3、芯片；
4、塑封层；
5、介电层；
6、种子层；
7、镀铜层；
8、光致抗蚀膜层；
9、图形化孔。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如无具体说明，本发明的板级扇出封装基板的细线路结构的制备方法中所使用的各种原料均可市售购得，或根据本技术领域的常规方法制备得到。
如图10所示，本发明的实施例提供一种板级扇出封装基板的细线路结构，包括：
塑封层4，所述塑封层4具有第一面和与所述第一面相背的第二面；
若干芯片3，封装于所述塑封层4内，且所述芯片3的正面邻近所述第一面；
介电层5，贴于所述塑封层4的第一面并覆盖所述芯片3的正面，所述介电层5和塑封层4上开设有供所述芯片3的引脚外露的窗口；
重布线层，包括种子层6和镀铜层7，所述种子层6位于所述介电层5背离所述塑封层4的一面和所述窗口内并与所述引脚电性连接，所述种子层6包括表层61和底层62，所述表层61具有所述镂空结构，所述种子层6为合金材料，所述合金材料选自二元合金、三元合金或者四元合金中的任一种，所述镂空结构位于合金材料中的除Ti合金外的任意一种金属中，所述镀铜层7位于所述种子层6远离所述介电层5的一面并深入所述镂空结构内，所述重布线层沿其厚度方向具有使所述介电层5外露的孔。
其中，芯片3的厚度可以小于塑封层4的厚度，芯片3的正面邻近塑封层4的第一面，便于后续激光钻孔处理开窗口。
本实施例中，由于种子层6背离所述介电层5的一面具有镂空结构，种子层6上的镀铜层7深入至镂空结构内并充满该镂空结构，使镀铜层7与种子层6完全贴合，以降低种子层6的内应力以及种子层6与塑封层4之间的应力，提高种子层6的形变能力；由于镂空结构仅位于种子层6靠近镀铜层7的一面，镀铜层7与种子层6结合之后，种子层6作为镀铜层7的基底层，不会影响重布线层的附着力，从而使细线路结构具有良好的附着力。
进一步地，所述种子层6包括表层61和底层62，所述表层61具有所述镂空结构；由于仅仅是表层61具有镂空结构，对于细线路的制作来说损伤更小，不会影响再布线层的结合力。
优选地，所述种子层6的厚度为400～600nm，例如405nm、410nm、415nm、425nm、430nm、440nm、450nm、460nm、470nm、480nm、500nm、520nm、550nm、560nm、570nm、580nm、590nm等，所述表层61的厚度为150～250nm，例如152nm、155nm、158nm、160nm、165nm、170nm、175nm、180nm、190nm、200nm、210nm、220nm、230nm、240nm、245nm等，表层61的厚度即镂空结构的镂空深度，镂空结构的具体的镂空深度以及种子层6的具体厚度可以根据实际情况设计。
优选地，所述种子层6为合金材料，所述合金材料选自二元合金、三元合金或者四元合金中的任一种；
进一步优选地，所述合金材料选自Cu-Ti合金、Cu-Ni合金、Cu-Ni-Ti合金中的任一种，更优选为含Ti合金，例如Cu-Ti合金、Cu-Ni-Ti合金等。选用含Ti合金时，可以提高种子层6的附着力，镂空结构位于合金材料中除Ti合金外的其他任意一种金属中。
本实施例中的合金材料不限于上述实施例的描述，还包括其他多元合金材料，任意一种合金材料的选用都落入本发明的保护范围之内。
本实施例中，镂空结构的形状不受限制。
本发明的实施例还提供一种板级扇出封装基板的细线路结构的制备方法，包括以下步骤：
S10、制作芯片封装体；
S20、于所述芯片封装体的正面制作与所述芯片封装体的芯片3的引脚电性连接的合金材料的种子层6，去除所述种子层6背离所述芯片封装体的一面的其中一种金属，以形成镂空结构；
S30、于所述种子层6上制作镀铜层7，并使所述镀铜层7深入所述镂空结构内对所述镂空结构进行填充。
本实施例对种子层6进行咬蚀处理以形成镂空结构，有利于后续镀铜层7覆盖在种子层6上并深入至表层61的镂空结构中对镂空结构进行填充，通过提高镀铜层7与种子层6之间的结合力以形成附着力高的重布线层。
其中，种子层6的厚度以及咬蚀深度、咬蚀的速度以及时间可以根据实际情况设计。
本实施例中，芯片封装体指的是芯片3封装于塑封层4内的封装结构。具体地，芯片封装体的制备步骤S10具体包括：
S11、提供载板1和若干芯片3，将所述芯片3通过临时键合层2贴于所述载板1的一面；制得的中间产品参考图1，其中，载板1为不锈钢载板、玻璃载板或者FR5载板，通过贴片机可以将芯片3固定在临时键合层2上；临时键合层2为临时键合材料。
S12、采用塑封料对所述芯片3进行封装处理，固化后形成塑封层4；具体地，通过高温处理可以使塑封料固化形成塑封层4。
S13、如图2所示，拆除所述载板1，具体地，通过高温可以使其与临时键合层2发生热解，从而实现载板1的拆除。
步骤12中，对于芯片3正面朝向远离载板1的方向封装于载板1上的情况下，还需要通过研磨处理对塑封层4靠近所述芯片3正面的一侧面进行减薄处理使其保持平整、光滑，并使芯片3的正面邻近塑封层4的表面。
可选地，塑封层4的材料包括聚酰亚胺、硅胶和EMC(Epoxy Molding Compound，环氧塑封料)，本实施例优选EMC，即所述塑封层4为环氧树脂塑封层，通过真空压合使EMC紧密包裹住芯片3，再经高温让EMC固化，可以使芯片3稳定贴合在载板1上，起到保护芯片3的作用。
进一步地，步骤S20具体包括：
S21、如图3所示，提供介电层5，将所述介电层5贴附于所述芯片封装体的正面；具体地，ABF(Ajinomoto Build-up Film)或PP(Polypropylene，聚丙烯)材质，贴附于塑封层4上，起到绝缘的作用。
S22、如图4所示，通过激光开孔处理，形成使所述芯片封装体的芯片3的引脚外露的窗口；具体地，通过UV激光对介电层5和塑封层4进行钻孔处理，使芯片3的引脚外露，便于后续芯片3的电性引出；
S23、如图5所示，采用合金材料并通过真空溅射于所述介电层5和所述窗口内制作种子层6；具体地，在高真空状态进行加热，以去除中间产品上的水分及污染物，然后通过磁控溅射制备具有高附着力、优良电导率及厚度均匀的种子层6，该种子层6的厚度为400～600nm，种子层6为合金材料，合金材料选自二元合金、三元合金或者四元合金中的任一种，但并不限定于此，对于其他满足要求的四元合金以上的多元合金也同样适用；进一步地，所述合金材料选自Cu-Ti合金、Cu-Ni合金、Cu-Ni-Ti合金中的任一种，可以进一步提高种子层6的附着力，镂空结构位于合金材料中除Ti外的其他任意一种金属中；本实施例中，种子层6为合金金属材料，只需要刻蚀表层61中的一种金属，对重布线层的侧蚀量更小，对于细线路来说损伤更小，且重布线层的底部金属形状更优，更能提高重布线层与芯片封装体之间的结合力；
S24、提供刻蚀液，对所述种子层6的表层61的其中一种金属进行刻蚀处理，形成镂空深度(咬蚀深度)小于所述种子层6厚度的镂空结构，如图6所示。其中，种子层6包括表层61和底层62，刻蚀液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
通过选择合适的刻蚀液，对种子层6的表层61快速蚀刻形成镂空结构为后续制备高附着力的细线路结构打好基础。对于合金材料的种子层6，可以通过差分刻蚀(差别刻蚀)快速咬蚀种子层6的表层61中的一种金属。
进一步地，步骤S30具体包括：
S31、如图7所示，于所述种子层6上制作光致抗蚀膜层8；具体地，选用光刻胶，通过涂布机将光刻胶均匀涂抹在种子层6上，通过烘烤后形成一层均匀的光致抗蚀膜层8，从而提高曝光的解析能力；其中，光刻胶选用的是创智科技的厚膜型高感光度正性光刻胶CZ201。
S32、对所述光致抗蚀膜层8进行曝光、显影处理，形成使所述窗口和部分所述种子层6外露的图形化孔9(图7)；具体地，用LDI曝光机，通过UV或镭射光将所需之影像资料转移至光致抗蚀膜层8上，再通过显影将未曝光部分的光致抗蚀膜层8去除，形成图形化孔9，留下被UV或镭射光照射之图形；
S33、如图8所示，对所述图形化孔9和外露于所述图形化孔9的种子层6上的镂空结构进行电镀处理，形成镀铜层7，镀铜层7深入至表层61的镂空结构中与种子层6完美结合，从而提高重布线层的附着力；
S34、去除残留的所述光致抗蚀膜层8(图9)。
本实施例中，蚀刻液和刻蚀液两者的含义相同，采用两种描述方式仅仅以示区别。
由于步骤S20中的镂空结构没有对底层62的附着力造成影响，因此，步骤S30中对光致抗蚀膜层8进行曝光、显影处理，后续蚀刻种子层6时对镀铜层7下方的种子层6的侧蚀量很小，不会影响其附着力，从而可以制得线宽/线距达到5～10um的板级扇出封装基板的细线路结构。
本实施例中，步骤S30之后还包括步骤S40：提供蚀刻液，对去除残留的所述光致抗蚀膜层8后外露的种子层6进行蚀刻处理，以去除该种子层6(图10)。
优选地，所述蚀刻液为有机酸、无机酸和过氧化氢的组合物。通过选用合适的蚀刻液，可以去除外露的种子层6。
于本实施例中，有机酸选自选自乙酸、甲酸、丁酸、柠檬酸、乙醇酸、草酸、丙二酸、戊酸、丙酸、酒石酸、葡糖酸、醛糖酸和琥珀酸中的任意一种或两种以上的混合物，但并不限定于此；所述无机酸为选自硫酸、硝酸和磷酸中的任意一种或两种混合物，但并不限定于此。
具体地，本实施例的板级扇出封装基板的细线路结构的制备方法包括以下步骤：
1、提供载板1和若干芯片3，将所述芯片3通过临时键合层2贴于所述载板1的一面；
2、采用塑封料对所述芯片3进行封装处理，固化后形成塑封层4；
3、拆除所述载板1；
4、提供介电层5，将所述介电层5贴附于所述芯片封装体的正面；
5、通过激光开孔处理，形成使所述芯片封装体的芯片3的引脚外露的窗口；
6、通过真空溅射于所述介电层5和所述窗口内制作种子层6；
7、提供刻蚀液，对所述种子层6的表层61进行刻蚀处理，形成镂空深度(咬蚀深度)小于所述种子层6厚度的镂空结构；
8、于所述种子层6上制作光致抗蚀膜层8；
9、对所述光致抗蚀膜层8进行曝光、显影处理，形成使所述窗口和部分所述种子层6外露的图形化孔9；
10、去除残留的所述光致抗蚀膜层8。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换以及对本发明产品各原料的等效替换及辅助成分的添加、具体方式的选择等，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (10)

1.一种板级扇出封装基板的细线路结构，其特征在于，包括：
塑封层，所述塑封层具有第一面和与所述第一面相背的第二面；
若干芯片，封装于所述塑封层内，且所述芯片的正面邻近所述第一面；
介电层，贴于所述塑封层的第一面，所述介电层和所述塑封层上开设有供所述芯片的引脚外露的窗口；
重布线层，包括种子层和镀铜层，所述种子层位于所述介电层背离所述塑封层的一面和所述窗口内并与所述引脚电性连接，所述种子层包括表层和底层，所述表层具有镂空结构，所述种子层为合金材料，所述合金材料选自二元合金、三元合金或者四元合金中的任一种，所述镂空结构位于合金材料中的任意一种金属中，且当所述合金材料含Ti时，所述镂空结构仅位于合金材料中的除Ti外的任意一种金属中，所述镀铜层位于所述种子层远离所述介电层的一面并深入所述镂空结构内，所述重布线层沿其厚度方向具有使所述介电层外露的孔。
2.根据权利要求1所述的板级扇出封装基板的细线路结构，其特征在于，所述种子层的厚度为400～600nm，所述表层的厚度为150～250nm。
3.根据权利要求1所述的板级扇出封装基板的细线路结构，其特征在于，所述合金材料选自Cu-Ti合金、Cu-Ni合金、Cu-Ni-Ti合金中的任一种。
4.一种板级扇出封装基板的细线路结构的制备方法，其特征在于，包括以下步骤：
S10、制作芯片封装体；
S20、于所述芯片封装体的正面制作与所述芯片封装体的芯片的引脚电性连接的合金材料的种子层，并且使该种子层具有表层和底层，去除所述表层中的其中一种金属，以形成镂空结构，其中，当所述合金材料含Ti时，仅去除所述表层中的除Ti外的其中一种金属；
S30、于所述种子层上制作镀铜层，并使所述镀铜层深入所述镂空结构内对所述镂空结构进行填充。
5.根据权利要求4所述的制备方法，其特征在于，步骤S20具体包括：
S21、提供介电层，将所述介电层贴附于所述芯片封装体的正面；
S22、通过激光开孔处理，形成使所述芯片封装体的芯片的引脚外露的窗口；
S23、采用合金材料并通过真空溅射于所述介电层和所述窗口内制作种子层；
S24、提供刻蚀液，对所述种子层的表层的其中一种金属进行刻蚀处理，形成镂空深度小于所述种子层厚度的镂空结构。
6.根据权利要求5所述的制备方法，其特征在于，步骤S30具体包括：
S31、于所述种子层上制作光致抗蚀膜层；
S32、对所述光致抗蚀膜层进行曝光、显影处理，形成使所述窗口和部分所述种子层外露的图形化孔；
S33、对所述图形化孔和外露于所述图形化孔的种子层上的镂空结构进行电镀处理，形成镀铜层；
S34、去除残留的所述光致抗蚀膜层。
7.根据权利要求6所述的制备方法，其特征在于，步骤S30之后还包括步骤S40：提供蚀刻液，对去除残留的所述光致抗蚀膜层后外露的种子层进行蚀刻处理，以去除该种子层。
8.根据权利要求7所述的制备方法，其特征在于，所述刻蚀液选自无机酸、有机酸、或者有机酸与双氧水的混合液。
9.根据权利要求8所述的制备方法，其特征在于，所述蚀刻液为有机酸、无机酸和过氧化氢的组合物。
10.根据权利要求4所述的制备方法，其特征在于，步骤S10具体包括：
S11、提供载板和若干芯片，将所述芯片通过临时键合层贴于所述载板的一面；
S12、采用塑封料对所述芯片进行封装处理，固化后形成塑封层；
S13、拆除所述载板。
CN201910856548.9A 2019-09-11 2019-09-11 板级扇出封装基板的细线路结构及其制备方法 Active CN110581120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910856548.9A CN110581120B (zh) 2019-09-11 2019-09-11 板级扇出封装基板的细线路结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910856548.9A CN110581120B (zh) 2019-09-11 2019-09-11 板级扇出封装基板的细线路结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110581120A CN110581120A (zh) 2019-12-17
CN110581120B true CN110581120B (zh) 2021-03-16

Family

ID=68812875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910856548.9A Active CN110581120B (zh) 2019-09-11 2019-09-11 板级扇出封装基板的细线路结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110581120B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299564A (zh) * 2021-05-21 2021-08-24 广东佛智芯微电子技术研究有限公司 一种板级扇出柔性封装基板的封装结构及其制备方法
CN113808958A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 一种芯片封装结构制作方法及芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900547A (zh) * 2015-06-05 2015-09-09 华进半导体封装先导技术研发中心有限公司 多元合金成分的微凸点制备工艺
CN107203099A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
US9754835B2 (en) * 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
CN103745937B (zh) * 2014-02-08 2016-06-01 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作工艺
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
CN108990298A (zh) * 2018-07-26 2018-12-11 深圳崇达多层线路板有限公司 一种以镍为种子层及抗蚀层制作精细线路的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900547A (zh) * 2015-06-05 2015-09-09 华进半导体封装先导技术研发中心有限公司 多元合金成分的微凸点制备工艺
CN107203099A (zh) * 2016-03-18 2017-09-26 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN110581120A (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
US20200258826A1 (en) Semiconductor package and semiconductor manufacturing process
US8062537B2 (en) Method for manufacturing an electronics module
US7954234B2 (en) Method of manufacturing a wiring board
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
TWI296843B (en) A method for manufacturing a coreless package substrate
US20110010932A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
US20060043570A1 (en) Substrate, semiconductor device, substrate fabricating method, and semiconductor device fabricating method
JP5107187B2 (ja) 電子部品パッケージの製造方法
JP2016048795A (ja) 導体構造要素及び導体構造要素を製造するための方法
JP2015518651A (ja) 半導体パッケージング用の多層基板
JP2008218731A (ja) 半導体装置の製造方法および半導体装置
CN110581120B (zh) 板级扇出封装基板的细线路结构及其制备方法
CN110620053B (zh) 具有激光开孔阻挡层的扇出型封装结构及其制备方法
JP2001320150A (ja) スタンパを使った配線基板の製造方法及び配線基板
KR101063519B1 (ko) 미세 피치의 구리 범프 제조 방법
CN117156730B (zh) 嵌入式封装基板及其制作方法、堆叠封装结构
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP4401527B2 (ja) 半導体チップの製造方法
KR20160001827A (ko) 인쇄회로기판 제조방법
JP2011040720A (ja) プリント回路基板及びその製造方法
KR101009157B1 (ko) 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2003045917A (ja) 半導体装置用テープキャリアおよびその製造方法
TWI691244B (zh) 線路板結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Thin circuit structure of board level fan out packaging substrate and its preparation method

Effective date of registration: 20211229

Granted publication date: 20210316

Pledgee: Guangdong Shunde Rural Commercial Bank Co.,Ltd. science and technology innovation sub branch

Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd.

Registration number: Y2021980016930

PE01 Entry into force of the registration of the contract for pledge of patent right
TR01 Transfer of patent right

Effective date of registration: 20230904

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.

TR01 Transfer of patent right