CN103745937B - 扇出型圆片级封装的制作工艺 - Google Patents

扇出型圆片级封装的制作工艺 Download PDF

Info

Publication number
CN103745937B
CN103745937B CN201410045789.2A CN201410045789A CN103745937B CN 103745937 B CN103745937 B CN 103745937B CN 201410045789 A CN201410045789 A CN 201410045789A CN 103745937 B CN103745937 B CN 103745937B
Authority
CN
China
Prior art keywords
chip
resin
fan
wafer level
manufacture craft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410045789.2A
Other languages
English (en)
Other versions
CN103745937A (zh
Inventor
陈�峰
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke core integrated technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410045789.2A priority Critical patent/CN103745937B/zh
Publication of CN103745937A publication Critical patent/CN103745937A/zh
Application granted granted Critical
Publication of CN103745937B publication Critical patent/CN103745937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种扇出型圆片级封装的制作工艺，包括步骤：提供一适用于晶圆厂设备的圆形承载片，在承载片上贴覆粘结胶；芯片正贴到粘结胶上；涂覆第二类绝缘树脂，第二类绝缘树脂填充芯片之间的沟槽；涂覆第一类感光树脂并将芯片正面覆盖住；在第一类感光树脂中制作通向芯片焊盘的导通孔；沉积一层种子层，并在种子层上涂覆光刻胶，在光刻胶上显露出的图形区域中电镀形成电连接芯片焊盘的电镀线路；涂覆阻焊油墨，在阻焊油墨上显露出电镀线路上的金属焊盘；在金属焊盘上形成焊球。本方法可以降低成本和制造难度，提高涂覆树脂的表面均匀性，并且可以在线路形成和扇出方面使用晶圆厂的设备与材料。

Description

扇出型圆片级封装的制作工艺
技术领域
本发明涉及芯片封装工艺，尤其是一种扇出型圆片级封装的制作工艺。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型晶圆级封装技术(FanoutWaferLevelPackage,FOWLP)的出现，满足了芯片产品尺寸更薄、节省材料（封装基板）等特点，但是如何降低扇出型圆片级封装产品的成本成为需要研究的方向。
日本J-Devices公司在US20110309503A1专利中，给出了一种扇出型晶圆级封装的制作方法，如图1所示。J-Devices公司的专利主要工艺如下：
第一步：使用粘结剂以一定间隔在基板上形成粘结层；
第二步：在粘结胶上贴放芯片；
第三步：涂覆第一绝缘树脂，并在树脂上开出窗口，露出芯片上的焊盘；
第四步：通过图形电镀与光刻的方法，制作重布线层（RedistributionLayer，RDL）,将芯片上的焊盘引出；
第五步：制作第二绝缘层，并做开口露出重布线层的金属；
第六步：在第二绝缘层上面制作焊球或凸点。
该技术的不足之处在于，工艺的第三步中涂覆第一绝缘树脂，由于通常芯片厚度在50微米以上，所以涂覆绝缘树脂的厚度不易控制，不利于精细线路的制作。而且个别树脂（如PBO）价格较高，不利于成本控制。
发明内容
本发明的目的在于提供一种扇出型圆片级封装的制作工艺，能够在保证封装工艺精度的同时，降低制造成本；以及在工艺过程中降低制造难度和提高涂覆树脂的表面均匀性，并且可以在线路形成和扇出方面使用晶圆厂的设备与材料，提高布线密度和制造精度。本发明采用的技术方案是：
一种扇出型圆片级封装的制作工艺，包括下述步骤：
步骤一，提供一适用于晶圆厂设备的圆形承载片，在承载片上贴覆粘结胶；
步骤二，通过贴片机将芯片正贴到粘结胶上；
步骤三，在圆形承载片上贴有芯片的那一面上涂覆第二类绝缘树脂，第二类绝缘树脂填充芯片之间的沟槽；第二类绝缘树脂的高度不高于芯片顶部的高度，第二类绝缘树脂顶部低于芯片顶部0～15微米；
步骤四，在承载片上贴有芯片的那一面上涂覆第一类感光树脂，第一类感光树脂将芯片正面覆盖住；
步骤五，在第一类感光树脂中制作通向芯片焊盘的导通孔；
步骤六，在导通孔中和第一类感光树脂上沉积一层种子层；在种子层上涂覆光刻胶，然后使得光刻胶上显露出用于制作电镀线路的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘的电镀线路；
步骤七，去除光刻胶和光刻胶底部的种子层，保留电镀线路底部的种子层；在承载片上涂覆一层阻焊油墨，使得阻焊油墨覆盖电镀线路；
然后在阻焊油墨上显露出电镀线路上的金属焊盘；
步骤八，在金属焊盘上通过植球、印刷、电镀或化学镀工艺形成焊球。
进一步地，所述步骤一中，圆形承载片的材料为Si、玻璃、金属板或有机基板。
进一步地，所述步骤三中，第二类绝缘树脂为包含环氧树脂、亚克力树脂、酚醛树脂或三嗪树脂成分的增层材料、底填料或塑封材料。
更进一步地，所述第二类绝缘树脂中添加有二氧化硅或陶瓷粉。
进一步地，所述步骤三中，涂覆第二类绝缘树脂采用的工艺是丝网印刷、狭缝涂覆、喷墨打印、真空压合、点胶或压印。
进一步地，所述步骤四中，第一类感光树脂包括BCB、PBO、PSPI、聚酰亚胺、感光型环氧树脂或干膜。
进一步地，所述步骤四中，涂覆第一类感光树脂采用的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
进一步地，所述步骤五中，通过光刻、显影、固化工艺，在第一类感光树脂中制作通向芯片焊盘的导通孔。
进一步地，所述步骤六中，通过溅射金属或化学沉铜工艺，在导通孔中和第一类感光树脂上沉积种子层。
更进一步地，溅射金属时采用的金属材料为Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr或W，或者Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr或W的合金。
本发明的优点在于：
1).高性能芯片的扇出工艺大部分都使用第一类感光树脂，该类树脂包括BCB、PBO、PSPI（光敏聚酰亚胺）、聚酰亚胺等材料。第一类感光树脂具有分辨率高，适合高频作业等特点，缺点是成本昂贵。本发明使用主要成分为环氧树脂、亚克力树脂、酚醛树脂、三嗪树脂等的增层材料、底填料或塑封材料作为芯片间的填充剂，第一类感光树脂制作线路扇出层，在保证封装工艺精度的同时，降低了制造成本。
2).本发明采用两步涂胶方式，可以有效提高树脂涂覆的均匀性。首先使用第二类绝缘树脂填充芯片之间的沟槽，可以基本将沟槽填平，填充后，第二类绝缘树脂顶部低于芯片顶部0～15微米，相对于芯片贴片后的厚度大于50微米的厚度，由于第二类绝缘树脂涂覆后涂覆高度差的减少，随后进行第一类感光树脂涂覆时，制造难度大大降低，树脂表面均匀性大幅提高。
3).选用圆片进行封装，可以在线路形成和扇出方面使用晶圆厂的设备与材料，大幅度提高了布线密度和制造精度，解决了封装基板产品焊盘间距过大、可靠性低等一些问题。更适合于未来高密度封装技术的发展。
附图说明
图1为日本J-Devices公司的一种扇出型晶圆级封装的制作方法示意图。
图2为本发明的圆形承载片上贴覆粘结胶示意图。
图3为本发明的粘贴芯片示意图。
图4为本发明的涂覆第二类绝缘树脂示意图。
图5为本发明的涂覆第一类感光树脂并将芯片覆盖示意图。
图6A为本发明的制作导通孔示意图。
图6B为本发明的导通孔小于芯片焊盘时的示意图。
图6C为本发明的导通孔大于芯片焊盘时的示意图。
图7为本发明的制作种子层和电镀线路示意图。
图8为本发明的涂覆阻焊油墨，在阻焊油墨上显露出电镀线路上的金属焊盘示意图。
图9为本发明的制作焊球示意图。
图10为本发明的流程图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了降低扇出型圆片级封装产品的成本，本发明所提出的扇出型圆片级封装的制作工艺，具体包括下述步骤：
步骤一，如图2所示，提供一适用于晶圆厂设备的圆形承载片101，在承载片101上贴覆粘结胶102；
此步骤中，由于是进行圆片级封装，因此承载片101选用尺寸较小的圆形承载片（相对于方片级封装而言尺寸较小）。选用圆片进行封装，可以在线路形成和扇出方面使用晶圆厂的设备与材料，大幅度提高了布线密度和制造精度，解决了封装基板产品焊盘间距过大、可靠性低等一些问题。更适合于未来高密度封装技术的发展。承载片材料可以是Si、玻璃、金属板、有机基板等平板，具体可通过丝网印刷或点胶、热压、滚压等工艺，贴覆粘结胶102。
步骤二，如图3所示，通过贴片机将芯片103正贴到粘结胶102上，即芯片103的背面与粘结胶102贴合。
步骤三，如图4所示，在圆形承载片101上贴有芯片103的那一面上涂覆第二类绝缘树脂104，第二类绝缘树脂104填充芯片103之间的沟槽；第二类绝缘树脂104包括增层材料（Build-up）、底填料（Underfill）或塑封材料；第二类绝缘树脂104的高度不高于芯片103顶部的高度，优选地，第二类绝缘树脂104顶部低于芯片103顶部0～15微米；
在此步骤中，第二类绝缘树脂104主要为具有绝缘作用的低成本树脂，主要成分可以是环氧树脂、亚克力树脂、酚醛树脂、三嗪树脂等成分，或添加了二氧化硅、陶瓷粉等填料的上述树脂或改性树脂。产品包括增层材料、底填料（Underfill）或塑封材料。涂覆工艺可以是丝网印刷、狭缝涂覆、喷墨打印、真空压合、点胶、压印等工艺。
步骤四，如图5所示，在承载片101上贴有芯片103的那一面上涂覆第一类感光树脂107，第一类感光树脂107包括BCB苯并环丁烯、PBO聚对苯撑苯并二恶唑、PSPI光敏聚酰亚胺、聚酰亚胺、感光型环氧树脂、干膜等高解析度感光材料；第一类感光树脂107将芯片103正面覆盖住；涂覆工艺可以是旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合等工艺。
步骤五，如图6A、图6B、图6C所示，在第一类感光树脂107中制作通向芯片焊盘106的导通孔108；
芯片103正面的芯片焊盘106在上一步骤中被第一类感光树脂107所覆盖，在此步骤中，如图6A所示，第一类感光树脂107（BCB、PBO、PSPI、聚酰亚胺、感光型环氧树脂、干膜等材料）经过光刻、显影、固化等工艺，在其中形成通向芯片焊盘106的导通孔108。
图6B中显示，当芯片焊盘106尺寸比较大，便于形成通向芯片焊盘106的导通孔108，导通孔108的直径小于芯片焊盘106的直径。芯片保护层105通常是待封装的芯片103自带的（芯片厂家已经制作好芯片保护层105）。
图6C中显示，当芯片焊盘106尺寸比较小，在芯片焊盘106范围内形成导通孔108比较困难，则考虑导通孔108的底部尺寸大于芯片焊盘106，导通孔108的直径大于芯片焊盘106的直径。
步骤六，如图7所示，在导通孔108中和第一类感光树脂107上沉积一层种子层109；在种子层109上涂覆光刻胶110，然后使得光刻胶110上显露出用于制作电镀线路111的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘106的电镀线路111；
此步骤中，可以通过溅射金属（材料可以是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr、W等材料或以上材料的合金材料）或化学沉铜等工艺，在导通孔108中和第一类感光树脂107上沉积种子层109。然后在种子层109上面涂覆光刻胶110（光刻胶可以是液态的，也可以是薄膜状的），通过使用底片在光刻机里进行对位曝光，经过显影等工艺使得光刻胶110上显露出制作电镀线路111的图形。使用电镀的方法，在显露出的图形区域中形成电镀线路111（即重布线结构），电镀线路111电连接芯片焊盘106。
步骤七，如图8所示，去除光刻胶110和光刻胶底部的种子层109，保留电镀线路111底部的种子层109；在承载片101上涂覆一层阻焊油墨113，使得阻焊油墨113覆盖电镀线路111；
然后使用底片在光刻机里进行对位曝光，经过显影等工艺，在阻焊油墨113上显露出电镀线路111上的金属焊盘112。阻焊油墨113具有光敏特性，因此可以利用曝光、显影等工艺使得电镀线路111上的金属焊盘112暴露。
步骤八，如图9所示，在金属焊盘112上通过植球、印刷、电镀、化学镀等工艺形成焊球114。

Claims (10)

1.一种扇出型圆片级封装的制作工艺，其特征在于，包括下述步骤：
步骤一，提供一适用于晶圆厂设备的圆形承载片(101)，在承载片(101)上贴覆粘结胶(102)；
步骤二，将芯片(103)正贴到粘结胶(102)上；
步骤三，在圆形承载片(101)上贴有芯片(103)的那一面上涂覆第二类绝缘树脂(104)，第二类绝缘树脂(104)填充芯片(103)之间的沟槽；第二类绝缘树脂(104)的高度不高于芯片(103)顶部的高度，第二类绝缘树脂(104)顶部低于芯片(103)顶部0～15微米；
步骤四，在承载片(101)上贴有芯片(103)的那一面上涂覆第一类感光树脂(107)，第一类感光树脂(107)将芯片(103)正面覆盖住；
步骤五，在第一类感光树脂(107)中制作通向芯片焊盘(106)的导通孔(108)；
步骤六，在导通孔(108)中和第一类感光树脂(107)上沉积一层种子层(109)；在种子层(109)上涂覆光刻胶(110)，然后使得光刻胶(110)上显露出用于制作电镀线路(111)的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘(106)的电镀线路(111)；
步骤七，去除光刻胶(110)和光刻胶底部的种子层(109)，保留电镀线路(111)底部的种子层(109)；在承载片(101)上涂覆一层阻焊油墨(113)，使得阻焊油墨(113)覆盖电镀线路(111)；
然后在阻焊油墨(113)上显露出电镀线路(111)上的金属焊盘(112)；
步骤八，在金属焊盘(112)上通过植球、印刷、电镀或化学镀工艺形成焊球(114)。
2.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤一中，圆形承载片(101)的材料为Si、玻璃、金属板或有机基板。
3.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤三中，第二类绝缘树脂(104)包含环氧树脂、亚克力树脂或酚醛树脂。
4.如权利要求3所述的扇出型圆片级封装的制作工艺，其特征在于：
所述第二类绝缘树脂(104)中添加有二氧化硅或陶瓷粉。
5.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤三中，涂覆第二类绝缘树脂(104)采用的工艺是丝网印刷、狭缝涂覆、喷墨打印、真空压合、点胶或压印。
6.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤四中，第一类感光树脂(107)包括BCB、PBO、聚酰亚胺或干膜。
7.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤四中，涂覆第一类感光树脂(107)采用的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
8.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤五中，通过光刻、显影、固化工艺，在第一类感光树脂(107)中制作通向芯片焊盘(106)的导通孔(108)。
9.如权利要求1所述的扇出型圆片级封装的制作工艺，其特征在于：
所述步骤六中，通过溅射金属或化学沉铜工艺，在导通孔(108)中和第一类感光树脂(107)上沉积种子层(109)。
10.如权利要求9所述的扇出型圆片级封装的制作工艺，其特征在于：
溅射金属时采用的金属材料为Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr或W，或者Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr或W的合金。
CN201410045789.2A 2014-02-08 2014-02-08 扇出型圆片级封装的制作工艺 Active CN103745937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410045789.2A CN103745937B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410045789.2A CN103745937B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作工艺

Publications (2)

Publication Number Publication Date
CN103745937A CN103745937A (zh) 2014-04-23
CN103745937B true CN103745937B (zh) 2016-06-01

Family

ID=50502947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045789.2A Active CN103745937B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作工艺

Country Status (1)

Country Link
CN (1) CN103745937B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241210A (zh) * 2014-09-29 2014-12-24 华进半导体封装先导技术研发中心有限公司 一种低成本超薄扇出型封装结构及其制作方法
CN107023809A (zh) * 2016-01-30 2017-08-08 深圳市环基实业有限公司 一种led灯板制作方法
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN110571157B (zh) * 2019-08-12 2020-12-18 广东佛智芯微电子技术研究有限公司 一种防止侧蚀的精细线路的制作方法
CN110581120B (zh) * 2019-09-11 2021-03-16 广东佛智芯微电子技术研究有限公司 板级扇出封装基板的细线路结构及其制备方法
CN114828434B (zh) * 2021-01-29 2024-04-09 武汉光谷创元电子有限公司 加成法制作封装电路的工艺和封装电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615584A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 具有模拟基板的芯片重新配置结构及其封装方法
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
CN103187322A (zh) * 2011-12-30 2013-07-03 赛普拉斯半导体公司 充分成型的扇出
CN103187388A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 封装的半导体器件及封装半导体器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615584A (zh) * 2008-06-25 2009-12-30 南茂科技股份有限公司 具有模拟基板的芯片重新配置结构及其封装方法
CN101996958A (zh) * 2009-08-20 2011-03-30 精材科技股份有限公司 芯片封装体及其制造方法
CN103187388A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 封装的半导体器件及封装半导体器件的方法
CN103187322A (zh) * 2011-12-30 2013-07-03 赛普拉斯半导体公司 充分成型的扇出

Also Published As

Publication number Publication date
CN103745937A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
CN103745936B (zh) 扇出型方片级封装的制作方法
CN103745937B (zh) 扇出型圆片级封装的制作工艺
TWI716732B (zh) 熱增強型全模製扇出模組
CN105206592B (zh) 扇出型封装的结构和制作方法
CN105244307B (zh) 扇出型封装结构的制作方法
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
CN103681372B (zh) 扇出型圆片级三维半导体芯片的封装方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN101996894A (zh) 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN101996895A (zh) 半导体器件及其制造方法
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN104241210A (zh) 一种低成本超薄扇出型封装结构及其制作方法
CN102194740A (zh) 半导体器件及其形成方法
CN102024716A (zh) 半导体器件以及制造半导体器件的方法
CN104103528A (zh) 一种扇出型方片级半导体芯片封装工艺
JP3972246B2 (ja) ウエハーレベル・チップサイズ・パッケージおよびその製造方法
CN103745938B (zh) 扇出型圆片级封装的制作方法
US20150004750A1 (en) Methods of Forming Conductive Materials on Contact Pads
CN103762183B (zh) 扇出型方片级封装的制作工艺
CN104103527B (zh) 一种改进的扇出型方片级半导体芯片封装工艺
TW591782B (en) Formation method for conductive bump
JP2017103447A (ja) 半導体パッケージ基板及びその製造方法
CN104103526B (zh) 一种改进的扇出型方片级三维半导体芯片封装工艺
CN104103529A (zh) 一种扇出型方片级半导体三维芯片封装工艺
CN103887191A (zh) 半导体器件和制作无凸块倒装芯片互连结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190227

Address after: 221000 Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province, east side of high-tech road and south side of pioneering Road

Patentee after: Jiangsu Zhongke core integrated technology Co., Ltd.

Address before: 214000 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right