CN103681372B - 扇出型圆片级三维半导体芯片的封装方法 - Google Patents

扇出型圆片级三维半导体芯片的封装方法 Download PDF

Info

Publication number
CN103681372B
CN103681372B CN201310731538.5A CN201310731538A CN103681372B CN 103681372 B CN103681372 B CN 103681372B CN 201310731538 A CN201310731538 A CN 201310731538A CN 103681372 B CN103681372 B CN 103681372B
Authority
CN
China
Prior art keywords
chip
ground floor
insulating resin
carrying tablet
electroplating line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310731538.5A
Other languages
English (en)
Other versions
CN103681372A (zh
Inventor
陈�峰
王宏杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke core integrated technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310731538.5A priority Critical patent/CN103681372B/zh
Publication of CN103681372A publication Critical patent/CN103681372A/zh
Application granted granted Critical
Publication of CN103681372B publication Critical patent/CN103681372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种扇出型圆片级三维半导体芯片的封装方法，主要包括：承载片正面贴热剥离薄膜及倒装第一层芯片；第一层芯片塑封；在承载片正面涂覆第一绝缘树脂及通过激光钻孔制作导通孔；制作种子层，在种子层上面涂覆光刻胶，使光刻胶上显露出用于制作电镀线路的图形；形成电镀线路；涂覆第二绝缘树脂，在第二绝缘树脂上开窗露出电镀线路上的焊盘；第二层芯片倒装到第一层芯片上方并塑封；制作三层或更多层三维堆叠芯片的结构；去除底部承载片和热剥离薄膜；在第一层芯片正面涂覆第三绝缘树脂，在第三绝缘树脂上开窗；在第一层芯片正面形成阻焊层和植焊球。本发明提供了一种可实现多层芯片堆叠的封装工艺。

Description

扇出型圆片级三维半导体芯片的封装方法
技术领域
本发明涉及半导体封装方法，尤其是一种扇出型圆片级三维半导体芯片的封装方法。
背景技术
伴随电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型晶圆级封装技术(FanoutWaferLevelPackage,FOWLP)的出现，将封装技术引入小尺寸、低密度的方向。随着消费性电子等产品的不断向多功能、超薄化方向发展，更高密度更小尺寸的封装产品的市场份额会不断扩大。
英飞凌（Infineon）公司提出了单层扇出型晶圆级封装技术，又称作嵌入式晶圆级球状阵列（Wafer-LevelBallGridArray,eWLB）技术。该技术的主要工艺流程如下：
（1）.在承载片上贴芯片粘结胶；
（2）.将芯片按照一定间隔倒装在粘结胶上；
（3）.在贴装芯片的一面做塑封工艺，将全部芯片包裹住；
（4）.去掉承载片和粘结胶，在芯片的正面做扇出布线（RDL）层；
（5）.在扇出布线做焊球，将芯片中的焊点引出；
（6）.对单个产品进行切割、测试。
意法半导体（STMICROELECTRONICS）公司提出了US20130105973A1专利，提出了EwlbPoP（PackageonPackage）技术。该技术在英飞凌公司技术的基础上，对塑封材料做穿孔，在孔内置放锡球。通过倒装芯片技术，在塑封好的芯片上再进行堆叠。见图1。
以上两种技术的不足之处如下：
（1）.英飞凌公司的技术只解决了单层芯片堆叠技术，没有考虑多层三维堆叠技术。
（2）.意法半导体专利的缺点是，由于锡球的尺寸较大，且形状是球形的，在使用锡球作为三维堆叠互联的媒介，芯片互联所使用的导通孔尺寸会受到锡球尺寸的影响，不利于小型化，多层堆叠技术的发展。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种扇出型圆片级三维半导体芯片的封装方法，使用激光钻孔的方式，在塑封材料上形成导通孔（ThroughMoldingVia，TMV）,通过电镀的方法进行填孔，实现多层芯片的三维封装。本发明采用的技术方案是：
步骤一.提供承载片，在承载片背面制作对准标记；
步骤二.在承载片正面贴热剥离薄膜，在热剥离薄膜上倒装第一层芯片；
步骤三.使用第一塑封材料将承载片的正面包裹住，并且将第一层芯片盖住；
步骤四.对承载片正面进行磨平和减薄；
步骤五.在承载片正面涂覆一层第一绝缘树脂；在承载片的正面第一层芯片以外部位进行激光钻孔，形成导通孔，导通孔的底部穿透第一塑封材料，但不穿透承载片；
步骤六.通过溅射金属或化学沉铜工艺，在导通孔内表面和第一绝缘树脂表面沉积一层种子层；在种子层上面涂覆光刻胶，使光刻胶上显露出用于制作电镀线路的图形；
步骤七.使用电镀的方法，在光刻胶显露出的图形区中形成电镀线路，电镀的金属并同时填充导通孔；去除光刻胶和光刻胶底部的种子层，保留电镀线路和电镀线路底部的种子层；
步骤八.在承载片正面涂覆第二绝缘树脂，在第二绝缘树脂上开窗露出电镀线路上的焊盘；
步骤九.将第二层芯片倒装到第一层芯片上方，第二层芯片的凸点与电镀线路上的焊盘焊接在一起；使用第二塑封材料将承载片的正面包裹住，并且将第二层芯片盖住；
步骤十一.去除底部承载片和热剥离薄膜,露出第一层芯片的正面；
步骤十二.在第一层芯片正面涂覆第三绝缘树脂，在第三绝缘树脂上开窗露出第一层芯片正面的焊盘和底层的导通孔的底部；
步骤十三.在第一层芯片正面形成阻焊层和植焊球；多个焊球分别与第一层芯片正面的焊盘和底层的导通孔的底部连接。
进一步地，所述步骤九之后，步骤十一之前还包括：
步骤十.重复步骤四至步骤九的工艺，得到三层或更多层三维堆叠芯片的结构。
进一步地，所述第一绝缘树脂为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
所述第二绝缘树脂为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
所述第三绝缘树脂为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
本发明的优点在于：
1）使用激光钻孔和电镀工艺实现TMV孔的制作，有利于导通孔小型化和批量生产。目前紫外激光钻孔可实现30um孔径的TMV孔的制作，钻孔速度可达2000孔/秒，适合于工业化生产和制作。
2）本工艺可有效控制每一层的厚度，可实现三维封装超薄工艺与技术。
附图说明
图1为意法半导体公司提出的封装技术示意图。
图2为本发明的承载片背面制作对准标记示意图。
图3为本发明的承载片正面贴热剥离薄膜及倒装第一层芯片示意图。
图4为本发明的第一层芯片塑封示意图。
图5为本发明的承载片正面进行磨平和减薄示意图。
图6为本发明的在承载片正面涂覆第一绝缘树脂及制作导通孔示意图。
图7为本发明的制作种子层，在种子层上面涂覆光刻胶，使光刻胶上显露出用于制作电镀线路的图形示意图。
图8为本发明的形成电镀线路示意图。
图9为本发明的涂覆第二绝缘树脂，在第二绝缘树脂上开窗露出电镀线路上的焊盘示意图。
图10为本发明的第二层芯片倒装到第一层芯片上方并塑封示意图。
图11为本发明的制作三层或更多层三维堆叠芯片的结构示意图。
图12为本发明的去除底部承载片和热剥离薄膜示意图。
图13为本发明的在第一层芯片正面涂覆第三绝缘树脂，在第三绝缘树脂上开窗示意图。
图14为本发明的在第一层芯片正面形成阻焊层和植焊球示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
一种扇出型圆片级三维半导体芯片的封装方法，包括下述步骤：
步骤一.如图2所示，提供承载片101，在承载片101背面制作对准标记102；
承载片101的材料可以是硅、二氧化硅、硼硅玻璃、低碱玻璃、金属、有机材料等成分的圆片。制作方法包括激光打标，机械打标，曝光刻蚀，丝网印刷，点胶等工艺。对准标记102的样式可以是圆形、方形、三角形、十字、◤、╟、╖等。对准标记102有利于后续步骤中贴装芯片和激光钻孔时的定位。
步骤二.如图3所示，在承载片101正面贴热剥离薄膜103(如日本NITTO公司的REVALPHA材料、晶圆临时键合胶等)，在热剥离薄膜103上倒装第一层芯片104a，即第一层芯片104a的正面向下进行贴装，多个第一层芯片104a之间有固定距离。
步骤三.使用第一塑封材料105将承载片101的正面包裹住，并且将第一层芯片104a盖住；
如图4所示，具体可以使用晶圆塑封机将承载片101的正面包裹住，第一塑封材料105将第一层芯片104a盖住，第一塑封材料105可以是环氧塑封材料、塑封底填材料、其它具有塑封功能的有机树脂等。
步骤四.对承载片101正面进行磨平和减薄；
如图5所示，具体可使用机械磨刷、机械抛光等方法将承载片101正面进行磨平和减薄。此步骤中，若第一层芯片104a的原始尺寸比较厚，则可以同时减薄第一层芯片104a的背面。
步骤五.如图6所示，在承载片101正面涂覆一层第一绝缘树脂1061（绝缘树脂1061可以是BBC、PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂等材料），涂覆的方式包括旋涂、喷涂、滚涂、丝网印刷、热压等工艺。在承载片101的正面第一层芯片104a以外部位进行激光钻孔，形成导通孔107。导通孔107的底部穿透第一塑封材料105，但不穿透承载片101。此步骤形成了底层（即第一层）的导通孔107。
步骤六.如图7所示，通过溅射金属（材料可以是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr、W等）或化学沉铜等工艺，在导通孔107内表面和第一绝缘树脂1061表面沉积一层种子层108；在种子层108上面涂覆光刻胶109（光刻胶可以是液态的，也可以是薄膜状的），通过使用底片在光刻机里进行对位曝光，经过显影等工艺使光刻胶109上显露出用于制作电镀线路的图形。
步骤七.如图8所示，使用电镀的方法，在光刻胶109显露出的图形区中形成电镀线路110，电镀的金属并同时填充导通孔107，这样导通孔107中的金属就和电镀线路110电连接；去除光刻胶109和光刻胶底部的种子层108，保留电镀线路110和电镀线路110底部的种子层108。
步骤八.如图9所示，在承载片101正面涂覆第二绝缘树脂1062，在第二绝缘树脂1062上开窗露出电镀线路110上的焊盘111；
第二绝缘树脂1062采用和第一绝缘树脂1061相同的材料。因此图9中第二绝缘树脂1062的图形和第一绝缘树脂1061的图形混合在了一起。
步骤九.如图10所示，将第二层芯片104b倒装到第一层芯片104a上方，第二层芯片104b的凸点112与电镀线路110上的焊盘111焊接在一起；使用第二塑封材料113将承载片101的正面包裹住，并且将第二层芯片104b盖住。
具体使用晶圆塑封机将承载片101的正面包裹住，如图10第二塑封材料113将第二层芯片104b盖住，第二塑封材料113可以与第一塑封材料105相同，成分包括环氧塑封材料、塑封底填材料、其它具有塑封功能的有机树脂等。
此步骤结束后，可得到二层三维堆叠芯片的结构。
步骤十.重复步骤四至步骤九的工艺，得到三层或更多层三维堆叠芯片的结构；图11中，U1、U2、U3是结构与制作方法相似的三部分，可按照相同的工艺重复堆叠。
步骤十一.如图12所示，去除底部承载片101和热剥离薄膜103,露出第一层芯片104a的正面。
步骤十二.如图13所示，在第一层芯片104a正面涂覆第三绝缘树脂114，第三绝缘树脂114可以是BBC、PBO、聚酰亚胺、干膜、阻焊油墨、环氧树脂、含氟树脂等材料，可与第一绝缘树脂1061成分相同；在第三绝缘树脂114上开窗露出第一层芯片104a正面的焊盘115和底层的导通孔107的底部118；
步骤十三.如图14所示，在第一层芯片104a正面形成阻焊层116和植焊球117；多个焊球117分别与第一层芯片104a正面的焊盘115和底层的导通孔107的底部118连接。
具体可通过光刻、电镀、去种子层、植球等工艺在第一层芯片104a正面形成阻焊层116和植焊球117；焊球117通常是锡球。

Claims (5)

1.一种扇出型圆片级三维半导体芯片的封装方法，其特征在于，包括下述步骤：
步骤一.提供承载片(101)，在承载片(101)背面制作对准标记(102)；
步骤二.在承载片(101)正面贴热剥离薄膜(103)，在热剥离薄膜(103)上倒装第一层芯片(104a)；
步骤三.使用第一塑封材料(105)将承载片(101)的正面包裹住，并且将第一层芯片(104a)盖住；
步骤四.对承载片(101)正面进行磨平和减薄；
步骤五.在承载片(101)正面涂覆一层第一绝缘树脂(1061)；在承载片(101)的正面第一层芯片(104a)以外部位进行激光钻孔，形成导通孔(107)，导通孔(107)的底部穿透第一塑封材料(105)，但不穿透承载片(101)；
步骤六.通过溅射金属或化学沉铜工艺，在导通孔(107)内表面和第一绝缘树脂(1061)表面沉积一层种子层(108)；在种子层(108)上面涂覆光刻胶(109)，使光刻胶(109)上显露出用于制作电镀线路的图形；
步骤七.使用电镀的方法，在光刻胶(109)显露出的图形区中形成电镀线路(110)，电镀的金属并同时填充导通孔(107)；去除光刻胶(109)和光刻胶底部的种子层(108)，保留电镀线路(110)和电镀线路(110)底部的种子层(108)；
步骤八.在承载片(101)正面涂覆第二绝缘树脂(1062)，在第二绝缘树脂(1062)上开窗露出电镀线路(110)上的焊盘(111)；
步骤九.将第二层芯片(104b)倒装到第一层芯片(104a)上方，第二层芯片(104b)的凸点(112)与电镀线路(110)上的焊盘(111)焊接在一起；使用第二塑封材料(113)将承载片(101)的正面包裹住，并且将第二层芯片(104b)盖住；
步骤十一.去除底部承载片(101)和热剥离薄膜(103),露出第一层芯片(104a)的正面；
步骤十二.在第一层芯片(104a)正面涂覆第三绝缘树脂(114)，在第三绝缘树脂(114)上开窗露出第一层芯片(104a)正面的焊盘(115)和底层的导通孔(107)的底部(118)；
步骤十三.在第一层芯片(104a)正面形成阻焊层(116)和植焊球(117)；多个焊球(117)分别与第一层芯片(104a)正面的焊盘(115)和底层的导通孔(107)的底部(118)连接。
2.如权利要求1所述的扇出型圆片级三维半导体芯片的封装方法，其特征在于，所述步骤九之后，步骤十一之前还包括：
步骤十.重复步骤四至步骤九的工艺，得到三层或更多层三维堆叠芯片的结构。
3.如权利要求1或2所述的扇出型圆片级三维半导体芯片的封装方法，其特征在于，
所述第一绝缘树脂(1061)为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
4.如权利要求1或2所述的扇出型圆片级三维半导体芯片的封装方法，其特征在于，
所述第二绝缘树脂(1062)为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
5.如权利要求1或2所述的扇出型圆片级三维半导体芯片的封装方法，其特征在于，
所述第三绝缘树脂(114)为PBO即聚对苯撑苯并双口恶唑、聚酰亚胺、干膜、阻焊油墨、环氧树脂或含氟树脂。
CN201310731538.5A 2013-12-26 2013-12-26 扇出型圆片级三维半导体芯片的封装方法 Active CN103681372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310731538.5A CN103681372B (zh) 2013-12-26 2013-12-26 扇出型圆片级三维半导体芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310731538.5A CN103681372B (zh) 2013-12-26 2013-12-26 扇出型圆片级三维半导体芯片的封装方法

Publications (2)

Publication Number Publication Date
CN103681372A CN103681372A (zh) 2014-03-26
CN103681372B true CN103681372B (zh) 2016-07-06

Family

ID=50318547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310731538.5A Active CN103681372B (zh) 2013-12-26 2013-12-26 扇出型圆片级三维半导体芯片的封装方法

Country Status (1)

Country Link
CN (1) CN103681372B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943614B (zh) * 2014-04-26 2016-09-21 华进半导体封装先导技术研发中心有限公司 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN104103527B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级半导体芯片封装工艺
CN104103526B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级三维半导体芯片封装工艺
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN105206539A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装制备方法
CN105304598A (zh) * 2015-11-23 2016-02-03 华进半导体封装先导技术研发中心有限公司 垂直叠封的多芯片晶圆级封装结构及其制作方法
CN105575821A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装及其制备方法
TWI563602B (en) * 2016-04-15 2016-12-21 Phoenix Pioneer Technology Co Ltd Method of fabricating a package substrate
CN105895538A (zh) * 2016-04-28 2016-08-24 合肥祖安投资合伙企业(有限合伙) 一种芯片封装结构的制造方法及芯片封装结构
US10020335B2 (en) 2016-09-09 2018-07-10 Omnivision Technologies, Inc. Short-resistant chip-scale package
CN109867257A (zh) 2017-12-04 2019-06-11 讯芯电子科技（中山）有限公司 芯片封装体与制造方法
CN110634832A (zh) * 2019-08-29 2019-12-31 上海先方半导体有限公司 一种基于硅通孔转接板的封装结构及其制作方法
CN117316838B (zh) * 2023-11-29 2024-03-08 广东长兴半导体科技有限公司 半导体芯片中晶圆智能封测方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8779601B2 (en) * 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法

Also Published As

Publication number Publication date
CN103681372A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681372B (zh) 扇出型圆片级三维半导体芯片的封装方法
US11094639B2 (en) Semiconductor package
CN105244307B (zh) 扇出型封装结构的制作方法
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
CN105206592B (zh) 扇出型封装的结构和制作方法
CN106356340A (zh) 半导体器件及其制造方法
WO2017124670A1 (zh) 一种扇出型芯片的封装方法及封装结构
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN102543772A (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
CN103985695B (zh) 一种扇出型封装结构及其制作工艺
CN105070671A (zh) 一种芯片封装方法
CN105405827A (zh) 一种低成本多层堆叠扇出型封装结构及其制备方法
CN104103528A (zh) 一种扇出型方片级半导体芯片封装工艺
CN105575821A (zh) 多层堆叠扇出型封装及其制备方法
CN105529276A (zh) 低成本多层堆叠扇出型封装结构及其制备方法
CN103745937B (zh) 扇出型圆片级封装的制作工艺
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN106783796B (zh) 一种芯片封装结构及其制备方法
CN105514099A (zh) 多层堆叠扇出型封装结构及其制备方法
TWI283916B (en) Manufacturing method of chip package structure
CN105810593A (zh) 一种扇出型封装结构及其封装方法
CN206134648U (zh) 一种扇出型封装结构
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN103745938B (zh) 扇出型圆片级封装的制作方法
CN108922853A (zh) 一种基于Fan-out工艺的三维结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190109

Address after: 221000 Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province, east side of high-tech road and south side of pioneering Road

Patentee after: Jiangsu Zhongke core integrated technology Co., Ltd.

Address before: 214000 China Sensor Network International Innovation Park D1, 200 Linghu Avenue, Taihu International Science Park, Wuxi New District, Jiangsu Province

Patentee before: National Center for Advanced Packaging Co., Ltd.