JP3972246B2 - ウエハーレベル・チップサイズ・パッケージおよびその製造方法 - Google Patents

ウエハーレベル・チップサイズ・パッケージおよびその製造方法 Download PDF

Info

Publication number
JP3972246B2
JP3972246B2 JP2003001274A JP2003001274A JP3972246B2 JP 3972246 B2 JP3972246 B2 JP 3972246B2 JP 2003001274 A JP2003001274 A JP 2003001274A JP 2003001274 A JP2003001274 A JP 2003001274A JP 3972246 B2 JP3972246 B2 JP 3972246B2
Authority
JP
Japan
Prior art keywords
metal foil
layer
wafer
semiconductor chip
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003001274A
Other languages
English (en)
Other versions
JP2004214501A (ja
Inventor
浅見  博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003001274A priority Critical patent/JP3972246B2/ja
Publication of JP2004214501A publication Critical patent/JP2004214501A/ja
Application granted granted Critical
Publication of JP3972246B2 publication Critical patent/JP3972246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はウェーハレベル・チップサイズ・パッケージおよびその製造方法に関するものであり、更に詳しくは、半導体チップの入出力パッドを再配置する再配線層が半導体チップの外周内に設けられたファン・イン型の半導体チップでありながら高周波通信分野にも使用することができるチップサイズ・パッケージおよびその製造方法に関するものである。
【0002】
【従来の技術】
従来、半導体チップのパッケージは、ダイシングした個々の半導体チップをリードフレームに搭載し、半導体チップとリードフレームをワイヤボンディングして樹脂で封止する当初のものから、近年においては電子機器類の小型化、薄型化、高性能化の要請に対応して、半導体チップでは配線の細幅化、多ピン化、多層化が行われると共に、ウェーハからダイシングされた個々の半導体チップをほぼ同じサイズの変換基板(インターポーザ)と組み合わせて封止するチップサイズ・パッケージが広く採用されている。
【0003】
そして最近では、半導体チップにダイシングする前のウェーハの段階で樹脂層に再配線層を形成させるウェーハレベル・チップサイズ・パッケージが低コストおよび量産性の点で注目を浴びている。このウェーハレベル・チップサイズ・パッケージは、ウェーハの活性面に再配置用の樹脂層を設け、ウェーハに作りこまれている多数の半導体チップの入出力パッドを一括して再配置してから、そのウェーハを個々のチップサイズ・パッケージにダイシングするものである。従って、ウェーハレベル・チップサイズ・パッケージは、チップサイズ・パッケージの製造方法として格段に合理化されたものと言えるが、一方ではウェーハの段階で反りを生じ易いと言う問題をかかえている(例えば、特許文献1、特許文献2、特許文献3、特許文献4を参照。)。
【0004】
【特許文献1】
特開平10−178124号公報
【特許文献2】
特開2000−36518号公報
【特許文献3】
特開2001−144223号公報
【特許文献4】
特開2002−76203号公報
【0005】
【発明が解決しようとする課題】
ウェーハレベル・チップサイズ・パッケージにおいては、ウェーハの段階で反り易く、その後の工程、例えば研磨、検査、ダイシングの工程において問題となる。この反りはウェーハの材料であるシリコンと半導体チップの入出力パッドを再配置する合成樹脂層(例えばポリイミド樹脂層)との熱膨張係数の差や、合成樹脂層の収縮応力によって生ずるものである。そして、半導体チップの生産性を高めるためにウェーハの径は増大する傾向にあり、上記の問題は一層拡大する方向にある。
【0006】
そのほか、再配線用樹脂層に形成される再配線層には、半導体チップの外周よりも外側へ導いて再配置されるファン・アウト型の再配置と、半導体チップの直下で半導体チップの外周をはみ出さないように配置されるファン・イン型の再配置とがある。半導体チップを携帯電話やETC(高速道路における自動料金収受システム)等の高周波通信の分野で使用する場合には、プリント配線板における高周波電流に基づく電磁波によって半導体チップの内部配線にノイズを生じる怖れがあり、再配線層がファン・アウト型に配置されたチップサイズ・パッケージは一部で使用されているものの、再配線層がファン・イン型に配置されたチップサイズ・パッケージは高周波通信の分野には使用されていない。なお、上記再配線層がファン・アウト型に配置されたチップサイズ・パッケージはパッケージのサイズが大になり小型化の要請に反したものとなっており、高周波通信に使用し得る小型のウェーハレベル・チップサイズ・パッケージは未だ存在していない。
【0007】
勿論、ウェーハに作り込まれた半導体チップと再配線層との間にグランド層を形成すれば、半導体チップはプリント配線板側の高周波電流に基づくノイズの発生を防ぐことはできるが、ウェーハにグランド層を形成するための感光性樹脂層を形成し、その上に再配線層を形成するための感光性樹脂層を重ねて二層の感光性樹脂層を形成させると、感光性樹脂層は元々収縮応力が大であり、シリコンと比較して一桁大きい熱膨張係数を有しているので、得られるウェーハは反りが極めてきつく使用に耐えないものとなってしまうのである。
【0008】
本発明は上述の問題に鑑みてなされ、高周波通信分野に使用が可能なファン・イン型のウェーハレベル・チップサイズ・パッケージ、およびそのようなチップサイズ・パッケージを低コストで量産し得る製造方法を提供することを課題とする。
【0009】
【課題を解決するための手段】
上記の課題は請求項1および請求項4の構成によって解決されるが、その解決手段を説明すれば次に示す如くである。
【0010】
請求項1のウェーハレベル・チップサイズ・パッケージは、作り込まれた半導体チップの入出力用パッドがパッシベーション膜から露出しているウェーハと、あらかじめ設けた穴を入出力用パッドに位置合わせしてパッシベーション膜面に接着された金属箔付きの接着剤層と、上記穴を含む金属箔の全面に形成された再配線用の感光性樹脂層とからなり、感光性樹脂層には上記穴を経由して入出力用パッドの位置を再配置する再配線層および金属箔からの引出線が半導体チップの外周に対応する線より内側に形成されており、更にその上へカバーコートが再配線層の電極部および金属箔の電極部を露出させて形成されており、ウェーハから半導体チップをダイシングした後に、再配線層の電極部はプリント配線板の配線に接続され、金属箔の電極部はプリント配線板のグランド電位部に接続されるものである。
【0011】
このようなウェーハレベル・チップサイズ・パッケージは半導体チップと再配線層との間にグランド層となる金属箔を備えているので、半導体チップの直下に形成されたファン・イン型の再配線層であっても、プリント配線板からの高周波の電流に基づく電磁波が金属箔によって遮蔽され、半導体チップの回路にノイズが生じることを防ぐ。また、金属箔付き接着剤は接着剤が半硬化の状態で適用されるので、溶液をスピンコートして適用される再配線用の感光性樹脂層と比較して、適用後における溶媒の除去に基づく体積収縮が遥かに小さく、それに応じてウェーハとの間に生ずる収縮応力が遥かに小さいことから、金属箔付き接着剤層と感光性樹脂層の形成されたウェーハの反りは感光性樹脂層を二層重ねて一層目にはグランド層を形成し二層目に再配線層を形成させたウェーハの反りと比較して格段に小さく、反りに基づく工程上の問題を生じない。また、接着剤層は感光性樹脂層と比較して遥かに低コストであるから製造されるウェーハレベル・チップサイズ・パッケージは安価なものとなる。
【0012】
請求項1に従属する請求項2のウェーハレベル・チップサイズ・パッケージは、金属箔付き接着剤層の接着剤に粉末状無機充填剤が混合されているものである。このようなウェーハレベル・チップサイズ・パッケージは、無機充填材の混合分に応じて接着剤層の熱膨張率がウェーハの熱膨張率に近づいたものとなるので金属箔付き接着剤層と感光性樹脂層の形成されたウェーハの反りを一層抑制する。このことは感光性であるために光透過性であることを要し、充填剤を混合することができない感光性樹脂層を重ねて二層形成させる場合と比較して決定的な差異を与える。
【0013】
請求項1に従属する請求項3のウェーハレベル・チップサイズ・パッケージは、再配線層および金属箔の引出線が金属メッキにより形成されているものである。
このようなウェーハレベル・チップサイズ・パッケージは、感光性樹脂層を貫通して半導体チップの入出力パッドに達する細孔、および金属箔に達する細孔の如きアスペクト比の大きい細孔の奥にも金属が均等に埋められたものとなるほか短時間で厚く信頼性の高いメッキ膜が形成される。
【0014】
請求項4のウェーハレベル・チップサイズ・パッケージの製造方法は、半導体チップの入出力用パッドが露出しているウェーハのパッシベーション膜面に対し、あらかじめ設けた穴を上記入出力用パッドに位置合せして金属箔付き接着剤シートを接着する工程と、穴を含む金属箔の全面に溶液を塗布し乾燥して形成される感光性樹脂層に、フォトリソグラフィ技術を適用して、半導体チップの入出力用パッドへ達する細孔と金属箔へ達する細孔を形成し、それら以外の部分は光硬化させる工程と、細孔を含む感光性樹脂層の全面にメッキ・シード層をスパッタリングによって形成し、更にその上へ入出力用パッドの再配線層および金属箔の引出線を半導体チップの外周に対応する線より内側に位置させるようにパターニングしてメッキ・レジスト膜を形成する工程と、メッキ・レジスト膜を介してメッキして再配線層および金属箔の引出線を形成し、その後に再配線層および金属箔の引出線以外の部分のメッキ・レジスト膜およびメッキ・シード層を除去する工程と、再配線層および金属箔の引出線を含む感光性樹脂層の面にフォトリソグラフィ技術を適用して、再配線層の電極部および金属箔の電極部を露出させるようにカバーコートを形成する工程と、 金属箔付き接着剤層と感光性樹脂層の形成されたウェーハを半導体チップにダイシングする工程とからなる製造方法である。
【0015】
このようなウェーハレベル・チップサイズ・パッケージの製造方法は、半導体チップと再配線層との間にグランド層となる金属箔を形成させるので、半導体チップの直下に形成されたファン・イン型の再配線層であっても、接続されるプリント配線板側の高周波の電流に基づく電磁波が金属箔によって遮蔽され、半導体チップの内部配線にノイズを生じることを防ぐ。また、接着剤が半硬化の状態の金属箔付き接着剤を適用するので、溶液をスピンコートして適用する再配線用の感光性樹脂層と比較して適用後の溶媒除去に基づく体積収縮が遥かに小さく、それに応じてウェーハとの間に生ずる収縮応力が遥かに小さいことから、金属箔付き接着剤層と感光性樹脂層を形成させたウェーハの反りは感光性樹脂層を二層重ねて一層目にはグランド層を形成し二層目に再配線層を形成させたウェーハの反りと比較して格段に小さく、反りに基づく工程上の問題を発生させない。また、接着剤層は感光性樹脂層と比較して遥かに低コストであるから製造されるウェーハレベル・チップサイズ・パッケージを安価にする。
【0016】
請求項4に従属する請求項5のウェーハレベル・チップサイズ・パッケージの製造方法は、金属箔付き接着剤シートとして、金属箔付き接着剤シートの接着剤に粉末状無機充填剤が混合されたものを使用する製造方法である。
このようなウェーハレベル・チップサイズ・パッケージの製造方法は、無機充填剤の混合分だけ接着剤層の熱膨張率をウェーハの熱膨張率に近づけた接着剤を使用することになるので、金属箔付き接着剤層と感光性樹脂層との形成されたウェーハの反りを一層抑制する。このことは感光性であるために光透過性であることを要し、充填剤を混合することができない感光性樹脂層を重ねて二層形成させる場合と比較して決定的な差異を与える。
【0017】
請求項4に従属する請求項6のウェーハレベル・チップサイズ・パッケージの製造方法は、再配線層および金属箔の引出線を金属メッキによって形成する製造方法である。
このようなウェーハレベル・チップサイズ・パッケージの製造方法は、感光性樹脂層に形成された半導体チップの電極部に達する細孔、金属箔に達する細孔、すなわちアスペクト比の大きい細孔に金属を均等に埋めることができるほか、短時間で厚いメッキが可能である。
【0018】
【発明の実施の形態】
上述したように、本発明のウェーハレベル・チップサイズ・パッケージは、半導体チップの入出力用パッドが露出しているウェーハのパッシベーション膜面に対し、あらかじめ設けた穴を入出力用パッドに位置合せして金属箔付き接着剤シートを熱圧着する工程と、穴を含む金属箔の全面に溶液を塗布し乾燥して形成される感光性樹脂層に、フォトリソグラフィ技術を適用して、半導体チップの入出力用パッドへ達する細孔と金属箔へ達する細孔を形成し、それら以外の部分は光硬化させる工程と、両細孔を含む感光性樹脂層の全面にメッキ・シード層をスパッタリングによって形成し、更にその上へ入出力用パッドの再配線層および金属箔の引出線を半導体チップの外周に対応する線より内側に位置させるようにパターニングしてメッキ・レジスト膜を形成する工程と、メッキ・レジスト膜を介して金属メッキして再配線層および金属箔の引出線を形成し、その後に再配線層および金属箔の引出線以外の部分のメッキ・レジスト膜およびメッキ・シード層を除去する工程と、再配線層および金属箔の引出線を含む感光性樹脂層の面にフォトリソグラフィ技術を適用して、再配線層の電極部および金属箔の電極部を露出させるようにカバーコートを形成する工程と、金属箔付き接着剤層と感光性樹脂層の形成されたウェーハを半導体チップにダイシングする工程とからなる製造方法によって製造される。
【0019】
半導体チップが作り込まれているウェーハの活性面に接着される金属箔付き接着剤シートとしては、通常的には非感光性エポキシ樹脂や非感光性ポリイミド樹脂等からなる接着剤の片面に銅箔が貼り合わされたもの、例えば10μm程度の厚さの銅箔と10μm程度の厚さのエポキシ樹脂からなるものが使用される。そして、金属箔付き接着剤シートには、ウェーハのパッシベーション膜から露出している半導体チップの内部配線の外部接続端子であるアルミニウム・パッドに対応する位置にあらかじめドリルで比較的大きい穴(例えば直径50μm〜100μmの穴)を形成させておいたものが使用される。上記非感光性のエポキシ樹脂やポリイミド樹脂等は接着剤であるから、ウェーハと接着させる前は完全には硬化していないBステージの状態にあり熱圧着される。なお、銅箔は後述するようにグランド電位とされ、プリント配線板における高周波電流によって半導体チップに誘導磁界、誘導電界が生ずることを防ぐ遮蔽層となるものである。なお、金属箔は接着剤層の膨張を抑制するようにも働く。
【0020】
接着剤には粉末状無機充填剤として例えば微粉末状の球状シリカを混合したものが使用される。球状シリカの混合はウェーハの材料であるシリコンと比較して大きい接着剤の熱膨張係数をシリコンの熱膨張係数に近づけることにより、接着後に生ずるウェーハの反りを可及的に小さくするためである。その点からは混合量は多い程好ましいが、混合量を大にすると、混合物の粘度が高くなって10μm程度の厚さにする時の作業性が低下する。混合物の粘度は球状シリカの粒径分布によっても変わる。そのほか、混合量が多いと熱膨張係数の差は小さくなるが弾性率が大になり、却ってウェーハと接着させた後の剥離応力を大にする。すなわち、混合量は種々の点を考慮して適宜選択される。粉末状無機充填剤としては球状シリカのほか、バルーン状シリカやバルーン状カーボン・ブラック等の微粉末も好適に使用される。
【0021】
接着させた金属箔付き接着剤シートの外側となっている金属箔の面に感光性樹脂の溶液をスピンコートして適用される感光性樹脂層は半導体チップの入出力パッドを再配置するための再配線層および金属箔の引出線を設けるものである。スピンコート後に乾燥し溶剤を除去して形成される感光性樹脂層に、半導体チップの入出力パッドへ至る細孔、および金属箔へ至る細孔(何れも直径10μm〜30μmの細孔)を形成する部分には光を遮断し、それら以外の部分は光を照射するマスクを介して紫外線を照射し光硬化させる。紫外線の照射後、溶剤に浸漬するかまたは溶剤をスプレーして現像しリンスして、キュアすることにより、紫外線を照射した部分は残るが、紫外線を遮断した部分は溶解除去されて細孔が形成される。なお、この感光性樹脂層は5〜20μmの厚さに形成される。
【0022】
感光性樹脂層は一個の半導体チップあたり100個単位で存在する電極部へ至る細孔を高い位置精度でウェーハの全面に形成させるためには必須のものであり高い解像度を有するものでなければならないし、当然のことながら光透過性でなければならず、球状シリカのような充填材を混合することはできない。従って、ウェーハの熱膨張係数より一桁大きい熱膨脹係数を有しており、ウェーハと組み合わせた時に反りを生じ易い材料である。勿論、反りを生ずる収縮応力の絶対値は適用される厚さに比例して大になる。上記の感光性樹脂としては感光性を付与したポリイミド樹脂、エポキシ樹脂、PBO(ポリベンゾオキサゾール)樹脂、BCB(ベンゾシクロブテン)樹脂等が使用される。
【0023】
そして上記細孔が形成されている感光性樹脂層にメッキを施すためのメッキ・シード層を形成するためにニッケルまたはクロムをスパッタリングし、続いて導電性金属、例えば銅を電解メッキして、再配線層および金属箔の引出線を形成するために金属の電解メッキを施す。電解メッキは短時間で厚いメッキ膜が得られるので好ましい。勿論、無電解メッキを排除する訳ではない。また金属メッキ以外の方法、例えばスパッタリングや蒸着によっても再配線層や金属箔の引出線を形成することはできるが、感光性樹脂層を貫通して半導体チップの電極部に至る細孔や金属箔に至る細孔のようにアスペクト比の大きい細孔の奥まで均等に金属を埋めることができるという点で電解メッキが最も好ましく、通常的には硫酸銅を使用する銅の電解メッキが採用される。メッキを開始する前に、メッキ・シード層の上にメッキ・レジスト膜を形成するが、メッキ・レジスト膜は再配線層および金属箔の引出線が半導体チップの外周に相当する線の内側になるようなパターンに形成される。従ってメッキして得られる再配線層および金属箔の引出線はファン・イン型に配置されたものとなる。その後、再配線層および金属箔の引出線以外の部分に残っているメッキ・レジスト膜およびメッキ・シード層を除去する。
【0024】
更に、再配線層の電極部および金属箔の引出線の電極部を露出させるようにしてカバーコートを施す。すなわち、リソフォトグラフィの技術によって上記の電極部を残すように、例えば半田レジスト膜を形成させる。カバーコートは半田レジスト膜以外の膜であってもよい。その後、金属箔付き接着剤層および感光性樹脂層の形成されたウェーハは半導体チップのサイズにダイシングされる。そして、上記の再配線層の電極部は例えば半田ボールによってマザーボードのようなプリント配線板の配線に接続され、金属箔の引出線の電極部はプリント配線板のグランド電位の個所に接続される。プリント配線板との接続は半田ボール以外の手段で接続してもよいことは勿論である。
【0025】
【実施例】
次に本発明のウェーハレベル・チップサイズ・パッケージおよびその製造方法を実施例により図面を参照して具体的に説明する。
【0026】
(実施例)
図1は半導体チップ11が作り込まれたウェーハ10を示す平面図であり、スクライビング・ラインLに沿ってダイシングされて個々の半導体チップ11が得られる。図2、図3は本発明のウェーハレベル・チップサイズ・パッケージの製造方法を模式的に説明する図である。図2のAは、図1における「2」−「2」線方向の断面図で示されるウェーハ10の部分と、ウェーハ10の活性面の全面に接着される銅箔付き接着剤シート20sの部分を模式的に示す断面図である。ウェーハ10では図示を省略した内部配線の入出力用のアルミニウム・パッド12がパッシベーション膜13から露出されている。銅箔付き接着剤シート20sは厚さ9μmの銅箔21と厚さ10μmの接着剤22とからなっており、半導体チップ10のアルミニウム・パッド12に対応する位置に、直径100μmの開口23がドリルによってあらかじめ開けられている。接着剤22には、エポキシ樹脂に球状シリカの微粉体を25%混合したものが使用されている。
【0027】
図2のBは、ウェーハ10の活性面側に銅箔付き接着剤シート20sが熱圧着されて銅箔付き接着剤層20が形成された状態を示す。また、図2のCは、銅箔付き接着剤層20の開口23の内部を含めて銅箔21の外面にネガ型の感光性ポリイミド樹脂の溶液をスピンコートし、乾燥して溶剤を除去して形成された感光性ポリイミド樹脂層30にフォトマスクMを介して紫外線が照射されている状態を示す。この感光性ポリイミド樹脂層30は厚さ10μmに形成されている。
図3のAは紫外線の照射後に有機アルカリ液で現像してリンスし、続いてキュアすることによって、紫外線を照射した部分は光硬化されているので残り、紫外線がフォトマスクMによって遮蔽された未硬化部分は溶解除去されて、銅箔21に達する細孔31hと、アルミニウム・パッド12に達する細孔33hとが形成された状態を示す。この感光性ポリイミド樹脂層に付いてのフォトリソグラフィの技術は広く行われているものである。
【0028】
図3のBは、感光性ポリイミド樹脂層30の外面、および細孔31h、細孔33hの内壁面にニッケルのスパッタリングによってメッキ用メッキ・シード層を設けた後に、感光性ポリイミド樹脂層30の上面に、フォトリソグラフィによって、入出力用パッドの再配線層および金属箔の引出線を半導体チップの外周に対応する線より内側に位置させるようにパターニングしたメッキ・レジスト膜を設ける。続いてメッキ・レジスト膜を銅の電解メッキを施こすことにより、細孔31hには銅箔21からの引出線31、感光性ポリイミド樹脂層30の上面には引出線31の電極部32を形成させ、細孔33hにはアルミニウム・パッド12からの引出線33、感光性ポリイミド樹脂層30の上面には再配線層34とその電極部35を形成させた後、不要なメッキ・レジスト膜およびメッキ・シード層を除去した状態を示す。
【0029】
そして図3のCは、フォトリソグラフィによって、銅箔21からの引出線31の電極部32と、再配線層34の電極部35を露出させるようにカバーコート36を形成させた状態を示す。なお、カバーコート36は半田レジスト膜としても作用するものであってもよい。このようにウェーハ10の活性面に銅箔付き接着剤層20および感光性ポリイミド樹脂層30を形成させたものは、銅箔付き接着剤層20の熱膨張係数が小さいこと、適用後の溶剤除去による体積収縮が小さいことにより、ウェーハ10に実質的に反りを発生させない。すなわち、ウェーハ10が厚さ300μmのものであっても反りは問題にならない程度に抑えることができ、後工程において何らのトラブルを発生しないことが確認された。
【0030】
この後、銅箔付き接着剤層20、感光性ポリイミド樹脂層30が形成されたウェーハ10を図1および図3のCに示したスクライビング・ラインLに沿ってダイシングして個々の半導体チップ11毎に分割され、図4に拡大して示すウェーハレベル・チップサイズ・パッケージ1が得られる。
【0031】
図4に示すウェーハレベル・チップサイズ・パッケージ1において、半導体チップ11のアルミニウム・パッド12は半導体チップ11の周縁部に150μmピッチで形成されており、再配線層34の電極部35は半導体チップ10の直下の領域内においてほぼ等間隔で二次元に再配置されている。その再位置の様子を図5の部分破断斜視図に模式的に示した。図5は図4と上下を逆にして示している。また、各要素の符号は図4と共通させているので重複する説明は省略するが、銅箔21の電極部32、および再配線層34の電極部35には接続用の半田ボールSbを加えている。そして図4において、再配線層34の電極部35は例えば一点鎖線で示す半田ボールSbを介してプリント配線板の配線に接続され、銅箔21の電極部32は同じく半田ボールSbを介してプリント配線板のグランド電位部に接続される。
【0032】
このウェーハレベル・チップサイズ・パッケージ1は、再配線層34が半導体チップ10の下方にのみに配置されており、いわゆるファン・イン型に配置されているので、サイズが小型である。そして、半導体チップ10と再配線層34との間には銅箔21が設けられており、この銅箔21はシールド層として作用するので、再配線層34がプリント配線板の高周波回路に接続されて高周波電流が流れても、それによる電磁波は銅箔21によって遮蔽され、半導体チップ10の内部配線にノイズを生じる怖れはないので、本実施例のウェーハレベル・チップサイズ・パッケージ1は高周波通信に使用することが可能である。事実、2.45GHzの高周波を使用するブルートゥースの通信に使用して動作に影響のでないことが確認された。
【0033】
以上、本発明のウェーハレベル・チップサイズ・パッケージおよびその製造方法を実施例によって説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0034】
例えば本実施例においては、接着剤22としてエポキシ樹脂を採用したが、これ以外のものであっても、耐熱性と接着性を有する樹脂であればよく、例えがポリイミド樹脂をはじめとして各種の合成樹脂をエポキシ樹脂に代えて使用することができる。
また本実施例においては、グランド電位とされる金属箔に銅箔21を採用したがこれに代えて導電性の良好なアルミニウム箔も採用することができる。
【0035】
【発明の効果】
本発明のウェーハレベル・チップサイズ・パッケージおよびその製造方法は以上に説明したような形態で実施され、次に記載するような効果を奏する。
【0036】
請求項1のウェーハレベル・チップサイズ・パッケージによれば、半導体チップと再配線層との間にグランド層となる金属箔を備えているので、半導体チップの直下に形成されたファン・イン型の再配線層であっても、プリント配線板からの高周波の電流に基づく電磁波が金属箔によって遮蔽され、半導体チップの回路にノイズが生じることを防ぐ。また、金属箔付き接着剤は接着剤が半硬化の状態で適用されるので、溶液をスピンコートして適用される感光性樹脂層と比較して適用後の溶媒除去に基づく体積収縮が遥かに小さく、それに応じてウェーハとの間に生ずる収縮応力が遥かに小さいことから、金属箔付き接着剤層と感光性樹脂層の形成されたウェーハの反りは感光性樹脂層を二層重ねて一層目にはグランド層を形成し二層目に再配線層を形成させたウェーハの反りと比較して格段に小さく、反りに基づく工程上の問題を生じない。また、接着剤層は感光性樹脂層と比較して遥かに低コストであるから製造されるウェーハレベル・チップサイズ・パッケージは安価なものとなる。
【0037】
請求項2のウェーハレベル・チップサイズ・パッケージによれば、接着剤層に粉末状無機充填材が混合されているので、その分だけ接着剤層の熱膨張率がウェーハの熱膨張率に近づき、金属箔付き接着剤層と感光性樹脂層の形成されたウェーハの反りを一層抑制する。このことは感光性であるために光透過性であることを要し、充填剤を混合することができない感光性樹脂層を重ねて二層形成させる場合と比較して決定的な差異を与える。
【0038】
請求項3のウェーハレベル・チップサイズ・パッケージによれば、感光性樹脂層における再配線層および金属箔の引出線の形成が金属メッキによって形成されているので、金属メッキの前に感光性樹脂層に形成された半導体チップの電極部に至る細孔や金属箔に至る細孔の如きアスペクト比が大きい細孔の奥にも金属が均等に埋められたものとなるほか、短時間で厚いメッキが形成されていることから、信頼性が高いウェーハレベル・チップサイズ・パッケージとなる。
【0039】
請求項4のウェーハレベル・チップサイズ・パッケージの製造方法によれば、半導体チップの直下に再配線層を形成したファン・イン型の半導体チップとしても、半導体チップと再配線層との間にグランド電位とし得る金属箔を設けることができるので、接続されるプリント配線板からの高周波電流に基づく電磁波が金属箔によって遮蔽され、半導体チップの回路にノイズを生じることを防ぐことができ、高周波回路での使用が可能な小型の半導体チップを与える。また、接着剤を半硬化の状態で金属箔付き接着剤を適用するので、溶液をスピンコートして適用する感光性樹脂と比較して適用後の溶媒除去に基づく体積収縮が遥かに小さく、それに応じてウェーハとの間に生ずる収縮応力が遥かに小さいことから、金属箔付き接着剤層と感光性樹脂層を形成させたウェーハの反りは感光性樹脂層を二層重ねて一層目にはグランド層を形成し、二層目に再配線層を形成させたウェーハの反りと比較して格段に小さく、反りに基づく工程上の問題を発生させない。また、接着剤層は感光性樹脂層と比較して遥かに低コストであるから製造されるウェーハレベル・チップサイズ・パッケージを安価にする。
【0040】
請求項5のウェーハレベル・チップサイズ・パッケージの製造方法によれば、接着剤に粉末状無機充填剤が混合されたものを使用するので、その混合分に応じて接着剤層の熱膨張率がウェーハの熱膨張率に近づくことにより、金属箔付き接着剤層と感光性樹脂層とを形成させたウェーハの反りが一層抑制され、その後の研磨、検査、ダイシングの工程で問題を生じない。このことは感光性であるために光透過性であることを要し、充填剤を混合することができない感光性樹脂層を重ねて二層形成させる場合と比較して決定的な違いである。
【0041】
請求項6のウェーハレベル・チップサイズ・パッケージの製造方法によれば、感光性樹脂層における再配線層および金属箔の引出線を金属メッキによって形成するので、メッキ前の感光性樹脂層を貫通して半導体チップの電極部に達する細孔、および金属箔に達する細孔の如きアスペクト比の大きい細孔の奥まで金属を均等に埋めることができるほか、短時間で厚いメッキが可能であり、信頼性の高いウェーハレベル・チップサイズ・パッケージを与える。
【図面の簡単な説明】
【図1】半導体チップが作り込まれたウェーハをスクライビング・ラインと共に示す平面図である。
【図2】図3と共に実施例のウエハーレベル・チップサイズ・パッケージを製造するステップを模式的に示す断面図である。
【図3】図2に続いて実施例のウエハーレベル・チップサイズ・パッケージを製造するステップを模式的に示す断面図である。
【図4】実施例のウエハーレベル・チップサイズ・パッケージの内部の構成を拡大して示す断面図である。
【図5】半導体チップのアルミニウム・パッドが感光性ポリイミド樹脂層の再配線層によって再配置された電極部を半田ボールと共に模式的示す斜視図である。
【符号の説明】
1……ウエハーレベル・チップサイズ・パッケージ、10……ウェーハ、11……半導体チップ、12……アルミニウム・パッド、13……パッシベーション膜、20s……銅箔付き接着剤シート、20……銅箔付き接着剤層、21……銅箔、22……接着剤、30……感光性ポリイミド樹脂層、31h……細孔、31……銅箔の引出線、32……銅箔の電極部、33h……細孔、34……再配線層、35……再配線層の電極部、36……カバーコート、L……スクライビング・ライン、Sb……半田ボール。

Claims (6)

  1. 作り込まれた半導体チップの入出力用パッドがパッシベーション膜から露出しているウェーハと、
    あらかじめ設けた穴を前記入出力用パッドに位置合わせして前記パッシベーション膜面に接着された金属箔付きの接着剤層と、
    前記穴を含む前記金属箔の全面に形成された再配線用の感光性樹脂層とからなり、
    前記感光性樹脂層には前記穴を経由して前記入出力用パッドの位置を再配置する再配線層および前記金属箔からの引出線が前記半導体チップの外周に対応する線より内側に形成されており、更にその上へカバーコートが前記再配線層の電極部および前記金属箔の電極部を露出させて形成されており、
    前記ウェーハから前記半導体チップをダイシングした後に、前記再配線層の電極部はプリント配線板の配線に接続され、前記金属箔の電極部は前記プリント配線板のグランド電位部に接続される
    ことを特徴とするウェーハレベル・チップサイズ・パッケージ。
  2. 前記金属箔付き接着剤層の接着剤に粉末状無機充填剤が混合されている
    ことを特徴とする請求項1に記載のウェーハレベル・チップサイズ・パッケージ。
  3. 前記再配線層および前記金属箔の引出線が金属メッキにより形成されている
    ことを特徴とする請求項1に記載のウェーハレベル・チップサイズ・パッケージ。
  4. 半導体チップの入出力用パッドが露出しているウェーハのパッシベーション膜面に対し、あらかじめ設けた穴を前記入出力用パッドに位置合せして金属箔付き接着剤シートを接着する工程と、
    前記穴を含む前記金属箔の全面に溶液を塗布し乾燥して形成される感光性樹脂層に、フォトリソグラフィ技術を適用して、前記半導体チップの入出力用パッドへ達する細孔と前記金属箔へ達する細孔を形成し、それら以外の部分は光硬化させる工程と、
    前記両細孔を含む前記感光性樹脂層の全面にメッキ・シード層をスパッタリングによって形成し、更にその上へ前記入出力用パッドの再配線層および前記金属箔の引出線を前記半導体チップの外周に対応する線より内側に位置させるようにパターニングしてメッキ・レジスト膜を形成する工程と、
    前記メッキ・レジスト膜を介してメッキして前記再配線層および前記金属箔の引出線を形成し、その後に前記再配線層および前記金属箔の引出線以外の部分の前記メッキ・レジスト膜および前記メッキ・シード層を除去する工程と、
    前記再配線層および前記金属箔の引出線を含む前記感光性樹脂層の面にフォトリソグラフィ技術を適用して、前記再配線層の電極部および前記金属箔の電極部を露出させるようにカバーコートを形成する工程と、
    前記金属箔付き接着剤層と前記感光性樹脂層の形成された前記ウェーハを前記半導体チップにダイシングする工程とからなる
    ことを特徴とするウェーハレベル・チップサイズ・パッケージの製造方法。
  5. 前記金属箔付き接着剤シートとして、前記金属箔付き接着剤シートの接着剤に粉末状無機充填剤が混合されたものを使用する
    ことを特徴とする請求項4に記載のウェーハレベル・チップサイズ・パッケージの製造方法。
  6. 前記再配線層および前記金属箔の引出線を金属メッキによって形成する
    ことを特徴とする請求項4に記載のウェーハレベル・チップサイズ・パッケージの製造方法。
JP2003001274A 2003-01-07 2003-01-07 ウエハーレベル・チップサイズ・パッケージおよびその製造方法 Expired - Fee Related JP3972246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003001274A JP3972246B2 (ja) 2003-01-07 2003-01-07 ウエハーレベル・チップサイズ・パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003001274A JP3972246B2 (ja) 2003-01-07 2003-01-07 ウエハーレベル・チップサイズ・パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2004214501A JP2004214501A (ja) 2004-07-29
JP3972246B2 true JP3972246B2 (ja) 2007-09-05

Family

ID=32819342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003001274A Expired - Fee Related JP3972246B2 (ja) 2003-01-07 2003-01-07 ウエハーレベル・チップサイズ・パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP3972246B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Okiセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR100752665B1 (ko) 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US7952187B2 (en) * 2008-03-31 2011-05-31 General Electric Company System and method of forming a wafer scale package
JP2014204004A (ja) 2013-04-05 2014-10-27 Hoya株式会社 基板組立体、基板組立体の製造方法およびチップパッケージの製造方法
TW201821280A (zh) 2016-09-30 2018-06-16 日商富士軟片股份有限公司 積層體以及半導體元件的製造方法
JP6903961B2 (ja) * 2017-03-10 2021-07-14 住友ベークライト株式会社 電子装置の製造方法
KR102365294B1 (ko) 2017-05-31 2022-02-21 후지필름 가부시키가이샤 감광성 수지 조성물, 폴리머 전구체, 경화막, 적층체, 경화막의 제조 방법 및 반도체 디바이스
JP7150040B2 (ja) 2018-09-28 2022-10-07 富士フイルム株式会社 感光性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、および半導体デバイス
SG11202105555VA (en) 2018-12-05 2021-06-29 Fujifilm Corp Pattern forming method, photosensitive resin composition, cured film, laminate, and device
KR102577538B1 (ko) 2018-12-05 2023-09-12 후지필름 가부시키가이샤 감광성 수지 조성물, 패턴 형성 방법, 경화막, 적층체, 및 디바이스
JP7171890B2 (ja) 2019-03-15 2022-11-15 富士フイルム株式会社 硬化性樹脂組成物、硬化膜、積層体、硬化膜の製造方法、半導体デバイス、及び、ポリマー前駆体
TWI859361B (zh) 2019-11-21 2024-10-21 日商富士軟片股份有限公司 圖案形成方法、光硬化性樹脂組成物、積層體的製造方法及電子元件的製造方法
TW202248755A (zh) 2021-03-22 2022-12-16 日商富士軟片股份有限公司 負型感光性樹脂組成物、硬化物、積層體、硬化物的製造方法以及半導體元件
JP7259141B1 (ja) 2021-08-31 2023-04-17 富士フイルム株式会社 硬化物の製造方法、積層体の製造方法、及び、半導体デバイスの製造方法、並びに、処理液
EP4485074A4 (en) 2022-02-24 2025-08-13 Fujifilm Corp RESIN COMPOSITION, CURED ARTICLE, LAMINATE, METHOD FOR PRODUCING CURED ARTICLE, METHOD FOR PRODUCING LAMINATE, METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE
CN119013330A (zh) 2022-03-29 2024-11-22 富士胶片株式会社 树脂组合物、固化物、层叠体、固化物的制造方法、层叠体的制造方法、半导体器件的制造方法及半导体器件
TW202424051A (zh) 2022-09-30 2024-06-16 日商富士軟片股份有限公司 樹脂組成物、硬化物、積層體、硬化物的製造方法、積層體的製造方法、半導體元件的製造方法及半導體元件
JPWO2024070963A1 (ja) 2022-09-30 2024-04-04
WO2024071237A1 (ja) 2022-09-30 2024-04-04 富士フイルム株式会社 樹脂組成物、硬化物、積層体、硬化物の製造方法、積層体の製造方法、半導体デバイスの製造方法、及び、半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN103745938B (zh) * 2014-02-08 2016-08-17 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法

Also Published As

Publication number Publication date
JP2004214501A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
JP3972246B2 (ja) ウエハーレベル・チップサイズ・パッケージおよびその製造方法
CN110010503B (zh) 形成半导体器件的方法以及半导体器件
US10373902B2 (en) Fully molded miniaturized semiconductor module
TWI409921B (zh) 半導體裝置封裝件及其製造方法
TWI674658B (zh) 完全模製微型化半導體模組
JP2008258582A (ja) ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法
TWI904118B (zh) 半導體裝置以及製造半導體裝置的方法
JPWO2003049184A1 (ja) 半導体装置及びその製造方法
TW200832666A (en) Multi-chips package and method of forming the same
US20250046770A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN102142405B (zh) 半导体封装结构及其制作方法
JP2000003980A (ja) 半導体搭載用回路基板及びその製造方法
CN117080093A (zh) 一种高密度线路扇出封装结构及其制作方法
CN113192922A (zh) 半导体装置和制造半导体装置的方法
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
KR101177473B1 (ko) 반도체 패키지 및 그 제조 방법
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
US7763977B2 (en) Semiconductor device and manufacturing method therefor
CN113140540A (zh) 半导体封装件及其形成方法
US20230121621A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP2021129052A (ja) 半導体装置の製造方法
US11876040B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20250266346A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20250069962A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US20240429095A1 (en) Multi-axis laser drilling for wafer-level packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees