CN103745938A - 扇出型圆片级封装的制作方法 - Google Patents

扇出型圆片级封装的制作方法 Download PDF

Info

Publication number
CN103745938A
CN103745938A CN201410045811.3A CN201410045811A CN103745938A CN 103745938 A CN103745938 A CN 103745938A CN 201410045811 A CN201410045811 A CN 201410045811A CN 103745938 A CN103745938 A CN 103745938A
Authority
CN
China
Prior art keywords
photosensitive resin
chip
fan
kind photosensitive
equations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410045811.3A
Other languages
English (en)
Other versions
CN103745938B (zh
Inventor
陈�峰
耿菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410045811.3A priority Critical patent/CN103745938B/zh
Publication of CN103745938A publication Critical patent/CN103745938A/zh
Application granted granted Critical
Publication of CN103745938B publication Critical patent/CN103745938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种扇出型圆片级封装的制作方法，包括：提供尺寸较小的圆形承载片，在承载片上贴覆粘结胶；芯片正贴到粘结胶上；涂覆价格便宜的第二类感光树脂将芯片覆盖；在第二类感光树脂上露出芯片的有效图形区域；涂覆高解析度的第一类感光树脂将芯片暴露出的有效图形区域覆盖；在第一类感光树脂中形成通向芯片焊盘的导通孔；沉积种子层，在种子层上涂覆光刻胶，在光刻胶上显露出的图形区域中形成电连接芯片焊盘的电镀线路；涂覆阻焊油墨覆盖电镀线路，在阻焊油墨上显露出电镀线路上的金属焊盘；在金属焊盘上形成焊球。本方法可以降低成本和制造难度，提高涂覆树脂的表面均匀性，并且可以在线路形成和扇出方面使用晶圆厂的设备与材料。

Description

扇出型圆片级封装的制作方法
技术领域
本发明涉及微电子封装方法，尤其是一种扇出型圆片级封装的制作方法。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型晶圆级封装技术(Fanout Wafer Level Package,FOWLP)的出现，满足了芯片产品尺寸更薄、节省材料（封装基板）等特点，但是如何降低扇出型圆片级封装产品的成本成为需要研究的方向。
日本J-Devices公司在US20110309503A1专利中，给出了一种扇出型晶圆级封装的制作方法，如图1所示。J-Devices公司的专利主要工艺如下：
第一步：使用粘结剂以一定间隔在基板上形成粘结层；
第二步：在粘结胶上贴放芯片；
第三步：涂覆第一绝缘树脂，并在树脂上开出窗口，露出芯片上的焊盘；
第四步：通过图形电镀与光刻的方法，制作重布线层（Redistribution Layer，RDL）,将芯片上的焊盘引出；
第五步：制作第二绝缘层，并做开口露出重布线层的金属；
第六步：在第二绝缘层上面制作焊球或凸点。
该技术的不足之处在于，工艺的第三步中涂覆第一绝缘树脂，由于通常芯片厚度在50微米以上，所以涂覆绝缘树脂的厚度不易控制，不利于精细线路的制作。而且个别树脂（如PBO）价格较高，不利于成本控制。
发明内容
本发明的目的在于提供一种扇出型圆片级封装的制作方法，能够降低制造成本，以及在工艺过程中降低制造难度和提高涂覆树脂的表面均匀性，并且可以在线路形成和扇出方面使用晶圆厂的设备与材料，大幅度提高了布线密度和制造精度。本发明采用的技术方案是：
一种扇出型圆片级封装的制作方法，包括下述步骤：
步骤一，提供一圆形的承载片，在承载片上贴覆粘结胶；
步骤二，将芯片正贴到粘结胶上；
步骤三，在圆形承载片上贴有芯片的那一面上涂覆第二类感光树脂，第二类感光树脂包括阻焊油墨、感光绿漆、干膜或感光型增层材料，第二类感光树脂将芯片覆盖；
步骤四，去除芯片正面的有效图形区域以外的第二类感光树脂，露出芯片的有效图形区域，使得芯片焊盘暴露在外；
步骤五，在承载片上贴有芯片的那一面上涂覆第一类感光树脂，第一类感光树脂包括BCB、PBO、PSPI、聚酰亚胺或陶氏化学公司的Intervia材料；第一类感光树脂将芯片暴露出的有效图形区域覆盖；
步骤六，在第一类感光树脂中形成通向芯片焊盘的导通孔；
步骤七，在导通孔中和第一类感光树脂上沉积种子层；在种子层上涂覆光刻胶，然后使得光刻胶上显露出用于制作电镀线路的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘的电镀线路；
步骤八，去除光刻胶和光刻胶底部的种子层，保留电镀线路底部的种子层；在承载片上涂覆阻焊油墨，使得阻焊油墨覆盖电镀线路；
然后在阻焊油墨上显露出电镀线路上的金属焊盘；
步骤九，在金属焊盘上形成焊球。
进一步地，所述步骤一中，圆形承载片的材料为Si、玻璃、金属板或有机基板。
进一步地，所述步骤三中，涂覆第二类感光树脂的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
进一步地，所述步骤四中，具体在曝光机中通过对位曝光工艺，使第二类感光树脂发生反应，使用显影液将芯片正面的有效图形区域以外的第二类感光树脂去除。
进一步地，所述步骤五中，涂覆第一类感光树脂的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
进一步地，所述步骤七中，通过溅射金属或化学沉铜工艺，在导通孔中和第一类感光树脂上沉积种子层。
进一步地，所述步骤九中，通过植球、印刷、电镀或化学镀工艺形成焊球。
本发明的优点在于：
1).高性能芯片的扇出工艺大部分使用第一类感光树脂，该类树脂包括BCB、PBO、PSPI（光敏聚酰亚胺）、聚酰亚胺等材料。第一类感光树脂具有分辨率高，适合高频作业等特点，缺点是成本昂贵。第二类感光树脂主要包括阻焊油墨、感光绿漆、干膜、感光型增层（build-up）材料等产品。第二类感光树脂的价格远低于第一类感光树脂，但是解析度等要求也随之降低。本发明使用第二类感光树脂作为芯片间的填充剂，第一类感光树脂制作线路扇出层，在保证封装工艺精度的同时，降低了制造成本。
2).使用两步涂胶方式，可以有效提高树脂涂覆的均匀性。在本发明中，首先使用第二类感光树脂将芯片与芯片之间的沟槽填平。填平后树脂顶部到芯片顶部的距离可控制在10微米以下，比较芯片贴片后的厚度大于50微米的厚度，由于第二类感光树脂涂覆后涂覆高度差的减少，使得第一类感光树脂的厚度只需略微高过第二类感光树脂，制造难度大大降低，树脂表面均匀性大幅提高。
3).选用圆片进行封装，可以在线路形成和扇出方面使用晶圆厂的设备与材料，大幅度提高了布线密度和制造精度，解决了封装基板产品焊盘间距过大、可靠性低等一些问题。更适合于未来高密度封装技术的发展。
附图说明
图1为日本J-Devices公司的一种扇出型晶圆级封装的制作方法示意图。
图2为本发明的圆形承载片上贴覆粘结胶示意图。
图3为本发明的粘贴芯片示意图。
图4为本发明的涂覆第二类感光树脂示意图。
图5A为本发明的在第二类感光树脂上露出芯片的有效图形区域示意图。
图5B为本发明的单个芯片在去除多余第二类感光树脂后剖视图。
图5C为本发明的单个芯片在去除多余第二类感光树脂后俯视图。
图6为本发明的涂覆第一类感光树脂示意图。
图7A为本发明的制作导通孔示意图。
图7B为本发明的导通孔小于芯片焊盘时的示意图。
图7C为本发明的导通孔大于芯片焊盘时的示意图。
图8为本发明的制作种子层和电镀线路示意图。
图9为本发明的涂覆阻焊油墨覆盖电镀线路，在阻焊油墨上显露出电镀线路上的金属焊盘示意图。
图10为本发明的制作焊球示意图。
图11为本发明的流程图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明所提出的扇出型圆片级封装的制作方法，具体包括下述步骤：
步骤一，如图2所示，提供一圆形的承载片101，在承载片101上贴覆粘结胶102；
此步骤中，由于是进行圆片级封装，因此承载片101选用尺寸较小的圆形承载片（相对于方片级封装而言尺寸较小）。选用圆片进行封装，可以在线路形成和扇出方面使用晶圆厂的设备与材料，大幅度提高了布线密度和制造精度，解决了封装基板产品焊盘间距过大、可靠性低等一些问题。更适合于未来高密度封装技术的发展。承载片材料可以是Si、玻璃、金属板、有机基板等平板，具体可通过丝网印刷或点胶、热压、滚压等工艺，贴覆粘结胶102。
步骤二，如图3所示，将芯片103正贴到粘结胶102上；
此步骤中，具体可通过贴片机将芯片103正贴到粘结胶102上，即芯片103的背面与粘结胶102贴合。
步骤三，如图4所示，在圆形承载片101上贴有芯片103的那一面上涂覆第二类感光树脂104，第二类感光树脂104包括阻焊油墨、感光绿漆、干膜或感光型增层材料，第二类感光树脂104将芯片103覆盖；
此步骤中，第二类感光树脂104主要包括阻焊油墨、感光绿漆、干膜或感光型增层材料（如日立化成公司的RAYTEC材料、FZ系列材料、日本太阳油墨公司的AUS410材料等），第二类感光树脂104的解析度虽然有些低，但是价格远低于BCB苯并环丁烯、PBO聚对苯撑苯并二恶唑、PSPI光敏聚酰亚胺、聚酰亚胺等第一类感光树脂。使用第二类感光树脂作为芯片间的填充剂，可以有效降低成本。涂覆工艺可以是旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合等工艺。
步骤四，如图5A、图5B、图5C所示，去除芯片103正面的有效图形区域以外的第二类感光树脂104，露出芯片103的有效图形区域，使得芯片焊盘106暴露在外；
具体地，如图5A所示，第二类感光树脂104涂覆完成后，通过加热等工艺将其预固化。然后在曝光机中通过对位曝光等工艺，使第二类感光树脂104发生反应，使用显影液将不需要的第二类感光树脂104去除，露出芯片103的有效图形区域。
图5B为单个芯片103曝光、显影工艺完成后的剖面图。从图中可以看出，第二类感光树脂104经过显影工艺，芯片焊盘106暴露在外面，便于后续线路的扇出工艺。芯片保护层105是待封装的芯片103自带的（由芯片提供厂家制作）。
图5C是单个芯片103曝光、显影工艺完成后的俯视图，从图中可以看出，第二类感光树脂104将芯片103边缘的区域盖住，使芯片中间的大部分区域（有效图形区域）露出，在这部分中间的区域中包括有电性要求的芯片焊盘106。第二类感光树脂104盖住芯片103边缘的宽度，取决于曝光对位的误差、第二类感光树脂104本身的性能、芯片外围无效区域的尺寸和产品的要求等影响因素。
步骤五，如图6所示，如图6所示，在承载片101上贴有芯片103的那一面上涂覆第一类感光树脂107，第一类感光树脂107包括BCB、PBO、PSPI、聚酰亚胺或陶氏化学公司的Intervia材料等用于半导体和芯片封装行业的高解析度感光树脂；第一类感光树脂107将芯片103暴露出的有效图形区域覆盖。涂覆工艺可以是旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压、真空压合等工艺。
步骤六，如图7A、图7B、图7C所示，在第一类感光树脂107中形成通向芯片焊盘106的导通孔108；
如图7A所示，第一类感光树脂107经过光刻、显影、固化等工艺，在其中形成通向芯片焊盘106的导通孔108；
图7B中显示，当芯片焊盘106尺寸比较大，便于形成通向芯片焊盘106的导通孔108，导通孔108的直径小于芯片焊盘106的直径。
图7C中显示，当芯片焊盘106尺寸比较小，在芯片焊盘106范围内形成导通孔108比较困难，则考虑导通孔108的底部尺寸大于芯片焊盘106，导通孔108的直径大于芯片焊盘106的直径。
步骤七，如图8所示，在导通孔108中和第一类感光树脂107上沉积种子层109；在种子层109上涂覆光刻胶110，然后使得光刻胶110上显露出用于制作电镀线路111的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘106的电镀线路111；
此步骤中，可以通过溅射金属（材料可以是Al、Au、Cr、Co、Ni、Cu、Mo、Ti、Ta、Ni-Cr、Co—Ni、Co—Cr、W等）或化学沉铜等工艺，在导通孔108中和第一类感光树脂107上沉积种子层109。然后在种子层109上面涂覆光刻胶110（光刻胶可以是液态的，也可以是薄膜状的），通过使用底片在光刻机里进行对位曝光，经过显影等工艺使得光刻胶110上显露出制作电镀线路111的图形。使用电镀的方法，在显露出的图形区域中形成电镀线路111（即重布线结构），电镀线路111需要电连接芯片焊盘106。
步骤八，如图9所示，去除光刻胶110和光刻胶底部的种子层109，保留电镀线路111底部的种子层109；在承载片101上涂覆阻焊油墨113，使得阻焊油墨113覆盖电镀线路111；
然后使用底片在光刻机里进行对位曝光，经过显影等工艺，在阻焊油墨113上显露出电镀线路111上的金属焊盘112。
第九步，如图10所示，在金属焊盘112上通过植球、印刷、电镀、化学镀等工艺形成焊球114。

Claims (7)

1.一种扇出型圆片级封装的制作方法，其特征在于，包括下述步骤：
步骤一，提供一圆形的承载片(101)，在承载片(101)上贴覆粘结胶(102)；
步骤二，将芯片(103)正贴到粘结胶(102)上；
步骤三，在圆形承载片(101)上贴有芯片(103)的那一面上涂覆第二类感光树脂(104)，第二类感光树脂(104)包括阻焊油墨、感光绿漆、干膜或感光型增层材料，第二类感光树脂(104)将芯片(103)覆盖；
步骤四，去除芯片(103)正面的有效图形区域以外的第二类感光树脂(104)，露出芯片(103)的有效图形区域，使得芯片焊盘(106)暴露在外；
步骤五，在承载片(101)上贴有芯片(103)的那一面上涂覆第一类感光树脂(107)，第一类感光树脂(107)包括BCB、PBO、PSPI、聚酰亚胺或陶氏化学公司的Intervia材料；第一类感光树脂(107)将芯片(103)暴露出的有效图形区域覆盖；
步骤六，在第一类感光树脂(107)中形成通向芯片焊盘(106)的导通孔(108)；
步骤七，在导通孔(108)中和第一类感光树脂(107)上沉积种子层(109)；在种子层(109)上涂覆光刻胶(110)，然后使得光刻胶(110)上显露出用于制作电镀线路(111)的图形，使用电镀的方法，在显露出的图形区域中形成电连接芯片焊盘(106)的电镀线路(111)；
步骤八，去除光刻胶(110)和光刻胶底部的种子层(109)，保留电镀线路(111)底部的种子层(109)；在承载片(101)上涂覆阻焊油墨(113)，使得阻焊油墨(113)覆盖电镀线路(111)；
然后在阻焊油墨(113)上显露出电镀线路(111)上的金属焊盘(112)；
步骤九，在金属焊盘(112)上形成焊球(114)。
2.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤一中，圆形承载片(101)的材料为Si、玻璃、金属板或有机基板。
3.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤三中，涂覆第二类感光树脂(104)的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
4.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤四中，具体在曝光机中通过对位曝光工艺，使第二类感光树脂(104)发生反应，使用显影液将芯片(103)正面的有效图形区域以外的第二类感光树脂(104)去除。
5.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤五中，涂覆第一类感光树脂(107)的工艺包括旋涂、喷涂、滚涂、丝网印刷、狭缝涂覆、喷墨打印、滚压或真空压合。
6.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤七中，通过溅射金属或化学沉铜工艺，在导通孔(108)中和第一类感光树脂(107)上沉积种子层(109)。
7.如权利要求1所述的扇出型圆片级封装的制作方法，其特征在于：
所述步骤九中，通过植球、印刷、电镀或化学镀工艺形成焊球(114)。
CN201410045811.3A 2014-02-08 2014-02-08 扇出型圆片级封装的制作方法 Active CN103745938B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410045811.3A CN103745938B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410045811.3A CN103745938B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作方法

Publications (2)

Publication Number Publication Date
CN103745938A true CN103745938A (zh) 2014-04-23
CN103745938B CN103745938B (zh) 2016-08-17

Family

ID=50502948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410045811.3A Active CN103745938B (zh) 2014-02-08 2014-02-08 扇出型圆片级封装的制作方法

Country Status (1)

Country Link
CN (1) CN103745938B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206379A (zh) * 2016-07-28 2016-12-07 苏州高登威科技股份有限公司 一种单晶硅的自动点胶固化装置及自动点胶固化方法
TWI645266B (zh) * 2016-06-01 2018-12-21 日商佳能股份有限公司 曝光裝置、曝光方法以及半導體封裝體之製造方法
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244372A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP2005039017A (ja) * 2003-07-18 2005-02-10 Hitachi Ltd 半導体装置の製造方法および配線基板の製造方法
JP3972246B2 (ja) * 2003-01-07 2007-09-05 ソニー株式会社 ウエハーレベル・チップサイズ・パッケージおよびその製造方法
US20100187651A1 (en) * 2009-01-26 2010-07-29 Stmicroelectronics Asia Pacific Pte Ltd. Integrated circuit package and method of forming the same
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
CN202003990U (zh) * 2011-01-31 2011-10-05 江阴长电先进封装有限公司 低成本芯片扇出结构
US20110241192A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Stacking Functionality
US20110281401A1 (en) * 2007-06-08 2011-11-17 C/O Renesas Electronics Corporation Semiconductor device manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244372A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法
JP3972246B2 (ja) * 2003-01-07 2007-09-05 ソニー株式会社 ウエハーレベル・チップサイズ・パッケージおよびその製造方法
JP2005039017A (ja) * 2003-07-18 2005-02-10 Hitachi Ltd 半導体装置の製造方法および配線基板の製造方法
US20110281401A1 (en) * 2007-06-08 2011-11-17 C/O Renesas Electronics Corporation Semiconductor device manufacturing method
US20100187651A1 (en) * 2009-01-26 2010-07-29 Stmicroelectronics Asia Pacific Pte Ltd. Integrated circuit package and method of forming the same
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法
US20110241192A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Stacking Functionality
CN202003990U (zh) * 2011-01-31 2011-10-05 江阴长电先进封装有限公司 低成本芯片扇出结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI645266B (zh) * 2016-06-01 2018-12-21 日商佳能股份有限公司 曝光裝置、曝光方法以及半導體封裝體之製造方法
CN106206379A (zh) * 2016-07-28 2016-12-07 苏州高登威科技股份有限公司 一种单晶硅的自动点胶固化装置及自动点胶固化方法
CN106206379B (zh) * 2016-07-28 2019-02-22 苏州高登威科技股份有限公司 一种单晶硅的自动点胶固化装置及自动点胶固化方法
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法

Also Published As

Publication number Publication date
CN103745938B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103745936B (zh) 扇出型方片级封装的制作方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN105244307B (zh) 扇出型封装结构的制作方法
CN106356340B (zh) 半导体器件及其制造方法
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
US8119454B2 (en) Manufacturing fan-out wafer level packaging
US10553458B2 (en) Chip packaging method
CN103745937B (zh) 扇出型圆片级封装的制作工艺
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN103681372B (zh) 扇出型圆片级三维半导体芯片的封装方法
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
CN104103528A (zh) 一种扇出型方片级半导体芯片封装工艺
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
CN104241210A (zh) 一种低成本超薄扇出型封装结构及其制作方法
TWI301740B (en) Method for fabricating circuit board with electrically connected structure
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
TWI255158B (en) Method for fabricating electrical connecting member of circuit board
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN103745938B (zh) 扇出型圆片级封装的制作方法
JP5665020B2 (ja) 配線用電子部品の製造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
CN104465575A (zh) 半导体封装及其制造方法
CN103596358B (zh) Smt加法高密度封装多层线路板结构及其制作方法
CN103762183A (zh) 扇出型方片级封装的制作工艺
KR20160001827A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140423

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: Manufacturing method of fan out wafer level package

Granted publication date: 20160817

License type: Exclusive License

Record date: 20220111