CN111508857A - 一种扇出型芯片互联的制作方法 - Google Patents

一种扇出型芯片互联的制作方法 Download PDF

Info

Publication number
CN111508857A
CN111508857A CN202010171369.4A CN202010171369A CN111508857A CN 111508857 A CN111508857 A CN 111508857A CN 202010171369 A CN202010171369 A CN 202010171369A CN 111508857 A CN111508857 A CN 111508857A
Authority
CN
China
Prior art keywords
fan
pad
chip
photoresist
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010171369.4A
Other languages
English (en)
Inventor
郁发新
冯光建
张兵
王志宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010171369.4A priority Critical patent/CN111508857A/zh
Publication of CN111508857A publication Critical patent/CN111508857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种扇出型芯片互联的制作方法，包括：在扇出型芯片的表面涂覆光刻胶或者钝化层，然后将覆盖在扇出型芯片的PAD区域上的光刻胶或者钝化层打开，露出扇出型芯片的PAD；在扇出型芯片的表面制作绝缘层，之后在绝缘层上方制作种子层，然后涂布电镀光刻胶，电镀金属做RDL，之后去除光刻胶，然后去除种子层；RDL的另一端与内部焊盘连接，内部焊盘上重新制作外部焊盘。本发明重新制作外部焊盘的尺寸增大，焊盘之间距离增大，本发明通过对芯片PAD进行重新定义面积和位置，能大大减小嵌入式扇出芯片PAD和晶圆级RDL互联的难度，减少断路和短路问题，增加了此类工艺的可靠性。

Description

一种扇出型芯片互联的制作方法
技术领域
本发明涉及半导体领域，具体涉及一种扇出型芯片互联的制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计 2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上(SOC)，因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统封装工艺把各种功能芯片和无源器件安装在基板上，占用面积大，可靠性差，不能满足封装系统越来越小型化的趋势，而基于标准硅工艺的三维异构封装技术(系统级封装SIP)运用TSV技术(Through Silicon Via，简称TSV，硅通孔技术)和空腔结构将不同衬底不同功能的芯片集成在一起，能在较小的区域内实现芯片的堆叠和互联，大大减小了功能件的面积并增加了其可靠性，越来越成为该产业未来发展的方向。
但是因为嵌入芯片工艺的复杂程度较高，芯片在空腔内部往往会出现偏移，如果偏移较多，再加上后面的晶圆级RDL(重布线层)工艺曝光也会出现偏移，则就可能会出现芯片PAD(硅片的管脚)和RDL线路短路或者断路的问题；同样随着后面芯片的PAD越来越多，PAD跟PAD之间的间隙越来越小，更不利于嵌入式晶圆级扇出型封装的对准。
发明内容
本发明提供了一种扇出型芯片互联的制作方法，重新制作外部焊盘的尺寸增大，焊盘之间距离增大，能大大减小嵌入式扇出芯片PAD和晶圆级RDL 互联的难度，减少断路和短路问题。
一种扇出型芯片互联的制作方法，包括以下步骤：
A：对扇出型芯片表面做重新布线，把PAD引入到芯片表面；
步骤A中，对扇出型芯片表面做重新布线，把PAD引入到芯片表面，具体包括：
(1)在扇出型芯片的表面涂覆光刻胶或者钝化层，然后将覆盖在扇出型芯片的PAD(管脚)区域上的光刻胶或者钝化层打开，露出扇出型芯片的 PAD(管脚)；
(2)在扇出型芯片的表面制作绝缘层，之后通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，然后涂布电镀光刻胶，电镀金属做 RDL(重布线层)，重布线层与步骤(1)的扇出型芯片的PAD(管脚)连接，之后去除光刻胶，然后去除种子层；
B：步骤(2)的RDL(重布线层)的一端与扇出型芯片的PAD(管脚) 连接，RDL(重布线层)的另一端与内部焊盘连接，内部焊盘上重新制作外部焊盘。
重新制作外部焊盘的尺寸增大，焊盘之间距离增大；
步骤(1)中，所述的光刻胶可以是正胶或者负胶，厚度范围在1um到 100um；
所述的钝化层可以是氧化硅或者氮化硅，厚度范围在10nm到100um；
覆盖在扇出型芯片的PAD(管脚)区域上的光刻胶打开，需要用曝光的工艺把扇出型芯片的PAD(管脚)区域打开，露出扇出型芯片的PAD(管脚)；
覆盖在扇出型芯片的PAD(管脚)区域上的钝化层打开，则需要通过光刻和刻蚀的工艺去除扇出型芯片的PAD(管脚)区域的钝化层；
步骤(2)中，所述的种子层的厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的一种或两种以上(包括两种)。
步骤B中，内部焊盘上重新制作外部焊盘，具体包括：
(a)在RDL(重布线层)表面制作光刻胶(PI)或者钝化层，当制作的是光刻胶时，需要用曝光的工艺把RDL的内部焊盘打开，露出RDL的内部焊盘，当制作的是钝化层时，则需要通过光刻和刻蚀的工艺去除RDL的内部焊盘上的钝化层，露出RDL的内部焊盘；
(b)在内部焊盘上重新制作外部焊盘，外部焊盘在扇出型芯片表面做均匀分布。
步骤(b)中，所述的外部焊盘为方形或者圆形，所述的方形的边长为 1um到1000um，所述的圆形的直径为1um到1000um，做扇出型工艺时，芯片最外层焊盘(即外部焊盘)是用来跟扇出区域RDL做互联的连接点。
与现有技术相比，本发明具有如下优点：
本发明通过对芯片PAD进行重新定义面积和位置，能大大减小嵌入式扇出芯片PAD和晶圆级RDL互联的难度，减少断路和短路问题，增加了此类工艺的可靠性。
附图说明
图1为本发明实施例1中扇出型芯片涂覆光刻胶或者钝化层并露出PAD 区域的示意图；
图2为本发明实施例1中露出RDL焊盘的示意图；
图3为本发明实施例1中在RDL底端重新设计和布置方形焊盘的示意图；
图4为本发明实施例1中在RDL底端重新设计和布置圆形焊盘的示意图；
图5为本发明实施例2中在PAD露出区域位置第一种特殊设计的示意图；
图6为本发明实施例2中在PAD露出区域位置第二种特殊设计的示意图；
图7为本发明实施例2中在PAD露出区域位置第三种特殊设计的示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
本发明所介绍的一种扇出型芯片互联方式：
实施例1
一种扇出型芯片互联的制作方法，包括：
A：对扇出型芯片表面做重新布线，把PAD引入到芯片表面；
如图1所示，把需要嵌入到硅转接板凹槽中的芯片101，表面涂覆光刻胶或者钝化层103，光刻胶可以是正胶或者负胶，厚度范围在1um到100um之间，钝化层可以是氧化硅或者氮化硅厚度范围在10nm到100um之间；
如果是光刻胶，需要用曝光的工艺把PAD区域102打开，露出芯片PAD；
如果是钝化层，则需要通过光刻和刻蚀的工艺去除PAD区域的钝化层；
然后在芯片表面制作RDL互联线路105，首先通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
然后涂布电镀光刻胶，电镀金属做RDL，去除光刻胶，然后去除种子层；
B：在RDL底端重新做焊盘，设计焊盘尺寸增大，焊盘之间距离增大；
如图2所示，在RDL表面制作光刻胶(PI)或者钝化层，然后如果是光刻胶，需要用曝光的工艺把RDL焊盘区域打开，露出RDL焊盘104(即内部焊盘)；
如果是钝化层，则需要通过光刻和刻蚀的工艺去除RDL焊盘的钝化层；
如图3和4所示，在RDL底端重新设计焊盘，此处焊盘可以是方形的，也可以是圆形的，其边长或者直径范围在1um到1000um之间，焊盘在芯片表面做均匀分布；
做扇出型工艺时，芯片最外层焊盘是用来跟扇出区域RDL做互联的连接点。
实施例2
一种扇出型芯片互联的制作方法，包括：
A：对扇出型芯片表面PAD进行钝化层覆盖，在钝化层表面做光刻胶；
如图1所示，把需要嵌入到硅转接板凹槽中的芯片，表面涂覆光刻胶或者钝化层，光刻胶可以是正胶或者负胶，厚度范围在1um到100um之间，钝化层可以是氧化硅或者氮化硅厚度范围在10nm到100um之间；
B：对芯片PAD进行光刻和刻蚀，使PAD表面露出互联金属面积减少；
如果是光刻胶，需要用曝光的工艺把PAD区域打开，露出芯片PAD；
如果是钝化层，则需要通过光刻和刻蚀的工艺去除PAD区域的钝化层；
如图5，6，7所示，此处PAD露出区域位置为特殊设计，其目的是让 PAD之间的导电区域距离更远，以防止做嵌入式布线时，因为嵌入的偏移导致扇出区域RDL线跟芯片表面PAD不能互联的问题。
对本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种扇出型芯片互联的制作方法，其特征在于，包括以下步骤：
A：对扇出型芯片表面做重新布线，把扇出型芯片的PAD引入到芯片表面，具体包括：
（1）在扇出型芯片的表面涂覆光刻胶或者钝化层，然后将覆盖在扇出型芯片的PAD区域上的光刻胶或者钝化层打开，露出扇出型芯片的PAD；
（2）在扇出型芯片的表面制作绝缘层，之后通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，然后涂布电镀光刻胶，电镀金属做RDL，RDL与步骤（1）的扇出型芯片的PAD连接，之后去除光刻胶，然后去除种子层；
B：步骤（2）的RDL的一端与扇出型芯片的PAD连接，RDL的另一端与内部焊盘连接，内部焊盘上重新制作外部焊盘。
2.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤（1）中，所述的光刻胶为正胶或者负胶，厚度范围在1um到100um。
3.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤（1）中，所述的钝化层为氧化硅或者氮化硅，厚度范围在10nm到100um。
4.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤（1）中，覆盖在扇出型芯片的PAD区域上的光刻胶打开，需要用曝光的工艺把扇出型芯片的PAD区域打开，露出扇出型芯片的PAD。
5.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤（1）中，覆盖在扇出型芯片的PAD区域上的钝化层打开，则需要通过光刻和刻蚀的工艺去除扇出型芯片的PAD区域的钝化层。
6.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤（2）中，所述的种子层的厚度范围在1nm到100um，所述的种子层的金属材质为钛、铜、铝、银、钯、金、铊、锡、镍中的一种或两种以上。
7.根据权利要求1所述的扇出型芯片互联的制作方法，其特征在于，步骤B中，内部焊盘上重新制作外部焊盘，具体包括：
（a）在RDL表面制作光刻胶或者钝化层，当制作的是光刻胶时，需要用曝光的工艺把RDL的内部焊盘打开，露出RDL的内部焊盘，当制作的是钝化层时，则需要通过光刻和刻蚀的工艺去除RDL的内部焊盘上的钝化层，露出RDL的内部焊盘；
（b）在内部焊盘上重新制作外部焊盘，外部焊盘在扇出型芯片表面做均匀分布。
8.根据权利要求7所述的扇出型芯片互联的制作方法，其特征在于，步骤（b）中，所述的外部焊盘为方形或者圆形。
9.根据权利要求8所述的扇出型芯片互联的制作方法，其特征在于，所述的方形的边长为1um到1000um。
10.根据权利要求8所述的扇出型芯片互联的制作方法，其特征在于，所述的圆形的直径为1um到1000um。
CN202010171369.4A 2020-03-12 2020-03-12 一种扇出型芯片互联的制作方法 Pending CN111508857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010171369.4A CN111508857A (zh) 2020-03-12 2020-03-12 一种扇出型芯片互联的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010171369.4A CN111508857A (zh) 2020-03-12 2020-03-12 一种扇出型芯片互联的制作方法

Publications (1)

Publication Number Publication Date
CN111508857A true CN111508857A (zh) 2020-08-07

Family

ID=71875741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010171369.4A Pending CN111508857A (zh) 2020-03-12 2020-03-12 一种扇出型芯片互联的制作方法

Country Status (1)

Country Link
CN (1) CN111508857A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968941A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式
CN112510003A (zh) * 2020-11-30 2021-03-16 杰华特微电子（杭州）有限公司 一种半导体封装结构及其制作方法
CN112510004A (zh) * 2020-11-30 2021-03-16 杰华特微电子（杭州）有限公司 一种半导体封装结构及其制作方法
CN113078055A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013403A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN110164841A (zh) * 2019-04-30 2019-08-23 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构及其制作方法
CN110739291A (zh) * 2018-07-20 2020-01-31 联咏科技股份有限公司 膜上芯片封装件
CN110783296A (zh) * 2018-07-27 2020-02-11 三星电子株式会社 扇出型半导体封装件
CN110867418A (zh) * 2018-08-28 2020-03-06 三星电子株式会社 扇出型半导体封装件
CN110875299A (zh) * 2018-08-29 2020-03-10 三星电子株式会社 半导体封装件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013403A (zh) * 2009-09-04 2011-04-13 中芯国际集成电路制造(上海)有限公司 晶圆级芯片尺寸封装结构及其制造方法
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN110739291A (zh) * 2018-07-20 2020-01-31 联咏科技股份有限公司 膜上芯片封装件
CN110783296A (zh) * 2018-07-27 2020-02-11 三星电子株式会社 扇出型半导体封装件
CN110867418A (zh) * 2018-08-28 2020-03-06 三星电子株式会社 扇出型半导体封装件
CN110875299A (zh) * 2018-08-29 2020-03-10 三星电子株式会社 半导体封装件
CN110164841A (zh) * 2019-04-30 2019-08-23 厦门云天半导体科技有限公司 一种含空腔的多芯片扇出封装结构及其制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111968941A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式
CN111968941B (zh) * 2020-08-24 2024-02-23 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式
CN112510003A (zh) * 2020-11-30 2021-03-16 杰华特微电子（杭州）有限公司 一种半导体封装结构及其制作方法
CN112510004A (zh) * 2020-11-30 2021-03-16 杰华特微电子（杭州）有限公司 一种半导体封装结构及其制作方法
CN112510003B (zh) * 2020-11-30 2023-07-18 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法
CN112510004B (zh) * 2020-11-30 2024-03-22 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法
CN113078055A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺
CN113078055B (zh) * 2021-03-23 2024-04-23 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺

Similar Documents

Publication Publication Date Title
US11527486B2 (en) Semiconductor device with shield for electromagnetic interference
US11705411B2 (en) Chip package with antenna element
US11270953B2 (en) Structure and formation method of chip package with shielding structure
US10297466B2 (en) Semiconductor device and manufacturing method thereof
CN111508857A (zh) 一种扇出型芯片互联的制作方法
US6608377B2 (en) Wafer level package including ground metal layer
US9196505B2 (en) Semiconductor device and method of forming the same
US20020070443A1 (en) Microelectronic package having an integrated heat sink and build-up layers
TWI712126B (zh) 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體
CN111952196B (zh) 凹槽芯片嵌入工艺
KR20190088699A (ko) 반도체 패키지
CN111968943B (zh) 一种射频模组超薄堆叠方法
CN111243970A (zh) 一种空腔中芯片嵌入工艺
US20220359439A1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR20190082604A (ko) 반도체 패키지
CN115132593B (zh) 一种三维封装结构及其制备方法
TWI662662B (zh) 晶片封裝結構及其製造方法
CN110620048A (zh) 用于增强三维结构到衬底的粘附的方法以及相关组合件及系统
CN117546288A (zh) 扇出型芯片封装结构和制备方法
CN111952245A (zh) 晶圆级贴片互联方式
CN112259511A (zh) 具有环形同轴铜柱环的扇出型封装结构及其制备方法
US11705421B2 (en) Apparatus including solder-core connectors and methods of manufacturing the same
US20240195047A1 (en) Semiconductor package antenna structure and its manufacturing method
CN117558717A (zh) 一种具电磁屏蔽及散热功能的芯片封装结构及其制作方法
JP2022027738A (ja) 半導体パッケージ及び製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200807

RJ01 Rejection of invention patent application after publication