CN110739291A - 膜上芯片封装件 - Google Patents

膜上芯片封装件 Download PDF

Info

Publication number
CN110739291A
CN110739291A CN201910655868.8A CN201910655868A CN110739291A CN 110739291 A CN110739291 A CN 110739291A CN 201910655868 A CN201910655868 A CN 201910655868A CN 110739291 A CN110739291 A CN 110739291A
Authority
CN
China
Prior art keywords
chip
bumps
vias
extended
film package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910655868.8A
Other languages
English (en)
Other versions
CN110739291B (zh
Inventor
骆贤文
黄文静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN110739291A publication Critical patent/CN110739291A/zh
Application granted granted Critical
Publication of CN110739291B publication Critical patent/CN110739291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种膜上芯片封装件，包含芯片和柔性膜。芯片包含安置在芯片上的凸块并且安装在柔性膜上。柔性膜包含第一通孔、第二通孔、上引线以及下引线。第一通孔和第二通孔穿过柔性膜并且分别布置在参考线的两个相对侧上。更接近于芯片的第一侧的第一通孔中的一个与第二通孔中的一个之间的距离长于更远离第一侧的第一通孔中的另一个与第二通孔中的另一个的之间的距离。上引线安置在连接在通孔与凸块之间的该柔性膜的上表面上。下引线安置在该柔性膜的下表面上并且连接到通孔。

Description

膜上芯片封装件
技术领域
本发明涉及一种芯片封装件。更具体地说，本发明涉及一种膜上芯片封装件。
背景技术
由于在半导体器件和显示器件制造中的快速发展，多媒体通信变得愈加流行。尽管阴极射线管(cathode ray tube；CRT)显示器可以低成本提供相对高的图像质量，但薄膜晶体管(thin film transistor；TFT)液晶显示器(liquid crystal display；LCD)器件逐渐取代CRT，这是因为TFT LCD较薄并且消耗较少电力。然而，除液晶显示面板以外，LCD显示器还需要驱动器IC来驱动显示面板。近年来，显示超大数据量的需求已增大液晶面板驱动器所需要的输入/输出(input/output；I/O)端的总数。另外，驱动器IC必须与液晶显示面板在尺寸上相对应。因此，驱动器IC通常具有矩形平面图使得沿着驱动器IC的边缘的I/O垫的数量最大化。典型地，驱动器芯片和液晶显示面板在玻璃上芯片(chip-on-glass；COG)工艺、膜上芯片(chip-on-film；COF)工艺、板上芯片(chip-on-board；COB)工艺或条带自动接合(tape-automated-bonding；TAB)工艺中接合在一起。
发明内容
本发明涉及一种膜上芯片封装件，其中减少柔性膜上通孔的布局区域，并且还可减小芯片的凸块间距。
本发明提供一种包含芯片和柔性膜的膜上芯片封装件。芯片包含安置在芯片的有源表面上的多个凸块。芯片经由有源表面安装在柔性膜上，并且柔性膜包含多个第一通孔、多个第二通孔、多个上引线以及多个下引线。第一通孔穿过柔性膜。第二通孔穿过柔性膜。第一通孔和第二通孔分别布置在参考线的相对的第一侧和第二侧上。更接近于芯片的第一侧的第一通孔中的一个与第二通孔中的一个之间的距离长于更远离芯片的第一侧的第一通孔中的另一个与第二通孔中的另一个的之间距离。上引线安置在连接于第一通孔与凸块之间和第二通孔与凸块之间的该柔性膜的上表面上。下引线安置在该柔性膜的下表面上，连接到第一通孔和第二通孔，并且朝着芯片的第一侧或相对于芯片的第一侧的芯片的第二侧延伸。
根据本发明的实施例，第一通孔沿着不平行于参考线的第一布置方向布置，并且第二通孔沿着不平行于参考线的第二布置方向布置。
根据本发明的实施例，第一通孔相对于参考线与第二通孔对称地布置。
根据本发明的实施例，凸块包含沿第一方向布置为第一行的多个第一凸块和沿第二方向布置为第二行的多个第二凸块，并且第二凸块中的每一个比第一凸块中的每一个更接近于芯片的第一侧。
根据本发明的实施例，第二凸块中的一个位于第一凸块中的相邻两个之间。
根据本发明的实施例，第一凸块为奇数编号的输出凸块并且第二凸块为偶数编号的输出凸块。
根据本发明的实施例，第一凸块为偶数编号的输出凸块并且第二凸块为奇数编号的输出凸块。
根据本发明的实施例，上引线包含：多个第一上引线，分别连接于第一通孔或第二通孔与第一凸块之间；以及多个第二上引线，分别连接到第二凸块并且朝着芯片的第一侧延伸。
根据本发明的实施例，下引线包含多个第一下引线，所述多个第一下引线连接到第一通孔和第二通孔并且朝着芯片的第一侧和第二侧中的一个延伸。
根据本发明的实施例，下引线进一步包含多个第二下引线，所述多个第二下引线连接第一通孔和第二通孔并且朝着芯片的第一侧和第二侧中的另一个延伸。
根据本发明的实施例，芯片进一步包含安置在芯片的第二侧上的多个第三凸块。
根据本发明的实施例，柔性膜进一步包含多个第三上引线，所述多个第三上引线安置在上表面上，连接到第三凸块并且朝着芯片的第二侧延伸。
根据本发明的实施例，第三凸块包含芯片的输出凸块。
根据本发明的实施例，第三凸块包括芯片的输入凸块。
根据本发明的实施例，第一凸块包含以交错方式沿第一方向布置的第一组第一凸块和第二组第一凸块。
根据本发明的实施例，第二凸块包含以交错方式沿第二方向布置的第一组第二凸块和第二组第二凸块。
根据本发明的实施例，最接近于第一凸块的第一通孔中的一个和第二通孔中的一个安置在第一凸块之间。
根据本发明的实施例，第一凸块包含第一移位组第一凸块，所述第一移位组第一凸块耦合到最接近于第一凸块的第一通孔中的一个和第二通孔中的一个并且沿第二方向安置在第二凸块之间。
根据本发明的实施例，膜上芯片封装件进一步包含一或多个延伸通孔，所述一或多个延伸通孔安置在安装芯片的柔性膜的芯片安装区域之外。
根据本发明的实施例，第一凸块包含第二移位组第一凸块，所述第二移位组第一凸块连接到一或多个延伸通孔并且沿第二方向安置在第二凸块之间。
根据本发明的实施例，膜上芯片封装件进一步包含一或多个延伸上引线，所述一或多个延伸上引线安置在柔性膜的上表面上并且连接到一或多个延伸通孔。
根据本发明的实施例，一或多个延伸上引线包含第一组延伸上引线，所述第一组延伸上引线连接于一或多个延伸通孔与第二移位组第一凸块之间。
根据本发明的实施例，一或多个延伸上引线包含第二组延伸上引线，所述第二组延伸上引线连接到一或多个延伸通孔并且延伸到芯片的第一侧。
根据本发明的实施例，膜上芯片封装件进一步包含一或多个延伸下引线，所述一或多个延伸下引线安置在柔性膜的下表面上且连接到一或多个延伸通孔，并且延伸到芯片的第一侧或第二侧。
根据本发明的实施例，柔性膜的下表面上的延伸通孔安置在连接到第一通孔的下上引线与连接到第二通孔的下上引线之间。
根据本发明的实施例，凸块包含：多个第一凸块，布置为至少一个第一行并且通过上引线连接到第一通孔和第二通孔；以及多个第二凸块，布置为至少一个第二行，所述至少一个第二行连接到上引线而不连接到第一通孔和第二通孔。
根据本发明的实施例，第一凸块包含第一移位组第一凸块，所述第一移位组第一凸块耦合到最接近于第一凸块的第一通孔中的一个和第二通孔中的一个并且沿第二方向安置在第二凸块之间。
根据本发明的实施例，膜上芯片封装件进一步包含一或多个延伸通孔，所述一或多个延伸通孔安置在安装芯片的柔性膜的芯片安装区域之外。
根据本发明的实施例，柔性膜的下表面上的延伸通孔安置在连接到第一通孔的下上引线与连接到第二通孔的下上引线之间。
根据前文，在本发明的膜上芯片封装件中，穿过柔性膜的第一通孔和第二通孔分别布置在参考线的两个相对侧上，并且第一通孔与第二通孔之间的距离从芯片的一侧到另一侧逐渐增大。在这种布置的情况下，通孔的布局区域可以减少，并且芯片的尺寸(尤其沿着芯片的纵向方向的芯片长度)可相应地减小。此外，在预定的芯片长度下，沿着芯片的横向方向的凸块的间距可以减小，并且凸块的数量可相应地增加。因此，膜上芯片封装件的空间利用效率可显着提升。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。图式说明本发明的实施例，且与描述一起用于解释本发明的原理。
图1为本发明的实施例的膜上芯片封装件的透视俯视图；
图2为图1中的膜上芯片封装件的示意性俯视图；
图3为图1中的膜上芯片封装件的示意性仰视图；
图4为本发明的实施例的膜上芯片封装件的透视俯视图；
图5为本发明的实施例的膜上芯片封装件的透视俯视图；
图6为本发明的实施例的膜上芯片封装件的透视俯视图；
图7为图6中的膜上芯片封装件的示意性仰视图；
图8为本发明的实施例的膜上芯片封装件的透视俯视图；
图9为图8中的膜上芯片封装件的示意性仰视图；
图10为本发明的实施例的膜上芯片封装件的透视俯视图；
图11为图10中的膜上芯片封装件的示意性仰视图；
图12为本发明的实施例的膜上芯片封装件的透视俯视图；
图13为图12中的膜上芯片封装件的示意性俯视图；
图14为图12中的膜上芯片封装件的示意性仰视图；
图15为本发明的实施例的膜上芯片封装件的透视俯视图；
图16为图15中的膜上芯片封装件的示意性俯视图；
图17为图15中的膜上芯片封装件的示意性仰视图；
图18为本发明的实施例的膜上芯片封装件的透视俯视图；
图19为图18中的膜上芯片封装件的示意性俯视图；
图20为图18中的膜上芯片封装件的示意性仰视图；
图21为本发明的实施例的膜上芯片封装件的透视俯视图；
图22为图21中的膜上芯片封装件的示意性俯视图；
图23为图21中的膜上芯片封装件的示意性仰视图；
图24为本发明的实施例的膜上芯片封装件的透视俯视图；
图25为图24中的膜上芯片封装件的示意性俯视图；
图26为图24中的膜上芯片封装件的示意性仰视图；
图27为本发明的实施例的膜上芯片封装件的透视俯视图；
图28为图27中的膜上芯片封装件的示意性俯视图；
图29为图27中的膜上芯片封装件的示意性仰视图。
附图标号说明
10、10a、10b、10c、10d、10e、10f、10g、10h、10i、10j、10k：膜上芯片封装件；
100：芯片；
110：凸块；
112：第一凸块；
114：第二凸块；
120：第三凸块；
200：柔性膜；
210：第一通孔；
212：最顶部第一通孔；
214、224、254：延伸通孔；
220：第二通孔；
222：最顶部第二通孔；
230：上引线；
232：第一上引线；
232'：延伸上引线；
234：第二上引线；
240：下引线；
242：第一下引线；
244：第二下引线；
250：第三上引线；
1121：第一组第一凸块；
1121'：第二移位组第一凸块；
1122：第二组第一凸块；
1122'：第一移位组第一凸块；
1141：第一组第二凸块；
1142：第二组第二凸块；
2321、2323：第二组延伸上引线；
2322：第一组延伸上引线；
2421、2441、2441'、2442：延伸下引线；
L1：第一侧；
L2：第二侧；
RL：参考线；
S1：上表面；
S2：下表面。
具体实施方式
现将详细参考本发明的优选实施例，其实例在附图中说明。只要有可能，在图式和描述中使用相同的附图标号以指代相同或相似部分。
现将详细参考本发明的优选实施例，其实例在附图中说明。只要有可能，在图式和描述中使用相同的附图标号以指代相同或相似部分。例如“在…上”、“在…上方”、“在…下方”、“前”、“后”、“左”以及“右”的本文所使用的术语仅出于描述图中方向的目的且并不意欲限制本发明。此外，在本文中的论述和权利要求中，相对于两种材料(一种“在”另一种“上”)使用的术语“在…上”意指材料之间的至少一些接触，而“在…上方”和“上覆于”意指材料相邻，但可能有一或多种额外中间材料，使得物理接触为可能但非必要的。“在…上”或“在…上方”都不暗示如本文中所使用的任何定向性。
除非另有限制，否则术语“安置(disposed)”、“连接(connected)”、“耦合(coupled)”以及“安装(mounted)”和其在本文中的变体是广义上使用的并且涵盖直接和间接连接、耦合以及安装。类似地，术语“面向(facing、faces)”和其在本文中的变体是广义上使用的并且涵盖直接和间接面向，且“相邻于(adjacent to)”和其在本文中的变体是广义上使用的并且涵盖直接和间接“相邻于”。因此，附图和描述应被视为在本质上是说明性而非限制性的。
图1为本发明的实施例的膜上芯片封装件的透视俯视图。图2为图1中的膜上芯片封装件的示意性俯视图。图3为图1中的膜上芯片封装件的示意性仰视图。应注意，图1中的膜上芯片封装件10的芯片100和柔性膜200以透视的方式示出以展示其底表面的布局。出于清楚和简单的目的，图2中省略下引线240，并且图3中省略上引线230。
参看图1，在本实施例中，膜上芯片封装件10包含芯片100和柔性膜200。芯片100包含多个凸块110，所述多个凸块110安置在芯片100的有源表面上(例如面向柔性膜200的底表面)。在一些实施例中，凸块110沿着芯片100的至少一侧(例如第一侧L1)布置。如所示出，凸块110可沿着凸块110的第一侧L1布置为一或多行，但不限于此。在一些实施例中，芯片100可应用于显示面板。举例来说，显示面板可以是液晶显示器(LCD)面板或发光二极管(Light Emitting Diode；LED)显示面板，例如有机发光二极管(Organic Light EmittingDiode；OLED)显示面板，并且本发明不限于此。在一些实施例中，芯片100可包含Si衬底、Ge衬底、GaAs衬底、氧化铝衬底、氧化锆衬底、氮化硅衬底、玻璃衬底、例如碳化硅衬底的陶瓷，或任何其它合适的绝缘衬底。在一些实施例中，芯片100可安装在接合到显示面板的玻璃衬底的柔性膜200上。
在一些实施例中，芯片100可以是驱动器IC，所述驱动器IC可包含用于驱动显示面板的处理器。在本实施例中，芯片100可与至少一个无源器件集成，所述至少一个无源器件例如电阻器、电容器、电感器或其任何组合。然而，本实施例仅为了说明，且本发明不限制芯片100的类型。在一些实施例中，芯片100经由其有源表面安装在柔性膜200上。
在一些实施例中，柔性膜200可包含多个第一通孔210、多个第二通孔220、多个上引线230以及多个下引线240。第一通孔210和第二通孔220穿过柔性膜200以电连接图2中所绘示的上表面S1与图3中所绘示的下表面S2。在一些实施例中，第一通孔210和第二通孔220分别布置在参考线RL的两个相对侧上。举例来说，第一通孔210布置在参考线RL的第一侧上(例如左侧)，并且第二通孔220布置在参考线RL的第二侧上(例如右侧)。在一些实施例中，第一通孔210相对于参考线RL与第二通孔220对称地布置，但本发明不限于此。
根据本发明的示范性实施例，沿着不平行于参考线RL的第一布置方向布置第一通孔210，并且沿着不平行于参考线RL的第二布置方向布置第二通孔220。在一些实施例中，更接近于芯片100的第一侧L1的第一通孔210中的一个(例如最顶部第一通孔210)与第二通孔220中的一个(例如最顶部第二通孔220)之间的距离长于更远离芯片100的第一侧L1的第一通孔210中的另一个(例如来自第一通孔210的顶部的第二个通孔)与第二通孔中的另一个(例如来自第二通孔220的顶部的第二个通孔)之间的距离。换句话说，第一通孔210与第二通孔220之间的距离从芯片100的一侧(例如第一侧L1)到另一侧(例如第二侧L2)逐渐增大。
现在参看图1和图2，在一些实施例中，上引线230安置在上表面S1上。上引线230连接于第一通孔210与凸块110之间并且连接于第二通孔220与凸块110之间。在一些实施例中，凸块110可包含多个第一凸块112和多个第二凸块114。第一凸块112沿着第一方向布置为第一行并且第二凸块114沿着第二方向布置为第二行。换句话说，第一凸块112沿着第一方向布置并且第二凸块114沿着第二方向布置。在本实施例中，第一方向平行于第二方向，但本发明不限于此。在一些实施例中，第二凸块114中的每一个比第一凸块112中的每一个更接近于芯片的第一侧L1。第二凸块114中的一个可位于第一凸块112中的相邻两个之间。在本实施例中，第一凸块112为奇数编号的输入凸块并且第二凸块114为偶数编号的输入凸块，但本发明不限于此。
在一些实施例中，第一凸块112布置为至少一个第一行并且通过上引线230连接到第一通孔210和第二通孔220。第二凸块114布置为至少一个第二行，所述至少一个第二行连接到上引线230而不连接到第一通孔210和第二通孔220，而是延伸到柔性膜200的芯片安装区域之外以用于进一步电连接(例如电连接显示面板的引脚)。
在一些实施例中，上引线230包含多个第一上引线232和多个第二上引线234。第一上引线232连接于第一通孔210与第一凸块112之间及/或连接于第二通孔220与第一凸块112之间。第二上引线234分别连接到第二凸块114。第二上引线234朝着芯片100的第一侧L1延伸并且可延伸到芯片100之外以用于进一步电连接(例如电连接到显示面板的多个引脚)。
根据本发明的示范性实施例，芯片100可进一步包含安置在芯片100的第二侧L2上的多个第三凸块120。举例来说，第三凸块120可以是芯片100的输出凸块，但本发明不限于此。在一些实施例中，柔性膜200可进一步包含安置在上表面S1上的多个第三上引线250。第三上引线250连接到第三凸块120并且朝着芯片100的第二侧L2延伸。在本实施例中，第二上引线234可延伸到芯片100之外以用于进一步电连接。
现在参看图1和图3，在一些实施例中，下引线240安置在下表面S2上并且连接到第一通孔210和第二通孔220。下引线240朝着芯片100的第一侧L1和/或第二侧L2延伸并且可延伸到芯片100之外以用于进一步电连接。在一些实施例中，下引线240包含多个第一下引线242，所述多个第一下引线242连接到第一通孔210和/或第二通孔220并且朝着芯片100的第一侧L1和第二侧L2中的一个延伸。在一些实施例中，下引线240进一步包含多个第二下引线244，所述多个第二下引线244连接第一通孔210和/或第二通孔220并且朝着芯片100的第一侧L1和第二侧L2中的另一个延伸。举例来说，在本实施例中，第一下引线242连接到第一通孔210和第二通孔220并且朝着芯片100的第二侧L2延伸，且第二下引线244连接第一通孔210和第二通孔220并且朝着芯片100的第一侧L1延伸。在一些实施例中，第一下引线242和第二下引线244可延伸到芯片100之外以用于进一步电连接。应注意，图1到图3仅示出作为一组的布局，且布局可沿着X方向重复遍及整个柔性膜200。布局在柔性膜200的边缘可不完全重复。
在这种布置的情况下，通孔210、通孔220的布局区域可减小，且芯片100的尺寸(尤其沿着芯片100的纵向方向的芯片长度)可相应地减小。此外，在预定的芯片长度下，沿着芯片100的横向方向的凸块110的间距可以减小，且凸块110的数量可相应地增加。因此，膜上芯片封装件10的空间利用效率可显着提升。
图4为本发明的实施例的膜上芯片封装件的透视俯视图。应注意，绘示于图4中的膜上芯片封装件10a含有与图1到图3中公开的膜上芯片封装件10相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图4中的膜上芯片封装件10a与图1到图3中公开的膜上芯片封装件10之间的主要差异描述如下。
现在参看图4，在一些实施例中，第一凸块112可包含第一组第一凸块1121和第二组第一凸块1122。第一组第一凸块1121和第二组第一凸块1122以交错方式沿第一方向布置。类似地，第二凸块114可包含第一组第二凸块1141和第二组第二凸块1142。第一组第二凸块1141和第二组第二凸块1142以交错方式沿第二方向布置。当然，在其它实施例中，第一组第一凸块1121和第二组第一凸块1122可沿着第一方向(未以交错方式)彼此对齐。类似地，第一组第二凸块1141和第二组第二凸块1142可沿着第一方向(未以交错方式)彼此对齐。
在这种布置的情况下，凸块112/114以交错方式沿着芯片100的侧布置，因此沿着芯片100的横向方向的凸块110的间距可进一步减少，且凸块110的数量可相应地进一步增加。因此，膜上芯片封装件10a的空间利用效率可进一步提升。
图5示出根据本发明的实施例的膜上芯片封装件的透视俯视图。应注意，绘示于图5中的膜上芯片封装件10b含有与图4中公开的膜上芯片封装件10a相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图5中的膜上芯片封装件10b与图4中公开的膜上芯片封装件10a之间的主要差异描述如下。
现在参看图5，在一些实施例中，最接近于第一凸块1121的第一通孔210中的一个(例如最顶部第一通孔210)和第二通孔220中的一个(例如最顶部第二通孔220)安置在第一凸块1121之间。也就是说，第一通孔210和第二通孔220朝着芯片100的第一侧L1向上移动。因此，可以减少用于第一通孔210和第二通孔220的其余部分(例如输入凸块110与输出凸块120之间的空间)的布局区域。或者，可布置在预定芯片长度内的第一通孔210和第二通孔220的数量增加，且凸块110的数量也可相应地增加。
图6示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图7示出图6中的膜上芯片封装件的示意性仰视图。应注意，绘示于图6和图7中的膜上芯片封装件10c含有与图5中公开的膜上芯片封装件10b相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图6和图7中的膜上芯片封装件10c与图5中公开的膜上芯片封装件10b之间的主要差异描述如下。
现在参看图6和图7，在一些实施例中，第一凸块112可进一步包含第一移位组第一凸块1122'，所述第一移位组第一凸块1122'耦合到最接近于第一凸块112的第一通孔210中的一个(例如最顶部第一通孔210)和第二通孔220中的一个(例如最顶部第二通孔220)。第一移位组第一凸块1122'沿着第二方向安置在第二凸块114之间。在一些实施例中，膜上芯片封装件10c可进一步包含一或多个延伸通孔214(示出两个延伸通孔214，但不限于此)和一或多个延伸上引线232'(示出两个延伸上引线232'，但不限于此)。延伸通孔214安置在安装芯片100的柔性膜200的芯片安装区域之外。因此，第一凸块112可进一步包含连接到延伸通孔214的第二移位组第一凸块1121'。在一些实施例中，第二移位组第一凸块1121'沿着第二方向安置在第二凸块114之间。延伸上引线232'安置在柔性膜200的上表面S1上并且连接到延伸通孔214。
现在参看图7，在一些实施例中，膜上芯片封装件10c可进一步包含一或多个延伸下引线2421、延伸下引线2441。延伸下引线2421、延伸下引线2441安置在柔性膜200的下表面S2上。在一些实施例中，延伸下引线2421、延伸下引线2441连接到延伸通孔214并且延伸到芯片100的第一侧L1和/或第二侧L2。举例来说，延伸下引线2421连接到延伸通孔214并且朝着芯片100的第一侧L1和第二侧L2延伸。延伸下引线2441连接到延伸通孔214并且远离芯片100的第一侧L1和第二侧L2延伸。
在这种布置的情况下，通孔中的一些(例如延伸通孔214)在安装芯片100的柔性膜200的芯片安装区域以外向上移动。因此，可以减少用于通孔(例如第一通孔210和第二通孔220)的其余部分的布局区域。或者，可布置在预定芯片长度内的第一通孔210和第二通孔220的数量进一步增加，且凸块110的数量可相应地进一步增加。
图8示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图9示出图8中的膜上芯片封装件的示意性仰视图。应注意，绘示于图8和图9中的膜上芯片封装件10d含有与图6和图7中公开的膜上芯片封装件10c相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图8和图9中的膜上芯片封装件10d与图6和图7中公开的膜上芯片封装件10c之间的主要差异描述如下。
现在参看图8，延伸上引线232'可包含第一组延伸上引线2322和第二组延伸上引线2321。第一组延伸上引线2322连接于延伸通孔214、延伸通孔224与第二移位组第一凸块1121'之间。第二组延伸上引线2321连接到延伸通孔214并且远离芯片100的第一侧L1延伸。在一些实施例中，第二组延伸上引线2321可在柔性膜200的芯片安装区域之外延伸以用于进一步电连接。
现在参看图9，在一些实施例中，膜上芯片封装件10d可进一步包含一或多个延伸下引线2421、延伸下引线2441、延伸下引线2441'。延伸下引线2421、延伸下引线2441、延伸下引线2441'安置在柔性膜200的下表面S2上。在一些实施例中，延伸下引线2421、延伸下引线2441、延伸下引线2441'连接到延伸通孔214、延伸通孔224并且延伸到芯片100的第一侧L1和/或第二侧L2。举例来说，延伸下引线2421连接到延伸通孔224并且朝着芯片100的第一侧L1和第二侧L2延伸。延伸下引线2441连接到延伸通孔224并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2441'连接到延伸通孔214并且远离芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。在一些实施例中，延伸通孔214、延伸通孔224安置在连接到第一通孔210(例如最顶部第一通孔212)的第二下引线244与连接到第二通孔220(例如最顶部第二通孔222)的第二下引线244之间。
图10示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图11示出图10中的膜上芯片封装件的示意性仰视图。应注意，绘示于图10和图11中的膜上芯片封装件10e含有与图8和图9中公开的膜上芯片封装件10d相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图10和图11中的膜上芯片封装件10e与图8和图9中公开的膜上芯片封装件10d之间的主要差异描述如下。
现在参看图10，在一些实施例中，延伸上引线232'可包含第一组延伸上引线2322和第二组延伸上引线2321、第二组延伸上引线2323。第一组延伸上引线2322连接于延伸通孔214与第二移位组第一凸块1121'之间，并且连接于延伸通孔224与第二移位组第一凸块1121'之间。第二组延伸上引线2321连接到延伸通孔214并且远离芯片100的第一侧L1延伸。第二组延伸上引线2323连接到延伸通孔224并且远离芯片100的第一侧L1延伸。在一些实施例中，第二组延伸上引线2321、第二组延伸上引线2323可在柔性膜200的芯片安装区域之外延伸以用于进一步电连接。
现在参看图11，在一些实施例中，膜上芯片封装件10e可进一步包含安置在柔性膜200的下表面S2上的一或多个延伸下引线2441、延伸下引线2441'。在一些实施例中，延伸下引线2441、延伸下引线2441'连接到延伸通孔214、延伸通孔224并且延伸到芯片100的第一侧L1和/或第二侧L2。举例来说，延伸下引线2441连接到延伸通孔224并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2441'连接到延伸通孔214并且远离芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。在一些实施例中，延伸通孔214、延伸通孔224安置在连接到第一通孔210(例如最顶部第一通孔212)的第二下引线244与连接到第二通孔220(例如最顶部第二通孔222)的第二下引线244之间。
图12示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图13示出图12中的膜上芯片封装件的示意性俯视图。图14示出图12中的膜上芯片封装件的示意性仰视图。应注意，绘示于图12到图14中的膜上芯片封装件10f含有与图10和图11中公开的膜上芯片封装件10e相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图12到图14中的膜上芯片封装件10f与图10和图11中公开的膜上芯片封装件10e之间的主要差异描述如下。
现在参看图12到图14，在一些实施例中，膜上芯片封装件10f可包含一或多个延伸通孔214、延伸通孔224、延伸通孔254(示出三个延伸通孔214、延伸通孔224、延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出三个延伸上引线232'，但不限于此)。在一些示范性实施例中，延伸通孔214可以是最顶部第一通孔210，所述最顶部第一通孔210向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔224可以是最顶部第二通孔220，所述最顶部第二通孔220向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔214、延伸通孔224、延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔214、延伸通孔224、延伸通孔254与第二移位组第一凸块1121'之间，如图13中所绘示。
现在参看图14，在一些实施例中，膜上芯片封装件10f可进一步包含安置在柔性膜200的下表面S2上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔214、延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔214、延伸通孔224、延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔214、延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
图15示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图16示出图15中的膜上芯片封装件的示意性俯视图。图17示出图15中的膜上芯片封装件的示意性仰视图。应注意，绘示于图15到图17中的膜上芯片封装件10g含有与图12和图14中公开的膜上芯片封装件10f相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图15到图17中的膜上芯片封装件10g与图12和图14中公开的膜上芯片封装件10f之间的主要差异描述如下。
现在参看图15到图17，在一些实施例中，膜上芯片封装件10g可包含一或多个延伸通孔224、延伸通孔254(示出三个延伸通孔224、延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出三个延伸上引线232'，但不限于此)。在一些示范性实施例中，最接近于第一凸块112的第一通孔中的一个(例如最顶部第一通孔212)安置在第一凸块112之间。延伸通孔224可以是最顶部第二通孔220，所述最顶部第二通孔220向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔224、延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔224、延伸通孔254与第二移位组第一凸块1121'之间，如图16中所绘示。
现在参看图17，在一些实施例中，膜上芯片封装件10g可进一步包含安置在柔性膜200的下表面上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔224、延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
图18示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图19示出图18中的膜上芯片封装件的示意性俯视图。图20示出图18中的膜上芯片封装件的示意性仰视图。应注意，绘示于图18到图20中的膜上芯片封装件10h含有与图15和图17中公开的膜上芯片封装件10g相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图18到图20中的膜上芯片封装件10h与图15到图17中公开的膜上芯片封装件10g之间的主要差异描述如下。
现在参看图18到图20，在一些实施例中，膜上芯片封装件10h可包含一或多个延伸通孔214、延伸通孔224、延伸通孔254(示出四个延伸通孔214、延伸通孔224、延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出四个延伸上引线232'，但不限于此)。在一些示范性实施例中，延伸通孔214可以是最顶部第一通孔210，所述最顶部第一通孔210向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔224可以是最顶部第二通孔220，所述最顶部第二通孔220向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔214、延伸通孔224、延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔214、延伸通孔224、延伸通孔254与第二移位组第一凸块1121'之间，如图19中所绘示。
现在参看图20，在一些实施例中，膜上芯片封装件10h可进一步包含安置在柔性膜200的下表面上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔214、延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔214、延伸通孔224、延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔214、延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
图21示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图22示出图21中的膜上芯片封装件的示意性俯视图。图23示出图21中的膜上芯片封装件的示意性仰视图。应注意，绘示于图21到图23中的膜上芯片封装件10i含有与图18和图20中公开的膜上芯片封装件10h相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图21到图23中的膜上芯片封装件10i与图18到图20中公开的膜上芯片封装件10h之间的主要差异描述如下。
现在参看图21到图23，在一些实施例中，膜上芯片封装件10i可包含一或多个延伸通孔254(示出三个延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出三个延伸上引线232'，但不限于此)。在一些示范性实施例中，最接近于第一凸块112的第一通孔中的一个(例如最顶部第一通孔212)安置在第一凸块112之间。最接近于第一凸块112的第二通孔中的一个(例如最顶部第二通孔222)安置在第一凸块112之间。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔254与第二移位组第一凸块1121'之间，如图22中所绘示。
现在参看图23，在一些实施例中，膜上芯片封装件10i可进一步包含安置在柔性膜200的下表面上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
图24示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图25示出图24中的膜上芯片封装件的示意性俯视图。图26示出图24中的膜上芯片封装件的示意性仰视图。应注意，绘示于图24到图26中的膜上芯片封装件10j含有与图21和图26中公开的膜上芯片封装件10i相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图24和图26中的膜上芯片封装件10j与图21到图23中公开的膜上芯片封装件10i之间的主要差异描述如下。
现在参看图24和图26，在一些实施例中，膜上芯片封装件10j可包含一或多个延伸通孔224、延伸通孔254(示出四个延伸通孔224、延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出四个延伸上引线232'，但不限于此)。在一些示范性实施例中，最接近于第一凸块112的第一通孔中的一个(例如最顶部第一通孔212)安置在第一凸块112之间。延伸通孔224可以是最顶部第二通孔，所述最顶部第二通孔向上移动到柔性膜200的芯片安装区域以外的区域。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔224、延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔224、延伸通孔254与第二移位组第一凸块1121'之间，如图25中所绘示。
现在参看图26，在一些实施例中，膜上芯片封装件10j可进一步包含安置在柔性膜200的下表面上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔224、延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔224、延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
图27示出根据本发明的实施例的膜上芯片封装件的透视俯视图。图28示出图27中的膜上芯片封装件的示意性俯视图。图29示出图27中的膜上芯片封装件的示意性仰视图。应注意，绘示于图27到图29中的膜上芯片封装件10k含有与图24和图26中公开的膜上芯片封装件10j相同或相似的许多特征。出于清楚和简单的目的，可省略相同或相似特征的细节描述，并且相同或相似附图标记指代相同或类似组件。绘示于图27到图29中的膜上芯片封装件10k与图24和图26中公开的膜上芯片封装件10j之间的主要差异描述如下。
现在参看图27到图29，在一些实施例中，膜上芯片封装件10k可包含一或多个延伸通孔254(示出四个延伸通孔254，但不限于此)和一或多个延伸上引线232'(示出四个延伸上引线232'，但不限于此)。在一些示范性实施例中，最接近于第一凸块112的第一通孔中的一个(例如最顶部第一通孔212)安置在第一凸块112之间。最接近于第一凸块112的第二通孔中的一个(例如最顶部第二通孔222)安置在第一凸块112之间。延伸通孔254可以是额外通孔，所述额外通孔安置在柔性膜200的芯片安装区域以外的区域上。当然，本发明不限于此。延伸通孔254可以是任何种类的通孔，所述通孔安置在安装芯片100的柔性膜200的芯片安装区域之外。在一些实施例中，延伸上引线232'连接于延伸通孔254与第二移位组第一凸块1121'之间，如图28中所绘示。
现在参看图29，在一些实施例中，膜上芯片封装件10k可进一步包含安置在柔性膜200的下表面上的一或多个延伸下引线2441、延伸下引线2442。在一些实施例中，延伸下引线2441、延伸下引线2442连接到延伸通孔254并且朝着芯片100的第一侧L1延伸且/或远离芯片100的第一侧L1延伸。举例来说，延伸下引线2441连接到延伸通孔254并且远离芯片100的第一侧L1和第二侧L2延伸。延伸下引线2442连接到延伸通孔254并且朝着芯片100的第一侧L1和第二侧L2延伸。当然，本发明不限制用于电连接延伸通孔的延伸上引线和延伸下引线的布局。
基于以上论述，可看出本发明提供各种优势。然而，应理解，并非所有优势都必须在本文中论述，且其它实施例可提供不同优势，并且对于所有实施例并不要求特定优势。
总之，在本发明的膜上芯片封装件中，穿过柔性膜的第一通孔和第二通孔分别布置在参考线的两个相对侧上，且第一通孔与第二通孔之间的距离从芯片的一侧到另一侧逐渐增大。在这种布置的情况下，通孔的布局区域可以减少，并且芯片的尺寸(尤其沿着芯片的纵向方向的芯片长度)可相应地减小。此外，在预定的芯片长度下，沿着芯片的横向方向的凸块的间距可以减小，并且凸块的数量可相应地增加。因此，膜上芯片封装件的空间利用效率可显着提升。
所属领域的技术人员将显而易见，可以在不脱离本发明的范围或精神的情况下对本发明的结构作出各种修改和变化。鉴于前述，希望本发明涵盖本发明的修改和变化，前提是所述修改和变化落入所附权利要求书和其等效物的范围内。

Claims (29)

1.一种膜上芯片封装件，其特征在于，包括：
芯片，包括安置在所述芯片的有源表面上的多个凸块；以及
柔性膜，其中所述芯片经由所述有源表面安装在所述柔性膜上，且所述柔性膜包括：
多个第一通孔，穿过所述柔性膜；
多个第二通孔，穿过所述柔性膜，其中所述第一通孔和所述第二通孔分别布置在参考线的相对的第一侧及第二侧，其中更接近于所述芯片的第一侧的所述多个第一通孔中的一个与所述多个第二通孔中的一个之间的距离长于更远离所述芯片的所述第一侧的所述多个第一通孔中的另一个与所述多个第二通孔中的另一个之间的距离；
多个上引线，安置在连接在所述第一通孔与所述多个凸块之间和所述第二通孔与所述多个凸块之间的该柔性膜的上表面上；以及
多个下引线，安置在该柔性膜的下表面上，连接到所述第一通孔和所述第二通孔，并且朝着所述芯片的所述第一侧或相对于所述芯片的所述第一侧的所述芯片的第二侧延伸。
2.根据权利要求1所述的膜上芯片封装件，其中所述多个第一通孔沿着不平行于所述参考线的第一布置方向布置，且所述多个第二通孔沿着不平行于所述参考线的第二布置方向布置。
3.根据权利要求1所述的膜上芯片封装件，其中所述第一通孔相对于所述参考线与所述第二通孔对称地布置。
4.根据权利要求1所述的膜上芯片封装件，其中所述凸块包括沿第一方向布置为第一行的多个第一凸块和沿第二方向布置为第二行的多个第二凸块，且所述多个第二凸块中的每一个比所述多个第一凸块中的每一个更接近于所述芯片的所述第一侧。
5.根据权利要求4所述的膜上芯片封装件，其中所述第二凸块中的一个位于所述多个第一凸块中的相邻两个之间。
6.根据权利要求4所述的膜上芯片封装件，其中所述多个第一凸块为奇数编号的输出凸块并且所述多个第二凸块为偶数编号的输出凸块。
7.根据权利要求4所述的膜上芯片封装件，其中所述多个第一凸块为偶数编号的输出凸块并且所述多个第二凸块为奇数编号的输出凸块。
8.根据权利要求4所述的膜上芯片封装件，其中所述多个上引线包括：
多个第一上引线，连接于所述多个第一通孔与所述多个第一凸块之间且/或连接于所述多个第二通孔与所述多个第一凸块之间，以及
多个第二上引线，分别连接到所述第二凸块并且朝着所述芯片的所述第一侧延伸。
9.根据权利要求4所述的膜上芯片封装件，其中所述多个下引线包括多个第一下引线，所述多个第一下引线连接到所述多个第一通孔和所述多个第二通孔并且朝着所述芯片的所述第一侧和所述芯片的所述第二侧中的一个延伸。
10.根据权利要求8所述的膜上芯片封装件，其中所述多个下引线进一步包括多个第二下引线，所述多个第二下引线连接所述多个第一通孔和所述多个第二通孔并且朝着所述芯片的所述第一侧和所述芯片的所述第二侧中的另一个延伸。
11.根据权利要求4所述的膜上芯片封装件，其中所述芯片进一步包括安置在所述芯片的所述第二侧上的多个第三凸块。
12.根据权利要求11所述的膜上芯片封装件，其中所述柔性膜进一步包括多个第三上引线，所述多个第三上引线安置在所述上表面上，连接到所述多个第三凸块并且朝着所述芯片的所述第二侧延伸。
13.根据权利要求12所述的膜上芯片封装件，其中所述多个第三凸块包括所述芯片的多个输出凸块。
14.根据权利要求12所述的膜上芯片封装件，其中所述多个第三凸块包括所述芯片的多个输入凸块。
15.根据权利要求4所述的膜上芯片封装件，其中所述多个第一凸块包括以交错方式沿所述第一方向布置的第一组所述第一凸块和第二组所述第一凸块。
16.根据权利要求4所述的膜上芯片封装件，其中所述多个第二凸块包括以交错方式沿所述第二方向布置的第一组所述第二凸块和第二组所述第二凸块。
17.根据权利要求15所述的膜上芯片封装件，其中最接近于所述第一凸块的所述多个第一通孔中的一个和/或所述多个第二通孔中的一个安置在所述多个第一凸块之间。
18.根据权利要求17所述的膜上芯片封装件，其中所述多个第一凸块包括第一移位组第一凸块，所述第一移位组第一凸块耦合到最接近于所述多个第一凸块的所述多个第一通孔中的所述一个和所述多个第二通孔中的所述一个并且沿着所述第二方向安置在所述多个第二凸块之间。
19.根据权利要求1所述的膜上芯片封装件，进一步包括一或多个延伸通孔，所述一或多个延伸通孔安置在安装所述芯片的所述柔性膜的芯片安装区域之外。
20.根据权利要求19所述的膜上芯片封装件，其中所述多个第一凸块包括第二移位组第一凸块，所述第二移位组第一凸块连接到所述一或多个延伸通孔并且沿所述第二方向安置在所述多个第二凸块之间。
21.根据权利要求20所述的膜上芯片封装件，进一步包括一或多个延伸上引线，所述延伸上引线安置在所述柔性膜的所述上表面上并且连接到所述一或多个延伸通孔。
22.根据权利要求21所述的膜上芯片封装件，其中所述一或多个延伸上引线包括第一组延伸上引线，所述第一组延伸上引线连接于所述一或多个延伸通孔与所述第二移位组第一凸块之间。
23.根据权利要求22所述的膜上芯片封装件，其中所述一或多个延伸上引线包括第二组延伸上引线，所述第二组延伸上引线连接到所述一或多个延伸通孔并且远离所述芯片的所述第一侧延伸。
24.根据权利要求20所述的膜上芯片封装件，进一步包括一或多个延伸下引线，所述一或多个延伸下引线安置在所述柔性膜的所述下表面上且连接到所述一或多个延伸通孔，并且朝着所述芯片的所述第一侧延伸且/或远离所述芯片的所述第一侧延伸。
25.根据权利要求21所述的膜上芯片封装件，其中所述延伸通孔安置在连接到所述多个第一通孔的所述多个第二下引线与连接到所述多个第二通孔的所述多个第二下引线之间。
26.根据权利要求1所述的膜上芯片封装件，其中所述多个凸块包括：
多个第一凸块，布置为至少一个第一行并且通过所述多个上引线连接到所述多个第一通孔和所述多个第二通孔；以及
多个第二凸块，布置为至少一个第二行，所述至少一个第二行连接到所述多个上引线而不连接到所述多个第一通孔和所述多个第二通孔。
27.根据权利要求26所述的膜上芯片封装件，其中所述多个第一凸块包括第一移位组第一凸块，所述第一移位组第一凸块耦合到最接近于所述多个第一凸块的所述第一通孔中的一个和所述第二通孔中的一个并且沿所述第二方向安置在所述多个第二凸块之间。
28.根据权利要求1所述的膜上芯片封装件，进一步包括一或多个延伸通孔，所述一或多个延伸通孔安置在安装所述芯片的所述柔性膜的芯片安装区域之外。
29.根据权利要求28所述的膜上芯片封装件，其中所述多个延伸通孔安置在连接到所述多个第一通孔的所述多个第二下引线与连接到所述多个第二通孔的所述多个第二下引线之间。
CN201910655868.8A 2018-07-20 2019-07-19 膜上芯片封装件 Active CN110739291B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862700918P 2018-07-20 2018-07-20
US62/700,918 2018-07-20
US16/508,333 US11322427B2 (en) 2018-07-20 2019-07-11 Chip on film package
US16/508,333 2019-07-11

Publications (2)

Publication Number Publication Date
CN110739291A true CN110739291A (zh) 2020-01-31
CN110739291B CN110739291B (zh) 2021-08-31

Family

ID=69160705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910655868.8A Active CN110739291B (zh) 2018-07-20 2019-07-19 膜上芯片封装件

Country Status (3)

Country Link
US (1) US11322427B2 (zh)
CN (1) CN110739291B (zh)
TW (1) TWI704664B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法
CN112954888A (zh) * 2021-02-19 2021-06-11 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481021A (zh) * 2002-08-06 2004-03-10 ������������ʽ���� 半导体器件
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same
CN107546208A (zh) * 2016-06-24 2018-01-05 三星电子株式会社 膜产品及膜封装
CN110739292A (zh) * 2019-09-02 2020-01-31 上海先方半导体有限公司 一种3d封装结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073903B2 (ja) * 2004-09-22 2008-04-09 シャープ株式会社 半導体装置、フレキシブル基板、及び半導体装置を備えた電子機器
CN100466246C (zh) 2005-10-10 2009-03-04 南茂科技股份有限公司 用于封装的柔性基板
TW201327728A (zh) 2011-12-26 2013-07-01 Novatek Microelectronics Corp 薄膜覆晶封裝之基板
KR101633373B1 (ko) 2012-01-09 2016-06-24 삼성전자 주식회사 Ｃｏｆ 패키지 및 이를 포함하는 반도체 장치
WO2017022620A1 (ja) * 2015-08-03 2017-02-09 シャープ株式会社 アクティブマトリクス基板及び表示パネル
TWI653717B (zh) * 2017-09-11 2019-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481021A (zh) * 2002-08-06 2004-03-10 ������������ʽ���� 半导体器件
US20160218053A1 (en) * 2015-01-26 2016-07-28 Samsung Electronics Co., Ltd. Chip-on-film package and display device including the same
CN107546208A (zh) * 2016-06-24 2018-01-05 三星电子株式会社 膜产品及膜封装
CN110739292A (zh) * 2019-09-02 2020-01-31 上海先方半导体有限公司 一种3d封装结构及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508857A (zh) * 2020-03-12 2020-08-07 浙江大学 一种扇出型芯片互联的制作方法
CN112954888A (zh) * 2021-02-19 2021-06-11 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置
CN112954888B (zh) * 2021-02-19 2022-10-28 合肥京东方卓印科技有限公司 一种覆晶薄膜、覆晶薄膜组及显示装置

Also Published As

Publication number Publication date
US11322427B2 (en) 2022-05-03
TW202008542A (zh) 2020-02-16
US20200027821A1 (en) 2020-01-23
CN110739291B (zh) 2021-08-31
TWI704664B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
KR102631839B1 (ko) 표시 장치
CN101097322B (zh) 显示基板及具有该显示基板的显示装置
CN100495693C (zh) 驱动装置和显示装置
CN112102725B (zh) 阵列基板、显示面板及显示模组
US8299631B2 (en) Semiconductor element and display device provided with the same
KR102325643B1 (ko) 표시 장치
JP5226070B2 (ja) 配線基板、及び、液晶表示装置
JP3549760B2 (ja) 平面型表示装置
US10211142B1 (en) Chip-on-film package structure
US11502052B2 (en) Chip structure
US7450393B2 (en) Driver chip and display apparatus including the same
JP2018092169A (ja) 表示装置
CN111142295A (zh) 显示装置
US11069641B2 (en) Integrated circuit package and display device using the same
CN110739291A (zh) 膜上芯片封装件
WO2013128857A1 (ja) 表示パネル及びそれを備えた表示装置
CN110288913B (zh) 一种柔性显示面板以及显示装置
US20190197936A1 (en) Display panel
CN115083300B (zh) 显示面板和显示装置
CN217641339U (zh) 显示面板及显示装置
JP4450414B2 (ja) 電子部品、表示駆動用ドライバおよび表示装置
CN116249400A (zh) 显示基板及显示装置
US11013120B2 (en) Tape wiring board and semiconductor device
US11360595B2 (en) Touch display device
CN117043671A (zh) 基板封装以及包含所述基板封装的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant