CN1481021A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1481021A
CN1481021A CNA031525962A CN03152596A CN1481021A CN 1481021 A CN1481021 A CN 1481021A CN A031525962 A CNA031525962 A CN A031525962A CN 03152596 A CN03152596 A CN 03152596A CN 1481021 A CN1481021 A CN 1481021A
Authority
CN
China
Prior art keywords
chip
bonding wire
bonding
semiconductor device
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031525962A
Other languages
English (en)
Other versions
CN100433324C (zh
Inventor
���Т־
三輪孝志
堤安已
T
一谷昌弘
橋爪孝則
佐藤正道
ʷ
森野直純
中村昌史
玉城実明
工藤郁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1481021A publication Critical patent/CN1481021A/zh
Application granted granted Critical
Publication of CN100433324C publication Critical patent/CN100433324C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

具有层叠结构的半导体器件，能够实现外形尺寸和厚度的减小。还能够实现高性能和高可靠性。本发明的半导体器件使用一种封装基片，其上形成有键合引线、以及与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

Description

半导体器件
技术领域
本发明涉及半导体器件，更具体地涉及一种能够有效地应用于半导体器件的技术，该半导体器件中有多个半导体芯片例如按多层或者层叠的结构安装在封装基片上。
背景技术
在按多层或者层叠的结构将多个半导体芯片组装在封装基片上的层叠LSI(大规模集成电路)中，许多情形是将现有的半导体芯片进行组合，并借助封装的布线层连接公共信号和电源/地。完成本发明之后进行了对已有技术的检索，作为与本发明相关的已有技术，日本未审查专利申请公开43531/2000所公开的技术已被报道。但是，该专利公开中披露的此项技术的目的在于减少标准封装LSI类型的设计和开发所必需的时间和劳力，并未考虑封装的小型化以及封装基片外形尺寸的减薄，这些将在以下说明。
就构成层叠封装LSI的两个芯片中的公共信号和电源/地而言，其焊盘并不总是布置在芯片之间易于连接的位置。因此，即使在封装基片上连接布线层，在许多情形也存在交叉布线层或者布线层设置过密。在这种情形，封装基片的布线层数量增多，或者外形尺寸增大，于是阻碍了半导体器件的小型化和减薄。由于安装芯片的连接端子是独立形成的，所以大面积端子布置区域必不可少，这也成为封装外形尺寸增大的原因。
图19到图21展示了在获得本发明之前所回顾的层叠封装LSI的几个例子。微型计算机LSI和存储器LSI分别由现有的半导体芯片构成。图19中，分别展示了微型计算机LSI、存储器LSI和封装基片，它们构成层叠封装LSI。微型计算机LSI和存储器LSI分别由现有的半导体芯片构成。图20展示了存储器LSI和微型计算机LSI安装在基片上之后的层叠封装LSI的外观，之后进行引线键合。图21是图20所示层叠封装LSI的剖面图。
如图19到图21所示，层叠封装LSI采用如下形成的结构。存储器LSI被管芯键合于玻璃环氧基树脂制成的封装基片。然后，微型计算机LSI被以叠置方式管芯键合于存储器LSI，并且各个芯片和基片通过引线键合相互连接。之后，采用树脂对这些部件进行模制，并且在背面接线端部位形成焊料球。
图19中，与存储器等连接的地址接线端和数据接线端集中地布置在微型计算机LSI的各侧边，相互靠近地设置。基于这种构成，当微型计算机LSI存储器LSI等平面安装在基片时，能够以其间最短距离以及按集中方式布置那些指向基片上的存储器等的地址总线和数据总线。另一方面，就存储器LSI而言，从其特性来看，接线端数量较少，并且对应于标准封装的外部接线端布置，地址接线端主要布置在一侧边，数据接线端布置在另一侧边，以相对方式面对上述一侧边。
例如当其上分别设置有键合焊盘的上述微型计算机LSI和存储器LSI层叠于封装基片，并且微型计算机LSI和存储器LSI的地址接线端的方向对准，而微型计算机LSI和存储器LSI的数据接线端的方向不对准时，为了布线连接，布线层必须在封装基片上绕来绕去。而且，就对准的地址接线端而言，微型计算机LSI和存储器LSI之间的键合焊盘设置间距也不相同，因此在大多数情况，必须在微型计算机LSI和存储器LSI上相互独立地形成接线端。
因此，在封装基片中，键合接线端(键合引线)数量增多，于是键合引线不能设置在一行中，键合引线必须设置在两行中，如图20所示的例子情形。这样就产生了封装基片的外形尺寸扩大的缺点。并且，根据相互连接的微型计算机LSI和存储器LSI的接线端的设置，出现封装基片上的布线层相互交叉的情形，于是必须提供多层印刷布线板。这也产生了作为外形尺寸之一的厚度也增大的缺点。
发明内容
本发明的一个目的在于提供一种具有层叠结构的半导体器件，能够实现外形尺寸的小型化和减薄。
本发明的另一个目的在于提供一种半导体器件，除了外形尺寸小型化之外，还能够实现高性能和高可靠性。
通过本说明书及其附图的介绍，将可了解本发明的上述和其它目的和新特征。
以下内容是为了简明地说明源自本发明公开的各个发明的典型发明的概要。
根据本发明的一个方案，一种半导体器件使用的封装基片包括：键合引线，分别与用于地址的键合焊盘和用于数据的键合焊盘对应地形成，这些焊盘分布在按相对方式相互面对的存储器芯片的第一侧边和第二侧边；与键合引线连接的地址接线端和数据接线端。半导体芯片包括也用于存储器存取的地址输出电路和数据输入/输出电路，和具有信号处理功能的信号处理电路，其中与对应于地址接线端的键合引线连接的键合焊盘以及与对应于数据接线端的键合引线连接的键合焊盘，分布设置在封装基片的四侧边之中的两侧边上。半导体芯片和存储器芯片按层叠结构安装在封装基片上。
因此，可以将基片封装上的布线层的绕来绕去抑制到最小程度。还可使半导体器件的外形尺寸尽可能地小。而且，由于能够在前后层都进行封装布线层的连接，从而可以使用薄并且廉价的基片。
附图说明
图1是微型计算机LSI、存储器LSI和封装基片的构成图，用于说明根据本发明的层叠LSI的一个实施例。
图2是存储器LSI和微型计算机LSI安装在图1所示基片上并且进行引线键合之后的半导体器件的外观图。
图3是图2所示层叠LSI的一个实施例的剖面图。
图4是本发明采用的封装基片的另一个实施例的顶视平面图。
图5是本发明采用的封装基片的另一个实施例的顶视平面图。
图6是存储器LSI和微型计算机LSI安装在图5所示基片上并且进行引线键合之后的半导体器件的外观图。
图7是本发明采用的封装基片的另一个实施例的顶视平面图。
图8是存储器LSI和微型计算机LSI安装在图7所示基片上并且进行引线键合之后的半导体器件的外观图。
图9是本发明采用的封装基片的另一个实施例的顶视平面图。
图10是存储器LSI和微型计算机LSI安装在图9所示基片上并且进行引线键合之后的半导体器件的外观图。
图11是根据本发明的半导体器件的另一个实施例的部分外观图。
图12是根据本发明的半导体器件的另一个实施例的部分外观图。
图13是根据本发明的半导体器件的另一个实施例的部分外观图。
图14是本发明采用的微型计算机LSI的一个实施例的框图。
图15是用于说明图14的微型计算机LSI的一个实施例的管脚布置的示意图。
图16是存储器LSI和微型计算机LSI安装在根据本发明的半导体器件的一个实施例的基片上并且进行引线键合之后的外观图。
图17是图16的部分放大图。
图18是图16所示半导体器件采用的封装基片的一个实施例的顶视平面图。
图19是微型计算机LSI、存储器LSI和封装基片的构成图，用于说明在本发明之前回顾的层叠封装LSI的一个例子。
图20是存储器LSI和微型计算机LSI安装在图19所示基片上并且进行引线键合之后的半导体器件的外观图。
图21是图20所示的层叠封装LSI的剖面图。
具体实施方式
图1到图3展示了根据本发明的层叠封装LSI的一个实施例的构成。亦即，图1分别展示了构成层叠封装LSI的微型计算机LSI、存储器LSI和封装基片。图2展示了层叠封装LSI的外观，其状态是存储器LSI和微型计算机LSI安装在基片上，然后进行引线键合。图3展示了层叠封装LSI的剖面图。如图1到图3所示，本实施例的层叠封装LSI具有如下形成的结构。亦即，存储器LSI被管芯键合于玻璃环氧树脂制成的封装基片。然后，微型计算机LSI被叠置地管芯键合于存储器LSI。在各个芯片与基片之间进行引线键合。之后，采用树脂对各个芯片和基片进行模制，并且在背面接线端部位形成焊料球。
图1中，虽然存储器LSI是由现有的半导体芯片构成的，但是微型计算机LSI的键合焊盘的布置是对应于与微型计算机LSI组合的存储器LSI来确定的。使微型计算机LSI配置构成所谓的ASIC(专用集成电路)，即特定用途的IC。在半导体集成电路器件中，易于构成ASIC，其中围绕CPU(中央处理单元)安装多个电路块，每个电路块形成为所谓的模块或者宏单元，作为独立电路功能单元。每个功能单元的大小和构成可以改变。与上述功能单元的组合对应的功能块的布图设计一起，进行与微型计算机LSI和存储器LSI的上述组合相应的微型计算机LSI的键合焊盘的布置设定。
就封装基片(布线基片)而言，对应于微型计算机LSI和存储器LSI之间的上述键合焊盘的布置，来设定键合引线(引线连接部位)的布置。上述封装基片包括玻璃环氧树脂制成的底基片，例如，形成在其上表面和下表面的多个铜布线层，在除上述引线连接部位和外接线端连接部位(凸起接合区)之外的部位覆盖上述多个铜布线层表面的绝缘膜(抗焊料膜)，使形成于上述上表面和下表面的多个铜布线层相互连接的通孔布线层。
虽然并未特别限制，但是存储器LSI是具有大约8Mb存储容量的静态型RAM。半导体芯片的形状形成为矩形，地址和数据分布在形成有键合焊盘的短侧边。与具有这种构成的存储器LSI相比，微型计算机LSI具有实质为正方形的芯片形状，并且具有比上述LSI小的外形尺寸。因此，如上所述，构成层叠封装LSI，以使存储器LSI管芯键合于封装基片，微型计算机LSI叠置其上并且管芯键合于存储器LSI，在各个芯片和基片之间进行引线键合。
为了减小外形尺寸，将上述封装基片形成为实质上正方形的形状，以便保证相对于外周的最大面积。在这种构成中，在存储器LSI的短侧边没有面积裕度，因此沿外周布置由矩形所表示的键合引线，到达通孔的布线层的拉出方向指向封装基片的内部。就对应于上述地址和数据的键合引线，在基片内部布置对应于键合引线的通孔。相反，由于沿存储器LSI的长侧边存在面积裕度，所以通孔布置成为在键合引线的两侧交替分布，夹持键合引线。
如上所述，在微型计算机LSI中，地址接线端和数据接线端按集中方式布置在相互面对的各侧。而且，不参予与存储器LSI的连接的接线端组主要布置在除上述各侧边的其余各侧边上。因此，即使微型计算机LSI层叠在存储器LSI上时，与其它每个连接的接线端的方向不对准的可能性也被消除。为了防止在进行层叠和键合时导线以复杂方式相互交叉，微型计算机LSI具有的间距调整为与存储器LSI的接线端间距相适应。亦即，例如与导线按复杂方式相互交叉的情形，即图21所示的三条导线在垂直方向叠置的情形相比，如图3所示的通过消除交叉而使两条导线叠置的情形能够减小模制(密封树脂体)厚度。
虽然通过简单地调整距离可以进行上述间距的调整，但是在本实施例中，间距调整是通过对地址接线端行或者数据接线端行布置具有其它功能的接线端进行的。由于按此方式进行间距调整，所以相互连接的微型计算机LSI的接线端和存储器LSI的接线端可以键合于同一基片侧的焊盘，从而不必为了封装基片上的各个接线端之间的连接而使布线层绕来绕去。结果，这样足以使封装基片具有从键合引线到用于外部连接的球接线端的布线连接，因此，通过形成在基片的正表面和背面上的两层布线层即可完成足够的所需功能。设置有这种间距调整的构成有助于在上述模制减薄的同时减薄层叠LSI。由于键合引线实质上由微型计算机LSI和存储器LSI共用，所以可将引线的数量抑制到一个必需的最小限度，从而使外形尺寸最小化。
就微型计算机LSI和存储器LSI共用的各侧引线而言，引线的长度被拉长，以使指向并连接于微型计算机LSI和存储器LSI的导线能够在垂直方向平行地键合。另一方面，正如在与存储器LSI的长侧边对应的键合引线的情形，仅有微型计算机LSI与之键合的侧边的引线保持可使一个导线键合的长度，由此避免布线层区变得比所需更大。
虽然本实施例中是根据每个侧边来改变键合引线的长度，但是也可以根据待键合的多条引线键合来改变引线的长度，而不根据每个侧边来改变键合引线的长度。本实施例与小型化相关的另一个特征在于，由于存储器芯片具有如上所述的矩形，所以布置存储器芯片的键合引线的侧边没有外形尺寸裕度，从而键合引线布置在最外周，并且通孔布置成指向内周。另一方面，就仅有微芯片与之键合的侧边而言，将通孔布置成分布在键合引线的内侧和外侧。
图4是本发明所用封装基片的另一个实施例的顶视图。在图1所示的上述实施例中，存储器LSI和微型计算机LSI的地址或者数据完全布置在同一侧。但是，从与芯片布图的关系来看，地址和数据并不总是集中在以相对方式相互面对的各侧边。而且，即使在地址和数据完全分离在以相对方式相互面对的各侧边时，微型计算机和存储器使用的用于控制的信号，例如读/写信号这些控制信号、芯片选择信号和输出允许信号并不总是相互适应。
在本实施例中，就微型计算机LSI和存储器LSI而言，在按相对方式相互面对的各侧边上布置相同的接线端或者准备相互连接的接线端(键合焊盘)时，在基片上形成桥接相对各侧边的的布线层。通过把由微型计算机LSI和存储器LSI相互连接的大多数信号(地址和数据)集中在同一侧边，可以将桥接布线层的数量减至最少。因此，使用形成在基片正表面和背面的两层布线即可足以完成要求的功能。
图5是本发明使用的封装基片的另一个实施例的顶视图。本实施例涉及键合引线的形状。图5所示实施例展示了封装基片的一个例子，其中按与图1所示实施例相同的方式布置矩形键合引线。图6展示了层叠封装LSI的外观，其中存储器LSI和微型计算机LSI按层叠方式安装在封装基片上。图6所示实施例也对应于图2所示实施例。
在本实施例中，就完成存储器LSI和微型计算机LSI之间共用的导线键合的键合引线而言，为了将至少两条导线键合于键合引线，必须将微型计算机LSI的导线与引线的远侧(引线的外侧)连接。然后，将微型计算机LSI的键合焊盘集中布置在靠近基片中央的部位，作为这种布置的结果，导线被指向径向，以使它们集中在靠近基片中央的部位。结果，出现导线在其它相邻引线上通过的部位，由此产生的问题是相邻的引线和导线之间出现短路的可能性大。
图7是本发明使用的封装基片的另一个实施例的顶视图。本实施例涉及一种避免如下问题的方法，即出现如图5所示的导线通过另一相邻引线上而键合的部位。在本实施例中，通过考虑用于微型计算机LSI和存储器LSI的键合引线与相应键合焊盘之间连接的导线方向，按倾斜方式布置键合引线。图8展示了层叠封装LSI的外观，其中存储器LSI和微型计算机LSI按层叠方式安装在封装基片上，之后进行导线键合。
图8中，就完成存储器LSI和微型计算机LSI共同键合的键合引线而言，至少两条导线布置在径向，以使它们指向微型计算机LSI和存储器LSI的相应键合焊盘。这里，通过使该方向与键合引线的纵向基本上彼此相同，可以消除通过另一相邻引线上而键合的导线部位。而且，同时，可以避免导线以复杂的方式相互交叉，以致最多仅有两条对应于微型计算机LSI和存储器LSI的导线相互叠置，从而可以降低模制厚度。
图9是本发明使用的封装基片的另一个实施例的顶视图。本实施例涉及一种避免如下问题的方法，即出现如图5所示的导线通过另一相邻引线上而键合的部位。在本实施例中，其上通过导线的相邻引线部位被形成切口，由此可以将引线间距缩短到必需的最小限度，同时减少相邻引线和导线之间短路的可能性。图10展示了层叠封装LSI的外观，其中存储器LSI和微型计算机LSI按层叠方式安装在封装基片上，之后进行导线键合。
图10中，如前所述，就完成存储器LSI和微型计算机LSI共同键合的键合引线而言，至少两条导线布置在径向，以使它们指向微型计算机LSI和存储器LSI的相应键合焊盘。因此，微型计算机LSI的导线必须连接到键合引线的远侧(键合引线的外侧)。结果，出现通过另一相邻引线上而键合的导线部位，相邻引线和导线之间短路的可能性因而增大。但是，在本实施例中，其上有相邻导线通过的引线部位被形成切口，从而可以避免相邻引线和导线之间短路的缺点。
图11是根据本发明的半导体器件的另一个实施例的部分外观图，在本实施例中，以图示方式展示了一个半导体集成芯片LSI安装在封装基片上的外观部分。在本实施例中，就安装在封装基片上的半导体芯片而言，是安装了一个芯片LSI。不必说本实施例也可以应用于另一个半导体芯片按层叠方式安装在该半导体芯片LSI上的结构。
本实施例应用于形成在半导体芯片LSI上的键合焊盘数量多，因此键合引线不能在基片布置成一行的情形。在此情形，键合引线布置成两行，其中内行和外行交替布置，由此构成所谓的交错布置。本实施例用于消除连接键合引线和键合焊盘的相邻导线的重叠，保证形成从外侧键合引线延伸到内侧形成的通孔的布线层的区域。
图12是根据本发明的半导体器件的另一个实施例的部分外观图。本实施例涉及对图11所示实施例的改进，其中以图示方式展示了一个半导体集成芯片LSI安装在封装基片上的外观部分。在图11所示实施例中，出现在通过内侧另一引线之上的同时从外侧键合引线延伸并且键合的导线部位，因而存在内侧引线与导线之间短路的可能性增大的趋势。
在本实施例中，为了避免这种缺点，考虑用于连接半导体芯片LSI的键合引线和相应焊盘的导线方向，按倾斜方式布置键合引线。通过在径向布置键合引线和与键合引线连接的导线，以使它们基本取向在同一方向，可以消除导线在通过设置在内侧的另一引线之上的同时而被键合的部位。而且，同时可以消除导线相互交叉，因而可以防止导线短路，并且降低模制厚度。
图13是根据本发明的半导体器件的另一个实施例的部分外观图。本实施例涉及对图12所示实施例的改进。在图13中，以图示方式展示了一个半导体芯片LSI安装在封装基片上的半导体器件的外观部分。在图12所示实施例中，当引线布置成多行，并且引线的倾斜取向在导线方向时，由于引线向外侧延伸，引线之间的距离被扩展。相反，在内引线的角部位的距离变窄，因而出现不能忽略从外侧引线向通孔延伸的布线层的情形。为了避免这种缺点，在本实施例中，在径向展开的引线的内周角部位被形成切口，以便保证该空间具有可使布线层通过所必需的宽度。基于这种构成，可以使布线层绕来绕去，而无须使键合区域扩展得比必需程度更大。
图14是本发明使用的微型计算机LSI的一个实施例的方框图。采用CMOS(互补MOS)半导体集成电路的已知制备技术，将图中的各个电路块形成在单晶硅制成的一个基片上。
虽然对上述微型计算机LSI并无特别限制，但是微型计算机LSI使用RISC(精简指令系统计算机)式中央处理单元CPU，实现高性能运算处理，集成系统构成所必需的外围设备，并且面向便携式设备应用。中央处理单元CPU具有RISC式的指令集，其中通过进行管线处理，基本指令通过1指令工作于1状态(1系统时钟周期)。主要使用这些中央处理单元CPU和数据信号处理器DSP，安装以下外围电路，例如构成移动电话机。
内总线包括I总线、Y总线、X总线、L总线和外围总线。为了构成使用最少部件的用户系统，设置用于图像处理的存储器XYMEN和存储器控制器XYCNT，作为内置外围模块。这些XYMEN和存储器控制器XYCNT与I总线、X总线和L总线连接，完成图像处理的数据输入/输出和用于显示操作的数据输出操作。
在上述I总线中，设置高速缓冲存储器CACHE、高速缓冲存储器控制器CCN、存储器管理控制器MMU、快速重编址缓冲器TLB、中断控制器INTC、时钟振荡器/监控计时器CPG/WDT、视频I/O模块和外部总线接口。这些部件通过外部总线接口与上述存储器LSI连接。
高速缓冲存储器CACHE、高速缓冲存储器控制器CCN、存储器管理控制器MMU、快速重编址缓冲器TLB、中央处理单元CPU、数据信号处理器DSP、用户中断控制器UBC和高级用户纠错器AUD与L总线连接。
16位计时器单元TMU、比较匹配计时器CMT、串行I/O(带有FIFO)SIOFO、FIFO内置串行通信接口SCIF1、I2C控制器I2C、多功能接口MFI、NAND/AND刷新接口FLCTL、用户纠错接口H-UDI、ASE存储器ASERAM、插头功能控制器PFC、和RCLK工作监控计时器RWDT与外围总线连接。总线状态控制器BSC和存储器直接存取控制器DMAC与上述外围总线和I总线连接。
图15是图14所示微型计算机LSI的一个实施例的管脚大致布置图。在本实施例中，虽然设置了总数为176个的管脚(键合焊盘)，但是与存储器LSI连接的管脚用黑圆点表示。按照与图1所示微型计算机LSI相同的方式，将与地址和数据对应的管脚布置成分布在相互垂直面对的上下侧。在本实施例中，对应于数据的管脚布置在上侧，对应于地址的管脚布置在下侧。为了使其上安装有微型计算机LSI的存储器LSI的对应管脚(键合焊盘)的间距匹配，仅与微型计算机LSI连接的管脚适当地布置在与上述LSI连接的标为黑圆点的管脚之间。
虽然图中未示出，但是就设置于微型计算机LSI的管脚而言，管脚A0到A25用于地址，D0到D15用于数据。除了上述之外，还分别设置多个电源电压VCC和多个地电位VSS，作为电源系统。在电源系统中，用于降低噪声影响的数字电路分成执行向外接线端输出信号的输出电路和内部电路。而且，对处理模拟信号的电路设置独立的电源管脚。
存储器LSI具有大约8M位的存储容量，并且进行每16位的存储存取，地址包括19位，从A0到A18。虽然微型计算机LSI包括26个地址A0到A25，但是与微型计算机LSI和存储器LSI公共连接的地址是19个，因此地址数量成为19+16＝35个，包括用于数据的地址在内。
虽然没有特别限制，但是作为公共连接的控制信号，提供由信号WE(允许写入)、信号OE(允许输出)、信号US(上选择)和信号LS(下选择)组成的四个信号。信号US用于16位数据之中的上8位的指令写入，信号LS用于16位数据之中的下8位的指令写入。因此，由微型计算机LSI和存储器LSI公共连接的管脚的数量少，即总数是39个。因此，为了与按上述方式公共连接在存储器LSI的管脚布置匹配，在微型计算机LSI中，用于数据的键合焊盘和用于地址的键合焊盘按跳跃方式布置，如图中的黑圆点所示的。
图16展示了根据本发明的半导体器件的一个实施例的外观，其状态是存储器LSI和微型计算机LSI安装在基片上，之后进行了引线键合。在本实施例中，展示了层叠封装LSI，结合图14和图15说明的微型计算机LSI和由大约8M位SRAM形成的存储器LSI安装其上。在该图中，用白圆点表示形成在封装基片背面上球。
在本实施例中，在安装在基片上的键合引线之外，就被描黑的键合引线而言，导线从这些键合引线向存储器LSI和微型计算机LSI延伸并且被公共连接。图17是部分放大图，其中键合引线沿导线的伸展方向倾斜布置，以使从键合引线向存储器LSI和微型计算机LSI延伸的导线不相互交叉。首先，这种构成防止从相邻引线延伸的导线在键合引线上交叉。
图18是图16所示半导体器件所用封装基片的一个实施例的顶视图。包括上述存储器LSI和微型计算机LSI的数据接线端和地址接线端的键合引线形成在基片的上侧和下侧。形成在上下侧的键合引线沿最外周布置。另一方面，就仅与微型计算机LSI连接的键合引线而言，在键合引线的左右按分散方式形成通孔。亦即，在左右侧，通孔形成在最外周。分散在上述键合引线左右的通孔数量不是象图1所示实施例那样单一交替均匀分开。亦即，通过考虑基片上的空间来适当地确定通孔数量。
在上述实施例中，可以将基片封装上的布线层的绕来绕去抑制到最小，因而可使外形尺寸尽可能地小。由于消除了交叉的布线层，所以能够在前后层都进行封装布线层的连接，从而可以使用薄并且廉价的基片。而且，通过抑制导线交叉也可以减小模制部分的厚度。顺便提及，当按本发明之前研究的图19所示那样构成半导体器件时，仅在1.4毫米见方的水平可以获得LFBGA。根据图16所示的构成，可以实现比图19所示半导体器件小一个等级的半导体器件，以使TFBGA能够布置在1.2毫米见方。
虽然结合几个实施例具体说明了由本发明人完成的本发明，但是不用说，本发明并不限于上述实施例，在不脱离本发明的精髓的条件下，各种改进是可以想到的。例如，除了上述SRAM之外，存储器LSI可以是动态RAM或者闪速存储器(EEPROM)。微型计算机LSI可以是任何类型的数字信号处理电路，包括微处理器等。除了上述层叠封装LSI之外，本发明可以广泛地应用于在基片上安装一个半导体芯片并且使用BGA结构的封装的半导体器件。
为了简要地介绍由本说明书公开的本发明之中的典型发明所获得的优点，可见如下。半导体器件使用一种封装基片，其上形成有键合引线、与键合引线连接的地址接线端和数据接线端，该键合引线分别对应于用于地址和数据的键合焊盘而形成，该键合焊盘分布在存储器芯片的相对第一和第二侧。该半导体器件还包括也用于存储器存取的地址输出电路和数据输入/输出电路以及具有数据处理功能的信号处理电路。半导体芯片和上述存储器芯片按层叠结构安装在封装基片上，半导体芯片中与对应于封装基片的地址接线端的键合引线连接的键合焊盘以及与对应于封装基片的数据接线端的键合引线连接的键合焊盘分布在四侧之中的两侧。

Claims (14)

1.一种半导体器件，包括：
存储器芯片，包括沿对应于地址接线端的第一侧边布置的键合焊盘，以及沿按相对方式面对第一侧边的对应于数据接线端的第二侧边布置的键合焊盘；
封装基片，包括与存储器芯片的第一侧边对应地形成的键合引线，与存储器芯片的第二侧边对应地形成的键合引线，以及与所述键合引线连接的地址接线端和数据接线端；
半导体芯片，包括也用于存储器存取的地址输出电路和数据输入/输出电路，和具有信号处理功能的信号处理电路，其中与对应于地址接线端的封装基片的键合引线连接的键合焊盘以及与对应于数据接线端的封装基片的键合引线连接的键合焊盘，分布设置在封装基片的四侧边之中的两侧边上，
其中，存储器芯片和半导体芯片按层叠结构安装在封装基片上。
2.根据权利要求1的半导体器件，其中，半导体芯片和存储器芯片的所述对应接线端相对于共同形成在封装基片上的键合引线通过导线彼此连接。
3.根据权利要求1的半导体器件，其中，
半导体芯片的对应地址和数据的各个键合焊盘，配置成与存储器芯片的地址和数据的各个键合焊盘的间距保持一致，
在所述半导体芯片的地址和数据的各个键合焊盘之间独立形成在半导体芯片上的键合焊盘被适当地布置成与上述存储器芯片一侧的间距保持一致。
4.根据权利要求1的半导体器件，其中，封装基片分别在正表面和背面上形成布线层，半导体芯片安装在正表面上，构成外部接线端的焊球形成在背面上，对应的布线层由通孔连接。
5.根据权利要求4的半导体器件，其中，
所述半导体芯片构成单片微型计算机，
与微型计算机所需的外部接线端连接的键合焊盘也布置在四侧边之中的其余两侧边上。
6.根据权利要求5的半导体器件，其中，
所述存储器芯片的面积比所述半导体芯片的面积大，并且形成为矩形形状，其中所述第一侧边和第二侧边的长度比其它两侧边的长度短，
相对对应于存储器芯片的所述第一侧边和第二侧边形成的键合引线行，通向通孔的布线层的拉出方向布置成朝向封装基片的内部延伸。
7.根据权利要求6的半导体器件，其中，
所述存储器芯片安装在封装基片的表面上，
所述半导体芯片安装在存储器芯片的表面上，以便提供层叠结构。
8.根据权利要求5的半导体器件，其中，相对对应于除存储器芯片的所述第一侧边和第二侧边之外的两侧边形成的键合引线行，通向通孔的布线层的拉出方向分布于封装基片的内侧和外侧。
9.根据权利要求8的半导体器件，其中，相对对应于存储器芯片的所述第一侧边和第二侧边形成的键合引线的长度，对应于除存储器芯片的所述第一侧边和第二侧边之外的两侧边形成的键合引线的长度短。
10.根据权利要求6的半导体器件，其中，对应于存储器芯片的所述第一侧边和第二侧边的封装基片的键合引线形成为矩形形状，以使其纵向取向在导线的延伸方向，该导线完成键合引线与对应的存储器芯片的键合焊盘和对应于键合引线的半导体芯片的键合焊盘的连接。
11.根据权利要求7的半导体器件，其中，对应于存储器芯片的所述第一侧边和第二侧边分别形成的键合引线，是连接于其它键合引线的导线通过其上的部位被形成有切口的键合引线。
12.根据权利要求10的半导体器件，其中，对应于存储器芯片的所述第一侧边和第二侧边分别形成的键合引线，沿与键合引线连接的导线的延伸方向，按交错方式布置在内外两行上，
在内部键合引线的内端上形成有切口部位。
13.一种半导体器件，包括：
半导体芯片，包括至少沿第一侧边和按相对方式面对第一侧边的第二侧边布置的键合焊盘；
封装基片，包括对应于半导体芯片的所述第一侧边和第二侧边形成的键合引线以及与键合引线连接的外部接线端，
所述键合引线在连接于其它键合引线的导线通过其上的部位处被形成有切口。
14.一种半导体器件，包括：
半导体芯片，包括至少沿第一侧边和按相对方式面对第一侧边的第二侧边布置的键合焊盘；
封装基片，包括对应于半导体芯片的所述第一侧边和第二侧边形成的键合引线以及与键合引线连接的外部接线端，
所述键合引线沿与键合引线连接的导线的延伸方向，按交错方式布置在内外两行上，
通向各个引线通孔的布线层的拉出方向朝向所述封装基片的内侧，
在内部键合引线的内端上形成有切口部位。
CNB031525962A 2002-08-06 2003-08-05 具有小型、薄型化封装的叠层大规模集成电路半导体器件 Expired - Fee Related CN100433324C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229250/2002 2002-08-06
JP2002229250A JP2004071838A (ja) 2002-08-06 2002-08-06 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101122434A Division CN101079404A (zh) 2002-08-06 2003-08-05 半导体器件

Publications (2)

Publication Number Publication Date
CN1481021A true CN1481021A (zh) 2004-03-10
CN100433324C CN100433324C (zh) 2008-11-12

Family

ID=31492288

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2007101122434A Pending CN101079404A (zh) 2002-08-06 2003-08-05 半导体器件
CNB031525962A Expired - Fee Related CN100433324C (zh) 2002-08-06 2003-08-05 具有小型、薄型化封装的叠层大规模集成电路半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101122434A Pending CN101079404A (zh) 2002-08-06 2003-08-05 半导体器件

Country Status (5)

Country Link
US (2) US7061785B2 (zh)
JP (1) JP2004071838A (zh)
KR (1) KR20040023493A (zh)
CN (2) CN101079404A (zh)
TW (1) TWI283919B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459170A (zh) * 2007-12-14 2009-06-17 株式会社瑞萨科技 半导体器件
CN102543160A (zh) * 2010-12-21 2012-07-04 海力士半导体有限公司 半导体存储装置
CN103283020A (zh) * 2010-10-28 2013-09-04 国际商业机器公司 三维堆叠中的优化半导体封装
CN104979324A (zh) * 2012-04-27 2015-10-14 拉碧斯半导体株式会社 半导体装置以及测量设备
CN110739291A (zh) * 2018-07-20 2020-01-31 联咏科技股份有限公司 膜上芯片封装件

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US20050133915A1 (en) * 2003-12-23 2005-06-23 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid pattern
US8039959B2 (en) * 2003-12-23 2011-10-18 Tessera, Inc. Microelectronic connection component
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
FR2879813A1 (fr) * 2004-12-17 2006-06-23 St Microelectronics Sa Dispositif de connexion electrique d'une puce de circuits integres sur une plaque principale
US7417883B2 (en) * 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
KR100630761B1 (ko) 2005-08-23 2006-10-02 삼성전자주식회사 메모리 집적도가 다른 2개의 반도체 메모리 칩들을내장하는 반도체 멀티칩 패키지
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
JP4799385B2 (ja) * 2006-05-11 2011-10-26 パナソニック株式会社 樹脂封止型半導体装置の製造方法およびそのための配線基板
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
KR100843213B1 (ko) 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
US7863099B2 (en) * 2007-06-27 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with overhanging connection stack
US7939382B2 (en) * 2007-06-28 2011-05-10 Sandisk Corporation Method of fabricating a semiconductor package having through holes for molding back side of package
US7952179B2 (en) * 2007-06-28 2011-05-31 Sandisk Corporation Semiconductor package having through holes for molding back side of package
KR100910229B1 (ko) * 2007-11-13 2009-07-31 주식회사 하이닉스반도체 적층 반도체 패키지
EP2096115A1 (en) * 2008-02-26 2009-09-02 Nestec S.A. Oligosaccharide ingredient
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP5331427B2 (ja) 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
JP5511204B2 (ja) 2009-03-19 2014-06-04 ラピスセミコンダクタ株式会社 半導体記憶装置
JP5581627B2 (ja) * 2009-08-05 2014-09-03 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
KR101831692B1 (ko) 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
KR101901324B1 (ko) * 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지
US9368477B2 (en) * 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
KR102043369B1 (ko) 2012-11-21 2019-11-11 삼성전자주식회사 반도체 메모리 칩 및 이를 포함하는 적층형 반도체 패키지
KR102110984B1 (ko) 2013-03-04 2020-05-14 삼성전자주식회사 적층형 반도체 패키지
KR102064870B1 (ko) 2013-08-16 2020-02-11 삼성전자주식회사 반도체 패키지
JP5996500B2 (ja) * 2013-09-11 2016-09-21 株式会社東芝 半導体装置および記憶装置
US9331059B2 (en) * 2013-12-10 2016-05-03 Infineon Technologies Ag Chip, chip package and die
KR20160056379A (ko) 2014-11-10 2016-05-20 삼성전자주식회사 트리플 패드 구조를 이용하는 칩 및 그것의 패키징 방법
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6420680B2 (ja) * 2015-02-03 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2017112327A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
WO2020220484A1 (en) * 2019-04-30 2020-11-05 Yangtze Memory Technologies Co., Ltd. Bonded unified semiconductor chips and fabrication and operation methods thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
JPS63149191A (ja) * 1986-12-15 1988-06-21 日立マクセル株式会社 Ｉｃカ−ド
JP3674838B2 (ja) 2000-07-28 2005-07-27 シャープ株式会社 システムデバイスおよびその製造方法
US6365966B1 (en) * 2000-08-07 2002-04-02 Advanced Semiconductor Engineering, Inc. Stacked chip scale package
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459170A (zh) * 2007-12-14 2009-06-17 株式会社瑞萨科技 半导体器件
CN101459170B (zh) * 2007-12-14 2013-01-02 瑞萨电子株式会社 半导体器件
CN103283020A (zh) * 2010-10-28 2013-09-04 国际商业机器公司 三维堆叠中的优化半导体封装
CN103283020B (zh) * 2010-10-28 2016-06-08 国际商业机器公司 三维堆叠中的优化半导体封装
CN102543160A (zh) * 2010-12-21 2012-07-04 海力士半导体有限公司 半导体存储装置
CN102543160B (zh) * 2010-12-21 2016-06-29 海力士半导体有限公司 半导体存储装置
CN104979324A (zh) * 2012-04-27 2015-10-14 拉碧斯半导体株式会社 半导体装置以及测量设备
CN104979324B (zh) * 2012-04-27 2019-10-22 拉碧斯半导体株式会社 半导体装置以及测量设备
CN110739291A (zh) * 2018-07-20 2020-01-31 联咏科技股份有限公司 膜上芯片封装件
US11322427B2 (en) 2018-07-20 2022-05-03 Novatek Microelectronics Corp. Chip on film package

Also Published As

Publication number Publication date
US20060180943A1 (en) 2006-08-17
JP2004071838A (ja) 2004-03-04
TWI283919B (en) 2007-07-11
US20040027869A1 (en) 2004-02-12
KR20040023493A (ko) 2004-03-18
US7061785B2 (en) 2006-06-13
CN101079404A (zh) 2007-11-28
CN100433324C (zh) 2008-11-12
US7286386B2 (en) 2007-10-23
TW200409333A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
CN1481021A (zh) 半导体器件
US9553074B2 (en) Semiconductor package having cascaded chip stack
US7154175B2 (en) Ground plane for integrated circuit package
US6404648B1 (en) Assembly and method for constructing a multi-die integrated circuit
US7009303B2 (en) Multi-chip module
US7888808B2 (en) System in package integrating a plurality of semiconductor chips
US7834436B2 (en) Semiconductor chip package
US7208824B2 (en) Land grid array module
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
CN1641874A (zh) 多芯片封装
CN1531085A (zh) 半导体器件
US20040108580A1 (en) Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
CN113169157B (zh) 存储器通道长度减小的双面安装式大mcm封装件
KR20110055299A (ko) 멀티 피치 볼 랜드를 갖는 반도체 패키지
US20070035036A1 (en) Semiconductor device, laminated semiconductor device, and wiring substrate
US20060208358A1 (en) Stacked package integrated circuit
US6034425A (en) Flat multiple-chip module micro ball grid array packaging
CN1507053A (zh) 半导体集成电路器件
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
US20100079966A1 (en) Memory module
US7394147B2 (en) Semiconductor package
CN219610435U (zh) 基于SiP技术的低速数据采集处理控制芯片
JP2008270597A (ja) 半導体装置
CN216719090U (zh) 基于双SiP系统的异构、多缓存高性能数字信号处理器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112