CN101459170A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101459170A
CN101459170A CNA2008101710981A CN200810171098A CN101459170A CN 101459170 A CN101459170 A CN 101459170A CN A2008101710981 A CNA2008101710981 A CN A2008101710981A CN 200810171098 A CN200810171098 A CN 200810171098A CN 101459170 A CN101459170 A CN 101459170A
Authority
CN
China
Prior art keywords
pad
chip
memory chip
lead
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101710981A
Other languages
English (en)
Other versions
CN101459170B (zh
Inventor
筱原稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101459170A publication Critical patent/CN101459170A/zh
Application granted granted Critical
Publication of CN101459170B publication Critical patent/CN101459170B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种其上堆叠有半导体芯片的半导体器件。半导体器件的尺寸和厚度被减小。在第一存储器芯片和第二存储器芯片中，位于下级并被位于上级的第二存储器芯片隐藏的第一存储器芯片的第一焊盘通过再布线引出，由此从上方的第二存储器芯片突出并暴露的第一焊盘与第二存储器芯片的第二焊盘可以通过导线耦合在一起。此外，微电脑芯片和形成在再布线上的第三焊盘通过第二存储器芯片上方的导线耦合在一起，由此可以完成所堆叠的存储器芯片的导线耦合而无需插入间隔物。

Description

半导体器件
相关申请的交叉引用
在此通过参考引入2007年12月14日提交的日本专利申请No.2007-323293的全部公开内容，包括说明书、附图及摘要。
技术领域
本发明涉及一种半导体器件，且更具体而言，涉及一种其上安装有微电脑芯片和多个存储器芯片的半导体器件。
背景技术
根据已知的技术(例如，参见专利文件1)，将多个存储器芯片堆叠且进一步地将微电脑芯片堆叠在这些存储器芯片上以配置系统，该多个存储器芯片均具有在多个侧边上设置的焊盘。
根据另一种已知的技术(例如，参见专利文件2)，在半导体芯片的主表面上形成的第一电极焊盘、以及在相对于半导体芯片的主表面的上部区域中形成的第一键合焊盘和第一中央键合焊盘，通过第一再布线层以一一对应的关系耦合在一起，并且在半导体芯片的主表面上形成的第二电极焊盘、以及在相对于半导体芯片的主表面的上部区域中形成的第二键合焊盘和第二中央键合焊盘，通过第二再布线层以一一对应的关系耦合在一起。
[专利文件1]
日本专利公开No.2005-286126
[专利文件2]
日本专利公开No.2005-191213
发明内容
近来，为了建立依据一个半导体器件的系统，提出了SIP(系统级封装)配置，其中，微电脑芯片和存储器芯片一起安装在单个半导体器件上，如专利文件1所示。也被称作控制器芯片的微电脑芯片是这样的半导体芯片，其具有对设置在系统内部的存储器芯片进行控制的算术处理功能(内部接口)以及对设置在系统外部的外部LSI的数据输入和输出进行处理的算术处理功能(外部接口)。
作为安装在这种SIP上的存储器芯片的配置，存在其中焊盘沿着一个侧边设置的配置以及焊盘沿着多个侧边(例如，彼此面对的两个侧边)设置的配置。与微电脑芯片相比，存储器芯片的管脚数目较小，但后一种配置，即沿着多个侧边设置焊盘的配置，在考虑布线分布时更为有效，该布线从存储器芯片上的焊盘一直分布到外部端子(焊料凸起)，该外部端子与其上安装有存储器芯片的布线基底的背表面上的芯片焊盘对应形成。
此外，由于半导体器件的容量变大，有将多个存储器芯片安装在半导体器件上的趋势。在将一个微电脑芯片和多个存储器芯片安装在一个半导体器件上的情况下，首先考虑采用图30和图31的比较例子中所示的这种配置，其中芯片(两个存储器芯片22和一个微电脑芯片23)以平面方式设置在布线基底21上。然而，这种平面方式的安装引起了以下问题：半导体器件的平面方向上的面积变大，不可能实现半导体器件的尺寸的减小。
为了避免这种问题，提出了采用其中将所有半导体芯片堆叠的堆叠结构。
然而，如果将半导体芯片简单地堆叠，则在存储器芯片具有沿着多个侧边设置的焊盘的情况下，在下级半导体芯片上的焊盘被在下级芯片上的作为上级芯片的半导体芯片覆盖，使得难以利用导线进行耦合。
还可以考虑采用图32和图33的比较例子中示出的这种配置，其中将间隔物24插在芯片(存储器芯片22)之间以便确保间隔来允许在下方芯片上的导线键合并在这种状态下进行导线耦合。在这种情况下，间隔物24的插入引起了以下问题：半导体器件的高度变大，不可能实现半导体器件的厚度的减小(尺寸的减小)。
作为解决这一问题的手段，可以考虑采用专利文件1所示的这种配置，其中上方存储器芯片以相对于下方存储器芯片成90°的角度安装在下方存储器芯片上(以便彼此交叉)。
然而，在两个存储器芯片堆叠成彼此交叉的情况下，需要将用于安装这些半导体芯片的布线基底的面积做大，由此难以实现半导体器件尺寸的减小。而且，当沿着存储器芯片的长边设置焊盘时，在下级存储器芯片上的焊盘部分被堆叠在下级存储器芯片上的上级存储器芯片覆盖，变得难以将导线耦合到这些焊盘上。
为了解决这一问题，考虑采用专利文件2所示的技术，其中将在下级半导体芯片上由于堆叠而隐藏的焊盘通过再布线(re-wiringline)引出和暴露，并在这种状态下执行导线耦合。根据这一配置，半导体芯片可以以对准方式堆叠，和专利文件1所示的配置相比，可以实现半导体器件的尺寸的减小。
然而，本发明人对其中微电脑芯片和存储器芯片一起安装在单个半导体器件上以便通过一个半导体器件建立系统的配置进行了研究。此外，研究了在该系统内的这样的配置(堆叠结构)，其中该配置不仅允许在微电脑芯片和存储器芯片之间的电耦合，还允许在利用半导体芯片建立的系统的外部设置的外部器件(外部LSI)和微电脑芯片之间的容易耦合。
在专利文件2中，没有发现关于将微电脑芯片和存储器芯片一起安装在单个半导体器件上的描述。在专利文件1和2中，没有发现关于不仅允许在微电脑芯片和存储器芯片之间的电耦合还允许在系统外部(外部LSI)和微电脑芯片之间的容易耦合的配置的描述。
本发明的一个目的在于提供一种技术，其可以实现其上堆叠有半导体芯片的半导体器件的厚度和尺寸的减小。
本发明的另一目的在于提供一种技术，其允许在半导体器件上的微电脑芯片和多个存储器芯片的有效安装。
通过以下的描述和附图，本发明的上述和其它目的以及新颖特征将变得明显。
以下将概述这里所公开的本发明的典型方式。
在本发明的一个方面，提供一种半导体器件，包括：堆叠的多个存储器芯片，每个存储器芯片具有沿着其主表面的两个相对侧边形成的多个焊盘；微电脑芯片，安装在位于该多个存储器芯片的顶级的存储器芯片上方；以及，多个外部端子，电耦合到微电脑芯片。多个存储器芯片中的每个存储器芯片包括：第一焊盘，沿着其主表面的两个相对侧边中的一个侧边形成在主表面上方；引出布线，电耦合到第一焊盘；第二焊盘，沿着存储器芯片的主表面的两个相对侧边中的另一个侧边形成在主表面的上方且电耦合到引出布线；以及第三焊盘，在引出布线上方通过导线电耦合到微电脑芯片的端子。在所堆叠的存储器芯片中，利用导线将位于上级的存储器芯片的第二焊盘与从位于上级的存储器芯片突出并暴露的位于下级的存储器芯片的第二焊盘电耦合在一起。
在本发明的另一方面，提供一种半导体器件，包括：基底，所述基底具有芯片安装部分和围绕芯片安装部分形成的多个端子；存储器芯片，安装在基底的芯片安装部分上方，存储器芯片具有四边形的平面形状且具有其上形成有多个焊盘的主表面；微电脑芯片，安装在存储器芯片的主表面上方，微电脑芯片具有四边形的平面形状且具有其上形成有多个电极的主表面。该半导体器件进一步包括：多个第一导线，用于将微电脑芯片的电极和存储器芯片的焊盘彼此电耦合；以及多个第二导线，用于将存储器芯片的焊盘和基底的端子彼此电耦合。微电脑芯片安装在存储器芯片上方，使得微电脑芯片的一个侧边与存储器芯片的一个侧边并排设置。存储器芯片的焊盘包括：多个第一焊盘，沿着存储器芯片的一个侧边形成；多个第二焊盘，设置成比第一焊盘更靠近微电脑芯片；以及多个布线，用于在第一焊盘和第二焊盘之间进行耦合。微电脑芯片的电极包括：多个用于内部接口的电极，以执行包括存储器芯片和微电脑芯片的系统内部的数据的输入和输出；且第一导线包括：多个用于内部接口的导线，以将微电脑芯片和存储器芯片彼此电耦合。此外，微电脑芯片的用于内部接口的电极和第二焊盘通过用于内部接口的导线电耦合在一起。
以下是通过这里所公开的本发明的典型方式所获得的效果的简要描述。
关于所堆叠的存储器芯片，通过经由引出布线引出被上方存储器芯片隐藏的下方存储器芯片的焊盘，从上方存储器芯片突出和暴露的该焊盘和上方存储器芯片的焊盘通过导线耦合在一起。而且，通过利用顶级存储器芯片上方的导线将微电脑芯片的电极和形成在引出布线上的焊盘耦合，可以实现堆叠的存储器芯片的导线耦合而无需插入间隔物。
结果，与其中多个存储器芯片和微电脑芯片以平面方式设置的结构的半导体器件相比，可以减少平面方向上的面积且因而可以实现其中多个存储器芯片和微电脑芯片堆叠的半导体器件的尺寸减小。
而且，由于可以在无需插入间隔物的情况下完成堆叠的存储器芯片的导线键合，所以与要求插入间隔物的半导体器件相比，可以实现厚度的减小(尺寸的减小)。
此外，可以在SIP结构的半导体器件上有效地安装微电脑芯片和多个存储器芯片。
附图说明
图1是平面图，示出根据本发明实施例的半导体器件的结构例子；
图2是沿着图1中的线A-A获得的截面图，示出结构例子；
图3是沿着图1中的线B-B获得的截面图，示出结构例子；
图4是放大截面图，以更大比例示出图2中A部分的结构例子；
图5是放大截面图，以更大比例示出图1所示的半导体器件的存储器芯片中的再布线部分的结构例子；
图6是透视图，示出在图1的半导体器件中通过芯片固有信号焊盘处的引出布线在上方存储器芯片和下方存储器芯片之间的耦合状态的例子；
图7是透视图，示出在图1的半导体器件中通过芯片共用信号焊盘处的引出布线在上方存储器芯片和下方存储器芯片之间的耦合状态的例子；
图8是布线图，示出在图1的半导体器件上安装的存储器芯片中的引出布线的分布的例子以及在存储器芯片和微电脑芯片之间的布线的例子；
图9包括平面图和放大平面图，示出安装在图1的半导体器件上的微电脑芯片和存储器芯片之间的焊盘阵列中的位置关系的例子；
图10是框图，示出在图1的半导体器件中的存储器芯片、微电脑芯片和外部端子之间的耦合状态的例子；
图11是导线耦合图，示出在图1的半导体器件中的存储器芯片的四级堆叠状态中芯片选择管脚的布线状态的例子；
图12是根据图11的改型的导线耦合图；
图13是平面图，示出在装配图1的半导体器件中使用的引线框的主要部分的结构例子；
图14是平面图，示出在装配图1的半导体器件中在第一级芯片安装后的结构例子；
图15是平面图，示出在装配图1的半导体器件中在第二级芯片安装后的结构例子；
图16是平面图，示出在装配图1的半导体器件中在第三级芯片安装后的结构例子；
图17是平面图，示出在装配图1的半导体器件中在导线键合后的示意性结构的例子；
图18是局部放大平面图，以更大比例示出图17中的C部分的结构例子；
图19是平面图，示出在装配图1的半导体器件中在树脂模制后的结构例子；
图20是在封装宽度方向的截面图，示出在装配图1的半导体器件中从第一级芯片到第三级芯片的芯片安装中的结构例子；
图21是在封装宽度方向的截面图，示出在装配图1的半导体器件中从导线键合步骤逐步到切割/形成步骤的结构例子；
图22是在封装纵向方向的截面图，示出在装配图1的半导体器件中从第一级芯片到第三级芯片的芯片安装中的结构例子；
图23是在封装纵向方向的截面图，示出在装配图1的半导体器件中从导线键合步骤逐步到树脂模制步骤的结构例子；
图24是平面图，以透视的方式透过壳体示出根据实施例的改型的半导体器件(存储器卡)的内部结构；
图25是沿图24的线A-A获得的截面图，示出结构例子；
图26是沿图24的线B-B获得的截面图，示出结构例子；
图27是局部放大截面图，示出在图24的存储器卡中的基底和存储器芯片之间的导线耦合的状态；
图28是平面图，示出根据在实施例中使用的微电脑芯片的改型例子的焊盘阵列；
图29是平面图，示出根据在实施例中使用的微电脑芯片的另一改型例子的焊盘阵列；
图30是平面图，示出根据第一比较例子的去除了密封体的半导体器件的内部结构；
图31是沿着图30的线A-A获得的截面图，示出结构例子；
图32是平面图，示出根据第二比较例子的去除了密封体的半导体器件的内部结构；
图33是沿着图32的线A-A获得的截面图，示出结构例子；
图34是沿着图18的线A-A获得的结构的局部放大截面图；
图35是沿着图18的线B-B获得的结构的局部放大截面图；
图36是平面图，示出在下级存储器芯片的主表面上形成的再布线的布局的改型例子；
图37是平面图，示出在上级存储器芯片的主表面上形成的再布线的布局的改型例子；以及
图38(a)是平面图，示出在上级存储器芯片的主表面上形成的再布线的布局的改型例子；图38(b)是平面图，示出在下级存储器芯片的主表面上形成的再布线的布局的改型例子。
具体实施方式
在下列实施例中，对于相同或相似的部分，除非需要否则原则上将省略对其的重复解释。
为了方便的目的，下面的实施方式均将以分成多个部分或实施例的形式进行描述，除非另有说明，否则它们并非是互不相关的，而是存在以下的关系，即一个实施例是另一个实施例的部分或全部的改型或者详细或补充的解释。
在以下的实施例中，在提到元件的数量(包括数目、数值、量和范围)时，并不限于所提到的数量，而可以是在所提到的数目以上和以下的数值，除非另有说明或者基本上显然限于所提及的数量的情况。
以下将基于附图来详细描述本发明的实施例。在用于说明实施例的所有附图中，具有相同功能的部分用相同的参考标记来标出，并将省略对其的重复解释。
(实施例)
图1是平面图，示出根据本发明实施例的半导体器件的结构例子；图2是沿着图1中的线A-A获得的截面图，示出结构例子；图3是沿着图1中的线B-B获得的截面图，示出结构例子；图4是放大截面图，以更大比例示出图2中A部分的结构例子；图5是放大截面图，以更大比例示出图1所示半导体器件的存储器芯片中的再布线部分的结构例子；图6是透视图，示出在图1的半导体器件中通过在芯片固有信号焊盘处的引出布线在上方存储器芯片和下方存储器芯片之间的耦合状态的例子；图7是透视图，示出在图1的半导体器件中通过在芯片共用信号焊盘处的引出布线在上方存储器芯片和下方存储器芯片之间的耦合状态的例子；图8是布线图，示出在图1的半导体器件上安装的存储器芯片中的引出布线的分布的例子；图9包括平面图和放大平面图，示出安装在图1的半导体器件上的微电脑芯片和存储器芯片之间的焊盘阵列中的位置关系的例子。
图10是框图，示出在图1的半导体器件中的存储器芯片、微电脑芯片和外部端子之间的耦合状态的例子；图11是导线耦合图，示出在图1的半导体器件中的存储器芯片的四级堆叠状态中芯片选择管脚的布线状态的例子；图12是根据图11的改型的导线耦合图；图13是平面图，示出在装配图1的半导体器件中使用的引线框的主要部分的结构例子；图14是平面图，示出在装配图1的半导体器件中在第一级芯片安装后的结构例子；图15是平面图，示出在装配图1的半导体器件中在第二级芯片安装后的结构例子；图16是平面图，示出在装配图1的半导体器件中在第三级芯片安装后的结构例子。
图17是平面图，示出在装配图1的半导体器件中在导线键合后的示意性结构的例子；图18是局部放大平面图，以更大比例示出图17中的C部分的结构例子；图19是平面图，示出在装配图1的半导体器件中在树脂模制后的结构例子；图20是在封装宽度方向的截面图，示出在装配图1的半导体器件中从第一级芯片到第三级芯片的芯片安装中的结构例子；图21是在封装宽度方向的截面图，示出在装配图1的半导体器件中从导线键合步骤逐步到切割/形成步骤的结构例子；图22是在封装纵向方向的截面图，示出在装配图1的半导体器件中从第一级芯片到第三级芯片的芯片安装中的结构例子；图23是在封装纵向方向的截面图，示出在装配图1的半导体器件中从导线键合步骤逐步到树脂模制步骤的结构例子。
图24是平面图，以透视的方式透过壳体示出根据实施例的改型的半导体器件(存储器卡)的内部结构；图25是沿图24的线A-A获得的截面图，示出结构例子；图26是沿图24的线B-B获得的截面图，示出结构例子；图27是局部放大截面图，示出在图24的存储器卡中的基底和存储器芯片之间的导线耦合的状态。图28是平面图，示出根据在实施例中使用的微电脑芯片的改型例子的焊盘阵列；图29是平面图，示出根据在实施例中使用的半导体芯片的另一改型例子的焊盘阵列。
图1至图3所示的该实施例的半导体器件是SIP(系统级封装)结构的半导体封装，其中安装有多个存储器芯片和用于控制这些存储器芯片的微电脑芯片(也称作控制器芯片)。在该实施例中，作为半导体器件的一个例子，参考SSOP(收缩型小外形封装)8，该SSOP 8是使用引线框作为金属基底(基本部件)进行装配的，并且该SSOP 8是小尺寸的且是树脂密封型的，其中在作为芯片安装部分的突片(管芯焊盘)7c上堆叠有两个存储器芯片和一个微电脑芯片3。
即，SSOP 8是这样的结构，其中两个存储器芯片堆叠在突片7c上，一个微电脑芯片3进一步堆叠在这两个存储器芯片上，由此三个半导体芯片堆叠在突片7c上。
首先要对SSOP 8的整个配置进行描述。第一存储器芯片1安装在突片7c上，第二存储器芯片2堆叠在第一存储器芯片1上，微电脑芯片3进一步堆叠在第二存储器芯片2上。如图13所示，用作端子的多个内引线(键合引线)7a分别设置在突片7c的周围，且如图17所示，作为第二级存储器芯片的第二存储器芯片2的主要焊盘(表面电极)和内引线7a通过导线4而电耦合在一起。如图18所示，作为第一级存储器芯片的第一存储器芯片1的某些焊盘(例如，电源焊盘)也通过导线4电耦合到内引线7a。在图18中，省略了焊盘的标号和再布线(引出布线)的标号。此外，设置在微电脑芯片3的背表面侧的再布线2f通常被微电脑芯片3覆盖而无法看到，但在图18中，以透过微电脑芯片3的状态示出了它们以便解释再布线2f的分布。
在作为第三级芯片的微电脑芯片3中，其所有的焊盘通过导线4电耦合到第二存储器芯片2的焊盘。
内引线7a分别与外引线7b一体形成。用作SSOP 8的端子(外部端子)的外引线7b通过内引线7a和导线4电耦合到微电脑芯片3。如图1和图2所示，突片7c、三个半导体芯片、导线4和内引线7a被由密封树脂形成的密封体6所密封。分别耦合到内引线7a的多个外引线7b从密封体6的两个相对侧边6a突出。通过将外引线7b弯曲成鸥翼形而形成为外部端子。
通过使用例如铜合金或铁镍合金来形成如突片7c、内引线7a和外引线7b这样的金属基底(基本部件，底板)。导线4例如为金线，密封体6例如由热固性环氧树脂形成。
第一存储器芯片1、第二存储器芯片2和微电脑芯片3例如由硅形成，且每个均为与厚度方向相交的平面四边形形状，在本实施例中该平面形状为矩形。如图4所示，第一存储器芯片1、第二存储器芯片2和微电脑芯片3通过粘合剂5面向上地键合而堆叠，以便允许导线键合。
更具体而言，第一存储器芯片1通过粘合剂5安装在突片7c上，使得其焊盘形成的主表面1a面朝上(所以与第一存储器芯片1的主表面1a相对的背表面1b面对突片7c)。突片7c和第一存储器芯片1的背表面1b通过粘合剂5键合在一起。简而言之，第一存储器芯片1面向上地安装在突片7c上。
第二存储器芯片2通过粘合剂5堆叠在第一存储器芯片1的主表面1a上，使得其焊盘形成的主表面2a面朝上(所以与第二存储器芯片2的主表面2a相对的背表面2b面对第一存储器芯片1的主表面1a)。第一存储器芯片1的主表面1a和第二存储器芯片2的背表面2b通过粘合剂5键合在一起。第二存储器芯片2安装在第一存储器芯片1上，其中心偏离第一存储器芯片1的中心，使得暴露第一存储器芯片1的一个侧边(一个端部)。第二存储器芯片2安装在第一存储器芯片1上，使得第二存储器芯片2的侧边与第一存储器芯片1的侧边并排排列。简而言之，第二存储器芯片2面朝上地安装在第一存储器芯片1的主表面1a上。
微电脑芯片3通过粘合剂5堆叠在第二存储器芯片2的主表面2a上，使得其焊盘形成的主表面3a面朝上(所以与微电脑芯片3的主表面3a相对的背表面3b面对第二存储器芯片2的主表面2a)。第二存储器芯片2的主表面2a和微电脑芯片3的背表面3b通过粘合剂5键合在一起。微电脑芯片3安装在第二存储器芯片2上，使得位于第二存储器芯片2的侧边以内(在中心侧边上)，所以其侧边与第二存储器芯片2的侧边并排排列。简而言之，微电脑芯片3面朝上地安装在第二存储器芯片2的主表面2a上。
如图4所示，在第一存储器芯片1、第二存储器芯片2a和微电脑芯片3的主表面1a、2a和3a中的每个上形成绝缘膜9a。
在该实施例的SSOP 8中，在堆叠的多个存储器芯片中的每个上形成相同的布线图形。即，在SSOP 8中，在第一和第二存储器芯片1、2的主表面1a、2a上形成相同的布线图形和焊盘。简而言之，在本实施例中，第二存储器芯片2具有和第一存储器芯片1相同的类型(外形尺寸、功能、容量)。下面以第二存储器芯片2为例来解释在每个存储器芯片上形成的具体布线图形。
如图8中所示，沿着第二存储器芯片2的主表面2a的侧边形成多个焊盘。这些焊盘包括：多个焊盘(用于微电脑芯片的端部焊盘)2u，沿着侧边(短边和长边)排列，用于在微电脑芯片3和外部器件(位于包括微电脑芯片和存储器芯片的系统外部的LSI)之间的电耦合；多个焊盘(第一焊盘)2c，沿着与短边相交且彼此相向的两个侧边(长边)中的一个(图8中的下侧边)形成；以及多个焊盘(第二焊盘)2d，沿着另一个侧边(长边，图8中的上侧边)形成。
第一焊盘2c沿着第二存储器芯片的下侧边(长边)排列成两行，并包括排列在靠近下侧边的第一行中的多个原始焊盘2g以及排列在距离下侧边比第一行远的第二行中的多个再定位焊盘(用于微电脑芯片的端部焊盘2u)2h。与第一焊盘2c类似，第二焊盘2d也沿着第二存储器芯片的上侧边(长边)排列成两行，并包括排列在靠近上侧边的第一行中的多个原始焊盘2i以及排列在距离上侧边比第一行远的第二行中的多个再定位焊盘2j。
形成在微电脑芯片3的背表面侧上的再布线2f被微电脑芯片3覆盖且无法看到，但是在图8中，以透过微电脑芯片3的透视方式示出了它们以便解释再布线2f的分布。
现在，结合图5来描述再布线部分的结构，该再布线部分包括原始焊盘9b(2g、2i)、再定位焊盘9h(2e)和再布线2f。例如，尽管没有示出，但多个MOSFET(金属氧化物半导体场效应晶体管)形成在作为半导体芯片(第一和第二存储器芯片1、2)的基板的硅衬底9的表面上。原始焊盘9b(2g、2i)是电耦合到这些MOSFET的键合焊盘。围绕原始焊盘9b形成第一保护膜9c和覆在上方的第二保护膜9d。在第二保护膜9d上形成了再布线(引出布线)2f，该再布线2f在其一个端部侧边上电耦合到原始焊盘9b并在其相对端部侧边上定位到远离原始焊盘9b的位置。再布线2f均以大致相同的形状形成在阻挡层9g上，并在其一个端部侧边通过阻挡层9g电耦合到相关的原始焊盘9b。它们被第一绝缘层9e和第二绝缘层9f覆盖。在每个再布线2f的该相对端部侧边上，用于耦合到该再布线的作为导电部件的导线4的焊盘(再定位焊盘)9h从第二绝缘膜9f暴露，且导线4耦合到再定位焊盘9h(2e)。再定位焊盘9h(2e)通过再布线2f和原始焊盘9b(2g、2i)电耦合到MOSFET。如图5所示的这种配置是用于没有耦合到位于系统外部的外部器件(外部LSI)但执行系统内部的信号(数据)输入和输出的布线。另一方面，如图34所示，在耦合到位于系统外部的外部器件(外部LSI)并执行信号(数据)的输入和输出的布线的情况下，第二绝缘膜9f的一部分被打开，使得每个再布线2f的该一个端部侧边也被暴露。从开口暴露的再布线2f的一部分形成为再定位焊盘，该再定位焊盘通过导线4电耦合到作为基底端子的内引线(键合引线)7a。再定位焊盘2e和2j通过再布线2f而电耦合在一起，如图35所示。
在该实施例中，在图8中沿着下侧边(或上侧边)排列成两行的焊盘(第一焊盘2c、第二焊盘2d)中，排列在靠近下侧边(或上侧边)的第一行中的原始焊盘2g对应于图5中所示的原始焊盘9b。此外，在比排列在第一行中的原始焊盘2i和2g更靠近微电脑芯片的位置(行)中排列的焊盘2e、2h和2j对应于图5中所示的再定位焊盘9h。
再布线2f和再定位焊盘9h可以在任何时间(以任何工艺)形成，只要形成的时序在半导体晶片的划片工艺之前即可。例如，它们可以在半导体器件的制造工艺的预制备工艺中或之后形成。关于再布线2f和再定位焊盘9h在何种工艺中形成，没有特别的限制。
由此，包括多个原始焊盘2g和多个再定位焊盘2h的多个第一焊盘2c沿着图8所示的第二存储器芯片2的主表面2a的下侧边排列。另一方面，沿着与芯片主表面2a的下侧边相对的上侧边，排列包括多个原始焊盘2i和多个再定位焊盘2j的多个第二焊盘2d。
再者，沿着没有第一和第二焊盘2c、2d的两个侧边(短边)形成多个焊盘(用于微电脑芯片的端部焊盘)2u。焊盘2u用于在系统内部设置的微电脑芯片3和位于系统外部的外部LSI之间的耦合。该实施例的半导体器件通过在半导体芯片周围形成的基底端子(键合引线、内引线7a)在系统的内部和外部之间执行信号(数据)的输入与输出。然而，如果用于端子和焊盘2u之间的电耦合的导线4较长，则信号传输速度下降。这是因为每个导线4的直径小于每个再布线2f的宽度。在该实施例中，再布线2f形成到基底端子(存储器芯片端部)的附近，且焊盘2u沿着存储器芯片的侧边(短边和长边)排列。在这种情况下，优选地以以下的方式来排列焊盘，即用于微电脑芯片的电极(用于外部接口的电极、用于内部接口的电极)和对应焊盘(再定位焊盘2e)之间电耦合的导线(用于外部接口的导线、用于内部接口的导线)4的长度要比提供该焊盘(再定位焊盘2e)和与该焊盘对应的焊盘(原始焊盘2g、2i)之间耦合的布线(再布线2f、引出布线)的长度短。如图35所示，沿着侧边排列的焊盘2u也包括由再布线2f的一部分配置的再定位焊盘。此外，在用于安装微电脑芯片3的主表面2a的中心区周围，沿着微电脑芯片3的侧边形成再定位焊盘(第三焊盘)2e。在这个实施例中，沿着微电脑芯片3的三个侧边形成多个再定位焊盘2e。简而言之，再定位焊盘2e并排排列成方的倒U形。
用于焊盘再定位的作为引出布线的再布线2f不仅提供了在原始焊盘2g、2i和再定位焊盘2e、2j之间的耦合，还提供了在再定位焊盘2e和作为再定位焊盘的用于微电脑芯片的端部焊盘2u之间的耦合。在用于安装微电脑芯片3的区域周围并排形成为方的倒U形的作为再定位焊盘的第三焊盘2e形成在再布线2f上或者耦合到再布线2f的端部。许多的第三焊盘2e通过导线4电耦合到微电脑芯片3的端部3c。
在图8所示的第二存储器芯片2的主表面2a上的多个焊盘中，方形的焊盘是原始焊盘，而矩形的焊盘是再定位焊盘。
还关于在第二存储器芯片2上安装的微电脑芯片3，其主表面3a是四边形的，且如图8所示，多个端子3c沿着微电脑芯片3的四个侧边中的三个侧边的外围部分并排形成为方的倒U形。
类似地，在第一存储器芯片1上只是形成了与图8所示的第二存储器芯片2的布线图形和焊盘相同的布线图形和焊盘。
在根据此实施例的SSOP 8的装配期间在将第二存储器芯片2堆叠到第一存储器芯片1时，如图3所示，以这样的方式进行堆叠，使得端部(长边)的位置从第一存储器芯片的端部(长边)的位置关于沿着悬置引线7d的方向偏移，由此，作为下级芯片的第一存储器芯片1的多个第一焊盘1d被暴露，如图7所示。即，第二存储器芯片2以其中心与第一存储器芯片1的中心偏离的状态堆叠在第一存储器芯片1上。
根据此结构，作为第二级(上级)芯片的第二存储器芯片2的第二焊盘2d和作为第一级(下级)芯片的第一存储器芯片1的第二焊盘1d可以通过导线4电耦合在一起，其中作为第一级(下级)芯片的第一存储器芯片1的第二焊盘1d从作为第二级芯片的第二存储器芯片2的端部突出并暴露。
如图7所示，在将半导体芯片(第二存储器芯片2)堆叠到其它的半导体芯片(第一存储器芯片1)上时，在第一存储器芯片1和第二存储器芯片2上形成的再布线(引出布线)1f和2f还可以有效地使下级半导体芯片的隐藏焊盘暴露以便在从上级半导体芯片突出的区域中进行导线键合。
即，如此实施例的SSOP 8，当第一存储器芯片1和第二存储器芯片2堆叠在一起时，下方第一存储器芯片1的第一焊盘1c隐藏在作为上级存储器芯片的第二存储器芯片2下，由此从上方第二存储器芯片2突出并暴露的下方第一存储器芯片1的第一焊盘1c(第二焊盘1d)和上方第二存储器芯片2的第二焊盘2d可以通过导线耦合在一起。此外，通过经由在顶部存储器芯片(第二存储器芯片2)上方的导线4将在再布线2f上形成的第三焊盘2e和微电脑芯片3彼此耦合，可以实现堆叠的多个存储器芯片的导线耦合而无需插入如在图33中的比较例子所示的间隔物24。
由此，在此实施例的SSOP 8中，与如在图30中所示的比较例子的多个存储器芯片22和微电脑芯片23以平面方式布置的结构的半导体器件相比，可以减少在平面方向上的面积，且因此可以实现在其上堆叠有多个存储器芯片(第一和第二存储器芯片1、2)以及一个微电脑芯片3的半导体器件的尺寸的减小。
此外，如图31的比较例子所示，由于可以在无需插入间隔物24的情况下进行所堆叠的多个存储器芯片(第一和第二存储器芯片1、2)的导线键合，所以与使用间隔物24的半导体器件类型相比，可以实现厚度的减小。
此外，在如SSOP 8的SIP结构的半导体器件中，可以有效地安装微电脑芯片3和存储器芯片(第一和第二存储器芯片1、2)。
此外，由于微电脑芯片3安装在上方第二存储器芯片2的主表面2a的中心，所以用于在具有沿着主表面3a的三个侧边形成为方的倒U形的多个端子3c的微电脑芯片3和外部之间进行耦合的布线可以以良好均衡的方式分布在第二存储器芯片2的主表面2a上。
更具体而言，如图8所示，微电脑芯片3的端子3c沿着主表面3a的三个侧边排列成方的倒U形。在这种情况下，在第二存储器芯片2上进行布线分布时，不仅需要考虑微电脑芯片3与存储器芯片的耦合，还需要考虑与位于系统外部的外部器件的信号交换。考虑到这点，在微电脑芯片3上排列成方的倒U形的端子3c中，沿着微电脑芯片3的主表面3a的一对相互相对的第一侧边3e，形成用于与外部器件进行信号交换的电极(用于外部接口的电极，外部耦合端子)3h，且沿着第二侧边3f形成用于与存储器芯片进行信号交换的电极(用于内部接口的电极，存储器芯片的端子)3g。更具体而言，微电脑芯片3的电极包括多个焊盘(用于内部接口的电极，存储器芯片的端子)3g，用于包括存储器芯片和微电脑芯片的系统内部的数据输入和输出，该用于内部接口的电极沿着与存储器芯片的上侧边(长边)并排设置的第二侧边3f排列。此外，微电脑芯片3的电极包括多个焊盘(用于外部接口的电极，外部耦合端子)3h，用于系统外部的数据输入和输出，该用于外部接口的电极沿着第一侧边(与存储器芯片的短边并排排列的侧边)3e排列，该第一侧边3e与第二侧边3f(用于外部接口的电极3g沿着该第二侧边3f排列)相交。在第二存储器芯片2中，与微电脑芯片3的上述端子布局相对应，沿着微电脑芯片3的相对的第一侧边3e的外部并在其附近形成用于微电脑芯片的多个焊盘2k，焊盘2k位于微电脑芯片3和位于系统外部的外部器件之间的电耦合的路线上，焊盘2k通过多个导线4耦合到微电脑芯片3的多个焊盘3h。由此，沿着与在第二存储器芯片2的主表面2a上排列第一焊盘2c和第二焊盘2d的侧边不同的侧边排列了用于微电脑芯片的焊盘2k。
沿着微电脑芯片3的第一侧边3e的外部和并在其附近所形成的用于微电脑芯片的焊盘2k被引出到第二存储器芯片2的近端部分，且用于耦合到再布线2f的微电脑芯片的多个焊盘2u形成在第二存储器芯片2的端部。在此实施例中，通过导线4耦合到基底的端子(键合引线、内引线7a)的焊盘(用于微电脑芯片的端部焊盘)2u不仅沿着第二存储器芯片的短边排列，还沿着第二存储器芯片的长边(上侧边和下侧边)排列。更具体而言，沿着存储器芯片的长边(上侧边和下侧边)排列了一些用于微电脑芯片的端部焊盘2u，以便减少用于与位于存储器芯片的长边上的基底端子耦合的导线4的数目。现在依据截面图来解释这种配置。如图35所示，在没有与在存储器芯片的主表面上形成的任何MOSFET(没有示出)形成电耦合的情况下，在微电脑芯片3的邻近形成的用于微电脑芯片的焊盘2k和在存储器芯片的端部形成的用于微电脑芯片的焊盘2u只通过在第一绝缘膜9e上形成的再布线2f(或用于时钟的再布线2r)电耦合在一起。
因而，耦合到基底端子(键合引线、内引线7a)的导线4可以通过再布线2f耦合到被引出至端部的用于微电脑芯片的端部焊盘2u，而不直接耦合到位于微电脑芯片4附近的用于微电脑芯片的焊盘2k。结果，可以以高速处理在系统内部和外部之间的信号(数据)的输入和输出。此外，由于布线4可以被制得较短，可以在后面形成密封体6的工艺中防止由于在树脂注入压力的作用下的导线4的移动而出现的导线短路。
这样，微电脑芯片3的外部耦合端子3h通过在第二存储器芯片2上形成的用于微电脑芯片的焊盘2k以及用于微电脑芯片的端部焊盘2u交换用于外部器件的信号。
由此，考虑到在第二存储器芯片2上方的布线分布的上、下、右和左方向中的平衡，将微电脑芯片3设置在第二存储器芯片2的中心。关于与存储器芯片的耦合，用于通过导线4与微电脑芯片3的外部耦合端子3h进行耦合的、在存储器芯片上形成的用于微电脑芯片的焊盘2k定位在第二存储器芯片2中心的再布线2f上方，且以此状态将微电脑芯片3与用于微电脑芯片的焊盘2k进行耦合。
结果，可以提高在耦合到微电脑芯片3的第二存储器芯片2上方的布线分布在上、下、左、右方向中的平衡。
在SSOP 8中，在堆叠的多个存储器芯片(第一和第二存储器芯片1、2)中的每个芯片上形成相同的布线图形。即，在SSOP 8中，在第一和第二存储器芯片1、2的主表面1a和2a上形成相同的布线图形和焊盘。
因而，可以减少存储器芯片的制造成本。即，当在存储器芯片的制造中考虑掩膜的类型和成品率时，使用一种类型的掩膜图形带来制造成本的减少。在这种情况下，对于某个半导体芯片形成了不必要的布线图形，但是将存储器芯片布线图形标准化允许减少存储器芯片的制造成本。此外，可以有利于存储器芯片的布线设计。
如图8所示，在各种再布线(引出布线)2f中，用于电源的再布线(用于电源的引出布线，包括用于GND的再布线)2n比用于信号的再布线(用于信号的引出布线)2p形成地更粗。更具体而言，耦合到被提供用于从系统外部供给电源(或GND)的再定位焊盘2h的布线(用于电源的再布线，用于电源的引出布线)2n比耦合到被提供用于系统外部的信号(数据)的输入和输出的再定位焊盘2u的布线(用于信号的再布线，用于信号的引出布线)2p形成地更粗。
结果，可以增强电源和GND。
如图8所示，用于将时钟信号供给到微电脑芯片3的用于时钟的焊盘2q形成在第二存储器芯片2的主表面2a上，且用于时钟的焊盘2q和耦合到焊盘2q的用于时钟的再布线2r(用于时钟的引出布线)通过粗的GND线2v来屏蔽。更具体而言，在存储器芯片的主表面上，形成了：用于时钟的焊盘(第一时钟焊盘)2q，设置在微电脑芯片3附近(比第二时钟焊盘2q更靠近微电脑芯片3)以将时钟信号供给到微电脑芯片；布线(用于时钟的引出布线)2r，在一端耦合到第一时钟焊盘2q；以及多个焊盘，包括：耦合到与用于时钟的引出布线2r的该一端相对的相对端的用于时钟的焊盘(第二时钟焊盘)2q，该第二时钟焊盘2q设置在端部(在比第一时钟焊盘更靠近存储器芯片端部的位置)。在存储器芯片的主表面上形成的多个焊盘还包括与第一时钟焊盘邻近的第一GND焊盘和与第二时钟焊盘邻近的第二GND焊盘。形成用于GND的引出布线，使得将第一和第二GND焊盘彼此耦合并围绕所有的第一和第二时钟焊盘以及用于时钟的引出布线。即，在所有从外部端子输入的信号中，从时钟焊盘2q输入的时钟信号的传输速度最高(或处理信号的频率比其他信号的频率高)。
因此，易于从时钟焊盘2q和其所耦合的用于时钟的再布线2r出现噪声。可以通过利用比用于信号(数据)的输入和输出的再布线2f粗的GND线2v来围绕时钟焊盘2q和再布线2r，以减少噪声的生成。
在此实施例中，关于在微电脑芯片3的主表面3a上形成的多个电极(用于外部接口的电极)3c，电耦合到在第二存储器芯片2的主表面上形成的时钟焊盘2q的微电脑芯片3的用于时钟的端子3d中的每个设置在一个侧边(第一侧边3e)的中心，如图9所示。GND端子3i设置在时钟端子3d的两个侧边上。
为了以最短的路线将从系统外部供给的时钟信号引入到微电脑芯片3，在存储器芯片2的主表面上形成的时钟焊盘2q也设置在存储器芯片的短边的中心处。结果，可以以最短的距离形成在存储器芯片2的主表面上形成的用于时钟的再布线2r。即，可以使在用于传输时钟信号的系统外部和微电脑芯片3之间的距离(包括导线4和基底端子)最短。
因而，可以传输要以高速传输的时钟信号而没有减少传输速度。
在形成在第二存储器芯片2的主表面2a上的用于电源的再布线(用于电源的引出布线)2n中，如图8所示，用于微电脑芯片的电源布线2s和用于存储器芯片的电源布线2t分开形成。即，利用用于微电脑芯片的电源和用于存储器芯片的电源分别供给电源，由此可以选择性地只操作一个电源。这对单独分析非常有用。
接着，参考图6和图7，将给出关于电信号在设置有相同图形的上和下存储器芯片中的流动的描述。图6示出芯片固有信号的情况，图7示出芯片共用信号的情况。如图6所示，在芯片固有信号的情况下，在相同的平面位置设置下方第一存储器芯片1的固有信号焊盘1i(原始焊盘1g)和上方第二存储器芯片2的固有信号焊盘2m(原始焊盘2g)。下方第一存储器芯片1的固有信号焊盘1i通过再布线1f引出并耦合到设置在相对侧边端部的再定位焊盘1h。类似的，上方第二存储器芯片2的固有信号焊盘2m也通过再布线2f引出并耦合到设置在相对侧边端部的再定位焊盘2h。然而，假设下方第一存储器芯片1的再定位焊盘1h通过导线4电耦合到位于移动了一个位置的位置处的再定位焊盘。即，设置在下方第一存储器芯片1的端部的再定位焊盘1h通过导线4没有电耦合到设置在上方第二存储器芯片的相同端部位置处的再定位焊盘2h，而是耦合到设置在移动了一个位置的位置处的再定位焊盘2h。
在这种情况下，芯片固有信号以下列方式流动。从微电脑芯片3的端子3c提供的芯片控制信号A(箭头A)通过在第二存储器芯片2的再布线2f上形成的再定位焊盘2h(第三焊盘2e)传送到第二存储器芯片2上的固有信号焊盘2m。另一方面，从微电脑芯片3的端子3c提供的芯片控制信号B(箭头B)通过在第二存储器芯片2的再布线2f上形成的再定位焊盘2h(第三焊盘2e)传送到设置在端部的再定位焊盘2h，然后通过导线4传送到在下方第一存储器芯片1的端部处的位于移动了一个位置的位置处的再定位焊盘1h，此后再传送到在第一存储器芯片1上的固有信号焊盘1i。
因此，即使上方和下方存储器芯片具有相同的布线图形，从微电脑芯片3的分离端子3c提供的存储器芯片的固有信号也可以到达在上下级之间相同位置处平面地形成的固有信号焊盘1i和2m。
在图7所示的芯片共用信号的情况下，从微电脑芯片3的端子3c提供的第一焊盘控制信号C(箭头C)到达在第二存储器芯片2的再布线2f上形成的再定位焊盘2h(第三焊盘2e)，然后分成两路，一路通过在第二存储器芯片2上的再布线2f传送到第一焊盘2c，而另一路通过再布线2f到达在相对侧边上的第二焊盘2d(再定位焊盘2h)，然后通过导线4到达下方第一存储器芯片1的第二焊盘1d(再定位焊盘1h)，且此后通过再布线1f被传送到第一存储器芯片1的第一焊盘1c(原始焊盘1g)。这样，作为共用信号从半导体芯片3的端子3c提供的第一焊盘控制信号C被传送到上方第二存储器芯片的第一焊盘2c(原始焊盘2g)且也传送到位于与第一焊盘2c相同位置的下方第一存储器芯片1的第一焊盘1c(原始焊盘1g)。
从微电脑芯片3的端子3c提供的第二控制信号D(箭头D)到达在第二存储器芯片2的再布线2f上形成的再定位焊盘2h(第三焊盘2e)且之后通过再布线2f到达第二焊盘2d(原始焊盘2g)，然后传送到下方第一存储器芯片1的第二焊盘1d，该第二焊盘1d通过导线4耦合到第二焊盘2d且位于与第二焊盘2d相同的位置。这样，从微电脑芯片3的端子3c提供的作为共用信号的第二焊盘控制信号D被传送到上方第二存储器芯片2的第二焊盘2d(原始焊盘2g)且也传送到下方第一存储器芯片1的第二焊盘1d(原始焊盘1g)，该第二焊盘1d位于与第二焊盘2d相同的位置。
因此，即使上和下存储器芯片为相同的布线图形，从微电脑芯片3的端子3c提供的芯片共用信号也可以到达在上和下存储器芯片之间的相同平面位置处形成的相关焊盘。
接着，将参考图9给出关于在微电脑芯片上的焊盘阵列和在存储器芯片上的焊盘阵列之间的位置关系的描述，即，在微电脑芯片3上的端子阵列和存储器芯片上的焊盘之间的关系。在微电脑芯片3的第二侧边3f(上侧边)上设置成一行的用于存储器芯片的端子3g中，在存储器上侧边上电耦合到下方第一存储器芯片1的端子3c主要设置在第二侧边3f的端部(例如，第1号至第5号管脚、第6至第10号管脚)，且在存储器芯片上方被引出至存储器下侧边并在存储器下侧边电耦合到上方第二存储器芯片2的端子3c被设置在第二侧边3f的中心(例如，第11号至第20号管脚)。不用说，并非限制于上述连至存储器上下侧边的微电脑芯片3的管脚号和端子分布。
因此，同样在微电脑芯片3上设置成一行的用于存储器芯片的多个端子3g中，连至上和下存储器芯片的布线被分布至端部和中心部分以便不向任何一个侧边偏移。
在微电脑芯片3中，提供了沿着作为微电脑芯片3的两个侧边的第一侧边3e形成的外部耦合端子3h，以便通过用于微电脑芯片的焊盘2k、用于微电脑芯片的端部焊盘2u以及均形成在第二存储器芯片2上的第一焊盘2c或第二焊盘2d以一一对应的关系耦合到内引线7a。
现在将结合图10来描述SSOP 8的电路配置。如图10所示，第一存储器芯片1和第二存储器芯片2根据从微电脑芯片3提供的控制信号来操作。因此，除了直接耦合到电源(Vcc)端子和GND(Vss)端子以外，第一和第二存储器芯片1、2不直接耦合到外部端子。
从微电脑芯片3提供的诸如I/O的控制信号对第一和第二存储器芯片1、2是共用的，但关于芯片选择信号(CE0、CE1)，在第一和第二存储器芯片1、2中传送分离的信号。
现在，结合图11和图12给出关于在微电脑芯片3和存储器芯片中的芯片选择管脚的耦合的描述。图11示出堆叠配置的微电脑芯片3和相同图形的存储器芯片之间的芯片选择管脚的耦合，在该堆叠配置中，微电脑芯片3堆叠在堆叠成四级的相同图形的存储器芯片的上方。芯片选择管脚的阵列在微电脑芯片3和相同图形的存储器芯片13之间互换。
更具体而言，如图11所示，通常微电脑芯片3的管脚号例如是按[0]、[1]、[2]、[3]的顺序，但在此实施例的SSOP 8中，其变成[2]、[0]、[1]、[3]。
由此，通过在微电脑芯片3上的端子3c中对芯片选择管脚的位置进行互换，可以防止诸如导线4的布线的交错。
而且，如图12所示，通过在相同图形的存储器芯片13上使用宽焊盘13b作为焊盘13a，可以避免导线短路。
接着，参考图13至图23，以下将给出关于装配此实施例的SSOP8的描述。
首先，提供图13中示出的引线框7。引线框7包括允许在其上安装半导体芯片的突片7c、用于支持突片7c的悬置引线7d、在突片7c周围设置的多个内引线7a以及耦合到内引线7a的多个外引线7b。
此后，执行图20和图22所示的第一存储器芯片键合步骤S1。在此步骤中，将第一存储器芯片1的主表面1a朝上且将第一存储器芯片1安装在突片7c上，使得第一存储器芯片1的第一焊盘1c的行和第二焊盘1d的行与图14所示的悬置引线7d的延伸方向相交。这时，第一存储器芯片1通过例如图4所示的浆状粘合剂5而安装。
随后，执行图20和图22所示的第二存储器芯片键合步骤S2。在此步骤中，将第二存储器芯片2以使其主表面2a朝上的方式安装在第一存储器芯片1的主表面1a上。这时，将第二存储器芯片2安装在第一存储器芯片1上，使得第一焊盘2c的行以及第二焊盘2d的行与悬置引线7d的延伸方向相交。第二存储器芯片2例如通过膜状粘合剂5来安装。
如图3和图15所示，将第二存储器芯片2堆叠在第一存储器芯片1上，使得第二存储器芯片2的端部位置从第一存储器芯片1的端部位置移开，由此允许下方第一存储器芯片1的多个第二焊盘1d被暴露。
随后，执行图20和图22所示的微电脑芯片键合步骤S3。在此步骤中，将微电脑芯片3以其主表面3a朝上的状态安装在第二存储器芯片2的主表面2a上。这时，类似于第二存储器芯片2，微电脑芯片3也通过例如膜状粘合剂5安装。此外，如图16所示，微电脑芯片3安装在第二存储器芯片2的中心。该安装以如下方式进行：使得外部耦合端子3h在微电脑芯片3的主表面3a上的排列方向与悬置引线7d的延伸方向一致，且使得微电脑芯片3上的存储器芯片端子3g的行位于第二存储器芯片2的第二焊盘2d的侧边上。
此后，执行图21和图23中所示的导线键合步骤S4。在此步骤中，如图8所示，将微电脑芯片3的外部耦合端子3h和第二存储器芯片2的第三焊盘2e通过导线4电耦合在一起，且将用于微电脑芯片3的存储器芯片的端子3g和第二存储器芯片2的第三焊盘2e通过导线4耦合在一起。而且，如图8、图17和图18所示，将第二存储器芯片2上的第一和第二焊盘2c、2d以及用于微电脑芯片的端部焊盘2u与分别对应的内引线7a通过导线4电耦合在一起。
此外，上方第二存储器芯片2的第二焊盘2d和从第二存储器芯片2的端部突出和暴露的下方第一存储器芯片1的第二焊盘1d通过导线4电耦合在一起。
然后，执行图21和图23所示的传递模制步骤S5。在此步骤中，使用密封树脂形成图19所示的密封体6。第一存储器芯片1、第二存储器芯片2、微电脑芯片3、突片7c、多个导线4和多个内引线7a利用密封体6被树脂密封。
随后，执行图21所示的切割/形成步骤S6。在此步骤中，在外引线7b的前端处切割引线框7，并将外引线7b弯成鸥翼形。
这样完成了SSOP 8的装配工作。
接着，下面将给出图24至图27所示的根据此实施例的改型的半导体器件(存储器卡)的描述。
图24至图26所示的半导体器件是存储器卡12，其是通过将存储器芯片堆叠在布线基底10上、将微电脑芯片3安装在顶部的存储器芯片上以及利用薄壳体11覆盖它们而形成的。
现在将描述存储器卡12的配置。存储器卡12包括：布线基底10，其具有主表面10a和背表面10b，主表面10a上堆叠有第一存储器芯片1、第二存储器芯片2和微电脑芯片3，背表面10b上形成有多个外部引线(外部端子)10c，如图27所示；多个导线4，用于位于顶级的第二存储器芯片2上的焊盘和布线基底10的键合引线10d之间的电耦合；以及薄壳体11。
即，在布线基底10的主表面10a上，第一存储器芯片1、第二存储器芯片2、微电脑芯片3和多个布线4被容纳它们的壳体11覆盖。壳体11形成为薄卡形状，且与布线基底10一起形成了存储器卡12。
如图27所示，第一存储器芯片1通过粘合剂5安装在布线基底10的主表面10a上，且形成在其主表面1a上的焊盘和形成在布线基底10的主表面10a上的键合引线10d通过导线4电耦合在一起。键合引线10通过Cu布线10f和过孔布线10e引出至背表面10b，且在背表面10b侧，过孔布线10e通过Cu布线10f耦合到作为外部端子的外部引线10c。在布线基底10中，Cu布线10f形成在核心部件10g的每个表面上且阻焊剂10h形成在其上。耦合到Cu布线10f的键合引线10d和外部引线10c以暴露的状态形成在阻焊剂10h的孔中。在图27中，例如是电源线和GND线直接从第一存储器芯片1耦合到外部引线10c。
在布线基底10上堆叠的存储器芯片是第一存储器芯片1和第二存储器芯片2，且在附图中没有示出具体的布线图形，例如再布线和再定位焊盘。然而，这些存储器芯片与上述实施例的SSOP 8中安装的第一和第二存储器芯片相同。即，并入在存储器卡12中的第一和第二存储器芯片1、2也具有相同的布线图形。
微电脑芯片3也和在SSOP 8上安装的微电脑芯片3相同。
因此，同样在此改型的存储器卡12中，与在SSOP 8中的情况相同，关于相互堆叠的第一存储器芯片1和第二存储器芯片2，通过利用再布线引出被上方第二存储器芯片2隐藏的下方第一存储器芯片1上的焊盘，从上方第二存储器芯片2突出和暴露的下方第一存储器芯片1上的焊盘与在上方第二存储器芯片2上的焊盘可以通过导线耦合在一起。
此外，在作为顶级存储器芯片的第二存储器芯片上，通过导线4将在再布线上形成的第三焊盘和微电脑芯片3彼此耦合，可以实现将堆叠的多个存储器芯片通过导线耦合而无需插入如图33所示的比较例子中的间隔物24。关于通过此改型的存储器卡12获得的其它效果，它们与SSOP 8的效果相同，且因此在此省略了对其的重复解释。接着，将给出关于图28和图29中示出的改型的描述。
图28和图29均示出了微电脑芯片3的主表面3a上的端子阵列的改型例子。根据图28所示的改型例子，在图9所示的微电脑芯片3的主表面3a上的端子阵列中，在存储器上侧边(第二侧边3f)上形成一行的用于存储器芯片的多个端子3g也分布到与存储器上侧边相对的存储器的下侧边(第二侧边3f)，且由此分散到存储器的上侧边和下侧边二者上。
因此，在微电脑芯片3中，用于存储器芯片的端子3g沿着彼此相对的两个第二侧边3f(存储器上侧边和存储器下侧边)形成。此外，分散设置在两个第二侧边3f的用于存储器芯片的端子3g通过导线4电耦合到图8所示的再布线(引出布线)2f上的第三焊盘2e。
如图28所示，通过将用于存储器芯片的多个端子3g分散到微电脑芯片3上的上侧边和下侧边二者上，可以加宽用于存储器芯片的相邻端子3g之间的焊盘间距，且因此可以有利于用于微电脑芯片3和存储器芯片的图形设计。
根据图29所示的改型例子，例如，在存储器卡12中，当多个切口(cutout)部分形成在布线基底10的一个侧边上，而在存储器芯片和布线基底10之间的导线耦合时大量的导线4不能布置于该侧边上时，微电脑芯片3的外部耦合端子3h聚集于该侧边相对的侧边上(位于图29右侧的第一侧边3e)，并沿着第一侧边3e设置成一行。
即，在微电脑芯片3中，多个外部耦合端子3h可以只沿着两个相对侧边中的一个(第一侧边3e)形成。
因此，即使当多个切口部分形成在存储器卡12的布线基底10的一个侧边上时，微电脑芯片3的外部耦合端子3h也聚集且设置在与形成切口部分的侧边相对的侧边上，由此，聚集到一个侧边的外部耦合端子3h可以通过导线4耦合到在存储器芯片2上形成的用于微电脑芯片的焊盘2k。
根据图29的又一改型例子，例如，用于存储器芯片的端子3g和外部耦合端子3h可以沿着微电脑芯片3的任一个侧边形成，或者用于耦合到下方存储器芯片的用于存储器芯片的端子3g和用于耦合到上方存储器芯片的用于存储器芯片的端子3g可以与该侧边并排设置。
尽管以上通过本发明的实施例具体描述了本发明，不用说，本发明不限于上述实施例，而是可以在不离开本发明的主旨的范围内进行各种改型。
例如，虽然在上述实施例中以两个存储器芯片(第一存储器芯片1和第二存储器芯片2)堆叠成层的情况为例，但存储器芯片的堆叠层的数目不特别限于两个或更多的范围。
根据上述实施例，在堆叠的存储器芯片中，第一存储器芯片1的布线图形(再布线2f的布局)和第二存储器芯片2的布线图形(再布线2f的布局)完全相同。然而，存储器芯片1和2可以是不同的布线图形(再布线2f的布局)。在上述实施例中，如图8所示，其轮廓外形尺寸小于存储器芯片轮廓外形尺寸的微电脑芯片3几乎安装在位于堆叠的多个存储器芯片1和2中的顶级的存储器芯片2的中心。因此，当存储器芯片2的原始焊盘和微电脑芯片3的焊盘3c通过导线4电耦合在一起时，每个耦合的导线4的长度变长。在处理高速信号的时钟信号的情况下，这可能会导致信号速度的降低。考虑到这点，根据上述实施例，将再布线形成为到微电脑芯片3附近，将再定位焊盘设置在微电脑芯片3附近(在比原始焊盘更靠近微电脑芯片3的位置)，且将导线4耦合到这些再定位焊盘。由于每个再布线的宽度大于导线直径，所以与其中存储器芯片2的原始焊盘和微电脑芯片3的焊盘3c通过导线4电耦合在一起的配置相比，可以抑制信号速度的降低。然而，微电脑芯片3并不安装在下方存储器芯片(存储器芯片或除顶级存储器芯片以外的芯片)的主表面上。因而，如果依照顶级存储器芯片将再布线和再定位焊盘形成在下方存储器芯片的主表面上，则输入或输出的信号(数据)经过设置在第二存储器芯片主表面中心的用于通过导线4与微电脑芯片3电耦合的再定位焊盘2e，从被上方存储器芯片2覆盖且沿着下方存储器芯片1的下侧边设置的多个焊盘2g到从上方存储器芯片2暴露且沿着下方存储器芯片1的上侧边设置的再定位焊盘2j。结果，在下方芯片1中从下侧引出至上侧的焊盘的布线长度变大且信号速度变低。在这种情况下，通过改变第一存储器芯片1和第二存储器芯片2之间的布线图形(再布线2f的布局)，可以使处理高速信号的每个布线的路程尽可能地短，以避免芯片功能恶化。关于第一存储器芯片1的布线图形，例如如图36所示，再布线2f形成为从沿着下侧边(长边)设置的原始焊盘2h到沿着上侧边(长边)设置的再定位焊盘2j的近似直线形(沿着短边行进的形状)。
虽然在上述实施例中，给出了关于其中第一存储器芯片1的布线图形(再布线2f的布局)和第二存储器芯片2的布线图形(再布线2f的布局)完全相同的情况的描述，但是存储器芯片1和2的布线图形(再布线2f的布局)也可以不同。现在将更为详细地描述这点。由于在此实施例中，基底(引线框7)的端子(内引线7a、键合引线)沿着半导体芯片1、2和3的侧边形成，半导体芯片1、2和3每个都是平面四边形，所以用于与位于系统外部的外部LSI耦合的焊盘2u沿着第二存储器芯片2的侧边(短边和长边)设置。然而，例如在图37所示的SOP(小外形封装)25型的半导体器件的情况下或在将半导体芯片安装在与半导体芯片外形尺寸几乎相同的基底上的情况下，在基底上形成的多个端子沿着半导体芯片的四个侧边中的多个侧边(两个侧边)设置。考虑到这点，如图37所示，在顶级存储器芯片(第二存储器芯片2)上的多个焊盘中用于与外部LSI耦合的多个焊盘28聚集在两个侧边，由此可以有利于与基底端子的耦合。此外，如图6、图7和图38(b)所示，从经由导线4耦合到微电脑芯片3的电极(用于内部接口的电极)3g(3c)的再定位焊盘2e到沿着下方存储器芯片(第一存储器芯片1)的下侧边(长边)设置的焊盘(被上方第二存储器芯片2覆盖的原始焊盘)的距离长于从耦合到微电脑芯片3的电极(用于内部接口的电极)3g(3c)的再定位焊盘2e到沿着上方存储器芯片(第二存储器芯片2)的下侧边(长边)设置的焊盘2g的距离。一个原因是在第二存储器芯片2上的焊盘和在第一存储器芯片1上的焊盘通过导线4耦合在一起。因而，到上方存储器芯片(第二存储器芯片2)和下方存储器芯片(第一存储器芯片1)的原始焊盘2g和1g的布线长度(布线路程长度)难以制作成长度相同，且通过微电脑芯片3的用于内部接口的电极3g(3c)输入和输出的信号(数据)出现差异。在同时输入信号(数据)到两个存储器芯片1和2或从两个存储器芯片1和2中输出信号(数据)的情况下，会担心系统不能操作。因此，如图38(a)所示，优选地，将在上方存储器芯片(第二存储器芯片2)的主表面上的布线图形(再布线2f的布局)形成为与下方存储器芯片(第一存储器芯片1)上的布线图形不同。更具体而言，优选地，使在上方存储器芯片(第二存储器芯片2)的主表面上形成的布线图形蜿蜒以变得长于在下方存储器芯片(第一存储器芯片1)上形成的布线图形。
此外，虽然在上述实施例中描述了，沿着每个存储器芯片的长边形成的多个再定位焊盘2h和2j设置在比设置在第一行中的原始焊盘2g和2i更靠近微电脑芯片的位置，但本发明不限于此。例如，如图8所示，如果原始焊盘2g和2i的数目少且如果与原始焊盘的设置行相同的行(第一行)中有间隔，则可以将再定位焊盘2h和2j设置在第一行中。
本发明适于具有多个堆叠的半导体芯片的电子器件。

Claims (18)

1.一种半导体器件，包括：
堆叠的多个存储器芯片，每个存储器芯片具有沿着其主表面的两个相对侧边形成的多个焊盘；
微电脑芯片，安装在位于所述存储器芯片的顶级的存储器芯片上方；以及
多个外部端子，电耦合到所述微电脑芯片，
其中，每个所述存储器芯片包括：第一焊盘，沿着其主表面的两个相对侧边中的一个侧边形成在主表面上方；引出布线，电耦合到所述第一焊盘；第二焊盘，沿着所述存储器芯片的主表面的两个相对侧边中的另一个侧边形成在主表面上方且电耦合到所述引出布线；以及第三焊盘，在所述引出布线上方通过导线电耦合到所述微电脑芯片的端子；以及
其中，在所堆叠的存储器芯片中，利用导线将位于上级的存储器芯片的第二焊盘与从上级存储器芯片突出并暴露的位于下级的存储器芯片的第二焊盘电耦合在一起。
2.根据权利要求1的半导体器件，其中所述微电脑芯片安装在位于顶级的存储器芯片的主表面的中心处。
3.根据权利要求1的半导体器件，其中每个所述存储器芯片具有多个用于微电脑芯片的焊盘以便将所述微电脑芯片和外部器件彼此电耦合，且所述用于微电脑芯片的焊盘沿着所述存储器芯片的主表面的侧边形成，该侧边不同于形成所述第一焊盘和第二焊盘的侧边。
4.根据权利要求3的半导体器件，其中所述用于微电脑芯片的焊盘通过所述引出布线被引出到所述存储器芯片的端部附近。
5.根据权利要求1的半导体器件，其中所述存储器芯片的固有信号焊盘分别形成在相同的平面位置，且通过所述引出布线从下级存储器芯片的固有信号焊盘引出的所述第二焊盘电耦合到：设置在与通过所述引出布线从上级存储器芯片的固有信号焊盘引出的第二焊盘偏离的位置处的焊盘。
6.根据权利要求1的半导体器件，其中所述引出布线中的用于电源和用于GND的引出布线比用于信号的引出布线形成地更粗。
7.根据权利要求1的半导体器件，其中每个所述存储器芯片包括：第一时钟焊盘，用于将时钟信号供给到所述微电脑芯片；用于时钟的引出布线，其一端耦合到所述第一时钟焊盘；第二时钟焊盘，耦合到与所述用于时钟的引出布线的所述一端相对的相对端；第一GND焊盘，邻近于所述第一时钟焊盘；第二GND焊盘，邻近于所述第二时钟焊盘；以及用于GND的引出布线，其中用于GND的引出布线将所述第一GND焊盘和所述第二GND焊盘彼此耦合且被形成为围绕所述第一时钟焊盘、所述第二时钟焊盘和所述用于时钟的引出布线。
8.根据权利要求7的半导体器件，其中电耦合到所述存储器芯片的第一和第二时钟焊盘的所述微电脑芯片的时钟端子形成在所述微电脑芯片的主表面的一个侧边的中心处。
9.根据权利要求1的半导体器件，其中在每个所述存储器芯片的主表面上的引出布线包括：用于微电脑芯片的电源线以及用于存储器芯片的电源线，二者分开形成。
10.根据权利要求1的半导体器件，其中所述微电脑芯片具有四边形的平面形状，沿着所述微电脑芯片的一对相互相对的第一侧边形成用于与外部器件交换信号的外部耦合端子，且沿着与所述第一侧边相交的第二侧边形成用于与所述存储器芯片交换信号的用于存储器芯片的端子。
11.根据权利要求10的半导体器件，其中，在所述用于存储器芯片的端子中，那些电耦合到下级存储器芯片的端子位于一个侧边的端部侧且那些电耦合到上级存储器芯片的端子位于该侧边的中心。
12.根据权利要求10的半导体器件，其中沿着彼此相对的两个所述第二侧边形成所述用于存储器芯片的端子，且由此分散地形成在所述两个侧边上的用于存储器芯片的端子通过导线分别电耦合到在所述引出布线上方形成的所述第三焊盘。
13.根据权利要求1的半导体器件，进一步包括：
芯片安装部分，其上以堆叠状态安装有所述存储器芯片和所述微电脑芯片；
围绕所述芯片安装部分形成的多个内引线；
多个导线，用于将在位于顶级的存储器芯片上方的焊盘与所述内引线彼此电耦合；
密封体，用于使用树脂将所述存储器芯片、所述微电脑芯片和所述导线密封；以及
多个外引线，整体与所述内引线耦合并从所述密封体的两个相对侧边暴露。
14.根据权利要求1的半导体器件，进一步包括：
布线基底，其上以堆叠状态安装有所述存储器芯片和所述微电脑芯片，且具有其上方形成了所述外部端子的背表面；
多个导线，用于将在位于顶级的所述存储器芯片上方的焊盘和在所述布线基底上方的键合引线彼此电耦合；以及
壳体，用于容纳所述存储器芯片、所述微电脑芯片、所述布线基底和所述导线，
其中所述壳体形成为卡状。
15.根据权利要求1的半导体器件，其中所述微电脑芯片形成为四边形的平面形状，沿着所述微电脑芯片的一个侧边形成用于与外部器件交换信号的外部耦合端子和用于与存储器芯片交换信号的用于存储器芯片的端子，且电耦合到下级存储器芯片的端子和电耦合到上级存储器芯片的端子并排形成。
16.一种半导体器件，包括：
基底，所述基底具有芯片安装部分和围绕所述芯片安装部分形成的多个端子；
存储器芯片，安装在所述基底的所述芯片安装部分上方，所述存储器芯片具有四边形的平面形状且具有其上形成有多个焊盘的主表面；
微电脑芯片，安装在所述存储器芯片的主表面上方，所述微电脑芯片具有四边形的平面形状且具有其上形成有多个电极的主表面；
多个第一导线，用于将所述微电脑芯片的电极和所述存储器芯片的焊盘彼此电耦合；以及
多个第二导线，用于将所述存储器芯片的焊盘和所述基底的端子彼此电耦合，
其中所述微电脑芯片安装在所述存储器芯片上方，使得所述微电脑芯片的一个侧边与所述存储器芯片的一个侧边并排设置，
其中所述存储器芯片的焊盘包括：多个第一焊盘，沿着所述存储器芯片的一个侧边形成；多个第二焊盘，设置成比所述第一焊盘更靠近所述微电脑芯片；以及多个布线，用于在所述第一焊盘和所述第二焊盘之间进行耦合，
其中所述微电脑芯片的电极包括：多个用于内部接口的电极，以执行包括所述存储器芯片和所述微电脑芯片的系统的内部数据的输入和输出，
其中所述第一导线包括：多个用于内部接口的导线，以将所述微电脑芯片和所述存储器芯片彼此电耦合，以及
其中所述微电脑芯片的用于内部接口的电极和所述第二焊盘通过所述用于内部接口的导线彼此电耦合。
17.根据权利要求16的半导体器件，
其中所述存储器芯片的焊盘包括：多个第三焊盘，沿着与所述存储器芯片的一个侧边相交的侧边形成；多个第四焊盘，设置成比所述第三焊盘更靠近所述微电脑芯片；以及多个布线，用于将所述第三焊盘与所述第四焊盘彼此耦合，
其中所述微电脑芯片的电极包括：多个用于外部接口的电极，沿着与所述微电脑芯片的一个侧边相交的侧边形成，用以执行所述系统的外部数据的输入和输出，
其中所述第一布线包括：多个用于外部接口的导线，以将所述微电脑芯片与所述系统的外部彼此电耦合，
其中所述微电脑芯片的用于外部接口的电极和所述第四焊盘通过所述用于外部接口的导线电耦合在一起，以及
其中所述存储器芯片的第三焊盘和所述基底的端子通过所述第二导线电耦合在一起。
18.根据权利要求16的半导体器件，其中用于将所述微电脑芯片的用于内部接口的电极与对应于所述用于内部接口的电极的所述第二焊盘彼此电耦合的用于内部接口的导线的长度比用于将所述第二焊盘与对应于所述第二焊盘的所述第一焊盘彼此耦合的引出布线的长度短。
CN2008101710981A 2007-12-14 2008-11-14 半导体器件 Expired - Fee Related CN101459170B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007323293A JP5183186B2 (ja) 2007-12-14 2007-12-14 半導体装置
JP2007-323293 2007-12-14
JP2007323293 2007-12-14

Publications (2)

Publication Number Publication Date
CN101459170A true CN101459170A (zh) 2009-06-17
CN101459170B CN101459170B (zh) 2013-01-02

Family

ID=40752119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101710981A Expired - Fee Related CN101459170B (zh) 2007-12-14 2008-11-14 半导体器件

Country Status (5)

Country Link
US (2) US7888796B2 (zh)
JP (1) JP5183186B2 (zh)
KR (1) KR101568034B1 (zh)
CN (1) CN101459170B (zh)
TW (2) TWI437685B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034784A (zh) * 2010-11-10 2011-04-27 吴江巨丰电子有限公司 一种28k引线框架
CN106206335A (zh) * 2014-11-19 2016-12-07 爱思开海力士有限公司 具有悬垂部分的半导体封装及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814458B (zh) * 2004-12-03 2012-05-30 罗姆股份有限公司 半导体装置
JP5183186B2 (ja) * 2007-12-14 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
JP5581627B2 (ja) * 2009-08-05 2014-09-03 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6122290B2 (ja) 2011-12-22 2017-04-26 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 再配線層を有する半導体パッケージ
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
KR102219296B1 (ko) 2014-08-14 2021-02-23 삼성전자 주식회사 반도체 패키지
JP6892360B2 (ja) 2017-09-19 2021-06-23 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481021A (zh) * 2002-08-06 2004-03-10 ������������ʽ���� 半导体器件
JP2005286126A (ja) * 2004-03-30 2005-10-13 Renesas Technology Corp 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP3737333B2 (ja) * 2000-03-17 2006-01-18 沖電気工業株式会社 半導体装置
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2002026239A (ja) * 2000-07-07 2002-01-25 Hitachi Ltd 半導体装置およびその製造方法
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
JP4103796B2 (ja) 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
JP2006134107A (ja) * 2004-11-05 2006-05-25 Nec Electronics Corp マイクロコンピュータチップ及びエミュレータ
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4900661B2 (ja) * 2006-02-22 2012-03-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP4574602B2 (ja) * 2006-09-11 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
JP4930699B2 (ja) * 2006-12-06 2012-05-16 凸版印刷株式会社 半導体装置
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US7768117B2 (en) * 2007-05-30 2010-08-03 Tessera, Inc. Microelectronic package having interconnected redistribution paths
US7884473B2 (en) * 2007-09-05 2011-02-08 Taiwan Semiconductor Manufacturing Co., Inc. Method and structure for increased wire bond density in packages for semiconductor chips
JP5183186B2 (ja) * 2007-12-14 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481021A (zh) * 2002-08-06 2004-03-10 ������������ʽ���� 半导体器件
JP2005286126A (ja) * 2004-03-30 2005-10-13 Renesas Technology Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034784A (zh) * 2010-11-10 2011-04-27 吴江巨丰电子有限公司 一种28k引线框架
CN102034784B (zh) * 2010-11-10 2013-06-05 吴江巨丰电子有限公司 一种28k引线框架
CN106206335A (zh) * 2014-11-19 2016-12-07 爱思开海力士有限公司 具有悬垂部分的半导体封装及其制造方法
CN106206335B (zh) * 2014-11-19 2019-05-21 爱思开海力士有限公司 具有悬垂部分的半导体封装及其制造方法

Also Published As

Publication number Publication date
JP2009147134A (ja) 2009-07-02
KR101568034B1 (ko) 2015-11-10
US20090152709A1 (en) 2009-06-18
US20110140285A1 (en) 2011-06-16
JP5183186B2 (ja) 2013-04-17
US8237267B2 (en) 2012-08-07
TW201205768A (en) 2012-02-01
TW200931631A (en) 2009-07-16
TWI437685B (zh) 2014-05-11
TWI459535B (zh) 2014-11-01
KR20090064334A (ko) 2009-06-18
CN101459170B (zh) 2013-01-02
US7888796B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN101459170B (zh) 半导体器件
CN101355067B (zh) 多芯片模块的改进的电连接
CN103370785B (zh) 具有中心触点的增强堆叠微电子组件
CN103782383B (zh) 偏差补偿的多晶片封装
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
CN100511672C (zh) 芯片层叠型半导体装置
US20100052111A1 (en) Stacked-chip device
CN102163595B (zh) 堆叠半导体封装
CN108022923A (zh) 半导体封装
KR20040014156A (ko) 반도체장치
JP2013197387A (ja) 半導体装置
US9159664B2 (en) Semiconductor device
TW201113998A (en) Semiconductor package with sectioned bonding wire scheme
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN107958889A (zh) 半导体装置
TWI395273B (zh) 多晶片堆疊結構及其製法
JP2001358285A (ja) 樹脂封止型半導体装置
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
KR100950759B1 (ko) 스택 패키지
CN104299947A (zh) 半导体器件及其制造方法
CN104103605A (zh) 半导体封装件及其制法
JP2002237567A (ja) 半導体装置
JP2002033443A (ja) 半導体モジュール
US8283787B2 (en) Semiconductor device
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20191114