JP4930699B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4930699B2 JP4930699B2 JP2006329216A JP2006329216A JP4930699B2 JP 4930699 B2 JP4930699 B2 JP 4930699B2 JP 2006329216 A JP2006329216 A JP 2006329216A JP 2006329216 A JP2006329216 A JP 2006329216A JP 4930699 B2 JP4930699 B2 JP 4930699B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- memory
- bga
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
この半導体装置では、記憶の読み込み・書き換えが一体のモジュール単独で可能になるので、例えばメモリカード等の持ち運びメモリとして活用されることが可能である。また、マザーボードと切り離しても機能するモジュールとなったことで汎用性が広がる利点がある。
一方、BGA型の配線基板であれば、基板表面に端子のみを露出し、基板内の回路を所望の設計することでBGA面のBGAボールまで自由に配線を引き回すことができる利点がある。すなわち、ワイヤボンディグの端子数の増加と、設計の自由度向上のための共通の解決がBGA型配線基板を採用することで可能である。
図4はこのような従来の半導体装置の例を示す平面図である。
図示のように、BGA基板(配線基板)3上にメモリチップ1及びコントローラチップ2が実装されており、BGA基板3のワイヤボンディング用端子4とメモリチップ1及びコントローラチップ2のワイヤボンディング用端子6、7がそれぞれワイヤ5によって接続されている。
すなわち、このような半導体装置では、メモリチップから配線基板へは非常に短くワイヤボンディングできるのに対して、コントローラチップから配線基板へのワイヤはメモリチップを越えるループ長が必要になる。
しかし、従来のプリント基板技術から作られるBGA型基板には、200μm以上のガラス繊維等で機械的強度を上げたコア層を有しているため、薄型化が困難である。また、ワイヤボンディグ端子のある面とは他面にBGAボール用のBGA端子を有する構造であるために、表裏を電気的に接続するスルーホールが存在する。そして、スルーホールは配線長が長く(厚さ方向に長い)電気特性上の信号反射や遅延を引き起こす箇所でもある。すなわち、ワイヤで伝達された信号をさらに劣化させて外部モジュールに伝達することになる問題が生じる。
また、本発明は、前記第2の有機配線基板は、硬化封止樹脂により被覆されたボールグリッドアレイ型であることを特徴とする請求項1記載の半導体装置である。
また、本発明は、前記メモリチップは複数有し、これら複数のメモリチップは、該メモリチップに設けられたボンディング端子が露出するようにメモリチップの積層方向と直交する方向に所定量ずらして積層されていることを特徴とする請求項1記載の半導体装置である。
図1は本発明の実施の形態による半導体装置の概要を示す平面図である。なお、図4及び図5に示すものと同様の構成要素については同一符号を付している。
図示のように、本実施の形態による半導体装置は、BGA基板3上のメモリチップ1とコントローラチップ2の間にロ字型の配線基板10を設け、ワイヤボンディングの中継用に用いるものである。配線基板10は、コントローラチップ2の四辺を包囲する状態で配置され、長尺方向の2辺間は同方向のメモリチップ1の2辺間より短く、配線基板10のワイヤボンディング用端子(図示せず)がメモリチップ1のワイヤボンディング用端子と近接する位置に配置され、短尺方向の2辺間は同方向のメモリチップ1の2辺間と同じ長さで、配線基板10のワイヤボンディング用端子がBGA基板3のワイヤボンディング用端子と近接する位置に配置されている。
図示の半導体装置は、基本構成として、BGA基板27と、複数のメモリチップ11〜14と、配線基板26と、コントローラチップ15を互いに積層したものであり、上方から見た構造は例えば図1に示したものとほぼ共通である。
そこで、本実施の形態では、BGA型配線基板の薄型化を工夫し、従来のBGA配線基板に替わり可撓性を示す薄膜の有機絶縁層18を挟んだ2層配線基板を採用したものである(すなわち、本例では2メタルBGA基板27という)。
まず、2メタルBGA基板27において、上下にポリイミド製の2層の有機絶縁層18、19を設け、上層の有機絶縁層18の中央部に開口を形成することで、積層チップを搭載するキャビティ(凹部)27Aを形成した構造となっている。
このように、配線基板内にキャビティを設け、ここに積層チップを配置することにより、キャビティ深さ分の薄型化を実現した。またキャビティ内に積層チップが収まっているために上方からのワイヤ長をより短くすることができる。
2メタルBGA基板27の上面には、キャビティ27Aの周辺に沿って、ワイヤボンディングを受ける端子(パッド)21が設けられ、この端子21は下面のBGAボール端子22に接続されるビアプラグ23が設けられている。なお本例において、配線層間の接続には100μm以下の微小径ビアホールを用いるものとし、これは例えばレーザによるドリル加工で容易に形成可能である。
また、コントローラチップ15及び配線基板26は、最上部のメモリチップ14上に接着層(フィルム)16を介して設けられ、図1に示したようにコントローラチップ15の4辺が配線基板26によって包囲される状態で配置され、金ワイヤ17によってボンディングされている。
そして、このモジュールの上部を、例えばモールド樹脂のような熱硬化形の封止樹脂(エポキシ封止材)25により被覆し、下面のBGAパッド22にBGAボール24を搭載することにより、図2に示す構造が完成する。
まずメモリチップを搭載するためのキャビティが設けられた2メタルBGA基板27を用意する。キャビティの形成方法は、パンチによる打ち抜き法やレーザによる樹脂除去法等が用いることができ、その工法は何ら限定されないものとする。
また、上下の配線層はビアプラグ23で電気的に接続されているが、ビアホール及びビアプラグの形成方法についても特に限定しないものとする。
また、逐次積層は熱負荷と積層圧を制御することにより数秒で完了すると生産性が向上する。また、上述したように同寸法のメモリチップを積層する場合、図2に示すようにワイヤボンディングパッドがそれぞれのメモリチップで露出するような寸法を考慮し、ずらして積層する。
そして、この配線基板26のデバイスホール20内にコントローラチップ15を実装する。
そして、この封止樹脂硬化後にBGA面にBGAボール24を搭載することで、本例の半導体装置が完成する。なお、適切な配線設計をすることで、格子状にBGAボールを搭載しても問題ない。
図示の半導体装置は、基本構成として、中継用の配線基板を兼用したBGA基板29と、このBGA基板29の下面(一方の面)に積層されるコントローラチップ15と、BGA基板29の上面(他方の面)に積層される複数のメモリチップ11〜14とを設けたものである。
BGA基板29の下面には配線基板層29Bとキャビティ29Aが形成され、このキャビティ29A内にコントローラチップ15が配置され、このコントローラチップ15の周囲に配置された配線基板層29Bの端子(パッド)とコントローラチップ15の端子がワイヤボンディングされている。また、キャビティ29Aは封止樹脂28にて封止されている。
また、BGA基板29の上面の端子と各メモリチップ11〜14の端子がワイヤボンディングされえている。
なお、その他の具体的な構成は図2に示す半導体装置と同様であるものとする。
まずコントローラチップ用のキャビティ29Aを有する2メタルBGA基板29を作製する。ここでは図2と同様に、配線層間の接続にはビアプラグ23を用いている。
そして、2メタルBGA基板29の上面に所望の容量を満足するメモリチップ11〜14を逐次積層し、その後、図2同様にワイヤボンディングにより接続し、封止樹脂25によりメモリチップを被覆する。
なお、コントローラチップ15はBGAボール24と同一面に存在するため、好ましくはディスペンスによりコントローラチップ部のみを封止樹脂28で封止する。この際、封止樹脂28は、プリント基板実装時を考慮して、BGAボール24の高さより低くしなければならない。よって、ディスペンス量と樹脂流れを制御する必要があり、適切な樹脂を選定しなければならない。
この後、コントローラチップの封止後にBGAボール24を搭載することで図3の半導体装置が完成する。
まず、12μm厚の銅と50μm厚のポリイミド18から成る2メタルBGA基板27を作製した。そして、レーザ加工を用いてφ50μmのビアホールの形成を行った。また20×10mmのキャビティの形成にもレーザを用いた。レーザによる窓枠加工によりキャビティを形成し、キャビティ底に相当する第二の有機絶縁層を加工せず残すこともレーザ光の強度調節を行うことによって可能である。また、公知の電解メッキ法とフォトリソグラフィによる銅配線エッチング、ソルダーマスク形成によって2メタルBGA基板27を作製した。
まず、実施例1同様の手順で12μm厚の銅と50μm厚のポリイミド18から成る2メタルBGA基板29を作製した。レーザ加工を用いてφ50μmのビアホールの形成を行った。また5×5mmのキャビティをレーザを用いて形成した。
一方、接続チップを用いた従来のSiPモジュールに比べ本例のSiPモジュールではワイヤ長が最大40%短く接続できるワイヤもあった。さらに本例では等長配線設計されているためにキャパシタンスの制御に効果的であった。
まず、SiPモジュールでは50μm厚のメモリチップ4枚と同じく50μmコントローラチップ1枚および配線基板ならびに2メタル配線基板で構成されており、SiPモジュール全体の総厚(BGAボール高さを除く)は、実施例1および実施例2で500μmを達成した。また、配線長に起因したキャパシタンスにおいても従来の同様のSiPモジュールと比較して66%〜83%軽減した。特に等長配線設計によりモジュールが構成されているため、入出力ピン間のキャパシタンスは15pF±5pFを実現した。また、実施例2では従来構造の接続チップおよび配線基板を用いていないために60%のコストで製造できた。
Claims (3)
- 情報信号の記憶機能を有するメモリチップと、前記メモリチップに対する情報信号の読み書きを制御するコントローラチップと、板厚が300μm以下の有機絶縁樹脂を構成材とする第1及び第2の有機配線基板とを有し、
前記第1の有機配線基板は、上下2層の有機絶縁層を含んで構成され、
前記上層の有機絶縁層の中央部に前記メモリチップと前記コントローラチップがそれらの順に積層して搭載されるキャビティが形成され、
前記第2の有機配線基板は、前記コントローラチップの周囲を包囲するようにして前記メモリチップ上に積層され、
前記メモリチップと前記コントローラチップとの間を前記第2の有機配線基板を介してワイヤボンディグにより電気的に接続し、
前記第1の有機配線基板と前記第2の有機配線基板との間をワイヤボンディグにより電気的に接続した、
ことを特徴とする半導体装置。 - 前記第1の有機配線基板は、硬化封止樹脂により被覆されたボールグリッドアレイ型であることを特徴とする請求項1記載の半導体装置。
- 前記メモリチップは複数有し、これら複数のメモリチップは、該メモリチップに設けられたボンディング端子が露出するようにメモリチップの積層方向と直交する方向に所定量ずらして積層されていることを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329216A JP4930699B2 (ja) | 2006-12-06 | 2006-12-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329216A JP4930699B2 (ja) | 2006-12-06 | 2006-12-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147226A JP2008147226A (ja) | 2008-06-26 |
JP4930699B2 true JP4930699B2 (ja) | 2012-05-16 |
Family
ID=39607106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329216A Expired - Fee Related JP4930699B2 (ja) | 2006-12-06 | 2006-12-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4930699B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5183186B2 (ja) * | 2007-12-14 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010021449A (ja) * | 2008-07-11 | 2010-01-28 | Toshiba Corp | 半導体装置 |
CN101866915B (zh) * | 2009-04-15 | 2015-08-19 | 三星电子株式会社 | 集成电路装置及其操作方法、存储器存储装置及电子系统 |
KR20100114421A (ko) * | 2009-04-15 | 2010-10-25 | 삼성전자주식회사 | 적층 패키지 |
JP5667381B2 (ja) | 2010-06-01 | 2015-02-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
JP2012093941A (ja) * | 2010-10-27 | 2012-05-17 | Disco Abrasive Syst Ltd | メモリカード |
JP2015046643A (ja) * | 2014-12-10 | 2015-03-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
WO2023223472A1 (ja) * | 2022-05-18 | 2023-11-23 | ウルトラメモリ株式会社 | 半導体モジュール及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502667A (en) * | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
JP2001077298A (ja) * | 1999-09-08 | 2001-03-23 | Mitsui High Tec Inc | マルチチップパッケージ |
JP2001291818A (ja) * | 2000-04-07 | 2001-10-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US6916682B2 (en) * | 2001-11-08 | 2005-07-12 | Freescale Semiconductor, Inc. | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing |
JP4504798B2 (ja) * | 2004-12-16 | 2010-07-14 | パナソニック株式会社 | 多段構成半導体モジュール |
-
2006
- 2006-12-06 JP JP2006329216A patent/JP4930699B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008147226A (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4191167B2 (ja) | メモリモジュールの製造方法 | |
KR101479461B1 (ko) | 적층 패키지 및 이의 제조 방법 | |
JP4930699B2 (ja) | 半導体装置 | |
JP4934053B2 (ja) | 半導体装置およびその製造方法 | |
JP5222509B2 (ja) | 半導体装置 | |
JP4068974B2 (ja) | 半導体装置 | |
TWI599009B (zh) | 半導體晶片封裝元件,半導體模組,半導體封裝元件之製造方法及半導體模組之製造方法 | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
US9209146B2 (en) | Electronic device packages having bumps and methods of manufacturing the same | |
JP2953899B2 (ja) | 半導体装置 | |
JPH11135670A (ja) | ボールグリッドアレイパッケージ | |
US8890333B2 (en) | Apparatus for stacked semiconductor chips | |
CN114695145A (zh) | 板级系统级封装方法及封装结构 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
JP5166903B2 (ja) | 半導体装置 | |
KR101046251B1 (ko) | 적층형 반도체 패키지 | |
CN112614830A (zh) | 一种封装模组及电子设备 | |
KR101089647B1 (ko) | 단층 패키지 기판 및 그 제조방법 | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
US8461696B2 (en) | Substrate for semiconductor package, semiconductor package including the same, and stack package using the semiconductor package | |
JP2005167286A (ja) | 半導体装置およびその製造方法 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
KR20070043390A (ko) | 노출부가 형성된 반도체 칩을 이용한 적층 패키지 | |
KR102549402B1 (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |