JP2015046643A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015046643A
JP2015046643A JP2014249977A JP2014249977A JP2015046643A JP 2015046643 A JP2015046643 A JP 2015046643A JP 2014249977 A JP2014249977 A JP 2014249977A JP 2014249977 A JP2014249977 A JP 2014249977A JP 2015046643 A JP2015046643 A JP 2015046643A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
semiconductor device
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014249977A
Other languages
English (en)
Inventor
英宏 竹嶋
Hidehiro Takeshima
英宏 竹嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2014249977A priority Critical patent/JP2015046643A/ja
Publication of JP2015046643A publication Critical patent/JP2015046643A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線基板上に積層搭載された複数の半導体チップが形成するオーバーハング部と配線基板との隙間において封止樹脂にボイドが発生するのを防止する。
【解決手段】半導体装置１０は、配線基板１１と第１の半導体チップ１２と第２の半導体チップ１３とを有する。配線基板は、第１の表面と第１の表面に形成された第１の凹所１１６とを含む。配線基板の第１の凹所が形成された部分は配線基板の周辺部分よりも薄い。第１の半導体チップは、配線基板の第１の表面上に搭載され、一つの縁が第１の凹所に隣接して配置される。第２の半導体チップは、第１の半導体チップ上に積層され、第１の半導体チップの縁から延びたオーバーハング部を形成する。第２の半導体チップは、配線基板に対向する第１の主面と、第１の主面の反対側の第２の主面と、第２の主面に形成された電極パッド１３１とを含む。電極パッドは、配線基板の第１の凹所と垂直方向に並んでいる。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、配線基板上に複数の半導体チップを積層したマルチチップパッケージタイプの半導体装置に関する。
従来の半導体装置として、配線基板上に複数の半導体チップを積層したマルチチップパッケージ（ＭＣＰ：Multi Chip Package）タイプの半導体装置が知られている。この種の半導体装置の中には、上側の半導体チップの一部が、下側の半導体チップよりも外側に突き出した（オーバーハングした）ものが存在する（例えば、特許文献１又は２参照）。
特開２００８−２３５４３１号公報 特開２００９−２１２４７４号公報
近年の携帯機器等の小型・薄型化の要請により、使用される半導体装置の薄型化が求められている。そして、この要求に応えるために、半導体チップの厚さも次第に薄くなってきた。その結果、上側の半導体チップが下側の半導体チップに対してオーバーハングしている半導体装置では、上側の半導体チップのオーバーハング部と配線基板との隙間も小さくなってきた。
ＭＣＰタイプの半導体装置では、積層された半導体チップの周囲を樹脂で封止する。ところが、上述したようにオーバーハング部と配線基板との隙間が小さくなると、モールド工程において、その部分での封止樹脂の流動性が低下し、ボイドが発生する可能性が高くなる。
このように、従来の半導体装置には、モールド工程においてボイドが発生するおそれがある、という問題点がある。
本発明の一実施の形態に係る半導体装置は、第１の表面と前記第１の表面に形成された第１の凹所とを含む配線基板であって、前記配線基板の前記第１の凹所の形成された部分が前記配線基板の周辺部分よりも薄く形成されている前記配線基板と、前記配線基板の前記第１の表面上に搭載された第１の半導体チップであって、前記第１の半導体チップの一つの縁が前記第１の凹所に隣接して配置された前記第１の半導体チップと、前記第１の半導体チップ上に積層された第２の半導体チップであって、前記第１の半導体チップの前記縁から延びたオーバーハング部を形成する前記第２の半導体チップと、を有し、前記第２の半導体チップは、前記配線基板に対向する第１の主面と、前記第１の主面の反対側の第２の主面と、前記第２の主面に形成された電極パッドとを含み、前記電極パッドは、前記配線基板の前記第１の凹所と垂直方向に並んでいる、ことを特徴とする。
また、本発明の他の実施の形態に係る半導体装置は、基材と前記基材上に形成された絶縁膜とを有する配線基板であって、前記絶縁膜が互いに離れた第１及び第２の開口を含み、前記第１の開口によって前記絶縁膜から露出するように前記基材上に形成された複数の接続パッドを含む前記配線基板と、前記配線基板上に搭載された第１の半導体チップであって、前記第１の半導体チップが平面視でその位置と前記第１の開口との間に前記第２の開口が挟まれる位置に配置されており、前記絶縁膜が前記第１の半導体チップと前記基材との間に存在している前記第１の半導体チップと、第２の半導体チップであって、前記第２の半導体チップの一部が前記絶縁膜の前記第２開口と垂直方向に並ぶように前記第１の半導体チップ上に積層されている第２の半導体チップと、を有することを特徴とする。
本発明によれば、第１の凹所又は第２の開口と第２の半導体チップとの間の隙間での封止樹脂の流動性を高め、ボイドの発生を防止することができる。
本発明の第１の実施の形態に係る半導体装置の概略構成を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の概略構成を示す平面図である。 図１及び図２に示す半導体装置の製造に用いられる配線母基板の概略構成を示す平面図である。 図３の配線母基板の拡大部分断面図である。 （ａ）〜（ｅ）は、図１及び図２に示す半導体装置の製造工程を示す工程図である。 図５（ｂ）の工程終了後の配線母基板の平面図である。 （ａ）〜（ｃ）は、図５（ｃ）の工程に含まれるモールド工程を説明するための工程図である。 モールド工程における溶融樹脂の流れを説明するための平面図である。 本発明の第２の実施の形態に係る半導体装置の概略構成を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の概略構成を示す平面図である。 本発明の第３の実施の形態に係る半導体装置の概略構成を示す平面図である。 図１１に示す半導体装置の製造に用いられる配線母基板の概略構成を示す平面図である。 本発明の第４の実施の形態に係る半導体装置の概略構成を示す平面図である。 本発明のその他の形態に係る半導体装置の概略構成を示す断面図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１及び図２は、それぞれ、本発明の第１の実施の形態に係る半導体装置の概略構成を示す断面図及び平面図である。なお、図２の平面図では封止樹脂（図１の１５）が省略されている。
図示の半導体装置１０は、配線基板１１、第１の半導体チップ１２、第２の半導体チップ１３、ワイヤ１４、封止樹脂１５及び半田ボール１６を有している。
配線基板１１は、例えば、略四角形の板状のガラスエポキシ基板であって、絶縁基材１１１と、その両面にパターン形成された配線層（図示せず）と、配線層を覆うように形成された絶縁膜１１２とを有している。配線基板１１の一面側の配線層には複数の接続パッド１１３が接続形成されている。また、配線基板１１の他面側の配線層には複数のランド部１１４が接続形成されている。複数の接続パッド１１３は、図２に示すように、配線基板１１の一面の周縁部近傍に配列形成されている。また、複数のランド部１１４は、配線基板１１の他面に格子状に配置されている。複数の接続パッド１１３と複数のランド部１１４とは、それらに連続する配線と絶縁基材１１１を貫くビア等により互いに接続されている。接続パッド１１３にはワイヤ１４が接続され、ランド部１１４には半田ボール１６が搭載される。
絶縁膜１１２は、例えばソルダーレジスト（ＳＲ）である。絶縁膜１１２は、予め定められた所定の領域を除いて配線基板１１の両面全面に形成される。換言すると、絶縁膜１１２は、その一部が所定の領域に関して除去されており、一つ以上の開口部を有している。例えば、配線基板１１の一面側には、開口部１１５，１１６が形成される。開口部１１５は、複数の接続パッド１１３が形成された領域及びその周辺領域を露出させる。また、開口部１１６は、後述する第２の半導体チップ１３のオーバーハング部（１３２）に対向する領域又はそれより広い領域を露出させる。配線基板１１の他面側においても、複数のランド部１１４をそれぞれ露出させる開口部が形成される。
第１の半導体チップ１２は、略四角形の板状で、一面側に所定の回路及び複数の電極パッド１２１が形成されている。複数の電極パッド１２１は、第１の半導体チップ１２の一辺に沿って配列形成されている。
第１の半導体チップ１２は、配線基板１１の一面側の中央付近で、図の左側に偏った位置に搭載されている。具体的には、第１の半導体チップ１２は、その一辺が開口部１１６の一辺に一致するように開口部１１６に隣接して配置されている。第１の半導体チップ１２の他面は、ダイアッタチフィルム（ＤＡＦ）等の接着部材１２２により配線基板１１の絶縁膜１１２が形成されている領域に接着固定される。
第２の半導体チップ１３は、第１の半導体チップ１２と同様に、略四角形の板状で、一面側に所定の回路及び複数の電極パッド１３１が形成されている。複数の電極パッド１３１は、第２の半導体チップ１３の一対の辺に沿って配列形成されている。
第２の半導体チップ１３は、第１の半導体チップ１２の上に、対応する辺同士が互いに平行となるように積層搭載されている。第２の半導体チップ１３は、第１の半導体チップ１２の電極パッド１２１が形成された領域を覆うことがないように、図の右側にずれて配置される。その結果、第２の半導体チップ１３の一部は、第１の半導体チップ１２に対して外側に突き出し、オーバーハング部１３２を形成する。ここでは、第２の半導体チップ１３は、第１の半導体チップ１２の一辺に垂直な方向に突き出すように配置されている。第２の半導体チップ１３の他面は、ダイアッタチフィルム（ＤＡＦ）等の接着部材１３３により第１の半導体チップ１２に接着固定される。
なお、第１の半導体チップ１２及び第２の半導体チップ１３の回路構成や機能は、本願発明とは無関係であり、電極パッドの数や配置は、上記例に限定されるものではない。例えば、第１の半導体チップ１２と第２の半導体チップ１３は、同一の構成であってもよい。
ワイヤ１４は、例えばＡｕ等の導電性金属からなる。ワイヤ１４は、複数の電極パッド１２１及び１３１とこれらに対応する接続パッド１１３との間を電気的に接続する。
封止樹脂１５は、絶縁性樹脂であって、配線基板１１の一方の面側を覆うように、第１の半導体チップ１２、第２の半導体チップ１３及びワイヤ１４を封止する。
本実施の形態では、第２の半導体チップ１３のオーバーハング部１３２に対向する領域には絶縁膜１１２が設けられていない（除去されている）。それゆえ、オーバーハング部１３２と配線基板１１との隙間を、絶縁膜１１２が存在する場合に比べて広くすることができる。これにより、封止樹脂１５を形成するモールド工程において、オーバーハング部１３２と配線基板１１との間での原料樹脂の流動性を向上させることができ、ボイドの発生を防止又は抑制することができる。
開口部１１６の平面形状を、オーバーハング部１３２の平面形状より広くし、特に、封止樹脂の注入方向（図２の上下方向）に広くすることで、オーバーハング部１３２と配線基板１１との間への樹脂充填をより良好に行うことができる。
また、絶縁基材１１１がガラスエポキシであるならば、封止樹脂１５と絶縁基材１１１との密着性は、封止樹脂１５と絶縁膜（ＳＲ）１１２との密着性よりも高い。したがって、オーバーハング部１３２に対向する領域に絶縁膜１１２が形成されている配線基板に比べて、本実施の形態の配線基板１１は、封止樹脂１５と絶縁基材１１１とが接触する面積が大きく、封止樹脂１５との密着強度が高い。これにより、オーバーハング部１３２と配線基板１１との間での封止樹脂１５の剥離が生じる可能性を低減でき、半導体装置の信頼性を向上させることができる。
次に、半導体装置１０の製造方法について説明する。
図３は、半導体装置１０の製造に用いられる配線母基板３０の概略構成を示す平面図である。
配線母基板３０は、位置決め穴３１が形成された枠部３２に囲まれた領域に、マトリクス状に配置された複数の製品形成部３３を有している。製品形成部３３の各々には、複数の接続パッド１１３や開口部１１６が形成されている。開口部１１６は、封止樹脂の注入方向（図の上下方向）に沿って延在するように形成されている。これら製品形成部３３が後にダイシングライン３４に沿って個々に切断され配線基板１１となる。
図４は、配線母基板３０の拡大部分断面図である。図４に示すように、配線母基板３０の両面には、絶縁膜１１２が形成されている。また、絶縁膜１１２は、接続パッド１１３及びランド部１１４を露出させる開口部の他、オーバーハング部１３２に対向する領域を囲む開口部１１６を有している。
絶縁膜１１２は、例えば、絶縁膜材料を全面に塗布し、乾燥及び露光によって硬化させて形成される。開口部となる部分は、露光されず、その後の現像により除去される。
なお、開口部１１６内には、配線パターンを配置しないことが望ましい。開口部１１６内に配線パターンを配置する場合には、接続パッド１１３と同様に、その表面にＮｉ及びＡｕメッキを形成することが望ましい。これらメッキを施しておくことにより、絶縁膜１１２で覆われていない場合でも、配線の信頼性を確保することができる。
次に、図５を参照して、配線母基板３０を用いた半導体装置１０の製造方法を工程順に説明する。
まず、図５（ａ）に示すように、図４の配線母基板３０上に、第１の半導体チップ１２及び第２の半導体チップ１３を順番に搭載する。第１の半導体チップ１２は、開口部１１６に隣接し、その一辺が開口部の一辺に重なるように、搭載される。第１の半導体チップ１２は、他面に設けられたＤＡＦ等の接着部材１２２により配線母基板３０に接着固定される。同様に、第２の半導体チップ１３は、他面に設けられたＤＡＦ等の接着部材１３３により第１の半導体チップ１２の一面に接着固定される。
第２の半導体チップ１３は、第１の半導体チップ１２の電極パッド１２１を露出させるように、また、オーバーハング部１３２が、開口部１１６内の領域の少なくとも一部の真上に位置するように積層される。このとき、オーバーハング部１３２が第１の半導体チップ１２に対して突き出す方向は、封止樹脂の注入方向に対して垂直な方向（図の右方向）である。
オーバーハング部１３２を開口部１１６内の領域の真上に位置させたことで、オーバーハング部１３２とそれに対向する配線母基板３０との間の距離を、絶縁膜１１２の厚み分だけ拡げることができる。これにより、後の封止樹脂の充填を容易にすることができる。
次に、図５（ｂ）に示すように、第１の半導体チップ１２の電極パッド１２１と対応する接続パッド１１３との間、及び第２の半導体チップ１３の電極パッド１３１と対応する接続パッド１１３との間を、それぞれワイヤ１４により接続する。ワイヤ１４は例えばＡｕからなり、ワイヤ１４を用いた結線には、図示しないワイヤボンディング装置を用いることができる。結線は、例えば、超音波熱圧着法を用いたボールボンディングにより行われる。具体的には、溶融によりボールが形成されたワイヤ１４の先端を電極パッド１２１又は１３１上に超音波熱圧着し、ワイヤ１４が所定のループ形状を描くように、ワイヤ１４の後端を対応する接続パッド１１３上に超音波熱圧着する。図６に、図５（ｂ）に示す工程終了後の配線母基板３０の平面図を示す。
次に、図５（ｃ）に示すように、配線母基板３０の一面側に、一括モールドによって封止樹脂１５を形成する。一括モールドについては、図７を参照して後述する。
次に、図５（ｄ）に示すように、配線母基板３０の他面側のランド部１１４にそれぞれ半田ボール１６を搭載する。これらの半田ボール１６が、半導体装置１０の外部端子として利用される。
半田ボール１６の搭載は、例えば、複数のランド部１１４に対応して配列形成された複数の吸着孔を備える図示しない吸着機構を用いて行うことができる。この場合、吸着機構に複数の半田ボール１６を吸着保持させ、保持された半田ボール１６にフラックスを転写形成して、配線母基板３０のランド部１１４に一括搭載する。その後、リフロー処理により、半田ボール１６とランド部１１４との間を接続固定する。
次に、図５（ｅ）に示すように、封止樹脂１５をダイシングテープ５１に接着し、封止樹脂１５及び配線母基板３０をダイシングテープ５１に支持させる。それから図示しないダイシングブレードを用いて、配線母基板３０及び封止樹脂１５をダイシングライン３４に沿って縦横に切断する。これにより、配線母基板３０は、製品形成部３３毎に個片化される。その後、個片化された製品形成部３３及び封止樹脂１５をダイシングテープ５１からピックアップすることで、図１に示すような半導体装置１０が得られる。
次に、図７を参照して、封止樹脂１５を形成する一括モールドについて説明する。なお、図７では、図６の上下方向に平行でかつオーバーハング部１３２を通る切断線による切断面が示されている。
一括モールドには、例えば、トランスファーモールド装置が用いられる。
まず、図７(ａ）に示すように、トランスファーモールド装置の上型７１と下型７２とにより形成されるキャビティ７３内にワイヤ１４による結線までの工程が終了した配線母基板３０を配置する。
次に、図７（ｂ）に示すように、プランジャー７４に、熱硬化性のエポキシ樹脂等の原料タブレット７５をセットし、上型７１と下型７２とを型締めする。
次に、図７（ｃ）に示すように、プランジャー７４により原料タブレット７５を加圧、溶融させ、カル７６からランナ７７及びゲート７８を通してキャビティ７３内に溶融樹脂７９を圧入する。溶融樹脂７９は、ゲート７８からエアベント８０へ向かって、即ち、図７（ｃ）の右側から左側に向かって流動する。
図８に、キャビティ７３内に充填された状態の溶融樹脂７９の平面図を示す。溶融樹脂７９は、図の下方のカル７６からランナ７７及びゲート７８を通り、キャビティ７３に流入する。キャビティ７３内で、溶融樹脂７９は、図の下から上に向かって略真っ直ぐに進む。
図７（ｃ）に戻ると、オーバーハング部１３２は、図の裏面側から表面側に向かって突き出しており、この突出方向は、溶融樹脂７９の流動方向に対して略垂直である。また、第１の半導体チップ１２の開口部１１６に隣接する一辺は、溶融樹脂７９の流動方向に対して略平行である。つまり、オーバーハング部１３２と配線母基板３０との間の隙間は、溶融樹脂７９の流動方向に沿って配置されている。その結果、オーバーハング部１３２と配線母基板３０との間への溶融樹脂７９の流入、及びそこからの流出を妨げる要因はほとんど存在せず、容易に流入及び流出が可能である。さらに、オーバーハング部１３２の直下には、絶縁膜１１２が設けられていない（除去されている）ので、オーバーハング部１３２と配線母基板３０との間の隙間が広く、溶融樹脂７９の流動性も高い。これらにより、モールド工程において、オーバーハング部１３２と配線母基板３０の間でのボイドの発生を防止することができる。
（第２の実施の形態）
図９及び図１０は、それぞれ、本発明の第２の実施の形態に係る半導体装置１０−１の概略構成を示す断面図及び平面図である。ここで、第１の実施の形態に係る半導体装置１０と同一の部材には同一の参照符号を付与し、その説明を省略する。
半導体装置１０−１は、第１の実施の形態に係る半導体装置１０と略同一に構成されているが、配線基板１１−１の一面側に形成された絶縁膜１１２−１が、配線基板１１の一面側に形成された絶縁膜１１２の開口部１１６よりも大きい開口部１１６−１を有している点で異なっている。
開口部１１６−１は、第１の半導体チップ１２の開口部１１６−１に隣接する一辺に沿った方向（図１０の上下方向）のみならず、それに垂直な方向（図１０の右方向）へも、開口部１１６より拡大されている。換言すると、開口部１１６−１は、封止樹脂１５の充填方向に沿った方向のみならず、オーバーハング部１３２が突き出す方向へも、開口部１１６より拡大されている。
より広い開口部１１６−１を設けたことで、開口部１１６−１による段差部分とオーバーハング部１３２の縁との距離を広げることにより、オーバーハング部１３２と配線基板１１−１との間への溶融樹脂７９の流入及びそこからの流出をより容易にすることができ、ボイドの発生防止効果を高めることができる。
（第３の実施の形態）
図１１は、本発明の第３の実施の形態に係る半導体装置１０−２の概略構成を示す断面図である。また、図１２は、半導体装置１０−２の製造に用いられる配線母基板３０−２の平面図である。
半導体装置１０−２は、第１の実施の形態に係る半導体装置１０と略同一に構成されているが、配線基板１１−２の一面側に形成された絶縁膜１１２−２が、第１の半導体チップ１２の辺であって開口部１１６−１に隣接する一辺に沿った方向（封止樹脂１５の充填方向、即ち、図１０の上下方向）に沿って、その一辺に直交する一方の辺から他方の辺まで達する開口部１１６−２を有している点で異なっている。
図１２から理解されるように、半導体装置１０−２の製造に使用される配線母基板３０−２には、開口部１１６−２が、モールド工程において使用される金型のゲート側からエアベント側へ向かう方向（図の上下方向）に沿って、複数の製品形成部３３にまたがって形成されている。これにより、溶融樹脂７９は開口部１１６−２に沿って容易に流動でき、さらに良好にオーバーハング部１３２と配線母基板３０−２との間へ流入し、そこから流出することができる。これにより、オーバーハング部１３２と配線母基板３０−２との隙間でのボイドの発生を防止する効果をより向上させることができる。
（第４の実施の形態）
図１３は、本発明の第４の実施の形態に係る半導体装置１０−３の概略構成を示す平面図である。
この半導体装置１０−３では、第２の半導体チップ１３−３が、第１の半導体チップ１２の略平行な二辺に対して略垂直な方向（図の左右両側）へそれぞれ突き出した２つのオーバーハング部１３２−１，１３２−２を形成するように、第１の半導体チップ１２の上に積層搭載されている。これら２つのオーバーハング部１３２−１，１３２−２の突出方向は、ともに封止樹脂１５の充填方向に対して垂直な方向である。
配線基板１１−３の一面側に形成された絶縁膜１１２−３は、オーバーハング部１３２−１，１３２−２の直下の領域には設けられていない（除去されている）。オーバーハング部１３２−１，１３２−２に対向する領域の開口部１１６−３，１１６−４は、封止樹脂１５の充填方向に沿う方向に関して、オーバーハング部１３２−１，１３２−２よりも広い。
本実施の形態においても、オーバーハング部１３２−１，１３２−２の各々と配線基板１１−３との隙間での溶融樹脂７９の流動性は高く、ボイドの発生が防止される。また、開口部の数が増え、その総面積が増加したことで、配線基板１１−３と封止樹脂１５との密着性が向上し、半導体装置１０−３の信頼性も向上する。
以上、本発明者によってなされた発明をいくつかの実施の形態に即して具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更・変形が可能であることは言うまでもない。
例えば、上記実施の形態では、第１の半導体チップ１２がフェースアップ搭載されている場合について説明したが、図１４に示すように、第１の半導体チップ１２はフェースダウン搭載されてもよい。この場合、第１の半導体チップ１２の電極パッド１２１と配線基板１１の対応する接続パッド１１３との間はバンプ１４０を用いて接続することができる。また、第１の半導体チップ１２と配線基板１１との間の隙間にはアンダーフィル１４１（又はＮＣＰ：非導体ペースト）が充填される。
第１の半導体チップ１２がフェースダウン搭載されたものであっても、第２の半導体チップ１３が第１の半導体チップ１２に対して側方に突き出してオーバーハング部１３２を形成していれば、本発明を適用することができる。
また、上記実施の形態では、２個の半導体チップを配線基板上に積層搭載する場合について説明したが、３個以上の半導体チップを配線基板上に積層搭載する半導体装置であっても、配線基板に対向するオーバーハング部が形成される半導体装置であれば、本発明を適用することができる。
さらに、上記実施の形態では半田ボールが搭載されたＢＧＡ（ボールグリッドアレイ）型の半導体装置について説明したが、本発明はＬＧＡ（ランドグリッドアレイ）型の半導体装置にも適用することができる。
さらにまた、上記実施の形態では、ガラスエポキシ基材を有する配線基板を備える半導体装置ついて説明したが、本発明は、ポリイミド基材を有するフレキシブル配線基板を備える半導体装置に適用することもできる。
１０，１０−１，１０−２，１０−３ 半導体装置
１１，１１−１，１１−２，１１−３ 配線基板
１２ 第１の半導体チップ
１３，１３−３ 第２の半導体チップ
１４ ワイヤ
１５ 封止樹脂
１６ 半田ボール
１１１ 絶縁基材
１１２，１１２−１，１１２−２，１１２−３ 絶縁膜
１１３ 接続パッド
１１４ ランド部
１１５，１１６，１１６−１，１１６−２，１１６−３，１１６−４ 開口部
１２１ 電極パッド
１２２ 接着部材
１３１ 電極パッド
１３２，１３２−１，１３２−２ オーバーハング部
１３３ 接着部材
３０，３０−２ 配線母基板
３１ 位置決め穴
３２ 枠部
３３ 製品形成部
３４ ダイシングライン
５１ ダイシングテープ
７１ 上型
７２ 下型
７３ キャビティ
７４ プランジャー
７５ 原料タブレット
７６ カル
７７ ランナ
７８ ゲート
７９ 溶融樹脂
１４０ バンプ
１４１ アンダーフィル

Claims (13)

  1. 第１の表面と前記第１の表面に形成された第１の凹所とを含む配線基板であって、前記配線基板の前記第１の凹所の形成された部分が前記配線基板の周辺部分よりも薄く形成されている前記配線基板と、
    前記配線基板の前記第１の表面上に搭載された第１の半導体チップであって、前記第１の半導体チップの一つの縁が前記第１の凹所に隣接して配置された前記第１の半導体チップと、
    前記第１の半導体チップ上に積層された第２の半導体チップであって、前記第１の半導体チップの前記縁から延びたオーバーハング部を形成する前記第２の半導体チップと、を有し、
    前記第２の半導体チップは、前記配線基板に対向する第１の主面と、前記第１の主面の反対側の第２の主面と、前記第２の主面に形成された電極パッドとを含み、
    前記電極パッドは、前記配線基板の前記第１の凹所と垂直方向に並んでいる、
    ことを特徴とする半導体装置。
  2. 前記第２の半導体チップの前記オーバーハング部は、前記配線基板の前記第１の凹所と実質的にサイズが等しいこと特徴とする請求項１に記載の半導体装置。
  3. 前記第２の半導体チップの前記オーバーハング部は、前記配線基板の前記第１の凹所と垂直方向に並んでいること特徴とする請求項１に記載の半導体装置。
  4. 前記配線基板の前記第１の凹所は、前記第２の半導体チップの前記オーバーハング部よりもサイズが大きいことを特徴とする請求項１に記載の半導体装置。
  5. 前記配線基板は、基材と前記基材上に形成された絶縁膜とを含み、前記第１の凹所は前記絶縁膜に形成されて前記基材の表面を露出させることを特徴とする請求項１に記載の半導体装置。
  6. 前記配線基板の前記第１の表面上に形成されて前記第１の半導体チップと前記第２の半導体チップを覆う封止樹脂をさらに有し、前記第１の凹所が前記封止樹脂によって埋められていることを特徴とする請求項１に記載の半導体装置。
  7. 前記第１の凹所は、前記配線基板の第１の縁と平行に形成され、かつ、前記第１の縁に直交する前記配線基板の第２の縁から前記第１の縁に直交する前記配線基板の第３の縁まで連続して形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記配線基板は、前記第１の表面に形成された第２の凹所と、前記第２の凹所に形成された接続パッドとを含み、
    前記第２の凹所は、平面視で、その位置と前記第１の半導体チップとの間に前記第１の凹所が挟まれる位置に配置され、
    前記接続パッドは、前記第２半導体チップの電極パッドに電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  9. 前記第１の半導体チップは、前記配線基板に対向する第３の主面と、前記第３の主面に形成された第２の電極パッドとを含むことを特徴とする請求項８に記載の半導体装置。
  10. 基材と前記基材上に形成された絶縁膜とを有する配線基板であって、前記絶縁膜が互いに離れた第１及び第２の開口を含み、前記第１の開口によって前記絶縁膜から露出するように前記基材上に形成された複数の接続パッドを含む前記配線基板と、
    前記配線基板上に搭載された第１の半導体チップであって、前記第１の半導体チップが平面視でその位置と前記第１の開口との間に前記第２の開口が挟まれる位置に配置されており、前記絶縁膜が前記第１の半導体チップと前記基材との間に存在している前記第１の半導体チップと、
    第２の半導体チップであって、前記第２の半導体チップの一部が前記絶縁膜の前記第２開口と垂直方向に並ぶように前記第１の半導体チップ上に積層されている第２の半導体チップと、
    を有することを特徴とする半導体装置。
  11. 前記絶縁膜の前記第２の開口は、前記第２の半導体チップの前記一部よりもサイズが大きいことを特徴とする請求項１０に記載の半導体装置。
  12. 前記第２の開口は前記配線基板の前記基材の縁の一つに達していることを特徴とする請求項１０に記載の半導体装置。
  13. 前記第２の半導体チップは、前記配線基板に対向する第１の主面と、前記第１の主面の反対側の第２の主面と、前記第２の主面上に形成された複数の電極パッドとを含み、前記複数の電極バッドは前記第２の開口と垂直方向に並び、前記複数の電極パッドの各々はボンディングワイヤを介して前記複数の接続パッドのいずれかに電気的に接続されていることを特徴とする請求項１０に記載の半導体装置。
JP2014249977A 2014-12-10 2014-12-10 半導体装置 Pending JP2015046643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014249977A JP2015046643A (ja) 2014-12-10 2014-12-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249977A JP2015046643A (ja) 2014-12-10 2014-12-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010126078A Division JP5667381B2 (ja) 2010-06-01 2010-06-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015046643A true JP2015046643A (ja) 2015-03-12

Family

ID=52671864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249977A Pending JP2015046643A (ja) 2014-12-10 2014-12-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2015046643A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299431A (ja) * 1999-04-14 2000-10-24 Sharp Corp 半導体装置及びその製造方法
JP2004273963A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法
US20070132084A1 (en) * 2005-11-22 2007-06-14 Siliconware Precision Industries Co., Ltd. Multichip stacking structure
JP2008147226A (ja) * 2006-12-06 2008-06-26 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2009152262A (ja) * 2007-12-19 2009-07-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2011253900A (ja) * 2010-06-01 2011-12-15 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299431A (ja) * 1999-04-14 2000-10-24 Sharp Corp 半導体装置及びその製造方法
JP2004273963A (ja) * 2003-03-12 2004-09-30 Renesas Technology Corp 半導体装置
JP2005340415A (ja) * 2004-05-26 2005-12-08 Sony Corp 半導体パッケージ及びその製造方法
US20070132084A1 (en) * 2005-11-22 2007-06-14 Siliconware Precision Industries Co., Ltd. Multichip stacking structure
JP2008147226A (ja) * 2006-12-06 2008-06-26 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2009152262A (ja) * 2007-12-19 2009-07-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2011253900A (ja) * 2010-06-01 2011-12-15 Elpida Memory Inc 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US11990382B2 (en) Fine pitch BVA using reconstituted wafer with area array accessible for testing
US8786102B2 (en) Semiconductor device and method of manufacturing the same
US9418968B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US20120326288A1 (en) Method of assembling semiconductor device
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
US20130137217A1 (en) Method of manufacturing semiconductor device
US20220392846A1 (en) Semiconductor package
JP5667381B2 (ja) 半導体装置及びその製造方法
JP2012230981A (ja) 半導体装置及びその製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2012028513A (ja) 半導体装置及びその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2015046643A (ja) 半導体装置
JP2014082302A (ja) 半導体装置
WO2014103855A1 (ja) 半導体装置およびその製造方法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2012064751A (ja) 配線基板及びそれを用いた半導体装置の製造方法
JP2013143524A (ja) 半導体装置およびその製造方法
JP2014033145A (ja) 半導体装置
JP2010114464A (ja) 半導体装置及びその製造方法
JP2015211059A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150327

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161227