JP2010114464A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010114464A JP2010114464A JP2010007865A JP2010007865A JP2010114464A JP 2010114464 A JP2010114464 A JP 2010114464A JP 2010007865 A JP2010007865 A JP 2010007865A JP 2010007865 A JP2010007865 A JP 2010007865A JP 2010114464 A JP2010114464 A JP 2010114464A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring block
- electrode
- electrodes
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Abstract
【課題】半導体装置の薄型化を図る。
【解決手段】半導体装置は、第1の面及び第1の面の反対側になる第2の面並びにこれらの面を繋ぐ複数の側面とを有する半導体チップと、半導体チップの第1の面に設けられた複数の電極と、第1の面及び第1の面の反対側になる第2の面にそれぞれ電極を有する配線ブロックであって、配線ブロックの第1の面及び第2の面の電極は配線ブロックを貫通して設けられる導体によって電気的に接続され、かつ配線ブロックの第1の面の複数の電極は半導体チップの第1の面の電極の一部の配列に対応している配線ブロックとを有し、配線ブロックは第1の面の電極が半導体チップの第1の面の電極に電気的に接続され、配線ブロックは第2の面が露出するように半導体チップの第1の面側に設けられた絶縁性の樹脂からなる封止体で側面が覆われていることを特徴とする。
【選択図】図40
【解決手段】半導体装置は、第1の面及び第1の面の反対側になる第2の面並びにこれらの面を繋ぐ複数の側面とを有する半導体チップと、半導体チップの第1の面に設けられた複数の電極と、第1の面及び第1の面の反対側になる第2の面にそれぞれ電極を有する配線ブロックであって、配線ブロックの第1の面及び第2の面の電極は配線ブロックを貫通して設けられる導体によって電気的に接続され、かつ配線ブロックの第1の面の複数の電極は半導体チップの第1の面の電極の一部の配列に対応している配線ブロックとを有し、配線ブロックは第1の面の電極が半導体チップの第1の面の電極に電気的に接続され、配線ブロックは第2の面が露出するように半導体チップの第1の面側に設けられた絶縁性の樹脂からなる封止体で側面が覆われていることを特徴とする。
【選択図】図40
Description
本発明は半導体装置及びその製造方法に関する。
半導体装置の小型化を図る製品構造として、パッケージが半導体チップの大きさと一致または近似する半導体装置、いわゆるチップサイズパッケージ(以下、CSPと呼称)が知られている(例えば、特許文献1、2)。
特許文献1には、シリコンウエハと多層配線基板をバンプ接合法により接合し、多層配線基板の貫通孔からノズルによりエポキシ樹脂をウエハと多層配線基板のすき間に注入し、加熱して硬化させ、その後、ウエハと多層配線基板をダイシングにより個々のチップに切断してCSP型の半導体装置を製造する方法が記載されている。
特許文献2には、半導体ウエーハの良品半導体チップ上のみにチップと同等あるいはより小さいインターポーザを重ね、インターポーザのインナーバンプと良品半導体チップの電極を接合し、半導体ウエーハを切り離してCSP型の半導体装置を製造する方法が記載されている。
一方、半導体装置の薄型及び小型化を図る製品構造として、絶縁性樹脂からなるフィルム状の配線基板上に半導体チップを整列配置固定し、その後半導体チップの電極と配線基板の電極を導電性のワイヤで接続し、ついで半導体チップ及びワイヤ等を絶縁性の樹脂で覆い、樹脂層を配線基板共々縦横に切断して複数の半導体装置を製造する技術が知られている(例えば、特許文献3)。特許文献3の半導体装置はフィルム状の配線基板の下面にバンプ電極を有するBGA(ボール・グリッド・アレイ)構造になっている。
本出願人においても、CSP構造及びBGA構造の半導体装置のさらなる薄型化及び小型を進めている。従来構造のように、半導体チップまたは半導体ウエハと配線基板またはインターポーザを重ねる構造では配線基板やインターポーザが厚いことから薄型化が達成し難い。
本発明の目的は、薄型の半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明の半導体装置は、第1の面及び前記第1の面の反対側になる第2の面並びにこれらの面を繋ぐ複数の側面とを有する半導体チップと、前記半導体チップの前記第1の面に設けられた複数の電極と、第1の面及び前記第1の面の反対側になる第2の面にそれぞれ電極を有する配線ブロックであって、前記配線ブロックの前記第1の面及び前記第2の面の電極は前記配線ブロックを貫通して設けられる導体によって電気的に接続され、かつ前記配線ブロックの前記第1の面の複数の電極は前記半導体チップの第1の面の電極の一部の配列に対応している前記配線ブロックとを有し、前記配線ブロックは第1の面の前記電極が前記半導体チップの第1の面の前記電極に電気的に接続され、前記配線ブロックは第2の面が露出するように前記半導体チップの第1の面側に設けられた絶縁性の樹脂からなる封止体で側面が覆われていることを特徴とする。
本発明によれば、半導体装置の薄型化を図ることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図8は本発明の実施例1の半導体装置に係わる図である。図1乃至図3は半導体装置の構造に係わる図、図4乃至7は半導体装置の製造方法に係わる図、図8は半導体装置の実装状態を示す断面図である。図9乃至図11は本実施例1の変形例の半導体装置を示す図である。
本実施例1の半導体装置1は図1乃至図3に示すような構造になっている。図1は半導体装置の斜視図、図2(a),(b)は半導体装置の平面図及び底面図、図3は図2(a)のA−A線に沿う断面図である。
本実施例1の半導体装置1は、図1乃至図3に示すように、六面体(直方体)となり、上面は半導体チップ2の第2の面2bで形成されている。半導体チップ2の電極3を有する第1の面2aは、図3に示すように下方を向き、絶縁性の樹脂で形成される樹脂体4に覆われている。各電極3はそれぞれ独立した電極板5に接続されている。即ち、1個の電極3は1個の電極板5に接続される構成になっている。電極3は、例えば、半田ボールで形成されたバンプ電極となり、電極板5に半田ボールが接触した状態で一時加熱(リフロー)されることによって半田で電極板5に接続される。電極3が形成される半導体チップ2の表面には図示しないが下地電極が形成されている。
電極板5は、金属板、例えば、銅板あるいは42アロイ等の鉄−ニッケル合金板で形成されている。また、電極板5の表面には、図示はしないが半田等との濡れ性が良好な金属層(メッキ膜)が形成されている。電極板5は、例えば、厚さ50〜100μmと薄くなっている。
電極板5は、図3に示すように、その第1の面5aが上を向き、半導体チップ2の第1の面2aに平行に対峙し、かつ前記電極3に接続されている。電極板5の第2の面5bは下方を向き、六面体の下面を形成し、かつ外部電極端子を形成している。本実施例1の半導体装置1では、図2(b)に示すように、電極板5は2列3行、合計で6個配置されている。また、各電極板5の第2の面5bは同一平面上に位置している。電極板5と電極板5との間の隙間は樹脂体(封止体)4を構成する樹脂で埋まっている。
2列3行に配列される電極板5の行方向に沿う六面体の側面は、樹脂体4の側面で形成され、列方向に沿う六面体の側面は3個の電極板5の側面と樹脂体4の側面で形成されている。従って、半導体装置1のパッケージは、半導体チップ2、電極板5及び樹脂体4で形成され、前述のように六面体となっている。これは、後述するが、半導体装置1の製造において、半導体ウエハに重ねて電極板5を固定し、電極板5と半導体ウエハとの間に絶縁性の樹脂を埋め込んで樹脂層を形成し、その後半導体ウエハを樹脂とともに、縦横に切断することによって製造するためである。
半導体装置1の下面、即ち、六面体からなるパッケージの下面は、6枚の電極板5の第2の面5bと、樹脂体4の下面とで形成されている。この樹脂体4の下面と電極板5の第2の面5bも同一面となっている。
半導体装置1の高さ(厚さ)は、半導体チップ2の厚さ、電極3の厚さ及び電極板5の厚さの和となり、半導体装置1の薄型化が達成できる。例えば、半導体チップ2の厚さは50〜200μm程度の厚さとなり、電極板5に接続された電極3部分の厚さは25μm程度(半田ボール直径が30μmの場合)となり、電極板5の厚さは50〜100μmとなる。従って、半導体装置1は0.125mmから0.325mmの厚さとなり、薄型になる。
電極板5の大きさは、電極3の大きさよりも0.05mmとわずかに大きくなり、電極3との接続を確実なものとしている。
また、半導体装置1の平面方向の大きさは、半導体チップ2の大きさとなり、CSP構造となり、小型になっている。半導体装置1は図3に示すように、樹脂体4の下面に電極板5の下面を露出するLGA(Land Grid Array )構造になっている。
図8は半導体装置1を実装基板10に実装した状態を示す。実装基板10の上面にはランド11が複数設けられている。ランド11は、半導体装置1の電極板5に対応して配列されている。半導体装置1の実装においては、実装基板10のランド11上に半田等の接合材12を印刷等の方法によって予め設けておく。その後、ランド11上に電極板5が載るように位置決めして半導体装置1を実装基板10上に載置する。つぎに、一時的加熱(リフロー)によって前記接合材12を溶かし、接合材12によってランド11と電極板5の接続を行う。これにより、半導体装置1は実装基板10に実装されることになる。
実装基板10において、半導体装置1は薄くかつ小型であることから、実装面積が小さくなる。この結果、実装基板の小型化を図ることができ、この実装基板が組み込まれる電子装置の小型化が達成できる。また、半導体装置1を多数実装する電子装置の場合、半導体装置1の実装面積の縮小から使用しない空き領域の面積が広くなる。そこで、前記空き領域に半導体装置1や他の電子部品を搭載することも可能になる。この結果、電子装置のさらなる多機能化や性能向上化が達成可能になる。
つぎに、半導体装置1の製造方法について、図4乃至図7を参照して説明する。半導体装置1の製造では、回路素子を縦横に整列配置形成した半導体ウエハと、この半導体ウエハと略同じ程度の大きさの四角形の金属板を準備する。金属板としては、半導体装置の外部電極端子として使用できる金属であるならばいずれでもよい。本実施例1では、例えば、銅あるいは鉄−ニッケル合金の板を使用する。また、金属板22はその表面に所定の図示しないメッキ膜が形成されている。このメッキ膜は半田等との接合性を良好にするための層であり、例えば、金メッキ膜となっている。金属板22としては、50〜100μm程度の厚さのものを使用する。
つぎに、図4(a)に示すように、矩形条状の枠20に張られた緊張状態のテープ21の上面に金属板22を図示しない接着剤で貼り付ける。
つぎに、図4(b)に示すように、ダイシングブレード23で金属板22を縦横に切断して溝19を形成し、溝19に囲まれた四角形状の電極板5を形成する。この切断では、ダイシングブレード23は金属板22を完全に分断するが、テープ21は分断せず、ダイシングブレード23の先端はテープ21の表面または途中深さまでになるように制御する。図5は金属板22を分断して形成された電極板5を示す平面図である。ダイシングブレード23の幅を変えることによって、隣接する電極板5の間隔を変更することができる。また、ダイシングブレード23による切断線の間隔を変えることによって電極板5の縦横の長さを変更することができる。なお、図5に示すように、枠20には枠20の搬送時あるいは枠20の位置決め時に使用されるガイド孔20aが設けられている。
この金属板22の分断によって、テープ21上には複数枚の電極板5によって製品形成部24が形成される。製品形成部24は2行3列の電極板5で形成される。図5の左上の3箇所に黒塗りのパターンで製品形成部24を示してある。製品形成部24は、縦横に整列配置されている。
つぎに、図4(c)乃至図6に示すように、電極板5群上に半導体ウエハ25を重ねる。半導体ウエハ25の第1の面2aには所望の回路素子が縦横に整列配置されている。回路素子には製品形成部24が対応し、製品形成部24の各電極板5は、図4(c)に示すように、回路素子の各電極3に対応している。図示しないが、回路素子の各電極3の下には下地電極が設けられている。
図6に示す半導体ウエハ25において、最も小さい四角形が電極3が設けられる下地電極2fである。2列3行、合計6個の下地電極2fが、図5に示す製品形成部24の各電極板5に対面することになる。なお、下地電極を単に電極と呼称する場合もある。
また、図7は、下面に真空吸引孔27を複数有するコレット28で大口径の半導体ウエハ25を真空吸着保持して、上面に真空吸引孔31を複数有する支持テーブル30上のテープ21上に半導体ウエハ25を供給する模式的断面図である。支持テーブル30の上面には複数の真空吸引孔31が設けられていて、これら複数の真空吸引孔31による真空吸着によってテープ21上の各電極板5を支持テーブル30に吸引保持するようになっている。
また、製品形成部24群に半導体ウエハ25を位置決め配置して重ねた状態では、図4(c)に示すように、各電極3は電極板5から外れることなく確実に電極板5に重なることになる。この状態で一時的に加熱(リフロー)を行い、各電極3を電極板5に接続する。これにより、半導体ウエハ25は電極板5に接着される。
つぎに、図4(d)に示すように、半導体ウエハ25とテープ21との隙間、厳密には半導体ウエハ25とテープ21との隙間、及び電極板5と半導体ウエハ25との間に、図示しないディスペンサ等によって絶縁性の樹脂を充填して隙間を埋める。樹脂は、例えば、エポキシ樹脂を使用する。隙間は薄いことから、必要ならばテープ21等を真空下におき、確実に樹脂で隙間を塞ぐようにしてもよい。樹脂充填後、所定の温度でキュアーして樹脂を硬化させて樹脂層33を形成する。
つぎに、図4(e)に示すように、半導体ウエハ25の上面からテープ21の表面まで到達するように縦横に分離溝34を形成する。分離溝34はエッチングあるいはダイシングブレードによる切断で形成する。ダイシングブレードによる切断の場合、ダイシングブレードで半導体ウエハ25及び樹脂層33を完全に分断するが、テープ21は分断せず、ダイシングブレードの先端はテープの表面または途中深さまでになるように制御する。
エッチングの場合は、半導体ウエハ25の表面にレジストによって所定パターンのエッチング用マスクを形成し、このマスクを用いて半導体ウエハ25及び樹脂層33を順次所定のエッチング液を使用してエッチングする。
分離溝34の形成によって、半導体ウエハ25は半導体チップ2となり、樹脂層33は樹脂体(封止体)4となり個片化され、テープ21に貼り付いた状態の半導体装置1が複数製造される。そこで、テープ21を除去することによって、図4(f)に示すように、複数の半導体装置1が製造される。
本実施例1では、ダイシングブレード23の幅を選定し、列方向に沿う分離溝34の壁面に電極板5の端面が露出するようにし、行方向に沿う分離溝34には電極板5が露出しないようにした。これにより、図1に示すように、樹脂体4の1側面には電極板5の側面が露出し、樹脂体4の1側面には電極板5が露出せず樹脂体4を構成する樹脂のみが露出するようになる。
図9(a),(b)は本実施例1の変形例1、2である半導体装置を示す断面図である。図9(a)は変形例1による半導体装置1である。実施例1の半導体装置1の製造において、分離溝34の幅を狭くし、隣接する製品形成部24の間の電極板5と電極板5との間の樹脂のみを切断することにより、図9(a)に示すような側面に電極板5が露出しない半導体装置1を製造することができる。
半導体装置1の実装において、樹脂体4の側面に電極板5が露出しない場合には、隣に実装される電子部品(含む半導体装置)との間のショート不良の発生を考慮する必要がないことから、樹脂体4の側面に電極板5が露出する構造に比較してより近接して実装することが可能になる。これは、電子部品の実装面積の縮小または実装基板の小型化に繋がる。
図9(b)の半導体装置1は、電極板5の第2の面5bに半田ボール等からなる突起電極(バンプ電極)35を形成した例(変形例2)である。即ち、実施例1の半導体装置1の製造における分離溝の形成前に電極板5の第2の面5bに突起電極(バンプ電極)35を形成する。即ち、図4(d)に示すように、電極板5と電極3の接続を行った後、テープ21を剥がす。つぎに、露出した電極板5の第2の面5bに半田ボール等からなる突起電極(バンプ電極)35を形成し、その後、図示はしないが、半導体ウエハ25の露出面に支持テープを貼り、ついで、図4(e)と同様に、製品形成部間に分離溝を形成し、さらに支持テープを除去することによって、図9(b)に示すような半導体装置1を製造する。この変形例2によれば、半導体装置の実装基板への搭載が容易になる効果がある。
図10及び図11は本実施例1の変形例3である半導体装置に係わる図である。図10は半導体装置の平面図、図11は図10のA−A線に沿う断面図であるとともに、実装状態を示す図である。実施例1の半導体装置1は、その電極板5は全て同一パターンの四角形となっている。本変形例3の半導体装置1は、図10及び図11に示すように、半導体チップ2に設けられる電極3は、半導体チップ2の中央線に沿って並ぶ、いわゆるセンターパッド配列になっている。このため、電極板5は半導体チップ2の中央からその周縁にまで延在する長い形状になっている。そして、周縁に延在する部分が外部電極端子として使用される。外部電極端子の部分はその幅が広い方が良い。また、半導体チップ2において、センターパッド配列の電極3はそのピッチが外部電極端子よりも狭い。このため、細長い電極板5は、図10で示すように屈曲パターン5f、あるいは太幅部5gと細幅部5hとからなるパターンとなっている。なお、電極板5のパターンはこれに限定されるものではない。即ち、下地電極2fに接続される電極板5は、前記六面体(パッケージ)の下面の中央から側面方向に直線的に延在する細長構造、屈曲して延在する細長構造、あるいはこれらの組み合わせ構造となる。この変形例3によれば、再配線することができる効果がある。
本実施例1によれば以下の効果を有する。
(1)半導体チップ2の電極3に厚さ50μm〜100μmの電極板5が接続され、この電極板5、電極3及び半導体チップ2の厚さの和が半導体装置1の高さとなることから、半導体装置1の薄型化が達成できる。
(2)半導体装置1の平面的な大きさは、半導体チップ2の大きさそのものであることから、CSP構造となり、半導体装置1の小型化が達成できる。
(3)半導体装置1は、テープ21上面の金属板22を分断して半導体ウエハ25の電極3に対応する電極板5を形成し、前記電極板5上に半導体ウエハ25を位置決め固定し、前記半導体ウエハ25と電極板5間を絶縁性の樹脂(樹脂層33)で埋め、前記半導体ウエハ25及び前記樹脂層33を個片化し、テープ21を除去することによって製造されるため、製造工程の簡素化から半導体装置1の製造コストの低減が達成できる。また、金属板を使用することにより例えばガラエポに比べて放熱性に優位である。
図12及び図13は本発明の実施例2である半導体装置に係わる図である。図12は半導体装置の断面図、図13は半導体装置の製造における封止体形成状態を示す断面図である。
本実施例2では、実施例1の半導体装置1の製造において、半導体ウエハ25とテープ21との隙間に樹脂を充填させる方法として、トランスファモールディング法を採用する。図13に示すように、トランスファモールディング装置のモールド下型40とモールド上型41との間に、半導体ウエハ25を取り付けたテープ21を配置する。半導体ウエハ25が取り付けられたテープ21は、モールド下型40とモールド上型41とによって形成されたキャビティ42内に位置する。また、キャビティ42においては、キャビティ42の天井面と半導体ウエハ25の上面との間に隙間が存在する構造とする。
このような構造において、キャビティ42の一端に設けられたゲート43から溶けた樹脂44を圧入する。キャビティ42内に圧入された樹脂44はキャビティ42内を進み、キャビティ42内の空気を追い出す。空気はゲート43の反対側に設けられたエアーベント45から外部に押し出される。キャビティ42全体は樹脂44によって埋められ、樹脂層33が形成される。
テープ21と半導体ウエハ25との間への樹脂の充填を行った後、樹脂層33及び半導体ウエハ25を切断するように、実施例1と同様に分離溝34を形成し、ついでテープ21を除去し、図12に示す半導体装置1を製造する。
本実施例2によれば、半導体チップ2の第2の面2bの上面にも樹脂層33が存在することから、半導体チップ2が保護されることになり、半導体装置1の信頼性が高くなる。また、半導体チップ2の上面の樹脂層33の表面にはレーザ光照射によるマーキングが可能になる。即ち、半導体チップ2を形成するシリコンの表面へのレーザ光照射によるマーキングは難しいが、樹脂層33を設けることによりマーキングも可能になる。
図14及び図15は本発明の実施例3である半導体装置に係わる図である。図14は半導体装置の製造方法を示す工程断面図、図15は半導体装置の製造における電極板除去状態を示す断面図である。
本実施例3の半導体装置1の製造方法においては、図4(a)〜(f)に示す実施例1の半導体装置1の製造にあって、不要な電極板5を除去して半導体装置1を製造する例である。不要な電極板5を除去する工程が追加される以外は実施例1の工程と同様である。本実施例3の半導体装置の製造における図14(a),(b)で示す工程は、実施例1の半導体装置1の製造工程である図4(a),(b)で示す工程である。そして、本実施例3の場合は、図4(c)の工程に進む前に、図14(c)及び図15に示すように不要の電極板5を除去する。図14(c)に示すように、テープ21の下方から突き上げピン47を突き上げて使用しない電極板5を持ち上げ、この状態でテープ21の上方から降下してきたコレット48で突き上げられた電極板5を真空吸着保持し、所定の場所に移動除去するものである。この突き上げの際、テープ21が破れないように、突き上げピン47は複数本となっている。
本実施例3では、その後の工程は実施例1の場合と同様であり、図14(d)に示すように、電極板5に半導体ウエハ25を接続する(図4[c]に対応)。その後、図14(e)に示すように、樹脂層33の充填(図4[d]に対応)、そして図示しないダイシングブレードによる切断、テープ21の除去による半導体装置1の製造(図14[f])となる。
この方法によれば、電極板5と電極板5の間の電極板5を取り外して半導体装置1を製造することから、図14(f)に示すように、半導体装置1の対向する電極板5の間隔を広くすることができる。これにより対向する電極板間のショートの低減、とくにLGAの場合の実装性にはランド間ショートへのマージン効果がある。
図16(a)〜(f)及び図17は本発明の実施例4である半導体装置に係わる図である。図16(a)〜(f)は半導体装置の製造方法を示す工程断面図、図17は半導体装置の製造において、電極板及び枠体を形成した金属板を示す平面図である。
本実施例4はテープ21の周囲を支持する枠20を金属板22から形成する例である。即ち、実施例1ではテープ21は矩形の枠20に支持する構造としたが、本実施例ではテープ21に枠20を取り付ける作業を省略して半導体装置の生産性を向上させ、かつ製造コストの低減を図る例である。
本実施例4の半導体装置1の製造方法においては、図16(a)に示すように、同一寸法のテープ21及び金属板22を準備した後、テープ21に金属板22を図示しない接着剤を用いて貼り合わせる。
つぎに、実施例1と同様に、図16(b)に示すように、ダイシングブレード23によって金属板22を分離する溝19を形成する。この際、溝19は、図17に示すように、金属板22の縁まで設けないパターンとする。この結果、図17に示すように、金属板22によって枠20が形成される。そこで、これ以降の工程では、この枠20がテープ21を支持する補強枠として使用される。図16(c)〜(f)は、実施例1の半導体装置1の製造方法である図4(c)〜(f)と同じ作業工程である。従って、以降の半導体装置1の製造方法の説明は省略する。本実施例4において、エッチングによって金属板22に溝19を形成してもよい。
本実施例4によれば、テープ21に枠を接着する作業が不要となるとともに、枠材が不要となり、半導体装置1の製造コストの低減が可能になる。
図18乃至図35は本発明の実施例5及び変形例である半導体装置に係わる図である。図18は半導体装置の外観を示す斜視図、図19は半導体装置の封止体の一部を切り欠いた平面図、図20は図19のA−A線に沿う断面図、図21は半導体装置の底面図である。
本実施例5の半導体装置1は、図19に示すように、細長の半導体チップ2の両側にそれぞれ細長の配線ブロック50を配置した構造になっている。
配線ブロック50は、図22〜図24に示すように、絶縁体からなる細長のブロック本体51と、このブロック本体51の第1の面51a及び第1の面51aの反対面となる第2の面51bにそれぞれ設けられた電極52、53と、ブロック本体51を貫通し電極52と電極53を電気的に接続する導体54とからなっている。図22及び図24では、ブロック本体51の第1の面51aは上面であり、第2の面51bは下面である。ブロック本体51は、例えば、ガラスエポキシ樹脂板で形成されている。
本実施例5では、電極52、53は一列に5個並んで配置されている。また、半導体チップ2の図示しない電極と配線ブロック50の電極52は導電性のワイヤ55で接続されている。半導体チップ2、配線ブロック50及びワイヤ55は絶縁性の樹脂(例えば、エポキシ樹脂)からなる樹脂体(封止体)4によって覆われている。
本実施例5の半導体装置1のパッケージは六面体(直方体)からなり、図18〜図21に示すように、上面は樹脂体4で形成され、下面は半導体チップ2及び配線ブロック50並びに樹脂体4で形成され、側面は配線ブロック50と樹脂体4によって形成されている。配線ブロック50からみれば、配線ブロック50の下面はパッケージの下面に露出し、パッケージの側面に露出する構造になっている。
本実施例5の半導体装置1は、図25(a)〜(f)の各工程を経て製造される。半導体装置1の製造においては、実施例1と同様に枠20に緊張状態で貼り付けられたテープ21の上面に配線ブロック50を図示しない接着剤で固定する。
配線ブロック50は図26(a)〜(d)の手順によって製造される。図26(a)に示すように、周縁を枠57によって支持される緊張状態のテープ58上に配線ブロック母材60を貼り付ける。配線ブロック母材60は、図27に示すように、平板状となり、その周囲に移送や位置決めに使用するガイド孔61が設けられている。点線枠内には配線ブロック構造59が縦横に整列配列されている。図27において、一列5個の長方形を含む部分が配線ブロック構造59である。最終的に配線ブロック構造59単位に分割が行われ、配線ブロック構造59は配線ブロック50とされる。
配線ブロック構造59は、図26(a)に示すように、第1の面51a及び第1の面51aの反対側になる第2の面51bに、それぞれ複数の電極52、53を有している。また、第1の面51a及び第2の面51bの電極52、53は導体54によって電気的に接続された構造になっている。
つぎに、図26(b)に示すように、配線ブロック母材60の表面からテープ58の表面まで到達する所望パターンの分離溝62を各配線ブロック構造59間に形成する。
つぎに、テープ58を除去することによって、図26(d)に示すように複数の配線ブロック50を製造することができる。実施例5の場合には、テープ58を除去する代りにテープ58からそれぞれ配線ブロック50を取り外す。即ち、図26(c)に示すように、テープ58の下方から突き上げピン63を突き上げてテープ58上の配線ブロック50を持ち上げるとともに、テープ58の上方から降下してきたコレット64で突き上げられた配線ブロック50を真空吸着保持する。コレット64の上昇によって配線ブロック50はテープ58から剥がされる。そこで、このコレット64を移動させ、図25(a)に示すテープ21上に配線ブロック50を移送し、かつ供給する。
図28(a),(b)は配線ブロック50の他の例(変形例1,2)である。図28(a)は図27に示す隣り合う2個の配線ブロック構造59を一単位として切り出した配線ブロック50である。また、図28(b)はL字型の配線ブロック50であり、電極52はL字配列となっている。このような屈曲した配線ブロック50は、配線ブロック母材60をルーター切断等により所望の溝を形成することによって製造することができる。
本実施例5では、半導体チップ2の両側にそれぞれ配線ブロック50を配置する構造の半導体装置1を製造することから、テープ21上に貼り付ける配線ブロック50は、半導体チップ2の搭載領域から外れる位置に固定される。
つぎに、図25(b)に示すように、テープ21上に半導体チップ2を図示しない接着剤によって固定する。1個の半導体チップ2と、この半導体チップ2の両側の配線ブロック50とを含む部分が製品形成部24となる。この製品形成部24はテープ21上に縦横に整列配置形成されることになる。図29には、半導体チップ2と配線ブロック50の配置状態を示してある。
つぎに、図25(c)及び図29に示すように、各製品形成部24において、半導体チップ2の図示しない電極と、配線ブロック50の電極52を導電性のワイヤ55で接続する。
つぎに、図25(d)及び図30に示すように、枠20内のテープ21の上面に半導体チップ2、配線ブロック50及びワイヤ55を覆うように絶縁性樹脂からなる樹脂層67を形成する。
つぎに、図25(e)に示すように、図示しないダイシングブレードによって樹脂層67の表面からテープ21の表面に至る深さ切断して分離溝34を形成する。この分離溝34の形成により、テープ21に貼り付けられた状態の半導体装置1を多数形成することができる。なお、分離溝34の形成により、樹脂層67は分割されて樹脂体4となる。
つぎに、テープ21を除去することによって、図25(f)に示すように、複数の半導体装置1を製造することができる。
図32(a),(b)は実施例5の他の例(変形例3,4)である。図32(a)の変形例3は、四角形の半導体チップ2の各辺の外側に配線ブロック50を配置した構造である。この例では、多ピン化できる効果がある。また、図32(b)の変形例4は、半導体チップ2の両側配線ブロック50を配置した構造であるが、配線ブロック50をパッケージの周面に露出させない構造である。この例では、配線ブロック50と樹脂体4との間の隙間を介しての水分の浸入を防止でき、半導体装置1の耐湿性が向上する。また配線ブロックの脱落を防止できる。なお、図32(b)は半導体装置1の底面図である。
図33(a)〜(c)は実施例5の他の例(変形例5〜7)である。これら変形例5〜7の半導体装置1は、実施例5の半導体装置1において、配線ブロック50の一部に窪み等を設け、この窪んだ部分等に樹脂体(封止体)4を形成する樹脂が食い込むようにして、配線ブロック50が樹脂体4から抜け難くする構造になっている。
図33(a)の半導体装置1は、配線ブロック50のブロック本体51に貫通孔70を設けたものである。貫通孔70に樹脂体4を形成する樹脂が入り込み、配線ブロック50の脱落を防止している。
図33(b)の半導体装置1は、配線ブロック50のブロック本体51に窪み71を設けたものである。この窪み71に樹脂体4を形成する樹脂が入り込み、配線ブロック50の脱落を防止している。
図33(c)の半導体装置1は、配線ブロック50の樹脂体4内に埋没する部分に突起72を設け、この突起72が樹脂体4を形成する樹脂に食い込むようにしたものである。樹脂は突起72の周囲の窪みに食い込む構造になる。この結果、配線ブロック50の脱落が防止できる。
変形例5〜7の半導体装置1は配線ブロック50の脱落が防止できることから信頼性が高くなるとともに耐湿性が向上する。
図34は本実施例5の変形例8である半導体装置1を示す断面図である。この半導体装置1は、実施例5の半導体装置1の電極53に半田ボール等からなるバンプ電極75を形成したものである。この変形例8の半導体装置は実装基板への搭載が容易になる効果を有する。
図35(a),(b)は本実施例5の変形例9,10である半導体装置1を示す一部樹脂体4を切り欠いた平面図である。変形例9,10は複数の半導体チップを封止体内に有する構成の例である。
図35(a)の変形例9の半導体装置1は、一対の配線ブロック50の間に2個の半導体チップ2を配置したものである。
図35(b)の変形例10の半導体装置1は、配線ブロック50を3列配置し、配線ブロック50と配線ブロック50との間にそれぞれ半導体チップ2を配置した構造である。また、両側の配線ブロック50は実施例5の配線ブロック50であるが、中央の配線ブロック50は、図28(a)に示す変形例1による電極が二列になる配線ブロック50を使用している。このような構造にすることによって、半導体装置1の多機能、高性能化等が達成できる。
図36(a)〜(f)は図35(b)の変形例10の半導体装置1と、図20の実施例5の半導体装置1を同時に製造する方法を示す工程断面図である。図36(a)〜(f)は実施例5の製造方法を示す図25(a)〜(f)に対応するものである。実施例5の半導体装置1、即ち、半導体チップ2の両側にそれぞれ1個の配線ブロック50を配置する半導体装置1の製造は、図36(a)〜(f)において、右側2つの製品形成部24での製造によって製造される。この半導体装置の製造説明は既に図25(a)〜(f)で説明してあることから省略する。
図35(b)で示す変形例10の半導体装置1(2チップ3ブロック製品と呼称)の製造は、図36(a)〜(f)における左側の1つの製品形成部24での製造によって製造される。2チップ3ブロック製品では、その製造において、図28(a)で示す二列に電極52を配列した幅広の配線ブロック50と、図22で示す一列に電極52を5個配列した配線ブロック50と、2個の半導体チップ2を使用する。
2チップ3ブロック製品の製造においては、図36(a)に示すように、二列に電極52を配列した幅広の配線ブロック50を中央とし、この幅広の配線ブロック50の両側にチップ搭載領域としての空間を位置させ、その外側にそれぞれ1個の配線ブロック50を配置する。
つぎに、図36(b)で示すように、幅広の配線ブロック50と配線ブロック50との間のそれぞれのチップ搭載領域に、それぞれ半導体チップ2を搭載する。2チップ3ブロック製品を製造するための製品形成部24は、幅広の配線ブロック50、その両側の2個の半導体チップ2並びに半導体チップ2の外側の二つの配線ブロック50を含む領域となる。
幅広の配線ブロック50を製造する場合、図26における配線ブロック50の製造時、分離溝62を1本飛ばして形成することによって、二列電極52を有する配線ブロック50を製造することができる。
図36における半導体装置の製造においては、1列電極52の配線ブロック50と、二列電極52の配線ブロック50を選択使用して、図36(b)の構造を実現する。
つぎに、図36(c)に示すように、各半導体チップ2の図示しない電極と、これに対応する配線ブロック50の電極52を導電性のワイヤ55で接続する。
つぎに、図36(d)に示すように、枠20内のテープ21の上面に半導体チップ2、配線ブロック50及びワイヤ55を覆うように絶縁性樹脂からなる樹脂層67を形成する。樹脂としては、例えば、エポキシ樹脂を使用する。
つぎに、図36(e)に示すように、図示しないダイシングブレードによって樹脂層67の表面からテープ21の表面に至る深さ切断して分離溝34を形成する。この分離溝34は幅広の配線ブロック50部分には設けない。即ち、分離溝34の形成において、幅広の配線ブロック50部分では1本飛ばして分離溝34を設ける。なお、分離溝34の形成により、樹脂層67は分割されて樹脂体4となる。この分離溝34の形成により、テープ21に貼り付けられた実施例5の半導体装置1及び実施例5の変形例5の半導体装置1を多数形成することができる。
つぎに、テープ21を除去することによって、図36(f)に示すように、半導体チップ2の両側に配線ブロック50を配置した半導体装置1、幅広の配線ブロック50の両側にそれぞれ半導体チップ2を有しさらに半導体チップ2の外側に配線ブロック50を配置した半導体装置1を製造することができる。
本変形例の製造方法によれば、ダイシングブレードの切断箇所の選択と、半導体チップ2や配線ブロック50の選択取り付けによって、同じプロセスで異なる構造の半導体装置を製造することができる。
本実施例5では、半導体チップ2と配線ブロック50が併置される構造となり、配線ブロック50と半導体チップ2が重ねられる構造とならないことから、半導体装置1の薄型化が達成できる。また、個片化された配線ブロック50を複数使用することにより、樹脂封止後の反りの発生を抑止できる。また、半導体チップ2の第2の面がパッケージの下面に露出する構造となることから、実装後は半導体チップ2で発生した熱を速やかに実装基板に伝達でき、放熱効果の高い半導体装置1となる。また、本実施例5によれば、半導体チップ及び配線ブロックの配置と、切断箇所の選択等により、異なる構造のものを同時に製造できる。故に少量多品種の半導体装置の製造に有効である。また、異なる構造の半導体装置を同時に製造する場合には、個片化前にマーク形成することで識別を容易にできる。
図37乃至図41は本発明の実施例6である半導体装置に係わる図である。図37は半導体装置の平面図、図38は図37のA−A線に沿う断面図、図39は半導体装置の底面図、図40は半導体装置の製造方法を示す工程断面図である。図41は図40(b)に対応する半導体ウエハ等の一部を示す平面図である。
本実施例6の半導体装置1は、図37〜図39に示すように、四角形の半導体チップ2と、この半導体チップ2の第1の面2aに取り付けられた配線ブロック50と、配線ブロック50の側面及び半導体チップ2の第1の面2aを覆う樹脂体4と、配線ブロック50に取り付けられたバンプ電極80とからなっている。半導体チップ2は四角形体からなり、その4辺に沿って電極3を一列に配置した構造になっていることから、配線ブロック50は各列の電極3に重なるように配列されている。配線ブロック50は、既に説明した構造であり、各電極3に配線ブロック50の電極52が図示しない導電性の接着剤によって接続されている。
本実施例6の半導体装置1は、半導体チップ2の外形寸法がそのままパッケージの外形寸法になり、小型化が図られている。
つぎに、図40(a)〜(f)を参照しながら本実施例6の半導体装置1の製造方法について説明する。最初に半導体ウエハ25及び配線ブロック50を準備する。そして、図40(a)に示すように、第1の面2aが上面となるように半導体ウエハ25を配置する。半導体ウエハ25は縦横に回路素子が形成され、第1の面2aには各回路素子の電極3露出している。
つぎに、図40(b)及び図41に示すように、前記半導体ウエハ25の第1の面2aに配線ブロック50を固定する。図41は半導体ウエハ25の第1の面2aを示す一部の図である。縦横に示す細線で囲まれる四角形部分が一つの回路素子83部分である。配線ブロック50は四角形の回路素子83の各辺の内側に沿って延在するように固定されている。
つぎに、図40(c)に示すように、前記半導体ウエハ25の第1の面2a側に絶縁性の樹脂によって樹脂層67を形成する。樹脂層67は配線ブロック50の電極53が露出する状態で形成される。
つぎに、図40(d)に示すように、露出する配線ブロック50の電極53上に半田ボールからなるバンプ電極80を形成する。
つぎに、図40(e)に示すように、半導体ウエハ25の第1の面2aの反対面となる第2の面2bにテープ84を貼り付けてテープ84で半導体ウエハ25を支持する。その後、樹脂層67の表面から半導体ウエハ25を越えてテープ84の表面まで到達するようにダイシングブレード23によって縦横に分離溝34を形成する。この分離溝34の形成により、半導体ウエハ25は半導体チップ2となり、樹脂層67は樹脂体(封止体)4になる。これにより、テープ84に貼り付けられた半導体装置1が複数形成される。つぎに、テープ84を引き剥がすことによって、図40(f)に示すように複数の半導体装置1を製造することができる。
また、本願において開示される発明のうちには、以下に概要を簡単に説明するものも含まれる。
(1)半導体装置は、第1の面及び前記第1の面の反対側になる第2の面並びにこれらの面を繋ぐ複数の側面とを有する半導体チップと、前記半導体チップの前記第1の面に設けられた複数の電極と、前記各電極に重ねて接続され、前記半導体チップの第1の面に第1の面を対面させる電気的に独立した電極板と、前記電極板と前記電極板との隙間、前記電極板と前記半導体チップとの隙間を埋める絶縁体とを有し、前記半導体チップ及び前記絶縁体並びに前記電極板によって六面体を形成し、前記六面体の上面は前記半導体チップの第2の面で形成され、前記六面体の各側面には前記半導体チップの各側面が露出し、前記六面体の下面には前記各電極板の前記第1の面の反対側になる第2の面が露出することを特徴とする。電極板の厚さは50〜100μmである。
このような半導体装置は、以下の工程を有する製造方法で製造される。縦横に回路素子を整列配置形成した半導体ウエハを準備する工程と、周囲が枠体で支持されたテープの上面に金属板を貼り付ける工程と、前記金属板にダイシングやエッチングによって縦横に溝を形成して前記金属板を分断し、前記半導体ウエハの前記回路素子の各電極に対面する電極板を前記テープ上に形成する工程と、前記テープ上の各電極板に前記電極が重なって接続されるように前記半導体ウエハを接着する工程と、前記半導体ウエハと前記各電極板との間の隙間を絶縁性の樹脂で埋める工程と、前記半導体ウエハの上面から前記テープの表面まで到達するように縦横に分離溝を形成して個片化する工程と、前記テープを除去する工程とによって複数の半導体装置を製造することを特徴とする。
本願において開示される発明のうち上記のものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、
(a)半導体チップの電極に厚さ50μm〜100μmの電極板が接続され、この電極板、電極及び半導体チップの厚さの和が半導体装置の高さとなることから、半導体装置の薄型化が達成できる。
(a)半導体チップの電極に厚さ50μm〜100μmの電極板が接続され、この電極板、電極及び半導体チップの厚さの和が半導体装置の高さとなることから、半導体装置の薄型化が達成できる。
(b)半導体装置の平面的な大きさは、半導体チップの大きさそのものであることから、CSP構造となり、半導体装置の小型化が達成できる。
(c)半導体装置は、テープ上面の金属板を分断して半導体ウエハの電極に対応する電極板を形成し、前記電極板上に半導体ウエハを位置決め固定し、前記半導体ウエハと電極板間を絶縁性の樹脂で埋め、前記半導体ウエハ及び前記樹脂を個片化し、テープを除去することによって製造されるため、製造工程の簡素化から半導体装置の製造コストの低減が達成できる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1…半導体装置、2…半導体チップ、2a…第1の面、2b…第2の面、2f…下地電極、3…電極、4…樹脂体、5…電極板、5a…第1の面、5b…第2の面、5f…屈曲パターン、5g…太幅部、5h…細幅部、10…実装基板、11…ランド、12…接合材、19…溝、20…枠、21…テープ、22…金属板、23…ダイシングブレード、24…製品形成部、25…半導体ウエハ、27…真空吸引孔、28…コレット、30…支持テーブル、31…真空吸引孔、33…樹脂層、34…分離溝、35…突起電極(バンプ電極)、40…モールド下型、41…モールド上型、42…キャビティ、43…ゲート、44…樹脂、45…エアーベント、47…突き上げピン、48…コレット、50…配線ブロック、51…ブロック本体、51a…第1の面、51b…第2の面、52、53…電極、54…導体、55…ワイヤ、57…枠、58…テープ、59…配線ブロック構造、60…配線ブロック母材、61…ガイド孔、62…分離溝、63…突き上げピン、64…コレット、67…樹脂層、70…貫通孔、71…窪み、72…突起、75…バンプ電極、80…バンプ電極、83…回路素子、84…テープ。
Claims (7)
- 第1の面及び該第1の面の反対側になる第2の面並びにこれらの面を繋ぐ複数の側面とを有する半導体チップと、
前記半導体チップの前記第1の面に設けられた複数の電極と、
第1の面及び該第1の面の反対側になる第2の面にそれぞれ電極を有する配線ブロックであって、該配線ブロックの前記第1の面及び前記第2の面の電極は前記配線ブロックを貫通して設けられる導体によって電気的に接続され、かつ前記配線ブロックの前記第1の面の複数の電極は前記半導体チップの第1の面の電極の一部の配列に対応している前記配線ブロックとを有し、
前記配線ブロックは第1の面の前記電極が前記半導体チップの第1の面の前記電極に電気的に接続され、
前記配線ブロックは第2の面が露出するように前記半導体チップの第1の面側に設けられた絶縁性の樹脂からなる封止体で側面が覆われていることを特徴とする半導体装置。 - 前記配線ブロックの前記第2の面の前記電極には突起電極が設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記配線ブロックを複数備えることを特徴とする請求項1又は2に記載の半導体装置。
- 前記配線ブロックは、絶縁体で構成されることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 縦横に回路素子を整列配置し、第1の面でありかつ前記回路素子の表面に所定配列の電極を有する半導体ウエハを準備する工程と、
第1の面及び該第1の面の反対側になる第2の面にそれぞれ複数の電極を有し、前記第1の面及び前記第2の面の電極は導体によって電気的に接続され、かつ前記第1の面の前記電極の配列は前記回路素子の電極配列の一部に対応する配線ブロックを複数準備する工程と、
前記半導体ウエハの各回路素子の電極上に前記配線ブロックの第1の面の各電極が重なって接続されるように配線ブロックを半導体ウエハに接着する工程と、
前記配線ブロックの第2の面の前記電極を露出させる状態で前記配線ブロックの側面を覆うように前記半導体ウエハの第1の面に絶縁性の樹脂層を形成する工程と、
前記半導体ウエハの第1の面の反対面となる第2の面にテープを貼り付けてテープで前記半導体ウエハを支持する工程と、
前記樹脂層の表面から前記半導体ウエハを越えて前記テープの表面まで到達するように縦横に分離溝を形成する工程と、
前記テープを除去する工程とによって複数の半導体装置を製造することを特徴とする半導体装置の製造方法。 - 請求項5に記載の配線ブロックの製造方法であって、
第1の面及び該第1の面の反対側になる第2の面にそれぞれ複数の電極を有し、かつ前記第1の面及び前記第2の面の電極は導体によって電気的に接続された配線ブロック構造を複数有する配線ブロック母材を準備する工程と、
テープの上面に前記配線ブロック母材を貼り付ける工程と、
前記配線ブロック母材の表面から前記テープの表面まで到達する所望パターンの分離溝を前記各配線ブロック構造間に形成する工程と、
前記テープを除去する工程とによって複数の配線ブロックを製造することを特徴とする半導体装置の製造方法。 - 前記半導体ウエハの第1の面に絶縁性の樹脂層を形成した後、前記樹脂層から露出する各配線ブロックの各電極上に突起電極を形成し、その後半導体ウエハを前記テープに貼り付けることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007865A JP2010114464A (ja) | 2010-01-18 | 2010-01-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010007865A JP2010114464A (ja) | 2010-01-18 | 2010-01-18 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337366A Division JP4497304B2 (ja) | 2004-11-22 | 2004-11-22 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114464A true JP2010114464A (ja) | 2010-05-20 |
Family
ID=42302726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010007865A Pending JP2010114464A (ja) | 2010-01-18 | 2010-01-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114464A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855875A (ja) * | 1994-08-17 | 1996-02-27 | Hitachi Ltd | 半導体装置 |
JP2001118949A (ja) * | 1999-10-20 | 2001-04-27 | Seiko Epson Corp | 半導体装置 |
JP2006147921A (ja) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
-
2010
- 2010-01-18 JP JP2010007865A patent/JP2010114464A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855875A (ja) * | 1994-08-17 | 1996-02-27 | Hitachi Ltd | 半導体装置 |
JP2001118949A (ja) * | 1999-10-20 | 2001-04-27 | Seiko Epson Corp | 半導体装置 |
JP2006147921A (ja) * | 2004-11-22 | 2006-06-08 | Akita Denshi Systems:Kk | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5215605B2 (ja) | 半導体装置の製造方法 | |
JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
JP6027966B2 (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
JP2012238725A (ja) | 半導体装置とその製造方法、およびそれを用いた半導体モジュール | |
JP2010147070A (ja) | 半導体装置 | |
JP2009043767A (ja) | 半導体装置及びその製造方法 | |
US7935576B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
JP5667381B2 (ja) | 半導体装置及びその製造方法 | |
JP6193665B2 (ja) | 半導体装置の製造方法 | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
JP2010103348A (ja) | 半導体装置及びその製造方法 | |
JP2009147053A (ja) | 半導体装置及びその製造方法 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
KR20220030005A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
JP2010278138A (ja) | 半導体装置及びその製造方法 | |
KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
JP2017183511A (ja) | 半導体装置の製造方法 | |
JP3941654B2 (ja) | 半導体パッケージの製造方法 | |
US20140042589A1 (en) | Semiconductor device | |
JP2010114464A (ja) | 半導体装置及びその製造方法 | |
JP3920657B2 (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140318 |