JP2010278138A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010278138A
JP2010278138A JP2009127872A JP2009127872A JP2010278138A JP 2010278138 A JP2010278138 A JP 2010278138A JP 2009127872 A JP2009127872 A JP 2009127872A JP 2009127872 A JP2009127872 A JP 2009127872A JP 2010278138 A JP2010278138 A JP 2010278138A
Authority
JP
Japan
Prior art keywords
sealing resin
semiconductor chip
wiring
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009127872A
Other languages
English (en)
Inventor
Mitsuhisa Watabe
光久 渡部
Yoshitomo Kusanagi
恵与 草▲なぎ▼
Koichi Hatakeyama
幸一 畠山
Hiroyuki Fujishima
浩幸 藤島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009127872A priority Critical patent/JP2010278138A/ja
Priority to US12/787,770 priority patent/US20100301468A1/en
Publication of JP2010278138A publication Critical patent/JP2010278138A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップと配線基板の熱膨張係数の差による応力、外部端子にかかる応力を低減し、半導体装置、及び、二次実装の信頼性を向上させ、半導体装置の反りを低減し、実装精度の悪化や、はんだボールの接続不良の発生を抑える。
【解決手段】半導体装置の製造方法は、貫通孔８ａを有する配線基板１と、基体の一面から突出するチップ支持部が設けられている支持基板を重ね合わせ、前記チップ支持部を前記貫通孔に挿入して、前記チップ支持部の先端を配線基板の一面から突出させる工程と、前記チップ支持部の先端上に半導体チップ９を載置する工程と、前記配線基板の一面上に前記半導体チップを覆う第一の封止樹脂１２を形成する工程と、前記支持基板が取り除かれることで開口した前記貫通孔に、第二の封止樹脂１３を充填して前記第一の封止樹脂と一体化させる工程と、を採用する。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関する。
従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置は、一面に複数の接続パッドを有し、他面に接続パッドと電気的に接続された複数のランドを有する配線基板と、配線基板の一面に搭載された半導体チップと、半導体チップの電極パッドと配線基板の接続パッドとを電気的に接続するワイヤと、少なくとも半導体チップとワイヤを覆う絶縁性樹脂からなる封止樹脂と、ランドに設けられた外部端子（はんだボール）とから構成されている。このような従来の半導体装置としては、例えば特開２００１−４４２２９号公報や特開２００１−４４３２４号公報が挙げられる。（従来技術１）
また、半導体チップを配線基板に接着固定しない半導体装置としては、例えば特開昭５９−８９４２３号公報や特開昭６２−９２３３１号公報がある。その概要としては、回路基板（配線基板）に設けられたデバイス穴（開口部）に半導体チップを配置し、ワイヤにより半導体チップを宙吊りにし、半導体チップ、ワイヤおよび配線基板の一部を液状樹脂により封止した半導体装置が開示されている。（従来技術２）
特開２００１−４４２２９号公報 特開２００１−４４３２４号公報 特開昭５９−８９４２３号公報 特開昭６２−９２３３１号公報
しかし、上記従来技術１においては、半導体チップを配線基板に接着固定しているため、半導体チップと配線基板との熱膨張係数の差による応力が発生し、半導体装置の信頼性を低下させる恐れがある。また、半導体チップを配線基板に接着固定しているため、配線基板の、半導体チップが搭載されているエリアと、半導体チップが搭載されていないエリアの境目、特に半導体チップの四隅に応力が集中してしまう問題がある。このような応力の集中により、その下方に配置される外部端子（はんだボール）が破損してしまい、半導体装置の二次実装の信頼性を低下させる恐れがある。更に、半導体チップを配線基板に接着固定しているため、半導体チップと配線基板との熱膨張係数の差により、半導体装置に反りが発生する問題がある。さらに半導体装置の反りによっては、半導体装置の実装精度の悪化や実装基板へのはんだボールの接続不良が発生する恐れがある。
また、上記従来技術２においては、配線基板に搭載された半導体チップの配線基板側の面が露出、或いは薄基板が搭載されているため、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がチップの場合には、チップの周囲で、配線基板や封止樹脂等の熱膨張の差による応力が異なることで、リフレッシュ特性が劣化する恐れがあった。また、半導体チップの配線基板側の面が封止樹脂で覆われていないため、半導体装置の耐湿性が低下する恐れや、半導体装置の機械的強度が低下する恐れがある。また、配線基板に半導体チップより大きな貫通孔を形成し、貫通孔内に半導体チップを配置することにより、配線基板のサイズが大きくなり、半導体装置の小型化が困難となることで、近年の携帯機器の小型化に伴う半導体装置の小型化の要求を満足できず、かつ半導体装置のコストアップにつながってしまう問題がある。さらに、半導体装置の端子数が増えると、配線基板の引き回し等により、さらに配線基板のサイズが大型化し、半導体装置が大型化する恐れがある。
本発明の半導体装置の製造方法は、一又は二以上の貫通孔を有する配線基板となる製品形成部が複数配置されている配線母基板を用意するとともに、基体の一面から突出するチップ支持部が設けられている支持基板を用意し、前記配線母基板と前記支持基板を重ね合わせるとともに、前記チップ支持部を前記貫通孔に挿入して、前記チップ支持部の先端を前記製品形成部の一面から突出させる工程と、前記チップ支持部の先端上に半導体チップを載置する工程と、前記製品形成部の一面上に前記半導体チップを覆う第一の封止樹脂を形成する工程と、前記配線母基板から前記支持基板を取り除く工程と、前記支持基板が取り除かれることで開口した前記貫通孔に、第二の封止樹脂を充填して前記第一の封止樹脂と一体化させる工程と、を具備してなることを特徴とする。
本発明の半導体装置は、一又は二以上の貫通孔を有する配線基板と、前記配線基板の一面側に、前記配線基板と離間して配置される半導体チップと、前記配線基板の前記一面上に形成されるとともに前記半導体チップを覆う第一の封止樹脂と、前記配線基板の貫通孔に充填されるとともに、前記第一の封止樹脂に接合される第二の封止樹脂と、を具備してなることを特徴とする。
本発明の半導体装置の製造方法は、配線基板と半導体チップとの間に封止樹脂を配置し、半導体チップが配線基板に接着固定されないように構成することにより、半導体チップと配線基板との熱膨張係数の差による応力が低減され、半導体装置の信頼性を向上することができる。また、半導体チップ四隅の下方近傍位置に配置される外部端子にかかる応力が低減されるため、半導体装置の二次実装の信頼性を向上できる。また、半導体チップと配線基板との熱膨張係数の差による半導体装置の反りが低減されるため、半導体装置の実装精度の悪化や実装基板へのはんだボールの接続不良の発生を抑えることができる。
さらに、半導体チップの全ての面が封止樹脂に覆われるように構成することにより、半導体装置の耐湿性を向上できる。また、半導体チップがＤＲＡＭの場合には、半導体チップの周囲全面に封止樹脂を配置することで、配線基板や封止樹脂の熱膨張等による半導体チップに加わる応力が均等化されるため、リフレッシュ特性の劣化を低減でき、リフレッシュ特性を向上することができる。また配線基板のチップ搭載領域に半導体チップより小さいサイズの貫通孔を形成し、半導体チップと重ねて配置するため、半導体装置の小型化を図ることができる。
本発明の第１の実施形態を示す半導体装置の外部端子面を示す平面図である。 図１のＡ−Ａ‘線の断面図である。 本発明の第１の実施形態の半導体装置の製造に用いる配線基板を示す図であって、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ‘線に対応する断面図である。 本発明の第１の実施形態の半導体装置の製造に用いる支持基板を示す図であって、（ａ）は平面図であり、（ｂ）は（ａ）のＣ−Ｃ‘線に対応する断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態を示す半導体装置の外部端子面を示す平面図である。 図８のＤ−Ｄ‘線の断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態を示す半導体装置の外部端子面を示す平面図である。 図１２のＥ−Ｅ‘線の断面図である。 本発明の第３の実施形態の半導体装置の製造に用いる配線基板を示す図であって、（ａ）は平面図であり、（ｂ）は（ａ）のＦ−Ｆ‘線に対応する断面図である。 本発明の第３の実施形態の半導体装置の製造に用いる支持基板を示す図であって、（ａ）は平面図であり、（ｂ）は（ａ）のＧ−Ｇ‘線に対応する断面図である。 本発明の第３の実施形態の半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態の半導体装置の製造方法を説明する断面図である。
本発明の第１の実施形態である半導体装置７について図面を参照して詳述する。図１は、本発明の第１の実施形態のＢＧＡ型の半導体装置７の概略構成を示す平面図、図２は図１のＡ−Ａ’間断面図である。
本実施形態の半導体装置７は、図１、図２に示すように、複数の貫通孔８ａを有する配線基板１と、配線基板１の一面側に、配線基板１と離間して配置される半導体チップ９と、配線基板１の一面上に形成されるとともに半導体チップ９を覆う第一の封止樹脂１２と、配線基板１の貫通孔８ａに充填されるとともに、第一の封止樹脂１２に接合される第二の封止樹脂１３から概略構成されている。電極パッド列１０は、複数の電極パッド１０ａが一列または複数列に並んで形成されている。各電極パッド１０ａと、それに対応する配線基板１の一面側の接続パッド４とは、導電性のワイヤ１１により結線されている。接続パッド４は、配線基板１の配線２を介してランド５に接続されている。配線基板１の他面側に配置された複数のランド５上には、はんだボール６が搭載され外部端子が形成されている。
配線基板１は略四角形で、例えば０．２ｍｍ厚のガラスエポキシ基板からなり、配線基板１の基材３ａの両面には所定の配線２が形成されている。配線基板１は部分的に絶縁膜３、例えばソルダーレジストで覆われており、配線基板１の一面の配線２の絶縁膜３から露出された部位には、複数の接続パッド４が形成されている。また、配線基板１の他面の配線２の絶縁膜３から露出された部位には、複数のランド５が形成されている。接続パッド４とこれに対応するランド５とは配線２によりそれぞれ電気的に接続されている。また、配線基板１の他面側に格子状に配置された複数のランド５上に、はんだボール６が所定の間隔で格子状に搭載され、はんだボール６による外部端子が形成されている。
また、配線基板１のチップ搭載領域２１には、複数の貫通孔８ａが形成されている。貫通孔８ａは、チップ搭載領域２１の中央近傍と、チップ搭載領域２１の四隅近傍に配置されている。
半導体チップ９は、配線基板１のチップ搭載領域２１上に、第一の封止樹脂１２を介して配線基板１から例えば１０μｍ程度、離間して配置されている。半導体チップ９の一面には図示しない所定回路、例えば論理回路或いは記憶回路が形成されている。半導体チップ９の一面の周辺近傍位置には複数の電極パッド１０ａが一列または複数列に並び、電極パッド列１０が形成されている。また、半導体チップ９の電極パッド１０ａを除く一面には、図示しないパッシベーション膜が形成され、回路形成面を保護している。電極パッド１０ａは、対応する位置にある、配線基板１の製品形成部２０一面側の接続パッド４と導電性のワイヤ１１により結線されている。接続パッド４と電極パッド１０ａは、ワイヤ１１により電気的に接続されている。ワイヤ１１は例えばＡｕ、Ｃｕ等からなる。
第一の封止樹脂１２は、半導体チップ９及びワイヤ１１の全体を覆うように形成されている。第一の封止樹脂１２は、例えばエポキシ樹脂等の熱硬化性樹脂が用いられ、配線基板１と半導体チップ９の間にも配置されている。半導体チップ９と配線基板１との間に配置された第一の封止樹脂１２には開口部８ｂが形成されている。開口部８ｂは貫通孔８ａに連通し、半導体チップ９の配線基板１側の面を露出させている。また、貫通孔８ａ及び開口部８ｂには、熱硬化性樹脂からなる第二の封止樹脂１３が充填されている。貫通孔８ａ及び開口部８ｂに第二の封止樹脂１３が充填されることで、第二の封止樹脂１３が第一の封止樹脂１２に接合されている。
本実施形態では、第二の封止樹脂１３が配線基板１の他面側から、半導体チップ９の配線基板１側の面まで貫通するように、配線基板１内と第一の封止樹脂１２内に配置されている。第二の封止樹脂１３が配線基板１内と第一の封止樹脂１２内に配置されていることより、配線基板１と第一の封止樹脂１２との密着性を向上することができる。配線基板１と第一の封止樹脂１２との密着性が向上することにより、第一の封止樹脂１２を配線基板１からずれることなく配置することができる。
また、配線基板１は、チップ搭載領域２１に半導体チップ９より小さいサイズの貫通孔８ａが形成されることにより、配線基板１と半導体チップ９とを重ねて配置することができる。配線基板１と半導体チップ９とが重ねて配置されるため、配線基板１の半導体チップ９と反対側の位置に外部端子となる、はんだボール６を配置するＦａｎ-ｉｎ構造が可能となる。Ｆａｎ-ｉｎ構造が可能となることにより、半導体装置７の小型化を図ることができる。
次に、本実施形態の半導体装置７の製造方法について図３から図７を参照して説明する。本実施形態の半導体装置７の製造方法は、配線母基板１ａ及び支持基板２５ａを用意し、これら配線母基板１ａと支持基板２５ａを重ね合わせて、支持基板２５ａのチップ支持部２６を製品形成部２０の一面から突出させる工程と、チップ支持部２６に半導体チップ９を載置する工程と、半導体チップ９を覆う第一の封止樹脂１２を形成する工程と、配線母基板１ａから支持基板２５ａを取り除く工程と、製品形成部２０の貫通孔８ａに第二の封止樹脂１３を充填して第一の封止樹脂１２と接合させる工程と、から概略構成されている。以下、各工程について説明する。
まず、複数の貫通孔８ａを有する製品形成部２０が複数配置された配線母基板１ａを用意する。図３（ａ）に配線母基板１ａの平面図を、図３（ｂ）に図３（ａ）ののＢ−Ｂ‘線に対応する断面図を示す。
図３（ａ）に示される配線母基板１ａは、ＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理されるものである。配線母基板１ａには、配線基板１となる製品形成部２０が複数、縦横の並びでマトリクス状に配置されている。製品形成部２０は、切断分離した後に、配線基板１となる部位であり、配線基板１と同様の構成である。本実施形態においては、製品形成部２０の中央部のチップ搭載領域２１に、それぞれ複数の貫通孔８ａが形成されている。貫通孔８ａは、後述する半導体チップ９を保持する、支持基板２５ａの一面から突出するチップ支持部２６を配置するための構成である。貫通孔８ａは、チップ支持部２６を配置できる構成であれば、どのような形状、大きさでも良い。
また、配線母基板１ａにマトリクス状に配置された製品形成部２０の周囲には、枠部２２が設けられており、製品形成部２０間にはダイシングライン２４が引かれている。枠部２２には所定の間隔で位置決め孔２３が設けられている。位置決め孔２３は、配線母基板１ａの搬送・位置決めが可能となるよう構成されている。
次に、図４に示すように、チップ支持部２６が設けられた支持基板２５ａを用意する。図４（ａ）に支持基板２５ａの平面図を、図４（ｂ）に支持基板２５ａの断面図を示す。
支持基板２５ａは、配線母基板１ａと略同一のサイズで形成されている。また、支持基板２５ａには、複数のチップ支持部２６が、配線母基板１ａの貫通孔８ａの部位に合わせて配置されている。チップ支持部２６の高さは、配線基板２の厚みよりも大きいことが好ましい。チップ支持部２６の高さは、例えば、後述する配線母基板１ａと支持基板２５ａを重ね合わせた際に、製品形成部２０の一面から１０μｍ程度、突出するような長さで構成される。チップ支持部２６は、支持基板２５ａの基体２５ｂの一面から突出している。チップ支持部２６は、ワイヤボンディング時に半導体チップ９を良好に支持できるように、チップ搭載領域２１の中央近傍と、チップ搭載領域２１の四隅近傍に対応する位置に配置されている。また支持基板２５ａの表面及びチップ支持部２６の表面には、仮接着層２７（マジックレジン層）が形成されている。
次に、図５に示すように配線母基板１ａと支持基板２５ａを重ね合わせる。貫通孔８ａから、チップ支持部２６が突出するように装着し、配線母基板１ａを仮接着層２７に保持させる。図６（ａ）には、図５の拡大図を示している。
次に、図６（ｂ）に示すように、製品形成部２０から突出したチップ支持部２６の先端上に半導体チップ９を載置し、仮接着層２７によって仮固着する。なお、半導体チップ９の一面の周辺近傍位置には複数の電極パッド１０ａからなる電極パッド列１０が形成されている。半導体チップ９の電極パッド１０ａを除く一面には、図示しないパッシベーション膜が形成され、回路形成面を保護している。
次に、図６（ｃ）に示すように電極パッド１０ａと、電極パッド１０ａに対応する接続パッド４とを、図示しないワイヤボンディング装置により導電性のワイヤ１１で結線する。電極パッド１０ａと接続パッド４とは、ワイヤ１１により電気的に接続される。なお、ワイヤ１１は例えばＡｕ、Ｃｕ等からなる。本実施形態では、貫通孔８ａを製品形成部２０のチップ搭載領域２１の中央近傍位置と四隅に設けている。貫通孔８ａをチップ搭載領域２１の中央近傍位置と四隅に設けることで、貫通孔８ａから突出したチップ支持部２６は半導体チップ９を支持する構成となる。チップ支持部２６を、半導体チップ９の中央近傍位置と四隅を支持する構成とすることにより、良好にワイヤボンディング処理を行うことができる。
半導体チップ９の全ての電極パッド１０ａと、製品形成部２０の接続パッド４とのワイヤ１１による結線を完了したのち、図６（ｄ）に示すように製品形成部２０の一面上に半導体チップ９を覆う第一の封止樹脂１２を形成する封止工程に移行させる。
封止工程では、まず、配線母基板１ａを支持基板２５ａに装着した状態で、図示しないトランスファモールド装置の成型金型にセットする。次に、トランスファモールド装置の成型金型のゲート部からキャビティ内に、加熱溶融した第一の封止樹脂１２を注入する。第一の封止樹脂１２の注入により、半導体チップ９及びワイヤ１１を覆うように配線母基板１ａの一面側を封止する。第一の封止樹脂１２は、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。この際、第一の封止樹脂１２は、各々の製品形成部２０と半導体チップ９の間にも配置される。
次に、配線母基板１ａの一面側のキャビティを加熱溶融した第一の封止樹脂１２で充填した状態で、所定の温度、例えば１８０℃程度でキュアし、第一の封止樹脂１２を熱硬化させる。第一の封止樹脂１２の熱硬化により、図６（ｄ）に示す、配線母基板１ａの複数の製品形成部２０を一括的に覆う第一の封止樹脂１２を形成する。
なお、配線母基板１ａの、各々の製品形成部２０と半導体チップ９の間に配置された第一の封止樹脂１２を硬化することで、半導体チップ９は製品形成部２０の上方位置に、例えば１０μｍ程度の隙間を有して保持される。
次に、図７（ａ）、図７（ｂ）に示すように、第二の封止樹脂１３を形成する。まず、図７（ａ）に示すように配線母基板１ａから支持基板２５ａを取り除く。支持基板２５ａが取り除かれることで、チップ支持部２６が挿入されていた貫通孔８
ａが開口される。また、チップ支持部２６の先端に対応する部分には、開口部８ｂが形成される。開口部８ｂは、チップ支持部２６によって第１の封止樹脂が象られることで形成される。貫通孔８ａと開口部８ｂは相互に連通し、半導体チップ９の製品形成部２０側の面を露出させる。
次に、図７（ｂ）に示すように貫通孔８ａと開口部８ｂ内に、溶融した第二の封止樹脂１３をディスペンサーにより充填し、熱硬化する。第二の封止樹脂１３も第一の封止樹脂１２と同様に熱硬化性樹脂が用いられる。第二の封止樹脂１３を形成することで、第一の封止樹脂１２と第二の封止樹脂１３とを接合させる。
次に、図７（ｃ）に示すようにボールマウント工程により配線母基板１ａのランド５上に導電性のはんだボール６を搭載し、外部端子を形成する。まず、複数の吸着孔が形成されたマウントツールに、例えば、はんだ等からなるはんだボール６を保持する。次に、マウントツールに保持された、はんだボール６にフラックスを転写形成する。そして、フラックスを転写形成した、はんだボール６を、配線母基板１ａの他面に格子状に配置されたランド５の配置に合わせて一括搭載する。配線母基板１ａへの、全てのはんだボール６の搭載後、配線母基板１ａをリフローし、はんだボール６による外部端子を形成する。
はんだボール６による外部端子を形成した後、図７（ｄ）に示す基板ダイシング工程に移行し、図１及び図２に示す半導体装置７を形成する。まず、はんだボール６の搭載された配線母基板１ａの第一の封止樹脂１２側をダイシングテープ３２に接着し、配線母基板１ａを貼着固定する。そして、ダイシングテープ３２に貼着固定した配線母基板１ａを、図示しないダイシング装置のダイシングブレードにより、縦横にダイシングライン２４を切断し、製品形成部２０毎に切断分離する。製品形成部２０毎の切断分離後、ダイシングテープ３２から半導体装置７をピックアップすることで、図１及び図２に示すような半導体装置７が得られる。
以上、説明したように本実施形態では、配線基板１と半導体チップ９との間に第一の封止樹脂１２を配置し、半導体チップ９を配線基板１に接着固定しない。半導体チップ９を配線基板１に接着固定しないことにより、半導体チップ９と配線基板１との熱膨張係数の差による応力が低減され、半導体装置７の信頼性を向上することができる。さらに半導体チップ９を配線基板１に接着固定しないことで、半導体チップ９の四隅の下方近傍位置に配置される、はんだボール６にかかる応力が低減されるため、半導体装置７の二次実装の信頼性を向上することができる。また、半導体チップ９と配線基板１との熱膨張係数の差による半導体装置７の反りを低減することができる。
また、半導体チップ９を配線基板１の上方位置に保持するように配置し、半導体チップ９の全ての面が第一の封止樹脂１２、或いは第二の封止樹脂１３に覆われるように構成したことにより、半導体装置７の耐湿性を向上できる。また半導体チップ９がＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄoｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合には、半導体チップ９の周囲全面に第一の封止樹脂１２、或いは第二の封止樹脂１３を配置したことで、配線基板１と第一の封止樹脂１２、及び第二の封止樹脂１３の熱膨張等により半導体チップ９に加わる応力が均等化される。半導体チップ９に加わる応力が均等化されることにより、リフレッシュ特性の劣化の発生が低減し、リフレッシュ特性を向上することができる
続いて、第２の実施形態である半導体装置７について図面を参照して詳述する。図８は、本発明の第一の実施形態のＢＧＡ型の半導体装置７の概略構成を示す平面図、図９は図８のＤ−Ｄ’間断面図である
本実施形態の半導体装置７は、図８、図９に示すように、半導体チップ９の配線基板１側の面で、電極パッド列１０と対応する位置に配置された長穴状の貫通孔８ａを有する配線基板１と、配線基板１の一面側に、配線基板１と離間して配置される半導体チップ９と、配線基板１の一面上に形成されるとともに半導体チップ９を覆う第一の封止樹脂１２と、配線基板１の貫通孔８ａに充填されるとともに、第一の封止樹脂１２に接合され、電極パッド列１０に対応する位置に設けられている、平面視が帯状で全長方向が電極パッド列１０列方向に沿う凸部である第二の封止樹脂１３と、から構成されている。半導体チップ９の一面に形成された電極パッド１０ａと、それに対応する配線基板１の一面側の接続パッド４とは導電性のワイヤ１１により結線され、配線基板１の他面側に配置された複数のランド５上には、はんだボール６が搭載され外部端子が形成されている。配線基板１の構成は貫通孔８ａの大きさ、配置以外は第１の実施形態と同様であり、説明は省略する。また、半導体チップ９の構成も第１の実施形態と同様であるため、説明は省略する。
第一の封止樹脂１２は、半導体チップ９及びワイヤ１１の全体を覆うように形成されている。第一の封止樹脂１２は、例えばエポキシ樹脂等の熱硬化性樹脂が用いられ、配線基板１と半導体チップ９の間にも配置されている。半導体チップ９と配線基板１との間に配置された第一の封止樹脂１２中には、長穴状の開口部８ｂが形成されている。開口部８ｂは貫通孔８ａに連通し、半導体チップ９の配線基板１側の面を、電極パッド列１０に対応する配置で露出させている。また、貫通孔８ａ及び開口部８ｂには、熱硬化性樹脂からなる第二の封止樹脂１３が充填されている。貫通孔８ａ及び開口部８ｂに、第二の封止樹脂１３が充填されることで、平面視が帯状で全長方向が電極パッド列１０列方向に沿う凸部である第二の封止樹脂１３が電極パッド列に対応する位置に形成されている。
本実施形態では、第二の封止樹脂１３が配線基板１の他面側から、半導体チップ９の配線基板１側の面まで貫通するように、配線基板１内と第一の封止樹脂１２内に配置されている。第二の封止樹脂１３が配線基板１内と第一の封止樹脂１２内に配置されていることより、配線基板１と第一の封止樹脂１２との密着性を向上することができる。配線基板１と第一の封止樹脂１２との密着性が向上することにより、第一の封止樹脂１２を配線基板１からずれることなく配置することができる。
また、配線基板１は、チップ搭載領域２１に半導体チップ９より小さいサイズの貫通孔８ａが形成されることにより、配線基板１と半導体チップ９とを重ねて配置することができる。配線基板１と半導体チップ９とが重ねて配置されるため、配線基板１の半導体チップ９と反対側の位置に外部端子となる、はんだボール６を配置するＦａｎ-ｉｎ構造が可能となる。Ｆａｎ-ｉｎ構造が可能となることにより、半導体装置７の小型化を図ることができる。
次に、本実施形態の半導体装置７の製造方法について図１０及び図１１を参照して説明する。本実施形態の半導体装置７の製造方法は、長穴状の貫通孔８ａが半導体チップ９の電極パッド列１０と対応する位置に配置された配線母基板１ａ及び支持基板２５ａを用意し、これら配線母基板１ａと支持基板２５ａを重ね合わせて、支持基板２５ａのチップ支持部２６を製品形成部２０の一面から突出させる工程と、チップ支持部２６上に半導体チップ９を載置したのちに、チップ支持部２６を受けとして電極パッド１０ａにワイヤボンディング処理を行う工程と、半導体チップ９を覆う第一の封止樹脂１２を形成する工程と、配線母基板１ａから支持基板２５ａを取り除く工程と、製品形成部２０の貫通孔８ａに第二の封止樹脂１３を充填して第一の封止樹脂１２と一体化させる工程と、から概略構成されている。本実施形態が第１の実施形態と異なる点は、貫通孔８ａと開口部８ｂ、そして第二の封止樹脂１３の配置、形状が、第１の実施形態と異なる構成をとることである。以下、各工程について説明する。
まず、長穴状の貫通孔８ａを有する配線母基板１ａと、貫通孔８ａに対応する配置、形状の、平面視が帯状で全長方向が電極パッド列１０列方向に沿う凸部であるチップ支持部２６を有する支持基板２５ａを用意する。長穴状の貫通孔８ａは、製品形成部２０に半導体チップ９を搭載する際、半導体チップ９の製品形成部２０側の面の、電極パッド列１０に対応する位置に配置されている。配線母基板１ａは、貫通孔８ａの配置、形状が異なる以外は第１の実施形態と同様であり、構成についてはその説明を省略する。支持基板２５ａの、平面視が帯状で全長方向が電極パッド列１０方向に沿う凸部であるチップ支持部２６は、貫通孔８ａに対応する位置で配置されている。支持基板２５ａは、チップ支持部２６の配置、形状が異なる以外は第１の実施形態と同様であるため、構成についてはその説明を省略する。
次に、配線母基板１ａと支持基板２５ａを重ね合わせ、貫通孔８ａからチップ支持部２６が突出するように装着し、配線母基板１ａを仮接着層２７に保持させる。
配線母基板１ａを仮接着層２７に保持させたのち、図１０（ａ）、（ｂ）に示すように、配線母基板１ａのそれぞれの製品形成部２０から突出したチップ支持部２６の先端上に半導体チップ９を載置し、仮接着層２７に仮固着する。図１０（ａ）
は、配線母基板１ａが支持基板２５ａに装着された状態を示す。半導体チップ９の一面の周辺近傍位置には複数の電極パッド１０ａからなる電極パッド列１０が形成されている。チップ支持部２６は半導体チップ９の製品形成部２０側の面を、電極パッド列１０に対応する位置より支える配置となる。半導体チップ９の構成は、第１の実施形態と同様であるためその説明を省略する。
次に、図１０（ｃ）に示すように電極パッド１０ａと、電極パッド１０ａに対応する接続パッド４とを、図示しないワイヤボンディング装置により導電性のワイヤ１１で結線する。電極パッド１０ａと接続パッド４とは、ワイヤ１１により電気的に接続される。なお、ワイヤ１１は例えばＡｕ、Ｃｕ等からなる。本実施形態では、貫通孔８ａから突出したチップ支持部２６が、半導体チップ９の製品形成部２０側の面の電極パッド列１０に対応する位置から、半導体チップ９を支えるように構成している。ワイヤボンディング時に、半導体チップ９の製品形成部２０側の面の電極パッド列１０に対応する位置をチップ支持部２６と支持基板２５ａで支え、チップ支持部２６を受けとして電極パッド１０ａにワイヤボンディング処理を行うことができるように構成することで、電極パッド１０ａと接続パッド４とのワイヤボンディング処理を良好に行うことができる。
半導体チップ９の全ての電極パッド１０ａと、製品形成部２０の接続パッド４とのワイヤ１１による結線を完了したのち、図１０（ｄ）に示すように製品形成部２０の一面上に半導体チップ９を覆う第一の封止樹脂１２を形成する封止工程に移行させる。封止工程は第１の実施形態と同様であり、説明は省略する。
次に、図１１（ａ）、図１１（ｂ）に示すように、第二の封止樹脂１３を形成する。まず、図１１（ａ）に示すように配線母基板１ａから支持基板２５ａを取り除く。支持基板２５ａが取り除かれることで、チップ支持部２６が挿入されていた貫通孔８ａが開口される。また、チップ支持部２６の先端に対応する部分には、開口部８ｂが形成される。開口部８ｂは、チップ支持部２６によって第１の封止樹脂１２が象られることで形成される。貫通孔８ａと開口部８ｂは相互に連通し、半導体チップ９の製品形成部２０側の面を露出させる。そして、貫通孔８ａと開口部８ｂ内に、図１１（ｂ）に示すように溶融した第二の封止樹脂１３をディスペンサーにより充填し、熱硬化する。第二の封止樹脂１３を形成することで、第一の封止樹脂１２と、第二の封止樹脂１３とを接合させる。
そして、図１１（ｃ）に示すようにボールマウント工程ののちに、図１１（ｄ）に示す基板ダイシング工程を行い、第２の実施形態による、図８及び図９に示すような半導体装置７が得られる。ボールマウント工程と基板ダイシング工程は第１の実施形態と同様であり、説明は省略する。
本実施形態により、半導体チップ９の製品形成部２０側の面の電極パッド列１０に対応する位置に、チップ支持部２６が配置される。チップ支持部２６と支持基板２５ａとで、半導体チップ９の製品形成部２０側の面の電極パッド列１０に対応する位置を支えることができるため、チップクラックを発生することなく、良好にワイヤボンディング処理を行うことができる。
続いて、第３の実施形態である半導体装置７について図面を参照して詳述する。図１２は、本発明の第一の実施形態のＢＧＡ型の半導体装置７の概略構成を示す平面図、図１３は図１２のＥ−Ｅ’間断面図である。
本実施形態の半導体装置７は、図１２、図１３に示すように、半導体チップ９の平面視形状より大きい貫通孔８ａを一つのみ有する配線基板１と、配線基板１の一面側に、配線基板１と離間して配置される半導体チップ９と、配線基板１の一面上に形成されるとともに半導体チップ９を覆う第一の封止樹脂１２と、配線基板１の貫通孔８ａに充填され、半導体チップ９の配線基板１側の面全体を覆うとともに、第一の封止樹脂１２に接合される第二の封止樹脂１３から構成されている。半導体チップ９の一面に形成された電極パッド１０ａと、それに対応する配線基板１の一面側の接続パッド４とは導電性のワイヤ１１により結線され、配線基板１の他面側に配置された複数のランド５上には、はんだボール６が搭載され外部端子が形成されている。配線基板１の構成は貫通孔８ａの大きさ、配置以外は第１の実施形態と同様であり、説明は省略する。また、半導体チップ９の構成も第１の実施形態と同様であるため、説明は省略する。
第一の封止樹脂１２は、半導体チップ９の電極パッド列１０側の一面側、及びワイヤ１１の全体を覆うように形成されている。第一の封止樹脂１２は、配線基板１と半導体チップ９の間には配置されていないことが第１の実施形態及び第２の実施形態と異なる。半導体チップ９は配線基板１のチップ搭載領域２１上に、配線基板１から例えば１０μｍ程度、離間して配置されている。半導体チップ９と配線基板１との間には、配線基板１の貫通孔８ａに連通し、半導体チップ９の配線基板１側の全面を露出する、チップ搭載領域２１より大きい開口部８ｂが形成されている。また、貫通孔８ａ及び開口部８ｂには、熱硬化性樹脂からなる第二の封止樹脂１３が充填されている。貫通孔８ａ及び開口部８ｂに第二の封止樹脂１３が充填されることで、第二の封止樹脂１３が第一の封止樹脂１２に接合されている。
本実施形態では、第二の封止樹脂１３が配線基板１の他面側から、半導体チップ９の配線基板１側の面まで貫通するように、配線基板１内と第一の封止樹脂１２内に配置されている。第二の封止樹脂１３が配線基板１内と第一の封止樹脂１２内に配置されていることより、配線基板１と第一の封止樹脂１２との密着性を向上することができる。配線基板１と第一の封止樹脂１２との密着性が向上することにより、第一の封止樹脂１２を配線基板１からずれることなく配置することができる。
続いて第３の実施形態である半導体装置７の製造方法について図１２から図１７を参照して説明する。本実施形態の半導体装置７の製造方法は、貫通孔８ａとして、チップ搭載領域２１、すなわち半導体チップ９の平面視形状よりも大きな貫通孔８ａを有する配線母基板１ａ及び支持基板２５ａを用意し、これら配線母基板１ａと支持基板２５ａを重ね合わせて、支持基板２５ａのチップ支持部２６を製品形成部２０の一面から突出させる工程と、チップ支持部２６に半導体チップ９を載置して真空吸着し、チップ支持部２６を受けとして電極パッド１０ａにワイヤボンディング処理を行う工程と、半導体チップ９を覆う第一の封止樹脂１２を形成する工程と、配線母基板１ａから支持基板２５ａを取り除く工程と、製品形成部２０の貫通孔８ａに第二の封止樹脂１３を充填して第一の封止樹脂１２と一体化させる工程と、から概略構成されている。以下、各工程について説明する。
まず、図１４（ａ）、図１４（ｂ）に示す配線母基板１ａと、図１５（ａ）、図１５（ｂ）に示す支持基板２５ａを用意する。図１４（ａ）に本実施形態で用いる配線母基板１ａの平面図を、図１４（ｂ）に図１４（ａ）ののＦ−Ｆ‘線に対応する断面図を示す。
図１４（ａ）に示す配線母基板１ａには、配線基板１となる製品形成部２０が複数、縦横の並びでマトリクス状に配置される。各々の製品形成部２０には、それぞれチップ搭載領域２１よりも大きい貫通孔８ａ、すなわち半導体チップ９の平面視形状よりも大きい貫通孔８ａが形成されている。配線母基板１ａは、貫通孔８ａの配置、形状が異なる以外は第１の実施形態と同様であり、貫通孔８ａ以外の構成についてはその説明を省略する。
図１５（ａ）は、本実施形態で用いる支持基板２５ａを示す平面図であり、図１５（ｂ）は図１５（ａ）のＧ−Ｇ’間断面図である。支持基板２５ａは、配線母基板１ａと略同一のサイズで形成されており、配線母基板１ａの貫通孔８ａに対応する配置、大きさでチップ支持部２６が配置されている。チップ支持部２６は、ワイヤボンディング時に半導体チップ９の製品形成部２０側の全面を良好に支持できるように配置されている。また、チップ支持部２６は、それぞれ吸着孔３０を有しており、吸着孔３０は支持基板２５ａの一端に設けられた排気孔３１につながっている。吸着孔３０は、排気孔３１から真空吸引することで、チップ支持部２６表面の吸着孔３０より半導体チップ９を真空吸着することができるように構成されている。チップ支持部２６の高さは、配線基板２の厚みよりも大きいことが好ましい。チップ支持部２６の高さは、例えば、後述する配線母基板１ａと支持基板２５ａを重ね合わせた際に、製品形成部２０の一面から１０μｍ程度、突出するような長さで構成される。支持基板２５ａは、第１の実施形態及び第２の実施形態と異なり、支持基板２５ａ表面、及び、チップ支持部２６表面に仮接着層２７を形成しない。
まず、図１６（ａ）に示すように、配線母基板１ａと支持基板２５ａを重ね合わせ、貫通孔８ａからチップ支持部２６が突出するように装着する。
次に、図１６（ｂ）に示すように、製品形成部２０の貫通孔８ａから突出したチップ支持部２６の先端上に半導体チップ９を載置し、排気孔３１から真空吸引を行い、半導体チップ９をチップ支持部２６の先端上に吸着保持する。半導体チップ９の構成は、第１の実施形態と同様であるためその説明を省略する。
次に、図１６（ｃ）に示すように半導体チップ９をチップ支持部２６の先端上に吸着保持した状態で、半導体チップ９の一面に形成された電極パッド１０ａと、それに対応する製品形成部２０の接続パッド４とを、図示しないワイヤボンディング装置により導電性のワイヤ１１で結線する。電極パッド１０ａと接続パッド４とは、ワイヤ１１により電気的に接続される。なお、ワイヤ１１は例えばＡｕ、Ｃｕ等からなる。本実施形態では、貫通孔８ａから突出したチップ支持部２６を、半導体チップ９の製品形成部２０側の全面を支えるように構成するため、電極パッド１０ａと接続パッド４とのワイヤボンディング処理を良好に行うことができる。
半導体チップ９の全ての電極パッド１０ａと、製品形成部２０の接続パッド４とのワイヤ１１による結線が完了したのち、半導体チップ９をチップ支持部２６に吸着保持した状態で、図１６（ｄ）に示すように製品形成部２０の一面上に半導体チップ９を覆う第一の封止樹脂１２を形成する封止工程に移行させる。
まず、配線母基板１ａを支持基板２５ａに装着し、半導体チップ９をチップ支持部２６の先端上に吸着保持した状態で、図示しないトランスファモールド装置の成型金型にセットする。次に、トランスファモールド装置の成型金型のゲート部からキャビティ内に、加熱溶融した第一の封止樹脂１２を注入し、半導体チップ９及びワイヤ１１を覆うように配線母基板１ａの一面側を封止し、さらに熱硬化する。封止工程の際、チップ支持部２６の先端上が半導体チップ９の製品形成部２０側の面を吸着保持したまま、加熱溶融した第一の封止樹脂１２を注入し、硬化するため、第一の封止樹脂１２は、半導体チップ９の製品形成部２０側の面に配置されない。半導体チップ９を載置したチップ支持部２６は、製品形成部２０より突出しているため、半導体チップ９は製品形成部２０の例えば１０μｍ程度上方位置に保持される。
次に、図１７（ａ）、図１７（ｂ）に示すように、第二の封止樹脂１３を形成する。まず、図１７（ａ）に示すように配線母基板１ａから支持基板２５ａを取り除く。支持基板２５ａが取り除かれることで、チップ支持部２６が挿入されていた貫通孔８ａが開口される。貫通孔８ａは、半導体チップ９の製品形成部２０側の全面を露出させる。また、チップ支持部２６の先端に対応する部分には、開口部８ｂが形成される。開口部８ｂは、チップ支持部２６によって第一の封止樹脂１２が象られることで形成される。貫通孔８ａと開口部８ｂは相互に連通し、半導体チップ９の製品形成部２０側の全面を露出させる。次に、図１７（ｂ）に示すように貫通孔８ａと開口部８ｂ内に、溶融した第二の封止樹脂１３をディスペンサーにより充填し、さらに熱硬化して、半導体チップ９の製品形成部２０側の全面を覆う第二の封止樹脂１３を形成する。なお、第二の封止樹脂１３も第一の封止樹脂１２と同様に熱硬化性樹脂が用いられ、第二の封止樹脂１３を形成することで、第一の封止樹脂１２と第二の封止樹脂１３とを接合させる。
そして、図１７（ｃ）に示すように、ボールマウント工程ののちに、図１７（ｄ）に示す基板ダイシング工程を行い、第３の実施形態による、図１２及び図１３に示すような半導体装置７が得られる。ボールマウント工程と基板ダイシング工程は第１の実施形態と同様であり、説明は省略する。
第３の実施形態においては、貫通孔８ａとチップ支持部２６をチップ搭載領域２１より大きく構成することで、半導体チップ９の製品形成部２０側の全面がチップ支持部２６により良好に保持されるため、良好にワイヤボンディング処理を行うことができる。
以上、本発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば第１、第２、第３の実施形態においては、一つの配線基板１につき一つの半導体チップ９を搭載した半導体装置７に適用した場合について説明したが、複数の半導体チップ９を並置あるいは積層搭載した半導体装置７に適用するように構成しても良い。
また本実施形態では、ガラスエポキシ基材からなる配線基板１について説明したが、ポリイミド基材からなるフレキシブルな配線基板１等に適用しても良い。また本実施形態では、周辺に電極パッド１０ａからなる電極パッド列１０を配置した半導体チップ９について説明したが、中央部位に電極パッド列１０を配置したセンターパッドの半導体チップ９等、異なる電極パッド列１０の配置を半導体チップ９に適用しても良い。
１…配線基板、１ａ…配線母基板、２…配線、３…絶縁膜、３ａ…基材、４…接続パッド、５…ランド、６…はんだボール、７…半導体装置、８ａ…貫通孔、８ｂ…開口部、９…半導体チップ、１０…電極パッド列、１０ａ…電極パッド、１１…ワイヤ、１２…第一の封止樹脂、１３…第二の封止樹脂、２０…製品形成部、２１…チップ搭載領域、２２…枠部、２３…位置決め孔、２４…ダイシングライン、２５ａ…支持基板、２５ｂ…基体、２６…チップ支持部、２７…仮接着層、３０…吸着孔、３１…排気孔、３２…ダイシングテープ

Claims (9)

  1. 一又は二以上の貫通孔を有する配線基板となる製品形成部が複数配置されている配線母基板を用意するとともに、基体の一面から突出するチップ支持部が設けられている支持基板を用意し、前記配線母基板と前記支持基板を重ね合わせるとともに、前記チップ支持部を前記貫通孔に挿入して、前記チップ支持部の先端を前記製品形成部の一面から突出させる工程と、
    前記チップ支持部の先端上に半導体チップを載置する工程と、
    前記製品形成部の一面上に前記半導体チップを覆う第一の封止樹脂を形成する工程と、
    前記配線母基板から前記支持基板を取り除く工程と、
    前記支持基板が取り除かれることで開口した前記貫通孔に、第二の封止樹脂を充填して前記第一の封止樹脂と一体化させる工程と、を具備してなることを特徴とする、半導体装置の製造方法。
  2. 前記支持基板を取り除くことにより、前記第一の封止樹脂に、前記貫通孔に連通するとともに前記半導体チップの前記製品形成部側の面を露出させる開口部が形成され、前記第二の封止樹脂を前記貫通孔および前記開口部に充填することを特徴とする、請求項１に記載の半導体装置の製造方法。
  3. 前記半導体チップとして前記製品形成部と反対側の面に複数の電極パッドからなる電極パッド列を有する半導体チップと、前記配線母基板として、前記貫通孔が前記半導体チップの前記電極パッド列と対応する位置に配置された配線母基板を用意し、前記チップ支持部上に前記半導体チップを載置したのちに、前記チップ支持部を受けとして前記電極パッドにワイヤボンディング処理を行う、請求項１または２に記載の半導体装置の製造方法。
  4. 前記貫通孔として、前記半導体チップの平面視形状よりも大きな貫通孔を有する配線母基板を用いる請求項１または２に記載の半導体装置の製造方法。
  5. 一又は二以上の貫通孔を有する配線基板と、
    前記配線基板の一面側に、前記配線基板と離間して配置される半導体チップと、
    前記配線基板の前記一面上に形成されるとともに前記半導体チップを覆う第一の封止樹脂と、
    前記配線基板の貫通孔に充填されるとともに、前記第一の封止樹脂に接合される第二の封止樹脂と、を具備してなることを特徴とする半導体装置。
  6. 前記第一の封止樹脂が、前記配線基板と、前記半導体チップの間に充填されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記第二の封止樹脂が、前記半導体チップの前記配線基板側の面に接していることを特徴とする請求項５または６に記載の半導体装置。
  8. 前記半導体チップの前記配線基板と反対側の面に電極パッド列が設けられ、前記第二の封止樹脂が前記電極パッド列に対応する位置に設けられていることを特徴とする請求項５之至７のいずれかに記載の半導体装置。
  9. 前記配線基板に、前記貫通孔が一つのみ設けられ、前記貫通孔の大きさが前記半導体チップの平面視形状よりも大とされている請求項５之至７のいずれかに記載の半導体装置。
JP2009127872A 2009-05-27 2009-05-27 半導体装置及びその製造方法 Pending JP2010278138A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009127872A JP2010278138A (ja) 2009-05-27 2009-05-27 半導体装置及びその製造方法
US12/787,770 US20100301468A1 (en) 2009-05-27 2010-05-26 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127872A JP2010278138A (ja) 2009-05-27 2009-05-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010278138A true JP2010278138A (ja) 2010-12-09

Family

ID=43219289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127872A Pending JP2010278138A (ja) 2009-05-27 2009-05-27 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100301468A1 (ja)
JP (1) JP2010278138A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159681B2 (en) 2012-07-30 2015-10-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
CN103906371B (zh) * 2012-12-27 2017-09-19 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
CN111446213A (zh) * 2020-03-23 2020-07-24 维沃移动通信有限公司 一种电路板以及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH09116051A (ja) * 1995-10-19 1997-05-02 Nec Corp 樹脂封止半導体装置およびその製造装置
JPH10125828A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置およびその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648890A (en) * 1993-07-30 1997-07-15 Sun Microsystems, Inc. Upgradable multi-chip module
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6686653B2 (en) * 2000-06-28 2004-02-03 Institut National D'optique Miniature microdevice package and process for making thereof
US6941537B2 (en) * 2002-02-07 2005-09-06 Intel Corporation Standoff devices and methods of using same
US6943293B1 (en) * 2004-09-01 2005-09-13 Delphi Technologies, Inc. High power electronic package with enhanced cooling characteristics
TWI244182B (en) * 2004-11-12 2005-11-21 Via Tech Inc Heat-dissipation device
US7072185B1 (en) * 2004-12-21 2006-07-04 Hewlett-Packard Development Company, L.P. Electronic module for system board with pass-thru holes
WO2008038681A1 (fr) * 2006-09-26 2008-04-03 Hitachi Metals, Ltd. Composant de substrat céramique et composant électronique utilisant celui-ci
DE102007037297A1 (de) * 2007-08-07 2009-02-19 Continental Automotive Gmbh Schaltungsträgeraufbau mit verbesserter Wärmeableitung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH09116051A (ja) * 1995-10-19 1997-05-02 Nec Corp 樹脂封止半導体装置およびその製造装置
JPH10125828A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置およびその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159681B2 (en) 2012-07-30 2015-10-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9373593B2 (en) 2012-07-30 2016-06-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20100301468A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP2012104790A (ja) 半導体装置
JP2010251347A (ja) 半導体装置の製造方法
KR20030024620A (ko) 반도체 장치 및 그 제조 방법
JP4704800B2 (ja) 積層型半導体装置及びその製造方法
JP2011077108A (ja) 半導体装置
JP2010147070A (ja) 半導体装置
TW201513297A (zh) 半導體裝置及其製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP5538682B2 (ja) 半導体装置及びその製造方法
JP5557439B2 (ja) 半導体装置及びその製造方法
JP2010278138A (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2009111279A (ja) 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
JP2010263108A (ja) 半導体装置及びその製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP3941654B2 (ja) 半導体パッケージの製造方法
TW201909367A (zh) 扇出半導體裝置及製造扇出半導體裝置的方法
JP2012138394A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140327

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916