JP5566161B2 - 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 - Google Patents

回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 Download PDF

Info

Publication number
JP5566161B2
JP5566161B2 JP2010081168A JP2010081168A JP5566161B2 JP 5566161 B2 JP5566161 B2 JP 5566161B2 JP 2010081168 A JP2010081168 A JP 2010081168A JP 2010081168 A JP2010081168 A JP 2010081168A JP 5566161 B2 JP5566161 B2 JP 5566161B2
Authority
JP
Japan
Prior art keywords
package
copper post
semiconductor package
sealing material
lower semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010081168A
Other languages
English (en)
Other versions
JP2010263192A (ja
Inventor
敬 萬 金
仁 九 姜
Original Assignee
三星電子株式会社Samsung Electronics Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2009-0040290 priority Critical
Priority to KR1020090040290A priority patent/KR20100121231A/ko
Application filed by 三星電子株式会社Samsung Electronics Co.,Ltd. filed Critical 三星電子株式会社Samsung Electronics Co.,Ltd.
Publication of JP2010263192A publication Critical patent/JP2010263192A/ja
Application granted granted Critical
Publication of JP5566161B2 publication Critical patent/JP5566161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of H01L27/00 - H01L49/00 and H01L51/00, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は、半導体パッケージ及びその製造方法に係り、より詳細には、二つの半導体パッケージが上/下方向から連結されたパッケージオンパッケージ(POP:Package On Package)及びその製造方法に関する。

近年、電子携帯機器の小型化によって、半導体パッケージのサイズも次第に小型化、薄型化、軽量化されている。従来は、電子携帯機器のメイン印刷回路基板に一つの機能を担当する半導体パッケージがそれぞれ搭載されたが、最近では、2つ以上の異なる機能を担当する進歩した形態の半導体パッケージが搭載されている。

このような進歩した形態の半導体パッケージとして代表的なものは、SIP(System In Package)、MCP(Multi Chip Package)、及びPOP(Package On Package)のような統合型半導体パッケージがある。このような統合型半導体パッケージのうち、POPは、それぞれの半導体パッケージで組立て及び電気的検査が完了した後に、二つの半導体パッケージを一つに統合する方式である。従って、単品半導体パッケージに対して、電気的機能を完全に検査して不良を除去した状態で組立てられるため、POP状態で組立てた後に発生する電気的不良が減少する長所があり、異なる機能を担う単品半導体パッケージを一つの半導体パッケージにできるという長所がある。

本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、半導体パッケージの高さを低くさせつつ、ソルダー接合の信頼度を向上させて、回路パターンの浮き上がり欠陥を抑制できるパッケージオンパッケージ(POP)を提供することにある。
本発明の他の目的は、半導体パッケージの高さを低くさせつつ、ソルダー接合信頼度を向上させて、回路パターンの浮き上がり欠陥を抑制できるPOPの製造方法を提供することにある。

上記目的を達成するためになされた本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ(POP)は、内部に複数の半導体チップが積層された下部半導体パッケージと、前記下部半導体パッケージの上部面の封止材の一部を除去して設けられ、該封止材より高さが低い銅ポスト形態の連結部と、前記下部半導体パッケージの連結部にソルダーボールを通じてファンイン構造で連結される上部半導体パッケージと、を備えることを特徴とする。
本発明の望ましい実施形態によれば、前記下部半導体パッケージは、パッケージ製造用の基板と、前記基板上に積層された複数の半導体チップと、前記積層された最上部の半導体チップの表面に形成されたパッド再配置パターンと、前記パッド再配置パターンの連結端子上に形成された銅ポストと、前記半導体チップと前記基板とを連結するワイヤと、前記基板の上部、半導体チップ、ワイヤ及び銅ポストを密封する封止材と、前記基板の下部に付着されたソルダーボールと、を備えることが適している。
また、本発明の望ましい実施形態によれば、前記積層された複数の半導体チップは、第1及び第2傾斜を有するように階段型に前記基板上に積層されることが適し、前記下部半導体パッケージは、前記基板の他の領域に搭載されて前記基板とワイヤで連結される受動素子を更に備えることが適している。
望ましくは、前記連結部の銅ポストは、前記銅ポストの側面及び上部表面にソルダーがメッキされるか、又は上部表面にのみソルダーがメッキされることが適し、中間部分が空いている形態もある。
一方、前記封止材の一部が除去された形状は、前記銅ポストの一部のみが外部に現れるように除去されるか、又は前記銅ポスト全体が外部に現れるように除去されたものでもある。
前記上部半導体パッケージのソルダーボールの一部は、前記下部半導体パッケージの封止材の高さより低い高さで前記連結部の銅ポストと連結されることが適し、前記回路パターンの浮き上がり現象を抑制するPOPは、前記下部半導体パッケージと前記上部半導体パッケージとの間を充填するアンダーフィルを更に備え得る。

上記他の目的を達成するためになされた本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ(POP)の製造方法は、複数の半導体チップが積層された構造であり、最上部の半導体チップにパッド再配置パターンが形成され、該パッド再配置パターンの連結端子に銅ポストが形成された下部半導体パッケージを準備する工程と、前記下部半導体パッケージの封止材の一部を除去し、前記銅ポストを露出させて連結部を形成する工程と、複数の半導体チップが積層された上部半導体パッケージのソルダーボールを前記下部半導体パッケージの連結部の銅ポストにファンイン方式で接合させる工程と、を有することを特徴とする。
本発明の望ましい実施形態によれば、前記下部半導体パッケージは、半導体パッケージ用の基板を準備する工程と、前記基板上に複数の半導体チップを第1及び第2傾斜を有するように階段型に積層する工程と、最上部にパッド再配置パターン及び銅ポストが形成された半導体チップを積層する工程と、前記半導体チップと前記基板とをワイヤで連結する工程と、前記基板の上部、半導体チップ、ワイヤを封止材で密封する工程と、前記基板の下部にソルダーボールを付着する工程と、を含んで設けられることが適している。
望ましくは、前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、前記銅ポストが完全に露出されるように除去するか、又は前記銅ポストが一部露出されるように除去することが適している。
一方、前記最上部にパッド再配置パターン及び銅ポストが形成された半導体チップは、前記銅ポストの表面にソルダーがメッキされたものを使用することが適し、前記銅ポストにソルダーがメッキされた形態は、前記銅ポストの側面と上部面とにソルダーが同時にメッキされた形態であるか、又は前記銅ポストの上部面にのみソルダーがメッキされた形態であることが望ましい。
また、本発明の望ましい実施形態によれば、前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、レーザエッチングを利用して前記銅ポストを露出させるか、又はマスクを使用したドライエッチング或いはウェットエッチングを利用して前記銅ポストを露出させるか、又は銅ポストの形成後に離型フィルムを銅ポストに付着する工程と、離型フィルムが付着された下部半導体パッケージを封止材で密封する工程と、前記封止材の密封が完了した後に前記離型フィルムを除去する工程と、を通じて前記銅ポストを露出させ得る。
本発明の望ましい実施形態によれば、前記上部半導体パッケージのソルダーボールが前記銅ポストに接合される位置は、前記下部半導体パッケージの封止材の高さより低いことが適している。

本発明によれば、第一に、POPで上部半導体パッケージと下部半導体パッケージとが連結される構造がファンイン(fan−in)形態であるため、上部又は下部半導体パッケージの反り欠陥によって、上部及び下部半導体パッケージの連結不良が発生することを防止できる。
第二に、上部半導体パッケージのソルダーボールが下部半導体パッケージの封止材内に埋め込まれる構造であるため、POPの全体高さを低められ、上部半導体パッケージのソルダーボールの高さが低くなるだけ、ソルダーボール間のピッチを狭めることが可能であり、これにより、POPの設計工程でソルダーボールの配置を更に容易にできる。
第三に、上部半導体パッケージのソルダーボールが下部半導体パッケージの銅ポストと連結されて封止材内に埋め込まれる構造であるため、温度サイクル信頼度検査で下部半導体パッケージの封止材が温度変化によるストレスを吸収するバッファ層の役割を行える。これにより、下部半導体パッケージの最上部の半導体チップで温度変化によるストレスによって回路パターンの浮き上がり欠陥が発生することを防止して、POPでソルダー接合信頼度(SJR:Solder Joint Reliability)を改善できる。
第四に、上部及び下部半導体パッケージに対する電気的検査を完了した後、良品である二つの個別半導体パッケージを連結するため、上部及び下部半導体パッケージを上下に連結した後、個別上部及び下部半導体パッケージで電気的不良が発生する問題を防止できる。

本発明の一実施形態による回路パターンの浮き上がり現象を抑制するPOPを説明するための断面図である。 本発明の一実施形態による下部半導体パッケージで半導体チップを積層する方法を説明するための断面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の一例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の他の例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態の更に他の例を示す平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの形態の例を説明するための平面図である。 本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの変形形態を説明するための平面図である。 図2の下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。 図8の下部半導体パッケージにエッチング工程を通じて連結部を形成した断面図である。 離型フィルムを使用して、本発明の一実施形態による下部半導体パッケージに連結部を形成する断面図である。 離型フィルムを使用して、図10の下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。 離型フィルムを使用して、図11の下部半導体パッケージに連結部を形成した断面図である。 本発明の一実施形態による連結部が形成された下部半導体パッケージに、上部半導体パッケージが搭載された形態を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の一例を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の他の例を示す断面図である。 本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態の更に他の例を示す断面図である。

以下、本発明の回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、下記の詳細な説明で開示する実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示が実施可能な形態で完全になるように発明の範囲を知らしめるために提供する。

図1は、本発明の一実施形態による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ(POP)を説明するための断面図である。

図1を参照すると、本発明による回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ(POP)1000は、内部に複数の半導体チップが積層された下部半導体パッケージ100と、下部半導体パッケージ100の上部面の封止材150の一部を除去して設けられ、封止材150より高さが低い銅ポスト120形態の連結部200(図9参照)と、下部半導体パッケージ100の連結部にソルダーボール360を通じてファンイン(fan−in)構造で連結される上部半導体パッケージ300と、を備える。ここで、下部半導体パッケージ100と上部半導体パッケージ300との間(図面のB部分)は、選択的にエポキシのようなアンダーフィル(underfill)を充填できる。

本発明による回路パターンの浮き上がり現象を抑制するPOP1000は、上部半導体パッケージ300と下部半導体パッケージ100とが連結される構造がファンイン形態である。従って、上部及び下部半導体パッケージ300、100の反り欠陥によって上部及び下部半導体パッケージ300、100の連結不良が発生することを防止できる。

ここで、ファンイン構造とは、上部及び下部半導体パッケージ300、100の連結が下部半導体パッケージ100のエッジでなされず、半導体チップのある中央部で連結される構造を称す。一方、上部及び下部半導体パッケージ300、100の連結が下部半導体パッケージ100のエッジでなされる構造をファンアウト(fan−out)構造という。この際、上部及び下部半導体パッケージの基板に若干の反り欠陥が発生すると、上部半導体パッケージのソルダーボールが下部半導体パッケージの基板に正常に連結されない致命的な連結不良が発生する恐れがある。従って、本発明による回路パターンの浮き上がり現象を抑制するPOP1000は、ファンイン構造を有するため、このような連結不良問題を解決できる。

本実施形態による回路パターンの浮き上がり現象を抑制するPOP1000は、下部半導体パッケージ100の最上部の半導体チップにパッド再配置パターン118を形成し、パッド再配置パターン118の連結端子に銅ポスト120が別途に形成される特徴がある。そして、上部半導体パッケージ300のソルダーボール360が下部半導体パッケージ100の封止材150より低い高さで下部半導体パッケージ100の封止材150に埋め込まれた形態で銅ポスト120と連結される。

これにより、POP1000の全体の高さが低くなって、半導体パッケージを更に小型化させ得るという長所があり、上部半導体パッケージ300のソルダーボール360の高さが低くなる度合に比例して、ソルダーボール360間の間隔を狭め得る。このような長所により、POP1000の設計工程でソルダーボール360の配置を更に柔軟にできる。

一方、殆どの半導体パッケージは、製造が完了した後、多様な種類の信頼度検査を通じて最悪の環境でも半導体パッケージの機能が正常に作動できるか否かを確認する。このような信頼度検査のうち、温度変化による半導体パッケージの動作状態を確認する温度サイクル検査がある。温度サイクル検査は、通常、POP1000を−25℃で10分間放置した後、再びこれを125℃の高温で10分間放置する検査を周期的に反復する信頼度検査を称し、−25℃と125℃とを1回ずつ遷移した状態を1サイクルと定義し、通常1000サイクルを反復した後、POP1000の動作状態を電気的/物理的な側面で確認する。

この時、上部半導体パッケージ300のソルダーボール360と下部半導体パッケージ100の最上部の半導体チップとを銅ポスト120を使用せずに直接連結すると、ソルダーボール360と半導体チップとの熱膨張係数(CTE:Coefficient of Thermal Expansion)の差によって、最上部の半導体チップに形成された回路パターン(図示せず)に浮き上がり現象が発生し、この部分で漏れ電流が発生するか、更には、回路連結が切れる致命的な欠陥が発生する恐れがある。

しかし、本発明による回路パターンの浮き上がり現象を抑制するPOP1000は、銅ポスト120が上部半導体パッケージ300のソルダーボール360と下部半導体パッケージ100の最上部の半導体チップとの間の熱膨張係数(CTE)の差を吸収できるバッファの役割を担うため、熱膨張係数の差によるストレスを分散させる役割を持つ。このように、上部半導体パッケージ300のソルダーボール360が下部半導体パッケージ100の封止材150に埋め込まれる構造であるため、封止材150も熱膨張係数の差によって発生する熱的ストレスを吸収できる役割を担ってPOP構造でソルダー接合信頼度(SJR:Solder Joint Reliability)を改善できる。

図2は、本発明の一実施形態による下部半導体パッケージで半導体チップを積層する方法を説明するための断面図である。

図2を参照すると、まずパッケージ用の基板110を準備する。パッケージ用の基板110は、印刷回路基板であって、上部面は、半導体チップ116が搭載されるチップ接着部が設けられ、チップ接着部のエッジに沿ってボンドフィンガー112が形成されている。また、パッケージ用の基板110の下部面には、ソルダーボールを付着できるソルダーボールパッド114が設けられている。

次いで、パッケージ用の基板110のチップ接着部に第1傾斜を有するように階段型に半導体チップ116を搭載する。そして、第1傾斜で搭載された半導体チップ116上に、再び元の方向に向かって第2傾斜を有するように他の半導体チップ116を階段型に搭載する。ここで、最上部に搭載された半導体チップ116には、パッド再配置パターン118が、回路パターンが形成された活性領域上に別途に形成され、パッド再配置パターン118の連結端子に銅ポスト120がそれぞれ形成されている。一方、パッケージ用の基板110の他の領域には、受動素子140が搭載され得る。

第1傾斜で階段型に搭載された半導体チップ116は、第1ワイヤ130でパッケージ用の基板110のボンドフィンガー112と連結され、第2傾斜で階段型に搭載された半導体チップ116は、第2ワイヤ132を通じてパッケージ用の基板110のボンドフィンガー112と連結され、受動素子140も第3ワイヤ134を通じてパッケージ用の基板110のボンドフィンガー112とそれぞれ連結される。

図3〜図5は、本発明の一実施形態による下部半導体パッケージで最上部の半導体チップの形態を示す平面図である。

図3〜図5を参照すると、パッケージ用の基板の最上部に搭載された半導体チップ116には、別途のパッド再配置パターン118が構成されている。パッド再配置パターン118は、半導体チップ116に形成されたボンドパッド111を別途の連結端子113と電気的に相互連結させる回路パターンであり、連結端子113上には、本実施形態による銅ポスト120が形成されている。

ここで、半導体チップ116にあるボンドパッド111は、図3のように、半導体チップ116のエッジに沿って2列に形成されたもの111Aでもあり、図4のように、半導体チップ116の一側面に1列に形成されたもの111Bでもあり、図5のように、半導体チップ116の中央部に2列に設けられたもの111Cでもあり得る。

図6は、本発明の一実施形態による下部半導体パッケージで最上部の半導体チップに形成された銅ポストの形態を説明するための平面図であり、図7は、銅ポストの変形形態を説明するための平面図である。

図6及び図7を参照すると、最上部の半導体チップ上にあるパッド再配置パターンの連結端子上に形成された銅ポスト120(図1参照)は、図6に示したように、十字型、多角形、円形、及び楕円形の多様な形態に作り得る。そして、これを変形して、図7のように、中間が空いている形態に作ることもある。ここで、図7のように、中間が空いている形態に銅ポストを設計する場合、ソルダーボールと最上部の半導体チップとの熱膨張係数(CTE)差による熱的ストレスの吸収に更に有利である。

一方、銅ポスト120は、外部表面にソルダー(図14の122A、図15の122B)が電気メッキ方式でメッキされていることが望ましい。銅ポスト120にメッキされたソルダー122A(図14)は、銅ポスト120の側面と上部面とにいずれもメッキされた形態であるか、又は銅ポスト120の上部面にのみソルダー122B(図15)がメッキされた形態であることが望ましく、必要に応じて、ソルダー120(図16)をメッキしないこともある。

図8は、図2の本発明の一実施形態による下部半導体パッケージにモールディング工程を完了した形態を示す断面図である。

図8を参照すると、銅ポスト120が形成され、第1〜第3ワイヤ130、132、134が連結された結果物に対して、封止材150、例えば、エポキシモールドコンパウンド(EMC:Epoxy Mold Compound)を使用して、基板110の上面、半導体チップ116、第1〜第3ワイヤ130、132、134、パッド再配置パターン118、及び銅ポスト120を完全に密封する。ここで、封止材150は、銅ポスト120を完全に覆い得る厚さにモールディング工程が行われることが適している。

図9は、図8の本発明の一実施形態による下部半導体パッケージにエッチング工程を通じて連結部を形成した断面図である。

図9を参照すると、モールディングが完了した下部半導体パッケージ100に対して銅ポスト120が露出するようにエッチングを進める。この時、銅ポスト120は、上部半導体パッケージ130(図13)のソルダーボールの位置に相互対応して形成されていることが望ましい。エッチングは、レーザを使用して封止材150の一部を除去して銅ポスト120を露出させるビアを形成でき、それ以外にも、レーザの代りに、ドライエッチング或いはウェットエッチング工程を通じても、封止材150の一部を除去して銅ポスト120を露出させるビアの連結部200を形成できる。

ここで、銅ポスト120にソルダー(図14及び図15の122A、122Bを参照)がメッキされていない場合、連結部200を形成した後、ソルダーを更にコーティングできる。ソルダーをコーティングする形態は、銅ポスト120の上部にのみコーティングするか、或いは上部及び側面のいずれにもコーティングできる。

図10〜図12は、離型フィルムを使用して、本発明の一実施形態による下部半導体パッケージに連結部を形成した断面図である。

図10〜図12を参照すると、図9では、レーザ或いはドライ/ウェットエッチングを通じて封止材150をエッチングして銅ポスト120を露出させるビアを形成した。しかし、他の方式で形成が可能である。詳細に説明すると、まず封止材を使用してモールディング工程を行う前に、離型フィルム170を、図10のように、銅ポスト120を覆い包むように形成する。その後、離型フィルム170が封止材150の表面に露出するように、封止材150を使用して基板110の上部を図11のように密封する。次いで、モールディングが完了した後、封止材150の表面に露出した離型フィルム170を除去して、銅ポスト120を露出させる連結部200を形成できる。

図13は、本発明の一実施形態による連結部が形成された下部半導体パッケージに上部半導体パッケージが搭載された形態を示す断面図である。

図13を参照すると、連結部が形成された下部半導体パッケージ100上に上部半導体パッケージ300を搭載する。下部半導体パッケージ100上に上部半導体パッケージ300を搭載する方法は、下部半導体パッケージ100の上部に形成された連結部200に上部半導体パッケージ300のソルダーボール360が挿入されてファンイン構造のPOP1000を作る。ここで、連結部(図面のA)でリフロー工程を進めると、上部半導体パッケージ300のソルダーボール360は、溶けて銅ポスト120と連結される。これについての詳細な構造は、図14〜図16を参照して詳細に説明する。上部半導体パッケージ300と下部半導体パッケージ100とを連結する工程後、上部及び下部半導体パッケージ300、100の間の空間(図面のB)に、エポキシを使用したアンダーフィルを更に充填する工程を進め得る。

図14〜図16は、本発明の一実施形態による下部半導体パッケージの連結部に上部半導体パッケージのソルダーボールが連結される形態を示す断面図である。

図14〜図16を参照すると、図14は、銅ポスト120が完全に露出するように連結部を形成した形態である。ここで、メッキされたソルダー122Aが下部半導体パッケージ100にある銅ポスト120の上部面と側面とのいずれにも形成されている。従って、リフロー工程を通じて溶けた上部半導体パッケージ300のソルダーボール360は、ソルダー122Aがメッキされた銅ポスト120を中心に広がってソルダーボール360と銅ポスト120との接合を形成する。ここで、銅ポスト120の上部及び側面にメッキされたソルダー122Aは、レーザを使用して封止材150の一部を除去する連結部200形成工程でエッチング阻止層の役割を担える。

図15の場合は、ソルダー122Bが銅ポスト120の上部にのみメッキされた形態であり、この場合は、連結部を形成する時、銅ポスト120を完全に露出させず、一部のみが露出するようにビアを形成する。これにより、銅ポスト120とソルダーボール360との間には、封止材150が残留するため、温度サイクル検査で封止材150が接合される物質の熱膨張係数差による熱的ストレスを適切に吸収できる構造となる。

図16は、銅ポスト120を完全に露出させないように連結部200を形成したが、銅ポスト120に別途のソルダーを形成しない形態である。この場合、上部半導体パッケージ300のソルダーボール360がリフロー工程を経ながら溶けて銅ポスト120に直接連結される。この場合にも、銅ポスト120とソルダーボール360との間には、封止材150が残留するため、温度サイクル検査で封止材150が接合される物質の熱膨張係数差による熱的ストレスを適切に吸収できる構造となる。

以上、図面を参照しながら本発明の実施形態について説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明は、半導体パッケージの製造関連の技術分野に好適に適用可能である。

100 下部半導体パッケージ
110、310 基板
111 ボンドパッド
112 ボンドフィンガー
113 パッド再配置パターンの連結端子
114、314 ソルダーボールパッド
116 半導体チップ
118 パッド再配置パターン
120 銅ポスト
122A、122B ソルダー
130 第1ワイヤ
132 第2ワイヤ
134 第3ワイヤ
140 受動素子
150、350 封止材
160、360 ソルダーボール
170 離型フィルム
200 連結部
300 上部半導体パッケージ
1000 パッケージオンパッケージ(POP)

Claims (20)

  1. 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージであって、
    内部に複数の半導体チップが積層された下部半導体パッケージと、
    前記下部半導体パッケージの上部面の封止材の一部を除去して設けられ、該封止材より高さが低い連結部と、
    前記下部半導体パッケージの連結部にソルダーボールを通じてファンイン構造で連結される上部半導体パッケージと、を備え
    前記下部半導体パッケージの連結部は
    前記下部半導体パッケージの内部に積層された前記複数の半導体チップの内の最上部の半導体チップの表面に形成されたパッド再配置パターンと、
    前記パッド再配置パターンの連結端子上に形成された銅ポストと、を備え、
    前記ソルダーボールは前記銅ポストの上面と側壁を覆う構造を備えることを特徴とするパッケージオンパッケージ。
  2. 前記下部半導体パッケージは、
    パッケージ製造用の基板と、
    前記基板上に積層された複数の半導体チップと、
    前記積層された最上部の半導体チップの表面に形成されたパッド再配置パターンと、
    前記パッド再配置パターンの連結端子上に形成された銅ポストと、
    前記半導体チップと前記基板とを連結するワイヤと、
    前記基板の上部、半導体チップ、銅ポストを密封する封止材と、
    前記基板の下部に付着されたソルダーボールと、を備えることを特徴とする請求項1に記載のパッケージオンパッケージ。
  3. 前記積層された複数の半導体チップは、
    第1及び第2傾斜を有するように階段型に前記基板上に積層されることを特徴とする請求項2に記載のパッケージオンパッケージ。
  4. 前記下部半導体パッケージは、
    前記基板の他の領域に搭載されて前記基板とワイヤで連結される受動素子を更に備えることを特徴とする請求項2に記載のパッケージオンパッケージ。
  5. 前記連結部の銅ポストは、
    前記銅ポストの側面及び上部表面にソルダーがメッキされるか、又は上部表面にのみソルダーがメッキされることを特徴とする請求項1に記載のパッケージオンパッケージ。
  6. 前記連結部の銅ポストは、
    中間部分が空いている形態であることを特徴とする請求項1に記載のパッケージオンパッケージ。
  7. 前記封止材の一部が除去された形状は、
    前記銅ポストの一部のみが外部に現れるように除去されることを特徴とする請求項1に記載のパッケージオンパッケージ。
  8. 前記封止材の一部が除去された形状は、
    前記銅ポストの全体が外部に現れるように除去されることを特徴とする請求項1に記載のパッケージオンパッケージ。
  9. 前記上部半導体パッケージのソルダーボールの一部は、
    前記下部半導体パッケージの封止材の高さより低い高さで前記連結部の銅ポストと連結されることを特徴とする請求項1に記載のパッケージオンパッケージ。
  10. 前記パッケージオンパッケージは、
    前記下部半導体パッケージと前記上部半導体パッケージとの間を充填するアンダーフィルを更に備えることを特徴とする請求項1に記載のパッケージオンパッケージ。
  11. 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージの製造方法であって、
    複数の半導体チップが積層された構造であり、最上部の半導体チップにパッド再配置パターンが形成され、該パッド再配置パターンの連結端子に銅ポストが形成された下部半導体パッケージを準備する工程と、
    前記下部半導体パッケージの封止材の一部を除去し、前記銅ポストを露出させて連結部を形成する工程と、
    複数の半導体チップが積層された上部半導体パッケージのソルダーボールがリフロー工程を経ながら溶けて前記銅ポストに直接連結されるように前記ソルダーボールを前記下部半導体パッケージの連結部の銅ポストにファンイン方式で接合させる工程と、を有することを特徴とするパッケージオンパッケージの製造方法。
  12. 前記下部半導体パッケージは、
    半導体パッケージ用の基板を準備する工程と、
    前記基板上に複数の半導体チップを第1及び第2傾斜を有するように階段型に積層する工程と、
    最上部にパッド再配置パターンと銅ポストとが形成された半導体チップを積層する工程と、
    前記半導体チップと前記基板とをワイヤで連結する工程と、
    前記基板の上部、半導体チップ、ワイヤを封止材で密封する工程と、
    前記基板下部にソルダーボールを付着する工程と、を含んで設けられることを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  13. 前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、
    前記銅ポストが完全に露出されるように除去することを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  14. 前記下部半導体パッケージの封止材の一部を除去して前記銅ポストを露出させる方法は、
    前記銅ポストが一部露出されるように除去することを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  15. 前記最上部にパッド再配置パターンと銅ポストとが形成された半導体チップは、
    前記銅ポストの表面にソルダーがメッキされたものを使用することを特徴とする請求項12に記載のパッケージオンパッケージの製造方法。
  16. 前記銅ポストにソルダーがメッキされた形態は、
    前記銅ポストの側面と上部面とにソルダーが同時にメッキされた形態であるか、又は前記銅ポストの上部面にのみソルダーがメッキされた形態であることを特徴とする請求項15に記載のパッケージオンパッケージの製造方法。
  17. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    レーザエッチングを利用して前記銅ポストを露出させることを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  18. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    マスクを使用したドライエッチング或いはウェットエッチングを利用して前記銅ポストを露出させることを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  19. 前記下部半導体パッケージの封止材の一部を除去して銅ポストを露出させる方法は、
    銅ポストの形成後に離型フィルムを銅ポストに付着する工程と、
    離型フィルムが付着された下部半導体パッケージを封止材で密封する工程と、
    前記封止材の密封が完了した後に前記離型フィルムを除去する工程と、を通じて前記銅ポストを露出させることを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
  20. 前記上部半導体パッケージのソルダーボールが前記銅ポストに接合される位置は、前記下部半導体パッケージの封止材の高さより低いことを特徴とする請求項11に記載のパッケージオンパッケージの製造方法。
JP2010081168A 2009-05-08 2010-03-31 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法 Active JP5566161B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2009-0040290 2009-05-08
KR1020090040290A KR20100121231A (ko) 2009-05-08 2009-05-08 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2010263192A JP2010263192A (ja) 2010-11-18
JP5566161B2 true JP5566161B2 (ja) 2014-08-06

Family

ID=43061861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010081168A Active JP5566161B2 (ja) 2009-05-08 2010-03-31 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US8253232B2 (ja)
JP (1) JP5566161B2 (ja)
KR (1) KR20100121231A (ja)
TW (1) TW201044548A (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
CN103098206A (zh) * 2010-03-18 2013-05-08 莫塞德技术公司 具有偏移裸片叠层的多芯片封装及其制造方法
US8963312B2 (en) * 2010-05-11 2015-02-24 Xintec, Inc. Stacked chip package and method for forming the same
KR101185457B1 (ko) * 2011-01-07 2012-10-02 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 및 그 제조 방법
KR101239458B1 (ko) * 2011-01-25 2013-03-06 하나 마이크론(주) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
KR20120129286A (ko) * 2011-05-19 2012-11-28 에스케이하이닉스 주식회사 적층 반도체 패키지
KR20130090173A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 반도체 패키지
TWI467731B (zh) * 2012-05-03 2015-01-01 Siliconware Prec Ind Co Ltd 半導體封裝件及其製法
KR101398811B1 (ko) 2012-05-31 2014-05-27 에스티에스반도체통신 주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR102029804B1 (ko) * 2012-12-17 2019-10-08 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
US9027226B2 (en) * 2013-03-27 2015-05-12 Bae Systems Information And Electronic Systems Integration Inc. Method for implementing prompt dose mitigating capacitor
US9691745B2 (en) * 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
KR20150014701A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9324698B2 (en) 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
TWI646639B (zh) 2013-09-16 2019-01-01 Lg伊諾特股份有限公司 半導體封裝
KR102091619B1 (ko) * 2013-09-27 2020-03-23 엘지이노텍 주식회사 반도체 패키지
KR102093927B1 (ko) * 2013-09-27 2020-03-26 엘지이노텍 주식회사 반도체 패키지
KR102084540B1 (ko) * 2013-10-16 2020-03-04 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20150112112A (ko) 2014-03-26 2015-10-07 삼성전자주식회사 하이브리드 적층 구조를 갖는 반도체 소자 및 그 제조방법
KR20150137824A (ko) * 2014-05-30 2015-12-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR20160056212A (ko) * 2014-11-11 2016-05-19 엘지이노텍 주식회사 반도체 패키지
KR101619460B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조장치
KR20160081229A (ko) * 2014-12-31 2016-07-08 삼성전자주식회사 적층형 반도체 패키지
KR20170034157A (ko) * 2015-09-18 2017-03-28 삼성전기주식회사 패키지 기판 및 그 제조방법
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技(上海)有限公司 包含互连的叠加封装体的半导体装置
CN107611099B (zh) * 2016-07-12 2020-03-24 晟碟信息科技(上海)有限公司 包括多个半导体裸芯的扇出半导体装置
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技(上海)有限公司 包括纵向集成半导体封装体组的半导体设备
JP2019057575A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
JP2019161095A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
JP3564311B2 (ja) * 1999-01-27 2004-09-08 新光電気工業株式会社 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP2004172157A (ja) * 2002-11-15 2004-06-17 Shinko Electric Ind Co Ltd 半導体パッケージおよびパッケージスタック半導体装置
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR20050027384A (ko) 2003-09-15 2005-03-21 삼성전자주식회사 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
JP4503462B2 (ja) * 2005-02-17 2010-07-14 株式会社フジクラ 半導体装置の製造方法
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
TWI321838B (en) 2006-11-08 2010-03-11 Advanced Semiconductor Eng Stacked type chip package, chip package and process thereof
KR100842915B1 (ko) 2007-01-17 2008-07-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP2008270597A (ja) * 2007-04-23 2008-11-06 Toshiba Corp 半導体装置
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US7911070B2 (en) * 2008-09-25 2011-03-22 Stats Chippac Ltd. Integrated circuit packaging system having planar interconnect
US7863109B2 (en) * 2008-12-05 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with a protrusion on an inner stacking module and method of manufacture thereof

Also Published As

Publication number Publication date
JP2010263192A (ja) 2010-11-18
US20100283140A1 (en) 2010-11-11
KR20100121231A (ko) 2010-11-17
TW201044548A (en) 2010-12-16
US8253232B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
US9252125B2 (en) Stacked semiconductor device and fabrication method for same
US8575763B2 (en) Semiconductor device and method of manufacturing the same
KR20140130395A (ko) 반도체 디바이스 제조 방법
US7915084B2 (en) Method for making a stacked package semiconductor module having packages stacked in a cavity in the module substrate
TWI534949B (zh) 具有堆疊互連件之積體電路封裝系統及其製造方法
US7550830B2 (en) Stacked semiconductor package having fan-out structure through wire bonding
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
TWI495082B (zh) 多層半導體封裝
JP3063032B2 (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP5543125B2 (ja) 半導体装置および半導体装置の製造方法
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
KR101120122B1 (ko) 제 2 기판을 포함하며 상부면 및 하부면에서 노출된 기판표면들을 갖는 반도체 패키지
TWI278975B (en) Semiconductor package with heatsink
JP5043743B2 (ja) 半導体装置の製造方法
KR101349985B1 (ko) 반도체 소자를 패키징하기 위한 방법
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
KR100833589B1 (ko) 스택 패키지
US7256072B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
US8269323B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US7242081B1 (en) Stacked package structure
KR100750764B1 (ko) 반도체 장치
US6587353B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140617

R150 Certificate of patent or registration of utility model

Ref document number: 5566161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250