CN111446213A - 一种电路板以及电子设备 - Google Patents

一种电路板以及电子设备 Download PDF

Info

Publication number
CN111446213A
CN111446213A CN202010208919.5A CN202010208919A CN111446213A CN 111446213 A CN111446213 A CN 111446213A CN 202010208919 A CN202010208919 A CN 202010208919A CN 111446213 A CN111446213 A CN 111446213A
Authority
CN
China
Prior art keywords
chip
circuit board
area
adhesive
reinforcing part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010208919.5A
Other languages
English (en)
Inventor
李茂兴
余航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202010208919.5A priority Critical patent/CN111446213A/zh
Publication of CN111446213A publication Critical patent/CN111446213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种电路板以及电子设备。所述电路板包括：电路板本体，所述电路板本体开设有通槽；加强部，所述电路板本体设置于所述加强部上；芯片，所述芯片设置在所述加强部上且位于所述电路板的通槽内，所述芯片与所述电路板本体电性连接；所述芯片与所述加强部正对的表面具有第一区域和第二区域，所述第一区域与所述加强部形成缓冲空间；所述第二区域涂覆有粘结剂，所述芯片通过所述粘接剂与所述加强部固定连接。本发明有效改善了电路板中芯片翘曲状况。

Description

一种电路板以及电子设备
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种电路板以及电子设备。
背景技术
目前，在常规1/2.6”英寸及更小的芯片结构下，芯片的封装结构是：将芯片直接固定在电路板上。例如小型的感光芯片采用这种封装结构，在保证摄像模组的滤光片可靠性情况下下，可有效减少脏污对拍照的影响。
但是随着用户多样化的需求下，小型芯片已经满足不了用户需求，大型尺寸的芯片集成了更多功能。若大型尺寸的芯片仍采用上述封装结构，存在的缺陷主要有：大型尺寸的芯片需要固定在更大尺寸的电路板上，当电路板的尺寸越大，在制程中形变风险更大，电路板的形变进一步影响到芯片的平整度，导致芯片翘曲。
发明内容
本发明的一个目的是提供一种电路板的新技术方案，以解决现有技术中芯片容易发生翘曲变形的技术问题。
为例解决上述技术问题，本发明实施例是这样实现的：
第一方面，提供了一种电路板。所述电路板包括：
电路板本体，所述电路板本体开设有通槽；
加强部，所述电路板本体设置于所述加强部上；
芯片，所述芯片设置在所述加强部上且位于所述电路板的通槽内，所述芯片与所述电路板本体电性连接；
所述芯片与所述加强部正对的表面具有第一区域和第二区域，所述第一区域与所述加强部形成缓冲空间；所述第二区域涂覆有粘结剂，所述芯片通过所述粘接剂与所述加强部固定连接。
第二方面，提供一种电子设备。所述电子设备包括壳体，上述所述的电路板；
所述电路板设置在所述壳体中。
在本发明实施例中，芯片与所述加强部正对的表面具有第一区域和第二区域，通过第一区域与加强部之间形成缓冲空间，有效改善了电路板的芯片翘曲变形问题。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为本发明电路板结构示意图之一。
图2所示为本发明电路板结构示意图之二。
图3所示为本发明电路板结构示意图之三。
图4所示为本发明电路板结构示意图之四。
附图标记说明：
01-电路板本体；02-加强部；03-粘接剂；04-芯片；05-缓冲区域；06通槽；07-电连接线；00-承载部；031-位于所述第二区域的粘接剂；032-位于所述第一区域的粘接剂。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本公开的一个实施例，提供了一种电路板。参照图1～图2所示，所述电路板包括：
电路板本体01，所述电路板本体开设有通槽06；例如在制程过程中，在电路板本体01上直接挖孔形成所述通槽06。
加强部02，所述电路板本体01设置于所述加强部02上；例如所述加强部02与电路板本体01固定连接；例如采用粘接剂实现两者的固定，或者在制程过程中，所述电路板本体01与加强部02可以一体方式成型。
芯片04，所述芯片04设置在所述加强部02上且位于所述通槽06内，所述芯片04与所述电路板本体01电性连接；例如所述芯片04与电路板本体01通过电连接线07电性连接。
所述芯片04与所述加强部102正对的表面具有第一区域和第二区域，所述第一区域与所述加强部形成缓冲空间05；所述第二区域涂覆有粘结剂031，所述芯片04通过所述粘接剂031与所述加强部102固定连接。
例如所述芯片04具有预定形状，所述芯片04可以是矩形形状或者圆形形状等。其中芯片04正对所述加强部的表面中具有第一区域和第二区域，第一区域为芯片的中心区域，第二区域为芯片的边缘区域；其中中心区域可以理解为靠近芯片几何中心位置的区域，边缘区域可以理解为远离芯片几何中心位置的区域。
本例子芯片与所述加强部正对的表面具有第一区域和第二区域，通过第一区域与所述加强部之间形成缓冲空间，有效改善了电路板的芯片翘曲变形问题。
在一个可选的实施例中，参照图1所示，所述加强部02与所述芯片的第一区域B对应的位置设置有凹陷槽，所述凹陷槽构成所述缓冲空间05。
例如利用设备在电路板本体01上开设通槽06，其中通槽06的形状包括矩形，圆形等，本发明对通槽06的形状不做限定，其中通槽06的形状与芯片04的形状相匹配。当加强部02在与开设有通槽06的电路板本体01固定在一起时，通槽06能够将加强部的局部表面露出，所述芯片04设置在所述通槽06内。
当所述芯片04设置在所述通槽06内时，芯片04的第二区域A涂覆粘接剂031，芯片04通过其第二区域A涂覆的粘接剂031使得芯片04与加强部102固定连接。
加强部02与所述芯片的第一区域B对应的位置设置有凹陷槽，当芯片04通过粘接剂031固定在加强部02上时，使得芯片的第一区域B被悬空，第一区域B与凹陷槽之间形成间隙，其中间隙的高度与凹陷槽的深度的高度基本一致。本例子所述缓冲空间05的具体构成为：第一区域B的表面，以及凹陷槽的内侧壁围合形成所述缓冲空间05，本例子电路板的结构设计有效改善芯片的翘曲情况。
本例子采用挖槽工艺在电路板本体01上开设通槽06，形成具有通槽06的电路本体板01。将具有通槽06的电路板本体01与加强部02固定连接，其中所述加强部02一方面能够提高电路板本体的刚性；另一方面方便在电路板上设置芯片04。
可选地，通槽06的尺寸大于芯片04的尺寸，使得芯片06能够设置在通槽06内与加强部02固定；另外，芯片06设置在通槽06内与加强部02固定时，芯片04的侧壁与电路板本体01之间形成有调节区域，其中调剂区域的构成为：芯片04的侧壁，电路板本体01的侧壁以及加强部02靠近电路板本体01的上表面围成形成所述调节区域。其中所述调节区域用于当芯片由于粘接剂031的固化而引起芯片被拉弯，当芯片被拉弯时，芯片被电路板本体01的侧壁顶住，降低了芯片的弯曲程度，从而改善了芯片的弯曲变形。
在一个可选地例子中，参照图3所示，其中本实施例与图1的区别在于，本实施例中在芯片与加强部正对的表面涂覆粘接剂03，所述粘接剂03包括位于第一区域B的粘接剂032和位于第二区域A的粘接剂031。
本实施例中所述芯片04设置在所述通槽06内，其中位于第二区域A的粘接剂031将芯片04固定在加强部02上，以提高芯片与加强部之间的连接牢固性。
本例子位于所述第一区域的粘接剂032与所述加强部102之间形成有缓冲空间05，所述缓冲空间05用于将位于所述第一区域的粘接剂032与外界空气接触。
本例子芯片04在与加强部02采用粘接方式固定时，位于第一区域的粘接剂能够与加强部02之间形成缓冲空间05；形成所述缓冲空间之后，位于第一区域的粘接剂和位于第二区域的粘接剂均能够与外界空气接触，位于第一区域的粘接剂和位于第二区域的粘接剂的固化速度保持一致，不同位置涂覆的粘接剂的固化速度保持一致内应力的均匀分布，能够有效解决芯片的翘曲变形问题，优化芯片的功能。例如所述芯片为感光芯片时，采用本例子的电路板，能够改善感光芯片的翘曲变形程度；当所述感光芯片应用到摄像模组中，能够提高摄像模组的拍照质量。
在一个可选地实施例中，参照图2所示，所述加强部02上与所述芯片的第二区域A对应的位置设置承载部00；所述承载部00与所述粘接剂031固定连接，所述芯片的第一区域B、所述承载部00和所述加强部02构成所述缓冲空间05。
所述承载部00具有预定高度，当承载部00在与位于所述第二区域的粘接剂031固定连接时，芯片的第一区域B被悬空.其中所述缓冲空间的具体构成为：第一区域的表面，两个承载部00相对于的两个侧表面，以及加强部靠近所述电路板本体01的上表面围合形成所述缓冲区域。本例子电路板的结构设计能有效降低芯片的翘曲变形程度。
在一个可选地实施例中，参照图4所示，其中本实施例与图2的区别在于，本实施例中在芯片与加强部正对的表面涂覆粘接剂03，所述粘接剂03包括位于第一区域B的粘接剂032和位于第二区域A的粘接剂031。当芯片04通过承载部00被垫高时，位于第二区域A的粘接剂032与垫高垫固定连接，位于第一区域的粘接剂032被悬空，位于第一区域的粘接剂032与加强部102之间形成缓冲空间05。
本例子能够实现位于第一区域的粘接剂032和位于第二区域的粘接剂031的固化速度一致的效果，在固化过程中位于第一区的粘接剂032和位于第二区域的粘接剂031的内应力一致，使得芯片的第一区域与第二区域被粘接剂下拉的空间一致，在采用粘接剂03与电路板01固定时，有效降低芯片的翘曲变形程度。
在一个可选地实施例中，参照图2和图4所示，所述承载部00为黑胶、由金线绕制金球中的至少一种。例如所述承载部00为立体结构，例如使用黑胶涂布固化形成具有一定高度的固定结构，所述固定结构为所述承载部00。可以理解是，采用上述方式对加强部的局部进行垫高处理，使得未进行垫高处理的区域对应被悬空，能够有效改善芯片的翘曲变形情况。
可选地，所述承载部00的形状包括但不限于：长条、间隔长条、米字形长条、正弦波形、方波形等。
在一个可选地实施例中，参照图1所示，所述凹陷槽第一方向的长度小于所述芯片的第一方向的长度。其中所述第一方向为图1中箭头a所示方向；当凹陷槽第一方向的长度小于所述芯片的第一方向的长度时，一方面方便芯片04固定在加强部02上；另一方面位于第一区域的粘接剂032位于所述凹陷槽上方，第一区域和凹陷槽形成所述缓冲区域05，能够解决芯片的翘曲变形问题。
在一个可选地实施例中，所述加强部02为金属加强板。例如所述金属加强板为钢板。
在一个可选地实施例中，参照图2和图4所示，所述承载部00第二方向的厚度小于所述电路板本体01第二方向的厚度，所述第二方向与第一方向垂直。其中所述第二方向为箭头b所示方向。当所述承载部00第二方向的厚度小于所述电路板本体01第二方向的厚度，当芯片被拉弯时，芯片被电路板本体01的侧壁顶住，降低了芯片的第二区域的弯曲程度，使得芯片的第一区域B与第二区域A的弯曲程度达到平衡，从而改善了芯片的弯曲程度。
在一个可选地实施例中，所述芯片04为感光芯片、压力传感器芯片、惯性传感器芯片、温度传感器芯片中至少一种。
例如所述芯片04为感光芯片时，感光芯片的尺寸可以为1/5”-1/3”-1/2.6”到1/1.7”甚至更大，采用大尺寸的感光芯片使得在相同像素大小的情况下，像素点增加，从而提升拍照分辨率；采用大尺寸的感光芯片使得相同分辨率下，可以让单个像素点的面积增加，提升像素点的采光能力，从而提升暗环境下的拍照效果。当在所述电路板上设置感光芯片时，能够有效解决芯片的翘曲变形问题，提高感光芯片的平整度，同时当感光芯片应用到摄像模组时，提高摄像模组的成像质量。
可选地，当由不同类型的芯片组合构成芯片组时，将所述芯片组设置在电路板上，均能够提高各个芯片表面的平整度；当所述芯片组应用到电子设备中，丰富了电子设备的功能。
根据本发明另一方面，提供一种电子设备。所述电子设备包括：
壳体和上述所述的电路板；所述电路板设置在所述壳体中。当所述电路板应用到电子设备中，能够改善和优化电子设备的功能，满足用户多样化的需求。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (9)

1.一种电路板，其特征在于，包括：
电路板本体，所述电路板本体开设有通槽；
加强部，所述电路板本体设置于所述加强部上；
芯片，所述芯片设置在所述加强部上且位于所述电路板的通槽内，所述芯片与所述电路板本体电性连接；
所述芯片与所述加强部正对的表面具有第一区域和第二区域，所述第一区域与所述加强部形成缓冲空间；所述第二区域涂覆有粘结剂，所述芯片通过所述粘接剂与所述加强部固定连接。
2.根据权利要求1所述的电路板，其特征在于，所述加强部上与所述芯片的第一区域对应的位置设置凹陷槽，所述凹陷槽构成所述缓冲空间。
3.根据权利要求1所述的电路板，其特征在于，所述加强部上与所述芯片的第二区域对应的位置设置承载部；
所述芯片的第二区域与所述承载部通过所述粘接剂固定连接，所述芯片的第一区域、所述承载部和所述加强部构成所述缓冲空间。
4.根据权利要求2所述的电路板，其特征在于，所述凹陷槽第一方向的长度小于所述芯片的第一方向的长度。
5.根据权利要求3所述的电路板，其特征在于，所述承载部为黑胶、由金线绕制的金球中的至少一种。
6.根据权利要求3所述的电路板，其特征在于，所述承载部在第二方向的厚度小于所述电路板本体在第二方向的厚度，所述第二方向与第一方向垂直。
7.根据权利要求1所述的电路板，其特征在于，所述加强部为金属加强板。
8.根据权利要求1所述的电路板，其特征在于，所述芯片为感光芯片、压力传感器芯片、惯性传感器芯片、温度传感器芯片中的至少一种。
9.一种电子设备，其特征在于，所述电子设备包括如权利要求1～8任一项所述的电路板。
CN202010208919.5A 2020-03-23 2020-03-23 一种电路板以及电子设备 Pending CN111446213A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010208919.5A CN111446213A (zh) 2020-03-23 2020-03-23 一种电路板以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010208919.5A CN111446213A (zh) 2020-03-23 2020-03-23 一种电路板以及电子设备

Publications (1)

Publication Number Publication Date
CN111446213A true CN111446213A (zh) 2020-07-24

Family

ID=71655662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010208919.5A Pending CN111446213A (zh) 2020-03-23 2020-03-23 一种电路板以及电子设备

Country Status (1)

Country Link
CN (1) CN111446213A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
US20050040514A1 (en) * 2003-08-22 2005-02-24 Samsung Electronics Co., Ltd. Semiconductor package with improved chip attachment and manufacturing method thereof
US20100165595A1 (en) * 2008-12-31 2010-07-01 Samsung Sdi Co., Ltd Semiconductor package and plasma display device including the same
US20100301468A1 (en) * 2009-05-27 2010-12-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20110074037A1 (en) * 2009-09-29 2011-03-31 Elpida Memory, Inc. Semiconductor device
CN104576674A (zh) * 2014-12-25 2015-04-29 南昌欧菲光电技术有限公司 摄像头模组及其影像感测晶片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
US20050040514A1 (en) * 2003-08-22 2005-02-24 Samsung Electronics Co., Ltd. Semiconductor package with improved chip attachment and manufacturing method thereof
US20100165595A1 (en) * 2008-12-31 2010-07-01 Samsung Sdi Co., Ltd Semiconductor package and plasma display device including the same
US20100301468A1 (en) * 2009-05-27 2010-12-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20110074037A1 (en) * 2009-09-29 2011-03-31 Elpida Memory, Inc. Semiconductor device
CN104576674A (zh) * 2014-12-25 2015-04-29 南昌欧菲光电技术有限公司 摄像头模组及其影像感测晶片封装结构

Similar Documents

Publication Publication Date Title
CN207665056U (zh) 用于摄像模组阵列的感光组件阵列及相应的摄像模组阵列
JPWO2008032404A1 (ja) 半導体装置およびその製造方法
JP2013118230A (ja) 固体撮像装置
CN101241920A (zh) 光学器件及其制造方法
CN215581372U (zh) 一种摄像头模组及电子设备
US20200185444A1 (en) Image sensor and manufacturing method thereof
CN109244067B (zh) 可携式电子装置及其影像撷取模块与影像感测组件
US6864117B2 (en) Method for producing solid-state imaging device
TW200540581A (en) Optical device and method for fabricating the same
US7906854B2 (en) Semiconductor device having spacer formed on semiconductor chip connected with wire
CN111446213A (zh) 一种电路板以及电子设备
WO2021031710A1 (zh) 感光组件、摄像模组及其制备方法
CN109686749B (zh) 图像传感器芯片封装结构以及其制备方法
CN210053430U (zh) 指纹识别组件以及电子设备
TWI564610B (zh) 攝像模組及其製造方法
CN108091660B (zh) 影像感测器
CN115278020A (zh) 摄像头模组及电子设备
WO2021143447A1 (zh) 支架、感光组件、摄像模组和支架制备方法
TWI685125B (zh) 影像擷取模組及可攜式電子裝置
TWI555398B (zh) 攝像模組及其製造方法
KR20080051445A (ko) 이미지센서 모듈과 그 제조 방법 및 이를 포함하는 카메라모듈
TWI298952B (en) Packaging structure of image-sensing chip
CN211959329U (zh) 柔性电路板、感光组件及摄像头模组
CN216311782U (zh) 数字图像传感器封装体
JPS60109337U (ja) 集積回路パツケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724

RJ01 Rejection of invention patent application after publication