JP2014082302A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014082302A
JP2014082302A JP2012228889A JP2012228889A JP2014082302A JP 2014082302 A JP2014082302 A JP 2014082302A JP 2012228889 A JP2012228889 A JP 2012228889A JP 2012228889 A JP2012228889 A JP 2012228889A JP 2014082302 A JP2014082302 A JP 2014082302A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
semiconductor
resin
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012228889A
Other languages
English (en)
Inventor
Sensho Usami
宣丞 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012228889A priority Critical patent/JP2014082302A/ja
Publication of JP2014082302A publication Critical patent/JP2014082302A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 オーバーハング部を確実に支持可能な半導体装置を提供する。
【解決手段】半導体装置２００は、一面に接続パッドを有する配線基板２０１と、配線基板２０１の一面に搭載された第１半導体チップ２０３と、辺２０６ａ、２０６ｂと、当該辺に沿って形成された電極パッドを有し、当該辺が第１半導体チップ２０３からオーバーハングするように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、第２半導体チップ２０５のオーバーハング部と配線基板２０１との間であって、第１半導体チップ２０３から第２半導体チップ２０５の当該辺に向かって延在し、第２半導体チップ２０５の当該辺より前で終端するペースト材２１１と、接続パッドと電極パッドを接続するワイヤ２１７と、配線基板２０１の一面に形成された封止体２２０を有する。
【選択図】 図１

Description

本発明は、半導体装置に関する。
半導体装置の高密度化を図るために、複数の半導体チップを積み重ねることが行われている。このような半導体装置はＭＣＰ(Multi Chip Package)とも呼ばれる。
ＭＣＰによる半導体装置は、通常、ワイヤボンディングのために、上段の半導体チップの一部が下段の半導体チップからはみ出す、いわゆるオーバーハング部を持つことを要求される。このようなオーバーハング部は、半導体チップの薄型化と相俟って、以後のワイヤボンディングや樹脂封止の工程においてチップクラックや反り等の発生の原因となるので、補強対策が必要である。
この補強対策の一例として、特許文献１には、以下のような技術が記載されている。配線基板上に接着剤を配置し、第１半導体チップをフリップチップ実装することで、接着剤を第１半導体チップの外部にはみ出させ、はみ出た接着剤で、第１半導体チップ上に搭載される第２半導体チップのオーバーハング部を支持する（特許文献１）。
特開２０００−２９９４３１号公報
しかしながら、特許文献１のように、チップの外部にはみ出た接着剤で、第１半導体チップ上に搭載される第２半導体チップのオーバーハング部を支持する構造では、下段の半導体チップをフェースアップ（回路形成面を上に向けるように）で配線基板に搭載する場合には、はみ出た接着材で支持部を形成しようとすると、はみ出た接着剤が半導体チップ上に這い上がり、特に下段の半導体チップの電極を覆ってしまう恐れがある。そのため、下段の半導体チップがフェースアップのＭＣＰには適用が困難になる。
特に、近年は半導体装置の小型・薄型化により半導体チップのチップ厚も薄型化しており、はみ出た接着材が半導体チップの表面上に這い上がり易くなっている。
そのため、オーバーハング部を確実に支持可能な半導体装置が望まれていた。
本発明の第１の態様は、一面に複数の接続パッドを有する配線基板と、前記配線基板の前記一面上に搭載された第１の半導体チップと、少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップから前記第２の半導体チップの前記辺に向かって延在し、前記第２の半導体チップの前記辺より前の位置で終端するように配置された第１の樹脂と、前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置である。
本発明の第２の態様は、一面に複数の接続パッドを有する配線基板と、前記配線基板の前記一面上に搭載された第１の半導体チップと、少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップと前記第２の半導体チップの前記複数の電極パッドとの間の領域内にのみ配置された第１の樹脂と、前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置である。
本発明の第３の態様は、配線基板と、長方形の板状で、前記配線基板の一面上に搭載された第１の半導体チップと、長方形の板状で、２つの短辺が、前記第１の半導体チップのそれぞれの長辺からオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、前記第２の半導体チップのそれぞれのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップの前記長辺から、前記第１の半導体チップの長辺と対応する前記第２の半導体チップの短辺との中間位置までの領域内に配置された第１の樹脂と、前記第１の半導体チップ及び前記第２の半導体チップを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置である。
本発明によれば、オーバーハング部を確実に支持可能な半導体装置を提供することができる。
第１の実施形態に係る半導体装置２００を示す平面図であって、封止体２２０は一部のみを図示している。 図１のＡ−Ａ’断面図である。 図１のＢ−Ｂ’断面図である。 半導体装置２００の製造の手順を示す図である。 半導体装置２００の製造の手順を示す図であって、ペースト材２１１の塗布の手順を示す図である。 半導体装置２００の製造の手順を示す図であって、図５（ｄ）の平面図である。 半導体装置２００の製造の手順を示す図であって、半導体チップ２０５を搭載する手順を示す図である。 半導体装置２００の製造の手順を示す図であって、図７（ｃ）の平面図である。 半導体装置２００の製造の手順を示す図である。 半導体装置２００の製造の手順を示す図であって、樹脂封止の手順を示す図である。 第２の実施形態に係る半導体装置２００ａを示す断面図である。 第２の実施形態に係る半導体装置２００ａを示す断面図である。 半導体装置２００ａの製造の手順を示す図である。 半導体装置２００ａの製造の手順を示す図である。 第３の実施形態に係る半導体装置２００ｂを示す平面図であって、封止体２２０は一部のみを図示している。 図１５のＡ−Ａ’断面図である。 半導体装置２００の製造の手順を示す図であって、ペースト材２１１の塗布の手順の変形例を示す図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構造について説明する。
ここでは半導体装置２００として、メモリチップを搭載した半導体メモリが例示されている。
図１〜図３に示すように、半導体装置２００は、一面に複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、配線基板２０１の一面上に搭載された第１半導体チップ２０３と、短辺２０６ａ、２０６ｂと、短辺２０６ａ、２０６ｂに沿って形成された複数の電極パッド１０７ａ、１０７ｂを有し、短辺２０６ａ、２０６ｂの少なくとも一辺（ここでは両辺）が第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂからオーバーハングするように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１との間であって、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップ２０５の短辺２０６ａ、２０６ｂに向かって延在し、第２半導体チップ２０５の短辺２０６ａ、２０６ｂより前の位置で終端するように配置された第１の樹脂としてのペースト材２１１と、複数の接続パッド２２３ｂ、２２３ｄと電極パッド１０７ａ、１０７ｂとを電気的に接続する複数のワイヤ２１７と、第１半導体チップ２０３、第２半導体チップ２０５、およびワイヤ２１７を覆うように、配線基板２０１の一面上に形成された第２の樹脂としての封止体２２０を有する。
半導体装置２００は、また、配線基板２０１と第１半導体チップ２０３を接続するワイヤ２１５を有し、さらに、半導体装置２００を外部の装置と接続するための外部端子としての半田ボール２１６を有している。
次に、図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置２００を構成する部材の詳細について説明する。
配線基板２０１は、例えば、略四角形の板状のガラスエポキシ等で構成された絶縁基材２１９と、その両面にパターン形成された配線層（図示せず）と、配線層を覆うように形成された絶縁膜２２１とを有している。配線基板２０１の一面側の配線層には複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄが接続されている。また、配線基板２０１の他面側の配線層には複数のランド部２２５が接続されている。複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄは、図１に示すように、配線基板２０１の一面の四角形を構成する４つの辺の周縁部近傍にそれぞれ配列されている。また、複数のランド部２２５は、配線基板２０１の他面に格子状に配置されている。
一方、複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄと複数のランド部２２５とは、それらに連続する配線と絶縁基材２１９を貫くビア等により互いに接続されている。
接続パッド２２３ａ、２２３ｃにはワイヤ２１５が、接続パッド２２３ｂ、２２３ｄにはワイヤ２１７が接続され、ランド部２２５には半田ボール２１６が搭載される。
絶縁膜２２１は、例えばソルダーレジスト（ＳＲ）である。絶縁膜２２１は、予め定められた所定の領域を除いて配線基板２０１の両面全面に形成される。換言すると、絶縁膜２２１は、その一部が所定の領域に関して除去されており、一つ以上の開口部を有している。例えば、配線基板２０１の一面側には、開口部２３５ａ、２３５ｂ、２３５ｃ、２３５ｄが形成される。開口部２３５ａ、２３５ｂ、２３５ｃ、２３５ｄは、複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄが形成された領域及びその周辺領域を露出させる。
配線基板２０１の他面側においても、複数のランド部２２５をそれぞれ露出させる開口部が形成される。
第１半導体チップ２０３は、略四角形（ここでは長方形）の板状のメモリチップで、一面側に所定の回路及び電極パッド１０３ａ、１０３ｂが形成されている。複数の電極パッド１０３ａ、１０３ｂは、第１半導体チップ２０３の長方形の短辺に沿って配列されている。第１半導体チップ２０３の他面は、ＤＡＦ（Die Attached Film）等の接着部材１０５により配線基板２０１の絶縁膜２２１が形成されている領域に接着固定される。
第２半導体チップ２０５は、第１半導体チップ２０３と同様に、略四角形（長方形）の板状のメモリチップで、一面側に第１半導体チップ２０３と同様の回路及び電極パッド１０７ａ、１０７ｂが形成されている。複数の電極パッド１０７ａ、１０７ｂは、第２半導体チップ２０５の長方形の短辺２０６ａ、２０６ｂに沿って配列形成されている。
第２半導体チップ２０５は、第１半導体チップ２０３の上に積層搭載されている。
第２半導体チップ２０５は、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂが形成された領域を覆うことがないように、電極パッド１０３ａ、１０３ｂが形成された領域に対向する辺が、第１半導体チップ２０３の平面形状の内側に位置するように形成されている。具体的には、第２半導体チップ２０５は、第１半導体チップ２０３に対して９０度回転された状態で平面上の配置が交差するように配置（クロス積層）されている（短辺２０６ａ、２０６ｂが第１半導体チップ２０３の長辺２０４ａ、２０４ｂと平行で、かつ第１半導体チップ２０３の短辺間に配置されている）。
その結果、第２半導体チップ２０５の短辺２０６ａ、２０６ｂは、第１半導体チップ２０３に対して外側にはみ出し、はみ出した部分がオーバーハング部１２３を形成する。
これにより、第２半導体チップ２０５のオーバーハング部１２３の下側と配線基板２０１との間に隙間が形成される。
第２半導体チップ２０５の他面は、ＤＡＦ等の接着部材１０５により第１半導体チップ２０３に接着固定される。
また、絶縁性のペースト材２１１は、上段の半導体チップである第２半導体チップ２０５のそれぞれの短辺２０６ａ、２０６ｂ側のオーバーハング部１２３と配線基板２０１との間であって、下段の半導体チップである第１半導体チップ２０３の長辺２０４ａ、２０４ｂから、第１半導体チップ２０３の長辺２０４ａ、２０４ｂと対応する第２半導体チップ２０５の短辺２０６ａ、２０６ｂとの略中間位置までの領域内に配置されている。ペースト材２１１は、第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂから延在し、第２半導体チップ２０５の複数の電極パッド１０７ａ、１０７ｂ（の直下）の手前の位置まで延在するように構成しても良い。
ペースト材２１１は、塗布後の形状を安定化させるために、粘度がある程度高い材料の方が好ましく、例えば粘度が３００００ｍＰａ・s程度のものが用いられる。ペースト材２１１の具体的な材料としてはエポキシ樹脂が挙げられる。また、半導体装置２００のように、半導体チップをクロス積層した構造においては、ペースト材２１１は、半導体チップを封止する封止体２２０よりも、硬化する際の体積収縮率が大きいほうが好ましい。
このように第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１の間であって、第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂから、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂ（の直下）に延在するペースト材２１１を配置したことで、ペースト材２１１が這い上がり、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ及び第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂを覆うことなく、第２半導体チップ２０５のオーバーハング量を低減でき、チップクラックの発生を抑制し、オーバーハング部１２３に設けられた電極パッド１０７ａ、１０７ｂでのワイヤボンディング性を向上できる。これにより、第２半導体チップ２０５のチップ厚を薄くでき、半導体装置２００の薄型化を図ることができる。
さらに第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１の間であって、第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂから、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂ（の直下）に延在するペースト材２１１を設けたことで、モールド時（封止体２２０の形成時）のボイドの発生を低減できる。
また、半導体装置２００のように、半導体チップをクロス積層した構造では、それぞれの半導体チップの上に配置される封止体２２０の量に差が生じすることで、半導体装置２００のＸＹ方向（平面方向）で反りに差が生じ、例えば第２半導体チップ２０５のＸ（長辺の延在する）方向に凸反りが発生しやすくなる。そのため、第２半導体チップ２０５のオーバーハング部１２３の下に、封止体２２０よりも体積収縮率が大きいペースト材２１１を配置したことで、ペースト材２１１の収縮の際に、第２半導体チップ２０５が凹反りになるような力が働き、半導体装置２００のＸ方向の反り量を低減することができる。
一方、ワイヤ２１５、２１７は、例えばＡｕ、Ｃｕ等の導電性金属で構成される。ワイヤ２１５、２１７は、複数の電極パッド１０３ａ、１０３ｂ、１０７ａ、１０７ｂとこれらに対応する接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄとの間を電気的に接続する。
ここでは、ワイヤ２１５は、電極パッド１０３ａ、１０３ｂと接続パッド２２３ａ、２２３ｃを接続しており、ワイヤ２１７は、電極パッド１０７ａ、１０７ｂと接続パッド２２３ｂ、２２３ｄを接続している。
封止体２２０は、絶縁性樹脂、例えば熱硬化性のエポキシ樹脂であり、配線基板２０１の一方の面側を覆うように、第１半導体チップ２０３、第２半導体チップ２０５及びワイヤ２１５、２１７を封止する。
以上が半導体装置２００を構成する部材の詳細である。
次に、図４〜図１０を参照して、半導体装置２００の製造方法を説明する。
まず、図４（ａ）に示す配線母基板３００を用意する。
配線母基板３００は、マトリクス状に配置された複数の製品形成部３０１を有しており、個々の製品形成部３０１が配線基板２０１に対応している。
次に、図４（ｂ）に示すように、配線母基板３００を図示しないダイボンディング装置に搬送し、ダイボンディング装置を用いて配線母基板３００の製品形成部３０１上に、第１半導体チップ２０３を搭載する。
第１半導体チップ２０３は、電極パッド１０３ａ、１０３ｂが設けられた短辺が開口部２３５ａ、２３５ｃに対向するように搭載される。第１半導体チップ２０３は、他面に設けられたＤＡＦ等の接着部材１０５により配線母基板３００に接着固定される。
次に、配線母基板３００を図示しない塗布装置に搬送する。搬送が完了すると、図４（ｃ）に示すように、当該塗布装置のディスペンサー４１により、配線基板２０１の一面上であって、第１半導体チップ２０３の長辺２０４ａ、２０４ｂに沿って、長辺２０４ａ、２０４ｂの近傍位置に、ペースト材２１１を塗布する。
ペースト材２１１は、塗布装置のディスペンサー４１により描画方式によって配線基板２０１の一面の所定位置に供給される。ここで、図５（ａ）〜図５（ｃ）に示すように、塗布の際は、第１半導体チップ２０３上に搭載される第２半導体チップ２０５の端部近傍と中央位置でディスペンサー４１の移動が一旦、止まり、その３箇所で他の部分よりもペースト材２１１の供給量を多くするようにディスペンサー４１が移動する。これにより、図５（ｄ）及び図６に示すように、配線基板２０１の一面に、第１半導体チップ２０３の長辺２０４ａ、２０４ｂに沿って、当該長辺の近傍位置にペースト材２１１が供給される。
具体的には、第２半導体チップ２０５が、第１半導体チップ２０３から両側に１．６ｍｍ程度、オーバーハングするように積層される場合、ペースト材２１１は、例えば第２半導体チップ２０５の短辺２０６ａ、２０６ｂが配置される位置から０．７ｍｍ程度、離間するように、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップ２０５の短辺２０６ａ、２０６ｂが配置される位置に向かって０．９ｍｍの範囲内に供給される。第２半導体チップ２０５のオーバーハングする短辺２０６ａ、２０６ｂの端部近傍と中央位置では、例えば第１半導体チップ２０３の表面よりも０．１５ｍｍ程度、高くなるように供給される。
このように、第２半導体チップ２０５の端部近傍位置と中央位置でペースト材２１１の供給量が他の部分より多くなるように塗布することで、その部分は他の部分より高く、かつ広く供給される。ここで、ペースト材２１１の供給量の多い部分では、第１半導体チップ２０３の表面（上面）よりも高くなり、供給量の少ない部分では第１半導体チップ２０３の表面よりも低くなる。またペースト材２１１の粘度が、３００００ｍＰａ・s程度のものを用いることで、ペースト材２１１の広がりを抑制し、良好に供給できる。
なお、上記説明は描画方式によりペースト材２１１を供給する場合についての説明であるが、ペースト材２１１の供給方式は必ずしも描画方式には限定されない。
具体的には、例えば、塗布装置のディスペンサー４１のノズルとして、図１７（ａ）に示すように塗布範囲に対応した幅のスリット４１ａを有する幅広のノズル４１ｂを用いて、スリット４１ａの範囲でペースト材２１１を一度に供給するように構成しても良い。
この場合、図１７（ａ）に示すように、スリット４１ａの位置が第１半導体チップ２０３の長辺２０４ａ、２０４ｂに沿う位置となるようにディスペンサー４１を移動させ、図１７（ｂ）に示すようにペースト材２１１を塗布することにより、図１７（ｃ）に示すように、スリット４１ａの形状に対応した幅のペースト材２１１が供給される。
このように塗布範囲に対応した幅のスリット４１ａを有するノズル４１ｂを用いることで、ペースト材２１１の塗布時間を短縮することができる。またスリット４１ａを有するノズル４１ｂを用いたことで、配線基板２０１に供給されるペースト材２１１の高さを略均一化でき、ペースト材２１１の第２半導体チップ２０５のオーバーハング部１２３への接触範囲を略均一化できる。
次に、配線母基板３００を図示しないダイボンディング装置に搬送し、図７（ａ）に示すように、ダイボンディング装置のコレット５１を用いて、第１半導体チップ２０３上に第２半導体チップ２０５を搭載する。
第２半導体チップ２０５は、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ（図２参照）を露出させるように、また、オーバーハング部１２３が、開口部２３５ｂ、２３５ｄに対向するように、第１半導体チップ２０３に対して９０度回転された状態で、積層される。
第２半導体チップ２０５が第１半導体チップ２０３に対して９０度回転した状態で積層されることで、第１半導体チップ２０３の短辺に沿って形成された複数の電極パッド１０３ａ、１０３ｂは第２半導体チップ２０５から露出される。
ここで、第２半導体チップ２０５が第１半導体チップ２０３上に積層されることで、図７（ｂ）に示すようにペースト材２１１の第１半導体チップ２０３の表面より高い部分は潰されて拡がり、オーバーハング部１２３の下に、第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂから、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂ（の直下）に延在するようにペースト材２１１が配置される。ここで、ペースト材２１１が、第２半導体チップ２０５の端部（短辺２０６ａ、２０６ｂ）に対応する位置から所定の距離を離間して配置されることで、第２半導体チップ２０５の積層時に、第２半導体チップ２０５の側面に沿ってペースト材２１１が這い上がることを防止できる。例えば、ペースト材２１１が、第１の半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップ２０５の短辺２０６ａ、２０６ｂが配置される位置に向かって０．９ｍｍの範囲内に供給された場合、第２半導体チップ２０５を積層することでペースト材２１１は塗布範囲から１００μｍ程度、拡がり、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから１．０ｍｍの範囲内に拡がる。そのため、第２半導体チップ２０５の実質的なオーバーハング量は０．６ｍｍ程度に低減できる。また第２半導体チップ２０５の一面への這い上がりを防止することで、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂをペースト材２１１が覆う不具合を防止できる。具体的には、ペースト材２１１の塗布精度も考慮し、上段の半導体チップである第２半導体チップ２０５の短辺２０６ａ、２０６ｂから２００μｍ以上、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップの短辺２０６ａ、２０６ｂが配置される位置に向かって０．９ｍｍの範囲内に供給された場合には、例えば７００μｍ、離間するようにペースト材２１１を配置することで、這い上がりを防止できる。
その後、第２半導体チップ２０５の搭載された配線基板２０１は、図７（ｃ）に示すように所定温度、例えば１５０℃程度でリフローすることで、ペースト材２１１が硬化される。これにより、図４（ｄ）及び図８に示すように、第２半導体チップ２０５のオーバーハング部１２３の下に、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂの直下に延在するペースト材２１１による支持部が形成できる。
このように、第２半導体チップ２０５の搭載前に、第１半導体チップ２０３の長辺２０４ａ、２０４ｂに沿って所定の位置にペースト材２１１を供給し、その後、第２半導体チップ２０５を搭載することで、ペースト材２１１がオーバーハング部１２３の下の所定の領域に充填されるように構成したことで、オーバーハング部１２３の下に後からアンダーフィル材等を充填する場合と比べて、作業効率が向上し、半導体装置２００の製造時間を短縮できる。
次にペースト材２１１の硬化が完了した配線母基板３００は、図４（ｅ）に示すように、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂと対応する接続パッド２２３ａ、２２３ｃとの間、および第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂと接続パッド２２３ｂ、２２３ｄとの間が、ワイヤ２１５、２１７により接続される。ワイヤ２１５、２１７を用いた結線には、図示しないワイヤボンディング装置を用いることができる。結線は、例えば、超音波熱圧着法を用いたボールボンディングにより行われる。具体的には、溶融によりボールが形成されたワイヤ２１５の先端を電極パッド１０３ａ、１０３ｂ上に超音波熱圧着し、ワイヤ２１５が所定のループ形状を描くように、ワイヤ２１５の後端を対応する接続パッド２２３ａ、２２３ｃ上に超音波熱圧着する。
同様に、溶融によりボールが形成されたワイヤ２１７の先端を電極パッド１０７ａ、１０７ｂ上に超音波熱圧着し、ワイヤ２１７が所定のループ形状を描くように、ワイヤ２１７の後端を対応する接続パッド２２３ｂ、２２３ｄ上に超音波熱圧着する。
この際、第２半導体チップ２０５のオーバーハング部１２３の下の所定の領域には、ペースト材２１１が配置されていることで、第２半導体チップ２０５のオーバーハング部１２３の、第１半導体チップ２０３の長辺２０４ａ、２０４ｂからの実質的なオーバーハング量を低減できるため、第２半導体チップ２０５が薄いチップであっても、チップクラックの発生を抑制し、良好にワイヤ接続させることができる。
次に、図９（ａ）に示すように、配線母基板３００の一面側に、モールド装置４００を用いて一括モールドによって封止体２２０を形成する。
モールド装置４００は、図１０（ａ）に示すように上型４０１と下型４０２を有する成形金型を有している。上型４０１にはキャビティ４０３が形成されており、下型４０２には配線母基板３００を搭載する凹部４０４が形成されている。
ワイヤボンディングの完了した配線母基板３００は、下型４０２の凹部４０４にセットされる。
その後、上型４０１と下型４０２で配線母基板３００を型閉めすることで、図１０（ｂ）に示すように、配線母基板３００の上方に所定の大きさのキャビティ４０３やゲート部４０５が形成される。本実施形態ではＭＡＰ（Mold Array Package）方式で構成されているため、キャビティ４０３は複数の製品形成部３０１を一括で覆う大きさで構成されている。
次に、下型４０２のポットにレジンタブレット４０６（図１０（ｂ）参照）が供給され、加熱溶融される。
次に、図１０（ｃ）に示すように、溶融された封止樹脂２１２をプランジャー４０８によりゲート部４０５からキャビティ４０３内に注入し、キャビティ４０３内に封止樹脂２１２を充填する。
封止樹脂２１２がキャビティ４０３に充填されると、封止樹脂２１２を所定の温度、例えば１８０℃でキュアすることで、封止樹脂２１２が硬化される。
その後、上型４０１と下型４０２を分離して、配線母基板３００を取り出し、所定の温度、例えば２４０℃でリフローすることで封止樹脂２１２が完全に硬化され、図９（ａ）に示すような、配線母基板３００を一括的に覆う封止体２２０が形成される。その後、図１０（ｃ）に示すような、封止体２２０に接続されたゲート部４０５とランナー部４０９およびカル部４１０が除去される。
次に、図９（ｂ）に示すように、配線母基板３００の他面側のランド部２２５に半田ボール２１６を搭載する。
具体的には、例えば配線基板２０１上のランド部２２５の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール２１６を吸着孔に保持し、保持された半田ボール２１６を、フラックスを介して配線基板２０１のランド部２２５に一括搭載する。
全ての製品形成部３０１への半田ボール２１６の搭載後、配線基板２０１をリフローすることで半田ボール２１６が固定される。
次に、図９（ｃ）に示すように、封止体２２０をダイシングテープ２５１に接着し、封止体２２０及び配線母基板３００をダイシングテープ２５１に支持させる。その後、図示しないダイシングブレードを用いて、配線母基板３００及び封止体２２０をダイシングライン２３４（図９（ｂ）参照）に沿って縦横に切断する。これにより、配線母基板３００は、製品形成部３０１毎に個片化される。その後、個片化された製品形成部３０１及び封止体２２０をダイシングテープ２５１からピックアップすることで、図１に示すような半導体装置２００が得られる。
このように、第１の実施形態によれば、半導体装置２００は、一面に複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、配線基板２０１の一面上に搭載された第１半導体チップ２０３と、短辺２０６ａ、２０６ｂと、短辺２０６ａ、２０６ｂに沿って形成された複数の電極パッド１０７ａ、１０７ｂを有し、短辺２０６ａ、２０６ｂが第１半導体チップ２０３の対応する長辺２０４ａ、２０４ｂからオーバーハングするように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１との間であって、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップ２０５の短辺２０６ａ、２０６ｂに向かって延在し、第２半導体チップ２０５の短辺２０６ａ、２０６ｂより前の位置で終端するように配置された第１の樹脂としてのペースト材２１１と、複数の接続パッド２２３ｂ、２２３ｄと電極パッド１０７ａ、１０７ｂとを電気的に接続する複数のワイヤ２１７と、第１半導体チップ２０３、第２半導体チップ２０５、およびワイヤ２１７を覆うように、配線基板２０１の一面上に形成された第２の樹脂としての封止体２２０を有する。
そのため、ペースト材２１１が這い上がり、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂ及び第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂを覆うことなく、第２半導体チップ２０５のオーバーハング量を低減でき、チップクラックの発生を抑制し、オーバーハング部１２３に設けられた電極パッド１０７ａ、１０７ｂでのワイヤボンディング性を向上できる。これにより、第２半導体チップ２０５のチップ厚を薄くでき、半導体装置２００の薄型化を図ることができる。
さらに第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１の間であって、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから、第２半導体チップ２０５の電極パッド１０７ａ、１０７ｂの直下に延在するペースト材２１１を設けたことで、モールド時（封止体２２０の形成時）のボイドの発生を低減できる。
また、半導体装置２００のように、半導体チップをクロス積層した構造では、それぞれの半導体チップの上に配置される封止体２２０の量に差が生じすることで、半導体装置２００のＸＹ方向（平面方向）で反りに差が生じ、例えば第２半導体チップ２０５のＸ（長辺の延在する）方向に凸反りが発生しやすくなる。そのため、上段の半導体チップである第２半導体チップ２０５のオーバーハング部１２３の下に封止体２２０よりも体積収縮率が大きいペースト材２１１を配置したことで、第２半導体チップ２０５が凹反りになる力が生じるようにペースト材２１１が働くことで、半導体装置２００のＸ方向の反り量を低減することができる。
次に、第２の実施形態について、図１１〜図１４を参照して説明する。
第２の実施形態は、第１の実施形態において、半導体チップを４段積層したものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
まず、第２の実施形態に係る半導体装置２００ａの構成について、説明する。
図１１および図１２に示すように、第２の実施形態に係る半導体装置２００ａは、第２半導体チップ２０５上に第３半導体チップ２０７が設けられており、第３半導体チップ２０７上には第４半導体チップ２１０が設けられている。
即ち、半導体装置２００ａは、半導体チップを４段積層した構造を有している。
第３半導体チップ２０７および第４半導体チップ２１０は、ここでは第１半導体チップ２０３および第２半導体チップ２０５と同様の構造、形状を有するメモリチップであり、半導体装置２００ａは、換言すれば、第１半導体チップ２０３と第２半導体チップ２０５を交互に多段に積層した構造を有している。
なお、第３半導体チップ２０７は、第２半導体チップ２０５に対して９０度クロス積層されており、第４半導体チップ２１０は、第３半導体チップ２０７に対して９０度クロス積層されている。
さらに、第３半導体チップ２０７のオーバーハング部と、第１半導体チップ２０３との間にはペースト材２１１ｂが設けられ、第４半導体チップ２１０のオーバーハング部と、第２半導体チップ２０５との間にはペースト材２１１ｃが設けられている。
このように、半導体チップは３段以上に交互に多段に積層してもよい。このように、３段以上、この場合は４段積層された半導体装置２００ａであっても、オーバーハング部の下の領域に第１の実施形態と同様にペースト材２１１、２１１ａ、２１１ｂを配置することができ、第１の実施形態と同様な効果が得られる。
次に、半導体装置２００ａの製造方法について、簡単に説明する。
まず、第１の実施形態と同様に、配線基板２０１上に第１半導体チップ２０３および第２半導体チップ２０５を積層し、図４（ｅ）に示すワイヤボンディング工程までを行う。
その後、図１３（ａ）に示すように、第１半導体チップ２０３の上に、第２半導体チップ２０５の長辺に沿って長辺の近傍位置に、第１の実施形態と同様にペースト材２１１ｂが供給される。この際、第１半導体チップ２０３の電極パッド１０３ａ、１０３ｂの近傍にペースト材２１１ｂが供給されているが、電極パッド１０３ａ、１０３ｂは既にワイヤ接続されており、ペースト材２１１ｂで覆われても問題ない。
その後、図１３（ｂ）に示すように、第２半導体チップ２０５上に、第３半導体チップ２０７が積層搭載される。第３半導体チップ２０７は、第１半導体チップ２０３と平面状の位置が重なるように、第２半導体チップ２０５に対して９０度回転された状態で積層される。
このように、第１半導体チップ２０３と第３半導体チップ２０７とを同じ向きで積層したことで、共通化可能な接続パッドは、配線基板２０１の同じ接続パッドに接続させることができる。第３半導体チップ２０７が第１半導体チップ２０３に積層されることで、ペースト材２１１ｂが第１半導体チップ２０３と第３半導体チップ２０７の間の隙間に拡がり、所定領域が充填される。
その後、第３半導体チップ２０７を積層した配線基板２０１は、所定温度、例えば１５０度程度でリフローすることで、ペースト材２１１ｂが硬化され、ペースト材２１１ｂによる支持部が形成される。
次に、図１３（ｃ）に示すように、第２半導体チップ２０５の上に、第３半導体チップ２０７の長辺に沿って長辺の近傍位置に、同様にペースト材２１１ｃが供給され、さらに、図１４（ａ）に示すように第４半導体チップ２１０を搭載し、所定温度でリフローすることでペースト材２１１ｃによる支持部が形成される。
次に、図１４（ｂ）に示すように、ワイヤボンディングにより、第３半導体チップ２０７および第４半導体チップ２１０と配線基板２０１とをワイヤで接続する。
この後は、第１の実施形態と同様に、封止体２２０の形成、半田ボール２１６の搭載、および配線母基板３００の切断（個片化）を行い、半導体装置２００ａが得られる。
このように、第２の実施形態によれば、半導体装置２００ａは、一面に複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄを有する配線基板２０１と、配線基板２０１の一面上に搭載された第１半導体チップ２０３と、短辺２０６ａ、２０６ｂと、短辺２０６ａ、２０６ｂに沿って形成された複数の電極パッド１０７ａ、１０７ｂを有し、短辺２０６ａ、２０６ｂからオーバーハングするように、第１半導体チップ２０３上に積層された第２半導体チップ２０５と、第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１との間であって、第１半導体チップ２０３の長辺２０４ａ、２０４ｂから第２半導体チップ２０５の短辺２０６ａ、２０６ｂに向かって延在し、第２半導体チップ２０５の短辺２０６ａ、２０６ｂより前の位置で終端するように配置された第１の樹脂としてのペースト材２１１と、複数の接続パッド２２３ｂ、２２３ｄと電極パッド１０７ａ、１０７ｂとを電気的に接続するワイヤ２１７と、第１半導体チップ２０３、第２半導体チップ２０５、およびワイヤ２１７を覆うように、配線基板２０１の一面上に形成された第２の樹脂としての封止体２２０を有する。
従って、第１の実施形態と同様の効果を奏する。
次に、第３の実施形態について、図１５および図１６を参照して説明する。
第３の実施形態は、第１の実施形態において、第１半導体チップ２０３ａとして、一辺のみに電極パッド１０３ａが設けられたチップを用い、第２半導体チップ２０５の辺のうち、当該一辺の反対側の辺のみをオーバーハングさせたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第２の実施形態と異なる部分について説明する。
図１５および図１６に示すように、第３の実施形態に係る半導体装置２００ｂは、第１半導体チップ２０３ａの一辺のみに電極パッド１０３ａが設けられている。
また、第２半導体チップ２０５の辺のうち、電極パッド１０７ｂが設けられた側の辺（短辺２０６ｂ）、即ち電極パッド１０３ａが設けられた辺とは反対側の辺のみをオーバーハングさせており、オーバーハング部１２３と配線基板２０１の間にはペースト材２１１が設けられている。
このように、オーバーハングさせる辺は必ずしも２辺に限定されるものではなく、少なくとも１辺がオーバーハングしていればよい。
なお、第１半導体チップ２０３ａおよび第２半導体チップ２０５は、いずれも長辺同士、短辺同士が平行になるように配置されている。
また、配線基板２０１には、短辺に沿って開口部２３５ｂ、２３５ｄが設けられ、開口部２３５ｂ、２３５ｄには接続パッド２２３ｂ、２２３ｄが露出している。さらに、開口部２３５ｂの外側に開口部２３５ｅが設けられ、開口部２３５ｅには接続パッド２２３ｅが露出している。
この構成では、ワイヤ２１７が接続パッド２２３ｅ、２２３ｄと電極パッド１０７ａ、１０７ｂを接続し、ワイヤ２１５が接続パッド２２３ｂと電極パッド１０３ａを接続している。
このように、第３の実施形態によれば、半導体装置２００ｂは、一面に複数の接続パッド２２３ｂ、２２３ｄ、２２３ｅを有する配線基板２０１と、配線基板２０１の一面上に搭載された第１半導体チップ２０３ａと、短辺２０６ａ、２０６ｂと、短辺２０６ａ、２０６ｂに沿って形成された複数の電極パッド１０７ａ、１０７ｂを有し、短辺２０６ｂからオーバーハングするように、第１半導体チップ２０３ａ上に積層された第２半導体チップ２０５と、第２半導体チップ２０５のオーバーハング部１２３と配線基板２０１との間であって、第１半導体チップ２０３ａから第２半導体チップ２０５の短辺２０６ｂに向かって延在し、第２半導体チップ２０５の短辺２０６ｂより前の位置で終端するように配置された第１の樹脂としてのペースト材２１１と、複数の接続パッド２２３ｅ、２２３ｄと電極パッド１０７ａ、１０７ｂとを電気的に接続する複数のワイヤ２１７と、第１半導体チップ２０３ａ、第２半導体チップ２０５、およびワイヤ２１７を覆うように、配線基板２０１の一面上に形成された第２の樹脂としての封止体２２０を有する。
従って、第１の実施形態と同様の効果を奏する。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記した実施形態では半導体チップとしてメモリチップを例示したが、第２半導体チップ２０５が第１半導体チップ２０３からオーバーハングする構成であれば、ロジックチップとメモリチップ等、どのような半導体チップの組合せでも良い。
上記した実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
一面に複数の接続パッドを有する配線基板と、
前記配線基板の前記一面上に搭載された第１の半導体チップと、
少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップから前記第２の半導体チップの前記辺に向かって延在し、前記第２の半導体チップの前記辺より前の位置で終端するように配置された第１の樹脂と、
前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、
前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
（付記２）
前記第１の樹脂は、前記第２の樹脂よりも体積収縮率が大きい、付記１記載の半導体装置。
（付記３）
前記第２の半導体チップは前記第１の半導体チップに対して平面上の配置が交差するように設けられている、付記１または２に記載の半導体装置。
（付記４）
前記第１の半導体チップおよび前記第２の半導体チップは交互に多段に積層されている、付記１〜３のいずれかに記載の半導体装置。
（付記５）
前記第２半導体チップは１辺のみが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層されている、付記１〜４のいずれかに記載の半導体装置。
（付記６）
前記配線基板の前記一面とは反対側の面上に搭載され、前記第１の半導体チップおよび前記第２の半導体チップと電気的に接続された外部端子を有する、付記１〜５のいずれかに記載の半導体装置。
（付記７）
前記外部端子は半田ボールである、付記６記載の半導体装置。
（付記８）
一面に複数の接続パッドを有する配線基板と、
前記配線基板の前記一面上に搭載された第１の半導体チップと、
少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップと前記第２の半導体チップの前記複数の電極パッドとの間の領域内にのみ配置された第１の樹脂と、
前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、
前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
（付記９）
前記第１の樹脂は、前記第２の樹脂よりも体積収縮率が大きい、付記８記載の半導体装置。
（付記１０）
前記第２の半導体チップは前記第１の半導体チップに対して平面上の配置が交差するように設けられている、付記８または９に記載の半導体装置。
（付記１１）
前記第１の半導体チップおよび前記第２の半導体チップは交互に多段に積層されている、付記８〜１０のいずれかに記載の半導体装置。
（付記１２）
前記第２半導体チップは１辺のみが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層されている、付記８〜１１のいずれかに記載の半導体装置。
（付記１３）
前記配線基板の前記一面とは反対側の面上に搭載され、前記第１の半導体チップおよび前記第２の半導体チップと電気的に接続された外部端子を有する、付記８〜１２のいずれかに記載の半導体装置。
（付記１４）
前記外部端子は半田ボールである、付記１３記載の半導体装置。
（付記１５）
配線基板と、
長方形の板状で、前記配線基板の一面上に搭載された第１の半導体チップと、
長方形の板状で、２つの短辺が、前記第１の半導体チップのそれぞれの長辺からオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
前記第２の半導体チップのそれぞれのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップの前記長辺から、前記第１の半導体チップの長辺と対応する前記第２の半導体チップの短辺との中間位置までの領域内に配置された第１の樹脂と、
前記第１の半導体チップ及び前記第２の半導体チップを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
（付記１６）
前記第１の樹脂は、前記第２の樹脂よりも体積収縮率が大きい、付記１５記載の半導体装置。
（付記１７）
前記第２の半導体チップは前記第１の半導体チップに対して平面上の配置が交差するように設けられている、付記１５または１６に記載の半導体装置。
（付記１８）
前記第１の半導体チップおよび前記第２の半導体チップは交互に多段に積層されている、付記１５〜１７のいずれかに記載の半導体装置。
（付記１９）
前記配線基板の前記一面とは反対側の面上に搭載され、前記第１の半導体チップおよび前記第２の半導体チップと電気的に接続された外部端子を有する、付記１５〜１８のいずれかに記載の半導体装置。
（付記２０）
前記外部端子は半田ボールである、付記１９記載の半導体装置。
４１ ：ディスペンサー
４１ａ ：スリット
４１ｂ ：ノズル
５１ ：コレット
１０３ａ、１０３ｂ ：電極パッド
１０５ ：接着部材
１０７ａ、１０７ｂ ：電極パッド
１２３ ：オーバーハング部
２００、２００ａ、２００ｂ ：半導体装置
２０１ ：配線基板
２０３、２０３ａ ：第１半導体チップ
２０４ａ、２０４ｂ ：長辺
２０５ ：第２半導体チップ
２０６ａ、２０６ｂ ：短辺
２０７ ：第３半導体チップ
２１０ ：第４半導体チップ
２１１、２１１ｂ、２１１ｃ ：ペースト材
２１２ ：封止樹脂
２１５、２１７ ：ワイヤ
２１６ ：半田ボール
２１９ ：絶縁基材
２２０ ：封止体
２２１ ：絶縁膜
２２３ａ、２２３ｂ、２２３ｃ、２２３ｄ、２２３ｅ ：接続パッド
２２５ ：ランド部
２３４ ：ダイシングライン
２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３５ｅ ：開口部
２５１ ：ダイシングテープ
３００ ：配線母基板
３０１ ：製品形成部
４００ ：モールド装置
４０１ ：上型
４０２ ：下型
４０３ ：キャビティ
４０４ ：凹部
４０５ ：ゲート部
４０６ ：レジンタブレット
４０８ ：プランジャー
４０９ ：ランナー部
４１０ ：カル部

Claims (5)

  1. 一面に複数の接続パッドを有する配線基板と、
    前記配線基板の前記一面上に搭載された第１の半導体チップと、
    少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
    前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップから前記第２の半導体チップの前記辺に向かって延在し、前記第２の半導体チップの前記辺より前の位置で終端するように配置された第１の樹脂と、
    前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、
    前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
  2. 一面に複数の接続パッドを有する配線基板と、
    前記配線基板の前記一面上に搭載された第１の半導体チップと、
    少なくとも１つの辺と、前記辺に沿って形成された複数の電極パッドを有し、前記辺の少なくとも１つが前記第１の半導体チップからオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
    前記第２の半導体チップのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップと前記第２の半導体チップの前記複数の電極パッドとの間の領域内にのみ配置された第１の樹脂と、
    前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のワイヤと、
    前記第１の半導体チップ、前記第２の半導体チップ、および前記複数のワイヤを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
  3. 配線基板と、
    長方形の板状で、前記配線基板の一面上に搭載された第１の半導体チップと、
    長方形の板状で、２つの短辺が、前記第１の半導体チップのそれぞれの長辺からオーバーハングするように、前記第１の半導体チップ上に積層された第２の半導体チップと、
    前記第２の半導体チップのそれぞれのオーバーハング部と前記配線基板との間であって、前記第１の半導体チップの前記長辺から、前記第１の半導体チップの長辺と対応する前記第２の半導体チップの短辺との中間位置までの領域内に配置された第１の樹脂と、
    前記第１の半導体チップ及び前記第２の半導体チップを覆うように、前記配線基板の一面上に形成された第２の樹脂と、を有する半導体装置。
  4. 前記第１の樹脂は、前記第２の樹脂よりも体積収縮率が大きい、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記第１の半導体チップおよび前記第２の半導体チップは交互に多段に積層されている、請求項１〜３のいずれか一項に記載の半導体装置。
JP2012228889A 2012-10-16 2012-10-16 半導体装置 Pending JP2014082302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012228889A JP2014082302A (ja) 2012-10-16 2012-10-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012228889A JP2014082302A (ja) 2012-10-16 2012-10-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2014082302A true JP2014082302A (ja) 2014-05-08

Family

ID=50786246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012228889A Pending JP2014082302A (ja) 2012-10-16 2012-10-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2014082302A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9748204B2 (en) 2014-08-28 2017-08-29 Micron Technology, Inc. Semiconductor device including semiconductor chips stacked over substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9748204B2 (en) 2014-08-28 2017-08-29 Micron Technology, Inc. Semiconductor device including semiconductor chips stacked over substrate

Similar Documents

Publication Publication Date Title
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
TW201737442A (zh) 薄型晶片堆疊封裝構造及其製造方法
US20130137217A1 (en) Method of manufacturing semiconductor device
KR20130059305A (ko) 반도체 디바이스 제조 방법
JP2015195263A (ja) 半導体装置及びその製造方法
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
CN102956511A (zh) 半导体封装结构及其制作方法
JP2012212786A (ja) 半導体装置の製造方法
WO2014156921A1 (ja) 半導体装置
JP5667381B2 (ja) 半導体装置及びその製造方法
JP2016048756A (ja) 半導体装置
JP2007042762A (ja) 半導体装置およびその実装体
JP2015220235A (ja) 半導体装置
JP2014082302A (ja) 半導体装置
JP2010141261A (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2016025198A (ja) 半導体装置の製造方法
TW201705311A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2014036179A (ja) 半導体装置
JP2012138394A (ja) 半導体装置の製造方法
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法