JP2016025198A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016025198A
JP2016025198A JP2014147849A JP2014147849A JP2016025198A JP 2016025198 A JP2016025198 A JP 2016025198A JP 2014147849 A JP2014147849 A JP 2014147849A JP 2014147849 A JP2014147849 A JP 2014147849A JP 2016025198 A JP2016025198 A JP 2016025198A
Authority
JP
Japan
Prior art keywords
mold
opening
wiring board
cavity
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014147849A
Other languages
English (en)
Inventor
文人 伊藤
Fumito Ito
文人 伊藤
細川 浩二
Koji Hosokawa
浩二 細川
宣丞 宇佐美
Sensho Usami
宣丞 宇佐美
洋行 伊藤
Hiroyuki Ito
洋行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2014147849A priority Critical patent/JP2016025198A/ja
Publication of JP2016025198A publication Critical patent/JP2016025198A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】配線基板の両面の封止樹脂を一括で形成し配線基板の反りを低減することで半導体装置の生産性を向上する。【解決手段】モールド金型の下型に設けられたゲートより下型のキャビティに封止樹脂を注入し下型のキャビティに記封止樹脂を充填し、配線基板を両面間を貫通する第1の開口部を通じて上型のキャビティ内に封止樹脂を充填し、配線基板の両面の封止樹脂を一括で形成する。【選択図】図13

Description

本発明は、半導体装置の製造方法に関する。
BGA(Ball Grid Array)タイプの半導体装置は、例えば特許文献1に記載されているように、1つの半導体装置の配線基板に相当する製品形成部(「製品領域」ともいう)を複数有する配線基板(「配線母基板」ともいう)を準備し、複数の製品形成部のそれぞれに半導体チップを搭載し、半導体チップの電極パッドと配線基板の接続パッドを接続し、上型と下型からなる成形(モールド)金型で配線基板を型締めし、トランスファー成形(モールド)によりゲート側からエアベント側に向かって、溶融した封止樹脂を上型のキャビティに充填し、配線基板の一面の複数の製品形成部を一体的に覆う封止樹脂層を形成したあと、配線基板(配線母基板)を個々の製品形成部毎に分割するMAP(Mold Array Process)方式により製造される。なお、トランスファーモールドでは、よく知られているように、例えば配線基板を加熱した金型内に固定し、ポットにモールド用の樹脂(熱硬化樹脂)を供給し、ポット内で溶融した樹脂をプランジャーで加圧して送り出しランナー、ゲートを介してキャビティ内を充填し熱硬化させてモールド成形する。
また、特許文献2には、封止工程で用いる成形金型の上型と下型にそれぞれゲート部が形成され、上下のキャビティに封止樹脂を注入することで、配線基板の両面を同時にモールドし封止樹脂層を形成する方法が開示されている。特許文献2に開示された半導体装置は、配線基板の半導体チップの搭載面及び前記半導体チップを覆う第1の封止樹脂層と、配線基板の他の面を覆う第2の封止樹脂層を備えている。
特開2011−228603号公報 特開2010−103348号公報
以下に関連技術の分析を与える。
半導体装置の大容量化・高機能化を図るために、配線基板の両面にそれぞれ複数の半導体チップを搭載し、これら複数の半導体チップを覆うように、配線基板の両面に封止樹脂層を形成することが検討されている。
前述したトランスファーモールドによって配線基板の両面に封止樹脂層を形成しようとした場合、配線基板の一方の面に封止樹脂層を形成した後、配線基板の他方の面に封止樹脂層を形成することが必要になる。
しかしながら、配線基板の一方の面に封止樹脂層を形成した後に、配線基板の他方の面に封止樹脂層を形成するというように、2段階でモールドすると、配線基板上に最初に形成した封止樹脂層は、他方の面に形成した封止樹脂層よりも熱履歴が多くなる。具体的には、最初に形成した封止樹脂層が、他方の面に封止樹脂層を形成する際の加熱により硬化収縮がより進行することになる。
このような配線基板の上下面の封止樹脂層の熱履歴の差により、ベーク後の配線基板に反りが生じる場合がある。配線基板の反りによって、例えば、半導体装置の二次実装性が低下したり、モールド工程以降の工程において不具合が生じる。なお、二次実装は、例えば配線回路基板等に、個片化された個々の半導体装置(一次実装半導体装置)を搭載し、一次実装半導体装置の突起(バンプ)電極と配線回路基板とを接続し二次実装半導体装置を製造することをいう。
上記したように、特許文献2では、上型と下型にそれぞれゲートを形成し、上下のゲートから、上型と下型のキャビティにそれぞれ加熱溶融された封止樹脂を注入し充填している。このため、モールド装置の構成が複雑化する。また、上型と下型のキャビティの容積の差があることから、上下のキャビティにおける封止樹脂の流動の度合いが異なる。そして、一方の封止樹脂の流動が先行してしまうと、エアベント側で、樹脂圧力により配線基板に歪みが生じ、良好に封止樹脂層を形成することができない事態も生じ得る。
本発明によれば、複数の製品領域と、前記複数の製品領域を囲繞する枠部と、前記枠部の一端側に形成され第1面と前記第1面と反対側の第2面間を貫通する第1開口部と、を有する配線基板を準備する工程と、
前記複数の製品領域の前記第1面と前記第2面とに第1半導体チップ群と第2半導体チップ群とをそれぞれ実装する工程と、
第1キャビティと第2キャビティとが、前記配線基板の前記複数の製品領域及び前記第1開口部の前記第1面側と前記第2面側とをそれぞれ一括で覆う第1金型と第2金型とで、前記配線基板を型締めし、前記第1金型と前記第2金型の一方のゲートより、前記第1及び第2のキャビティの一方のキャビティを充填するとともに、前記一方のキャビティから、前記配線基板の前記第1開口部を通じて、前記第1及び第2のキャビティの他方のキャビティ内に封止樹脂を充填し、前記配線基板の前記第1面側と前記第2面側とをそれぞれ覆う第1封止樹脂と第2封止樹脂とを一括で形成するモールド工程と、を含む半導体装置の製造方法が提供される。
本発明によれば、配線基板の両面の封止樹脂を一括で形成することで、配線基板の反りを抑え半導体装置の生産性を向上することができる。本発明の他の特徴、効果等は、以下の説明、図面および特許請求の範囲から明らかであろう。
本発明の実施形態1乃至4の半導体装置の平面構成を模式的に例示する図である。 図1のA−A’線の断面を模式的に例示する図である。 実施形態1の配線母基板の平面構成を模式的に例示する図である。 (A)乃至(D)は、図3のB−B’線に沿った断面を工程順に模式的に例示する図である。 (E)乃至(G)は、図3のB−B’線に沿った断面を工程順に模式的に例示する図である。 (A)乃至(C)は、実施形態1のトランスファーモールド工程を順に模式的に例示する図である。 (D)乃至(F)は、実施形態1のトランスファーモールド工程を順に模式的に例示する図である。 図7(F)の状態の平面構成を模式的に例示する図である(B−B’線の断面が図7(F))。 実施形態2の配線母基板の平面構成を模式的に例示する図である。 図9のC−C’線の断面を模式的に例示する図である。 実施形態3の配線母基板の平面構成を模式的に例示する図である。 実施形態4の配線母基板の平面構成を模式的に例示する図である。 図12のD−D’線の断面を模式的に例示する図である。
本発明の実施形態について説明する。はじめに本発明の概要を説明する。本発明の製造方法の一形態によれば、複数の製品領域(25)と、前記複数の製品領域を囲繞する枠部(28)と、前記枠部の一端側(28G)に形成され、第1面と前記第1面と反対側の第2面間を貫通する第1開口部(31)と、を有する配線母基板(26)を準備し、前記複数の製品領域(25)の前記第1面と前記第2面に、複数の第1半導体チップ(11)と複数の第2半導体チップ(17)とをそれぞれ実装する。モールド工程では、対向する第1キャビティ(37)と第2キャビティ(39)とが、前記配線母基板(26)の前記複数の製品領域(25)及び前記第1開口部(31)の前記第1面側と前記第2面側とをそれぞれ一括で覆う第1金型(34)と第2金型(35)とで、前記配線母基板(26)を型締めし、前記第1金型と前記第2金型の一方に設けられたゲート(41)より、前記第1及び第2のキャビティの一方のキャビティを充填するとともに、前記一方のキャビティから、前記配線母基板(26)の前記第1の開口部(31)を通じて、前記第1及び第2のキャビティの他方のキャビティ内に封止樹脂を充填し、前記配線母基板の前記第1面側と前記第2面側とをそれぞれ覆う第1封止樹脂(16)と第2封止樹脂と(23)を一括で形成する。1個の製品領域(25)は、1つの半導体装置の配線基板(2)に対応している。以下では、複数の製品領域(25)を備え、個々の製品領域(25)に分割する前の配線基板を、配線母基板と呼ぶ。
本発明の製造方法の一形態によれば、前記モールド工程において、前記第2金型に設けられ、前記第2金型(35)の前記第2キャビティ(39)に連通するゲート(41)より、前記第2キャビティ(29)内に封止樹脂を注入して、前記第2金型(35)の前記第2キャビティ(39)内に封止樹脂を充填するとともに、前記第2金型(35)の前記第2キャビティ(39)から、前記配線母基板の前記第1の開口部(31)を通じて、前記第1金型(34)の前記第1キャビティ(37)内に封止樹脂を充填することで、前記第1及び第2の封止樹脂(16、23)を一括で形成する。
本発明の製造方法の別の形態によれば、前記配線母基板を準備する工程において、前記配線母基板の前記枠部の一端側(28G)の、モールド時のゲートに対応する位置に形成され、前記第1面と前記第2面間を貫通する第2の開口部(32)をさらに有する配線母基板(26)を準備する。モールド工程では、前記第1金型(34)に設けられたゲート(41)より、前記配線母基板の前記第2開口部(32)を介して連通する前記第2金型(35)の前記第2キャビティ(39)内に封止樹脂を注入し、前記第2金型(35)の前記第2キャビティ(39)内に封止樹脂を充填するともに、前記第2金型(35)の前記第2キャビティ(39)から前記配線母基板の前記第1の開口部(31)を通じて、前記第1金型(34)の前記第1キャビティ(37)内に封止樹脂を充填することで、前記第1及び第2の封止樹脂(16、23)を一括で形成するようにしてもよい。
本発明の製造方法の別の形態によれば、前記配線母基板を準備する工程において、前記枠部の一端側と対向する他端側に形成され、前記第1面と前記第2面間を貫通する第3開口部(47)をさらに有する配線母基板を準備する。モールド工程において、型締めした前記第1及び第2金型の前記第1及び第2のキャビティ(37、39)は、エアベント側で、前記第3開口部(47)を介して互いに連通し、前記封止樹脂の注入時、前記第1及び第2キャビティ(37、39)のうち一方のキャビティから前記第3開口部(47)に早く到着した前記封止樹脂は、前記第3開口部(47)を介して他方のキャビティに廻り込むようにしてもよい。
本発明の製造方法により製造される半導体装置は、例えば第1半導体チップ(11)及び第2半導体チップ(17)と、
第1面において前記第1半導体チップ(11)の電極群(12)と接続する第1接続パッド群(8)を備え、前記第1面と反対側の第2面において、前記第2半導体チップ(17)の電極群(18)に接続する第2接続パッド群(9)と、ランド群(10)とを備え、前記第1及び第2接続パッド群(8、9)と前記ランド群(10)とを電気的に接続する配線パタンが形成された配線基板(2)と、
前記配線基板(2)の前記第1面及び前記第1半導体チップ(11)を覆う第1封止樹脂(16)と、
前記配線基板(2)の前記第2面及び前記第2半導体チップ(17)を覆う第2封止樹脂(23)と、
前記配線基板(2)の前記第2面の前記第2封止樹脂(23)を貫通して前記ランド群(10)に接続される外部端子群(24)と、を備え、第1封止樹脂(16)と第2封止樹脂(23)とが一括で形成されている。
以上、本発明の概要を説明したが、括弧内の符号等は、あくまで本発明の理解を容易とするためのものであって、本発明を限定するものと解釈されるべきものでないことは勿論である。以下、図面を参照して、いくつかの実施形態に即して詳細に説明する。
図1は、実施形態の製造方法が適用される半導体装置1の平面構成を模式的に示す図である。図1において、右上コーナー部分の16は、全面を覆う第1封止樹脂層16の一部を表しており、第1封止樹脂層16の下に、第1半導体チップ11が配線基板2の一面に実装され、第1封止樹脂層16の下において、配線基板2の一の面に、絶縁膜(ソルダーレジスト膜)4がパターン形成されている状態を表している。図1において、参照符号6は、ソルダーレジスト膜4の開口部を表しており、参照符号8は、開口部6内で露出して見える接続パッド(第1接続パッド)であり、配線基板2の表面に形成される配線パターンの一部(端部)を構成している。参照符号12は、第1半導体チップ11の一面(回路形成面)の電極パッドを表している。第1半導体チップ11の電極パッド12は、第1接続パッド8にフリップチップボンディングされる。参照符号17は、配線基板2の他の面に実装される第2半導体チップを表しており、参照符号18は第2半導体チップ17の一面(回路形成面)の電極パッドを表している。また、参照符号24は、配線基板2の他の面側に配設されるボール状の電極(外部端子)を表している。
図2は、図1のA−A’線に沿って切断した断面を模式的に例示した図である。ただし、図1において、第1封止樹脂層16が配線基板2全面を覆っているものとする。実施形態1のBGAタイプの半導体装置1は、例えば略四角形の板状で90μm(micro meter)厚程度の薄い配線基板2を有している。配線基板2は、ガラスエポキシ基板等の絶縁基材3の両面に、例えばCu(銅)等からなる所定の配線パターン(不図示)が形成されており、絶縁基材3の両面には、それぞれ、配線絶縁膜(ソルダーレジスト膜)4、5がパターン形成されている。絶縁基材3の両面に形成された所定の配線パターン(不図示)は一部を除き、ソルダーレジスト膜4、5で覆われている。なお、ソルダーレジスト膜4、5は、実装時に、はんだが不必要な部分へ付着することを防止し配線パターン等を保護するとともに、ほこり、湿気等に対して絶縁性を保つ保護膜として機能を有する。
絶縁基材3の一面側のソルダーレジスト膜4の開口部6(図1)から露出した配線パターンは複数の第1接続パッド8となり、他面側のソルダーレジスト膜5の開口部7から露出した配線パターンは、複数の第2接続パッド9と複数のランド10となる。
複数のランド10は、例えば第1半導体チップ11の配置領域の外側の領域に、例えば配線基板2の4つの辺に沿って2列で配置されている。なお、複数のランド10の配列はかかる構成に制限されるものでないことは勿論である。
配線基板2の一の面側の複数の第1接続パッド8は、第1接続パッド8に接続する配線パターンと、スルーホール81を介して他の面側の対応する複数のランド10に電気的に接続される。配線基板2の他の面側の複数の第2接続パッド9は、第2接続パッド9に接続する配線パターンを介して対応する複数のランド10に電気的に接続される。
なお、ソルダーレジスト膜4の開口部6から露出した複数の第1接続パッド8の表面には、図示しないNi(ニッケル)/Au(金)メッキが形成され、同様に、ソルダーレジスト膜5の開口部7から露出した第2接続パッド9と複数のランド10の表面には、例えば、図示しないNi/Auメッキが形成されている。ソルダーレジスト膜4、5は、それぞれ、第1、第2半導体チップ11、17と重なる領域に配置された部位が周辺の部位よりも厚さが薄くなるように形成してもよい。
図1及び図2に示すように、配線基板2の一の面の略中央領域には、第1半導体チップ11が搭載されている。第1半導体チップ11は、例えばシリコン等の半導体基板上の一面に、DRAM(Dynamic Random Access Memory)等のメモリチップの素子と配線構造を備えている。特に制限されないが、第1半導体チップ11は、例えば略長方形の板状であり、第1半導体チップ11の一面(回路形成面側)には、対向する2つの短辺に沿って複数の電極パッド12が配置されている。第1半導体チップ11の一面(回路形成面)には、電極パッド12を除いた領域に、不図示パッシベーション膜が形成され、回路形成面を保護している。各電極パッド12上には、バンプ電極13が第1半導体チップ11の一面から突出するように形成されている。バンプ電極13は、例えばCu(銅)からなるピラー部13aと、ピラー部13aの表面に形成されたはんだ層14とから構成される。そして、第1半導体チップ11のバンプ電極13は、それぞれ配線基板2の一面側のソルダーレジスト膜4の開口部6から露出された第1接続パッド8に、はんだ層14を介して接合される。第1半導体チップ11の一面(回路形成面)と配線基板2との間の隙間には、樹脂充填部材15が充填されている。樹脂充填部材15して例えばUF(Under Fill:アンダーフィル)、NCF(Non-conductive Film)、又は、NCP(Non-conductive Paste)が用いられる。配線基板2の一面上には、第1封止樹脂層16が形成されており、第1半導体チップ11は第1封止樹脂層16によって覆われる。第1封止樹脂層16は、例えば熱硬化性のエポキシ樹脂等からなる。
また、配線基板2の一の面と反対側の他の面の中央領域には、第2半導体チップ17が搭載されている。第2半導体チップ17は、例えばシリコン等の半導体基板上の一面に例えばDRAM等のメモリチップの素子と配線構造を備えている。特に制限されないが、第2半導体チップ17は、例えば略長方形の板状であり、第2半導体チップ17の一面(回路形成面側)には、対向する2つの短辺に沿って、複数の電極パッド18が配置されており、電極パッド18を除く、第2半導体チップ17の一面(回路形成面)には、不図示のパッシベーション膜が形成され、回路形成面を保護している。複数の電極パッド18上には、複数のバンプ電極19が、第2半導体チップ17の一面から突出するように形成されている。第2半導体チップ17のバンプ電極19は、例えばCuからなるピラー部19aと、ピラー部19aの表面に形成されたはんだ層20を備えている。
第2半導体チップ17は、図1に示すように、第1半導体チップ11に対して略90°回転した状態で、配線基板2の他の面にフリップチップ実装される。第2半導体チップ17のバンプ電極19は、配線基板2の他の面側の絶縁膜5の開口部7から露出された第2接続パッド9に、はんだ層20を介して接合される。第2半導体チップ17の回路形成面と配線基板2との間の隙間には、樹脂充填部材21が充填されている。樹脂充填部材21は、例えばUF、NCF、又はNCPからなる。
配線基板2の他の面の周辺領域に配置された複数のランド10上には、それぞれ複数の導体ポスト22が配置されている。導体ポスト22は例えばCu等からなり、第2半導体チップ17の実装高さよりも高く形成されている。そして、配線基板2の他の面には、例えば熱硬化性のエポキシ樹脂等の第2封止樹脂23が形成されており、第2半導体チップ17は、第2封止樹脂23によって覆われる。
また複数の導体ポスト22の表面は、それぞれ第2封止樹脂23から露出するように構成されており、各導体ポスト22の露出面には、外部電極(外部端子)となるはんだボール24が搭載されている。なお、導体ポスト22は、ランド10上にメッキ等で形成してもよいし、あるいは、柱状の金属材(導電部材)をランド10上に搭載することで形成しても良い。
<実施形態1>
図3は、実施形態1の半導体装置の製造方法で準備される配線母基板の平面構成の概略を模式的に例示する図である。図3に示すように、配線母基板26には、複数の製品領域25がマトリクス状に配置されている。複数の製品領域25の各々は、図1及び図2に示した半導体装置1の1個分の配線基板2に相当し、図1及び図2の第1接続パッド8や第2接続パッド9、ランド10、配線パターン等が形成されている。なお、図3に示した配線母基板26は、フリップチップボンディング工程前に対応している。マトリクス状の複数の製品領域25(図3では、4×6)が配置された領域(矩形領域)を囲んで枠部28(外枠)が配置されている。枠部28のうち、一端側の枠部28Gは、モールド時にゲート側に位置する。枠部28Gと対向する他端側の枠部28Aは、モールド時にエアベント側に位置する。図3において、30で示す領域はモールド領域を表している。枠部28Gには、モールド後の封止樹脂のランナー部の離型性等を考慮して、ゲートに対応する部位に、メタルパターン29が形成されている。
配線母基板26の枠部28Gには、該枠部28Gを一の面と他の面間を貫通する複数の第1開口部(貫通口)31と複数の第2開口部32(貫通口)とが形成されている。複数の第1開口部31(図3では8個)は、同一の平面形状とされ、枠部28Gのモールド領域30内に、枠部28Gの外縁の長手方向(X方向)に沿って一列に配置されている。複数の第2開口部32(図3では8個)は、同一の平面形状とされ、枠部28Gにおいて、第1開口部31の外側、すなわちモールド時のゲート部に対応する位置に、枠部28Gの外縁の長手方向(X方向)に沿って、一列に配置されている。第2開口部32のX方向の位置は、対応する第1開口部31と、同一又はほぼ同一とされる。図3に示す例では、第1開口部31と第2開口部32の平面形状は、枠部28Gの外縁の長手方向(X方向)に沿った辺を長辺、枠部28Gの外縁の長手方向(X方向)に直交する方向(Y方向)に沿った辺を短辺とする矩形形状(長方形)とされている。なお、図3に示すように、第1開口部31と第2開口部32のY方向の幅は大幅には相違していず、例えば同等又は同一としてもよい。第1開口部31と第2開口部32のX方向の長さは、同等又は同一としてもよい。
複数の製品領域25間はダイシングライン27により区画されている。また、配線母基板26の4隅には、位置決め孔33が形成されている。
図4及び図5は、実施形態1の半導体装置の製造方法を説明するために断面を代表的な工程にしたがって模式的に例示した図である。なお、図4及び図5は単に図面作成の都合で分図されたものである。図6及び図7は、実施形態1のモールド工程を説明するために断面を処理順に模式的に示した図である。図6及び図7も、単に図面作成の都合で分図されたものである。図8は、実施形態1のモールド工程後の配線母基板の概略構成を模式的に示す平面図である。以下、実施形態1の製造方法について説明する。
図4(A)は、図3のB−B’線に沿った断面に対応する。図4(A)に示すように、複数の製品領域25を有する配線母基板26が準備される。それぞれの製品領域25の構成は図1及び図2の配線基板2と同様である。ただし、図4(A)では、配線母基板26の一面と他面にソルダーレジスト膜4、5、接続パッド8、9、ランド10、及び、配線パターンが形成された状態である。また、配線母基板26の枠部28Gには、一の面と他の面を貫通する第1開口部31と第2開口部32が設けられ、さらに他の面のランド10には、導電ポスト22が接続されている。なお、図4(A)に示す配線母基板26には、図3の位置決め孔33が形成されている。準備された配線母基板26は、フリップチップボンディング工程に移行される。
フリップチップボンディング工程に移行された配線母基板26は、図4(B)に示すように、複数の製品領域25の一の面上に、それぞれ第1半導体チップ11をフリップチップ実装により搭載する。なお、図4(B)から図5(G)も、図4(A)の断面に対応した断面を、工程順に模式的に示している。
フリップチップボンディング工程では、一面(回路形成面)上の複数の電極パッド12上にバンプ電極13が形成された第1半導体チップ11が準備されている。
第1半導体チップ11の一面には樹脂充填部材15(例えばNCF)が形成されている。図示しないフリップチップボンディング装置のステージには、逃げ溝が形成されており、配線母基板26の他の面の導体ポスト22が、逃げ溝内に配置されるように、配線母基板26の他の面(導体ポスト22設置側の面)を保持する。
フリップチップボンディングは、ボンディングツール48により、第1の半導体チップ11の一面(電極パッド12が設けられた回路形成面)と反対側の面を保持し、例えば240℃程度の高温で荷重を印加し、第1半導体チップ11のバンプ電極13を、はんだ層を介して、製品領域25の第1接続パッド8に接合することで、配線母基板26の製品領域25上に、第1半導体チップ11を搭載する。この時、第1半導体チップ11の一面(回路形成面)に形成されたNCFが溶融され、配線母基板26の製品領域25と第1半導体チップ11との間の隙間に充填される。
そして、NCFの充填後、所定の温度、例えば150℃程度でキュアすることで、NCFが硬化され、樹脂充填部材15が形成される。
なお、NCFの代わりに、第1半導体チップ11のフリップチップ実装後に、配線母基板26と第1の半導体チップ11の間の隙間に、アンダーフィル材を充填するか、あるいは予め配線母基板26の製品領域25にNCPを供給しておき、フリップチップ実装によりNCPが配線母基板26と第1半導体チップ11の間の隙間に充填することで、樹脂充填部材15を形成するように構成してもよい。
次に、図4(C)に示すように、配線母基板26の複数の製品領域25の他面上に、それぞれ第2半導体チップ17を、フリップチップ実装により、搭載する。
第2半導体チップ17は、例えば、第1の半導体チップ11と同じ構成の半導体チップであり、一面(回路形成面)に設けられた電極パッド18上にバンプ電極19が形成されている。また、第2半導体チップ17の一面(回路形成面)には、樹脂充填部材21として例えばNCFが形成されている。図示しないステージには、第1の半導体チップ11に対応した逃げ溝が形成されており、配線母基板26に搭載された第1半導体チップ11が逃げ溝内に配置されるように、配線母基板26の一面を保持する。
そして、第1半導体チップ11の場合と同様に、ボンディングツール49により、第2半導体チップ17の一面(電極パッド18が設けられた回路形成面)と反対側の面を保持し、例えば240℃程度の高温で荷重を印加し、第2半導体チップ17のバンプ電極19を、はんだ層20を介して、製品領域25の第2接続パッド9に接合することで、配線母基板の製品領域25上に、第2半導体チップ17を搭載する。
第2半導体チップ17の一面に形成したNCFは溶融され、製品領域25と第2半導体チップ17との間の隙間に充填される。そしてNCFの充填後、所定の温度、例えば150℃程度でキュアすることで、NCFが硬化され、樹脂充填部材21が形成される。すべての製品領域に第1及び第2の半導体チップを搭載した配線母基板26は、モールド工程に移行される。
モールド工程では、図4(D)に示すように、配線母基板26の複数の製品領域25の一の面に、それぞれの製品領域25に搭載された複数の第1半導体チップ11を一括的に覆う第1封止樹脂層16と、複数の製品領域25の他の面に、それぞれの製品領域25に搭載された複数の第2半導体チップ17を一括的に覆う第2封止樹脂層23が形成される。以下、図6及び図7を参照して、モールド工程について詳細に説明する。
図示しないトランスファーモールド装置は、図6(A)に示すように、上型34と下型35からなるモールド金型36を有している。上型34には、キャビティ37が形成されており、下型35には、配線母基板26を搭載するための凹部38が形成されている。下型35の凹部38には、キャビティ39が形成されている。
モールド金型36は、上型34に、全体は図示しないカル部(図6(A)の左端側)が形成されており、該カル部からゲート部を通じて、キャビティに溶融した封止樹脂が注入されるように構成されている。
そして、下型35の凹部38に、第1、第2半導体チップ群11、17が搭載された配線母基板26がセットされる。配線母基板26は、枠部28Gのゲート用メタルパターン29が形成された端部が、上型34のゲート部41(図6(B)参照)に向くように、下型35の凹部38に支持されて配置される。
そして図6(B)に示すように、上型34と下型35で配線母基板26を型閉めすることで、配線母基板26の一面の上方に、所定の大きさのキャビティ37、及び、カル40(上型34のカルの一部を参照符号40にて示す)、ゲート41、エアベントが形成される。なお、カル40、ゲート41の間は、ランナー(図8の50)に対応する。
上型34のキャビティ37の側壁のゲート側の一端が突設しており、この突設部34aの先端が、配線母基板26の枠部28Gと、第1開口部31と第2開口部32の間の領域で当接する。すなわち、上型34に設けられたゲート41と上型34のキャビティ37の間は、上型34の突設部34aと枠部28Gと、第1開口部31と第2開口部32の間の領域で仕切られている。配線母基板26に形成された第2開口部32は、上型34のゲート41に連通する位置に配置されており、第1開口部31は、上型34のキャビティ37と下型35のキャビティ39で覆われる位置に配置される。上型34のキャビティ37と下型35のキャビティ39は、第1の開口部31を介して連通する。
次に、下型35の不図示のポットに不図示のレジン(樹脂)タブレットが供給され、モールド金型を、不図示のヒータ等で加熱することで、不図示のポット内のレジンタブレットが加熱溶融される。
そして、図6(C)に示すように、溶融した封止樹脂42を、図示しないプランジャーにより加圧し、上型34のカル40を通じてゲート41から注入する。ゲート41から注入された、溶融した封止樹脂42は、配線母基板26の第2開口部32を通じて、下型35のキャビティ39に注入される。
下型35のキャビティ39に注入された封止樹脂42は、エアベント側(図の右側)に向かって充填されるとともに、配線母基板26の第1開口部31を通じて、上型のキャビティ37にも回り込む。ここで、配線母基板26の他面側には、第2半導体チップ17とともに複数の導体ポスト22が配置される。よって、下型のキャビティ39の部品の配置密度は、上型のキャビティ37の部品の配置密度よりも高い。この結果、上型のキャビティ37内の封止樹脂の流動が、下型のキャビティ39内の封止樹脂の流動よりも早くなる。
このため、配線母基板26の一面を流動する封止樹脂の流動と、他面を流動する封止樹脂の流動が、図7(D)に示すように、エアベント側の近くでほぼ同じとすることができる。そのため、配線母基板26のエアベント側の上下面での封止樹脂42の流動の差を小さくすることでき、封止樹脂42の流動の差による配線母基板26の歪み等を低減することができる。
その後、図7(E)に示すように、上下のキャビティ37、39内に封止樹脂42が充填された後、所定の温度、例えば175℃でモールド成形することで、封止樹脂42が熱硬化され、半硬化状態の封止樹脂層が形成される。
その後、成形金型での型閉めを解除し、モールド金型から配線母基板26が取り出される。配線母基板26には、図7(F)及び図8に示すように、配線母基板26の複数の製品領域25の一面を一括的に覆う第1封止樹脂層16と、複数の製品領域25の他の面を一括的に覆う第2封止樹脂層23が形成される。図7(F)は、図8のB−B’線の断面に対応する。そして、封止樹脂層のゲート部41でブレイクし、配線母基板26から封止樹脂層のゲート部41、ランナー部50、カル部40を除去する。
その後、ベーク炉に、配線母基板26を入れて、所定の温度、例えば175℃で所定時間、アフターキュアすることで封止樹脂を完全に硬化させる。これにより、図4(D)に示すように、配線母基板26の複数の製品領域25の一面を一括的に覆う第1封止樹脂層16と、複数の製品領域の他の面を一括的に覆う第2封止樹脂層23が形成される。
このように、配線母基板26のゲート側の枠部のモールド領域30の内側と外側に第1、第2開口部31、32を設け、ゲートから配線母基板26の一方のキャビティに供給された封止樹脂を、配線母基板26の開口部31を通じて他方のキャビティに充填するように構成したことで、モールド装置の大幅変更することなく、金型の変更のみで、配線母基板26の上下面に同時に、第1封止樹脂層16と第2封止樹脂層23を形成することできる。
また、配線母基板26の上下面に同時に、第1、第2封止樹脂層16、23を形成したことで、第1、第2封止樹脂層16、23での熱履歴の差もなくなり、配線母基板26の反りを低減できる。
次に、モールド工程の完了した配線母基板26は、バックグラインド工程に移行される。
バックグラインド工程では、図5(E)に示すように、研磨装置の砥石43により、配線母基板26の他面の第2封止樹脂層23を所定量、研削し、導体ポスト22を露出させる。
配線母基板26の他面の第2半導体チップ17上に第2封止樹脂層23を残すように構成したことで、第2封止樹脂層23を研削し、導体ポスト22を露出させる際に、研削時の導体ポスト22の屑等でチップ裏面が汚染されることを抑制することができる。
なお、本実施形態では、配線母基板26の他の面を研削し、導体ポスト22を露出させているが、第2封止樹脂層23の導体ポスト22に対応する位置に、レーザー照射等により、孔部を形成し、孔部から導体ポスト22を露出させるように構成してもよい。
次に、第2封止樹脂層23の研削が終了し、導体ポスト22の表面が露出された配線母基板26は、ボールマウント工程に移行される。
ボールマウント工程では、図5(F)に示すように、配線母基板26の第2封止樹脂層23から露出した複数の導体ポスト22上に、外部電極となるはんだボール24が形成される。
ボールマウント工程では、配線母基板26の複数の導体ポスト22の配置に合わせて、複数の吸着孔が形成されたマウントツール44を用いて、例えば半田等からなる金属ボール24を、マウントツール44の吸着孔に保持し、前記保持された金属ボール24に、フラックスを転写形成し、配線母基板26の複数の導体ポスト22に一括搭載する。すべての導体ポスト22にはんだボール24を搭載した後、配線母基板26を所定温度でリフローすることで、配線母基板26の導体ポスト22上に外部電極が形成される。
次に、外部電極の形成された配線母基板26は、基板分割工程に移行される。
基板分割工程では、図5(G)に示すように、外部電極の形成された配線母基板26のダイシングライン27に沿って、ダイシング装置のダイシングブレード45でダイシングすることで、個々の製品領域25毎に切断・分離される。
基板分割工程では、例えば、配線母基板26の第1封止樹脂層16を、ダイシングテープ46に貼着固定した状態で、図示されないダイシング装置の高速回転のダイシングブレード45により回転研削することで、ダイシングラインに沿って、フルカット切断する。
そして、フルカット切断後、ダイシングテープ46から個片化された配線基板を、ピックアップすることで、図1及び図2に示すような半導体装置1が得られる。
上述したように、配線母基板26のゲート側の枠部28に、第1、第2開口部31、32を設け、ゲートから一方のキャビティに供給された封止樹脂を、配線母基板26の第1開口部31を通じて他方のキャビティに充填するようにしたことで、モールド装置を大幅変更することなく、配線母基板26に第1、第2開口部31、32を設けるだけで、配線母基板26の上下面に、同時に、第1、第2封止樹脂層16、23を形成することができる。
実施形態1によれば、配線母基板26の上下面に、同時に一括で、封止樹脂層を形成することで、第1、第2封止樹脂層16、23には、熱履歴の差もなくなり、配線母基板26の反りを低減できる。
実施形態1によれば、配線母基板26の反りを低減することで、モールド後の工程において反りに起因した配線母基板26の搬送不具合等の発生を低減する、ことを可能としており、半導体装置の生産性を向上することができる。
また、実施形態1によれば、配線母基板26の上下面に別々に封止樹脂層を形成する場合と比べて、1度のモールド工程で配線母基板26の上下面に、第1、第2封止樹脂層16、23を形成(一括で形成)することができ、製造工程の効率化を図ることができる。
<実施形態2>
図9は、実施形態2の半導体装置の製造方法に用いる配線母基板26Aの概略構成を説明するための図である。実施形態2の配線母基板26Aは、基本構成は、前記実施形態1と同様であるが、以下の点で、実施形態1と相違している。すなわち、実施形態2では、配線母基板26Aのゲート側の枠部28Gの第1開口部31が、実施形態1の第1開口部31に比べて、Y方向に大きく開口している。また、実施形態2では、配線母基板26Aのエアベント側枠部28Aに複数の第3の開口部47が形成されている。
図9に示すように、実施形態2の配線母基板26Aは、図3の実施形態1と同様、ダイシングライン27によって区画された複数の製品領域25と、複数の製品領域25を囲むように配置された枠部28を有している。そして、実施形態1と同様に、ゲート側の枠部28Gには、ゲート側枠部28Gのモールド領域30の内側に配置された複数の第1開口部31、モールド領域30の外側に配置された複数の第2開口部32とを有する。実施形態2において、配線母基板26Aの第1開口部31の幅d2(Y方向の大きさ)は、図3の実施形態1の配線母基板26の第1開口部31の幅d1よりも大きく設定されている。
また、実施形態2では、図9に示すように、またエアベント側の枠部28Aには、複数の第3開口部47が形成されている。
第3開口部47は、例えば半導体チップが搭載されず、モールド時の樹脂の流動が早く、エアベント側枠部に早く到達しやすい両サイドと、エアベント側の枠部28Aの中央位置の3箇所に配置される。なお、第3開口部47は、配線母基板26Aの剛性を考慮し、三角形状に開口している。例えば、枠部28Aの両サイドの第3開口部47は、枠部28Aのコーナーに対応する位置を直角とする直角2等辺三角形とされ、中央の第3開口部47は枠部28Aの外縁に平行な底辺を有する2等辺三角形とされ、いずれも、一端側(ゲート側)に1つの頂点を有し、他端側に残りの2つの頂点が配置されている。
実施形態2においても、前記実施形態1と同様に、ダイボンディング工程を経て、モールド工程に移行される。モールド工程では、前記実施形態1と同様、モールド金型にセットされ、第1封止樹脂層と第2封止樹脂層が形成される。図10は、図9のC−C’線に沿った断面を模式的に示す図であり、図6(B)に対応している。上型34のキャビティ37の側壁のゲート側の一端の突設部34aの先端が、配線母基板26Aの第1開口部31、第2開口部32の間の領域の一面と当接する。実施形態1と同様、ゲート41とキャビティ37の間は、上型34の突設部34aで仕切られている。配線母基板26Aに形成された第2開口部32は、ゲート41と下型35のキャビティ39とを連通させ、第2の開口部32は、上型34のキャビティ37と下型35のキャビティ39を連通させ、第3開口部47は、ゲート41と反対側のエアベント側で、上型34のキャビティ37と下型35のキャビティ39とを連通させる。
実施形態2においては、第1開口部31を、実施形態1の第1開口部31(図3)よりも、樹脂の流動方向(図9のY方向)に大きく開口した結果(図9の第1開口部31の幅d2>図3の幅d1)、上型34のキャビティ37のゲート側への封止樹脂の充填性を向上することができる。
配線母基板26Aのエアベント側枠部28Aの封止樹脂の流動が早くなり得る部位に、第3開口部47を設けたことにより、上下のキャビティを流動する封止樹脂の流動に差が生じた場合には、第3開口部47に早く到達したキャビティの封止樹脂を他方のキャビティに回り込ませることができる。
第3開口部47に早く到達したキャビティの封止樹脂を、他方のキャビティに回りこませることで、エアベント側での樹脂圧力による配線母基板26Aの歪みの発生を抑制することができる。この結果、良好に、封止樹脂層を形成することができる。
実施形態2によれば、前記実施形態1と同様の作用効果を奏するとともに、さらに、上型34のキャビティ37のゲート側への封止樹脂の充填性を向上することができるとともに、エアベント側での樹脂圧力による配線母基板26Aの歪みの発生を抑制でき、良好に封止樹脂層を形成することできる。
<実施形態3>
図11は、実施形態3の半導体装置の製造方法に用いる配線母基板26Bの概略構成を模式的に示す図であり、実施形態1の図3に対応している。図11を参照すると、実施形態3の配線母基板26Bは、図3の実施形態1と以下の点で相違している。
実施形態1では、複数の第2開口部32(8個)がX方向に(枠28Gの外縁に平行な方向に)、所定間隔で、互いに離間して配置されているが、実施形態3では、一つの第2開口部32がX方向に、実施形態1よりも大きく開口するように構成されている。図11の例では、一つの第2開口部32が、互いに離間して一列に配置された8個の第1開口部31の一端から他端を包含する長さ(X方向に沿って6個の製品領域25を含む範囲)にわたって延在されている。
また、実施形態2と同様、エアベント側枠部28Aには、第3の開口部47が、両サイドと中央に計3個形成されている。第3の開口部47の平面形状は実施形態2と同様とされている。特に制限されないが、第1開口部31のY方向の幅は、前記第2の実施形態の第1開口部31のY方向の幅d2と同一としてもよい。
図11に示すように、実施形態3の配線母基板26Bは、実施形態1と同様、ダイシングライン27によって区画された複数の製品領域25と、複数の製品領域25を囲むように配置された枠部28を有している。そして、実施形態3の配線母基板26Bは、実施形態1と同様に、ゲート側の枠部28Gには、ゲート側枠部28Gのモールド領域30の内側に配置された複数の第1開口部31が形成され、モールド領域30の外側に配置された一つの第2開口部32とを備えている。
実施形態3においても、実施形態1と同様、ダイボンディング工程を経て、モールド工程に移行される。モールド工程においても、実施形態1と同様、モールド金型にセットされ、第1封止樹脂層16と第2封止樹脂層23(図4(D)参照)が形成される。
実施形態3によれば、実施形態1と同様な効果を奏するとともに、第2開口部32を、X方向に大きく開口するように構成したことで、下型35のキャビティ39に溶融した封止樹脂を早く供給することができる。モールド金型は加熱されており、溶融した封止樹脂も徐々に硬化され粘度も高くなるが、溶融した封止樹脂を早くキャビティに供給することで、良好に封止樹脂層を形成することできる。
さらに、実施形態3によれば、前記実施形態2と同様に、配線母基板26Bのエアベント側枠部28Aにおいて流動が早くなり得る部位に、第3開口部47を設けたことにより、早く到達したキャビティの封止樹脂を他方のキャビティに回り込ませることができる。この結果、エアベント側での樹脂圧力による配線母基板26Bの歪みの発生を抑制することができ、良好に封止樹脂層を形成することができる。
<実施形態4>
図12は、実施形態4の半導体装置の製造方法に用いる配線母基板26Cの概略構成を示す平面図である。図13は、実施形態4のモールド工程を示す断面を模式的に説明する図である。以下、実施形態4について、図3の前記実施形態1との相違点について説明し、同一部分については重複を回避するため適宜省略する。図12に示すように、実施形態4の配線母基板26Cは、配線母基板26Cのゲート側の枠部28Gにおいて、モールド領域30の内側の第1開口部31を備えており、モールド領域30の外側の第2開口部32は備えていない。また、エアベント側枠部28Aには、両サイドと中央に、計三個の第3の開口部47を備えている。特に制限されないが、第1開口部31のY方向の幅は、前記第2の実施形態の第1開口部31のY方向の幅d2と同一としてもよい。
図12に示すように、実施形態4の配線母基板26Cは、実施形態1と同様、ダイシングラインによって区画された複数の製品領域25と、複数の製品領域25を囲むように配置された枠部28を有している。
ゲート側の枠部28Gには、前記実施形態1と同様に、ゲート側枠部28Gのモールド領域30の内側に配置された、複数の第1開口部31が形成されている。
実施形態4の配線母基板26Cは、モールド工程において、下型35にカル部が形成されたモールド金型に用いるための構成である。そして、前記実施形態1と同様、ダイボンディング工程を経て、モールド工程に移行される。モールド工程においても、前記実施形態1と同様、モールド金型にセットされ、第1封止樹脂層16と第2封止樹脂層23(図13(C)参照)が形成される。
実施形態4で用いるトランスファーモールド装置は、前記実施形態1と同様、それぞれキャビティ37、29を有する上型34と下型35からなるモールド金型36を有している。図13(A)に示すように、下型35にカル40(図の左端側に設けられている、参照符号40はカル部の一部を示す)とゲート41が形成されている。
実施形態4のモールド金型36は、下型35のカル部からゲート41を通じて、下型35のキャビティ39に溶融した封止樹脂が注入されるように構成されている。上型34内の不図示のポット内で溶融した封止樹脂を不図示のプランジャーにより加圧し(プランジャーを下降させ)、下型35のカル40を通じて下型35のゲート41から、下型35の該ゲート41に連通する下型35のキャビティ39に注入する。
下型35のキャビティ39に注入された封止樹脂42はエアベント側に向かって充填されるとともに、配線母基板26Cの第1開口部31を通じて上型のキャビティ37にも回り込む。
ここで、配線母基板26Cの他面側には、第2半導体チップ17とともに複数の導体ポスト22が配置されている。このため、下型のキャビティ39の部品の配置密度が上型のキャビティ37の部品の配置密度よりも高い。このため、上型のキャビティ37内の封止樹脂の流動が、下型のキャビティ39内の封止樹脂の流動よりも早くなる。よって、配線母基板26Cの一面を流動する封止樹脂の流動と、他面を流動する封止樹脂の流動が、図13(B)に示すように、エアベント側の近くでほぼ同じくできる。
このため、実施形態4によれば、前記実施形態1と同様、配線母基板26Cのエアベント側の上下面での封止樹脂の流動の差を小さくすることができ、封止樹脂の流動の差による配線母基板の歪み等を低減できる。
上下のキャビティ37、39内に封止樹脂42が充填した後、所定の温度、例えば175℃でモールド成形することで、封止樹脂42が熱硬化され、半硬化状態の封止樹脂層が形成され、配線母基板26C上には、図13(C)に示すように、配線母基板26Cの複数の製品領域25の一の面を一括的に覆う第1封止樹脂層16と、複数の製品領域の他の面を一括的に覆う第2封止樹脂層23が形成される。
実施形態4においても、前記実施形態1と同様な効果が得られるとともに、下型にカル部、ゲート部を設けたモールド装置を用いるため、下型のキャビティに溶融した封止樹脂をキャビティに直接的に供給することができ、前記実施形態1よりも早く供給することができる。また、下型にカル部が形成されたモールド装置に対して、該モールド装置の大幅な変更なく、適用が可能となる。
実施形態4によれば、前記実施形態2と同様に、配線母基板26Cのエアベント側の枠部28Aにおいて流動が早くなり得る部位に第3開口部47を設けたことにより、早く到達したキャビティの封止樹脂を他方のキャビティに回り込ませることができる。この結果、エアベント側での樹脂圧力による配線母基板26Cの歪みの発生を抑制することができ、良好に、封止樹脂層を形成することができる。
前記各実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施形態では、ガラスエポキシ基板等のリジットな配線基板を用いた場合について説明したが、ポリイミド基板等を用いたフレキシブルな配線基板に対しても同様にして適用できることは勿論である。
また本実施形態では、製品領域25に搭載される第1、第2半導体チップ11、17として、DRAM等のメモリチップを搭載した半導体装置に適用した場合について説明したが、第1、第2半導体チップ11、17はメモリチップに制限されるものでなく、例えば論理LSI(Large Scale Integrated circuit)等のロジックチップ等、メモリデバイス以外の他の半導体チップを搭載した半導体装置に適用しても良いことは勿論である。
さらに、本実施形態では、配線基板上に半導体チップをフリップチップ実装した半導体装置に適用した場合について説明したが、配線基板上に搭載した半導体チップをワイヤボンディングで接続する半導体装置の製造方法に適用してもよいことは勿論である。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 半導体装置
2 配線基板
3 絶縁基材
4、5 ソルダーレジスト膜
6、7 開口部
8 第1接続パッド
9 第2接続パッド
10 ランド
11 第1半導体チップ
12 電極パッド
13 バンプ電極
13a ピラー部
14 はんだ層
15 樹脂充填部材
16 第1封止樹脂層(第1封止樹脂)
17 第2半導体チップ
18 電極パッド
19 バンプ電極
19a ピラー部
20 はんだ層
21 樹脂充填部材
22 導体ポスト
23 第2封止樹脂層(第2封止樹脂)
24 電極(はんだボール)
25 製品領域
26、26A、26B、26C 配線母基板
27 ダイシングライン
28 枠部
28A エアベント側枠部
28G ゲート側枠部
29 メタルパターン
30 モールド領域
31 第1開口部
32 第2開口部
33 位置決め孔
34 上型
34a 突設部
35 下型
36 モールド金型
37 キャビティ
38 凹部
39 キャビティ
40 カル(カル部)
41 ゲート(ゲート部)
42 封止樹脂
43 砥石
44 マウントツール
45 ダイシングブレード
46 ダイシングテープ
47 第3開口部
48、49 ボンディングツール
50 ランナー
81 スルーホール

Claims (20)

  1. 複数の製品領域と、前記複数の製品領域を囲繞する枠部と、前記枠部の一端側に形成され第1面と前記第1面と反対側の第2面間を貫通する第1開口部と、を有する配線基板を準備する工程と、
    前記複数の製品領域の前記第1面と前記第2面とに第1半導体チップ群と第2半導体チップ群とをそれぞれ実装する工程と、
    第1キャビティと第2キャビティとが、前記配線基板の前記複数の製品領域及び前記第1開口部の前記第1面側と前記第2面側とをそれぞれ一括で覆う第1金型と第2金型とで、前記配線基板を型締めし、
    前記第1金型と前記第2金型の一方のゲートより、前記第1及び第2のキャビティの一方のキャビティを充填するとともに、前記一方のキャビティから、前記配線基板の前記第1開口部を通じて、前記第1及び第2のキャビティの他方のキャビティ内に封止樹脂を充填し、前記配線基板の前記第1面側と前記第2面側とをそれぞれ覆う第1封止樹脂と第2封止樹脂とを一括で形成するモールド工程と、
    を含む、ことを特徴とする半導体装置の製造方法。
  2. 前記モールド工程において、前記第2金型に設けられたゲートより、前記ゲートに連通する前記第2金型の前記第2キャビティ内に封止樹脂を注入し、前記第2金型の前記第2キャビティ内に封止樹脂を充填するとともに、前記第2キャビティから、前記配線基板の前記第1開口部を通じて、前記第1金型の前記第1キャビティ内に封止樹脂を充填することで、前記第1及び第2封止樹脂を一括で形成する、ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記配線基板を準備する工程において、前記配線基板の前記枠部の一端側に形成され、前記第1面と前記第2面間を貫通する第2開口部をさらに有する配線基板を準備し、
    前記モールド工程において、前記第1金型に設けられたゲートより、前記配線基板の前記第2開口部を介して連通する前記第2金型の前記第2キャビティ内に封止樹脂を注入し、前記第2金型の前記第2キャビティ内に封止樹脂を充填するともに、前記第2金型の前記第2キャビティから前記配線基板の前記第1開口部を通じて、前記第1金型の前記第1キャビティ内に封止樹脂を充填することで、前記第1及び第2封止樹脂を一括で形成する、ことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記配線基板を準備する工程において、前記枠部の前記一端側と対向する他端側に形成され、前記第1面と前記第2面間を貫通する第3開口部をさらに有する配線基板を準備し、
    前記モールド工程において、型締めした前記第1及び第2金型の前記第1及び第2のキャビティは、エアベント側で、前記第3開口部を介して互いに連通し、前記封止樹脂の注入時、前記第1及び第2キャビティのうち一方のキャビティから前記第3開口部に早く到着した前記封止樹脂は、前記第3開口部を介して他方のキャビティに廻り込む、ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記配線基板の前記枠の一端側において、前記第2開口部は、前記第1開口部に対して前記枠の一端の外縁側にあり、モールド時にゲートに対応する位置に形成されている、ことを特徴とする請求項3記載の半導体装置の製造方法。
  6. 前記第1開口部と前記第2開口部は、それぞれ多角形の平面形状を有する、ことを特徴とする請求項3又は5に記載の半導体装置の製造方法。
  7. 前記第1開口部と前記第2開口部の各々は、前記枠の一端側の外縁の長手方向に平行な、互いに対向する第1及び第2辺と、前記枠の一端側の外縁の長手方向に直交する方向に平行な、互いに対向する第3及び第4辺とを有する矩形の平面形状有する、ことを特徴とする請求項3、5、6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第1金型は、前記第1キャビティのゲート側の端部壁面を突設させた突設部を有し、
    前記第1及び第2金型を型締めした状態で、前記第1金型の前記突設部は、前記配線基板の前記枠の一端側の前記第1面側の前記第2開口部と前記第1開口部との間で当接して前記第1金型のゲートと前記第1金型の前記第1キャビティとを仕切り、
    前記第1金型のゲートは、前記配線基板の前記第2開口部を介して、前記第2金型の前記第2キャビティと連通する、ことを特徴とする請求項3、5乃至7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記配線基板の前記枠の一端側において、前記枠の一端側の外縁の長手方向に、前記複数の製品領域の一端から他端を含む領域にわたって、前記第1開口部と前記第2開口部の対が、予め定められた所定間隔互いに離間して複数対配設されている、ことを特徴とする請求項3、5乃至8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記配線基板の前記枠の一端側において、前記枠の一端側の外縁の長手方向に沿って、前記複数の製品領域の一端から他端を含む領域にわたって、複数の前記第1開口部が、予め定められた所定間隔互いに離間して配設されており、
    前記第2開口部は、前記複数の第1開口部を含む領域にわたって、前記枠部の長手方向に延在されている1つの開口からなる、ことを特徴とする請求項3、5乃至9のいずれか1項に記載の半導体装置の製造方法。
  11. 前記第3開口部は、前記枠部の他端側の両サイドと中央に配置される、ことを特徴とする請求項4に記載の半導体装置の製造方法。
  12. 前記第3開口部の平面形状は、一つの頂点が他の2つの頂点よりも前記枠の一端側に配置された三角形である、ことを特徴とする請求項11記載の半導体装置の製造方法。
  13. 前記第2金型が、前記配線基板の前記枠部を支持する凹部を有し、
    前記第2金型の前記第2キャビティは前記凹部に設けられている、ことを特徴とする請求項1乃至12のいずれか1項に記載の半導体装置の製造方法。
  14. 前記配線基板の前記製品領域の前記第2面に配置される部品の密度は、前記配線基板の前記第1面に配置される部品の密度よりも大きい、ことを特徴とする請求項1乃至13のいずれか1項に記載の半導体装置の製造方法。
  15. 前記配線基板を準備する工程では、前記複数の製品領域の各々において、
    前記第1及び第2面に、前記第1及び第2半導体チップの電極群と接続する第1及び第2配線パッド群がそれぞれ形成され、
    前記第2面に複数のランドが形成され、
    前記第1及び第2接続パッド群と前記複数のランドを接続する配線を含む配線パタンが形成された配線基板を準備し、
    前記複数の製品領域の前記第1及び第2面に前記第1及び第2の半導体チップ群をそれぞれ実装し、前記第2面の前記複数のランドに複数の柱状導電部材を接続した前記配線基板に対して、前記モールド工程を行う、ことを特徴とする請求項1乃至14のいずれか1項に記載の半導体装置の製造方法。
  16. 前記モールド工程の後に、
    前記配線基板の前記第2面の前記第2封止樹脂を研削するか、穴開けして、前記柱状導電部材の他端を、前記第2封止樹脂から露出させる工程と、
    露出した前記柱状導電部材の他端に外部端子を接続する工程と、
    をさらに含む、請求項15記載の半導体装置の製造方法。
  17. 前記複数の製品領域の各々において、前記第1面の第1半導体チップと前記第2面の第2半導体チップとは互いに90度回転した状態で配置される、ことを特徴とする請求項1乃至16のいずれか1項に記載の半導体装置の製造方法。
  18. 第1面と、前記第1面と反対側の第2面とにそれぞれ半導体チップが実装された製品領域を複数有し、前記複数の製品領域を囲繞する枠部の一端側に設けられ前記第1面と前記第2面間を貫通する開口部を有する配線基板の前記第2面側を第2金型で支持し、前記配線基板の前記複数の製品領域及び前記開口部の前記第1面側と前記第2面側とをそれぞれ一括で覆う第1キャビティと第2キャビティとをそれぞれ有する第1金型と前記第2金型とで、前記配線基板を型締めし、
    前記配線基板の前記第2面の一端側から前記第2金型の前記第2キャビティ内に封止樹脂を注入し、前記第2金型の前記第2キャビティ内に前記封止樹脂を充填するともに、前記第2金型の前記第2キャビティ内から、前記配線基板の前記枠部の前記開口部を通じて、前記第1金型の前記第1キャビティ内に封止樹脂を充填し、前記配線基板の前記第1面と前記第2面とをそれぞれ覆う第1封止樹脂と第2封止樹脂とを一括で形成する、ことを特徴とする半導体装置の製造方法。
  19. 第1面と、前記第1面と反対側の第2面とにそれぞれ半導体チップが実装された製品領域を複数有し、前記複数の製品領域を囲繞する枠部の一端側に互いに離間して設けられ、前記第1面と第2面間を貫通する一の開口部と他の開口部とを有する配線基板の前記第2面側を第2金型で支持し、前記配線基板の前記複数の製品領域及び前記他の開口部の前記第1面側と前記第2面側とをそれぞれ一括で覆う第1キャビティと第2キャビティとをそれぞれ有する第1金型と前記第2金型とで、前記配線基板を型締めし、
    前記配線基板の前記第1面の一端側から、前記配線基板の前記枠部の前記一の開口部を通じて、前記第2金型の前記第2キャビティ内に封止樹脂を注入し、前記第2金型の前記第2キャビティ内に前記封止樹脂を充填するともに、前記第2金型の前記第2キャビティ内から、前記配線基板の前記枠部の前記他の開口部を通じて、前記第1金型の前記第1キャビティ内に封止樹脂を充填し、前記配線基板の前記第1面と前記第2面とをそれぞれ覆う第1封止樹脂と第2封止樹脂とを一括で形成する、ことを特徴とする半導体装置の製造方法。
  20. 前記配線基板の前記製品領域の前記第2面に配置される部品の密度は、前記配線基板の前記第1面に配置される部品の密度よりも大きい、ことを特徴とする請求項18又は19に記載の半導体装置の製造方法。
JP2014147849A 2014-07-18 2014-07-18 半導体装置の製造方法 Pending JP2016025198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014147849A JP2016025198A (ja) 2014-07-18 2014-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014147849A JP2016025198A (ja) 2014-07-18 2014-07-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016025198A true JP2016025198A (ja) 2016-02-08

Family

ID=55271727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014147849A Pending JP2016025198A (ja) 2014-07-18 2014-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016025198A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device
US10580763B2 (en) 2006-10-02 2020-03-03 Renesas Electronics Corporation Electronic device
US10879227B2 (en) 2006-10-02 2020-12-29 Renesas Electronics Corporation Electronic device
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置

Similar Documents

Publication Publication Date Title
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US11621243B2 (en) Thin bonded interposer package
US9570405B2 (en) Semiconductor device and method for manufacturing same
JP5543058B2 (ja) 半導体装置の製造方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
TWI596721B (zh) Method of manufacturing semiconductor device
JP2003077946A (ja) 半導体装置の製造方法
KR20200106001A (ko) 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어
US7157311B2 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP2010153466A (ja) 配線基板
JP5667381B2 (ja) 半導体装置及びその製造方法
US20110260337A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2010103348A (ja) 半導体装置及びその製造方法
JP2016025198A (ja) 半導体装置の製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP5968713B2 (ja) 半導体装置
US20140027904A1 (en) Semiconductor device
JP2015220235A (ja) 半導体装置
JP2003258158A (ja) 半導体装置の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2014082302A (ja) 半導体装置
JP2016062985A (ja) 半導体装置の製造方法
JP2014036179A (ja) 半導体装置
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
JP2001007260A (ja) 半導体装置及びその製造方法