KR20200106001A - 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어 - Google Patents

양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어 Download PDF

Info

Publication number
KR20200106001A
KR20200106001A KR1020197025558A KR20197025558A KR20200106001A KR 20200106001 A KR20200106001 A KR 20200106001A KR 1020197025558 A KR1020197025558 A KR 1020197025558A KR 20197025558 A KR20197025558 A KR 20197025558A KR 20200106001 A KR20200106001 A KR 20200106001A
Authority
KR
South Korea
Prior art keywords
packaging substrate
sub
fill material
substrate
solder balls
Prior art date
Application number
KR1020197025558A
Other languages
English (en)
Inventor
로버트 프란시스 다르보
호워드 이. 첸
호앙 몽 응우옌
브루스 조셉 프레이만
이 리우
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20200106001A publication Critical patent/KR20200106001A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

컴포넌트들과 패키징 기판 사이의 하부-충전 재료의 분포를 제어하는 양면 패키징된 전자 모듈들의 제작을 위한 기술들이 설명된다. 개시된 기술들은 하나 이상의 컴포넌트들을 하부-충전하기 이전에, 그리고 솔더 볼들을 부착하기 이전에, 막을 패키징 기판 상의 타겟화된 에어리어들에 도포하는 것; 하나 이상의 컴포넌트들을 하부-충전하고, 솔더 볼들을 부착하기 이전에 하부-충전 재료를 제거하기 위하여 하부-충전의 부분을 디플래싱하는 것; 모세관 하부-충전 재료의 흐름을 방지하거나 제한하도록 구성되는 패키징 기판 상의 댐을 이용하는 것; 모세관 하부-충전 재료의 흐름을 방지하거나 제한하도록 구성되는 트렌치를 패키징 기판에서 형성하는 것; 및 하부-충전 재료의 분포를 제어하기 위하여 솔더 볼들 상의 봉지재를 이용하는 것을 포함한다.

Description

양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어
관련된 출원들에 대한 상호-참조
이 출원은 2017년 1월 31일자로 출원되고 "CONTROL OF UNDER-FILL USING A FILM DURING FABRICATION FOR A DUAL-SIDED BALL GRID ARRAY PACKAGE"라는 명칭인 미국 가출원 제62/452,450호, 2017년 1월 31일자로 출원되고 "CONTROL OF UNDER-FILL USING UNDER-FILL DEFLASH FOR A DUAL-SIDED BALL GRID ARRAY PACKAGE"라는 명칭인 미국 가출원 제62/452,452호, 2017년 1월 31일자로 출원되고 "CONTROL OF UNDER-FILL USING A FILM DURING FABRICATION FOR A DUAL-SIDED BALL GRID ARRAY PACKAGE"라는 명칭인 미국 가출원 제62/452,457호, 2017년 1월 31일자로 출원되고 "CONTROL OF UNDER-FILL WITH A PACKAGING SUBSTRATE HAVING AN INTEGRATED TRENCH FOR A DUAL-SIDED BALL GRID ARRAY PACKAGE"라는 명칭인 미국 가출원 제62/452,458호, 및 2017년 1월 31일자로 출원되고 "CONTROL OF UNDER-FILL USING AN ENCAPSULANT FOR A DUAL-SIDED BALL GRID ARRAY PACKAGE"라는 명칭인 미국 가출원 제62/452,460호에 대한 우선권을 주장하고, 그 각각은 모든 목적들을 위하여 그 전체적으로 본원에 참조로 명백히 편입된다.
이 출원은 2016년 7월 5일자로 발행되고 "SYSTEMS, DEVICES AND METHODS RELATED TO PAINT RECIRCULATION DURING MANUFACTURE OF RADIO-FREQUENCY MODULES"라는 명칭인 미국 특허 제9,381,529호, 및 2017년 10월 4일자로 출원되고 "DUAL-SIDED RADIO-FREQUENCY PACKAGE WITH OVERMOLD STRUCTURE"라는 명칭인 미국 특허 출원 제15/724,722호에 또한 관련되고, 그 각각은 모든 목적들을 위하여 그 전체적으로 본원에 참조로 명백히 편입된다.
본 개시내용은 일반적으로, 양면(dual-sided) 패키징된 전자 모듈들의 제작에 관한 것이다.
본 개시내용은 라디오-주파수(radio-frequency)(RF) 모듈들과 같은 패키징된 전자 모듈들의 제작에 관한 것이다. 라디오-주파수 애플리케이션들에서, RF 회로들 및 관련된 디바이스들은 패키징된 모듈에서 구현될 수 있다. 이러한 패키징된 모듈은 그 다음으로, 전화 보드(phone board)와 같은 회로 보드 상에서 장착될 수 있다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수 디바이스를 제작하는 방법에 관한 것이다. 방법은 컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계를 포함한다. 방법은 막을 패키징 기판의 제2 면에 도포(apply)하는 단계를 또한 포함한다. 방법은 막의 도포 후에, 하부 컴포넌트를 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전제(under-fill agent)로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전(under-filling)하는 단계를 또한 포함한다. 방법은 패키징 기판의 제2 면 상에서 막을 제거하는 단계를 또한 포함한다. 방법은 막의 제거 후에, 솔더 볼(solder ball)들을 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다.
일부 실시예들에서, 막은 솔더 볼들의 컨택 패드(contact pad)들을 커버한다. 일부 실시예들에서, 막을 도포하는 단계는 테이프 접착제(tape adhesive)에서 개구부들을 레이저 절단(laser cut)하는 단계, 및 스트립(strip)들을 막에 장착하는 단계를 포함한다.
방법은 막을 도포하는 단계가 패키징 기판의 제2 면의 제2 에어리어(area)가 막에 의해 커버되지 않은 채로 유지되는 동안에, 패키징 기판의 제2 면의 제1 에어리어를 커버하는 단계를 포함하는 것을 또한 포함한다. 추가의 실시예들에서, 제1 에어리어는 솔더 볼들을 위한 복수의 컨택 패드들을 포함한다. 추가의 실시예들에서, 제2 에어리어는 하부 컴포넌트가 장착되는 다이 에어리어(die area)를 포함한다.
일부 실시예들에서, 킵 아웃 구역(keep out zone)의 크기는 막의 도포 및 제거에 의해 감소된다. 일부 실시예들에서, 하부-충전제는 막의 제거 이전에, 막을 적어도 부분적으로 커버한다. 추가의 실시예들에서, 막은 하부-충전제가 솔더 볼들의 컨택 패드들을 코팅하는 것을 방지한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법에 관한 것이다. 방법은 막을 패키징 기판의 하면에 도포하는 단계를 포함하며, 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면을 가지고, 패키징 기판의 하면은 다이 에어리어, 및 관통-몰드(through-mold) 접속들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가지고, 막의 도포는 막에 의해 커버되지 않은 다이 에어리어를 남기면서, 막으로 컨택 패드 에어리어를 커버하는 것을 포함한다. 방법은 막을 도포한 후에, 하나 이상의 하부 컴포넌트들과 패키징 기판 사이에 갭(gap)이 있도록, 다이 에어리어 내에서 하나 이상의 하부 컴포넌트들을 장착하는 단계를 또한 포함한다. 방법은 하나 이상의 하부 컴포넌트들을 장착한 후에, 하부-충전 재료가 갭으로 침투하도록, 패키징 기판 상에서 하부-충전 재료를 퇴적하는 단계를 또한 포함한다. 방법은 하부-충전 재료를 퇴적한 후에, 패키징 기판의 하면으로부터 막을 제거하는 단계를 또한 포함한다.
일부 실시예들에서, 방법은 막의 제거 후에, 관통-몰드 접속들을 패키징 기판의 하면에 장착하는 단계를 더 포함한다. 추가의 실시예들에서, 관통-몰드 접속들은 솔더 볼들을 포함한다. 또 추가의 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅(singulating)하는 단계를 더 포함한다.
일부 실시예들에서, 하부-충전 재료는 밀봉 수지(sealing resin) 또는 에폭시(epoxy)를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화(cure)하는 단계를 더 포함한다. 일부 실시예들에서, 막을 도포하는 단계는 테이프 접착제에서 개구부들을 레이저 절단하는 단계, 및 스트립들을 막에 장착하는 단계를 포함한다.
일부 실시예들에서, 막은 하부-충전 재료의 퇴적 동안에 하부-충전 재료의 분포를 제어하도록 구성된다. 추가의 실시예들에서, 하부-충전 재료는 막과 접촉한다. 추가의 실시예들에서, 막을 제거하는 단계는 막을 커버하는 하부-충전 재료의 부분을 제거하는 단계를 포함한다. 추가의 실시예들에서, 막을 제거하는 단계는 다이 에어리어에서 퇴적된 하부-충전 재료를 남기는 단계를 더 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계를 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전제로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다. 방법은 하부-충전제의 부분을 디플래싱(deflashing)하는 단계를 또한 포함한다. 방법은 하부-충전제의 부분이 디플래싱된 후에, 솔더 볼들을 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다.
일부 실시예들에서, 디플래싱되는 하부-충전제의 부분은 솔더 볼들의 컨택 패드들을 코팅하는 하부-충전제를 포함한다. 일부 실시예들에서, 디플래싱하는 단계는 하부-충전제의 얇은 층을 제거하는 단계를 포함한다. 일부 실시예들에서, 킵 아웃 구역의 크기는 솔더 볼들을 장착하기 이전에, 하부-충전제의 부분을 디플래싱함으로써 감소된다.
일부 실시예들에서, 패키징 기판의 제2 면은 솔더 볼들을 장착하기 위한 복수의 컨택 패드들을 포함한다. 추가의 실시예들에서, 하부-충전제는 복수의 컨택 패드들 중의 적어도 하나의 부분을 코팅한다. 추가의 실시예들에서, 디플래싱하는 단계는 복수의 컨택 패드들 중의 적어도 하나의 부분을 코팅하는 하부-충전제의 부분을 제거하는 단계를 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법에 관한 것이다. 방법은 하나 이상의 하부 컴포넌트들과 패키징 기판 사이에 갭이 있도록, 패키징 기판의 하면 상에서 하나 이상의 하부 컴포넌트들을 장착하는 단계를 포함하며, 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면을 가지고, 패키징 기판의 하면은 다이 에어리어, 및 관통-몰드 접속들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가진다. 방법은 하나 이상의 하부 컴포넌트들을 장착한 후에, 하부-충전 재료가 갭으로 침투하도록, 패키징 기판 상에서 하부-충전 재료를 퇴적하는 단계를 또한 포함한다. 방법은 하부-충전 재료를 퇴적한 후에, 하나 이상의 타겟화된 에어리어들을 커버하는 하부-충전 재료의 부분을 디플래싱하는 단계를 또한 포함한다.
일부 실시예들에서, 방법은 하부-충전 재료의 부분을 디플래싱한 후에, 관통-몰드 접속들을 패키징 기판의 하면에 장착하는 단계를 더 포함한다. 추가의 실시예들에서, 관통-몰드 접속들은 솔더 볼들을 포함한다. 추가의 실시예들에서, 방법들은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다.
일부 실시예들에서, 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화하는 단계를 더 포함한다. 일부 실시예들에서, 하나 이상의 타겟화된 에어리어들은 컨택 패드 에어리어의 부분을 포함한다. 일부 실시예들에서, 디플래싱하는 단계는 하부-충전 재료의 얇은 층을 제거하는 단계를 포함한다. 일부 실시예들에서, 킵 아웃 구역의 크기는 임의의 관통-몰드 접속들을 패키징 기판의 하면에 장착하기 이전에 하부-충전 재료의 부분을 디플래싱함으로써 감소된다.
일부 실시예들에서, 하부-충전 재료는 컨택 패드 에어리어의 부분을 코팅한다. 추가의 실시예들에서, 디플래싱하는 단계는 컨택 패드 에어리어의 부분을 코팅하는 하부-충전 재료의 부분을 제거하는 단계를 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판에 관한 것이다. 패키징 기판은 제1 면 및 제2 면을 형성하는 절연 재료를 포함하고, 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 컨택 포인트들은 제2 면 상에서 전기적 전도 재료를 노출시키고, 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 에어리어를 형성하는 댐(dam)을 절연 재료 상에서 형성하고, 댐은 하부-충전 프로세스 동안에 하부-충전 재료의 확산을 저지하도록 구성된 피처를 포함한다. 패키징 기판은 절연 재료 내에서 형성된 하나 이상의 전도 층들을 또한 포함한다. 패키징 기판은 절연 재료 상에서 형성된 컨택 패드들을 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들을 또한 포함한다.
일부 실시예들에서, 댐은 패키징 기판의 제작 동안에 솔더 마스크(solder mask)를 이용하여 형성된다. 일부 실시예들에서, 댐은 최초의 기판 제조 프로세스에서 포토리소그래픽 방식으로 정의된다. 일부 실시예들에서, 댐은 복수의 아웃크로핑(outcropping)들을 포함한다. 일부 실시예들에서, 댐은 연속적인 상승된 구조체(continuous elevated structure)들을 포함한다. 일부 실시예들에서, 댐은 복수의 접속해제된 세장형 융기된 피처(disconnected elongated raised feature)들을 포함한다. 일부 실시예들에서, 댐은 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 볼 그리드 어레이를 위한 컨택 포인트들을 제외하는 킵 아웃 영역(keep out region)을 정의한다. 일부 실시예들에서, 댐은 볼 그리드 어레이를 위한 컨택 포인트들을 포위하도록 구성된다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계를 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 장착한 후에, 그리고 솔더 볼들을 장착한 후에, 패키징 기판의 제2 면 상에서 댐을 형성하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 패키징 기판 상에서 형성된 댐과 적어도 부분적으로 접촉하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다.
일부 실시예들에서, 댐은 분사(jetting) 또는 니들 디스펜싱(needle dispensing)을 포함하는 도포 방법(application method)을 이용하여 형성된다. 일부 실시예들에서, 댐은 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지(targeted coverage)를 제공하면서, 하부-충전 재료를 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 하부-충전 재료의 분포를 제한하도록 구성된다. 일부 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다. 일부 실시예들에서, 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화하는 단계를 더 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계를 포함한다. 방법은 패키징 기판의 제2 면 상에서 댐을 형성하는 단계를 또한 포함한다. 방법은 댐을 형성한 후에, 하부 컴포넌트를 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 댐을 형성한 후에, 솔더 볼들을 패키징 기판의 제2 면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 패키징 기판 상에서 형성된 댐과 적어도 부분적으로 접촉하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다.
일부 실시예들에서, 댐은 스크린 인쇄(screen printing), 분사, 또는 니들 디스펜싱을 포함하는 도포 방법을 이용하여 형성된다. 일부 실시예들에서, 댐은 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지를 제공하면서, 하부-충전 재료를 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 하부-충전 재료의 분포를 제한하도록 구성된다. 일부 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다. 일부 실시예들에서, 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화하는 단계를 더 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판에 관한 것이다. 패키징 기판은 제1 면 및 제2 면을 형성하는 절연 재료를 포함하고, 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 컨택 포인트들은 제2 면 상에서 전기적 전도 재료를 노출시키고, 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 피처를 포함하는 트렌치(trench)들을 절연 재료에서 또한 형성한다. 패키징 기판은 절연 재료 내에서 형성된 하나 이상의 전도 층들을 또한 포함한다. 패키징 기판은 절연 재료 상에서 형성된 컨택 패드들을 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들을 또한 포함한다.
일부 실시예들에서, 트렌치들은 패키징 기판의 제작 동안에 솔더 마스크를 이용하여 형성된다. 일부 실시예들에서, 트렌치들은 제2 면 상에서 전기적 전도 재료를 노출시키지 않는다. 일부 실시예들에서, 트렌치들은 연속적인 트렌치 구조체들을 형성한다. 일부 실시예들에서, 트렌치들은 복수의 접속해제된 세장형 트렌치들을 형성한다. 일부 실시예들에서, 트렌치들은 기판에서 복수의 공극(void)들을 형성한다. 일부 실시예들에서, 트렌치들은 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 볼 그리드 어레이를 위한 컨택 포인트들을 제외하는 킵 아웃 영역을 정의한다. 일부 실시예들에서, 기판은 복수의 양면 패키지들을 산출하기 위하여 싱귤레이팅되도록 구성된다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 패키징 기판의 절연 재료에서 트렌치 - 트렌치는 패키징 기판의 하면 상에서 형성됨 - 를 형성하는 단계를 포함한다. 방법은 컴포넌트들을 패키징 기판의 상부 면에 장착하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 패키징 기판의 절연 재료에서 형성된 트렌치를 적어도 부분적으로 충전하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다.
일부 실시예들에서, 트렌치는 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지를 제공하면서, 하부-충전 재료를 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 하부-충전 재료의 분포를 제한하도록 구성된다. 일부 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다. 일부 실시예들에서, 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화하는 단계를 더 포함한다. 일부 실시예들에서, 트렌치를 형성하는 단계는 솔더 마스크 프로세스를 이용하는 단계를 포함한다. 일부 실시예들에서, 트렌치는 연속적인 트렌치 구조체들을 포함한다. 일부 실시예들에서, 트렌치는 복수의 접속해제된 세장형 트렌치들을 포함한다. 일부 실시예들에서, 트렌치는 기판에서 복수의 공극들을 포함한다. 일부 실시예들에서, 트렌치를 형성하는 단계는 절연 재료를 통해 전도성 층으로 침투하지 않는다. 일부 실시예들에서, 트렌치는 전도성 재료를 포함하지 않는다. 일부 실시예들에서, 트렌치는 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 솔더 볼들을 위한 컨택 포인트들을 제외하는 킵 아웃 영역을 정의한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계를 포함한다. 방법은 용융제(fluxing agent)로 솔더 볼들을 코팅하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 제2 면에 부착하는 단계를 또한 포함한다. 방법은 패키징 기판과 둔각(obtuse angle)을 형성하는 봉지재(encapsulant)로 솔더 볼들을 봉지화(encapsulate)하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 제2 면에 부착하는 단계를 또한 포함한다. 방법은 하부-충전제가 봉지재와 접촉하도록, 하부-충전제로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다.
일부 실시예들에서, 봉지재는 폴리머(polymer)이다. 일부 실시예들에서, 봉지재는 패키징 기판으로의 솔더 볼들의 부착을 뒤따르는 세정 프로세스(cleaning process)에서 제거되지 않는다. 일부 실시예들에서, 봉지재는 솔더 볼들에 대하여 둔각을 형성한다. 일부 실시예들에서, 하부-충전제는 솔더 볼들이 아니라, 봉지재와 접촉한다. 일부 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법에 관한 것이다. 방법은 하나 이상의 하부 컴포넌트들과 패키징 기판 사이에 갭이 있도록, 패키징 기판의 하면 상의 다이 에어리어 내에서 하나 이상의 하부 컴포넌트들을 장착하는 단계를 포함하며, 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면을 가지고, 패키징 기판의 하면은 다이 에어리어, 및 관통-몰드 접속들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가진다. 방법은 솔더 볼들을 패키징 기판의 하면에 장착하는 단계를 또한 포함하며, 솔더 볼들은 각각의 솔더 볼들의 베이스(base)를 봉지화하는 재료를 남기는 용융제로 코팅되고, 재료는 봉지재를 형성한다. 방법은 솔더 볼들을 장착한 후에, 하부-충전 재료가 갭으로 침투하도록, 패키징 기판 상에서 하부-충전 재료를 퇴적하는 단계를 또한 포함한다.
일부 실시예들에서, 봉지재는 패키징 기판의 하면의 표면 및 솔더 볼들의 표면과 둔각을 형성한다. 추가의 실시예들에서, 둔각은 하부-충전 재료의 모세관 작용을 위한 표면 에너지 구동력(surface energy driving force)을 감소시키도록 구성된다.
일부 실시예들에서, 방법은 복수의 양면 패키지들을 산출하기 위하여 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함한다. 일부 실시예들에서, 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함한다. 일부 실시예들에서, 방법은 하부-충전 재료를 경화하는 단계를 더 포함한다.
일부 실시예들에서, 봉지재는 하부-충전 재료의 퇴적 동안에 하부-충전 재료의 분포를 제어하도록 구성된다. 추가의 실시예들에서, 하부-충전 재료는 봉지재와 접촉한다.
일부 실시예들에서, 재료는 솔더 볼 부착 리플로우(solder ball attach reflow)를 뒤따르는 세정 프로세스 동안에 제거되지 않도록 구성된다. 추가의 실시예들에서, 재료는 폴리머이다. 일부 실시예들에서, 봉지재는 하부-충전 재료가 솔더 볼들 주위에서 위킹(wicking)하게 하는 모세관 작용을 감소시키도록 구성된다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판에 관한 것이다. 패키징 기판은 제1 면 및 제2 면을 형성하는 절연 재료를 포함하고, 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 컨택 포인트들은 제2 면 상에서 전기적 전도 재료를 노출시키고, 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 피처를 포함하는 트렌치들을 절연 재료에서 또한 형성하고, 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 에어리어를 형성하는 댐을 절연 재료 상에서 또한 형성하고, 댐은 하부-충전 프로세스 동안에 하부-충전 재료의 확산을 저지하도록 구성된 피처를 포함한다. 패키징 기판은 절연 재료 내에서 형성된 하나 이상의 전도 층들을 또한 포함한다. 패키징 기판은 절연 재료 상에서 형성된 컨택 패드들을 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들을 또한 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 패키징 기판의 절연 재료에서 트렌치 - 트렌치는 패키징 기판의 하면 상에서 형성됨 - 를 형성하는 단계를 포함한다. 방법은 패키징 기판의 하면 상에서 댐을 형성하는 단계를 또한 포함한다. 방법은 컴포넌트들을 패키징 기판의 상부 면에 장착하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 적어도 부분적으로 트렌치로 흐르거나 패키징 기판 상에서 형성된 댐과 접촉하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 패키징 기판의 하면 상에서 댐을 형성하는 단계를 포함한다. 방법은 컴포넌트들을 패키징 기판의 상부 면에 장착하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 적어도 부분적으로 트렌치로 흐르거나 패키징 기판 상에서 형성된 댐과 접촉하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다. 방법은 하부-충전제의 부분을 디플래싱하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 하면에 장착하는 단계를 또한 포함한다.
다수의 구현예들에 따르면, 본 개시내용은 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법에 관한 것이다. 방법은 패키징 기판의 절연 재료에서 트렌치 - 트렌치는 패키징 기판의 하면 상에서 형성됨 - 를 형성하는 단계를 포함한다. 방법은 컴포넌트들을 패키징 기판의 상부 면에 장착하는 단계를 또한 포함한다. 방법은 하부 컴포넌트를 패키징 기판의 하면에 장착하는 단계를 또한 포함한다. 방법은 하부-충전 재료가 적어도 부분적으로 트렌치로 흐르거나 패키징 기판 상에서 형성된 댐과 접촉하도록, 하부-충전 재료로 패키징 기판의 제2 면 상에서 장착된 하부 컴포넌트를 하부-충전하는 단계를 또한 포함한다. 방법은 하부-충전제의 부분을 디플래싱하는 단계를 또한 포함한다. 방법은 솔더 볼들을 패키징 기판의 하면에 장착하는 단계를 또한 포함한다.
개시내용을 요약하기 위하여, 어떤 양태들, 장점들, 및 신규한 특징들이 본원에서 설명되었다. 이러한 모든 장점들은 임의의 특정한 실시예에 따라 반드시 달성되지는 않을 수도 있다는 것이 이해되어야 한다. 따라서, 개시된 실시예들은 본원에서 교시될 수도 있거나 제안될 수도 있는 바와 같은 다른 장점들을 반드시 달성하지 않고도, 본원에서 교시된 바와 같은 하나의 장점 또는 장점들의 그룹을 달성하거나 최적화하는 방식으로 수행될 수도 있다.
도 1은 차폐된 패키지 및 차폐된 패키지에 장착된 하부 컴포넌트를 가지는 양면 패키지를 예시한다.
도 2는 일반적으로, 차폐된 패키지의 하면 상에서 정의된 용적(volume) 내에서 차폐된 패키지 하부에 장착될 수 있는 하나 이상의 하부 컴포넌트들을 가지는 양면 패키지의 또 다른 예를 예시한다.
도 3a, 도 3b, 도 3c, 도 3d, 도 3e, 도 3f, 도 3g, 도 3h, 및 도 3i는 양면 볼 그리드 어레이 패키지를 제작하기 위한 전형적인 프로세스 흐름을 예시한다.
도 4a, 도 4b, 도 4c, 도 4d, 도 4e, 및 도 4f는 하부-충전 재료의 분포를 제어하기 위하여 막을 이용하는 변형된 제작 프로세스를 예시한다.
도 5a, 도 5b, 도 5c, 및 도 5d는 하부-충전 재료의 분포를 제어하기 위하여 하부-충전 디플래시(under-fill deflash)를 이용하는 변형된 제작 프로세스를 예시한다.
도 6a, 도 6b, 도 6c, 및 도 6d는 하부-충전 재료를 보유하기 위하여 댐을 이용하는 것을 포함하는 변형된 제작 프로세스를 예시한다.
도 7a 및 도 7b는 기판의 하면 상에서 트렌치들을 갖는 기판을 이용하는 변형된 제작 프로세스를 예시한다.
도 8a 및 도 8b는 하부-충전 재료의 분포를 제어하기 위하여 봉지재를 이용하는 변형된 제작 프로세스를 예시한다.
본원에서 제공된 주제들은 만약 있다면, 오직 편리성을 위한 것이고, 청구된 발명의 범위 또는 의미에 반드시 영향을 주는 것은 아니다.
개요
라디오-주파수 모듈들과 같은 양면 패키징된 전자 모듈들의 제작, 및 하나 이상의 컴포넌트들과 패키징 기판 사이에서 하부-충전 재료의 분포를 제어하기 위한 디바이스들, 시스템들, 및 방법들에 관련된 기술들이 본원에서 설명된다. 개시된 기술들은 하나 이상의 컴포넌트들을 하부-충전하기 이전에, 그리고 솔더 볼들을 부착하기 이전에, 막을 패키징 기판 상의 타겟화된 에어리어들에 도포하는 것을 포함한다. 하부-충전하기 이전에 막을 패키징 기판에 도포함으로써, 하부-충전 재료를 수용하는 영역은 더 큰 정도로 제어될 수 있다. 하부-충전 후에, 막은 솔더 볼들을 위한 청결한 컨택 패드들을 노출시키기 위하여 제거될 수 있다. 또한, 솔더 볼들은 하부-충전 동안에 존재하지 않으므로, 하부-충전되는 컴포넌트들로부터 멀어지도록 재료를 인출(draw)하는 모세관 작용이 적다. 이것은 유리하게도, 하부-충전되고 있는 컴포넌트들 하부에서의 공극들의 빈도를 감소시킬 수 있다. 따라서, 개시된 시스템들, 디바이스들, 및 방법들은 볼 그리드 어레이의 솔더 볼들을 부착하기 이전에, 막을 이용하여 양면 볼 그리드 어레이 패키지들을 위한 하부-충전을 제어한다.
개시된 기술들은 하나 이상의 컴포넌트들을 하부-충전하는 것, 및 솔더 볼들을 부착하기 이전에 하부-충전 재료를 제거하기 위하여 하부-충번의 부분을 디플래싱하는 것을 또한 포함한다. 디플래싱 단계를 추가함으로써 그리고 디플래싱 후에 솔더 볼들을 추가함으로써, 하부-충전 재료를 가지는 영역은 더 큰 정도로 제어될 수 있다. 디플래싱 단계는 볼 그리드 어레이를 위한 컨택 패드들을 코팅하였을 수도 있는 하부-충전 재료의 얇은 층을 제거한다. 또한, 솔더 볼들은 하부-충전 동안에 존재하지 않으므로, 하부-충전되는 컴포넌트들로부터 멀어지도록 재료를 인출하는 모세관 작용이 적다. 이것은 유리하게도, 하부-충전되고 있는 컴포넌트들 하부에서의 공극들의 빈도를 감소시킬 수 있다. 따라서, 개시된 시스템들, 디바이스들, 및 방법들은 볼 그리드 어레이의 솔더 볼들을 부착하기 이전에, 하부-충전 디플래시를 이용하여 양면 볼 그리드 어레이 패키지들을 위한 하부-충전을 제어한다.
개시된 기술들은 패키징 기판 상의 댐을 이용하는 것을 또한 포함한다. 패키징 기판 상의 댐은 모세관 하부-충전 재료의 흐름을 방지하거나 제한하도록 구성된다. 예를 들어, 댐은 제어된 에어리어를 형성할 수 있어서, 모세관 하부-충전 재료가 이 에어리어 내에서 실질적으로 자유롭게 충전하거나 흐르지만, 에어리어 외부에서는 흐르지 않는다. 이것은 모세관 하부-충전 재료가 볼-그리드 어레이의 솔더 볼들과 같은 패키징 기판 상의 다른 컴포넌트들 또는 엘리먼트들 상으로 흐르거나 이들과 접촉하는 것을 방지할 수 있거나 제한할 수 있다. 따라서, 개시된 시스템들, 디바이스들, 및 방법들은 패키징 기판 상의 댐을 이용하여 양면 볼 그리드 어레이 패키지들을 위한 하부-충전을 제어한다.
개시된 기술들은 패키징 기판에서 트렌치를 형성하는 것을 또한 포함한다. 패키징 기판에서의 트렌치는 모세관 하부-충전 재료의 흐름을 방지하거나 제한하도록 구성된다. 예를 들어, 트렌치는 제어된 에어리어를 형성할 수 있어서, 모세관 하부-충전 재료가 이 에어리어 내에서 실질적으로 자유롭게 충전하거나 흐르지만, 에어리어 외부에서는 흐르지 않는다. 이것은 모세관 하부-충전 재료가 볼-그리드 어레이의 솔더 볼들과 같은 패키징 기판 상의 다른 컴포넌트들 또는 엘리먼트들 상으로 흐르거나 이들과 접촉하는 것을 방지할 수 있거나 제한할 수 있다. 따라서, 개시된 시스템들, 디바이스들, 및 방법들은 패키징 기판 상의 트렌치를 이용하여 양면 볼 그리드 어레이 패키지들을 위한 하부-충전을 제어한다.
개시된 기술들은 하부-충전제의 분포를 제한하기 위하여 솔더 볼들 상의 봉지재를 이용하는 것을 또한 포함한다. 봉지재는 볼 부착 프로세스에서 이용될 수 있다. 용융제는 각각의 솔더 볼의 베이스를 봉지화하는 재료를 남긴다. 봉지재는 기판 표면 및 볼 표면과 둔각을 형성한다. 이것은 모세관 작용에 의해 솔더 볼들 주위에서 위킹하기 위한 하부-충전 재료의 경향을 감소시킨다. 이것은 모세관 하부-충전 재료가 볼-그리드 어레이의 솔더 볼들과 같은 패키징 기판 상의 다른 컴포넌트들 또는 엘리먼트들 상으로 흐르거나 이들과 접촉하는 것을 방지할 수 있거나 제한할 수 있다. 따라서, 개시된 시스템들, 디바이스들, 및 방법들은 솔더 볼들 상의 봉지재를 이용하여 양면 볼 그리드 어레이 패키지들을 위한 하부-충전을 제어한다.
라디오-주파수(RF) 애플리케이션들에서, RF 회로들 및 관련된 디바이스들은 패키징된 모듈에서 구현될 수 있다. 이러한 패키징된 모듈은 그 다음으로, 전화 보드(phone board)와 같은 회로 보드 상에서 장착될 수 있다. 어떤 패키징된 모듈들은 패키징 기판의 상부 및 하부에 장착된 컴포넌트들을 갖는 양면 패키지들을 포함할 수 있다. 이러한 패키징된 모듈들은 양면 볼 그리드 어레이(dual-sided ball grid array)(DS-BGA)로서 집합적으로 지칭될 수도 있는, 패키징 기판의 하면 상의 솔더 볼들의 어레이 또는 볼 그리드 어레이를 포함할 수 있다.
도 1은 차폐된 패키지(102) 및 차폐된 패키지(102)에 장착된 하부 컴포넌트(104)를 가지는 양면 패키지(100)를 예시한다. 설명의 목적을 위하여, 차폐된 패키지(102)의 하부 면은 전화 보드와 같은 회로 보드 상으로 장착되어야 하는 패키징 기판의 면(103)을 포함할 수 있다. 도 1에서 별도로 도시되지 않지만, 차폐된 패키지(102)는 (도 1에서 도시된 바와 같이 배향될 때) 이러한 패키징 기판 및 그 상부 면 상에서 장착된 하나 이상의 상부 컴포넌트들을 포함할 수 있다는 것이 이해될 것이다. 따라서, 양면 속성은 기판 상부에 장착된 이러한 상부 컴포넌트(들) 및 기판 하부에 장착된 하부 컴포넌트(들)를 포함할 수 있다.
패키지는 임의의 적당한 차폐 방법을 이용하여 차폐될 수 있다. 예를 들어, 패키지(100)는 패키징 기판 내의 접지 평면에 전기적으로 결합되는 복수의 차폐 와이어(shielding wire)들을 이용하여 차폐될 수 있다. 패키지(100)는 패키징 기판 내의 접지 평면에 전기적으로 결합되는 등각 코팅(conformal coating)을 이용하여 차폐될 수 있다. 피처들의 임의의 적당한 조합은 차폐된 용적 또는 영역을 정의하기 위하여 이용될 수 있다. 이러한 구성들은 차폐된 패키지(100)의 내부 및 외부의 영역들 사이에서 및/또는 차폐된 패키지(100) 내에 양자 모두 있는 영역들 사이에서 차폐 기능성을 제공하도록 구현될 수 있다.
설명의 목적을 위하여, 하부 컴포넌트는 기판 및/또는 회로 보드 상에서 장착될 수 있는 임의의 디바이스를 포함할 수 있다는 것이 이해될 것이다. 이러한 디바이스는 RF 신호들의 프로세싱을 용이하게 하는 능동형 라디오-주파수(RF) 디바이스 또는 수동형 디바이스일 수 있다. 비-제한적인 예들로서, 이러한 디바이스는 반도체 다이와 같은 다이, 집적된 수동형 디바이스(integrated passive device)(IPD), 표면-장착 기술(surface-mount technology)(SMT) 디바이스 등을 포함할 수 있다. 일부 실시예들에서, 본원에서 설명된 바와 같은 하부 컴포넌트는 예를 들어, 기판을 통해 하나 이상의 상부 컴포넌트들에 전기적으로 결합될 수 있다.
도 2는 일반적으로, 차폐된 패키지의 하면 상에서 정의된 용적 내에서 차폐된 패키지(202) 하부에 장착될 수 있는 하나 이상의 하부 컴포넌트들(204)을 가지는 양면 패키지(200)의 또 다른 예를 예시한다. 일부 실시예들에서, 관통-몰드 접속들(예컨대, 하나 이상의 관통-몰드 접속들)의 세트는 차폐된 패키지(202)의 하면(예컨대, 도 1에서 예시된 면(103)) 상에서 구현될 수도 있고, 형성될 수도 있고, 위치될 수도 있고, 및/또는 위치결정될 수도 있다. 관통-몰드 접속들의 세트는 차폐된 패키지(202)의 하면 상에서 용적을 정의할 수도 있다. 차폐된 패키지(202) 하부에서의 용적(208)은 차폐된 패키지(202)의 하면 및 볼 그리드 어레이(BGA)의 솔더 볼들(206)에 의해 정의되도록 도시된다. BGA는 관통-몰드 접속들의 세트일 수도 있다. 예를 들어, BGA의 각각의 솔더 볼(206)은 관통-몰드 접속들의 세트에서의 관통-몰드 접속일 수도 있다. 관통-몰드 접속들의 다른 예들은 솔더 볼들, 필러들, 열(column)들, 포스트(post)들, 페데스탈(pedestal)들 등을 포함하지만, 이것으로 제한되지는 않는다. 본원에서 설명된 관통-몰드 접속들은 컨택 피처(contact feature)들로서 또한 지칭될 수도 있다. 솔더 볼들(206)은 양면 패키지(200)가 전화 보드와 같은 회로 보드(210) 상에서 장착되는 것을 허용한다. 솔더 볼들(206)은 회로 보드(210)에 장착될 때, 회로 보드(210)의 상부 표면과 하부 컴포넌트(204)를 위한 차폐된 패키지(202)의 하부 표면 사이에서 충분한 수직 공간이 있도록 구성될 수 있다. 용적(208)은 오버-몰드(over-mold)(205)로 적어도 부분적으로 충전될 수 있다. 오버-몰드(205)는 하부 컴포넌트(204)를 실질적으로 봉지화한다. 어떤 실시예들에서, 솔더 볼들(206)의 적어도 부분은 오버-몰드(205)를 통해 노출될 수도 있다. 솔더 볼들(206)의 적어도 부분을 노출시키는 것은 오버-몰드(205)를 통한 접속(예컨대, 전기적 및/또는 열적 접속)을 제공할 수도 있다. 예를 들어, 솔더 볼들(206)은 차폐 패키지(202)에서의 하부 컴포넌트(204) 및/또는 상부 컴포넌트들(224, 226)로의 접속(예컨대, 전기적 접속)을 제공할 수도 있다. 다양한 실시예들에서, 솔더(또는 다른 전도성 재료)는 회로 보드(210)와의 접속(예컨대, 전기적 접속)을 형성하기 위하여 솔더 볼들(206)의 노출된 부분에 도포될 수도 있다. 오버-몰드(205)는 오버-몰드 구조체로서 또한 지칭될 수도 있다. 일부 실시예들에서, 오버-몰드(205) 및/또는 솔더 볼들(206)(예컨대, 솔더 볼들(206)의 노출된 부분들)은 랜드 그리드 어레이(land grid array)(LGA) 유형/스타일 패키지를 형성할 수도 있다.
솔더 볼(206)의 클로즈업 도면은 도 2에서 또한 예시된다. 솔더 볼(206)의 클로즈업 도면에서 예시된 바와 같이, 차폐된 패키지의 하단은 패드(pad)(215)를 포함한다. 패드(215)는 솔더 볼(206)과 차폐 패키지(202)의 컴포넌트들 및/또는 하부 컴포넌트(204) 사이의 전기적 및/또는 열적 전도성을 제공할 수도 있는 금속성 패드(또는 일부 다른 재료)일 수도 있다. 솔더 마스크(solder mask)(214)는 솔더 볼(206)이 형성될 수도 있는 위치를 정의하기 위하여 패드(215)의 부분들 상부에 퇴적될 수도 있다. 솔더 볼(206)은 패드(215) 및 솔더 마스크(214) 상부에 형성(예컨대, 구현, 형성, 낙하 등)될 수도 있다.
양면 패키지(200)는 솔더 볼(206)을 이용하여 회로 보드(210) 상에서 설치될 수도 있다. 솔더 볼(206)은 접속(216)을 통해 회로 보드(210)에 부착될 수도 있다(예컨대, 회로 보드(210)에 설치, 장착, 고정될 수도 있는 등과 같음). 솔더 볼(206)의 클로즈업 도면에서 예시된 바와 같이, 접속(216)은 솔더 재료(221) 및 패드(219)를 포함할 수도 있다. 솔더 재료(221)는 양면 패키지(200)가 회로 보드에 부착될 때에 패드(219) 상으로 퇴적/용융되는 솔더 볼(206)로부터의 솔더 재료일 수도 있다. 예를 들어, 리플로우 프로세스 동안에, 솔더 재료(221)를 형성하기 위한 솔더 볼(206)의 적어도 부분을 용융시키기 위하여 열이 가해질 수도 있다. 솔더 재료(221)는 솔더 볼(206) 상부에 형성되고, 구현되고, 퇴적되는 등과 같은 추가적인 재료를 또한 포함할 수도 있다. 패드(219)는 회로 보드(210)의 일부일 수도 있다. 패드(219)는 양면 패키지(200)와 회로 보드(210)에 부착된 다른 컴포넌트들/회로들(도면들에서 예시되지 않음) 사이의 전기적 및/또는 열적 전도성을 제공할 수도 있다. 일부 실시예들에서, 패드(219)는 솔더 재료를 포함할 수도 있다.
오버-몰드(205)는 (회로 보드(210)를 향해 하향으로 대면하는) 표면(212)을 가진다. 일부 실시예들에서, 표면(212)은 회로 보드(210)의 표면(213)과 접촉하지 않을 수도 있다(예컨대, 물리적으로 터치하지 않을 수도 있음). 예를 들어, 갭(209)은 표면(212)과 표면(213) 사이에서 존재할 수도 있다. 일부 구현예들에서, 갭(209)은 플렉싱(flexing) 또는 낙하(dropping)로 인해 양면 패키지(200)의 선형 변위들이 있을 때에, 하부 컴포넌트(204)를 손상으로부터 보호하는 것을 도울 수도 있다. 예를 들어, 갭(209)은 양면 패키지(200)가 회로 보드(200) 상에서 설치될 때에 하부 컴포넌트(204)를 손상으로부터 보호하는 것을 도울 수도 있다(예컨대, 양면 패키지의 설치/장착 동안에, 하부 컴포넌트(204)가 회로 보드(210)의 표면(213)과 접촉하는 것을 방지할 수도 있음). 하부 컴포넌트(204)를 커버하는 오버-몰드 재료(205)의 부분은 플렉싱 또는 낙하로 인해 양면 패키지(200)의 선형 변위들이 있을 때에 손상으로부터의 추가적인 보호를 제공할 수도 있다. 예를 들어, 오버-몰드 재료(205)는 또한, 하부 컴포넌트(204)가 양면 패키지의 설치/장착 동안에 회로 보드(210)의 표면(213)과 접촉하는 것을 방지할 수도 있다. 일부 실시예들에서, 갭(209)은 또한, 양면 패키지(200)가 회로 보드(210) 상에서 설치될 때에, 양면 패키지(200)가 프로세스/제조 변동들에 적응하는 것을 허용할 수도 있다. 예를 들어, 상이한 온도들은 양면 패키지의 설치 동안에 솔더 볼(206)을 용융시키기 위하여 이용될 수도 있다. 갭(209)은 솔더 볼(206)의 솔더 재료가 회로 보드(210)의 패드(219)와 적절하게 본딩(bonding)하는 것을 여전히 허용하면서 (오버-몰드(205)의) 표면(212)과 (회로 보드(210)의) 표면(213) 사이의 충분한 거리를 제공함으로써, 양면 패키지(200)가 적절하게 설치되는 것을 보장하는 것을 도울 수도 있다. 일부 실시예들에서, 오버-몰드(205) 및/또는 갭(209)은 컴포넌트(204)가 (회로 보드(210)의) 표면(213)과 접촉하는 것을 방지할 수도 있지만, 양면 패키지(200) 및/또는 컴포넌트(204)는 컴포넌트(204)가 표면(213)과 접촉하더라도 여전히 적절하게 동작/기능할 수도 있다. 예를 들어, 컴포넌트(204)는 회로 보드(210)의 표면(213)과 접촉한 후에도 비손상되고 및/또는 동작가능하게 유지될 수도 있다.
양면 볼 그리드 어레이 패키지(200)는 패키징 기판(222)(예컨대, 라미네이트(laminate) 기판) 및 패키징 기판(222) 상에서 장착된 복수의 컴포넌트들을 포함할 수 있다. 예를 들어, 제1 컴포넌트(224)는 패키징 기판(222)의 상부 표면 상에서 장착될 수 있고, 컴포넌트(224)와 패키징 기판(222) 사이의 전기적 접속들은 예를 들어, 와이어-본드(wire-bond)들(228)에 의해 용이하게 될 수 있다. 또 다른 예에서, 제2 컴포넌트(226)는 다이-부착 구성으로 패키징 기판(222)의 상부 표면 상에서 장착되도록 도시된다. 컴포넌트(226)와 패키징 기판(222) 사이의 전기적 접속들은 예를 들어, 다이-부착 피처들에 의해 용이하게 될 수 있다.
일부 실시예들에서, 하부-충전은 하부 컴포넌트(204)와 양면 패키지(200)의 하면 사이에서 제공될 수 있다. 하부-충전(230)은 예를 들어, 하부 컴포넌트(204)의 더 확고한 장착을 제공하기 위하여 하부 컴포넌트(204)와 패키지(200)의 하면 사이에서 제공될 수 있다.
유사한 구성들을 가지는 양면 패키지들의 제작에 관련된 예들은 본원에서 더 상세하게 설명된다. 이러한 예들은 솔더 볼들의 맥락에서 설명되지만, 충분한 수직 공간을 제공하는 다른 유형들의 접속 피처들이 또한 사용될 수 있다는 것이 이해될 것이다. 본원에서 개시된 실시예들, 예들, 구성들, 및/또는 구현예들은 솔더 볼들 및/또는 BGA를 지칭할 수도 있지만, 본 기술분야에서의 통상의 기술자는 솔더 볼들 및/또는 BGA가 관통-몰드 접속들의 예들인 것을 이해한다. 본 기술분야에서의 통상의 기술자는 다른 유형들의 관통-몰드 접속들(예컨대, 필러들, 열들 등)이 차폐된 패키지의 하면 상에서 용적을 정의하기 위하여 이용될 수도 있고 오버-몰드가 (차폐된 패키지의 하면 상에서의) 용적에서 구현될 수도 있다는 것을 이해한다. 일부 실시예들에서, 관통-몰드 접속(또는 관통-몰드 접속들의 세트)은 차폐된 패키지의 하면 상에서 용적을 정의하기 위하여 이용될 수도 있고 및/또는 표면 위에서 차폐된 패키지를 지지하기 위하여 이용될 수도 있는 임의의 구조체 및/또는 컴포넌트일 수도 있다.
양면 볼 그리드 어레이 패키지들을 제작하는 예들
양면 볼 그리드 어레이 패키지 구조체에서, 구역은 솔더 볼(들)과 집적 회로 칩들, 다이들, 또는 다른 이러한 컴포넌트들 사이에서 요구된다. 이 구역(때때로, "킵 아웃" 구역으로서 지칭됨)은 솔더 볼과 컴포넌트 사이의 타겟화된 최소 거리를 호출하는 설계 규칙이다. 킵 아웃 구역은 제조 품질 및 신뢰성 요건들을 충족시키는 것을 용이하게 한다. 하부-충전 재료가 없는 컴포넌트(예컨대, IC 칩) 하부에서의 공극들, 또는 비희망된 재료를 갖는 솔더 볼들의 조합과 같은 결함들은 킵 아웃 구역 설계 규칙이 위반될 경우에 발생할 수 있다. 킵 아웃 구역의 크기를 감소시키는 것은 제품 성능을 개량할 수 있고 및/또는 패키지 크기를 감소시킬 수 있기 때문에 유리하다. 예를 들어, 킵 아웃 구역의 크기가 감소될 수 있을 경우에, 전체적인 패키지 크기는 감소될 수 있고 및/또는 칩 크기는 증가될 수 있다. 패키지 크기를 감소시키거나 칩 크기를 증가시키는 것은 양면 볼 그리드 어레이 패키지가 장착되는 최종적인 제품 마더보드(motherboard) 상의 단위 면적 당 추가적인 또는 개선된 기능성으로 귀착될 수도 있다. 따라서, 양면 볼 그리드 어레이 패키지에서 솔더 볼들과 IC 칩 사이의 킵 아웃 구역을 유리하게 감소시키는 시스템들, 디바이스들, 및 방법들이 본원에서 설명된다. 이것은 패키지가 최종적인 제품 마더보드에 장착될 때에 단위 면적 당 더 큰 기능성으로 귀착된다.
전형적인 제작 기법들은 모세관 하부-충전 디스펜스 프로세스(capillary under-fill dispense process)를 제어함으로써 IC 칩-대-솔더 볼(IC chip-to-solder ball) 킵 아웃 구역을 감소시키거나 최소화하는 것을 시도한다. 이것은 니들 선택, 디스펜스 용적, 디스펜스 패스(dispense pass)들의 수, 및/또는 디스펜스 온도를 통해 제어될 수도 있다. 예로서, 칩의 디스펜스 면 상의 킵 아웃 구역은 약 700 μm일 수도 있고, 칩의 다른 3 개의 면들 상에서 약 200 μm일 수도 있다.
도 3a 내지 도 3i는 양면 볼 그리드 어레이 패키지를 제작하기 위한 프로세스 흐름을 예시한다. 도 3a 내지 도 3f는 라미네이트 스트립(laminate strip)의 상단 면 조립체를 완성하기 위한 프로세스(예컨대, 표면 장착, 다이 부착, 와이어 본드(wire bond), 몰딩(molding), 및 마킹(marking))를 예시한다. 도 3g 내지 도 3i는 하단 면 조립체를 완성하고 싱귤레이션(singulation)을 통해 개별적인 패키지들을 형성하기 위한 프로세스를 예시한다. 임의적으로, 등각 차폐 재료 적층체는 개별적인 패키지들에 도포될 수도 있다. 도 4a 내지 도 4f에서 예시된 바와 같이, 본 개시내용은 볼 그리드 어레이의 솔더 볼들의 컨택 패드들을 보호하고 하부-충전 재료의 분포를 제어하기 위하여, 하부-충전하기 이전에 막을 패키징 기판의 하단 면에 도포함으로써 이 제작 프로세스를 개선시킨다. 추가적으로, 도 5a 내지 도 5d에서 예시된 바와 같이, 본 개시내용은 볼 그리드 어레이의 솔더 볼들을 추가하기 이전에 하부-충전 재료의 부분을 하부-충전하고 디플래싱함으로써 이 제작 프로세스를 개선시킨다. 또한, 도 6a 내지 도 6d에서 예시된 바와 같이, 본 개시내용은 모세관 하부-충전 재료가 솔더 볼들로 흐르는 것을 지연시키거나 방지하기 위하여 기판 상에서 댐을 형성함으로써 이 제작 프로세스를 개선시킨다. 또한, 도 7a 및 도 7b에서 예시된 바와 같이, 본 개시내용은 모세관 하부-충전 재료가 솔더 볼들로 흐르는 것을 지연시키거나 방지하기 위하여 기판에서 트렌치를 형성함으로써 이 제작 프로세스를 개선시킨다. 추가적으로, 도 8a 및 도 8b에서 예시된 바와 같이, 본 개시내용은 모세관 하부-충전 재료가 솔더 볼들 상으로 흐르는 것을 지연시키거나 방지하기 위하여 솔더 볼들 상에서 봉지재를 이용함으로써 이 제작 프로세스를 개선시킨다.
도 3a 내지 도 3i는 양면 피처들이 분리되어야 할 유닛들의 어레이를 가지는 패널 포맷에서 구현될 수 있는 제작 프로세스, 및 개별적인 유닛들로의 어레이의 분리(또한, 싱귤레이션으로서 지칭됨)의 다양한 스테이지(stage)들을 예시한다. BGA-기반 양면 패키지들의 맥락에서 설명되었지만, 도 3a 내지 도 3i, 도 4a 내지 도 4f, 도 5a 내지 도 5d, 도 6a, 도 6b, 도 7a, 도 7b, 도 8a, 및 도 8b의 제작 기법의 하나 이상의 특징들은 다른 유형들의 장착 피처들을 가지는 양면 패키지들의 제작을 위하여 또한 구현될 수 있다는 것이 이해될 것이다. 일부 구현예들에서, 개시된 제작 프로세스들은 본원에서, 그리고 미국 특허 제9,381,529호 및 미국 특허 출원 제15/724,722호(그 각각은 본원에 참조로 명백히 포함되었음)에서 설명된 양면 패키지들을 제조하기 위하여 사용될 수 있다.
도 3a는 복수의 싱귤레이팅되어야 할 유닛들을 가지는 패널(300)의 단면도를 예시한다. 예를 들어, 싱귤레이션은 싱귤레이팅된 개별적인 유닛들을 산출하기 위하여 파선 라인들(360)에 의해 도시된 경계들에서 발생할 수 있다. 패널(300)은 컴포넌트들이 그 상에서 장착되어야 하는 기판(305)을 포함한다. 기판(305)은 라미네이트 기판, 세라믹 기판(예컨대, 저온 동시-소성(low-temperature co-fired) 세라믹 기판) 등일 수 있다. 기판(305)은 기계적 지지를 제공할 수도 있는 표면 피처들(310)을 포함할 수 있다. 패널(300)은 전도성 층들, 표면-장착 디바이스들, 칩들, 솔더 볼들 등 사이의 전기적 접속들을 제공하도록 구성되는 전도성 재료(315)를 포함한다. 전도성 재료(315)는 표면 장착 디바이스들, 칩들, 솔더 볼들, 필러(pillar)들, 이들의 임의의 조합 등을 위한 전기적 컨택 포인트들을 제공하기 위하여 기판(305)의 상부 및 하부 면들 상에서 컨택 패드들을 형성할 수 있다. 비아(via)들은 전도성 재료(315)가 패널(300)에서의 전도성 층들 사이의 전기적 접속을 제공하는 기판에서 형성될 수 있다.
도 3b는 디바이스들(320) 상의 전도성 포인트들이 패널(300) 상에서 전도성 재료(315)에 의해 형성된 컨택 패드들에 전기적으로 결합되도록 한 표면 장착 기술(surface mount technology)(SMT) 디바이스들(320)의 장착을 예시한다. 예로서, 솔더 페이스트(solder paste)는 하나 이상의 SMT 디바이스들(320)의 장착을 허용하기 위하여 기판(305) 상에서 도포될 수 있다. 리플로우 동작은 솔더 페이스트를 용융시켜서 그 개개의 컨택 패드들 상에서 하나 이상의 SMT 디바이스들을 솔더링하기 위하여 수행될 수 있다. 리플로우 동작으로부터의 솔더 잔류물은 예를 들어, 용매 또는 수성 세정 단계를 통해 기판들을 작동시킴으로써 제거될 수 있다.
도 3c는 다이 또는 칩(325)의 장착을 예시한다. 예로서, 접착제(326)는 기판(305) 상의 하나 이상의 선택된 에어리어들 상에서 도포될 수 있다. 다이(325)는 그 상에 도포된 접착제를 갖는 선택된 에어리어 상에서 위치결정될 수 있다. 다이(325)와 다이-장착 에어리어 사이의 접착제(326)는 다이(325)를 고정시키기 위하여 경화될 수 있다.
도 3d는 와이어본드들(327)을 이용하여 다이(325)와 컨택 패드들 사이의 전기적 접속들을 형성하는 것을 예시한다. 와이어본드들(327)은 다이(325)의 하나 이상의 회로들로의, 그리고 다이(325)의 하나 이상의 회로들로부터의 신호들 및/또는 전력을 위한 전기적 접속들을 제공할 수 있다.
도 3e는 SMT 컴포넌트(들)(320), 다이(들)(325), 및 기판(305) 상의 임의의 다른 상부 컴포넌트 상부에 오버-몰드(330)를 형성하는 것을 예시한다. 예로서, 몰딩 화합물(molding compound)은 상부 오버-몰딩된 용적(330)을 형성하기 위하여 몰딩 용적의 하나 이상의 면들로부터 도입될 수 있다. 일부 실시예들에서, 오버-몰드(330)는 상부 컴포넌트들(320, 325)을 완전히 봉지화할 수도 있다.
도 3f는 오버-몰드(330)를 마킹하는 임의적인 프로세스를 예시한다. 예로서, 마킹은 레이저 에칭(laser etching) 또는 유사한 기법들을 이용하여 달성될 수도 있다.
도 3g는 하부 컴포넌트(335)를 기판(305)의 (제작 동안에 상향으로 대면할 수도 있는) 하면에 부착하는 것을 예시한다. 추가적으로, 솔더 볼들(340)의 어레이는 기판(305)의 하면 상에서 형성될 수 있다. 하부 컴포넌트(335)는 솔더 볼들(340)의 어레이가 형성된 후에 각각의 유닛에 대하여 부착될 수도 있거나, 그 반대도 마찬가지라는 것이 이해될 것이다. 하부 컴포넌트(335) 및 솔더 볼들(340)의 어레이는 실질적으로 동시에 부착될 수도 있고, 구현될 수도 있고, 및/또는 형성될 수도 있다는 것이 또한 이해될 것이다.
도 3h는 하부-충전제(345) 또는 하부-충전 재료(또한, 하부-충전으로서 지칭됨)로 하부 컴포넌트(335)와 기판(305) 사이의 갭을 충전하는 것을 예시한다. 예로서, 밀봉 수지 또는 에폭시와 같은 하부-충전 재료(345)는 기판(305) 상에서 퇴적될 수 있고, 하부-충전 재료(345)는 모세관 힘들에 의해 하부 컴포넌트(335)와 기판(305) 사이의 갭으로 침투할 수 있다. 하부-충전제(345)의 코팅 형상 및 양은 패키지 크기, 피치, 및 갭에 따라 변동된다. 하부-충전 재료(345)는 기계적 지지를 하부 컴포넌트(335)에 제공하고, 유익한 열적 속성들을 제공하고, 외부 응력(stress)들 하에서의 솔더-볼 본딩 신뢰성을 개선시키는 등을 위하여 경화될 수 있다.
도 3i는 회로 보드들에 장착되도록 실질적으로 준비된 복수의 양면 패키지들(350)을 산출하기 위하여 개별적인 유닛들을 싱귤레이팅하는 것을 예시한다.
막을 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 솔더 볼들을 추가하기 이전에, 그리고 하부 컴포넌트를 하부-충전하기 이전에, 막을 패키징 기판의 하단 면에 도포함으로써 개선될 수 있다. 막의 제거 시에, 솔더 볼들이 추가될 수 있다. 막은 솔더 볼들의 컨택 패드들을 보호하고, 하부-충전제의 분포를 제어한다.
도 4a 내지 도 4f는 도 3g 및 도 3h에서 예시된 단계들을 대체하는 변형된 제작 프로세스를 예시한다. 도 4a는 (예컨대, 하나 이상의 하부 컴포넌트들을 장착하기 위한) 다이 에어리어(337) 및 복수의 솔더 볼 컨택 패드들(342)을 갖는 기판(305)을 예시한다. 막(447)은 솔더 볼 컨택 패드들(342)을 보호하고 하나 이상의 하부 컴포넌트들을 장착하기 위한 다이 에어리어(337)를 노출하기 위하여 기판(305)에 추가될 수 있다. 좌측에서의 예시는 막(447) 없이 도시되는 반면, 우측에서의 예시는 막(447)과 함께 도시된다.
도 4b는 하부 컴포넌트(335) 및 솔더 볼들(340)의 추가 이전에, 그리고 하부 컴포넌트(335)를 하부-충전하기 이전에, 컨택 패드들(342)을 커버하는 막(447)을 갖는 기판(305)을 예시한다. 막은 하부-충전제의 분포를 제어하기 위하여 이용될 수 있음으로써, 킵 아웃 구역의 크기를 감소시키는 것을 가능하게 할 수 있다.
막(447)을 패키징 기판(305)의 하단 면에 도포하기 위한 프로세스는 DS-BGA 패키지들을 차폐할 시에 이용된 프로세스와 유사할 수 있다. 예를 들어, 개구부들은 테이프 접착제에서 레이저 절단될 수 있다. 스트립들은 그 다음으로, 막이 하부-충전 고갈(under-fill runout)로부터 볼 그리드 어레이의 컨택 패드들을 보호할 수 있도록 막에 장착될 수 있다.
도 4c는 막(447)의 도포 후에, 하부 컴포넌트(335)가 도 3g를 참조하여 본원에서 설명된 바와 같이 추가될 수 있다는 것을 예시한다. 그러나, 볼 그리드 어레이의 솔더 볼들은 도 3g에서 설명된 바와 같이 기판(305)에 장착되지 않는다.
도 4d는 리플로우 및 세정 후에, 하부-충전제(345)가 도 3h를 참조하여 본원에서 설명된 바와 같이 도포될 수 있다는 것을 예시한다. 그러나, 솔더 볼들이 아직 설치되지 않으므로, 하부-충전 재료(345)를 솔더 볼들을 향해 인출하는 모세관 작용의 결핍이 존재한다. 이것은 하부 컴포넌트(335) 하부에서의 하부-충전 공극들의 발생을 감소시킬 수 있다. 추가적으로, 막(447)은 하부-충전 재료(345)가 솔더 볼 컨택 패드들(342)을 코팅하는 것을 방지한다.
도 4e는 막(447)을 제거하는 추가적인 프로세스 단계를 예시한다. 막(447)을 제거하는 것은 하부-충전 재료(345)가 솔더 볼들의 컨택 패드들(342)을 코팅하는 것을 방지할 수 있고, 및/또는 그 컨택 패드들(342)을 코팅하였을 임의의 하부-충전 재료(345)를 제거할 수 있다. 이러한 방법으로, 킵 아웃 구역의 크기 및 규모가 제어될 수 있다.
도 4f는 막(447)의 제거 후에, 솔더 볼들(340)이 도 3g에서 설명된 바와 같이 추가될 수 있다는 것을 예시한다. 프로세스는 도 3i를 참조하여 본원에서 설명된 바와 같이, 다시 리플로우하고, 그 다음으로, 개별적인 유닛들을 싱귤레이팅하도록 진행할 수 있다.
디플래싱을 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 하부 컴포넌트를 하부-충전한 후에 솔더 볼들을 추가함으로써, 그리고 하부-충전제의 분포를 제어하기 위하여 과도한 하부-충전을 디플래싱함으로써 개선될 수 있다.
도 5a 내지 도 5d는 도 3g 및 도 3h를 참조하여 본원에서 설명된 단계들을 대체하는 변형된 제작 프로세스를 예시한다. 도 5a에서, 하부 컴포넌트(335)는 도 3g에서 설명된 바와 같이 추가된다. 그러나, 볼 그리드 어레이의 솔더 볼들은 도 3g에서 설명된 바와 같이 기판(305)에 장착되지 않는다. 도 5b에서, 하부-충전 재료(345)는 도 3h에서 설명된 바와 같이 도포된다. 그러나, 솔더 볼들이 아직 설치되지 않으므로, 하부-충전 재료(345)를 솔더 볼들을 향해 인출하는 모세관 작용의 결핍이 존재한다. 이것은 하부 컴포넌트(335) 하부에서의 하부-충전 공극들의 발생을 감소시킬 수 있다.
도 5c는 하부-충전 재료(345)를 디플래싱하는 추가적인 프로세스 단계를 예시한다. 디플래싱은 기판 상의 타겟화된 위치들(347)로부터 하부-충전 재료의 얇은 층을 제거하도록 구성된다. 예를 들어, 디플래싱은 솔더 볼들을 위한 컨택 패드들을 코팅하였을 수도 있는 하부-충전 재료를 제거할 수 있다. 이러한 방법으로, 킵 아웃 구역의 크기 및 규모가 제어될 수 있다. 도 5d는 디플래싱 후에, 솔더 볼들(340)이 도 3g에서 설명된 바와 같이 추가될 수 있다는 것을 예시한다.
댐을 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 기판(305) 상에서 댐 또는 일련의 융기된 피처들을 형성함으로써 개선될 수 있고, 여기서, 댐 또는 유사한 피처들은 도 3h에서 예시된 프로세스 단계에서 하부-충전제의 분포의 제어하도록 구성된다.
도 6a 내지 도 6c에서 예시된 바와 같이, 패널(600)이 제공될 수 있고, 여기서, 기판(605)은 기판(605)의 하면 상에서 댐(607)을 포함하고, 여기서, 댐(607)은 기판(605)의 일체부일 수 있거나, 더 이후의 시간에 기판(605) 상에서 형성될 수 있다. 댐(607)은 개시된 양면 볼 그리드 어레이 패키지들의 제조 동안에 하부-충전제의 분포를 제어하기 위한 방법을 제공한다. 댐(607)은 모세관 하부-충전 재료를 보유하고, 모세관 하부-충전 재료가 솔더 볼들(340)과 접촉하거나 솔더 볼들(340)을 오염시키는 것을 방지할 수도 있다. 댐(607)은 하부 컴포넌트(335)(예컨대, 다이) 하부에서 흐르기 위한 재료의 반복가능한 용적을 제공할 수 있고, 이것은 하부 컴포넌트(335) 하부에서 공극의 빈도를 감소시킨다. 댐(607)은 솔더 볼들(340)의 단일 면 상에서 예시되지만, 댐(607)은 솔더 볼들(340)을 포위하도록 구성될 수 있다는 것이 이해되어야 한다. 예를 들어, 댐(607)은 솔더 볼들(340)의 복수의 면들 상에서 융기된 피처들을 가지도록 구성될 수 있다. 댐(607)은 개별적인 솔더 볼들(340)을 포위할 수 있고, 및/또는 솔더 볼들(340)을 보유하는 에어리어를 포위할 수 있거나 동봉할 수 있다.
기판(605)은 라미네이트 기판, 세라믹 기판(예컨대, 저온 동시-소성 세라믹 기판) 등일 수 있다. 기판(605)은 기계적 지지를 제공할 수도 있는 표면 피처들(610)을 포함할 수 있다. 패널(600)은 전도성 층들, 표면-장착 디바이스들, 칩들, 솔더 볼들 등 사이의 전기적 접속들을 제공하도록 구성되는 전도성 재료(615)를 포함한다. 전도성 재료(615)는 표면 장착 디바이스들, 칩들, 솔더 볼들, 필러(pillar)들, 이들의 임의의 조합 등을 위한 전기적 컨택 포인트들을 제공하기 위하여 기판(605)의 상부 및 하부 면들 상에서 컨택 패드들을 형성할 수 있다. 비아들은 전도성 재료(615)가 패널(600)에서의 전도성 층들 사이의 전기적 접속을 제공하는 기판(605)에서 형성될 수 있다. 댐(607)은 기판(605)에서 연속적인 상승된 구조체들, 복수의 접속해제된 세장형 융기된 피처들, 또는 복수의 아웃크로핑들을 형성할 수 있다. 댐(607)은 기판(605)의 하면 상에서 하나 이상의 킵 아웃 에어리어들을 정의할 수 있다.
도 6a는 댐(607)이 기판(605)의 일부를 형성한다는 것을 예시한다. 일부 실시예들에서, 댐(607)은 기판(605)의 제작 동안의 추가적인 솔더 마스크 프로세스 동안에 형성될 수 있다. 일부 실시예들에서, 패널(600)은 상부 면 및 하부 면을 형성하는 절연 재료를 가지는 기판(605)을 포함한다. 기판(605)은 전도 재료가 컨택 패드들을 전도성 층들 또는 다른 컨택 패드들에 전기적으로 결합하는 공극들을 형성한다. 기판(605)은 하부-충전 프로세스 동안에 하부-충전 재료의 확산을 저지할 수 있는 피처를 형성하기 위하여 절연 재료에서 댐(607)(예컨대, 상승된 피처들, 접속된 융기된 피처들, 접속해제된 융기된 피처들 등)을 형성한다. 댐(607)은 최초의 기판 제조 프로세스 동안에 포토리소그래픽 방식으로 정의될 수 있다. 그 다음으로, 패널(600)의 하단 면을 조립할 때, 도 3a 내지 도 3i에서 예시된 프로세스 흐름이 이용될 수 있다.
도 6b는 댐(607)이 도 3g에서 예시된 볼 및 다이 부착 프로세스 단계들 후의 제작 동안에 기판(605)에 추가될 수 있다는 것을 예시한다. 댐(607)을 도포하기 위하여, 분사 또는 니들 디스펜싱이 이용될 수도 있다.
도 6c는 댐(607)이 도 3g에서 예시된 볼 및 다이 부착 프로세스 단계들 전의 제작 동안에 기판(605)에 추가될 수 있다는 것을 예시한다. 댐(607)을 도포하기 위하여, 스크린 인쇄, 분사, 또는 니들 디스펜싱이 이용될 수도 있다.
도 6d는 도 3h에서 예시된 하부-충전 프로세스와 비교하여, 댐(607)의 존재 시의 하부-충전의 변형된 프로세스를 예시한다. 댐(607)은 하부 컴포넌트(335) 아래에서 그리고 그 주위에서 타겟화된 커버리지를 여전히 제공하면서, 하부-충전 재료(345)를 솔더 볼들(340)로부터의 타겟화된 또는 희망된 거리로 유지하기 위하여 하부-충전 재료(345)의 분포를 제한한다.
트렌치를 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 기판(305)에서 트렌치 또는 일련의 밸리(valley)들, 구멍들 등을 형성함으로써 개선될 수 있고, 여기서, 이 트렌치들 또는 유사한 피처들은 도 3h에서 예시된 프로세스 단계에서 하부-충전제의 분포의 제어하도록 구성된다.
도 7a에서 예시된 바와 같이, 패널(700)이 제공될 수 있고, 여기서, 기판(705)은 기판(705)의 하면 상에서 트렌치들(708)을 포함한다. 트렌치들은 개시된 양면 볼 그리드 어레이 패키지들의 제조 동안에 하부-충전제의 분포를 제어하기 위한 방법을 제공한다. 기판(705)은 라미네이트 기판, 세라믹 기판(예컨대, 저온 동시-소성 세라믹 기판) 등일 수 있다. 기판(705)은 기계적 지지를 제공할 수도 있는 표면 피처들(710)을 포함할 수 있다. 패널(700)은 전도성 층들, 표면-장착 디바이스들, 칩들, 솔더 볼들 등 사이의 전기적 접속들을 제공하도록 구성되는 전도성 재료(715)를 포함한다. 전도성 재료(715)는 표면 장착 디바이스들, 칩들, 솔더 볼들, 필러들, 이들의 임의의 조합 등을 위한 전기적 컨택 포인트들을 제공하기 위하여 기판(705)의 상부 및 하부 면들 상에서 컨택 패드들을 형성할 수 있다. 비아들은 전도성 재료(715)가 패널(700)에서의 전도성 층들 사이의 전기적 접속을 제공하는 기판(705)에서 형성될 수 있다.
트렌치들(708)을 형성하기 위하여, 비아들은 기판(705)에서 형성될 수 있지만, 전도성 층들 사이의 전도성 경로들을 제공하는 대신에, 트렌치들(708)을 위한 비아들은 하부-충전 프로세싱 단계 동안에 하부-충전제를 수용하기 위하여 기판 구조체에서 공극을 제공할 수 있다. 예로서, 트렌치(708)는 기판(705)의 제작 동안의 솔더 마스크 프로세스 동안에 형성될 수 있다. 트렌치들(708)은 기판(705)에서 연속적인 트렌치 구조체들, 복수의 접속해제된 세장형 트렌치들, 또는 복수의 공극들 또는 구멍들을 형성할 수 있다. 트렌치들(708)은 기판(705)의 하면 상에서 하나 이상의 킵 아웃 에어리어들을 정의할 수 있다.
일부 실시예들에서, 패널(700)은 상부 면 및 하부 면을 형성하는 절연 재료를 가지는 기판(705)을 포함한다. 기판(705)은 전도 재료가 컨택 패드들을 전도성 층들 또는 다른 컨택 패드들에 전기적으로 결합하는 공극들을 형성한다. 기판(705)은 하부-충전 프로세스 동안에 하부-충전 재료를 수용할 수 있는 피처를 형성하기 위하여 절연 재료에서 트렌치들(708)(예컨대, 세장형 공극들)을 형성한다. 일부 실시예들에서, 트렌치들(708)은 전도성 재료를 포함하지 않거나, 전도성 층으로 침투하지 않는다.
도 7b는 도 3h에서 예시된 하부-충전 프로세스와 비교하여, 기판(705)에서의 트렌치들(708)의 존재 시의 하부-충전의 변형된 프로세스를 예시한다. 트렌치들(708)은 하부 컴포넌트(335) 아래에서 그리고 그 주위에서 타겟화된 커버리지를 여전히 제공하면서, 하부-충전 재료(345)를 솔더 볼들(340)로부터의 타겟화된 또는 희망된 거리로 유지하기 위하여 하부-충전 재료(345)의 분포를 제한한다.
봉지재를 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 도 3g에서 예시된 볼 부착 프로세스 동안에 특수한 재료를 이용함으로써 개선될 수 있다. 도 8a에서 예시된 바와 같이, 용융제는 봉지재(842)를 형성하는, 각각의 솔더 볼(340)의 베이스를 봉지화하는 재료를 남기는 솔더 볼들(340) 상에서 이용될 수 있다. 이 재료는 폴리머일 수도 있다. 이 재료는 솔더 볼 부착 리플로우를 뒤따르는 세정 프로세스 동안에 제거되지 않도록 구성될 수 있다. 봉지재(842)는 기판(305)의 표면 및 솔더 볼들(340)의 표면과 둔각을 형성한다.
하부-충전 재료(845)가 도 8b에서 예시된 프로세스 단계에서 디스펜싱될 때, 그것은 더 이상 모세관 작용에 의해 솔더 볼들(340) 주위에서 위킹하기 위한 경향을 가지지 않는다. 봉지재(842)에 의해 형성된 둔각들은 모세관 작용을 위한 표면 에너지 구동력을 감소시킨다. 이것은 하부-충전 재료가 솔더 볼들(340) 주위에서 흐르는 것을 감소시키거나 방지한다. 실제로, 하부-충전 재료(345)는 하부 컴포넌트(335)(예컨대, IC 칩) 하부에서 주로 흐른다.
피처들의 조합을 이용한 하부-충전의 제어
킵 아웃 에어리어의 크기를 더 양호하게 제어하기 위하여, 도 3a 내지 도 3i에서 예시된 제작 프로세스는 도 4a 내지 도 4f, 도 5a 내지 도 5d, 도 6a 내지 도 6d, 도 7a, 도 7b, 도 8a, 및 도 8b에 대하여 본원에서 설명된 피처들 및 기법들을 조합함으로써 개선될 수 있다. 예를 들어, (예컨대, 도 6a 내지 도 6d를 참조하여 본원에서 설명된 바와 같은) 댐은 (예컨대, 도 7a 및 도 7b를 참조하여 본원에서 설명된 바와 같은) 트렌치와 조합하여 이용될 수 있고, 이것은 도 9a 및 도 9b에서 예시된다. 다른 조합들이 마찬가지로 구현될 수 있다. 예를 들어, 댐은 막, 디플래싱, 트렌치, 및/또는 봉지재와 함께 이용될 수 있다. 또 다른 예로서, 트렌치는 막, 디플래싱, 댐, 및/또는 봉지재와 함께 이용될 수 있다. 유사하게, 디플래싱은 막, 댐, 트렌치, 및/또는 봉지재와 함께 이용될 수 있다. 또 다른 예로서, 막은 디플래싱, 댐, 트렌치, 및/또는 봉지재와 함께 이용될 수 있다. 마찬가지로, 봉지재는 막, 댐, 트렌치, 및/또는 디플래싱과 함께 이용될 수 있다.
도 9a는 기판(905)에서 트렌치(908) 또는 일련의 밸리들, 구멍들 등과 함께 댐(907) 또는 일련의 융기된 피처들을 갖는 패널(900)을 예시하고, 여기서, 댐(907) 및 트렌치(908)는 하부-충전제(345)의 분포를 제어하도록 구성된다.
패널(900)이 제공될 수 있고, 여기서, 기판(905)은 기판(905)의 하면 상에서 댐(907)을 포함하고, 여기서, 댐(907)은 기판(905)의 일체부일 수 있거나, 더 이후의 시간에 기판(905) 상에서 형성될 수 있다. 유사하게, 기판(905)은 기판(905)의 하면 상에서 트렌치(908)를 포함한다. 댐(907) 및 트렌치들(908)은 개시된 양면 볼 그리드 어레이 패키지들의 제조 동안에 하부-충전제(345)의 분포를 제어하기 위한 방법을 제공한다. 예를 들어, 댐(907) 및 트렌치들(908)의 조합은 모세관 하부-충전 재료(345)를 보유하고, 모세관 하부-충전 재료가 솔더 볼들(340)과 접촉하거나 솔더 볼들(340)을 오염시키는 것을 방지할 수도 있다. 댐(907) 및 트렌치들(908)의 조합은 하부 컴포넌트(335)(예컨대, 다이) 하부에서 흐르기 위한 재료의 반복가능한 용적을 제공할 수 있고, 이것은 하부 컴포넌트(335) 하부에서 공극의 빈도를 감소시킨다. 댐(907) 및 트렌치들(908)의 조합은 솔더 볼들(340)의 단일 면 상에서 예시되지만, 댐(907) 및/또는 트렌치들(908)은 솔더 볼들(340)을 포위하도록 구성될 수 있다는 것이 이해되어야 한다.
기판(905)은 도 6a 내지 도 6d, 도 7a, 및 도 7b를 참조하여 본원에서 설명된 기판(605 및 705)과 유사하다. 예를 들어, 기판(905)은 기계적 지지를 제공할 수도 있는 표면 피처들(910), 및 층들과 컴포넌트들 사이의 전기적 접속들을 제공하기 위한 전도성 재료(915)를 포함할 수 있다. 댐(907)은 기판(905)에서 연속적인 상승된 구조체들, 복수의 접속해제된 세장형 융기된 피처들, 또는 복수의 아웃크로핑들을 형성할 수 있다. 트렌치들(908)을 형성하기 위하여, 비아들은 기판(905)에서 형성될 수 있지만, 전도성 층들 사이의 전도성 경로들을 제공하는 대신에, 트렌치들(908)을 위한 비아들은 하부-충전 프로세싱 단계 동안에 하부-충전제를 수용하기 위하여 기판 구조체에서 공극을 제공할 수 있다. 트렌치들(708)은 기판(705)에서 연속적인 트렌치 구조체들, 복수의 접속해제된 세장형 트렌치들, 또는 복수의 공극들 또는 구멍들을 형성할 수 있다. 트렌치들(708)은 기판(705)의 하면 상에서 하나 이상의 킵 아웃 에어리어들을 정의할 수 있다. 댐(907) 및 트렌치들(908)의 조합은 기판(905)의 하면 상에서 하나 이상의 킵 아웃 에어리어들을 정의할 수 있다.
일부 실시예들에서, 도 6a를 참조하여 본원에서 설명된 바와 같이, 댐(907)은 기판(905)의 제작 동안의 추가적인 솔더 마스크 프로세스 동안에 형성될 수 있다. 일부 실시예들에서, 트렌치(908)는 기판(905)의 제작 동안의 추가적인 솔더 마스크 프로세스 동안에 형성될 수 있다. 그 다음으로, 패널(900)의 하단 면을 조립할 때, 도 3a 내지 도 3i에서 예시된 프로세스 흐름이 이용될 수 있다. 일부 실시예들에서, 댐(907)은 (예컨대, 도 6b를 참조하여 본원에서 설명된 바와 같이) 볼 및 다이 부착 프로세스 단계들 후의 제작 동안에 기판(905)에 추가될 수 있거나, 댐(907)은 (예컨대, 도 6c를 참조하여 본원에서 설명된 바와 같이) 볼 및 다이 부착 프로세스 단계들 전의 제작 동안에 기판(905)에 추가될 수 있다.
도 9b는 도 3h에서 예시된 하부-충전 프로세스와 비교하여, 댐(907) 및 트렌치(908)의 조합의 존재 시의 하부-충전의 변형된 프로세스를 예시한다. 댐(907) 및 트렌치(908)의 조합은 하부 컴포넌트(335) 아래에서 그리고 그 주위에서 타겟화된 커버리지를 여전히 제공하면서, 하부-충전 재료(345)를 솔더 볼들(340)로부터의 타겟화된 또는 희망된 거리로 유지하기 위하여 하부-충전 재료(345)의 분포를 제한한다.
용어
본 개시내용은 다양한 특징들을 설명하고, 특징들의 단 하나가 본원에서 설명된 이익들을 전적으로 담당하는 것은 아니다. 통상의 기술자에게 분명한 바와 같이, 본원에서 설명된 다양한 특징들은 조합될 수도 있거나, 변형될 수도 있거나, 생략될 수도 있다는 것이 이해될 것이다. 본원에서 구체적으로 설명된 것들 이외의 다른 조합들 및 하위-조합들은 통상의 기술자에게 명백할 것이고, 개시내용의 일부를 형성하도록 의도된다. 다양한 방법들은 다양한 플로우차트 단계들 및/또는 국면들과 관련하여 본원에서 설명된다. 많은 경우들에는, 플로우차트들에서 도시된 다수의 단계들 및/또는 국면들이 단일 단계 및/또는 국면으로서 수행될 수 있도록, 특정 단계들 및/또는 국면들이 함께 조합될 수도 있다는 것이 이해될 것이다. 또한, 특정 단계들 및/또는 국면들은 별도로 수행되어야 할 추가적인 하위-컴포넌트들로 분해될 수 있다. 일부 사례들에서, 단계들 및/또는 국면들의 순서는 재배열될 수 있고, 특정 단계들 및/또는 국면들은 완전히 생략될 수도 있다. 또한, 본원에서 설명된 방법들은 개방-종결형인 것으로 이해되어야 하므로, 본원에서 도시되고 설명된 것들에 대한 추가적인 단계들 및/또는 국면들이 또한 수행될 수 있다.
문맥이 명백하게 이와 다르게 요구하지 않으면, 설명 및 청구항들의 전반에 걸쳐, 단어들 "포함한다(comprise)", "포함하는(comprising)" 등은 배타적(exclusive)이거나 포괄적(exhaustive) 의미와는 반대로, 포함적(inclusive) 의미; 즉, "포함하지만, 이것으로 제한되지는 않는" 의 의미로 해석되어야 한다. 본원에서 일반적으로 이용된 바와 같은 단어 "결합된(coupled)"은, 직접적으로 접속될 수도 있거나, 하나 이상의 중간 엘리먼트들을 통해 접속될 수도 있는 2 개 이상의 엘리먼트들을 지칭한다. 추가적으로, 단어들 "본원에서(herein)", "위에서(above)", "이하에서(below)" 및 유사한 중요성의 단어들은 이 출원에서 이용될 때, 이 출원의 임의의 특정한 부분들이 아니라, 전체로서의 이 출원을 지칭할 것이다. 문맥이 허용할 경우, 단수 또는 복수를 이용하는 위의 상세한 설명에서의 단어들은 각각 복수 또는 단수를 또한 포함할 수도 있다. 2 개 이상의 항목들의 리스트에 관련된 단어 "또는(or)"은, 단어가 단어의 다음의 해독들의 전부를 포괄한다: 리스트에서의 항목들 중의 임의의 것, 리스트에서의 항목들의 전부, 및 리스트에서의 항목들의 임의의 조합. 단어 "예시적" 은 "예, 사례, 또는 예시로서 작용함" 을 의미하기 위하여 본원에서 배타적으로 이용된다. "예시적" 으로서 본원에서 설명된 임의의 구현예는 다른 구현예들에 비해 바람직하거나 유리한 것으로서 반드시 해석되어야 하는 것은 아니다.
개시내용은 본원에서 도시된 구현예들로 제한되도록 의도된 것이 아니다. 이 개시내용에서 설명된 구현예들에 대한 다양한 변형들은 본 기술분야에서의 통상의 기술자들에게 용이하게 명백할 수도 있고, 본원에서 정의된 일반적인 원리들은 이 개시내용의 사상 또는 범위로부터 이탈하지 않으면서 다른 구현예들에 적용될 수도 있다. 본원에서 제공된 발명의 교시사항들은 다른 방법들 및 시스템들에 적용될 수 있고, 위에서 설명된 방법들 및 시스템들로 제한되지 않고, 위에서 설명된 다양한 실시예들의 엘리먼트들 및 액트(act)들은 추가의 실시예들을 제공하기 위하여 조합될 수 있다. 따라서, 본원에서 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구체화될 수도 있고; 또한, 본원에서 설명된 방법들 및 시스템들의 형태에서의 다양한 생략들, 치환들, 및 변경들은 개시내용의 사상으로부터 이탈하지 않으면서 행해질 수도 있다. 첨부 청구항들 및 그 등가물들은 개시내용의 범위 및 사상 내에 속하는 바와 같은 이러한 형태들 또는 변형들을 포괄하도록 의도된다.

Claims (99)

  1. 패키징된 라디오-주파수 디바이스를 제작하는 방법으로서,
    컴포넌트들을 패키징 기판의 제1 면(side)에 장착하는 단계;
    막을 패키징 기판의 제2 면에 도포하는 단계;
    상기 막의 도포 후에, 하부 컴포넌트를 상기 패키징 기판의 상기 제2 면에 장착하는 단계;
    하부-충전제(under-fill agent)로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전(under-filling)하는 단계;
    상기 패키징 기판의 상기 제2 면 상에서 상기 막을 제거하는 단계; 및
    상기 막의 제거 후에, 솔더 볼(solder ball)들을 상기 패키징 기판의 상기 제2 면에 장착하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 막은 상기 솔더 볼들의 컨택 패드(contact pad)들을 커버하는 방법.
  3. 제1항에 있어서, 상기 막을 도포하는 단계는 테이프 접착제(tape adhesive)에서 개구부들을 레이저 절단하는 단계, 및 스트립들을 상기 막에 장착하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 막을 도포하는 단계는 상기 패키징 기판의 상기 제2 면의 제2 에어리어(area)가 상기 막에 의해 커버되지 않은 채로 유지되는 동안에, 상기 패키징 기판의 상기 제2 면의 제1 에어리어를 커버하는 단계를 포함하는 방법.
  5. 제4항에 있어서, 상기 제1 에어리어는 상기 솔더 볼들을 위한 복수의 컨택 패드들을 포함하는 방법.
  6. 제5항에 있어서, 상기 제2 에어리어는 상기 하부 컴포넌트가 장착되는 다이 에어리어(die area)를 포함하는 방법.
  7. 제1항에 있어서, 킵 아웃 구역(keep out zone)의 크기는 상기 막의 도포 및 제거에 의해 감소되는 방법.
  8. 제1항에 있어서, 상기 하부-충전제는 상기 막의 제거 이전에, 상기 막을 적어도 부분적으로 커버하는 방법.
  9. 제9항에 있어서, 상기 막은 상기 하부-충전제가 상기 솔더 볼들의 컨택 패드들을 코팅하는 것을 방지하는 방법.
  10. 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법으로서,
    막을 패키징 기판의 하면(underside)에 도포하는 단계 - 상기 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면(upper side)을 가지고, 상기 패키징 기판의 상기 하면은 다이 에어리어, 및 관통-몰드 접속(through-mold connection)들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가지고, 상기 막의 도포는 상기 막에 의해 커버되지 않은 상기 다이 에어리어를 남기면서, 상기 막으로 상기 컨택 패드 에어리어를 커버하는 것을 포함함 -;
    상기 막을 도포한 후에, 하나 이상의 하부 컴포넌트들과 상기 패키징 기판 사이에 갭이 있도록, 상기 다이 에어리어 내에 상기 하나 이상의 하부 컴포넌트들을 장착하는 단계;
    상기 하나 이상의 하부 컴포넌트들을 장착한 후에, 하부-충전 재료가 상기 갭으로 침투하도록, 상기 패키징 기판 상에 상기 하부-충전 재료를 퇴적하는 단계; 및
    상기 하부-충전 재료를 퇴적한 후에, 상기 패키징 기판의 상기 하면으로부터 상기 막을 제거하는 단계
    를 포함하는 방법.
  11. 제10항에 있어서, 상기 막의 제거 후에, 관통-몰드 접속들을 상기 패키징 기판의 상기 하면에 장착하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서, 상기 관통-몰드 접속들은 솔더 볼들을 포함하는 방법.
  13. 제11항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅(singulating)하는 단계를 더 포함하는 방법.
  14. 제10항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  15. 제10항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  16. 제10항에 있어서, 상기 막은 상기 하부-충전 재료의 퇴적 동안에 상기 하부-충전 재료의 분포를 제어하도록 구성되는 방법.
  17. 제16항에 있어서, 상기 하부-충전 재료는 상기 막과 접촉하는 방법.
  18. 제17항에 있어서, 상기 막을 제거하는 단계는 상기 막을 커버하는 상기 하부-충전 재료의 부분을 제거하는 단계를 포함하는 방법.
  19. 제18항에 있어서, 상기 막을 제거하는 단계는 상기 다이 에어리어에 퇴적된 상기 하부-충전 재료를 남기는 단계를 더 포함하는 방법.
  20. 제10항에 있어서, 상기 막을 도포하는 단계는 테이프 접착제에서 개구부들을 레이저 절단하는 단계, 및 스트립들을 상기 막에 장착하는 단계를 포함하는 방법.
  21. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 제2 면에 장착하는 단계;
    하부-충전제로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계;
    상기 하부-충전제의 부분을 디플래싱(deflashing)하는 단계; 및
    상기 하부-충전제의 상기 부분이 디플래싱된 후에, 솔더 볼들을 상기 패키징 기판의 상기 제2 면에 장착하는 단계
    를 포함하는 방법.
  22. 제21항에 있어서, 디플래싱되는 상기 하부-충전제의 상기 부분은 상기 솔더 볼들의 컨택 패드들을 코팅하는 하부-충전제를 포함하는 방법.
  23. 제21항에 있어서, 디플래싱하는 단계는 상기 하부-충전제의 얇은 층을 제거하는 단계를 포함하는 방법.
  24. 제21항에 있어서, 상기 패키징 기판의 상기 제2 면은 상기 솔더 볼들을 장착하기 위한 복수의 컨택 패드들을 포함하는 방법.
  25. 제24항에 있어서, 상기 하부-충전제는 상기 복수의 컨택 패드들 중의 적어도 하나의 부분을 코팅하는 방법.
  26. 제25항에 있어서, 상기 디플래싱하는 단계는 상기 복수의 컨택 패드들 중의 적어도 하나의 상기 부분을 코팅하는 상기 하부-충전제의 상기 부분을 제거하는 단계를 포함하는 방법.
  27. 제21항에 있어서, 킵 아웃 구역의 크기는 상기 솔더 볼들을 장착하기 이전에, 상기 하부-충전제의 부분을 디플래싱함으로써 감소되는 방법.
  28. 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법으로서,
    하나 이상의 하부 컴포넌트들과 패키징 기판 사이에 갭이 있도록, 상기 패키징 기판의 하면 상에 상기 하나 이상의 하부 컴포넌트들을 장착하는 단계 - 상기 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면을 가지고, 상기 패키징 기판의 상기 하면은 다이 에어리어, 및 관통-몰드 접속들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가짐 -;
    상기 하나 이상의 하부 컴포넌트들을 장착한 후에, 하부-충전 재료가 상기 갭으로 침투하도록, 상기 패키징 기판 상에 상기 하부-충전 재료를 퇴적하는 단계; 및
    상기 하부-충전 재료를 퇴적한 후에, 하나 이상의 타겟화된 에어리어들을 커버하는 상기 하부-충전 재료의 부분을 디플래싱하는 단계
    를 포함하는 방법.
  29. 제28항에 있어서, 상기 하부-충전 재료의 상기 부분을 디플래싱한 후에, 관통-몰드 접속들을 상기 패키징 기판의 상기 하면에 장착하는 단계를 더 포함하는 방법.
  30. 제29항에 있어서, 상기 관통-몰드 접속들은 솔더 볼들을 포함하는 방법.
  31. 제29항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  32. 제28항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  33. 제28항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  34. 제28항에 있어서, 상기 하나 이상의 타겟화된 에어리어들은 상기 컨택 패드 에어리어의 부분을 포함하는 방법.
  35. 제28항에 있어서, 디플래싱하는 단계는 상기 하부-충전 재료의 얇은 층을 제거하는 단계를 포함하는 방법.
  36. 제28항에 있어서, 상기 하부-충전 재료는 상기 컨택 패드 에어리어의 부분을 코팅하는 방법.
  37. 제36항에 있어서, 디플래싱하는 단계는 상기 컨택 패드 에어리어의 상기 부분을 코팅하는 상기 하부-충전 재료의 상기 부분을 제거하는 단계를 포함하는 방법.
  38. 제28항에 있어서, 킵 아웃 구역의 크기는 임의의 관통-몰드 접속들을 상기 패키징 기판의 상기 하면에 장착하기 이전에 상기 하부-충전 재료의 부분을 디플래싱함으로써 감소되는 방법.
  39. 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판으로서,
    제1 면 및 제2 면을 형성하는 절연 재료 - 상기 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 상기 컨택 포인트들은 상기 제2 면 상에서 전기적 전도 재료를 노출시키고, 상기 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 에어리어를 형성하는 댐(dam)을 상기 절연 재료 상에 또한 형성하고, 상기 댐은 하부-충전 프로세스 동안에 하부-충전 재료의 확산을 저지하도록 구성된 피처(feature)를 포함함 -;
    상기 절연 재료 내에 형성된 하나 이상의 전도 층들; 및
    상기 절연 재료 상에 형성된 컨택 패드들을 상기 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들
    을 포함하는 기판.
  40. 제39항에 있어서, 상기 댐은 상기 패키징 기판의 제작 동안에 솔더 마스크(solder mask)를 이용하여 형성되는 기판.
  41. 제39항에 있어서, 상기 댐은 최초의 기판 제조 프로세스에서 포토리소그래픽 방식으로 정의되는 기판.
  42. 제39항에 있어서, 상기 댐은 복수의 아웃크로핑(outcropping)들을 포함하는 기판.
  43. 제39항에 있어서, 상기 댐은 연속적인 상승된 구조체(continuous elevated structure)들을 포함하는 기판.
  44. 제39항에 있어서, 상기 댐은 복수의 접속해제된 세장형 융기된 피처(disconnected elongated raised feature)들을 포함하는 기판.
  45. 제39항에 있어서, 상기 댐은 상기 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 상기 볼 그리드 어레이를 위한 컨택 포인트들을 제외하는 킵 아웃 영역(keep out region)을 정의하는 기판.
  46. 제39항에 있어서, 상기 댐은 상기 볼 그리드 어레이를 위한 상기 컨택 포인트들을 포위하도록 구성되는 기판.
  47. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 제2 면에 장착하는 단계;
    솔더 볼들을 상기 패키징 기판의 상기 제2 면에 장착하는 단계;
    상기 하부 컴포넌트를 장착한 후에, 그리고 상기 솔더 볼들을 장착한 후에, 상기 패키징 기판의 제2 면 상에 댐을 형성하는 단계; 및
    상기 하부-충전 재료가 상기 패키징 기판 상에 형성된 상기 댐과 적어도 부분적으로 접촉하도록, 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계
    를 포함하는 방법.
  48. 제47항에 있어서, 상기 댐은 분사(jetting) 또는 니들 디스펜싱(needle dispensing)을 포함하는 도포 방법을 이용하여 형성되는 방법.
  49. 제47항에 있어서, 상기 댐은 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지(targeted coverage)를 제공하면서, 상기 하부-충전 재료를 상기 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 상기 하부-충전 재료의 분포를 제한하도록 구성되는 방법.
  50. 제47항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  51. 제47항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  52. 제47항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  53. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계;
    상기 패키징 기판의 제2 면 상에 댐을 형성하는 단계;
    상기 댐을 형성한 후에, 하부 컴포넌트를 상기 패키징 기판의 제2 면에 장착하는 단계;
    상기 댐을 형성한 후에, 솔더 볼들을 상기 패키징 기판의 상기 제2 면에 장착하는 단계; 및
    상기 하부-충전 재료가 상기 패키징 기판 상에 형성된 상기 댐과 적어도 부분적으로 접촉하도록, 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계
    를 포함하는 방법.
  54. 제53항에 있어서, 상기 댐은 스크린 인쇄, 분사, 또는 니들 디스펜싱을 포함하는 도포 방법을 이용하여 형성되는 방법.
  55. 제53항에 있어서, 상기 댐은 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지를 제공하면서, 상기 하부-충전 재료를 상기 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 상기 하부-충전 재료의 분포를 제한하도록 구성되는 방법.
  56. 제53항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  57. 제53항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  58. 제53항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  59. 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판으로서,
    제1 면 및 제2 면을 형성하는 절연 재료 - 상기 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 상기 컨택 포인트들은 상기 제2 면 상에서 전기적 전도 재료를 노출시키고, 상기 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 피처를 포함하는 트렌치들을 상기 절연 재료에 또한 형성함 -;
    상기 절연 재료 내에 형성된 하나 이상의 전도 층들; 및
    상기 절연 재료 상에 형성된 컨택 패드들을 상기 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들
    을 포함하는 기판.
  60. 제59항에 있어서, 상기 트렌치들은 상기 패키징 기판의 제작 동안에 솔더 마스크를 이용하여 형성되는 기판.
  61. 제59항에 있어서, 상기 트렌치들은 상기 제2 면 상에서 전기적 전도 재료를 노출시키지 않는 기판.
  62. 제59항에 있어서, 상기 트렌치들은 연속적인 트렌치 구조체들을 형성하는 기판.
  63. 제59항에 있어서, 상기 트렌치들은 복수의 접속해제된 세장형 트렌치들을 형성하는 기판.
  64. 제59항에 있어서, 상기 트렌치들은 상기 기판에서 복수의 공극(void)들을 형성하는 기판.
  65. 제59항에 있어서, 상기 트렌치들은 상기 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 상기 볼 그리드 어레이를 위한 컨택 포인트들을 제외하는 킵 아웃 영역을 정의하는 기판.
  66. 제59항에 있어서, 상기 기판은 복수의 양면 패키지들을 산출하기 위하여 싱귤레이팅되도록 구성되는 기판.
  67. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    패키징 기판의 절연 재료에 트렌치를 형성하는 단계 - 상기 트렌치는 상기 패키징 기판의 하면 상에 형성됨 - ;
    컴포넌트들을 상기 패키징 기판의 상부 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 상기 하면에 장착하는 단계;
    솔더 볼들을 상기 패키징 기판의 상기 하면에 장착하는 단계; 및
    상기 하부-충전 재료가 상기 패키징 기판의 상기 절연 재료에 형성된 상기 트렌치를 적어도 부분적으로 충전하도록, 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계
    를 포함하는 방법.
  68. 제67항에 있어서, 상기 트렌치는 상기 하부 컴포넌트 아래에서 그리고 그 주위에서 타겟화된 커버리지를 제공하면서, 상기 하부-충전 재료를 상기 솔더 볼들로부터의 타겟화된 거리로 유지하기 위하여 상기 하부-충전 재료의 분포를 제한하도록 구성되는 방법.
  69. 제67항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  70. 제67항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  71. 제67항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  72. 제67항에 있어서, 상기 트렌치를 형성하는 단계는 솔더 마스크 프로세스를 이용하는 단계를 포함하는 방법.
  73. 제67항에 있어서, 상기 트렌치는 연속적인 트렌치 구조체들을 포함하는 방법.
  74. 제67항에 있어서, 상기 트렌치는 복수의 접속해제된 세장형 트렌치들을 포함하는 방법.
  75. 제67항에 있어서, 상기 트렌치는 상기 기판에서 복수의 공극들을 포함하는 방법.
  76. 제67항에 있어서, 상기 트렌치를 형성하는 단계는 상기 절연 재료를 통해 전도성 층으로 침투하지 않는 방법.
  77. 제67항에 있어서, 상기 트렌치는 전도성 재료를 포함하지 않는 방법.
  78. 제67항에 있어서, 상기 트렌치는 상기 하부 컴포넌트를 위한 컨택 포인트들을 포함하고 상기 솔더 볼들을 위한 컨택 포인트들을 제외하는 킵 아웃 영역을 정의하는 방법.
  79. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    컴포넌트들을 패키징 기판의 제1 면에 장착하는 단계;
    용융제(fluxing agent)로 솔더 볼들을 코팅하는 단계;
    상기 솔더 볼들을 상기 패키징 기판의 제2 면에 부착하는 단계;
    상기 패키징 기판과 둔각을 형성하는 봉지재(encapsulant)로 상기 솔더 볼들을 봉지화하는(encapsulating) 단계;
    하부 컴포넌트를 상기 패키징 기판의 상기 제2 면에 부착하는 단계; 및
    하부-충전제가 상기 봉지재와 접촉하도록, 상기 하부-충전제로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계
    를 포함하는 방법.
  80. 제79항에 있어서, 상기 봉지재는 폴리머인 방법.
  81. 제79항에 있어서, 상기 봉지재는 상기 패키징 기판으로의 상기 솔더 볼들의 부착을 뒤따르는 세정 프로세스(cleaning process)에서 제거되지 않는 방법.
  82. 제79항에 있어서, 상기 봉지재는 상기 솔더 볼들에 대하여 둔각을 형성하는 방법.
  83. 제79항에 있어서, 상기 하부-충전제는 상기 솔더 볼들이 아니라, 상기 봉지재와 접촉하는 방법.
  84. 제79항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  85. 패키징된 라디오-주파수 디바이스들을 제조하기 위한 방법으로서,
    하나 이상의 하부 컴포넌트들과 패키징 기판 사이에 갭이 있도록, 상기 패키징 기판의 하면 상의 다이 에어리어 내에 상기 하나 이상의 하부 컴포넌트들을 장착하는 단계 - 상기 패키징 기판은 하나 이상의 상부 컴포넌트들이 장착된 상부 면을 가지고, 상기 패키징 기판의 상기 하면은 상기 다이 에어리어, 및 관통-몰드 접속들을 위한 복수의 컨택 패드들을 가지는 컨택 패드 에어리어를 가짐 -;
    상기 솔더 볼들을 상기 패키징 기판의 상기 하면에 장착하는 단계 - 상기 솔더 볼들은 각각의 솔더 볼들의 베이스를 봉지화하는 재료를 남기는 용융제로 코팅되고, 상기 재료는 봉지재를 형성함 -;
    상기 솔더 볼들을 장착한 후에, 상기 하부-충전 재료가 상기 갭으로 침투하도록, 상기 패키징 기판 상에 하부-충전 재료를 퇴적하는 단계
    를 포함하는 방법.
  86. 제85항에 있어서, 상기 봉지재는 상기 패키징 기판의 상기 하면의 표면 및 상기 솔더 볼들의 표면과 둔각을 형성하는 방법.
  87. 제86항에 있어서, 상기 둔각은 상기 하부-충전 재료의 모세관 작용을 위한 표면 에너지 구동력(surface energy driving force)을 감소시키도록 구성되는 방법.
  88. 제85항에 있어서, 복수의 양면 패키지들을 산출하기 위하여 상기 패키징 기판으로부터 개별적인 유닛들을 싱귤레이팅하는 단계를 더 포함하는 방법.
  89. 제85항에 있어서, 상기 하부-충전 재료는 밀봉 수지 또는 에폭시를 포함하는 방법.
  90. 제85항에 있어서, 상기 하부-충전 재료를 경화하는 단계를 더 포함하는 방법.
  91. 제85항에 있어서, 상기 봉지재는 상기 하부-충전 재료의 퇴적 동안에 상기 하부-충전 재료의 분포를 제어하도록 구성되는 방법.
  92. 제91항에 있어서, 상기 하부-충전 재료는 상기 봉지재와 접촉하는 방법.
  93. 제85항에 있어서, 상기 재료는 솔더 볼 부착 리플로우(solder ball attach reflow)를 뒤따르는 세정 프로세스 동안에 제거되지 않도록 구성되는 방법.
  94. 제93항에 있어서, 상기 재료는 폴리머인 방법.
  95. 제85항에 있어서, 상기 봉지재는 상기 하부-충전 재료가 상기 솔더 볼들 주위에서 위킹(wicking)하게 하는 모세관 작용을 감소시키도록 구성되는 방법.
  96. 패키징된 라디오-주파수(RF) 디바이스를 위한 패키징 기판으로서,
    제1 면 및 제2 면을 형성하는 절연 재료 - 상기 제2 면은 볼 그리드 어레이 및 하부 컴포넌트를 위한 컨택 포인트들을 형성하고, 상기 컨택 포인트들은 상기 제2 면 상에서 전기적 전도 재료를 노출시키고, 상기 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 피처를 포함하는 트렌치들을 상기 절연 재료에 또한 형성하고, 상기 제2 면은 하부-충전 프로세스 동안에 하부-충전제를 수용하기 위한 에어리어를 형성하는 댐을 상기 절연 재료 상에 또한 형성하고, 상기 댐은 하부-충전 프로세스 동안에 하부-충전 재료의 확산을 저지하도록 구성된 피처를 포함함 -;
    상기 절연 재료 내에 형성된 하나 이상의 전도 층들; 및
    상기 절연 재료 상에 형성된 컨택 패드들을 상기 하나 이상의 전도 층들 중의 하나에 전기적으로 결합하는 전도 경로들
    을 포함하는 기판.
  97. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    패키징 기판의 절연 재료에 트렌치를 형성하는 단계 - 상기 트렌치는 상기 패키징 기판의 하면 상에 형성됨 -;
    상기 패키징 기판의 상기 하면 상에 댐을 형성하는 단계;
    컴포넌트들을 패키징 기판의 상부 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 상기 하면에 장착하는 단계;
    솔더 볼들을 상기 패키징 기판의 상기 하면에 장착하는 단계; 및
    하부-충전 재료가 적어도 부분적으로 상기 트렌치로 흐르거나 상기 패키징 기판 상에 형성된 상기 댐과 접촉하도록, 상기 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계
    를 포함하는 방법.
  98. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    상기 패키징 기판의 하면 상에 댐을 형성하는 단계;
    컴포넌트들을 상기 패키징 기판의 상부 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 상기 하면에 장착하는 단계;
    하부-충전 재료가 적어도 부분적으로 상기 트렌치로 흐르거나 상기 패키징 기판 상에 형성된 상기 댐과 접촉하도록, 상기 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계;
    상기 하부-충전제의 부분을 디플래싱하는 단계; 및
    솔더 볼들을 상기 패키징 기판의 상기 하면에 장착하는 단계
    를 포함하는 방법.
  99. 패키징된 라디오-주파수(RF) 디바이스를 제작하는 방법으로서,
    패키징 기판의 절연 재료에 트렌치를 형성하는 단계 - 상기 트렌치는 상기 패키징 기판의 하면 상에 형성됨 -;
    컴포넌트들을 상기 패키징 기판의 상부 면에 장착하는 단계;
    하부 컴포넌트를 상기 패키징 기판의 상기 하면에 장착하는 단계;
    하부-충전 재료가 적어도 부분적으로 상기 트렌치로 흐르거나 상기 패키징 기판 상에 형성된 상기 댐과 접촉하도록, 상기 하부-충전 재료로 상기 패키징 기판의 상기 제2 면 상에 장착된 상기 하부 컴포넌트를 하부-충전하는 단계;
    상기 하부-충전제의 부분을 디플래싱하는 단계; 및
    솔더 볼들을 상기 패키징 기판의 상기 하면에 장착하는 단계
    를 포함하는 방법.
KR1020197025558A 2017-01-31 2018-02-01 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어 KR20200106001A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762452460P 2017-01-31 2017-01-31
US201762452458P 2017-01-31 2017-01-31
US201762452457P 2017-01-31 2017-01-31
US201762452452P 2017-01-31 2017-01-31
US201762452450P 2017-01-31 2017-01-31
PCT/US2018/016326 WO2018144655A1 (en) 2017-01-31 2018-02-01 Control of under-fill for a dual-sided ball grid array package

Publications (1)

Publication Number Publication Date
KR20200106001A true KR20200106001A (ko) 2020-09-10

Family

ID=62980814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025558A KR20200106001A (ko) 2017-01-31 2018-02-01 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어

Country Status (3)

Country Link
US (9) US11201066B2 (ko)
KR (1) KR20200106001A (ko)
WO (1) WO2018144655A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US11201066B2 (en) 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
EP3893612A4 (en) 2018-12-28 2021-12-08 Huawei Technologies Co., Ltd. CIRCUIT BOARD AND MANUFACTURING METHOD FOR IT, AND AN ELECTRONIC DEVICE
JP2021103713A (ja) 2019-12-25 2021-07-15 株式会社村田製作所 高周波モジュール及び通信装置
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
TWI759698B (zh) * 2020-03-04 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其承載結構
US11342277B2 (en) * 2020-06-10 2022-05-24 Micron Technology, Inc. Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same
KR20210156446A (ko) 2020-06-18 2021-12-27 삼성전자주식회사 반도체 패키지
KR102400533B1 (ko) 2020-08-12 2022-05-19 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121689A (en) 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6291264B1 (en) 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US20020064931A1 (en) 2000-07-03 2002-05-30 E. C. Ong Method and apparatus for applying a protective over-coating to a ball-grid-array (BGA) structure
US6803324B2 (en) * 2001-01-31 2004-10-12 Sony Corporation Semiconductor device and its manufacturing method
US6459144B1 (en) 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6770510B1 (en) * 2002-09-06 2004-08-03 Taiwan Semiconductor Manufacturing Company Flip chip process of flux-less no-flow underfill
US6790758B2 (en) 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
TWI283553B (en) * 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7763963B2 (en) 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
US7692295B2 (en) 2006-03-31 2010-04-06 Intel Corporation Single package wireless communication device
US7495321B2 (en) 2006-07-24 2009-02-24 Stats Chippac, Ltd. Leaded stacked packages having elevated die paddle
US8159828B2 (en) 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
JP4441545B2 (ja) 2007-03-30 2010-03-31 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7576434B2 (en) 2007-06-26 2009-08-18 Intel Corporation Wafer-level solder bumps
JP4986738B2 (ja) 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
JP2009206286A (ja) 2008-02-27 2009-09-10 Kyocera Corp プリント基板及びこれを用いた携帯電子機器
US20100007015A1 (en) * 2008-07-11 2010-01-14 Bernardo Gallegos Integrated circuit device with improved underfill coverage
US7989950B2 (en) 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
TW201017839A (en) * 2008-10-24 2010-05-01 Advanced Semiconductor Eng Substrate for window ball grid array package and mehtod for making the same
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
KR101089956B1 (ko) * 2009-10-28 2011-12-05 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
JP5342422B2 (ja) * 2009-12-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8143110B2 (en) 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8399300B2 (en) 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP5587123B2 (ja) 2010-09-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR101740483B1 (ko) 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
TWI506738B (zh) 2011-06-09 2015-11-01 Unimicron Technology Corp 封裝結構及其製法
US8409923B2 (en) * 2011-06-15 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
KR101681269B1 (ko) 2011-08-16 2016-12-01 인텔 코포레이션 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
US8815650B2 (en) 2011-09-23 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with formed under-fill and method of manufacture thereof
KR101236797B1 (ko) 2011-09-26 2013-02-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
US8609462B2 (en) 2011-10-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming 3DIC package
US9123830B2 (en) 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
US8982577B1 (en) * 2012-02-17 2015-03-17 Amkor Technology, Inc. Electronic component package having bleed channel structure and method
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8803323B2 (en) 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US20140048934A1 (en) 2012-08-15 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method to control underfill fillet width
US9136293B2 (en) 2012-09-07 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for sensor module
US9381529B2 (en) * 2012-09-13 2016-07-05 Skyworks Solutions, Inc. Systems, devices and methods related to paint recirculation during manufacture of radio-frequency modules
US9355924B2 (en) 2012-10-30 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit underfill scheme
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9431274B2 (en) * 2012-12-20 2016-08-30 Intel Corporation Method for reducing underfill filler settling in integrated circuit packages
US8987918B2 (en) 2013-03-14 2015-03-24 Intel Corporation Interconnect structures with polymer core
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
US9627229B2 (en) 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9343431B2 (en) 2013-07-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dam structure for enhancing joint yield in bonding processes
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9373559B2 (en) * 2014-03-05 2016-06-21 International Business Machines Corporation Low-stress dual underfill packaging
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US9638596B2 (en) 2014-04-08 2017-05-02 Freescale Semiconductor, Inc. Cavity-down pressure sensor device
US9627352B2 (en) * 2014-05-12 2017-04-18 Skyworks Solutions, Inc. Devices and methods for processing singulated radio-frequency units
US9793244B2 (en) 2014-07-11 2017-10-17 Intel Corporation Scalable package architecture and associated techniques and configurations
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US20170084594A1 (en) * 2015-09-20 2017-03-23 Qualcomm Incorporated Embedding die technology
US20170092594A1 (en) 2015-09-25 2017-03-30 Qualcomm Incorporated Low profile package with passive device
KR102468773B1 (ko) 2015-10-19 2022-11-22 삼성전자주식회사 반도체 소자
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US9842788B2 (en) * 2015-12-31 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
KR102491574B1 (ko) 2016-02-29 2023-01-25 삼성전자주식회사 반도체 패키지의 제조 방법
TWI578421B (zh) 2016-04-29 2017-04-11 力成科技股份有限公司 可堆疊半導體封裝構造及其製造方法
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US11201066B2 (en) 2017-01-31 2021-12-14 Skyworks Solutions, Inc. Control of under-fill using a dam on a packaging substrate for a dual-sided ball grid array package
IT201700091124A1 (it) * 2017-08-07 2019-02-07 Terno Scorrevoli S P A Unipersonale Dispositivo per la movimentazione a pavimento di porte scorrevoli

Also Published As

Publication number Publication date
US20180226271A1 (en) 2018-08-09
WO2018144655A1 (en) 2018-08-09
US20180226274A1 (en) 2018-08-09
US20220130686A1 (en) 2022-04-28
US20180226273A1 (en) 2018-08-09
US10593565B2 (en) 2020-03-17
US10770312B2 (en) 2020-09-08
US20200152483A1 (en) 2020-05-14
US11244835B2 (en) 2022-02-08
US20200075349A1 (en) 2020-03-05
US10410885B2 (en) 2019-09-10
US20210143024A1 (en) 2021-05-13
US10460957B2 (en) 2019-10-29
US20180218922A1 (en) 2018-08-02
US20180226272A1 (en) 2018-08-09
US11201066B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US11244835B2 (en) Control of under-fill using a film during fabrication for a dual-sided ball grid array package
CN106711094B (zh) 半导体封装件及其制造方法
JP5043743B2 (ja) 半導体装置の製造方法
US7399658B2 (en) Pre-molded leadframe and method therefor
JP5280014B2 (ja) 半導体装置及びその製造方法
US20070093000A1 (en) Pre-molded leadframe and method therefor
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
JP2009520366A (ja) 積層型モールド成形パッケージ及び同パッケージの形成方法
US7935576B2 (en) Semiconductor device and manufacturing method of the same
US20150145115A1 (en) Emiconductor device and manufacturing method thereof
JP2002110718A (ja) 半導体装置の製造方法
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
CN111052367A (zh) 双面球栅阵列封装体的底部填充的控制
US11195812B2 (en) Method for fabricating an encapsulated electronic package using a supporting plate
US20160163629A1 (en) Semiconductor package and method of fabricating the same
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
KR20240150147A (ko) 언더필 댐을 가진 기판 및 이를 포함하는 반도체 패키지, 그리고 반도체 패키지의 제조 방법
KR101226277B1 (ko) 반도체 패키지 및 그 제조 방법
CN116130425A (zh) 电子封装件及其制法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法
JP2015211059A (ja) 半導体装置
JP2010114464A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application