CN111052367A - 双面球栅阵列封装体的底部填充的控制 - Google Patents

双面球栅阵列封装体的底部填充的控制 Download PDF

Info

Publication number
CN111052367A
CN111052367A CN201880019377.8A CN201880019377A CN111052367A CN 111052367 A CN111052367 A CN 111052367A CN 201880019377 A CN201880019377 A CN 201880019377A CN 111052367 A CN111052367 A CN 111052367A
Authority
CN
China
Prior art keywords
package substrate
underfill
substrate
underfill material
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880019377.8A
Other languages
English (en)
Other versions
CN111052367A8 (zh
Inventor
R.F.达沃克斯
H.E.陈
H.M.阮
B.J.弗里曼
刘奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Solutions
Skyworks Solutions Inc
Original Assignee
Tiangong Solutions
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tiangong Solutions filed Critical Tiangong Solutions
Priority claimed from PCT/US2018/016326 external-priority patent/WO2018144655A1/en
Publication of CN111052367A publication Critical patent/CN111052367A/zh
Publication of CN111052367A8 publication Critical patent/CN111052367A8/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

描述了控制组件和封装衬底之间的底部填充材料的分布的双面封装的电子模块的制造技术。所公开的技术包括在底部填充一个或多个组件之前并且在附接焊球之前，将薄膜施加到封装衬底的目标区域；底部填充一个或多个组件并且对底部填充的一部分修边以在附接焊球之前去除底部填充材料；使用封装衬底上的坝，该坝被配置为防止或限制毛细管底部填充材料的流动；在封装衬底中形成沟槽，该沟槽被配置为防止或限制毛细管底部填充材料的流动；以及在焊球上使用密封剂以控制底部填充材料的分布。

Description

双面球栅阵列封装体的底部填充的控制
相关申请的交叉引用
本申请要求以下的优先权益：于2017年1月31日提交的名称为“在制造双面球栅阵列封装体期间使用薄膜的底部填充的控制”的美国临时申请62/452，450、于2017年1月31日提交的名称为“对双面球栅阵列封装体使用底部填充修边的底部填充的控制”的美国临时申请62/452，452、于2017年1月31日提交的名称为“在制造双面球栅阵列封装体期间使用薄膜的底部填充的控制”的美国临时申请62/452，457、于2017年1月31日提交的名称为“对具有双面球栅阵列封装的集成沟槽的封装衬底的底部填充的控制”的美国临时申请62/452，458、以及于2017年1月31日提交的名称为“使用双面球栅阵列封装体的密封剂的底部填充的控制”的美国临时申请62/452，460，其中的每一个的全部内容都出于所有目的通过引用整体明确地并入本文。
本申请还涉及于2016年7月5日授权的名称为“与射频模块制造期间的涂料再循环有关的系统、装置和方法”的美国专利9，381，529，并且涉及于2017年10月4日提交的名称为“具有过模结构的双面射频封装体”的美国专利申请15/724，722，其中的每一个的全部内容都出于所有目的通过引用整体明确地并入本文。
技术领域
本公开大体上涉及双面封装的电子模块的制造。
背景技术
本公开涉及封装的电子模块——诸如射频(RF)模块的制造。在射频应用中，RF电路和相关装置可以实现在封装的模块中。这样的封装的模块可以然后安装到诸如电话板的电路板上。
发明内容
根据多个实现方式，本公开涉及一种制造封装的射频装置的方法。该方法包含将组件安装到封装衬底的第一侧。所述方法还包含向封装衬底的第二侧施加薄膜。所述方法还包含在施加所述薄膜之后，将下部组件安装到所述封装衬底的第二侧。所述方法还包含通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件。所述方法还包含去除所述封装衬底的第二侧上的所述薄膜。所述方法还包含在去除所述薄膜之后，将焊球安装到所述封装衬底的第二侧。
在一些实施例中，所述薄膜覆盖所述焊球的接触垫。在一些实施例中，施加所述薄膜包含在胶带粘合剂中激光切割开口以及将条带安装到所述薄膜。
所述方法还包含施加所述薄膜，包含覆盖所述封装衬底的第二侧的第一区域而使得所述封装衬底的第二侧的第二区域保持不被所述薄膜覆盖。在进一步实施例中，所述第一区域包含所述焊球的多个接触垫。在进一步实施例中，所述第二区域包含安装所述下部组件的裸芯区域。
在一些实施例中，通过施加和去除所述薄膜减小了禁止区的大小。在一些实施例中，在去除所述薄膜之前，所述底部填充剂至少部分地覆盖所述薄膜。在进一步实施例中，所述薄膜防止所述底部填充剂涂覆所述焊球的接触垫。
根据多个实现方式，本公开涉及一种制造封装的射频装置的方法。该方法包含将薄膜施加到封装衬底的底侧，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫，所述薄膜的施加包含用所述薄膜覆盖所述接触垫区域而使所述裸芯区域不被所述薄膜覆盖。所述方法还包含在施加所述薄膜之后，在所述裸芯区域内安装一个或多个下部组件使得在所述一个或多个下部组件和所述封装衬底之间存在间隙。所述方法还包含在安装所述一个或多个下部组件之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中。所述方法还包含在沉积所述底部填充材料之后，将所述薄膜从所述封装衬底的底侧去除。
在一些实施例中，所述方法还包含在去除所述薄膜之后，将通模连接安装到所述封装衬底的底侧。在进一步实施例中，所述通模连接包含焊球。在又一实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。在一些实施例中，施加所述薄膜包含在胶带粘合剂中激光切割开口以及将条带安装到所述薄膜。
在一些实施例中，所述薄膜被配置为在所述底部填充材料的沉积期间控制所述底部填充材料的分布。在进一步实施例中，所述底部填充材料接触所述薄膜。在进一步实施例中，去除所述薄膜包含去除所述底部填充材料的覆盖所述薄膜的一部分。在进一步实施例中，去除所述薄膜还包含使所述底部填充材料保留沉积在所述裸芯区域中。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含将组件安装到封装衬底的第一侧。所述方法还包含将下部组件安装到所述封装衬底的第二侧。所述方法还包含通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件。所述方法还包含对所述底部填充剂的一部分修边。所述方法还包含在所述底部填充剂的部分已被修边之后，将焊球安装到所述封装衬底的第二侧。
在一些实施例中，所述底部填充剂的被修边的部分包含涂覆所述焊球的接触垫的底部填充剂。在一些实施例中，修边包含去除所述底部填充剂的薄层。在一些实施例中，禁止区的大小通过在安装所述焊球之前对所述底部填充剂的一部分修边而减小。
在一些实施例中，所述封装衬底的第二侧包含用于安装所述焊球的多个接触垫。在进一步实施例中，底部填充剂涂覆所述多个接触垫中的至少一个的一部分。在进一步实施例中，修边包含去除所述底部填充剂的涂覆所述多个接触垫中的至少一个的一部分的部分。
根据多个实现方式，本公开涉及一种制造封装的射频装置的方法。该方法包含在封装衬底的底侧上安装一个或多个下部组件使得在所述一个或多个下部组件和所述封装衬底之间存在间隙，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫。所述方法还包含在安装所述一个或多个下部组件之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中。所述方法还包含在沉积所述底部填充材料之后，对所述底部填充材料的覆盖一个或多个目标区域的一部分修边。
在一些实施例中，所述方法还包含在对所述底部填充材料的部分修边之后将通模连接安装到所述封装衬底的底侧。在进一步实施例中，所述通模连接包含焊球。在进一步实施例中，方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。在一些实施例中，所述一个或多个目标区域包含所述接触垫区域的一部分。在一些实施例中，修边包含去除所述底部填充材料的薄层。在一些实施例中，禁止区的大小通过在将任何通模连接安装到所述封装衬底的底侧之前对所述底部填充材料的部分修边而减小。
在一些实施例中，所述底部填充材料涂覆所述接触垫区域的一部分。在进一步实施例中，修边包含去除所述底部填充材料的涂覆所述接触垫区域的一部分的部分。
根据多个实现方式，本公开涉及一种用于封装的射频(RF)装置的封装衬底。封装衬底包含形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料上形成坝，以形成在底部填充过程期间用于容纳底部填充剂的区域，所述坝包含被配置为在底部填充过程期间阻挡底部填充材料的扩散的特征。封装衬底还包含形成在所述绝缘材料内的一个或多个导电层。封装衬底还包含导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
在一些实施例中，所述坝在所述封装衬底的制造期间使用焊接掩模形成。在一些实施例中，所述坝在原始衬底制造过程中被光刻法地限定。在一些实施例中，所述坝包含多个突出。在一些实施例中，所述坝包含连续的升高结构。在一些实施例中，所述坝包含多个断开的长形的凸起特征。在一些实施例中，所述坝限定包含用于所述下部组件的接触点并排除用于所述球栅阵列的接触点的禁止区。在一些实施例中，所述坝被配置为围绕用于所述球栅阵列的接触点。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含将组件安装到封装衬底的第一侧。所述方法还包含将下部组件安装到所述封装衬底的第二侧。所述方法还包含将焊球安装到所述封装衬底的第二侧。所述方法还包含在安装所述下部组件之后并在安装所述焊球之后在所述封装衬底的第二侧上形成坝。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地接触形成在所述封装衬底上的所述坝。
在一些实施例中，所述坝使用包含喷射或针头分配的施加方法形成。在一些实施例中，所述坝被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。在一些实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含将组件安装到封装衬底的第一侧。所述方法还包含在所述封装衬底的第二侧上形成坝。所述方法还包含在形成所述坝之后将下部组件安装到所述封装衬底的第二侧。所述方法还包含在形成所述坝之后将焊球安装到所述封装衬底的第二侧。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地接触形成在所述封装衬底上的所述坝。
在一些实施例中，所述坝使用包含丝网印刷、喷射或针头分配的施加方法形成。在一些实施例中，所述坝被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。在一些实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。
根据多个实现方式，本公开涉及一种用于封装的射频(RF)装置的封装衬底。封装衬底包含形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料中形成沟槽，所述沟槽包括在底部填充过程期间容纳底部填充剂的特征。封装衬底还包含形成在所述绝缘材料内的一个或多个导电层。封装衬底还包含导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
在一些实施例中，沟槽在所述封装衬底的制造期间使用焊接掩模形成。在一些实施例中，沟槽不暴露所述第二侧上的导电材料。在一些实施例中，沟槽形成连续的沟槽结构。在一些实施例中，沟槽形成多个断开的长形的沟槽。在一些实施例中，沟槽在所述衬底中形成多个空隙。在一些实施例中，沟槽限定包含用于所述下部组件的接触点并排除用于所述球栅阵列的接触点的禁止区。在一些实施例中，所述衬底被配置为被单一化以产生多个双面封装体。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上。所述方法还包含将组件安装到所述封装衬底的上侧。所述方法还包含将下部组件安装到所述封装衬底的底侧。所述方法还包含将焊球安装到所述封装衬底的底侧。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地填充形成在所述封装衬底的绝缘材料中的沟槽。
在一些实施例中，沟槽被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。在一些实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。在一些实施例中，形成所述沟槽包含使用焊接掩模工艺。在一些实施例中，沟槽包含连续的沟槽结构。在一些实施例中，沟槽包含多个断开的长形的沟槽。在一些实施例中，沟槽包含衬底中的多个空隙。在一些实施例中，形成所述沟槽，其不穿透所述绝缘材料到导电层。在一些实施例中，沟槽不包含导电材料。在一些实施例中，沟槽限定包含用于所述下部组件的接触点并排除用于所述焊球的接触点的禁止区。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含将组件安装到封装衬底的第一侧。所述方法还包含用助熔剂涂覆焊球。所述方法还包含将所述焊球附接到所述封装衬底的第二侧。所述方法还包含用与所述封装衬底形成钝角的密封剂包封所述焊球。所述方法还包含将下部组件附接到所述封装衬底的第二侧。所述方法还包含通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充剂接触所述密封剂。
在一些实施例中，所述密封剂是聚合物。在一些实施例中，密封剂在将焊球附接到封装衬底之后的清洁过程中不被去除。在一些实施例中，密封剂与焊球形成钝角。在一些实施例中，底部填充剂接触密封剂但不接触焊球。在一些实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
根据多个实现方式，本公开涉及一种制造封装的射频装置的方法。该方法包含在封装衬底的底侧上的裸芯区域内安装一个或多个下部组件使得在所述一个或多个下部组件和所述封装衬底之间存在间隙，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有所述裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫。所述方法还包含将所述焊球安装到所述封装衬底的底侧，所述焊球用助熔剂涂覆，所述助熔剂留下包封每个焊球的基底的材料，所述材料形成密封剂。所述方法还包含在安装所述焊球之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中。
在一些实施例中，密封剂与所述封装衬底的底侧的表面并与所述焊球的表面形成钝角。在进一步实施例中，所述钝角被配置为减小所述底部填充材料的对于毛细管作用的表面能驱动力。
在一些实施例中，所述方法还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。在一些实施例中，所述底部填充材料包含密封树脂或环氧树脂。在一些实施例中，所述方法还包含固化所述底部填充材料。
在一些实施例中，密封剂被配置为在所述底部填充材料的沉积期间控制所述底部填充材料的分布。在进一步实施例中，所述底部填充材料接触所述密封剂。
在一些实施例中，所述材料被配置为使得其在焊球附接回流之后的清洁过程期间不被去除。在进一步实施例中，所述材料是聚合物。在一些实施例中，密封剂被配置为减小导致所述底部填充材料在所述焊球四周游走的毛细管作用。
根据多个实现方式，本公开涉及一种用于封装的射频(RF)装置的封装衬底。封装衬底包含形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料中形成沟槽，所述沟槽包括在底部填充过程期间容纳底部填充剂的特征，所述第二侧还在绝缘材料上形成坝，以形成在底部填充过程期间用于容纳底部填充剂的区域，所述坝包含被配置为在底部填充过程期间阻挡底部填充材料的扩散的特征。封装衬底还包含形成在所述绝缘材料内的一个或多个导电层。封装衬底还包含导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上。所述方法还包含在所述封装衬底的底侧上形成坝。所述方法还包含将组件安装到封装衬底的上侧。所述方法还包含将下部组件安装到所述封装衬底的底侧。所述方法还包含将焊球安装到所述封装衬底的底侧。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含在所述封装衬底的底侧上形成坝。所述方法还包含将组件安装到所述封装衬底的上侧。所述方法还包含将下部组件安装到所述封装衬底的底侧。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝。所述方法还包含对所述底部填充剂的一部分修边。所述方法还包含将焊球安装到所述封装衬底的底侧。
根据多个实现方式，本公开涉及一种制造封装的射频(RF)装置的方法。该方法包含在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上。所述方法还包含将组件安装到所述封装衬底的上侧。所述方法还包含将下部组件安装到所述封装衬底的底侧。所述方法还包含用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝。所述方法还包含对所述底部填充剂的一部分修边。所述方法还包含将焊球安装到所述封装衬底的底侧。
出于概述本公开的目的，本文已经描述了某些方面、优点和新颖特征。应当理解的是，不一定可以根据任何特定实施例实现所有这些优点。因此，所公开的实施例可以是以实现或优化本文所教导的一个优点或一组优点，而不一定实现本文可能教导或建议的其它优点的方式进行。
附图说明
图1示出了具有屏蔽的封装体和安装有下部组件的双面封装体。
图2示出了双面封装体的另一示例，其具有可以安装到屏蔽的封装体下面的一个或多个下部组件，大体上在限定在屏蔽的封装体的底侧上的体积内。
图3A、3B、3C、3D、3E、3F、3G、3H和3I示出了制造双面球栅阵列封装体的典型流程。
图4A、4B、4C、4D、4E和4F示出了使用薄膜来控制底部填充材料的分布的修改的制造过程。
图5A、5B、5C和5D示出了使用底部填充修边来控制底部填充材料的分布的修改的制造过程。
图6A、6B、6C和6D示出了包含使用坝来包含底部填充材料的修改的制造过程。
图7A和7B示出了使用在衬底的底侧上具有沟槽的衬底的修改的制造过程。
图8A和8B示出了使用密封剂来控制底部填充材料的分布的修改的制造过程。
具体实施方式
本文提供的标题(如果有的话)仅是为了方便，并不一定影响要求保护的发明的范围或含义。
概述
本文描述的技术涉及双面封装的电子模块(例如射频模块)、装置和系统的制造，以及控制一个或多个组件和封装衬底之间的底部填充材料的分布的方法。所公开的技术包括在底部填充一个或多个组件之前并且在附接焊球之前，将薄膜施加到封装衬底上的目标区域。通过在底部填充之前将薄膜施加到封装衬底，可以更大程度地控制容纳底部填充材料的区域。底部填充之后，可以去除薄膜以暴露用于焊球的清洁接触垫。此外，由于在底部填充期间不存在焊球，所以几乎没有将材料从被底部填充的组件抽吸走的毛细管作用。这可以有利地减小被底部填充的组件下面的空隙的频率。因此，公开的系统、装置和方法使用在附接球栅阵列的焊球之前的薄膜来控制双面球栅阵列封装体的底部填充。
所公开的技术还包括底部填充一个或多个组件并且对底部填充的一部分修边以在附接焊球之前去除底部填充材料。通过添加修边步骤并在修边后添加焊球，可以更大程度地控制具有底部填充材料的区域。修边步骤去除了底部填充材料的薄层，其可能具有球栅阵列的涂覆的接触垫。此外，由于在底部填充期间不存在焊球，所以几乎没有将材料从被底部填充的组件抽吸走的毛细管作用。这可以有利地减小被底部填充的组件下面的空隙的频率。因此，公开的系统、装置和方法使用在附接将球栅阵列的焊球之前的底部填充修边来控制双面球栅阵列封装体的底部填充。
所公开的技术还包括使用封装衬底上的坝(dam)。封装衬底上的坝被配置为防止或限制毛细管底部填充材料的流动。例如，坝可以形成受控区域，使得毛细管底部填充材料在该区域中基本上自由地填充或流动而不会流到该区域的外部。这可以防止或限制毛细管底部填充材料流动到封装衬底上的其它组件或元件上，或防止接触封装衬底上的其它组件或元件——诸如球栅阵列的焊球。因此，公开的系统、装置和方法使用封装衬底上的坝来控制双面球栅阵列封装体的底部填充。
所公开的技术还包括在封装衬底中形成沟槽。封装衬底中的沟槽被配置为防止或限制毛细管底部填充材料的流动。例如，沟槽可以形成受控区域，使得毛细管底部填充材料在该区域中基本上自由地填充或流动而不会流到该区域的外部。这可以防止或限制毛细管底部填充材料流动到封装衬底上的其它组件或元件上，或防止接触封装衬底上的其它组件或元件——诸如球栅阵列的焊球。因此，公开的系统、装置和方法使用封装衬底上的沟槽来控制双面球栅阵列封装体的底部填充。
所公开的技术还包括使用焊球上的密封剂来限制底部填充剂的分布。密封剂可以用于球附接过程。助熔剂留下包封每个焊球的基底的材料。密封剂与衬底表面并且与球表面形成钝角。这减小了底部填充材料通过毛细管作用在焊球周围四处游走的倾向。这可以防止或限制毛细管底部填充材料流动到封装衬底上的其它组件或元件上，或防止接触封装衬底上的其它组件或元件——诸如球栅阵列的焊球。因此，公开的系统、装置和方法使用焊球上的密封剂来控制双面球栅阵列封装体的底部填充。
在射频(RF)应用中，RF电路和相关装置可以实现在封装的模块中。这样的封装的模块可以然后被安装到诸如电话板的电路板上。某些封装的模块可以包括双面封装体，具有安装在封装衬底之上和之下的组件。这样的封装的模块可以在封装衬底的底侧上包括焊球阵列或球栅阵列，其可以整体被称为双面球栅阵列(DS-BGA)。
图1示出了双面封装体100，其具有屏蔽的封装体102和安装到其的下部组件104。为了说明的目的，屏蔽的封装体102的下侧可以包括封装衬底的侧面103，其将被安装到诸如电话板的电路板上。虽然在图1中单独地示出，应当理解的是，屏蔽的封装体102可以包括这样的封装衬底和安装在其上侧的一个或多个上部组件(当如图1中所示出的取向)。因此，双面特性可以包括安装在衬底之上的这样的(一个或多个)上部组件和安装在衬底之下的(一个或多个)下部组件。
使用任何合适的屏蔽方法来屏蔽封装体。例如，封装体100可以使用多个屏蔽线来屏蔽，该多个屏蔽线电气耦接到封装衬底内的接地平面。封装体100可以使用电气耦接到封装衬底内的接地平面的保形涂层来屏蔽。特征的任何合适组合可用于限定屏蔽的体积或区域。可以实施这样的配置以在屏蔽的封装体100内部和外部的区域之间提供屏蔽功能，和/或在屏蔽的封装体100内的区域之间提供屏蔽功能。
为了说明的目的，应当理解的是，下部组件可以包括任何可以安装在衬底和/或电路板上的装置。这样的装置可以是主动射频(RF)装置或促进RF信号处理的被动装置。以非限制性示例的方式，这样的装置可以包括诸如半导体裸芯的裸芯、集成被动装置(IPD)、表面安装技术(SMT)装置等等。在一些实施例中，如本文所述的下部组件可以通过例如衬底电耦接到一个或多个上部组件。
图2示出了双面封装体200的另一个示例，其具有可安装在屏蔽的封装体202之下的一个或多个下部组件204，其大体上在限定在屏蔽的封装体的底侧上的体积内。在一些实施例中，通模连接的集合(例如，一个或多个通模连接)可以实现在、形成在、位于和/或放置在屏蔽的封装体202的底侧(例如，图1中示出的侧面103)上。通模连接的集合可以限定屏蔽的封装体202的底侧上的体积。屏蔽的封装体202之下的体积208被示出为由屏蔽的封装体202的底侧和球栅阵列(BGA)的焊球206限定。BGA可以是通模连接的集合。例如，BGA的每个焊球206可以是通模连接的集合中的通模连接。通模连接的其它示例包括，但不限于焊球、柱状物、柱、杆、底座等。本文描述的通模连接也可以称为接触特征。焊球206允许将双面封装体200安装在诸如电话板的电路板210上。焊球206可以配置成当安装到电路板210时，在电路板210的上表面和屏蔽的封装体202的下表面之间有足够的垂直空间以用于下部组件204。体积208可以至少部分地用过模(over-mold)205填充。过模205基本上包封下部组件204。在某些实施例中，焊球206的至少一部分可以通过过模205暴露。暴露焊球206的至少一部分可以通过过模205提供连接(例如，电和/或热连接)。例如，焊球206可以提供与屏蔽封装体202内的下部组件204和/或上部组件224、226的连接(例如，电连接)。在各种实施例中，焊料(或其它导电材料)可以施加到焊球206的暴露部分以形成与电路板210的连接(例如，电连接)。过模205也可以称为过模结构。在一些实施例中，过模205和/或焊球206(例如，焊球206的暴露部分)可以形成平面栅格阵列(LGA)类型/样式的封装体。
焊球206的特写图也在图2中示出。如焊球206的特写图所示，屏蔽的封装体的底部包括垫215。垫215可以是可以在焊球206和屏蔽封装体202的组件和/或下部组件204之间提供电传导和/或热传导的金属垫或(或一些其它材料)。焊接掩模214可以沉积在垫215的部分之上以限定可以形成焊球206的位置。焊球206可以形成(例如，实施、形成、滴落等)在垫215和焊接掩模214的顶部之上。
可以使用焊球206将双面封装体200安装在电路板210上。焊球206可以经由连接216(例如，可以装载、安装、固定等到电路板210)附接到电路板210。如焊球206的特写图所示，连接216可以包括焊接材料221和垫219。焊接材料221可以是来自焊球206的焊接材料，其当双面封装体200附接到电路板时，沉积/熔化到垫219上。例如，在回流过程期间，可以施加热量以熔化焊球206的至少一部分以形成焊接材料221。焊接材料221还可以包括形成、实现、沉积等在焊球206之上的额外材料。垫219可以是电路板210的一部分。垫219可以在双面封装体200和附接到电路板210的其它组件/电路(图中未示出)之间提供电和/或热传导。在一些实施例中，垫219可以包括焊接材料。
过模205具有表面212(面向下朝向电路板210)。在一些实施例中，表面212可以不接触(例如，可以不物理地触碰)电路板210的表面213。例如，间隙209可以存在于表面212和表面213之间。在一些实现方式中，间隙209可以帮助保护下部组件204使其免于受到当存在双面封装体200的线性位移时由于弯曲或掉落而引起的损坏。例如，间隙209可以帮助保护下部组件204使其免于受到当双面封装体200安装到电路板200上时的损害(例如，可以防止下部组件204在双面封装体的装载/安装期间接触电路板210的表面213)。过模材料205覆盖下部组件204的部分可以提供额外的保护使其免于受到当存在双面封装体200的线性位移时由于弯曲或掉落而引起的损坏。例如，过模材料205还可以防止下部组件204在双面封装体的装载/安装期间接触电路板210的表面213。在一些实施例中，间隙209还可以允许双面封装体200适应当双面封装体200的安装到电路板210上时的过程/制造变化。例如，在安装双面封装体期间，可以使用不同的温度来熔化焊球206。间隙209可以通过在(过模205的)表面212和(电路板210的)表面213之间提供足够的距离，而仍然允许焊球206的焊接材料与电路板210的垫219正确地结合，来帮助确保双面封装体200被正确安装。在一些实施例中，尽管过模205和/或间隙209可以防止组件204接触(电路板210的)表面213，即使组件204不接触表面213，双面封装体200和/或组件204仍可正常操作/工作。例如，即使在接触电路板210的表面213之后，组件204可保持未损坏和/或可操作。
双面球栅阵列封装体200可以包括封装衬底222(例如，层压衬底)和安装在其上的多个组件。例如，第一组件224可以安装在封装衬底222的上表面上，并且组件224和封装衬底222之间的电连接可以由例如引线键合228来促进。在另一示例中，第二组件226被示出为以裸芯-附接配置(die-attach configuration)安装在封装衬底222的上表面上。组件226和封装衬底222之间的电连接可以由例如裸芯-附接特征促进。
在一些实施例中，底部填充可以提供在下部组件204和双面封装体200的底侧之间。底部填充230可以提供在下部组件204和封装体200的底侧之间，以提供例如下部组件204的更牢固的安装。
在本文更详细地描述了涉及具有类似配置的双面封装体的制造的示例。应当理解的是，虽然这些示例是在焊球的背景下描述的，但也可以使用提供足够垂直空间的其它类型的连接特征。尽管本文公开的实施例、示例、配置和/或实现方式可以指焊球和/BGA，但是本领域普通技术人员理解焊球和/或BGA是通模连接的示例。本领域的普通技术人员理解，可以使用其它类型的通模连接(例如，柱状物、柱，等)来限定屏蔽的封装体的底侧上的体积，并且可以在体积中(在屏蔽的封装体的底侧)实现过模。在一些实施例中，通模连接(或通模连接的集合)可以是可用于在屏蔽的封装体的底侧限定体积和/或可用于在表面之上支撑屏蔽的封装体的任何结构和/或组件。
制造双面球栅阵列封装体的示例
在双面球栅阵列封装体结构中，在(多个)焊球和集成电路芯片、裸芯或其它这样的组件之间需要区域。该区域(有时被称为“禁止(keep out)”区域)是一种设计规则，其可以调出焊球和组件之间的目标最小距离。禁止区有利于满足制造质量和可靠性要求。如果违反禁止区设计规则，则可能产生缺陷，诸如在组件(例如，IC芯片)之下没有底部填充材料的空隙，或者焊球受到不希望的材料的污染。减小禁止区的大小是有利的，因为它可以提高产品性能和/或减小封装体大小。例如，如果可以减小禁止区的大小，则可以减小整体封装体大小和/或可以增加芯片尺寸。减少封装体大小或增加芯片尺寸可导致安装双面球栅阵列封装体的最终产品主板上的每单位面积的附加或改善的功能。因此，本文描述的是有利地减小双面球栅阵列封装体中焊球和IC芯片之间的禁止区的系统、装置和方法。这导致当封装体安装到最终产品主板时，每单位面积的功能更强。
典型的制造技术试图通过控制毛细管底部填充分配过程来减小或最小化IC芯片到焊球的禁止区。这可以通过针选择、分配体积、分配通过次数和/或分配温度来控制。以示例的方式，芯片的分配侧上的禁止区可以为约700μm，并且在芯片的另外三个侧面上可以为约200μm。
图3A-3I示出了用于制造双面球栅阵列封装体的流程。图3A-3F示出了用于完成层压条带的顶侧组装的过程(例如，表面安装、裸芯附接、引线键合、模塑成型和标记)。图3G-3I示出了用于完成底侧组装并通过单一化形成单独的封装体的过程。可选地，共形屏蔽材料堆叠可以应用于单独的封装体。如图4A-4F中所示，本公开通过在底部填充之前将薄膜应用于封装衬底的底侧，以保护球栅阵列的焊球的接触垫并控制底部填充材料的分布来改善该制造过程。另外，如图5A-5D中所示，本公开通过在添加球栅阵列的焊球之前，底部填充并修边底部填充的一部分材料来改善该制造过程。此外，如图6A-6D中所示，本公开通过在衬底上形成坝来阻止或防止毛细管底部填充材料流入焊球来改善该制造过程。此外，如图7A和7B中所示，本公开通过在衬底中形成沟槽以阻止或防止毛细管底部填充材料流入焊球来改善该制造过程。另外，如图8A和8B中所示，本公开通过在焊球上使用密封剂来阻止或防止底部填充材料流到焊球上来改善该制造过程。
图3A-3I示出了制造过程的各个阶段，其中双面特征可以以具有待分离单元的阵列的面板格式(panel format)实现，并且将阵列分离成单独的单元(也被称为单一化)。尽管在基于BGA的双面封装体的背景下描述，但是应当理解的是，图3A-3I、4A-4F、5A-5D、6A、6B、7A、7B、8A和8B的制造技术的一个或多个特征也可以实现为制造具有其它类型的安装特征的双面封装体。在一些实现方式中，所公开的制造过程可用于制造本文以及美国专利9，381，529和美国专利申请15/724，722(其每一个都通过引用明确地并入本文中)所述的双面封装体。
图3A示出了具有多个待单一化单元的面板300的截面图。例如，单一化可以在由虚线360描绘的边界处发生，从而产生单一化的单独的单元。面板300包括衬底305，组件将安装衬底305上。衬底305可以是层压衬底、陶瓷衬底(例如，低温共烧陶瓷衬底)等。衬底305可以包括可以提供机械支撑的表面特征310。面板300包括导电材料315，其被配置用于在导电层、表面安装装置、芯片、焊球等等之间提供电连接。导电材料315可以在衬底305的上侧和下侧上形成接触垫，以提供用于表面安装装置、芯片、焊球、柱状物、这些的任何组合等的电接触点。可以在衬底中形成通孔，其中导电材料315在面板300中的导电层之间提供电连接。
图3B示出安装表面安装技术(SMT)装置320的安装，使得装置320上的导电点电耦接到由面板300上的导电材料315形成的接触垫。以示例的方式，焊膏可以施加在衬底305上，以允许安装一个或多个SMT装置320。可以进行回流操作以熔化焊膏以将一个或多个SMT装置焊接在它们各自的接触垫上。可以例如通过使衬底通过溶剂或水性清洁步骤来去除回流操作中的焊接残留物。
图3C示出了裸芯或芯片325的安装。以示例的方式，粘合剂326可以施加在衬底305上的一个或多个选定的区域上。裸芯325可以在其上施加有粘合剂的情况下定位在所选择的区域上。可以固化裸芯325和裸芯安装区域之间的粘合剂326以固定裸芯325。
图3D示出了使用引线键合327在裸芯325和接触垫之间形成电连接。引线键合327可以为来自和去往裸芯325的一个或多个电路的信号和/或电源提供电连接。
图3E示出了在衬底305上的(一个或多个)SMT组件320、(一个或多个)裸芯325和任何其它上部组件上形成过模330。以示例的方式，模塑料可以从模塑体积的一侧或多侧引入，以形成上方过模体积330。在一些实施例中，过模330可以完全包封上部组件320、325。
图3F示出了标记过模330的可选过程。以示例的方式，可以使用激光蚀刻或类似技术来完成标记。
图3G示出将下部组件335附接到衬底305的底侧(在制造期间可以面朝上)。另外，焊球340的阵列可以形成在衬底的底侧305上。应当理解的是，可以在焊球340的阵列形成之后，为每个单元附接下部组件335，反之亦然。应当理解的是，下部组件335和焊球340的阵列可以基本上同时附接、实现和/或形成。
图3H示出了用底部填充剂345或底部填充材料(也被称称为底部填充)来填充下部组件335和衬底305之间的间隙。以示例的方式，底部填充材料345——诸如密封树脂或环氧树脂——可以沉积在衬底305上，并且底部填充材料345可以通过毛细管力穿透到下部组件335和衬底305之间的间隙中。底部填充剂345的涂覆形状和量取决于封装体大小、间距和间隙而变化。底部填充材料345可以固化以为下部组件335提供机械支撑，以提供有利的热特性，以改善外部应力下的焊球键合可靠性等。
图3I示出了单一化单独的单元以产生基本上准备好安装到电路板的多个双面封装体350。
使用薄膜来控制底部填充
为了更好地控制禁止区域的大小，图3A-3I中示出的制造过程可以通过在添加焊球之前并且在底部填充下部组件之前将薄膜施加到封装衬底的底侧来改善。一经除去薄膜，可以添加焊球。薄膜保护焊球的接触垫并控制底部填充剂的分布。
图4A-4F示出了修改的制造过程，替换图3G和3H所示的步骤。图4A示出了具有裸芯区域337(例如，用于安装一个或多个下部组件)和多个焊球接触垫342的衬底305。可以将薄膜447添加到衬底305以保护焊球接触垫342并暴露裸芯区域337以便安装一个或多个下部组件。左边的视图被示出为没有薄膜447，而右边的视图被示出为有薄膜447。
图4B示出了在添加下部组件335和焊球340之前并在底部填充下部组件335之前，具有覆盖接触垫342的薄膜447的衬底305。该薄膜可用于控制底部填充剂的分布，从而使得可以减小禁止区的大小。
施加所述薄膜447到封装衬底的底侧305的过程可以类似于屏蔽DS-BGA封装体中使用的过程。例如，可以在胶带粘合剂中激光切割开口。然后可以将条带安装到薄膜，使得薄膜可以保护球栅阵列的接触垫免于底部填充偏移。
图4C示出，在施加薄膜447之后，可以添加下部组件335，如本文参考图3G所述的。但是，球栅阵列的焊球没有如图3G所示安装到衬底305。
图4D示出了，在回流和清洁之后，底部填充剂345可以如本文参考图3H所述的施加。但是，由于尚未安装焊球，因此没有朝向焊球抽吸底部填充材料345的毛细管作用。这可以减小下部组件335之下的底部填充空隙的发生。另外，薄膜447防止底部填充材料345涂覆焊球接触垫342。
图4E示出了去除所述薄膜447的额外的过程步骤。去除所述薄膜447可以防止底部填充材料345涂覆焊球的接触垫342和/或可以去除将涂覆那些接触垫342的任何底部填充材料345。这样，可以控制禁止区的大小和范围。
图4F示出了在去除薄膜447之后，可以如图3G中所述的添加焊球340。然后过程可以然后再次行进到回流，并且然后单一化单独的单元，如本文参考图3I所述的。
使用修边来控制底部填充
为更好控制禁止区域的大小，图3A-3I中示出的制造过程可以通过在底部填充下部组件并且修边多余的底部填充来控制底部填充剂的分布之后，添加焊球来改善。
图5A-5D示出了修改的制造过程，替换本文参照图3G和3H描述的步骤。在图5A中，如图3G所示，添加下部组件335。但是，球栅阵列的焊球没有安装到如图3G所示的衬底305。在图5B中，如图3H所示，施加底部填充材料345。但是，由于尚未安装焊球，因此没有朝向焊球抽吸底部填充材料345的毛细管作用。这可以减小下部组件335下底部填充空隙的发生。
图5C示出了修边底部填充材料345的额外的过程步骤。修边被配置为从衬底上的目标位置34去除底部填充材料的薄层。例如，修边可以去除可能已经涂覆了焊球的接触垫的底部填充材料。这样，可以控制禁止区的大小和范围。图5D示出，在修边后，可以如图3G所述的添加焊球340。
使用坝来控制底部填充
为更好控制禁止区域的大小，图3A-3I中示出的制造过程可以通过在衬底305上形成坝或一系列凸起特征来改善，其中，坝或类似特征被配置为在图3H所示的过程步骤中控制底部填充剂的分布。
如图6A-6C所示，可以提供面板600，其中衬底605包括在衬底605的底侧上的坝607，其中，坝607可以是衬底605的整体部分或在之后的时间形成在衬底605上。坝607提供了在制造所公开的双侧球栅阵列封装体期间控制底部填充剂的分布的方法。坝607包含毛细管底部填充材料，并可防止其接触或污染焊球340。坝607可以提供可重复体积的材料以在下部组件335(例如，裸芯)之下流动，这减小下部组件335之下的空隙频率。尽管在焊球340的单侧示出了坝607，但将理解的是，坝607可以被配置为围绕焊球340。例如，坝607可以被配置为在焊球340的多侧上具有凸起特征。坝607可围绕单独的焊球340和/或围绕或包围包含焊球340的区域。
衬底605可以是层压衬底、陶瓷衬底(例如，低温共烧陶瓷衬底)等。衬底605可以包括表面特征610，其可以提供机械支撑。面板600包含被配置为在导电层、表面安装装置、芯片、焊球等之间提供电连接的导电材料615。导电材料615可以在衬底605的上侧和下侧形成接触垫，以为表面安装装置、芯片、焊球、柱状物、这些的任何组合等提供电接触点。可以在衬底605中形成通孔，其中导电材料615在面板600中的导电层之间提供电连接。坝607可在衬底605中形成连续的升高结构、多个断开的长形的凸起特征或多个突出。坝607可在衬底605的底侧上形成一个或多个禁止区域。
图6A示出了坝607形成衬底605的一部分。在一些实施例中，坝607可以在制造衬底605期间的附加焊接掩模工艺期间形成。在一些实施例中，面板600包括衬底605，其具有形成上侧和下侧的绝缘材料。衬底605形成空隙，其中导电材料将接触垫电耦接到导电层或其它接触垫。衬底605在绝缘材料中形成坝607(例如，升高的特征、连接的凸起特征、断开的凸起特征等)，以形成能够在底部填充过程期间阻挡底部填充材料扩散的特征。在原始衬底制造期间，可以用光刻法地限定坝607，然后，当组装面板600的底侧时，可以使用图3A-3I所示的过程流程。
图6B示出了在制造期间可以在球和裸芯附接过程步骤之后将坝607添加到衬底605，如图3G所示。为了施加坝607，可以使用喷射或针头分配。
图6C示出了在制造期间可以在球和裸芯附接过程步骤之前将坝607添加到衬底605，如图3G所示。为了施加坝607，可以使用丝网印刷、喷射或针头分配。
与图3H中所示的底部填充过程相比，图6D示出了在坝607存在的情况下的修改的底部填充过程。坝607限制底部填充材料345的分布以保持底部填充材料345与焊球340的目标或所需的距离，而仍在下部组件335下方和周围提供目标覆盖。
使用沟槽来控制底部填充
为更好地控制禁止区域的大小，图3A-3I中示出的制造过程可以通过在衬底305中形成沟槽或一系列凹坑、孔等来改善，其中，这些沟槽或类似特征被配置为在图3H所示的过程步骤中控制底部填充剂的分布。
如图7A所示，可以提供面板700，其中衬底705包括在衬底705的底侧上的沟槽708。沟槽提供了在制造所公开的双侧球栅阵列封装体期间控制底部填充剂的分布的方法。衬底705可以是层压衬底、陶瓷衬底(例如，低温共烧陶瓷衬底)等。衬底705可以包括表面特征710，其可以提供机械支撑。面板700包含被配置为在导电层、表面安装装置、芯片、焊球等之间提供电连接的导电材料715。导电材料715可以在衬底605的上侧和下侧形成接触垫，以为表面安装装置、芯片、焊球、柱状物、这些的任何组合等提供电接触点。可以在衬底705中形成通孔，其中导电材料715在面板700中的导电层之间提供电连接。
为了形成沟槽708，可以在衬底705中形成通孔，但是，不是在导电层之间提供导电路径，沟槽708的通孔可以在衬底结构中提供空隙，以在底部填充过程步骤期间容纳底部填充剂。以示例的方式，在衬底705的制造期间，在焊接掩模工艺期间可以形成沟槽708。沟槽708可以在衬底705中形成连续的沟槽结构、多个断开的长形的沟槽或多个空隙或孔。沟槽708可以在衬底705的底侧上限定一个或多个禁止区域。
在一些实施例中，面板700包括具有形成上侧和下侧的绝缘材料的衬底705。衬底705形成空隙，其中导电材料将接触垫电耦接到导电层或其它接触垫。衬底705在绝缘材料中形成沟槽708(例如，长形的空隙)，以形成能够在底部填充过程期间容纳底部填充材料的特征。在一些实施例中，沟槽708不包括导电材料或不穿透到导电层。
与图3H中所示的底部填充过程相比，图7B示出了在衬底705中的沟槽708存在的情况下底部填充的修改的过程。沟槽708限制底部填充材料345的分布，以保持底部填充材料345与焊球340的目标的或所需的距离，而仍在下部组件335下方和周围提供目标覆盖。
使用密封剂来控制底部填充
为了更好控制禁止区域的大小，图3A-3I中示出的制造过程可以通过在图3G所示的球附接过程中使用特殊材料来改善。如图8A所示，可以在焊球340上使用助熔剂，其留下包封每个焊球340的基底的材料，形成密封剂842。该材料可以是聚合物。该材料可以配置成在焊球附接回流之后的清洁过程期间不会被去除。密封剂842与衬底305的表面并与焊球340的表面形成钝角。
当在图8B所示的过程步骤中分配底部填充材料845时，它不再具有由于毛细管作用而在焊球340周围四处游走的趋势。由密封剂842形成的钝角减小毛细管作用的表面能驱动力。这减小或防止底部填充材料在焊球340周围流动。相反，底部填充材料345主要在下部组件335(例如，IC芯片)之下流动。
使用特征的组合控制底部填充
为了更好地控制禁止区域的大小，图3A-3I中示出的制造过程可以通过组合本文关于图4A-4F、5A-5D、6A-6D、7A、图7B、8A和8B所述的特征和技术来改善。例如，坝(例如，如本文参考图6A-6D所述的)可与沟槽(例如，如本文参考图7A和7B所述的)组合使用，如图9A和9B所示。也可以实现其它组合。例如，坝可以与薄膜、修边、沟槽和/或密封剂一起使用。作为另一示例，沟槽可以与薄膜、修边、坝和/或密封剂一起使用。类似地，修边可以与薄膜、坝、沟槽和/或密封剂一起使用。作为另一示例，薄膜可以与修边、坝、沟槽和/或密封剂一起使用。同样，密封剂可以与薄膜、坝、沟槽和/或修边一起使用。
图9A示出了面板900，其在衬底905中具有坝907或一系列凸起特征以及沟槽908或一系列的凹坑，孔等，其中，坝907和沟槽908被配置为控制底部填充剂345的分布。
可以提供面板900，其中衬底905包括在衬底905的底侧上的坝907，其中，坝907可以是衬底905的整体部分或者在之后形成在衬底905上。类似地，衬底905包括在衬底905的底侧上的沟槽908。坝907和沟槽908提供了在制造所公开的双侧球栅阵列封装体期间控制底部填充剂345的分布的方法。例如，坝907和沟槽908的组合包含毛细管底部填充材料345并且可以防止其接触或污染焊球340。坝907和沟槽908的组合可以提供可重复体积的材料以在下部组件335(例如，裸芯)之下流动，这减小了下部组件335下的空隙频率。尽管在焊球340的单侧示出了坝907和沟槽908的组合，但将理解的是，坝907和/或沟槽908可以被配置为围绕焊球340。
衬底905类似于本文中参考图6A-6D、7A和7B描述的衬底605和705。例如，衬底905可以包括可以提供机械支撑的表面特征910，以及在层和组件之间提供电连接的导电材料915。坝907可在衬底905中形成连续的升高结构、多个断开的长形的凸起特征或的多个突出。为了形成沟槽908，可以在衬底905中形成通孔，但是不是在导电层之间提供导电路径，沟槽908的通孔可以在衬底结构中提供空隙以在底部填充过程步骤中容纳底部填充剂。沟槽708可以在衬底705中形成连续的沟槽结构、多个断开的长形的沟槽、或者多个空隙或孔。沟槽708可以在衬底705的底侧上限定一个或多个禁止区域。坝907和沟槽908的组合可以在衬底905的底侧上限定一个或多个禁止区域。
在一些实施例中，如本文参考图6A所述的，坝907可以在制造衬底905期间在附加焊接掩模工艺中形成。在一些实施例中，沟槽908可以在衬底905的制造期间在焊接掩模工艺期间形成。然后，当组装面板900的底侧时，可以使用图3A-3I所示的过程流程。在一些实施例中，可以在制造期间在球和裸芯附接过程步骤(例如，如本文参考图6B所述的)之后将坝907添加到衬底905，或者可以在制造期间在球和裸芯附接过程步骤(例如，如本文参考图6C所述的)之前将坝907添加到衬底905。
相比于图3H中所示的底部填充过程，图9B示出了在坝907和沟槽908的组合存在的情况下的底部填充的修改的过程。坝907和沟槽908的组合限制了底部填充材料345的分布，以保持底部填充材料345与焊球340的目标的或所需的距离，而仍在下部组件335下方和周围提供目标覆盖。
术语
本公开描述了各种特征，没有单独的一个特征独自负责本文所述的益处。将理解的是，如对于普通技术人员显而易见的，本文所述的各种特征可以被组合、修改或省略。除了本文具体描述的组合和子组合以外的其它组合和子组合对普通技术人员来说是显而易见的，并且意欲形成本公开的一部分。本文结合各种流程图的步骤和/或阶段描述各种方法。应理解的是，在许多情况中，某些步骤和/或阶段可以被组合在一起，使得流程图所示的多个步骤和/或阶段可以作为单个步骤和/或阶段被实施。另外，某些步骤和/或阶段可以被分拆为额外的子组件以便被分开执行。在一些示例中，步骤和/或阶段的顺序可以被重新排列并且某些步骤和/或阶段可以被完全省略。另外，本文所描述的方法应被理解为是开放式的，使得除了本文被示出和描述的步骤和/或阶段以外的额外的步骤和/或阶段也可以被执行。
除非上下文清楚地另外要求，否则贯穿说明书和权利要求，词语“包括”和“包含”等应以包含性的含义来解释，而非排他性或穷举性的含义；也就是说，以“包括但不限于”的含义来解释。如本文通常使用的，词语“耦接”指代可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。此外，当在本申请中使用时，词语“本文”、“在上面”、“在下面”和类似意思的词语应指代本申请整体，而非本申请的任何特定部分。当上下文允许时，上面的具体实现方式中的、使用单数或复数的词语也可以分别包括复数或单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项，列表中的全部项以及列表中的项的任何组合。词语“示例性”在本文被专门用于表示“用作示例、实例或说明”。本文被描述为“示例性”的任何实现方式不一定要被理解为相比其它实现方式是优选的或者有利的。
本公开不意欲限于本文所示的实施方式。对在本公开中描述的实施方式的各种修改对本领域技术人员来说可以是容易显而易见的，并且本文所限定的一般原理可以应用到其它实施方式，而不背离本公开的精神或范围。本文所提供的本发明的教导可以应用到其它方法和系统，并且不限于上述方法和系统，并且在上面描述的各种实施例的元件和动作可以被组合以提供进一步的实施例。相应地，本文所述的新的方法和系统可以以各种各样的其它形式实施；此外，可以做出本文描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。

Claims (99)

1.一种制造封装的射频装置的方法，所述方法包括:
将组件安装到封装衬底的第一侧；
向封装衬底的第二侧施加薄膜；
在施加所述薄膜之后，将下部组件安装到所述封装衬底的第二侧；
通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件；
去除所述封装衬底的第二侧上的所述薄膜；以及
在去除所述薄膜之后，将焊球安装到所述封装衬底的第二侧。
2.如权利要求1所述的方法，其中，所述薄膜覆盖所述焊球的接触垫。
3.如权利要求1所述的方法，其中，施加所述薄膜包含在胶带粘合剂中激光切割开口以及将条带安装到所述薄膜。
4.如权利要求1所述的方法，其中，施加所述薄膜包含覆盖所述封装衬底的第二侧的第一区域，而所述封装衬底的第二侧的第二区域保持不被所述薄膜覆盖。
5.如权利要求4所述的方法，其中，所述第一区域包含所述焊球的多个接触垫。
6.如权利要求5所述的方法，其中，所述第二区域包含安装所述下部组件的裸芯区域。
7.如权利要求1所述的方法，其中，通过施加和去除所述薄膜减小了禁止区的大小。
8.如权利要求1所述的方法，其中，在去除所述薄膜之前，所述底部填充剂至少部分地覆盖所述薄膜。
9.如权利要求9所述的方法，其中，所述薄膜防止所述底部填充剂涂覆所述焊球的接触垫。
10.一种制造封装的射频装置的方法，所述方法包括:
将薄膜施加到封装衬底的底侧，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫，所述薄膜的施加包含用所述薄膜覆盖所述接触垫区域而使所述裸芯区域不被所述薄膜覆盖；
在施加所述薄膜之后，在所述裸芯区域内安装一个或多个下部组件使得在所述一个或多个下部组件和所述封装衬底之间存在间隙；
在安装所述一个或多个下部组件之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中；以及
在沉积所述底部填充材料之后，将所述薄膜从所述封装衬底的底侧去除。
11.如权利要求10所述的方法，还包含在去除所述薄膜之后，将通模连接安装到所述封装衬底的底侧。
12.如权利要求11所述的方法，其中，所述通模连接包含焊球。
13.如权利要求11所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
14.如权利要求10所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
15.如权利要求10所述的方法，还包含固化所述底部填充材料。
16.如权利要求10所述的方法，其中，所述薄膜被配置为在所述底部填充材料的沉积期间控制所述底部填充材料的分布。
17.如权利要求16所述的方法，其中所述底部填充材料接触所述薄膜。
18.如权利要求17所述的方法，其中，去除所述薄膜包含去除所述底部填充材料的覆盖所述薄膜的一部分。
19.如权利要求18所述的方法，其中，去除所述薄膜还包含使所述底部填充材料保留沉积在所述裸芯区域中。
20.如权利要求10所述的方法，其中，施加所述薄膜包含在胶带粘合剂中激光切割开口以及将条带安装到所述薄膜。
21.一种制造封装的射频(RF)装置的方法，所述方法包括:
将组件安装到封装衬底的第一侧；
将下部组件安装到所述封装衬底的第二侧；
通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件；
对所述底部填充剂的一部分修边；以及
在所述底部填充剂的部分已被修边之后，将焊球安装到所述封装衬底的第二侧。
22.如权利要求21所述的方法，其中，所述底部填充剂的被修边的部分包含涂覆所述焊球的接触垫的底部填充剂。
23.如权利要求21所述的方法，其中，修边包含去除所述底部填充剂的薄层。
24.如权利要求21所述的方法，其中，所述封装衬底的第二侧包含用于安装所述焊球的多个接触垫。
25.如权利要求24所述的方法，其中，所述底部填充剂涂覆所述多个接触垫中的至少一个的一部分。
26.如权利要求25所述的方法，其中，修边包含去除所述底部填充剂的涂覆所述多个接触垫中的至少一个的一部分的部分。
27.如权利要求21所述的方法，其中，禁止区的大小通过在安装所述焊球之前对所述底部填充剂的一部分修边而减小。
28.一种制造封装的射频装置的方法，所述方法包括:
在封装衬底的底侧上安装一个或多个下部组件使得在所述一个或多个下部组件和所述封装衬底之间存在间隙，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫；
在安装所述一个或多个下部组件之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中；以及
在沉积所述底部填充材料之后，对覆盖一个或多个目标区域的所述底部填充材料的一部分修边。
29.如权利要求28所述的方法，还包含在对所述底部填充材料的部分修边之后将通模连接安装到所述封装衬底的底侧。
30.如权利要求29所述的方法，其中，所述通模连接包含焊球。
31.如权利要求29所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
32.如权利要求28所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
33.如权利要求28所述的方法，还包含固化所述底部填充材料。
34.如权利要求28所述的方法，其中，所述一个或多个目标区域包含所述接触垫区域的一部分。
35.如权利要求28所述的方法，其中，修边包含去除所述底部填充材料的薄层。
36.如权利要求28所述的方法，其中，所述底部填充材料涂覆所述接触垫区域的一部分。
37.如权利要求36所述的方法，其中，修边包含去除所述底部填充材料的涂覆所述接触垫区域的一部分的部分。
38.如权利要求28所述的方法，其中，禁止区的大小通过在将任何通模连接安装到所述封装衬底的底侧之前对所述底部填充材料的一部分修边而减小。
39.一种用于封装的射频(RF)装置的封装衬底，所述封装衬底包括：
形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料上形成坝，以形成在底部填充过程期间用于容纳底部填充剂的区域，所述坝包含被配置为在底部填充过程期间阻挡底部填充材料的扩散的特征；
形成在所述绝缘材料内的一个或多个导电层；以及
导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
40.如权利要求39所述的衬底，其中，所述坝在所述封装衬底的制造期间使用焊接掩模形成。
41.如权利要求39所述的衬底，其中，所述坝在原始衬底制造过程中被光刻法地限定。
42.如权利要求39所述的衬底，其中，所述坝包含多个突出。
43.如权利要求39所述的衬底，其中，所述坝包含连续的升高结构。
44.如权利要求39所述的衬底，其中，所述坝包含多个断开的长形的凸起特征。
45.如权利要求39所述的衬底，其中，所述坝限定禁止区，所述禁止区包含用于所述下部组件的接触点并排除用于所述球栅阵列的接触点。
46.如权利要求39所述的衬底，其中，所述坝被配置为围绕用于所述球栅阵列的接触点。
47.一种制造封装的射频(RF)装置的方法，所述方法包括:
将组件安装到封装衬底的第一侧；
将下部组件安装到所述封装衬底的第二侧；
将焊球安装到所述封装衬底的第二侧；
在安装所述下部组件之后并在安装所述焊球之后在所述封装衬底的第二侧上形成坝；以及
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地接触形成在所述封装衬底上的所述坝。
48.如权利要求47所述的方法，其中，所述坝使用包含喷射或针头分配的施加方法形成。
49.如权利要求47所述的方法，其中，所述坝被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。
50.如权利要求47所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
51.如权利要求47所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
52.如权利要求47所述的方法，还包含固化所述底部填充材料。
53.一种制造封装的射频(RF)装置的方法，所述方法包括:
将组件安装到封装衬底的第一侧；
在所述封装衬底的第二侧上形成坝；
在形成所述坝之后将下部组件安装到所述封装衬底的第二侧；
在形成所述坝之后将焊球安装到所述封装衬底的第二侧；以及
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地接触形成在所述封装衬底上的所述坝。
54.如权利要求53所述的方法，其中，所述坝使用包含丝网印刷、喷射或针头分配的施加方法形成。
55.如权利要求53所述的方法，其中，所述坝被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。
56.如权利要求53所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
57.如权利要求53所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
58.如权利要求53所述的方法，还包含固化所述底部填充材料。
59.一种用于封装的射频(RF)装置的封装衬底，所述封装衬底包括：
形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料中形成沟槽，所述沟槽包括在底部填充过程期间容纳底部填充剂的特征；
形成在所述绝缘材料内的一个或多个导电层；以及
导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
60.如权利要求59所述的衬底，其中，所述沟槽在所述封装衬底的制造期间使用焊接掩模形成。
61.如权利要求59所述的衬底，其中，所述沟槽不暴露所述第二侧上的导电材料。
62.如权利要求59所述的衬底，其中，所述沟槽形成连续的沟槽结构。
63.如权利要求59所述的衬底，其中，所述沟槽形成多个断开的长形的沟槽。
64.如权利要求59所述的衬底，其中，所述沟槽在所述衬底中形成多个空隙。
65.如权利要求59所述的衬底，其中，所述沟槽限定禁止区，所述禁止区包含用于所述下部组件的接触点并排除用于所述球栅阵列的接触点。
66.如权利要求59所述的衬底，其中，所述衬底被配置为被单一化以产生多个双面封装体。
67.一种制造封装的射频(RF)装置的方法，所述方法包括:
在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上；
将组件安装到所述封装衬底的上侧；
将下部组件安装到所述封装衬底的底侧；
将焊球安装到所述封装衬底的底侧；以及
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地填充形成在所述封装衬底的绝缘材料中的沟槽。
68.如权利要求67所述的方法，其中，所述沟槽被配置为限制所述底部填充材料的分布，以将所述底部填充材料维持在距所述焊球目标距离，同时提供对所述下部组件的下方和周围的目标覆盖。
69.如权利要求67所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
70.如权利要求67所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
71.如权利要求67所述的方法，还包含固化所述底部填充材料。
72.如权利要求67所述的方法，其中，形成所述沟槽包含使用焊接掩模工艺。
73.如权利要求67所述的方法，其中，所述沟槽包含连续的沟槽结构。
74.如权利要求67所述的方法，其中，所述沟槽包含多个断开的长形的沟槽。
75.如权利要求67所述的方法，其中，所述沟槽包含所述衬底中的多个空隙。
76.如权利要求67所述的方法，其中，形成所述沟槽不穿透所述绝缘材料到导电层。
77.如权利要求67所述的方法，其中，所述沟槽不包含导电材料。
78.如权利要求67所述的方法，其中，所述沟槽限定禁止区，所述禁止区包含用于所述下部组件的接触点并排除用于所述焊球的接触点。
79.一种制造封装的射频(RF)装置的方法，所述方法包括:
将组件安装到封装衬底的第一侧；
用助熔剂涂覆焊球；
将所述焊球附接到所述封装衬底的第二侧；
用与所述封装衬底形成钝角的密封剂包封所述焊球；
将下部组件附接到所述封装衬底的第二侧；以及
通过底部填充剂来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充剂接触所述密封剂。
80.如权利要求79所述的方法，其中，所述密封剂是聚合物。
81.如权利要求79所述的方法，其中，所述密封剂在将所述焊球附接到所述封装衬底之后的清洁过程中不被去除。
82.如权利要求79所述的方法，其中，所述密封剂与所述焊球形成钝角。
83.如权利要求79所述的方法，其中，所述底部填充剂接触所述密封剂并且不接触所述焊球。
84.如权利要求79所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
85.一种制造封装的射频装置的方法，所述方法包括:
在封装衬底的底侧上的裸芯区域内安装一个或多个下部组件，使得在所述一个或多个下部组件和所述封装衬底之间存在间隙，所述封装衬底具有安装有一个或多个上部组件的上侧，所述封装衬底的底侧具有所述裸芯区域和接触垫区域，所述接触垫区域具有用于通模连接的多个接触垫；
将所述焊球安装到所述封装衬底的底侧，所述焊球用助熔剂涂覆，所述助熔剂留下包封每个焊球的基底的材料，所述材料形成密封剂；
在安装所述焊球之后，在所述封装衬底上沉积底部填充材料使得所述底部填充材料穿透到所述间隙中。
86.如权利要求85所述的方法，其中，所述密封剂与所述封装衬底的底侧的表面并与所述焊球的表面形成钝角。
87.如权利要求86所述的方法，其中，所述钝角被配置为减小所述底部填充材料的对于毛细管作用的表面能驱动力。
88.如权利要求85所述的方法，还包含将单独的单元从所述封装衬底单一化以产生多个双面封装体。
89.如权利要求85所述的方法，其中，所述底部填充材料包含密封树脂或环氧树脂。
90.如权利要求85所述的方法，还包含固化所述底部填充材料。
91.如权利要求85所述的方法，其中，所述密封剂被配置为在所述底部填充材料的沉积期间控制所述底部填充材料的分布。
92.如权利要求91所述的方法，其中，所述底部填充材料接触所述密封剂。
93.如权利要求85所述的方法，其中，所述材料被配置为使得其在焊球附接回流之后的清洁过程期间不被去除。
94.如权利要求93所述的方法，其中，所述材料是聚合物。
95.如权利要求85所述的方法，其中，所述密封剂被配置为减小导致所述底部填充材料在所述焊球四周游走的毛细管作用。
96.一种用于封装的射频(RF)装置的封装衬底，所述封装衬底包括：
形成第一侧和第二侧的绝缘材料，所述第二侧形成用于球栅阵列和下部组件的接触点，所述接触点暴露所述第二侧上的导电材料，所述第二侧还在绝缘材料中形成沟槽，所述沟槽包括在底部填充过程期间容纳底部填充剂的特征，所述第二侧还在绝缘材料上形成坝，以形成在底部填充过程期间用于容纳底部填充剂的区域，所述坝包含被配置为在底部填充过程期间阻挡底部填充材料的扩散的特征；
形成在所述绝缘材料内的一个或多个导电层；以及
导电路径，其将形成在所述绝缘材料上的接触垫电耦接到所述一个或多个导电层中的一个。
97.一种制造封装的射频(RF)装置的方法，所述方法包括:
在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上；
在所述封装衬底的底侧上形成坝；
将组件安装到封装衬底的上侧；
将下部组件安装到所述封装衬底的底侧；
将焊球安装到所述封装衬底的底侧；以及
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝。
98.一种制造封装的射频(RF)装置的方法，所述方法包括:
在所述封装衬底的底侧上形成坝；
将组件安装到所述封装衬底的上侧；
将下部组件安装到所述封装衬底的底侧；
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝；
对所述底部填充剂的一部分修边；以及
将焊球安装到所述封装衬底的底侧。
99.一种制造封装的射频(RF)装置的方法，所述方法包括:
在封装衬底的绝缘材料中形成沟槽，所述沟槽形成在所述封装衬底的底侧上；
将组件安装到所述封装衬底的上侧；
将下部组件安装到所述封装衬底的底侧；
用底部填充材料来底部填充安装在所述封装衬底的第二侧上的所述下部组件，使得所述底部填充材料至少部分地流到所述沟槽中或者接触形成在所述封装衬底上的所述坝；
对所述底部填充剂的一部分修边；以及
将焊球安装到所述封装衬底的底侧。
CN201880019377.8A 2017-01-31 2018-02-01 双面球栅阵列封装体的底部填充的控制 Pending CN111052367A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762452452P 2017-01-31 2017-01-31
US201762452450P 2017-01-31 2017-01-31
US201762452460P 2017-01-31 2017-01-31
US201762452458P 2017-01-31 2017-01-31
US62/452,450 2017-01-31
US62/452,458 2017-01-31
US62/452,460 2017-01-31
US62/452,452 2017-01-31
PCT/US2018/016326 WO2018144655A1 (en) 2017-01-31 2018-02-01 Control of under-fill for a dual-sided ball grid array package

Publications (2)

Publication Number Publication Date
CN111052367A true CN111052367A (zh) 2020-04-21
CN111052367A8 CN111052367A8 (zh) 2020-06-23

Family

ID=70230519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880019377.8A Pending CN111052367A (zh) 2017-01-31 2018-02-01 双面球栅阵列封装体的底部填充的控制

Country Status (1)

Country Link
CN (1) CN111052367A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888289A (zh) * 2021-01-19 2021-06-01 无锡国芯微电子系统有限公司 一种微波模块封装结构、微波模块封装方法、应用
US11910535B2 (en) 2022-01-24 2024-02-20 Unimicron Technology Corp. Printed circuit board stack structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888289A (zh) * 2021-01-19 2021-06-01 无锡国芯微电子系统有限公司 一种微波模块封装结构、微波模块封装方法、应用
US11910535B2 (en) 2022-01-24 2024-02-20 Unimicron Technology Corp. Printed circuit board stack structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN111052367A8 (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
US11244835B2 (en) Control of under-fill using a film during fabrication for a dual-sided ball grid array package
TWI721309B (zh) 半導體裝置與形成嵌入式晶粒基板的方法以及具有其之系統級封裝模組
US10636765B2 (en) System-in-package with double-sided molding
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US8299610B1 (en) Semiconductor device having RF shielding and method therefor
US8017448B2 (en) Method for manufacturing semiconductor device
US8426255B2 (en) Chip package structure and method for manufacturing the same
US8021932B2 (en) Semiconductor device, and manufacturing method therefor
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
US7399658B2 (en) Pre-molded leadframe and method therefor
US10818637B2 (en) Thin bonded interposer package
US20070093000A1 (en) Pre-molded leadframe and method therefor
CN104576517A (zh) 平衡有虚设铜图案的嵌入pcb单元表面的半导体器件和方法
CN105762084B (zh) 倒装芯片的封装方法及封装装置
US20210028122A1 (en) EMI Shielding for Flip Chip Package with Exposed Die Backside
JP2004528729A (ja) 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法
CN111052367A (zh) 双面球栅阵列封装体的底部填充的控制
KR20240023415A (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
US8461694B1 (en) Lead frame ball grid array with traces under die having interlocking features
US6930377B1 (en) Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
KR20240049511A (ko) 반도체 디바이스 상에 차폐 층을 형성하는 방법
KR100542671B1 (ko) 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CI02 Correction of invention patent application

Correction item: Priority

False: 62/452,450 2017.01.31 US|62/452,452 2017.01.31 US|62/452,458 2017.01.31 US|62/452,460 2017.01.31 US

Number: 17-01

Page: The title page

Volume: 36

Correction item: Priority

False: 62/452,450 2017.01.31 US|62/452,452 2017.01.31 US|62/452,458 2017.01.31 US|62/452,460 2017.01.31 US

Number: 17-01

Volume: 36

CI02 Correction of invention patent application
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40022754

Country of ref document: HK

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination