JP2014036179A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014036179A
JP2014036179A JP2012177791A JP2012177791A JP2014036179A JP 2014036179 A JP2014036179 A JP 2014036179A JP 2012177791 A JP2012177791 A JP 2012177791A JP 2012177791 A JP2012177791 A JP 2012177791A JP 2014036179 A JP2014036179 A JP 2014036179A
Authority
JP
Japan
Prior art keywords
chip
fuse
semiconductor device
wiring board
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012177791A
Other languages
English (en)
Inventor
Jun Fujii
純 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2012177791A priority Critical patent/JP2014036179A/ja
Priority to US13/748,218 priority patent/US9117741B2/en
Publication of JP2014036179A publication Critical patent/JP2014036179A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ヒューズ開口部を有する場合であっても、半導体チップ間へのフィラーの挟み込みを防止可能な半導体装置を提供する。
【解決手段】半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３と、ヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３上に搭載された上段チップ２０５を有している。
【選択図】図１

Description

本発明は半導体装置に関する。
半導体装置の高密度化を図るために、複数の半導体チップを積み重ねることが行われている。このような半導体装置はMCP(Multi Chip Package)とも呼ばれる。
MCPによる半導体装置は、通常、複数の半導体チップが接着剤層を介して積層され、モールド樹脂で封止されている。
この際、モールド樹脂には、熱膨張係数、機械的強度、流動性等の調節のために、フィラーが添加される場合がある。
一方で、MCPによる半導体装置のモールド樹脂として、フィラーを添加したものを用いると、積層した半導体チップ間にフィラーが挟み込まれることにより、半導体チップやその表面に設けられた電極パッド等の端子が破壊される恐れがある。
そこで、特許文献１では、モールド樹脂に含まれるフィラーの大きさを、半導体チップを接着する接着剤層の厚さよりも大きくすることにより、フィラーが挟み込まれるのを防止する技術が開示されている（特許文献１）。
特開２００６−５４３５９号公報
しかしながら、特許文献１のようにモールド樹脂のフィラーの大きさを接着材層の厚さより大きくしても、下段の半導体チップがヒューズ開口部を有し、ヒューズ開口部が上段の半導体チップのエッジにかかるように積層されている場合には、封止樹脂に含まれるフィラーが、エッジにかかるように配置されたヒューズ開口部に挟みこまれる恐れがある。
この場合、ヒューズ開口部に挟み込まれたフィラーは、封止樹脂の充填時の圧力によって半導体チップのヒューズ開口部近傍の回路或いは配線を圧迫、または、封止樹脂が硬化収縮する際に、ヒューズ開口部に挟み込まれたフィラーが、ヒューズ開口部近傍の回路或いは配線を圧迫し、ヒューズ開口部近傍の回路或いは配線を破壊する恐れがある。また製造時に不良とならない場合でも、マザーボード等に二次実装された半導体装置の温度変化時に、熱膨張係数の差による応力が発生し、ヒューズ開口部に挟み込まれたフィラーによりヒューズ開口部近傍の回路或いは配線を破壊し、半導体装置の信頼性を低下させる恐れもある。
特に、モールド時にはエアベント側で巻き込みが発生するため、半導体チップのエッジにかかるように配置されたヒューズ開口部が、封止樹脂の注入する側（ゲート側）に対して反対の側（エアベント側）に配置される場合に、ヒューズ開口部にフィラーが挟み込まれる可能性が高くなる。
本発明は上記課題に鑑みてなされたものであり、その目的は、ヒューズ開口部を有する場合であっても、半導体チップ間へのフィラーの挟み込みを防止可能な半導体装置を提供することにある。
上記した課題を解決するため、本発明の第１の態様は、配線基板と、前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、前記複数のヒューズ開口部の全てが、完全に覆われる状態、又は完全に露出される状態となるように、前記下段チップ上に積層された上段チップと、前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、を有する半導体装置である。
第２の態様は、配線基板と、前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、前記下段チップ上に積層され、互いに対向する２つの辺を有する上段チップと、前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、を有し、前記下段チップは、前記上段チップの前記２つの辺のうち、一方の辺側の前記複数のヒューズ開口部の全てが、完全に前記上段チップに覆われる状態、又は完全に露出される状態となるように構成されている、半導体装置である。
本発明によれば、ヒューズ開口部を有する場合であっても、半導体チップ間へのフィラーの挟み込みを防止可能な半導体装置を提供することができる。
第１の実施形態に係る半導体装置２００を示す平面図であって、封止体２２０は一部のみを図示している。 図１のＡ−Ａ’断面図である。 図２のヒューズ開口部１１３付近の拡大図である。 半導体装置２００の製造の手順を示す図である。 半導体装置２００の製造の手順を示す図である。 半導体装置２００の製造の手順を示す図である。 フィラー２２０ｂが下段チップ２０３と上段チップ２０５の間に挟み込まれた場合を示す断面図である。 第２の実施形態に係る半導体装置２００ａを示す平面図であって、封止体２２０は一部のみを図示している。 図８のＢ−Ｂ’断面図である。 第３の実施形態に係る半導体装置２００ｂを示す断面図である。 第４の実施形態に係る半導体装置２００ｃを示す平面図であって、封止体２２０は一部のみを図示している。 図１１のＣ−Ｃ’断面図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置２００の概略構造について説明する。
ここでは半導体装置２００として、メモリチップを搭載した半導体メモリが例示されている。
図１〜図３に示すように、半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３と、ヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３上に搭載された上段チップ２０５を有している。
半導体装置２００は、また、配線基板２０１と下段チップ２０３、上段チップ２０５を接続するワイヤ２１５、２１７（ボンディングワイヤ）を有し、さらに、半導体装置２００を外部の装置と接続するための外部端子としての半田ボール２１６、および配線基板２０１の一方の面側を覆うように配線基板２０１の一方の面上に設けられ、フィラー２２０ｂを含む封止体２２０を有している。
次に、図１〜図３を参照して、本発明の第１の実施形態に係る半導体装置２００を構成する部材の詳細について説明する。
配線基板２０１は、例えば、略四角形の板状のガラスエポキシ等で構成された絶縁基材２１９と、その両面にパターン形成された配線層（図示せず）と、配線層を覆うように形成された絶縁膜２２１とを有している。配線基板２０１の一面側の配線層には複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄが接続されている。また、配線基板２０１の他面側の配線層には複数のランド部２２５が接続されている。複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄは、図１に示すように、配線基板２０１の一面の四角形を構成する４つの辺の周縁部近傍にそれぞれ配列されている。また、複数のランド部２２５は、配線基板２０１の他面に格子状に配置されている。
一方、複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄと複数のランド部２２５とは、それらに連続する配線と絶縁基材２１９を貫くビア等により互いに接続されている。
接続パッド２２３ａ、２２３ｃにはワイヤ２１５が、接続パッド２２３ｂ、２２３ｄにはワイヤ２１７が接続され、ランド部２２５には半田ボール２１６が搭載される。
絶縁膜２２１は、例えばソルダーレジスト（ＳＲ）である。絶縁膜２２１は、予め定められた所定の領域を除いて配線基板２０１の両面全面に形成される。換言すると、絶縁膜２２１は、その一部が所定の領域に関して除去されており、一つ以上の開口部を有している。例えば、配線基板２０１の一面側には、開口部２３５ａ、２３５ｂ、２３５ｃ、２３５ｄが形成される。開口部２３５ａ、２３５ｂ、２３５ｃ、２３５ｄは、複数の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄが形成された領域及びその周辺領域を露出させる。
配線基板２０１の他面側においても、複数のランド部２２５をそれぞれ露出させる開口部が形成される。
下段チップ２０３は、ここでは半導体チップであり、略四角形（長方形）の板状を有し、一面側に所定の回路及び電極パッド１０３ａ、１０３ｂが形成されている。複数の電極パッド１０３ａ、１０３ｂは、下段チップ２０３の長方形の短辺に沿って配列されている。また、下段チップ２０３の一面には、複数のヒューズ領域１１５が形成されている。さらに、図３に示すように、下段チップ２０３の一面には、保護膜２２２、例えばパッシベーション膜が形成されており、回路形成面を保護している。保護膜２２２には、電極パッド１０３ａ、１０３ｂと複数のヒューズ領域１１５を露出するようにパッド開口部１１１とヒューズ開口部１１３がそれぞれ形成されている。
ヒューズ領域１１５には、それぞれ図示しないヒューズが形成されており、事前に下段チップ２０３がウエハ状態でのテスト等により欠陥のメモリセルがある場合に、ヒューズをレーザー等により切断し、予備のメモリセルを切り替えて一部欠陥のメモリセルを有する半導体チップを救済できるように構成されている。ヒューズ領域１１５は、例えばメモリセルのブロック毎にそれぞれ近傍位置に配置されている。図１ではヒューズ領域１１５（ヒューズ開口部１１３）は長方形または長穴状の形状を有し、下段チップ２０３の短辺に沿って長辺が配置されるように６箇所に形成されている。下段チップ２０３の他面は、ＤＡＦ（Die Attached Film）等の接着部材１０５により配線基板２０１の絶縁膜２２１が形成されている領域に接着固定される。
上段チップ２０５は、ここでは下段チップ２０３と同様の構造の半導体チップである。
即ち、上段チップ２０５は、略四角形（長方形）の板状で、一面側に所定の回路及び電極パッド１０７ａ、１０７ｂおよび複数のヒューズ領域１２１が形成されている。複数の電極パッド１０７ａ、１０７ｂは、上段チップ２０５の長方形の短辺に沿って配列形成され、複数のヒューズ領域１２１は、下段チップ２０３の短辺に沿って長辺が配置されるように６箇所に形成されている。
上段チップ２０５は、下段チップ２０３の上に積層されている。
より具体的には、上段チップ２０５は、下段チップ２０３に対して９０度回転された状態（即ち上段チップ２０５の短辺が、下段チップ２０３の長辺と対向する状態）でＤＡＦ等の接着部材１０５を介して積層されている。また、上段チップ２０５のそれぞれの端辺が、下段の半導体チップの複数のヒューズ開口部１１３の上に配置されないように、下段チップ２０３上に積層されている。言い換えると、上段チップ２０５は、下段チップ２０３の複数のヒューズ開口部１１３の全てが、上段チップ２０５から完全に露出した状態、或いは上段チップ２０５に完全に覆われた状態となるように、上段チップ２０５上に積層されている。
なお、上段チップ２０５が、下段チップ２０３の複数のヒューズ開口部１１３の全てが、上段チップ２０５から完全に露出した状態、あるいは上段チップ２０５に完全に覆われた状態となるように、下段チップ２０３上に積層されていれば、ヒューズ開口部１１３の配置や配置数は特に限定されない。
また、上段チップ２０５は必ずしも半導体チップである必要はなく、例えばシリコン基板でもよい。
詳細は後述するが、このように、上段チップ２０５が、下段チップ２０３の複数のヒューズ開口部１１３の全てが、上段チップ２０５から完全に露出した状態、あるいは上段チップ２０５に完全に覆われた状態となるように、下段チップ２０３上に積層されていることにより、樹脂封止の際にヒューズ開口部１１３で封止樹脂に含まれるフィラー２２０ｂが挟み込まれることを防止できる。
なお、ヒューズ開口部１１３へのフィラー２２０ｂの挟み込みが発生し易いのは、モールド時に封止樹脂の巻き込みが発生するエアベント側（封止樹脂の注入側の反対の側）であり、少なくとも下段チップ２０３の中心よりもエアベント側に配置されるヒューズ開口部１１３が、下段チップ２０３の対応する端辺に重ならないように、上段チップ２０５を配置するように構成しても良い。
また、ヒューズ領域１１５は、例えば１００μｍ程度の幅であり、上段チップ２０５の中心位置が１００μｍ程度、下段チップ２０３の中心位置からシフトする構成では、配線基板２０１の接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄの位置を変更しなくても、ワイヤ２１７を接続可能である。
ワイヤ２１５、２１７は例えばＡｕ等の導電性金属で構成される。ワイヤ２１５、２１７は、複数の電極パッド１０３ａ、１０３ｂ、１０７ａ、１０７ｂとこれらに対応する接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄとの間を電気的に接続する。
ここでは、ワイヤ２１５は、電極パッド１０３ａと接続パッド２２３ａを、電極パッド１０３ｂと接続パッド２２３ｃを接続しており、ワイヤ２１７は、電極パッド１０７ａと接続パッド２２３ｂを、電極パッド１０７ｂと接続パッド２２３ｄを接続している。
図３に示すように、封止体２２０は、絶縁性樹脂２２０ａにフィラー２２０ｂを分散させた構成を有しており、配線基板２０１の一方の面側を覆うように、下段チップ２０３、上段チップ２０５及びワイヤ２１５、２１７を封止する。
次に、図４〜図７を参照して、半導体装置２００の製造方法を説明する。
まず、図４（ａ）に示す配線母基板３００を用意する。
配線母基板３００は、マトリクス状に配置された複数の製品形成部３０１を有しており、個々の製品形成部３０１が配線基板２０１に対応している。
次に、図４（ｂ）に示すように、図示しないチップマウンター等を用いて、配線母基板３００の製品形成部３０１上に、下段チップ２０３を搭載し、接着部材１０５により固定する。
この際、下段チップ２０３は、電極パッド１０３ａ、１０３ｂが設けられた短辺が開口部２３５ａ、２３５ｃに対向するように搭載される。
次に、図示しないチップマウンター等を用いて、下段チップ２０３上に上段チップ２０５を搭載し、接着部材１０５により固定する。
この際、上段チップ２０５は、下段チップ２０３に形成された全ての複数のヒューズ領域１１５のヒューズ開口部１１３が、上段チップ２０５から露出した状態或いは上段チップ２０５で覆われた状態となるように搭載される。
具体的には、図１に示すように、上段チップ２０５の中心が、下段チップ２０３の中心に対して、下段チップ２０３の長辺の延在方向にシフトするように、下段チップ２０３上に隣接するように積層する。
次に、図４（ｃ）に示すように、下段チップ２０３の電極パッド１０３ａ、１０３ｂと対応する接続パッド２２３ａ、２２３ｃとの間を、ワイヤ２１５により接続する。ワイヤ２１５を用いた結線には、図示しないワイヤボンディング装置を用いることができる。結線は、例えば、超音波熱圧着法を用いたボールボンディングにより行われる。具体的には、溶融によりボールが形成されたワイヤ２１５の先端を電極パッド１０３ａ、１０３ｂ上に超音波熱圧着し、ワイヤ２１５が所定のループ形状を描くように、ワイヤ２１５の後端を対応する接続パッド２２３ａ、２２３ｃ上に超音波熱圧着する。
また、同様に、上段チップ２０５の電極パッド１０７ａ、１０７ｂと対応する接続パッド２２３ｂ、２２３ｄとの間を、ワイヤ２１７により接続する。（図１参照）。
次に、配線母基板３００の一面側に、一括モールドによって封止体２２０を形成する。
具体的には、まず、配線母基板３００をモールド装置４００に搬送する。
モールド装置４００は、図５（ａ）に示すように上型４０１と下型４０２を有する成形金型を有している。上型４０１にはキャビティ４０３が形成されており、下型４０２には配線母基板３００を搭載する凹部４０４が形成されている。
配線母基板３００は、下型４０２の凹部４０４にセットされる。
その後、上型４０１と下型４０２で配線母基板３００を型閉めすることで、図５（ｂ）に示すように、配線母基板３００の上方に所定の大きさのキャビティ４０３やゲート部４０５が形成される。本実施形態ではＭＡＰ（Mold Array Package）方式で構成されているため、キャビティ４０３は複数の製品形成部３０１を一括で覆う大きさで構成されている。
次に、下型４０２のポットに図５（ｂ）に示すレジンタブレット４０６が供給され、加熱溶融される。
次に、図５（ｃ）に示すように、溶融された封止樹脂２１１をプランジャー４０８によりゲート部４０５からエアベント４１２に向かってキャビティ４０３内に注入し、キャビティ４０３内に封止樹脂２１１を充填する。
封止樹脂２１１がキャビティ４０３に充填されると、封止樹脂２１１を所定の温度、例えば１８０℃でキュアすることで、封止樹脂２１１が硬化される。
ここで、前述のように、封止樹脂２１１にはフィラー２２０ｂが含まれているため、図７に示すように、ヒューズ開口部１１３が上段チップ２０５のエッジにかかるように積層されている場合には、フィラー２２０ｂがヒューズ開口部１１３に挟みこまれる恐れがある。
しかしながら、前述のように、上段チップ２０５は、下段チップ２０３に形成された全ての複数のヒューズ領域１１５のヒューズ開口部１１３が、上段チップ２０５から露出した状態或いは上段チップ２０５で覆われた状態となるように搭載されているため、上段チップ２０５のエッジとヒューズ開口部１１３の間へのフィラー２２０ｂの挟み込みの発生を防止でき、良好に封止樹脂２１１をキャビティ４０３内に充填することができる。
その結果、封止樹脂２１１の充填時の圧力や封止樹脂２１１の硬化収縮時に、ヒューズ開口部１１３に挟み込まれたフィラー２２０ｂがヒューズ近傍の回路或いは配線を圧迫することで発生する回路或いは配線の破壊される不良を防止でき、信頼性の高い半導体装置２００が得られる。
封止樹脂２１１が硬化されると、上型４０１と下型４０２を分離して、配線母基板３００を取り出し、所定の温度、例えば２４０℃でリフローすることで封止樹脂２１１が完全に硬化され、図５（ｄ）および図６（ａ）に示すような、配線母基板３００の封止領域を一括的に覆う封止体２２０が形成される。その後、図５（ｄ）に示すような、封止体２２０に接続されたゲート部４０５とランナー部４０９およびカル部４１０が除去される。
次に、図６（ｂ）に示すように、配線母基板３００の他面側のランド部２２５にそれぞれ半田ボール２１６を搭載する。
具体的には、例えば配線基板２０１上のランド部２２５の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール２１６を吸着孔に保持し、保持された半田ボール２１６を、フラックスを介して配線基板２０１のランド部２２５に一括搭載する。
全ての製品形成部３０１への半田ボール２１６の搭載後、配線基板２０１をリフローすることで半田ボール２１６が固定される。
次に、図６（ｃ）に示すように、封止体２２０をダイシングテープ２５１に接着し、封止体２２０及び配線母基板３００をダイシングテープ２５１に支持させる。その後、図示しないダイシングブレードを用いて、配線母基板３００及び封止体２２０をダイシングライン２３４（図６（ｂ）参照）に沿って縦横に切断する。これにより、配線母基板３００は、製品形成部３０１毎に個片化される。その後、個片化された製品形成部３０１及び封止体２２０をダイシングテープ２５１からピックアップすることで、図１に示すような半導体装置２００が得られる。
以上が半導体装置２００の製造方法の説明である。
このように、第１の実施形態によれば、半導体装置２００は、配線基板２０１と、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３と、ヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３上に搭載された上段チップ２０５を有している。
そのため、封止樹脂２１１の充填時の圧力や封止樹脂２１１の硬化収縮時に、ヒューズ開口部１１３に挟み込まれたフィラー２２０ｂがヒューズ近傍の回路或いは配線を圧迫することで発生する回路或いは配線の破壊される不良を防止でき、信頼性の高い半導体装置２００が得られる。
次に、第２の実施形態について、図８および図９を参照して説明する。
第２の実施形態は、第１の実施形態において、上段チップ２０５ａとして、下段チップ２０３とは電極パッドおよび回路の配置が異なるものを用いたものである。
なお、第２の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図８および図９に示すように、第２の実施形態に係る半導体装置２００ａは、上段チップ２０５ａが、下段チップ２０３とは電極パッドおよび回路の配置が異なっている。
具体的には、上段チップ２０５ａは平面形状が正方形であり、正方形の４辺に沿うようにそれぞれ電極パッド１０７ａ、１０７ｂ、１０７ｃ、１０７ｄを有している。
また、配線基板２０１ａの絶縁膜２２１には、開口部２３５ａ、２３５ｃの外側に、さらに開口部２３５ｅ、２３５ｆが設けられており、開口部２３５ｅ、２３５ｆには接続パッド２２３ｅ、２２３ｆが配置されている。
接続パッド２２３ｅ、２２３ｆは電極パッド１０７ｃ、１０７ｄと対向しており、ワイヤ２１８ａ、２１８ｂによって接続されているが、ワイヤ２１８ａの長さは、ワイヤ２１８ｂよりも長くなっている。
なお、上段チップ２０５ａは下段チップ２０３のヒューズ領域１１５のヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように下段チップ２０３に積層されており、図８では開口部２３５ｅ側のヒューズ開口部１１３が完全に露出しており、開口部２３５ｆ側のヒューズ開口部１１３が完全に覆われている。
このように、上段チップ２０５ａの構造は必ずしも下段チップと同じである必要はなく、この場合でも下段チップ２０３のヒューズ領域１１５のヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように下段チップ２０３に積層すれば、ヒューズ領域１１５のヒューズ開口部１１３で封止体２２０に含まれるフィラー２２０ｂが挟み込まれることを防止でき、第１の実施形態と同様の効果が得られる。
また、この構成では、封止体２２０を充填する際には、開口部２３５ｅ側（ヒューズ開口部１１３が露出した側）をゲート側とする。即ち、ワイヤ２１８ａ、２１８ｂのうち、ワイヤ長が長い方をゲート側とする。このように、ワイヤ長が長い方をゲート側とすることで、樹脂封止の際に、エアベント側での封止樹脂の巻き込みによるワイヤショートの発生を低減できる。
なお、半導体装置２００ａの製造方法については、第１の実施形態と同様であるため、説明を省略する。
このように、第２の実施形態によれば、半導体装置２００ａは、配線基板２０１ａと、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３と、ヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３上に搭載された上段チップ２０５ａを有している。
従って、第１の実施形態と同様の効果を奏する。
次に、第３の実施形態について、図１０を参照して説明する。
第３の実施形態は、第１の実施形態において、上段チップ２０５上にさらに３段目チップ２０７を設け、上段チップ２０５を、下段チップ２０３と３段目チップ２０７の間のスペーサとして用いたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１０に示すように、第３の実施形態に係る半導体装置２００ｂは、上段チップ２０５上にさらに３段目チップ２０７が設けられており、上段チップ２０５は、下段チップ２０３と３段目チップ２０７の間のスペーサとして用いられている。
この場合でも、上段チップ２０５は、下段チップ２０３の複数のヒューズ領域１１５のヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３に積層されている。
この場合、上段チップ２０５はスペーサとして用いられるため、半導体チップである必要はなく、例えばシリコン基板でもよい。
このように、下段チップ２０３に積層するチップは必ずしも一段である必要はなく、複数段のチップを積層してもよく、この場合も、下段チップ２０３に隣接して積層されたチップが、下段チップ２０３の複数のヒューズ領域１１５のヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように積層されていれば、ヒューズ領域１１５のヒューズ開口部１１３で封止体２２０に含まれるフィラーが挟み込まれることを防止できる。
なお、半導体装置２００ｂの製造方法については、第１の実施形態と同様であるため、説明を省略する。
このように、第３の実施形態によれば、半導体装置２００ｂは、配線基板２０１ａと、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３と、ヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３上に搭載された上段チップ２０５を有している。
従って、第１の実施形態と同様の効果を奏する。
次に、第４の実施形態について、図１１および図１２を参照して説明する。
第４の実施形態は、第１の実施形態において、エアベント側に位置するヒューズ領域を、上段チップ２０５ｂで完全に覆われる状態、または完全に露出される状態になるように積層している。
なお、第４の実施形態において、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１１および図１２に示すように、第４の実施形態に係る半導体装置２００ｂは、配線基板２０１上に、下段チップ２０３ｂと上段チップ２０５ｂが積層されている。２つのメモリチップは略長方形の板形状で、一面に所定の所定回路が形成されている。また、メモリチップの一面に、それぞれの短辺に沿って複数の電極パッド１０３ａ、１０３ｂおよび電極パッド１０７ａ、１０７ｂが配置されている。
下段チップ２０３ｂと上段チップ２０５ｂは表面にヒューズ領域１１５ａがその長辺に沿って複数設けられており、上段チップ２０５ｂは一方の短辺側のみがヒューズ領域１１５ａを、上段チップ２０５ｂで完全に覆われる状態、または完全に露出される状態になるように積層している。
このような構造とする理由は以下の通りである。
前述のように、上段チップ２０５ｂは、下段チップ２０３ｂのヒューズ領域１１５ａのヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように下段チップ２０３ｂに積層するのが望ましい。
一方で、ヒューズ領域１１５ａの配置や上段チップ２０５ｂのチップサイズの関係で、ヒューズ領域１１５ａの全てが、上段チップ２０５ｂで完全に覆われる状態、または完全に露出される状態となるように、上段チップ２０５ｂを下段チップ２０３ｂに積層するのが困難になる場合がある。
例えば、図１１では、ヒューズ領域１１５ａの間隙の間同士の距離と、上段チップ２０５ｂの短辺の長さが合わないため、上段チップ２０５ｂをどのように配置しても、一方の長辺の直下にヒューズ領域１１５ａが配置されることになる。
しかしながら、この場合には、モールド時に封止体２２０の巻き込みによりフィラー２２０ｂの挟み込みが発生し易い、エアベント側に位置するヒューズ領域１１５ａを、上段チップ２０５ｂで完全に覆われる状態、または完全に露出される状態になるように積層することで、フィラー２２０ｂの挟み込みの発生を防止できる。
なお、封止体２２０の注入方向に垂直なワイヤであるワイヤ２１７は、モールド時の樹脂の流動によりエアベント側に向かって撓む構成となるため、半導体装置２００ｃとしては、ワイヤ２１７の撓み方向に位置する側の下段チップ２０３ｂのヒューズ領域１１５ａが、上段チップ２０５ｂで完全に覆われる状態、又は完全に露出する状態で構成されているということも可能である。
また、下段チップ２０３ｂと上段チップ２０５ｂの一方の短辺は、他の短辺側と比べて、配置される電極パッド数が多いか、あるいは、より狭いピッチで電極パッド１０３ａ、１０３ｂおよび電極パッド１０７ａ、１０７ｂが配置されている。
例えば、図１１では、電極パッド１０３ａの方が電極パッド１０３ｂよりもピッチが狭く、電極パッド１０７ａの方が電極パッド１０７ｂよりもピッチが狭い。また、電極パッド１０３ａ、１０３ｂ、１０７ａ、１０７ｂに対応する接続パッド２２３ａ、２２３ｂ、２２３ｃ、２２３ｄも同様である。即ち、接続パッド２２３ａの方が接続パッド２２３ｃよりもピッチが狭く、接続パッド２２３ｂの方が接続パッド２２３ｄよりもピッチが狭い。
このような構造とすることにより、下段チップ２０３ｂのパッド数の多い側からパッド数の少ない側に向かって封止樹脂を流すことにより、モールド時の封止体２２０の巻き込みによるワイヤショートやワイヤ流れの発生を抑制することができる。
例えば、図１１ではＣ側がゲート側、Ｃ’側がエアベント側となる。そのため、図１１においては、エアベント側となるＣ’側のヒューズ領域１１５ａが、上段チップ２０５ｂで完全に覆われる状態、又は完全に露出する状態で構成される。また上段チップ２０５ｂのオーバーハング部が、樹脂の注入方向に沿って配置される構成となるため、オーバーハング部下へのボイドの発生を抑制できる。
このように、第４の実施形態によれば、半導体装置２００ｂは、配線基板２０１ａと、配線基板２０１の一方の面上に搭載され、複数のヒューズ開口部１１３を有する下段チップ２０３ｂと、エアベント側のヒューズ開口部１１３の全てが、完全に覆われる状態、又は完全に露出される状態となるように、下段チップ２０３ｂ上に搭載された上段チップ２０５ｂを有している。
従って、第１の実施形態と同様の効果を奏する。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
一面に複数の接続パッドが形成された配線基板と、
平面形状が長方形の板状で、一面の短辺に沿って複数の電極パッドが形成され、前記配線基板の一面上に搭載された下段チップと、
前記複数の接続パッドと前記複数の電極パッドとを電気的に接続する複数のボンディングワイヤと、
平面形状が四角形状で、その中心が、前記下段チップの中心に対して、前記下段チップの長辺の延在方向にシフトするように、前記下段チップ上に隣接して積層された上段チップと、
前記下段チップ、前記複数のボンディングワイヤ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、を有する半導体装置。
（付記２）
前記下段チップは、複数のヒューズ領域と、前記複数の電極パッドと前記複数のヒューズ領域を露出する開口部を有する保護膜が形成されており、
前記上段チップの端辺が、少なくとも前記下段チップの中心よりエアベント側に配置された前記複数のヒューズ領域の開口部の上方に配置されないようにすると共に、前記上段チップの中心が前記下段チップの中心から前記下段チップの長辺の延在方向にシフトして、前記下段チップ上に積層される、付記１に記載の半導体装置。
（付記３）
前記下段チップは、複数のヒューズ領域と、前記複数の電極パッドと前記複数のヒューズ領域を露出する開口部を有する保護膜が形成されており、
前記上段チップは、前記複数のヒューズ領域の開口部の全てが、完全に覆われる状態、又は完全に露出される状態となるように、前記下段チップ上に積層される、付記１に記載の半導体装置。
（付記４）
前記上段チップは、シリコン基板である、付記１に記載の半導体装置。
（付記５）
前記上段チップは、半導体チップである、付記１に記載の半導体装置。
（付記６）
前記封止体は、フィラーを含有する樹脂である、付記１に記載の半導体装置。
（付記７）
前記複数のヒューズ領域の開口部は、平面形状が長辺を有する長方形または長穴形状であり、前記長辺が前記下段チップの短辺に沿うように設けられている、付記２に記載の半導体装置。
（付記８）
前記複数のヒューズ領域の開口部は、前記下段チップの長辺に沿うように配列されており、前記上段チップのエアベント側の辺が、前記下段チップの中心よりエアベント側に配置された前記複数のヒューズ領域の開口部の間に配置されている、付記２に記載の半導体装置。
（付記９）
前記上段チップは、平面形状が長方形の板状であり、前記上段チップの短辺が前記下段チップの長辺と対向するように配置されている、付記１に記載の半導体装置。
（付記１０）
前記下段チップは、前記長方形の短辺に沿って設けられ、前記配線基板と接続するための１対の電極パッドを有し、
１対の電極パッドは互いに間隔が異なり、
前記エアベント側は、１対の前記電極パッドのうち、間隔が広い方が設けられた側である、付記１に記載の半導体装置。
（付記１１）
前記配線基板は、１対の前記電極パッドに対応する１対の接続パッドを有し、
１対の電極パッドは互いに間隔が異なり、
前記エアベント側は、１対の前記接続パッドのうち、間隔が広い方が設けられた側である、付記１に記載の半導体装置。
（付記１２）
前記上段チップ上に設けられた３段目チップを有する、付記１に記載の半導体装置。
（付記１３）
前記上段チップは、複数のヒューズ領域と、前記複数の電極パッドと前記複数のヒューズ領域を露出する開口部を有する保護膜が形成されている、付記１に記載の半導体装置。
（付記１４）
前記上段チップは、前記エアベント側の前記複数のヒューズ領域の開口部の全てが、完全に覆われる状態となるように、前記下段チップ上に積層される、付記１に記載の半導体装置。
（付記１５）
前記上段チップは、前記エアベント側の前記複数のヒューズ領域の開口部の全てが、完全に覆われる状態となるように、前記下段チップの中心からシフトした位置に積層される、付記１４に記載の半導体装置。
（付記１６）
配線基板と、
前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、
前記複数のヒューズ開口部の全てが、完全に覆われる状態、又は完全に露出される状態となるように、前記下段チップ上に積層された上段チップと、
前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、
を有する半導体装置。
（付記１７）
前記上段チップは、シリコン基板または半導体チップであることを特徴とする付記１６に記載の半導体装置。
（付記１８）
前記上段チップ上に設けられた３段目チップを有する、付記１６に記載の半導体装置。
（付記１９）
配線基板と、
前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、
前記下段チップ上に積層され、互いに対向する２つの辺を有する上段チップと、
前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、
を有し、
前記下段チップは、
前記上段チップの前記２つの辺のうち、一方の辺側の前記複数のヒューズ開口部の全てが、完全に前記上段チップに覆われる状態、又は完全に露出される状態となるように構成されている、半導体装置。
（付記２０）
前記一方の辺側は、前記封止体を形成する際に前記封止体が注入される辺側と逆側の辺である、半導体装置。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、本実施形態では、２つの半導体チップを積層する場合について説明したが、それぞれの半導体チップに対して、上段の半導体チップが、下段の半導体チップの複数のヒューズ領域の開口部の全てが、完全に覆われる状態、又は完全に露出される状態となるように、積層することで、３段以上に半導体チップを積層した半導体装置に適用しても良い。
また本実施形態では、本発明を、２つのメモリチップを有する半導体装置に適用した場合について説明したが、下段の半導体チップがヒューズ領域の開口部を有する半導体チップであれば、ロジックチップとメモリチップ等、どのような半導体チップの組合せでも良い。
１０３ａ、１０３ｂ、１０７ａ、１０７ｂ ：電極パッド
１０５ ：接着部材
１１１ ：パッド開口部
１１３ ：ヒューズ開口部
１１５、１１５ａ、１２１ ：ヒューズ領域
２００、２００ａ、２００ｂ、２００ｃ ：半導体装置
２０１ ：配線基板
２０３ ：下段チップ
２０５、２０５ａ、２０５ｂ ：上段チップ
２１１ ：封止樹脂
２１５ ：ワイヤ
２１６ ：半田ボール
２１７、２１８ａ、２１８ｂ ：ワイヤ
２１９ ：絶縁基材
２２０ ：封止体
２２０ａ ：絶縁性樹脂
２２０ｂ ：フィラー
２２１ ：絶縁膜
２２２ ：保護膜
２２３ａ、２２３ｂ、２２３ｃ、２２３ｄ、２２３ｅ、２２３ｆ：接続パッド
２２５ ：ランド部
２３４ ：ダイシングライン
２３５ａ、２３５ｂ、２３５ｃ、２３５ｄ、２３５ｅ、２３５ｆ ：開口部
２５１ ：ダイシングテープ
３００ ：配線母基板
３０１ ：製品形成部
４００ ：モールド装置
４０１ ：上型
４０２ ：下型
４０３ ：キャビティ
４０４ ：凹部
４０５ ：ゲート部
４０６ ：レジンタブレット
４０８ ：プランジャー
４０９ ：ランナー部
４１０ ：カル部
４１２ ：エアベント

Claims (5)

  1. 配線基板と、
    前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、
    前記複数のヒューズ開口部の全てが、完全に覆われる状態、又は完全に露出される状態となるように、前記下段チップ上に積層された上段チップと、
    前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、
    を有する半導体装置。
  2. 前記上段チップは、シリコン基板または半導体チップであることを特徴とする請求項１に記載の半導体装置。
  3. 前記上段チップ上に設けられた３段目チップを有する、請求項１または２のいずれか一項に記載の半導体装置。
  4. 配線基板と、
    前記配線基板の一面上に搭載され、複数のヒューズ開口部を有する下段チップと、
    前記下段チップ上に積層され、互いに対向する２つの辺を有する上段チップと、
    前記下段チップ及び前記上段チップを覆うように、前記配線基板の一面に形成された封止体と、
    を有し、
    前記下段チップは、
    前記上段チップの前記２つの辺のうち、一方の辺側の前記複数のヒューズ開口部の全てが、完全に前記上段チップに覆われる状態、又は完全に露出される状態となるように構成されている、半導体装置。
  5. 前記一方の辺側は、前記封止体を形成する際に前記封止体が注入される辺側と逆側の辺である、請求項４記載の半導体装置。
JP2012177791A 2012-08-10 2012-08-10 半導体装置 Withdrawn JP2014036179A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012177791A JP2014036179A (ja) 2012-08-10 2012-08-10 半導体装置
US13/748,218 US9117741B2 (en) 2012-08-10 2013-01-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012177791A JP2014036179A (ja) 2012-08-10 2012-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2014036179A true JP2014036179A (ja) 2014-02-24

Family

ID=50065587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012177791A Withdrawn JP2014036179A (ja) 2012-08-10 2012-08-10 半導体装置

Country Status (2)

Country Link
US (1) US9117741B2 (ja)
JP (1) JP2014036179A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI522012B (zh) * 2013-11-19 2016-02-11 碩頡科技股份有限公司 整合式光源驅動電路及應用其之光源模組
JP6991014B2 (ja) 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) * 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
JP2004022982A (ja) * 2002-06-19 2004-01-22 Mitsubishi Electric Corp 積層型半導体装置
JP3689694B2 (ja) * 2002-12-27 2005-08-31 松下電器産業株式会社 半導体装置及びその製造方法
JP2005150647A (ja) * 2003-11-20 2005-06-09 Renesas Technology Corp 半導体装置及びその製造方法
JP2006054359A (ja) 2004-08-13 2006-02-23 Fujitsu Ltd 半導体装置
WO2010106732A1 (ja) * 2009-03-17 2010-09-23 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
US20140042589A1 (en) 2014-02-13
US9117741B2 (en) 2015-08-25

Similar Documents

Publication Publication Date Title
US8247896B2 (en) Stacked semiconductor device and fabrication method for same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7772687B2 (en) Multiple electronic component containing substrate
WO2014042165A1 (ja) 半導体装置および半導体装置の製造方法
US20110115085A1 (en) Semiconductor device and method of fabricating the same
US20130137217A1 (en) Method of manufacturing semiconductor device
JP2012104790A (ja) 半導体装置
US10825774B2 (en) Semiconductor package
JP2013239660A (ja) 半導体装置及びその製造方法
WO2014156921A1 (ja) 半導体装置
JP5667381B2 (ja) 半導体装置及びその製造方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
JP2011228603A (ja) 半導体装置の製造方法および半導体装置
JP2014167973A (ja) 半導体装置およびその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
JP2014036179A (ja) 半導体装置
JP2010263108A (ja) 半導体装置及びその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2014204082A (ja) 半導体装置の製造方法
JP2010251547A (ja) 半導体装置及びその製造方法
JP2014082302A (ja) 半導体装置
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
JP2016025198A (ja) 半導体装置の製造方法
JP2016062985A (ja) 半導体装置の製造方法
TW202234642A (zh) 層疊封裝結構及其製法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20141224