JP2011228603A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2011228603A
JP2011228603A JP2010099436A JP2010099436A JP2011228603A JP 2011228603 A JP2011228603 A JP 2011228603A JP 2010099436 A JP2010099436 A JP 2010099436A JP 2010099436 A JP2010099436 A JP 2010099436A JP 2011228603 A JP2011228603 A JP 2011228603A
Authority
JP
Japan
Prior art keywords
wire
wire group
semiconductor chip
group
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010099436A
Other languages
English (en)
Inventor
Naohiro Handa
直博 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2010099436A priority Critical patent/JP2011228603A/ja
Priority to US12/898,198 priority patent/US8610288B2/en
Publication of JP2011228603A publication Critical patent/JP2011228603A/ja
Priority to US14/094,941 priority patent/US9177941B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 注入された樹脂によるワイヤ流れやワイヤショートを防止可能な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、半導体チップ１０９を配線基板１００上に搭載し、配線基板１００と半導体チップ１０９とを、第１のワイヤ群１２０と、前記第１のワイヤ群よりもワイヤ長が短い第２のワイヤ群１１８とを張設して接続し、第１のワイヤ群１２０から第２のワイヤ群１１８に向けて封止樹脂３０７を注入して半導体チップ１０９、第１のワイヤ群１２０、第２のワイヤ群１１８を覆う封止体４０１を形成する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
従来、ＢＧＡ（Ball Grid Array）型の半導体装置の製造方法としては、複数の製品形成部を有する配線基板を準備し、製品形成部のそれぞれに半導体チップを搭載し、配線基板上の複数の製品形成部を一体的に覆う封止体を形成し、配線基板を個々の製品形成部毎に分割するＭＡＰ（Mold Array Process）方式が用いられていた（特許文献１、特許文献２）。
特開２００１−４４２２９号公報 特開２００１−４４３２４号公報
しかしながら、ＭＡＰ方式の半導体装置の製造方法では、ゲートから半導体チップの一辺に垂直な方向で封止樹脂を注入するため、半導体チップを構成する辺のうち、樹脂を注入する側の一辺と対向する他辺側（エアベント側）で巻き込みが発生し、樹脂を注入する辺側よりも他辺側が樹脂の流速が早くなる。
そのため、他辺側に張設されているワイヤが、注入された樹脂の押圧によりワイヤ流れを生じたり、或いはワイヤ同士が接触してショートしたりする恐れがあった。
本発明は、このような問題に鑑みてなされたもので、その目的は、注入された樹脂によるワイヤ流れやワイヤショートを防止可能な半導体装置の製造方法を提供することにある。
前述した目的を達成するために、本発明の第１の態様は、（ａ）少なくとも１つの半導体チップを有する半導体チップ群を配線基板上に搭載し、（ｂ）前記配線基板と、前記半導体チップ群とを、第１のワイヤ群と、前記第１のワイヤ群よりもワイヤ長が短い第２のワイヤ群とを張設して接続し、（ｃ）前記第１のワイヤ群から前記第２のワイヤ群に向けて封止樹脂を注入して前記第１の半導体チップ、前記第１のワイヤ群、前記第２のワイヤ群を覆う封止体を形成する、半導体装置の製造方法である。
本発明の第２の態様は、配線基板と、前記配線基板上に搭載され、少なくとも１つの半導体チップを有する半導体チップ群と、前記配線基板と半導体チップ群とを接続するように張設された第１のワイヤ群と、第２のワイヤ群と、前記半導体チップ群、前記第１のワイヤ群、前記第２のワイヤ群を覆う封止体と、を有し、前記第２のワイヤ群は前記第１のワイヤ群よりもワイヤ長が短い、半導体装置である。
本発明によれば、注入された樹脂によるワイヤ流れやワイヤショートを防止可能な半導体装置の製造方法を提供することができる。
第１の実施形態に係る半導体装置を示す平面図（上面図）であって、封止体は透明に表している。 図１の２−２断面図である。 第１の実施形態の半導体装置の製造に用いる配線基板の概略構成を示す図である。 図３の４−４断面図である。 ワイヤボンディングの手順を説明するための平面図である。 図５の６−６断面図である。 第１の実施形態に係る半導体装置の封止に用いる成型装置（トランスファモールド装置）の概略構成を示す断面図である。 封止の手順を説明するための断面図である。 封止の手順を説明するための断面図である。 第１の実施形態の中間構造体を示す平面図である。 図１０の１１−１１断面図である。 ボールマウントの手順を説明するための平面図である。 図１２の１３−１３断面図である。 基板ダイシングの手順を説明するための平面図である。 図１４の１５−１５断面図である。 第２の実施形態に係る半導体装置を示す平面図（上面図）であって、封止体は透明に表している。 図１６の１７−１７断面図である。 第３の実施形態に係る半導体装置を示す平面図（上面図）であって、封止体は透明に表している。 図１８の１９−１９断面図である。 第４の実施形態に係る半導体装置を示す平面図（上面図）であって、封止体は透明に表している。 図２０の２１−２１断面図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
まず、図１および図２を参照して、本発明の第１の実施形態に係る半導体装置７００の概略構成を説明する。
図１および図２に示すように、半導体装置７００は、平面形状が多角形（ここでは四角形）の板状の配線基板１００と、配線基板１００の一方の面に接着剤あるいはＤＡＦ（Die Attached Film）等の接着部７０１を介して搭載された多角形（ここでは四角形）の半導体チップ１０９とを有している。
半導体チップ１０９は、シリコンやゲルマニウムなどの材料からなる基板の一面に、例えばマイクロプロセッサ等のような論理回路またはＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）等のような記憶回路等を備えており、表面（接着面と反対側の面）には、電極パッド１１２を有している。
なお、電極パッド１１２を除く、半導体チップ１０９の表面には図示しないパッシベーション膜が形成され、回路形成面を保護している。
また、図１では半導体チップ１０９は１つのチップのみが配線基板１００に搭載され、単体で半導体チップ群８００を構成しているが、半導体チップ群８００は後述するように複数のチップを有する構造でもよい。
配線基板１００は、半導体チップ１０９が設けられた面側に設けられた接続パッド１０３、他の面側に設けられたランド１０４、および、接続パッド１０３とランド１０４を接続する内部配線１０５を有している。
配線基板１００は、例えばガラスエポキシ基材で構成されている。
ランド１０４上には半導体装置７００を他の装置と接続するための半田ボール５００が外部端子（バンプ電極）として設けられており、接続パッド１０３と電極パッド１１２はワイヤ１１０によって電気的に接続されている。
即ち、半導体チップ１０９は、電極パッド１１２、ワイヤ１１０、接続パッド１０３、内部配線１０５、ランド１０４を介して半田ボール５００と接続されている。
なお、配線基板１００の表面には図示しない配線パターンが形成され、接続パッド１０３、ランド１０４が設けられた領域以外の領域はソルダーレジスト等の図示しない絶縁膜で覆われている。
さらに、半導体装置７００は、少なくとも半導体チップ１０９、接続パッド１０３、電極パッド１１２、ワイヤ１１０を覆うように封止体４０１が設けられている。
封止体４０１は例えばエポキシ樹脂等の絶縁性の熱硬化樹脂であり、半導体チップ１０９や、電気的接続部位である接続パッド１０３、電極パッド１１２、ワイヤ１１０を保護している。
ここで、ワイヤ１１０、配線基板１００、半導体チップ１０９の配置形状について説明する。
前述のように半導体チップ１０９は平面形状が四角形であり、図１に示すように辺１１６ａ（第１の辺）、１１６ｂ、１１６ｃ（第２の辺）、１１６ｄを有している。
また、配線基板１００も平面形状が四角形であり、図１に示すように辺１１４ａ（第３の辺）、１１４ｂ、１１４ｃ（第４の辺）、１１４ｄを有している。
電極パッド１１２は辺１１６ａ、１１６ｂ、１１６ｃ、１１６ｄに沿って設けられており、接続パッド１０３も辺１１４ａ、１１４ｂ、１１４ｃ、１１４ｄに沿って設けられている。
ワイヤ１１０は辺１１６ａ、１１６ｂ、１１６ｃ、１１６ｄを跨ぐようにして設けられている。
ここで、互いに対向する辺１１６ａ、１１６ｃをそれぞれ跨ぐように設けられた第１のワイヤ群１２０と第２のワイヤ群１１８を見ると、第２のワイヤ群１１８の方が第１のワイヤ群１２０よりもワイヤ長が短くなっている。
詳細は後述するが、このように対向する辺を跨ぐワイヤの一方を他方よりも短くし、封止体４０１を形成する際に、ワイヤ長の長い方から短い方に向けて樹脂を注入することにより、注入された樹脂によるワイヤ流れやワイヤショートを防止できる。
一方、半導体チップ１０９は、辺１１４ａ、１１４ｂ、１１４ｃ、１１４ｄが、配線基板１００の辺１１６ａ、１１６ｂ、１１６ｃ、１１６ｄにそれぞれ対応するように設けられているが、辺１１４ｃと辺１１６ｃの最短距離１２２の方が、辺１１４ａと辺１１６ａの最短距離１２４よりも短くなるように配置されている。
半導体チップ１０９をこのような位置に配置することにより、第２のワイヤ群１１８の方が第１のワイヤ群１２０よりもワイヤ長が短くなるように配線できる。
以上が半導体装置７００の構造の概略である。
次に、半導体装置７００の製造方法について、図１〜図１５を参照して説明する。
最初に、図３および図４に示すような配線基板１００を準備する。
図３および図４に示すように、配線基板１００は、例えば０．２ｍｍ厚のガラスエポキシ配線基板であり、図３に示すようにマトリックス状に配置された複数の製品形成部１０１を有している。マトリックス状に配置された複数の製品形成部１０１は、例えば４×４で１６個の２つのエリア１０２ａ、１０２ｂをそれぞれ構成している。複数の製品形成部１０１は、それぞれ図１、図２に示す半導体装置７００の１個分の配線基板１００に相当する部分であり、前述した接続パッド１０３、ランド１０４、内部配線１０５（図３および図４では図示せず）等が形成されている。
また、製品形成部１０１がマトリックス状に配置されたエリア１０２ａ、１０２ｂの周囲には枠部１０６が配置されている。枠部１０６には所定の間隔で位置決め孔１０７が設けられ、搬送・位置決めが可能に構成されている。また、製品形成部１０１間はダイシングライン１０８となる。
次に、配線基板１００上に半導体チップ１０９を配置する。
具体的には、まず、配線基板１００を、接続パッド１０３が上になるように図示しないダイボンディング装置に載置する。
配線基板１００の載置が完了すると、図示しないダイボンディング装置を用いて接着部７０１の上に半導体チップ１０９を載置したのち、加熱等により接着部７０１を硬化させてダイボンディングを完了する。
なお、半導体チップ１０９を載置する際は、図１に示すように、辺１１４ｃと辺１１６ｃの最短距離１２２の方が、辺１１４ａと辺１１６ａの最短距離１２４よりも短くなるような位置に半導体チップ１０９を載置する。
半導体チップ１０９の載置が完了すると、配線基板１００を図示しないワイヤボンディング装置に載置する。
配線基板１００の載置が完了すると、図示しないワイヤボンディング装置により、ワイヤ１１０の一端を電極パッド１１２（図１参照）に超音波熱圧着により接続し、その後、所定のループ形状を描きながら他端を接続パッド１０３上に超音波熱圧着により接続する（図５、図６参照）。
この際、第２のワイヤ群１１８の方が第１のワイヤ群１２０よりもワイヤ長が短くなるようにワイヤ１１０を接続する（図１、図２参照）。
次に、半導体チップ１０９を載置した配線基板１００を成型装置３００に載置する。
成型装置３００は、図７に示すように、上型３０１と下型３０２からなる成形金型を有している。上型３０１の下型３０２との対向面にはキャビティ３０３が形成されており、下型３０２の上型３０１との対向面には配線基板１００を搭載する凹部３０４が形成されている。
ワイヤボンディングの完了した配線基板１００（図５参照）は、図８に示すように、下型３０２の凹部３０４（図７参照）にセットされる。
この際、第２のワイヤ群１１８がエアベント３１２側に、第１のワイヤ群１２０がゲート３０５側を向くように配線基板１００をセットする。
次に、図８に示すように、上型３０１と下型３０２で配線基板１００を型閉めする。本実施形態では、ＭＡＰ方式で構成されているため、キャビティ３０３は複数の製品形成部１０１を一括で覆う大きさで構成されている。また、本実施形態ではキャビティ３０３はエリア１０２ａ、１０２ｂに対応するように２つに分割して配置されている。次に、下型３０２のポットにタブレット３０６（レジンタブレット）が供給され、加熱溶融される。
次に、図９に示すように、溶融された封止樹脂３０７をプランジャー３０８によりゲート３０５からキャビティ３０３（図８参照）内に注入する。
この際、溶融された封止樹脂３０７は、第１のワイヤ群１２０側から第２のワイヤ群１１８側、即ちワイヤ長の長い方から短い方に向けて樹脂が注入されるため、注入された樹脂によるワイヤ流れやワイヤショートを防止できる。
なお、封止樹脂３０７の注入時には、ゲート３０５側のワイヤ１１０は左右に広がるように樹脂が充填されるため、ゲート３０５側にワイヤ長が長い方のワイヤ群を配置しても、ワイヤショートを生じることなく、ゲート３０５から封止樹脂３０７を注入できる。
キャビティ３０３内に封止樹脂３０７を充填した後、所定の温度、例えば１８０℃でキュアすると、封止樹脂３０７が硬化され、封止体４０１（図２参照）が形成される。
その後、成型装置３００（成型金型）から、配線基板１００を取り出し、所定の温度、例えば２４０℃でリフローすることで封止体４０１が完全に硬化される。
このようにして、図１０及び図１１に示すような、配線基板１００の製品形成部１０１の２つのエリア１０２ａ、１０２ｂ（図３参照）に、２つの封止体４０１ａ、４０１ｂが形成された半導体装置の中間構造体４００が形成される。また、中間構造体４００の封止体４０１ａ、４０１ｂに接続されたゲート３０５とランナー３０９及びカル３１０の封止樹脂３０７は除去される。
次に、図１２及び図１３に示すように、配線基板１００のランド１０４上に、半田ボール５００を搭載し、外部端子となるバンプ電極を形成する。
具体的には、配線基板１００上のランド１０４の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、半田ボール５００を吸着孔に保持し、保持された半田ボール５００を、フラックスを介して配線基板１００のランド１０４に一括搭載する。
全ての製品形成部１０１への半田ボール５００の搭載後、配線基板１００をリフローすることでバンプ電極（外部端子）が形成される。
次に、半田ボール５００の搭載された配線基板１００を図示しない基板ダイシング装置に載置する。
配線基板１００の載置が完了すると、図１４及び図１５に示すように、配線基板１００をダイシングライン１０８（図３参照）で切断し、製品形成部１０１毎に分離する（製品形成部１０１は図３参照）。具体的には、配線基板１００の封止体４０１ａ、４０１ｂ側をダイシングテープ６００に図示しない接着層を介して接着し、ダイシングテープ６００によって配線基板１００を支持する。その後、配線基板１００を図示しないダイシング装置のダイシングブレードにより縦横にダイシングライン１０８を切断して製品形成部１０１毎に切断分離する。切断分離後、切断分離された個々の製品形成部１０１をダイシングテープ６００からピックアップすることで、図１および図２に示すような半導体装置７００が得られる。
このように、第１の実施形態によれば、半導体装置７００は半導体チップ１０９の互いに対向する辺１１６ａ、１１６ｃをそれぞれ跨ぐように設けられた第１のワイヤ群１２０と第２のワイヤ群１１８を有し、第２のワイヤ群１１８の方が第１のワイヤ群１２０よりもワイヤ長が短くなるように構成されており、製造の際は、第１のワイヤ群１２０側から第２のワイヤ群１１８側に向けて封止樹脂３０７を注入して封止体４０１を形成する。
そのため、封止樹脂３０７の注入時に、エアベント３１２側での封止樹脂３０７の巻き込みにより封止樹脂３０７の流速が早くなっても、ワイヤ流れ及びワイヤショートの発生を防止できる。
次に、第２の実施形態について図１６および図１７を参照して説明する。
第２の実施形態は第１の実施形態において、複数の半導体チップを配線基板上に搭載して半導体チップ群８００ａを構成したものである。
なお、第２の実施形態においては、第１の実施形態と同様の機能を果たす要素については同一の番号を付し、主に第１の実施形態と異なる部分について説明する。
図１６および図１７に示すように、半導体装置７００ａは、配線基板１００上に下側半導体チップ１０９ａが搭載されている。
配線基板１００は辺１１４ａと辺１１４ｃに沿ってそれぞれ配置された接続パッド１６７ａ、１６７ｃを有している。
配線基板１００はさらに、辺１１４ａと辺１１４ｃに沿うようにして、かつ接続パッド１６７ａ、１６７ｃよりも外周側に配置された接続パッド１６９ａ、１６９ｃを有している。
下側半導体チップ１０９ａは平面形状が四角形であり、辺１３１ａ〜１３１ｄを有している。
一方、下側半導体チップ１０９ａは、辺１３１ａ、１３１ｃに沿うようにそれぞれ電極パッド１７３ａ、１７３ｃが設けられており、電極パッド１７３ａ、１７３ｃはワイヤ１１０ａでそれぞれ接続パッド１６７ａ、１６７ｃと接続されている。
下側半導体チップ１０９ａにはＤＡＦ等の接着部７０１を介して上側半導体チップ１０９ｂが積層配置されており、下側半導体チップ１０９ａと上側半導体チップ１０９ｂで半導体チップ群８００ａを構成している。
上側半導体チップ１０９ｂは、下側半導体チップ１００ａより小さいチップサイズで構成されており、下側半導体チップ１００ａの電極パッド１７３ａ、１７３ｃが露出されるように、下側半導体チップ１０９ａ上に上側半導体チップ１０９ｂが配置される。
上側半導体チップ１０９ｂも平面形状が四角形であり、辺１３３ａ〜１３３ｄは、それぞれ下側半導体チップ１００ａの辺１３１ａ〜１３１ｄと対応するように設けられている。
また、上側半導体チップ１０９ｂは、辺１３３ａ（第１の辺）および辺１３３ｃ（第２の辺）に沿ってそれぞれ電極パッド１７１ａ、１７１ｃが設けられている。
電極パッド１７１ａ、１７１ｃは、電極パッド１７１ａの配置間隔１５３よりも、電極パッド１７１ｃの配置間隔１５１の方が広くなるように設けられている。
電極パッド１７１ａと接続パッド１６９ａは第１のワイヤ群１３５で接続されており、電極パッド１７１ｃと接続パッド１６９ｃは第２のワイヤ群１３７で接続されている。そのため、第２のワイヤ群１３７のワイヤ間隔の方が、第１のワイヤ群１３５のワイヤ間隔よりも広くなっている。
このように、電極パッド１７１ａの配置間隔１５３よりも、電極パッド１７１ｃの配置間隔１５１の方が広くなるように構成することにより、第１のワイヤ群１３５のワイヤ間隔よりも第２のワイヤ群１３７のワイヤ間隔が広くなり、よりワイヤショートが生じにくくなる。
また、上側半導体チップ１０９ｂは、辺１３３ｃと配線基板１００の辺１１４ｃの最短距離１２２ｂの方が、辺１３３ａと辺１１４ａの最短距離１２４ｂよりも短くなるように配置されている。また、辺１３３ｃと下側半導体チップ１０９ａの辺１３１ｃの最短距離１２２ａの方が、辺１３３ａと辺１３１ａの最短距離１２４ａよりも短くなるように配置されている。
このように構成することにより、第１の実施形態と同様に、第１のワイヤ群１３５よりも第２のワイヤ群１３７の方がワイヤ長を短くできる。
一方、下側半導体チップ１０９ａのワイヤ１１０ａは、上側半導体チップ１０９ｂのワイヤ１１０ｂと比べてワイヤ長が短くなっており、上側半導体チップ１０９ｂのワイヤ１１０ａと比べてワイヤショートのリスクが小さいため、ワイヤ長は等長となるように構成している。
第２の実施形態においては、封止樹脂３０７の注入の際は、ワイヤショートのリスクが影響の大きい上側半導体チップ１０９ｂのワイヤ１１０ｂの配置を考慮して、封止樹脂３０７の注入方向が選定される。
具体的には、封止樹脂３０７の注入の際は、第２のワイヤ群１３７がエアベント３１２側を、第１のワイヤ群１３５がゲート３０５側をそれぞれ向くように成型装置３００にセットされ、第１のワイヤ群１３５側から第２のワイヤ群１３７側に向けて封止樹脂３０７が注入される。
このように、複数の半導体チップを搭載したＭＣＰ（Multi Chip Package）型の半導体装置７００ａであっても、第１の実施形態と同様に、半導体装置７００ａは大型化することなく、封止樹脂３０７の注入時に、エアベント３１２側での封止樹脂３０７の巻き込みにより封止樹脂３０７の流速が早くなっても、ワイヤ流れ及びワイヤショートの発生を低減できる。
また封止樹脂３０７の注入時に、ゲート３０５側のワイヤは左右に広がるように封止樹脂３０７が充填されるため、第１の実施形態と同様に、ゲート３０５側にワイヤ長が長い方のワイヤ群である第１のワイヤ群１３５を配置することで、ゲート３０５側が長いワイヤであってもワイヤショートすることなく、ゲート３０５から封止樹脂３０７を注入できる。
このように、第２の実施形態によれば、半導体装置７００ａは上側半導体チップ１０９ｂの互いに対向する辺１３３ａ、１３３ｃをそれぞれ跨ぐように設けられた第１のワイヤ群１３５と第２のワイヤ群１３７を有し、第２のワイヤ群１３７の方が第１のワイヤ群１３５よりもワイヤ長が短くなるように構成され、製造の際は、第１のワイヤ群１３５側から第２のワイヤ群１３７側に向けて封止樹脂３０７を注入して封止体４０１を形成する。
従って、第１の実施形態と同様の効果を奏する。
また、第２の実施形態によれば、半導体装置７００ａは配線基板１００上に下側半導体チップ１０９ａと上側半導体チップ１０９ｂが積層されており、下側半導体チップ１０９ａと上側半導体チップ１０９ｂで半導体チップ群８００ａを構成している。
そのため、第２の実施形態は、ＭＣＰ型の半導体装置に適用できる。
さらに、第２の実施形態によれば、電極パッド１７１ａの配置間隔１５３よりも、電極パッド１７１ｃの配置間隔１５１の方が広くなるように構成することにより、第１のワイヤ群１３５の配置間隔よりも第２のワイヤ群１３７の配置間隔が広くなっている。
そのため、第１の実施形態と比べてよりワイヤショートの発生を低減することができる。
次に、第３の実施形態に係る半導体装置７００ｂについて、図１８および図１９を参照して説明する。
第３の実施形態は、第１の実施形態において、第１のワイヤ群１２０を構成するワイヤ１１０よりも第２のワイヤ群１１８を構成するワイヤ１１０ｃの線径を大きくしたものである。
なお、第３の実施形態において、第１の実施形態と同様の機能を果たす要素には同一の番号を付し、説明を省略する。
図１８および図１９に示すように、半導体装置７００ｂは、第１のワイヤ群１２０を構成するワイヤ１１０よりも第２のワイヤ群１１８を構成するワイヤ１１０ｃの線径が大きくなっている。即ち、ワイヤ１１０ｃとして、ワイヤ１１０よりも線径が大きいワイヤを用いている。
このように構成することで、ワイヤ１１０とワイヤ１１０ｃの線径を同一にする場合と比べて、よりワイヤショートの発生を低減することができる。
このように、第３の実施形態によれば、半導体装置７００ｂは半導体チップ１０９の互いに対向する辺１１６ａ、１１６ｃをそれぞれ跨ぐように設けられた第１のワイヤ群１２０と第２のワイヤ群１１８を有し、第２のワイヤ群１１８の方が第１のワイヤ群１２０よりもワイヤ長が短くなるように構成され、製造の際は、第１のワイヤ群１２０側から第２のワイヤ群１１８側に向けて封止樹脂３０７を注入して封止体４０１を形成する。
従って、第１の実施形態と同様の効果を奏する。
また、第３の実施形態によれば、半導体装置７００ｂは、第１のワイヤ群１２０を構成するワイヤ１１０よりも第２のワイヤ群１１８を構成するワイヤ１１０ｃの線径が大きい。
そのため、第１の実施形態と比べて、よりワイヤショートの発生を低減することができる。
次に、第４の実施形態に係る半導体装置７００ｃについて、図２０および図２１を参照して説明する。
第４の実施形態は、第２の実施形態において、上側半導体チップ１０９ｂの一辺のみにワイヤを設けたものである。
なお、第４の実施形態において、第２の実施形態と同一の機能を果たす要素については同一の番号を付し、説明を省略する。
図２０および図２１に示すように、半導体装置７００ｃの上側半導体チップ１０９ｂは、辺１３３ａ〜１３３ｄのうち、辺１３３ａのみに沿うように電極パッド１７１ａが設けられており、電極パッド１７１ａからは、ワイヤ１３９が辺１３３ａのみを跨ぐようにして設けられている。
一方、配線基板１００は辺１１４ａ〜１１４ｄに沿って設けられた接続パッド１０３と、接続パッド１０３よりも外周側に設けられ、かつ辺１１４ａにのみ沿って設けられた接続パッド１８１を有している。
接続パッド１０３は、ワイヤ１１０ａを介して下側半導体チップ１０９ａの電極パッド１１２と接続され、接続パッド１８１はワイヤ１３９を介して電極パッド１７１ａと接続される。
このように、上側半導体チップ１０９ｂのワイヤ１３９は一辺のみに設けてもよい。
なお、この場合、ワイヤ１３９が第１のワイヤ群に相当し、下側半導体チップ１０９ａに設けられたワイヤ１１０ａのうち、辺１３１ｃ（辺１３３ｃを挟んで辺１３３ａに対向する辺）を跨ぐように設けられたワイヤが第２のワイヤ群に相当する。
この場合、半導体装置７００ｃは、ワイヤ１３９（辺１３３ａ）をゲート３０５側に、辺１３１ｃをエアベント３１２側に向けて成型装置３００に配置し、ワイヤ１３９側から辺１３１ｃ側に向けて封止樹脂３０７を注入することにより封止体４０１が形成される。
このように、第４の実施形態によれば、半導体装置７００ｃは上側半導体チップ１０９ｂの辺１３３ａを跨ぐように設けられたワイヤ１３９を有し、製造の際は、ワイヤ１３９側から封止樹脂３０７を注入して封止体４０１を形成する。
そのため、第１の実施形態と同様の効果を奏する。
また、第４の実施形態によれば、半導体装置７００ｃは、ワイヤ１３９を一辺のみに設けている。
そのため、第２の実施形態と同等以上の効果を奏する。
以上、本発明者によってなされた発明を実施形態に基づき説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば本実施形態では、配線基板に１つ、或いは２つの半導体チップを搭載した半導体装置に適用した場合について説明したが、三段以上に半導体チップを積層搭載した半導体装置等、ワイヤ長の異なる製品であればどのような半導体装置に適用しても良い。
また本実施形態では、ガラスエポキシ基材からなる配線基板を用いた場合について説明したが、配線基板としてはセラミック基板を用いても良いし、あるいはポリイミド基材等のフレキシブルな配線基板を用いても良い。
１００………配線基板
１０１………製品形成部
１０３………接続パッド
１０４………ランド
１０６………枠部
１０７………位置決め孔
１０９………半導体チップ
１１０………ワイヤ
１１２………電極パッド
１１４ａ……辺
１１６ａ……辺
１１８………第２のワイヤ群
１２０………第１のワイヤ群
１２２………最短距離
１２４………最短距離
３００………成型装置
３０１………上型
３０２………下型
３０３………キャビティ
３０４………凹部
５００………半田ボール
７００………半導体装置

Claims (20)

  1. （ａ）少なくとも１つの半導体チップを有する半導体チップ群を配線基板上に搭載し、
    （ｂ）前記配線基板と、前記半導体チップ群とを、第１のワイヤ群と、前記第１のワイヤ群よりもワイヤ長が短い第２のワイヤ群とを張設して接続し、
    （ｃ）前記第１のワイヤ群から前記第２のワイヤ群に向けて封止樹脂を注入して前記第１の半導体チップ、前記第１のワイヤ群、前記第２のワイヤ群を覆う封止体を形成する、半導体装置の製造方法。
  2. 前記半導体チップは、平面形状が、互いに対向する第１の辺と第２の辺を有する多角形状であり、
    前記（ｂ）は、前記第１の辺を跨ぐように前記第１のワイヤ群を張設し、前記第２の辺を跨ぐように前記第２のワイヤ群を張設する、請求項１に記載の半導体装置の製造方法。
  3. 前記配線基板は、平面形状が、互いに対向する第３の辺と第４の辺を有する多角形状であり、
    前記（ａ）は前記第１の辺と前記第２の辺が、それぞれ前記第３の辺と第４の辺と対応するように前記半導体チップを前記配線基板上に搭載する、請求項２記載の半導体装置の製造方法。
  4. 前記（ａ）は、前記第１の辺と前記第３の辺の最短距離よりも、前記第２の辺と前記第４の辺の最短距離が短くなるような位置に前記半導体チップを搭載する、請求項３に記載の半導体装置の製造方法。
  5. 前記（ｂ）は、
    前記第１のワイヤ群を構成するワイヤの間隔よりも、前記第２のワイヤ群を構成するワイヤの間隔が広くなるように前記第１のワイヤ群および前記第２のワイヤ群を張設する、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記（ｂ）は、
    前記第２のワイヤ群を構成するワイヤとして、前記第１のワイヤ群を構成するワイヤよりも線径が大きいワイヤを用いて前記第２のワイヤ群を張設する、請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記（ａ）は、
    複数の前記半導体チップを前記半導体チップ群として前記配線基板上に積層する、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記（ａ）は、
    複数の前記半導体チップのうち、１つの半導体チップに前記第１のワイヤ群を張設し、他の半導体チップに前記第２のワイヤ群を張設する、請求項７に記載の半導体装置の製造方法。
  9. 前記半導体チップは、平面形状が多角形状であり、
    前記（ｂ）は、
    複数の前記半導体チップのうち、１つの半導体チップの１つの辺のみに前記第１のワイヤ群を張設する、請求項８に記載の半導体装置の製造方法。
  10. （ｄ）前記配線基板の、前記半導体チップ群が設けられた面の反対側の面に外部電極を設ける、請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 配線基板と、
    前記配線基板上に搭載され、少なくとも１つの半導体チップを有する半導体チップ群と、
    前記配線基板と半導体チップ群とを接続するように張設された第１のワイヤ群と、第２のワイヤ群と、
    前記半導体チップ群、前記第１のワイヤ群、前記第２のワイヤ群を覆う封止体と、
    を有し、
    前記第２のワイヤ群は前記第１のワイヤ群よりもワイヤ長が短い、半導体装置。
  12. 前記半導体チップは、平面形状が、互いに対向する第１の辺と第２の辺を有する多角形状であり、
    前記第１のワイヤ群は、前記第１の辺を跨ぐように張設されており、前記第２のワイヤ群は、前記第２の辺を跨ぐように張設されている、請求項１１記載の半導体装置。
  13. 前記配線基板は、平面形状が、互いに対向する第３の辺と第４の辺を有する多角形状であり、
    前記半導体チップは、前記第１の辺と前記第２の辺が、それぞれ前記第３の辺と第４の辺と対応するように前記配線基板上に搭載されている、請求項１２記載の半導体装置。
  14. 前記第１の半導体チップは、前記第１の辺と前記第３の辺の最短距離よりも、前記第２の辺と前記第４の辺の最短距離が短くなるような位置に搭載されている、請求項１３に記載の半導体装置。
  15. 前記第１のワイヤ群を構成するワイヤの間隔は、前記第２のワイヤ群を構成するワイヤの間隔よりも広い、請求項１１〜１４のいずれか一項に記載の半導体装置。
  16. 前記第２のワイヤ群を構成するワイヤは、前記第１のワイヤ群を構成するワイヤよりも線径が大きい、請求項１１〜１５のいずれか一項に記載の半導体装置。
  17. 前記半導体チップ群は、複数の前記半導体チップが積層されてなる、請求項１１〜１６のいずれか一項に記載の半導体装置。
  18. 前記第１のワイヤ群は、複数の前記半導体チップのうち、１つの半導体チップに張設され、
    前記第２のワイヤ群は、複数の前記半導体チップのうち、他の半導体チップにを張設されている、請求項１７に記載の半導体装置。
  19. 前記半導体チップは、平面形状が多角形状であり、
    前記第１のワイヤ群は、複数の前記半導体チップのうち、１つの半導体チップの１つの辺のみに張設されている、請求項１８に記載の半導体装置。
  20. 前記配線基板の、前記半導体チップ群が設けられた面の反対側の面に設けられた外部電極を有する、請求項１１〜１９のいずれか一項に記載の半導体装置。
JP2010099436A 2010-04-23 2010-04-23 半導体装置の製造方法および半導体装置 Withdrawn JP2011228603A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010099436A JP2011228603A (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体装置
US12/898,198 US8610288B2 (en) 2010-04-23 2010-10-05 Semiconductor device with stacked semiconductor chips
US14/094,941 US9177941B2 (en) 2010-04-23 2013-12-03 Semiconductor device with stacked semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010099436A JP2011228603A (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2011228603A true JP2011228603A (ja) 2011-11-10

Family

ID=44815114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010099436A Withdrawn JP2011228603A (ja) 2010-04-23 2010-04-23 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (2) US8610288B2 (ja)
JP (1) JP2011228603A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362194B2 (en) 2014-05-14 2016-06-07 Micron Technology, Inc. Semiconductor chip covered with sealing resin having a filler material

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
JP2013125765A (ja) * 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
TWI517343B (zh) * 2014-03-25 2016-01-11 恆勁科技股份有限公司 覆晶堆疊封裝結構及其製作方法
EP3837611A4 (en) * 2018-08-14 2022-05-11 Rambus Inc. PACKAGED INTEGRATED DEVICE
CN110442545B (zh) * 2019-07-18 2023-05-02 中电国基南方集团有限公司 小型化高密度系统级逻辑电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP3521325B2 (ja) 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
JP2004071838A (ja) * 2002-08-06 2004-03-04 Renesas Technology Corp 半導体装置
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US7466013B2 (en) * 2005-12-15 2008-12-16 Etron Technology, Inc. Semiconductor die structure featuring a triple pad organization
US7893539B2 (en) * 2007-01-31 2011-02-22 Sanyo Electric Co., Ltd. Semiconductor apparatus and mobile apparatus
JP2008218882A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
JP2011228603A (ja) * 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362194B2 (en) 2014-05-14 2016-06-07 Micron Technology, Inc. Semiconductor chip covered with sealing resin having a filler material

Also Published As

Publication number Publication date
US20110260337A1 (en) 2011-10-27
US9177941B2 (en) 2015-11-03
US8610288B2 (en) 2013-12-17
US20140091479A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
US10115715B2 (en) Methods of making semiconductor device packages and related semiconductor device packages
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
JP5590814B2 (ja) 半導体装置及びその製造方法
JP6557701B2 (ja) 半導体装置パッケージ及びその製造方法
JP2010153466A (ja) 配線基板
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
JP2011155203A (ja) 半導体装置
JP2010147070A (ja) 半導体装置
JP2011228603A (ja) 半導体装置の製造方法および半導体装置
JP5184132B2 (ja) 半導体装置およびその製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
WO2014030760A1 (en) Device and method of manufacturing the same
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2012054496A (ja) 半導体装置および半導体装置の製造方法
JP5666211B2 (ja) 配線基板及び半導体装置の製造方法
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
JP2014036179A (ja) 半導体装置
KR101123797B1 (ko) 적층 반도체 패키지
JP2012169398A (ja) 半導体装置の製造方法
WO2014119477A1 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130702