JP2008218882A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008218882A
JP2008218882A JP2007057120A JP2007057120A JP2008218882A JP 2008218882 A JP2008218882 A JP 2008218882A JP 2007057120 A JP2007057120 A JP 2007057120A JP 2007057120 A JP2007057120 A JP 2007057120A JP 2008218882 A JP2008218882 A JP 2008218882A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
substrate
semiconductor
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007057120A
Other languages
English (en)
Inventor
Hirofumi Nikaido
裕文 二階堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007057120A priority Critical patent/JP2008218882A/ja
Priority to US12/071,123 priority patent/US7683485B2/en
Priority to CNA2008100834296A priority patent/CN101261975A/zh
Publication of JP2008218882A publication Critical patent/JP2008218882A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15183Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】BGAパッケージのデバイスを、別の基板に実装した後に、実装の強度試験を実施した場合に、前述の半導体チップの端部とBGA基板の半田ボールの中心部とが、基板垂直方向においてずらす構造を提供する。
【解決手段】半導体装置は、半導体チップ1端部が、BGA基板9と接合するランド7部の中心(=ハンダボール8の中心)と重ならない。より好ましくは、半導体チップ1の中心とそのチップがマウントされるBGA基板9の中心とが重ならず、かつチップに対して垂直方向において、半導体チップ1端部がBGA基板9のボール中心位置と重ならない。
【選択図】図1

Description

本発明は、半導体装置に関し、特に半導体チップが実装されたBGA(Ball Grid Array)基板の半導体装置に関する。
近年、基幹系の通信機器やハイエンドコンピュータなどに利用される半導体デバイスでは、高速化・高性能化への要求が高まっている。その要求に応えるには、半導体チップ、さらにそのチップを実装した半導体デバイスの縮小化が必要となる。その解決策の一つとしてBGAパッケージがあげられる。
BGAパッケージと回路基板との接合構造に注目した技術は、例えば以下の特許公報に記載されている。
その公報では、周辺部の金属ボールの引張強度を、周辺以外の金属ボールの引張強度よりも強くなるようにすることで、接合寿命を伸ばすことができる半導体装置およびその接合構造が開示されている。
また、非特許文献1では、電源の安定化を実現するために、チップ中心をBGA基板中心から偏心させて実装した半導体デバイス構造が開示されている。
特開2001−144214号公報 R.Mathewほか "1Gb/s Ether Physical Layer Device Package Development," Proceedings of 2006 IEEE ECTC, p35−40,May 31 2006.
しかしながら、従来のBGAパッケージにおいて、半導体チップをBGA基板にマウントする工程において、半導体チップ端部とBGA基板のボールとの位置関係、特に基板に対して垂直方向の位置関係に関しては考慮されていなかった。そのため、図9、10に示すように、半導体チップ1の端部と半田ボール8の中心(より正確にはBGA基板9と半田ボール8とが接触するランド部7)とが、基板垂直方向において重なっているデバイスがあった。
前述したように、半導体チップ端とBGA基板のボールとの垂直方向の位置関係を考慮されずに組立てられたデバイスを、別の基板に実装(これを2次実装と呼ぶ)した後に、実装の強度試験を実施した場合に、半導体チップ1の端部とBGA基板9の半田ボール8の中心部(より正確には、BGA基板とボールとが接触するランド部7)とが、基板垂直方向において重なる部分において、ボールが剥がれる不具合が多発するという問題が存在する。
本発明の半導体装置は、半導体チップ端部が、BGA基板と接合するランド部の中心(=半田ボールの中心)と重ならない。
より好ましくは、半導体チップの中心とそのチップがマウントされるBGA基板の中心とが重ならず、少なくとも半導体チップ端部の1辺がBGA基板のランド部(=BGA基板と半田ボールとが接続される部分)と重ならない。
このように、半導体チップ端部の少なくとも1辺が組立基板のボール中心位置(より好ましくは半田ボールが組立基板に接触するランド部)と重ならないので、組立後にランド部に応力が集中しない。
以上説明したように、本発明によれば、組立中あるいは組立後にボールとBGA基板との接触部が剥がれる不良を低減できる。その不良のメカニズムは、以下が考えられる。半導体チップの端部は、半導体チップとパッケージ樹脂の界面である。その界面に発生する応力、特に熱による応力の歪みが、前述の界面に集中する。さらに、その集中した応力が、界面より下層のBGA基板や半田ボール、2次実装基板の応力の差異を加速する。そして、最終的にランド部と半田ボールとが剥がれてしまう。したがって、前述した界面をランド部の延長上からずらすことによって、前述した不良の発生を、飛躍的に削減できる。
くわえて、半導体装置のチップサイズに対する制限が小さくできる。具体的には、2次実装する基板の配線パターンに対して、実装する半導体装置の半田ボール位置は固定されてしまう。しかし、その半田ボール上の半導体チップは、仮に前述のボール位置に、半導体チップのエッジが一致してしまっても、前述したように、半導体チップの中心を、実装基板の中心からずらすように、そのチップを実装基板にマウントしてやれば良い。(偏心マウントと称す)
さらに、チップサイズの自由度という観点から、半田ボール位置を固定したままでの、単純なチップシュリンクやチップのマイナーチェンジにも、偏心マウントで容易に対処できる。
そして、メモリなどのセル占有率が高い製品に関しては、集積度の増加・減少(単純なカットダウンやダブルアップ、さらに単純プロセスシュリンクによるチップサイズ縮小など)に伴う、チップ端部と半田ボール中心(ランド部)との近接にも、偏心マウントが効果を発揮する。その理由は、メモリではセル占有率が高いので、メモリ容量の変更やセルサイズの変更は、チップサイズの増減に直接つながってしまう。つまり、当初は問題とならなかった、チップ端部とランド部との関係が、集積度の変更に伴い崩れてしまう可能性が大きい。そういう場合でも、大幅な設計変更をすることなく、偏心マウントによってチップ端部とランド部との関係を任意に設定できるからである。
また、2次実装される基板側の観点では、実装面積を小さくできる。具体的には、マトリックス上に、最小ピッチで配置される半田ボールを、余すことなく使用し、2次実装面積を小さくすることができる。すなわち、半田ボールの信頼性を満足するために、例えば、半導体チップの直下、とりわけチップエッジ直下やチップコーナー直下といった部分のボールを省く、あるいは同位置の半田ボールをダミーボールとして機能させない、といったボール配置に対する考慮及び制限が不要となる。
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
図1乃至図3は、本発明の第1の実施の形態の半導体記憶装置を示す図面である。図1は、本発明の第1の実施例における半導体装置の断面図であり、図2は同半導体装置の上方からの平面透視図である。そして図3は、その半導体装置を、別の基板に実装(2次実装と呼ぶ)した場合の断面図である。
図1において、その表面・裏面に配線(回路)パターン4,5が形成されるBGA基板9の片方の面に、半導体チップ1を接着剤16でマウントする(これを1次実装と呼ぶ)。その半導体チップ1上のボンディングパッド2と、前述のBGA基板9の上方面の配線パターン4とを、ボンディングワイヤー3で電気的に結合する。配線パターン4は、スルーホール5を通じて、回路基板9の下方面の配線パターン6に結合され、さらにランド7を経由して、半田ボール8に結合される。BGA基板9のチップをマウントしない面のランド7の間は、絶縁テープ15で覆われている。また、半導体チップ1は、BGA基板9上において、モールド樹脂10で覆われている。
ここで、図2に平面透視図を示す。ここでは、半導体チップを下方から見上げている。下方からは、本来見えないはずの半導体チップ1の位置を透視している。この図から分かるように、半導体チップ1の中心座標C1と、回路基板8の中心座標C2とは一致しないように、回路基板9上に半導体チップ1は実装されている。そうすることで、半導体チップ1の端部は、半田ボール8の中心(半田ボールとBGA基板との接合部であるランド部7)と重ならない。ここでは、半田ボール径を実線で示し、ランド径を点線で示した。絶縁テープ15は、ランド径以外のBGA基板の裏面を覆っている。
そして、図3にも示すように、前述の半導体装置を別の基板に2次実装する場合、従来のように、半導体チップ1の端部とBGA基板9の半田ボール8の中心部とが、基板垂直方向において重なることを回避したため、組立中あるいは組立後にボールとBGA基板との接触部に集中する応力を緩和でき、半田ボールが8が、ランド部7から剥がれる不具合を、画期的に削減できる。
ここで、図4を用いて、簡単に半導体チップ1とBGA基板9との位置合わせに関して簡単に説明する。所定の行・列(本図では3行・5列)のBGA基板の4辺に対して、半導体チップの4辺の位置合わせを実施する(図面では角度θ1、2で表される)。簡単のために、以後15チップのうち、抜き出した1チップを用いて説明を進める。
4辺(=角度)の位置合わせをした後、BGA基板のコーナー座標(x1、y1)に対して、半導体チップ1のコーナー座標(x2、y2)を、マウント装置に設定しさえすれば、任意のBGA基板位置に半導体チップを配置することが可能である。すなわち、BGA基板の中心と、半導体チップの中心とを一致しないようにすることが実現できる。
また、図示した半田ボール間隔(pitchA)は、通常で1.0mm、FPBGA(ファインピッチBGA)で0.5mmである。これに対して、前述したマウント装置の配置精度すなわち誤差(pitchB)は、±数十〜数百μm程度であるため、半田ボール間隔に半導体チップ端部を配置することは容易である。以上から、半導体チップの中心と、BGA基板中心とをずらして、半導体チップ端部を、BGA基板のボールの間に位置するようにすることは容易に実現できる。
前述の実施例では、ボンディングによる組立てを例として説明したが、変形例を図5に示す。本実施例では、半導体チップ1をフリップチップとして、そのチップ上のパッド2を金属バンプ12を介して、BGA基板9に圧着している。この場合も、前述の実施例と同様に、半導体チップの端部と半田ボールの中心部とが一致しないようにすれば良い。
図6乃至図7は、本発明の第2の実施の形態の半導体記憶装置を示す図面である。
図6では、第1の実施例に対して、さらに半導体チップ13が積層して搭載され、MCP(マルチチップパッケージ)構造となっている。この場合においても、積層される2つの半導体チップそれぞれの端部が、その垂直方向において、BGA基板のボール位置と重ならないように配置されている。このことは、チップ上方から平面透視をイメージした図7を参照し、以下に説明する。
この実施例では、下段の半導体チップ1の中心と上段の半導体チップ13の中心とは一致しているが、上段のチップサイズまたは、チップの縦横比によっては、一致させてはいけない場合があることは言うまでもない。
さらに、図8は、第2の実施例の変形例である。下段のチップサイズに対して、上段のチップサイズが大きい、あるいは、対抗する2辺が長い場合、すなわち、下段チップから上段チップがはみ出てしまう場合を例示した。
こういう場合、下段の半導体チップがボンディング可能なように、チップに対して垂直方向のボンダーのクリアランスさえ満足すれば良い、すなわちボンディング時にボンダーのアームが描く軌道を確保してやれば良いので、図8に示すような、上下チップを離間するスペーサー14を用いる。
BGA基板に第1の半導体チップ1をマウントし、その上にスペーサー14を配置し、さらにスペーサー14の上に、第2の半導体チップ12を実装する。
この場合においても上、下段の半導体チップのそれぞれ4つの端部が、そのチップ垂直方向において、BGAボール中心と一致しないことで、その効果はより一層顕著となる。
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。たとえば、第1、2の実施形態を併用することも可能である。つまり、下段をフリップチップ接続し、その上段に第2のチップをボンディングで実装することも可能である。
また、積層は2段に限らず、更に半導体チップを複数段積層させても構わないし、もちろんスタックではなく、平面で複数のチップを配置する場合にも適用可能であることは言うまでもない。
本発明の第1の実施の形態の半導体装置の断面を示す図面である。 本発明の第1の実施の形態の半導体装置の平面を示す図面である。 本発明の第1の実施の形態の半導体装置を実装した図面である。 一般的な半導体装置の実装の概略を示した図面である。 本発明の第1の実施の形態の半導体装置の変形例を示す図面である。 本発明の第2の実施の形態の半導体装置の断面を示す図面である。 本発明の第2の実施の形態の半導体装置の平面を示す図面である。 本発明の第2の実施の形態の半導体装置を変形例を示す図面である。 従来の実施の形態の半導体装置の断面を示す図面である。 従来の実施の形態の半導体装置の平面を示す図面である。
符号の説明
1、13 半導体チップ
2 パッド
3 ボンディングワイヤ
4、6 BGA基板配線パターン
5 スルーホール
7 ランド
8 半田ボール
9 BGA基板
10 モールド樹脂
11 実装基板
12 金属バンプ
14 スペーサー
15 絶縁テープ
16 接着剤
C1,3 チップ中心位置
C2 BGA基板中心位置

Claims (7)

  1. 半導体チップと、
    前記半導体チップがマウントされる組立基板と、
    前記組立基板を実装するためのボールと、
    前記組立基板上に前記ボールと前記組立基板とが接続されるランド部と
    を備え
    前記半導体チップの中心と前記組立基板の中心とをずらすことにより両者の中心を一致させて実装した場合に生じる前記半導体チップの端部と前記ランド部との重なりを防止して両者が重ならないようにしたことを特徴とする半導体装置。
  2. 前記半導体チップはボンディングにより前記基板と結合されることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体チップはフリップチップ接続により前記基板と結合されることを特徴とする請求項1に記載の半導体装置。
  4. 前記ボールは前記基板に等間隔でマトリックス状に配置されていることを特徴とする請求項1に記載の半導体装置。
  5. 前記半導体装置はさらに前記半導体チップとは異なる第2の半導体チップを備え、
    前記第2の半導体チップのチップエッジも前記ランド部と重ならないこと
    を特徴とする請求項1に記載の半導体装置。
  6. 前記半導体装置はさらに前記チップと前記第2のチップとの間にスペーサを備えることを特徴とする請求項5に記載の半導体装置。
  7. 半導体チップと、
    前記半導体チップがマウントされる組立基板と、
    前記組立基板を実装するためのボールと、
    前記組立基板上に前記ボールと前記組立基板とが接続されるランド部と
    を備え
    前記半導体チップの中心と前記組立基板の中心とをずらすことにより前記半導体チップの少なくとも一辺の端部が前記ランド部と重ならないようにしたことを特徴とする半導体装置。
JP2007057120A 2007-03-07 2007-03-07 半導体装置 Pending JP2008218882A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007057120A JP2008218882A (ja) 2007-03-07 2007-03-07 半導体装置
US12/071,123 US7683485B2 (en) 2007-03-07 2008-02-15 Semiconductor device
CNA2008100834296A CN101261975A (zh) 2007-03-07 2008-03-05 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057120A JP2008218882A (ja) 2007-03-07 2007-03-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2008218882A true JP2008218882A (ja) 2008-09-18

Family

ID=39740827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057120A Pending JP2008218882A (ja) 2007-03-07 2007-03-07 半導体装置

Country Status (3)

Country Link
US (1) US7683485B2 (ja)
JP (1) JP2008218882A (ja)
CN (1) CN101261975A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197501A (ja) * 2012-03-22 2013-09-30 Hoya Corp 半導体パッケージ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5538682B2 (ja) * 2008-03-06 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2011228603A (ja) 2010-04-23 2011-11-10 Elpida Memory Inc 半導体装置の製造方法および半導体装置
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
JP2015220235A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー, インク. 半導体装置
US10784563B2 (en) * 2018-02-21 2020-09-22 International Business Machines Corporation Scalable phased array package
US10826194B2 (en) 2018-02-21 2020-11-03 International Business Machines Corporation Scalable phased array package
CN112582333A (zh) * 2019-09-27 2021-03-30 中芯长电半导体(江阴)有限公司 一种重新布线层及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129670A (ja) * 1995-10-04 1997-05-16 Lsi Logic Corp フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144214A (ja) 1999-11-17 2001-05-25 Canon Inc 半導体装置およびその接合構造
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US7126217B2 (en) * 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129670A (ja) * 1995-10-04 1997-05-16 Lsi Logic Corp フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197501A (ja) * 2012-03-22 2013-09-30 Hoya Corp 半導体パッケージ

Also Published As

Publication number Publication date
CN101261975A (zh) 2008-09-10
US20080217774A1 (en) 2008-09-11
US7683485B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US8288873B2 (en) Stack package having flexible conductors
US7994627B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2008218882A (ja) 半導体装置
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
KR20090027573A (ko) 반도체장치
JP2010245384A (ja) 切断前支持基板、半導体装置および半導体装置の製造方法
US8692386B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
JP2011142185A (ja) 半導体装置
KR102511832B1 (ko) 반도체 패키지 장치
JP2012256741A (ja) 半導体パッケージ
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
JP5049573B2 (ja) 半導体装置
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
JP2011054652A (ja) 半導体装置及びその製造方法
JP2004128290A (ja) 半導体装置
JP2006202997A (ja) 半導体装置およびその製造方法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법
KR20090036948A (ko) Bga 패키지 및 그의 제조 방법
JP5098220B2 (ja) インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
JP2012227320A (ja) 半導体装置
KR101259754B1 (ko) 적층 칩 반도체 패키지 및 그 제조방법
US20120112342A1 (en) Semiconductor device and stacked semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129