KR101259754B1 - 적층 칩 반도체 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명의 적층 칩 반도체 패키지는 회로 기판과, 상기 회로 기판 상에 적층되고 서로 전기적으로 연결된 복수개의 적층 칩 구조물들; 및 상기 회로 기판 상에서 상기 적층 칩 구조물들을 밀봉하는 봉지재를 포함한다. 상기 적층 칩 구조물은 칩 및 상기 칩 상에 형성되고, 상기 칩과 전기적으로 연결되는 비아 패턴이 형성된 기판을 포함한다. 상기 비아 패턴은 상기 칩에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자를 포함하고, 상기 회로 기판 상에 형성된 적층 칩 구조물의 비아 연결 단자는 상기 회로 기판과 전기적으로 연결되고, 상기 적층 칩 구조물들의 비아 연결 단자들은 서로 전기적으로 연결된다.

Description

적층 칩 반도체 패키지 및 그 제조방법{Stack chip semiconductor package and manufacturing method thereof}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 적층 칩 반도체 패키지 및 그 제조방법에 관한 것이다.

반도체 산업은 소형화, 다기능화 및 고용량화된 높은 신뢰성을 갖는 반도체 제품을 저렴하게 제조하는 것이다. 이와 같은 복합적인 목표를 달성 가능하게 하는 중요한 기술중의 하나가 반도체 패키지 기술이다. 패키지 기술 중에서 앞서 설명한 같은 복합적인 목표를 달성하는 위한 방법으로, 칩들을 복수개 적층하는 적층 칩 반도체 패키지가 제안되고 있다.

본 발명이 해결하고자 하는 과제는 칩들을 적층하여 소형화, 다기능화 및 고용량화를 안정적으로 얻을 수 있는 적층 칩 반도체 패키지를 제공하는 데 있다.

또한, 본 발명이 해결하고자 하는 다른 과제는 상술한 적층 칩 반도체 패키지의 신규한 제조 방법을 제공하는 데 있다.

상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 적층 칩 반도체 패키지는 회로 기판과, 상기 회로 기판 상에 적층되고 서로 전기적으로 연결된 복수개의 적층 칩 구조물들; 및 상기 회로 기판 상에서 상기 적층 칩 구조물들을 밀봉하는 봉지재를 포함한다. 상기 적층 칩 구조물은 칩 및 상기 칩 상에 형성되고, 상기 칩과 전기적으로 연결되는 비아 패턴이 형성된 기판을 포함한다. 상기 비아 패턴은 상기 칩에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자를 포함하고, 상기 회로 기판 상에 형성된 적층 칩 구조물의 비아 연결 단자는 상기 회로 기판과 전기적으로 연결되고, 상기 적층 칩 구조물들의 비아 연결 단자들은 서로 전기적으로 연결된다.

본 발명의 일 실시예에 있어서, 상기 기판은 세라믹 기판으로 구성할 수 있다. 상기 비아 패턴은 상기 기판을 관통하여 형성될 수 있다. 본 발명의 일 실시예에 있어서, 상기 비아 패턴은 상기 기판의 일측에 형성되어 있을 수 있다.

삭제

상술한 다른 과제를 해결하기 위하여, 본 발명의 일 예에 의한 적층 칩 반도체 패키지의 제조 방법은 비아 패턴이 형성된 기판을 준비하는 단계와, 상기 기판 상에 칩을 적층하여 상기 비아 패턴과 상기 칩이 전기적으로 연결된 적층 칩 구조물을 복수개 준비하는 단계와, 상기 비아 패턴으로 서로 전기적으로 연결되도록 상기 적층 칩 구조물을 복수개 적층하는 단계와, 상기 칩을 아래로 하여 상기 적층 칩 구조물들을 회로 기판 상에 부착하는 단계와, 상기 회로 기판 상에서 상기 적층 칩 구조물들을 밀봉하는 봉지재를 형성하는 단계를 포함하여 이루어진다.

본 발명의 일 실시예에 있어서, 상기 비아 패턴이 형성된 기판을 준비하는 단계는, 상기 기판을 관통하는 비아홀을 형성하는 단계와, 상기 비아홀에 도전성 금속 패턴을 형성하여 상기 비아 패턴을 형성하는 단계로 이루어질 수 있다.

본 발명의 일 실시예에 있어서, 상기 비아 패턴은 상기 칩에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자로 형성할 수 있다.

본 발명의 일 실시예에 있어서, 상기 기판은 세라믹 기판으로 형성하고, 상기 비아홀은 상기 기판의 일측에 형성할 수 있다.

본 발명의 적층 칩 반도체 패키지는 회로 기판에 적층 칩 구조물들을 복수개 적층하여 완성하되, 상기 적층 칩 구조물은 칩 및 상기 칩 상에 형성되고, 상기 칩과 전기적으로 연결되는 비아 패턴이 형성된 기판으로 구성한다.

이와 같이 본 발명의 적층 칩 반도체 패키지는 칩 내부에 비아 패턴을 형성하지 않는다. 따라서, 칩을 보호하면서 칩 내부에 비아 패턴을 형성할 경우 발생하는 크랙 문제, 칩 내부에 발생하는 열 발생 문제를 효과적으로 해결할 수 있다.

도 1은 본 발명의 일 실시예에 의한 적층 칩 반도체 패키지를 개략적으로 설명하기 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 의한 적층 칩 반도체 패키지의 제조 방법을 개략적으로 설명하기 위한 도면들이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따라 적층 칩 구조물의 비아 패턴이 형성된 기판 및 그 제조 공정을 설명하기 위하여 도시한 도면들이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 칩이나 기판이 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 칩이나 기판이 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일 실시예에 의한 적층 칩 반도체 패키지를 개략적으로 설명하기 단면도이다.

구체적으로, 본 발명의 일 실시예에 의한 적층 칩 반도체 패키지(500)는 회로 기판(300) 상에 서로 전기적으로 연결된 복수개의 적층 칩 구조물들(250)을 적층하는 것을 포함한다. 하나의 적층 칩 구조물(250)은 칩(100)과, 상기 칩(100) 상(또는 하부)에 형성되면서 상기 칩(100)과 전기적으로 연결되는 비아 패턴(220)이 형성된 기판(200)을 포함한다. 도 1에서, 칩의 참조번호를 편의상 100으로 동일한 것으로 표시하였으나, 칩들은 동종 또는 이종의 칩일 수 있다.

상기 기판(200)은 세라믹 기판으로 구성할 수 있다. 기판(200)을 세라믹 기판으로 구성할 경우, 칩(100)에서 발생하는 열을 보다 효과적으로 방출하면서 칩(100)을 보호할 수 있다. 비아 패턴(220)을 이용하여 적층 칩 구조물들(250)을 서로 전기적으로 연결할 수 있다. 회로 기판(300) 상에 바로 형성된 적층 칩 구조물(250)의 비아 패턴(220)은 회로 기판(300)과 전기적으로 연결될 수 있다.

비아 패턴(220)은 상기 기판(200)을 관통하여 형성할 수 있다. 비아 패턴(220)은 상기 기판의 일측에 형성되어 있을 수 있다. 비아 패턴(220)은 상기 칩(100)에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자로 이루어질 수 있다. 비아 패턴에 대하여는 후에 자세히 설명한다.

회로 기판(300) 상에서 적층 칩 구조물들을 봉지재(400)로 밀봉하여 적층 칩 반도체 패키지(500)를 완성한다. 봉지재(400)는 수지, 예컨대 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용한다.

이와 같이 구성되는 본 발명의 적층 칩 반도체 패키지(500)는 칩(100) 내부에 비아 패턴을 형성하지 않는다. 따라서, 칩(100)을 보호하면서 칩(100) 내부에 비아 패턴을 형성할 경우 발생하는 크랙 문제, 및 칩(100) 내부에 발생하는 열 발생 문제를 효과적으로 해결할 수 있다. 또한, 본 발명의 적층 칩 반도체 패키지(500)는 칩들(100)을 적층하여 소형화, 다기능화 및 고용량화를 안정적으로 얻을 수 있다.

도 2 내지 도 5는 본 발명의 일 실시예에 의한 적층 칩 반도체 패키지의 제조 방법을 개략적으로 설명하기 위한 도면들이다.

구체적으로, 도 2, 4, 및 도 5는 단면도이고, 도 3은 평면도이다. 도 2 및 도 3에 도시한 바와 같이 비아 패턴(220)이 형성된 기판(200)을 준비한다. 상기 기판(200) 상에 칩(100)을 적층하여 상기 비아 패턴(200)과 상기 칩이 전기적으로 연결된 적층 칩 구조물(250)을 준비한다.

기판(200)은 세라믹 기판을 이용할 수 있다. 앞서 설명한 바와 같이 기판(200)을 세라믹 기판으로 구성할 경우, 칩(100)에서 발생하는 열을 보다 효과적으로 방출하면서 칩(100)을 보호할 수 있다. 비아 패턴(220)은 상기 칩(100)에 전기적으로 연결되는 비아 패드(220b)와, 후공정에서 상기 적층 칩 구조물들(250)을 전기적으로 연결되는 비아 연결 단자(220a)로 이루어질 수 있다.

도 4에 도시한 바와 같이, 적층 칩 구조물(250)을 복수개 준비하고, 상기 비아 패턴으로 서로 전기적으로 연결되도록 상기 적층 칩 구조물(250)을 복수개 적층한다.

계속하여, 도 5에 도시한 바와 같이 상기 칩(100)을 아래로 하여 상기 적층 칩 구조물들(250)을 회로 기판(300) 상에 부착한다. 즉, 도 4에 도시된 적층 칩 구조물들(250)을 뒤집어 회로 기판(300) 상에 부착한다. 이에 따라, 회로 기판(300) 상에 바로 형성된 비아 패턴(220)이 회로 기판(300)과 전기적으로 연결되고, 적층 칩 구조물들(250) 서로 간에는 비아 패턴(220)으로 서로 전기적으로 연결된다.

계속하여, 도 1에 도시한 바와 같이 상기 회로 기판(300) 상에서 상기 적층 칩 구조물들(250)을 밀봉하는 봉지재를 형성하여 적층 칩 반도체 패키지(500)를 완성한다.

도 6 내지 도 9는 본 발명의 일 실시예에 따라 적층 칩 구조물의 비아 패턴이 형성된 기판 및 그 제조 공정을 설명하기 위하여 도시한 도면들이다.

구체적으로, 도 6 및 도 7은 평면도이고, 도 8 및 도 9는 도 각각 7의 a-a' 및 b-b'의 단면도이다. 도 6에 도시한 바와 같이 적층 칩 구조물을 형성하기 위하여 기판(200)을 준비한다. 기판(200)은 앞서 설명한 바와 같이 세라믹 기판일 수 있다. 기판(200)의 일측에 기판(200)을 관통하는 비아홀(202)을 형성한다. 비아홀(202)은 기판(200)의 가장 자리부에 형성할 수 있다.

도 7, 도 8 및 도 9에 도시한 바와 같이, 비아홀(202)에 도전성 금속 패턴을 형성하여 비아 패턴(220)을 형성한다. 비아 패턴(220)은 앞서 설명한 바와 같이 칩(100)에 전기적으로 연결되는 비아 패드(220b)와, 적층 칩 구조물들(250)을 전기적으로 연결되는 비아 연결 단자(220a)로 이루어질 수 있다. 비아 패드(220b)는 비아 연결 단자(220a)보다 두께가 작을 수 있다. 비아 패드(220b) 및 비아 연결 단자(220a)를 구성하는 도전성 금속 패턴은 한번의 공정으로 형성할 수도 있고, 별도의 공정으로 형성할 수도 있다. 비아 패드(220b) 상에는 칩(100)의 칩 패드(미도시)가 적층되어 전기적으로 연결될 수 있다.

100: 칩, 200: 기판, 220: 비아 패턴, 220a: 비아 연결 단자, 220b: 비아 패드, 300: 회로 기판, 400: 봉지재, 500: 적층 칩 반도체 패키지

Claims (10)

1. 회로 기판;
   상기 회로 기판 상에 적층되고 서로 전기적으로 연결된 복수개의 적층 칩 구조물들; 및
   상기 회로 기판 상에서 상기 적층 칩 구조물들을 밀봉하는 봉지재를 포함하고,
   상기 적층 칩 구조물은 칩; 및 상기 칩 상에 형성되고, 상기 칩과 전기적으로 연결되는 비아 패턴이 형성된 기판을 포함하되,
   상기 비아 패턴은 상기 칩에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자를 포함하고, 상기 회로 기판 상에 형성된 적층 칩 구조물의 비아 연결 단자는 상기 회로 기판과 전기적으로 연결되고, 상기 적층 칩 구조물들의 비아 연결 단자들은 서로 전기적으로 연결되는 것을 특징으로 하는 적층 칩 반도체 패키지.
2. 제1항에 있어서, 상기 기판은 세라믹 기판으로 구성하는 것을 특징으로 하는 적층 칩 반도체 패키지.
3. 제1항에 있어서, 상기 비아 패턴은 상기 기판을 관통하여 형성되는 것을 특징으로 하는 적층 칩 반도체 패키지.
4. 삭제
5. 삭제
6. 제1항에 있어서, 상기 비아 패턴은 상기 기판의 일측에 형성되어 있는 것을 특징으로 하는 적층 칩 반도체 패키지.
7. 비아 패턴이 형성된 기판을 준비하는 단계;
   상기 기판 상에 칩을 적층하여 상기 비아 패턴과 상기 칩이 전기적으로 연결된 적층 칩 구조물을 복수개 준비하는 단계;
   상기 비아 패턴으로 서로 전기적으로 연결되도록 상기 적층 칩 구조물을 복수개 적층하는 단계;
   상기 칩을 아래로 하여 상기 적층 칩 구조물들을 회로 기판 상에 부착하는 단계; 및
   상기 회로 기판 상에서 상기 적층 칩 구조물들을 밀봉하는 봉지재를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 적층 칩 반도체 패키지의 제조 방법.
8. 제7항에 있어서, 상기 비아 패턴이 형성된 기판을 준비하는 단계는,
   상기 기판을 관통하는 비아홀을 형성하는 단계와,
   상기 비아홀에 도전성 금속 패턴을 형성하여 상기 비아 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 적층 칩 반도체 패키지의 제조방법.
9. 제8항에 있어서, 상기 비아 패턴은 상기 칩에 전기적으로 연결되는 비아 패드와, 상기 적층 칩 구조물들을 전기적으로 연결되는 비아 연결 단자로 형성하는 것을 특징으로 하는 적층 칩 반도체 패키지의 제조 방법.
10. 제8항에 있어서, 상기 기판은 세라믹 기판으로 형성하고, 상기 비아홀은 상기 기판의 일측에 형성하는 것을 특징으로 하는 적층 칩 반도체 패키지의 제조 방법.

Images