JP4104490B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4104490B2
JP4104490B2 JP2003143379A JP2003143379A JP4104490B2 JP 4104490 B2 JP4104490 B2 JP 4104490B2 JP 2003143379 A JP2003143379 A JP 2003143379A JP 2003143379 A JP2003143379 A JP 2003143379A JP 4104490 B2 JP4104490 B2 JP 4104490B2
Authority
JP
Japan
Prior art keywords
connection
electrode
bumps
bump
solders
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003143379A
Other languages
English (en)
Other versions
JP2004349390A (ja
Inventor
智之 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2003143379A priority Critical patent/JP4104490B2/ja
Priority to US10/819,801 priority patent/US6995469B2/en
Publication of JP2004349390A publication Critical patent/JP2004349390A/ja
Application granted granted Critical
Publication of JP4104490B2 publication Critical patent/JP4104490B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化を実現する為には、半導体装置の実装密度を向上させる高密度実装技術の開発が重要となっている。最も有効であると考えられている高密度実装技術として、半導体チップと回路基板の電極間をバンプで接続するフリップチップ実装方法がある。
【０００３】
フリップチップ実装方法は、実装する半導体チップと回路基板との主面内で接続が完了するために実装面積を半導体チップとほぼ同等のサイズにまで小さくすることが可能である。
【０００４】
特許第３２９７２５４号公報は、このようなフリップチップ実装を用いた半導体パッケージ及びその製造方法を開示している。同公報に開示された半導体パッケージは、図１８に示すように、導体端子２ａ面に突起電極２ｂが設けられた配線部を一主面に備えた基板２と、この基板２の突起電極２ｂに、電極パッド１ａ面に設けられた突起電極１ｂを対応させてフェースダウン型に接続・実装した半導体チップ１と、半導体チップ１の下面及び基板２の上面の間を充填する封止樹脂層３と、基板２の配線部と電気的に接続し、且つ他主面側に導出・露出させた平面型の外部接続端子２ｃとから構成されており、基板２の突起電極２ｂと半導体チップ１の突起電極１ｂとが固相拡散接続されている。ここで固相拡散接続とは、同種あるいは異種の金属同士の境界面に塑性変形を与えることで、接合部での酸化被膜の破壊と表面の活性化を促し、新生面同士が接触することで両金属が拡散して接合することを意味する。
【０００５】
また、同公報の半導体パッケージは、基板２の導体端子２ａ面上に突起電極２ｂを形成する工程と、半導体チップ１の電極パッド１ａ面上に突起電極１ｂを形成する工程と、基板２の突起電極２ｂに半導体チップ１の突起電極１ｂを対応させて位置合わせ・配置する工程と、位置合わせした基板２および半導体チップ１の突起電極１ｂ、２ｂ同士を加圧して拡散接続させる工程と、拡散接続させた基板２の上面と半導体チップ１の下面が成す間隙に封止樹脂を充填する工程と、充填した封止樹脂を硬化させて封止樹脂層３を形成する工程とによって製造される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の半導体パッケージの固相拡散接続では、半導体チップ１の突起電極１ｂと基板２の突起電極２ｂとは各々の頂部のみで接続する構造になっているために接続面積が小さく、はんだ接続など突起電極が一度溶融する液相拡散による接続に比べて機械的強度が弱い。
【０００７】
そのため、半導体チップ１の下面と基板２の上面の間隙を封止樹脂で機械的に補強する工程が必須となっている。その結果、面発光レーザーやＰＤといった光半導体チップや機械的駆動部を有するＭＥＭＳ基板などの、樹脂封止が難しい半導体チップのフリップチップ実装には適用しにくいという課題があった。
【０００８】
本発明のこのような課題に着目してなされたものであり、その目的とするところは、半導体チップの突起電極と基板の突起電極の接続面積を大きくすることによって機械的強度を向上させた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第１の態様に係る半導体装置の製造方法は、半導体チップの電極パッド面上に第１の突起電極を形成する工程と、回路基板の接続パッド上に第２の突起電極を形成する工程と、前記電極パッド又は前記接続パッドと対向する位置に導電性の接続部材を整列・配置する工程と、前記接続部材と前記第１の突起電極とを位置合わせした後に、前記第１の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、前記接続部材と前記第２の突起電極とを位置合わせした後に、前記第２の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、を具備する。
【００１０】
また、本発明の第２の態様に係る半導体装置の製造方法は、第１の態様に係る半導体装置の製造方法において、前記接続部材の接続面を平坦化する工程をさらに具備する。
【００１１】
また、本発明の第３の態様に係る半導体装置の製造方法は、第１の態様に係る半導体装置の製造方法において、前記導電性の接続部材は、球形である。
【００１８】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施形態を詳細に説明する。
【００１９】
[第１の実施の形態]
第１の実施の形態は、基板の大部分に稼動部を有する半導体チップとしてのＭＥＭＳ基板と、稼動部に対応する駆動電極を有する回路基板とをフリップチップ接続して静電駆動型デバイスを実装した例に適用したものである。
【００２０】
（構成）
図１〜図３は、本発明の第１の実施の形態の構成を説明するための図である。図１は、実装後の静電駆動型デバイスを真上から見た上面図であり、図２は、図１のＡ−Ａ部の断面図であり、図３（ａ）は、突起電極形成後のＭＥＭＳ基板４を図２の下面方向から見た図であり、図３（ｂ）は、突起電極形成後の回路基板６を図２の上面方向から見た図である。
【００２１】
第１の実施の形態は、次のように構成されている。ＭＥＭＳ基板４は、中央部をエッチングで除いた単結晶シリコンの枠７と、この枠７の下面全面に形成されたポリイミド薄膜８及びＣｒ薄膜９と、ポリイミド薄膜８上に円形に形成されたＡｌ反射膜１０と、Ｃｒ薄膜９上の枠直下の３箇所に形成されたＡｕの電極パッド１１ａ、１１ｂ、１１ｃとからなり、稼動部１４は、静電引力により回路基板６方向に湾曲する。
【００２２】
一方、回路基板６は、基材６０と、Ａｌ反射膜１０と対向する位置に形成されたＡｌの駆動電極５と、電極パッド１１ａ、１１ｂ、１１ｃの対向する位置に形成されたＡｌの接続パッド１２ａ、１２ｂ、１２ｃと、駆動電極５及び接続パッド１２ａ〜１２ｃと配線によって電気的に接続された外部接続端子１３ａ、１３ｂ、１３ｃ、１３ｄとからなり、上記した各素子は全て基材６０の上面に設けられている。
【００２３】
ＭＥＭＳ基板４上の電極パッド１１ａ〜１１ｃには、突起電極としてのＡｕバンプ１５ａ〜１５ｃが、回路基板６上の接続パッド１２ａ〜１２ｃ上には、突起電極としてのＡｕバンプ１６ａ〜１６ｃがスタッドバンプ法により設けられている。Ａｕバンプ１５ａ〜１５ｃ及びＡｕバンプ１６ａ〜１６ｃは、全て同一形状の円錐であり、大きさは底面径が６０〜１００μｍ、頂面径が２０〜５０μｍである。本実施の形態では、Ａｕバンプ１５ａ〜１５ｃは各電極パッド１１ａ〜１１ｃ及び接続パッド１２ａ〜１２ｃ上に各１個設けたが、可能であれば２つ以上設けてもよく、また、形状も全て同一でなくてもよい。
【００２４】
金属電極としてのＳｎ−Ｂｉはんだ１７ａ〜１７ｃは、Ａｕバンプ１５ａ〜１５ｃとＡｕバンプ１６ａ〜１６ｃとを一体的に覆い、各Ａｕバンプ周面と固相拡散接続によって合金層を形成、機械的・電気的に接続している。Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの材質はＳｎ４２％、Ｂｉ５８％の低融点はんだとし、Ａｕバンプ１５ａ〜１５ｃ及びＡｕバンプ１６ａ〜１６ｃよりも体積弾性率が低く、塑性変形がしやすいものとする。
【００２５】
上記した突起電極と金属電極の組合せは、金属電極の材質が突起電極の材質よりも塑性変形しやすいものであれば、Ｓｎ−Ｂｉはんだでなくても良く、突起電極がＡｕバンプの場合は、Ｓｎ−ＺｎやＳｎ−Ｉｎ等の他のはんだ合金やＡｌ、Ｓｎを金属電極として使用しても良い。また、突起電極の材質はＡｕに限らず、ＮｉやＣｕ等体積弾性率が大きいものであれば構わない。
【００２６】
（作用）
次に、本実施の形態の製造方法について図４〜図９を参照して説明する。図において（Ｓ１）〜（Ｓ６）は各製造工程を示すものとする。
【００２７】
（Ｓ１） 先ず図４に示すように、ＭＥＭＳ基板４の電極パッド１１ａ〜１１ｃ上に、スタッドバンプ法によりＡｕバンプ１５ａ〜１５ｃを形成する。回路基板６の接続パッド１２ａ〜１２ｃ上にも同様にスタッドバンプ法によりＡｕバンプ１６ａ〜１６ｃを形成する。Ａｕバンプ１５ａ〜１５ｃを形成する工程とＡｕバンプ１６ａ〜１６ｃを形成する工程は、どちらを先にしても良い。また、本実施の形態ではＡｕワイヤを材料としたスタッドバンプ法でＡｕバンプを形成しているが、メッキ法で形成しても構わない。
【００２８】
（Ｓ２） 次に図５に示すように、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃを、逆円錐形状に穴１９ａ〜１９ｃを設けたＮｉ／Ｃｏ製のボール整列治具１８を用いて、ＭＥＭＳ基板４の電極パッド位置に対応する位置に整列させる。ボール整列治具１８は、ネジ止め（図示せず）により基台（図示せず）に固定されている。
【００２９】
Ａｕバンプ１５ａ〜１５ｃ及び１６ａ〜１６ｃの底面径より大きい球形のＳｎ−Ｂｉはんだ１７ａ〜１７ｃを、ボール整列治具１８の上面に３個以上載置した後、穴１９ａ〜１９ｃの全てにＳｎ−Ｂｉはんだ１７ａ〜１７ｃが挿入されるように金属スキージ２０をボール整列治具１８上面と水平方向に移動させる。
【００３０】
この時、一度、穴１９ａ〜１９ｃに挿入されたＳｎ−Ｂｉはんだ１７ａ〜１７ｃに金属スキージ２０が接触して損傷しないために、金属スキージ２０の下端とボール整列治具１８上面との距離ｈは、
Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの直径＞ｈ＞穴１９ａ〜１９ｃに挿入されたＳｎ−Ｂｉはんだ１７ａ〜１７ｃがボール整列治具１８上面から露出する高さの関係を満たすように調整される。また、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃは、サイズが直径３５〜４００μｍの微小ボールであるので、金属スキージ２０の材質をＡｌ等の金属製にし、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃが整列中に金属スキージ２０に静電付着することを防止する。
【００３１】
（Ｓ３） 次に、Ａｕバンプ１５ａ〜１５ｃを設けたＭＥＭＳ基板４と、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの水平方向の位置合わせをする。すなわち、ＭＥＭＥＳ基板４の背面を、実装機の圧着ヘッド２１で真空吸着により保持し、Ａｕバンプ１５ａ〜１５ｃとＳｎ−Ｂｉはんだ１７ａ〜１７ｃとが対向するように位置調整する。
【００３２】
次に図６に示すように、圧着ヘッド２１を垂直に降下させて、Ａｕバンプ１５ａ〜１５ｃをＳｎ−Ｂｉはんだ１７ａ〜１７ｃに圧入する動作を開始する。このとき圧着ヘッド２１の側面に設けられた垂直方向の測長センサ２２によりボール整列治具１８の上面と圧着ヘッド２１との距離を検出するようにする。ここでの検出には光線１００が使用される。これによって、Ａｕバンプ１５ａ〜１５ｃをＳｎ−Ｂｉはんだ１７ａ〜１７ｃに圧入する量を制御することができる。
【００３３】
Ａｕバンプ１５ａ〜１５ｃをＳｎ−Ｂｉはんだ１７ａ〜１７ｃに圧入する前に、予めＡｕバンプ１５ａ〜１５ｃとＳｎ−Ｂｉはんだ１７ａ〜１７ｃの少なくともいずれか一方を固相拡散接続が可能な温度に加熱しておく。加熱方法は、セラミックヒーター（図示せず）を圧着ヘッド２１上部または基台（図示せず）内部に設置し、ＭＥＭＳ基板４または回路基板６を介して間接的に加熱する。
【００３４】
このときの予熱温度は、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃを使用する場合、融点１３９℃を考慮して１００〜１３８℃が良い。また、圧入する時の圧力は１電極あたり、２０〜１００ｇｆとする。また、必要に応じて穴１９ａ〜１９ｃを下面側から真空吸着し、圧入中にＳｎ−Ｂｉはんだ１７ａ〜１７ｃ及びボール整列治具１８自身が動かないようにする。
【００３５】
（Ｓ４） 圧入は次のように進行する。Ａｕバンプ１５ａ〜１５ｃの頂部がＳｎ−Ｂｉはんだ１７ａ〜１７ｃの表面に接触する。Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの接触部分から突起電極（Ａｕバンプ１５ａ〜１５ｃ）頂部の形状にならって塑性変形する。塑性変形時に酸化皮膜が破壊され、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの新生面とＡｕバンプ１５ａ〜１５ｃの新生面が接触・固相拡散して機械的・電気的に接続する（図７）。
【００３６】
（Ｓ５） 圧入完了後に、穴１９ａ〜１９ｃに対する下面からの真空吸着を解除し、ＭＥＭＳ基板４を圧着ヘッド２１と共に垂直方向に持ち上げ、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃをボール整列治具１８から切り離す。次に、回路基板６上のＡｕバンプ１６ａ〜１６ｃと、ＭＥＭＳ基板４上のＳｎ−Ｂｉはんだ１７ａ〜１７ｃとが対向するように圧着ヘッド２１を水平方向に移動する。
【００３７】
次に、図８に示すように、圧着ヘッド２１を垂直に降下させて、Ａｕバンプ１６ａ〜１６ｃをＳｎ−Ｂｉはんだ１７ａ〜１７ｃに圧入する動作を開始する。このとき、測長センサ２２により、回路基板６の上面と圧着ヘッド２１との距離を検出することによりＡｕバンプ１６ａ〜１６ｃをＳｎ−Ｂｉはんだ１７ａ〜１７ｃに圧入する量を制御するようにする。
【００３８】
Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃをＡｕバンプ１６ａ〜１６ｃに圧入する前に、予めＡｕバンプ１６ａ〜１６ｃとＳｎ−Ｂｉはんだ１７ａ〜１７ｃの少なくともいずれか一方を固相拡散接続が可能な温度に加熱しておく。加熱方法は、セラミックヒーター（図示せず）を圧着ヘッド２１上部または基台（図示せず）内部に設置し、ＭＥＭＳ基板４または回路基板６を介して間接的に加熱する。
【００３９】
このときの予熱温度は、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃを使用する場合、融点１３９℃を考慮して１００〜１３８℃、圧入する時の圧力は１電極あたり、２０〜１００ｇｆとする。
【００４０】
（Ｓ６） 圧入は、次のように進行する。Ａｕバンプ１６ａ〜１６ｃの頂部がＳｎ−Ｂｉはんだ１７ａ〜１７ｃの表面に接触する。Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの接触部分からＡｕバンプ１６ａ〜１６ｃ頂部の形状にならって塑性変形する。塑性変形時に酸化皮膜が破壊され、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃの新生面とＡｕバンプ１６ａ〜１６ｃの新生面が接触・固相拡散して機械的・電気的に接続する（図９）。
【００４１】
上記した第１の実施の形態に係る製造方法では、ＭＥＭＳ基板４のＡｕバンプ１５ａ〜１５ｃとＳｎ−Ｂｉはんだ１７ａ〜１７ｃとを先に固相拡散接続し、後工程で回路基板６のＡｕバンプ１６ａ〜１６ｃとＳｎ−Ｂｉはんだ１７ａ〜１７ｃを固相拡散接続したが、逆の工程にしても差し支えない。また、第１の実施の形態では大気中で製造を行っているが、真空中またはＡｒガス等の不活性ガス中で実施しても良い。
【００４２】
（効果）
ＭＥＭＳ基板４の電極パッド１１ａ〜１１ｃと、回路基板６の接続パッド１２ａ〜１２ｂとの間を電気的・機械的に支持するバンプ部は、Ｓｎ−Ｂｉはんだ１７ａ〜１７ｃとＡｕバンプ１５ａ〜１５ｃ及びＡｕバンプ１６ａ〜１６ｃの周面全体とで固相拡散接続をしているので、バンプ接続部の機械強度が向上するという効果がある。
【００４３】
また、第１の実施の形態には、上記の効果のほかに、次のような特有の効果がある。すなわち、Ａｕバンプ１５ａ〜１５ｃと、Ａｕバンプ１６ａ〜１６ｃとが直接接触しないので、ＭＥＭＳ基板４と回路基板６間のギャップ量を自由に大きくとることが可能であり、その結果、高ギャップ量のフリップチップ接続が可能となる。
【００４４】
[第２の実施の形態]
本発明の第２の実施の形態は、受光素子を有する光半導体チップとガラス基板とを、フリップチップ接続する半導体装置に適用したものである。
【００４５】
（構成）
図１０は、本発明の第２の実施の形態の構成を説明するための図である。第２の実施の形態は、次のように構成されている。光半導体チップ２４は、シリコン基材２５と、このシリコン基材２５の下面の中央部に設けられた受光素子２３と、この受光素子２３と配線を介して電気的に接続されたＡｌの電極パッド２６とからなる。
【００４６】
一方、ガラス基板２７は、ガラス基材２８とＡｌの接続パッド２９と外部端子（図示せず）とからなる。接続パッド２９は、光半導体チップ２４の電極パッド２６に対向する位置に配置される。外部接続端子は、接続パッド２９と配線を介して電気的に接続される。
【００４７】
光半導体チップ２４の電極パッド２６の一面及びガラス基板２７の接続パッド２９の一面には、スタッドバンプ法によりそれぞれＡｕバンプ３０、Ａｕバンプ３１が設けられている。Ａｕバンプ３０，３１は、底部径が６０〜１００μｍ、頂部径が２０〜５０μｍ、高さが１５〜６０μｍの円錐形状をしている。Ａｕバンプ３０とＡｕバンプ３１は、互いが対向しない位置に配置され、Ａｌ合金３２とＡｕバンプ３０，３１の周面全体で固相拡散接続されている。
【００４８】
次に、第２の実施の形態の製造方法について図１１〜図１５を用いて説明する。図において（Ｓ１０１）〜（Ｓ１０５）は各製造工程を示すものとする。
【００４９】
（Ｓ１０１） まず図１１に示すように、光半導体チップ２４の電極パッド２６上にＡｕバンプ３０を形成する。また、ガラス基板２７の接続パッド２９上にＡｕバンプ３１を形成する。
【００５０】
（Ｓ１０２） 次に図１２に示すように、直径１００〜２００μｍのＡｌボール３５を、Ａｌ製の金属スキージ３６を水平方向に移動してボール整列治具３３の穴３４ａ中に整列・配置する。
【００５１】
（Ｓ１０３） 次に、ボール整列治具３３の穴３４ｂの下面から真空吸着してＡｌボール３５を固定した後、レベリングプレート５２を用いて押圧し、Ａｌボール３５を円筒状のＡｌ合金３２に成型する（図１３）。
【００５２】
（Ｓ１０４） Ａｕバンプ３１を接続パッド２９上に形成したガラス基板２７を圧着ヘッド３７に吸着保持した後、ボール整列治具３３上のＡｌ合金３２と、ガラス基板２７の接続パッド２９とが対向するように水平移動する。
【００５３】
次に図１４に示すように、圧着ヘッド３７を垂直に降下させてＡｕバンプ３１とＡｌ合金３２とを接触させた後、垂直方向に圧力を加えつつ、水平方向に超音波振動２００を付与する。これによりＡｕバンプ３１はＡｌ合金３２に圧入し、塑性変形した金属電極としてのＡｌ合金３２の新生面とＡｕバンプ３１の新生面が接触することで固相拡散接続が完了する。また、Ａｕバンプ３１を形成した以外の接続パッド２９とＡｌ合金３２の周面も同時に固相拡散接続が完了する。
【００５４】
（Ｓ１０５） 次に、Ａｕバンプ３１とＡｌ合金３２が固相拡散接続されたガラス基板２７を基台（図示せず）上に固定した後、Ａｕバンプ３０を電極パッド２６上に形成した光半導体チップ２４を圧着ヘッド３７に吸着保持する。
【００５５】
次に、圧着ヘッド３７を垂直に降下させ、Ａｕバンプ３０とＡｌ合金３２とを接触させた後、垂直方向に圧力を加えつつ、水平方向に超音波振動２００を付与する。これによりＡｕバンプ３０はＡｌ合金３２に圧入し、塑性変形したＡｌ合金３２の新生面とＡｕバンプ３０の新生面が接触することで固相拡散接続が完了する。また、Ａｕバンプ３０を形成した以外の接続パッド２６とＡｌ合金３２の周面も同時に固相拡散接続が完了する（図１５）。
【００５６】
（効果）
光半導体チップ２４の電極パッド２６と、ガラス基板２７の接続パッド２９との間を電気的・機械的に支持するバンプ部は、第１にＡｌ合金３２とＡｕバンプ３０及びＡｕバンプ３１の周面全体が固相拡散接続され、第２にＡｌ合金３２の周面と電極パッド２６とが固相拡散され、第３にＡｌ合金３２の周面と接続パッド２９とがそれぞれで固相拡散接続されるので、バンプ部の機械的強度が向上するという効果がある。
【００５７】
第２の実施の形態には、上記の効果のほかに次のような特有の効果がある。すなわち、Ａｕバンプ３０とＡｕバンプ３１が対向していないので、光半導体チップ２４とガラス基板２７間のギャップ量を小さくすることが可能となる。また、Ａｌ合金３２とＡｕバンプ３０、３１の周面以外でも固相拡散接続しているので、最も接続強度が向上できる。さらに、温度をかけずに実装できるので熱に弱い部品も実装可能となる。さらに、電極パッドの面積を大きくとることができる。
【００５８】
[第３の実施の形態]
本発明の第３の実施の形態は、基板の大部分に稼動部を有するＭＥＭＳ基板と稼動部に対応する駆動電極を有する回路基板とをフリップチップ接続して静電駆動型デバイスを実装した例に適用したものである。
【００５９】
（構成）
図１６及び図１７（ａ）、（ｂ）は、本発明の第３の実施の形態の構成を説明するための図である。第３の実施の形態は次のように構成されている。ＭＥＭＳ基板４４は、中央部をエッチングで除いた単結晶シリコンの枠４５と、この単結晶シリコンの枠４５の下面全面に形成されたポリイミド薄膜４６及びＣｒ薄膜４７と、ポリイミド薄膜４６上に円形に形成されたＡｌ反射膜４８と、Ｃｒ薄膜４７上の枠直下の３箇所に形成されたＡｕの電極パッド４９ａ、４９ｂ、４９ｃとからなり、稼動部５０は、静電引力により回路基板３８方向に湾曲する。
【００６０】
一方、回路基板３８は、基材７０と、Ａｌ反射膜４８と対向する位置に形成されたＡｌの駆動電極３９と、電極パッド４９ａ、４９ｂ、４９ｃの対向する位置に形成されたＡｌの接続パッド４０ａ、４０ｂ、４０ｃと、駆動電極３９及び接続パッド４０ａ〜４０ｃと配線によって電気的に接続された外部接続端子４１ａ〜４１ｄとからなり、上記した各素子は全て基材７０の上面に設けられている。
【００６１】
ＭＥＭＳ基板４４上の電極パッド４９ａ〜４９ｃには、Ａｕバンプ５１ａ〜５１ｃが、回路基板３８上の接続パッド４０ａ〜４０ｃには、Ｎｉバンプ４２ａ〜４２ｃがメッキ法により均一な高さになるように設けられている。Ａｕバンプ５１ａ〜５１ｃは、全て同一形状の円錐であり、大きさは底面径が６０〜１００μｍ、頂面径が２０〜５０μｍ、高さが１５〜６０μｍである。
【００６２】
Ａｕバンプ５１a〜５１ｃの高さはレベリング治具（図示せず）によって１５〜６０μｍの間で均一化されている。Ｎｉバンプ４２a〜４２ｃは、全て同一の円筒形状であり、Ａｕバンプ５１ａ〜５１ｃの頂面径以上の直径である。
【００６３】
Ｓｎ−Ｚｎはんだ４３ａ〜４３ｃは、Ａｕバンプ５１ａ〜５１ｃとＮｉバンプ４２ａ〜４２ｃを一体的に覆い、各バンプ５１ａ〜５１ｃ、４２ａ〜４２ｃ周面と固相拡散接続によって合金層を形成して機械的・電気的に接続している。Ｓｎ−Ｚｎはんだ４３ａ〜４３ｃの組成はＳｎ９１％、Ｚｎ９％とし、Ａｕバンプ５１ａ〜５１ｃ及びＮｉバンプ４２ａ〜４２ｃよりも体積弾性率が低く、塑性変形がしやすいものとする。
【００６４】
（作用・効果）
次に、この発明の実施の形態の作用を説明する。ＭＥＭＳ基板４４の電極パッド４９ａ〜４９ｃと、回路基板３８の接続パッド４０ａ〜４０ｂとの間を電気的・機械的に支持するバンプ部について、Ａｕバンプ５１ａ〜５１ｃとＮｉバンプ４２ａ〜４２ｃの頂面同士が接触し、基板間のギャップ量をＡｕバンプ高さとＮｉバンプ高さの和に維持する。Ｓｎ−Ｚｎはんだ４３ａ〜４３ｃは、Ａｕバンプ５１ａ〜５１ｃ及びＮｉバンプ４２ａ〜４２ｃの側面全体で固相拡散接続をしており、バンプ部の機械的強度が向上するという効果がある。
【００６５】
また、第３の実施の形態には、上記の効果のほかに、次のような特有の効果がある。すなわち、高さが均一なＡｕバンプ５１ａ〜５１ｃとＮｉバンプ４２ａ〜４２ｃとで、基板間のギャップ量を維持できる。その結果、圧着ヘッドの垂直方向への位置制御の分解能とは無関係に素子を実装可能となり、高価な設備を使用しなくてもよい。
【００６６】
（付記）
上記した具体的な実施の形態から以下のような構成の発明が抽出可能である。
【００６７】
１． 電極パッドを有する半導体チップを、前記電極パッドに対向する位置に接続パッドを有する回路基板に、バンプを介して実装する半導体装置において、
前記バンプは、
前記電極パッドに設けた第１の突起電極と、
前記接続パッドに設けた第２の突起電極と、
前記第１及び第２の突起電極の周面を一体的に被覆し、且つこれら２つの突起電極を固相拡散により接続する導電性の接続部材と、
を具備することを特徴とする半導体装置。
【００６８】
２． 前記接続部材の体積弾性率は、前記第１及び第２の突起電極の体積弾性率よりも小さいことを特徴とする１．に記載の半導体装置。
【００６９】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第１〜第３の実施の形態が対応する。構成中の第１の突起電極は、第１の実施形態ではＡｕバンプ１５ａ〜１５ｃ、第２の実施の形態ではＡｕバンプ３０、第３の実施の形態ではＡｕバンプ５１ａ〜５１ｃが該当する。構成中の第２の突起電極は、第１の実施の形態ではＡｕバンプ１６ａ〜１６ｃ、第２の実施の形態ではＡｕバンプ３１、第３の実施の形態ではＮｉバンプ４２ａ〜４２ｃが該当する。構成中の導電性の接続部材は、第１の実施の形態ではＳｎ−Ｂｉはんだ１７ａ〜１７ｃ、第２の実施の形態ではＡｌ合金３２、第３の実施の形態ではＳｎ−Ｚｎはんだ４３ａ〜４３ｃが該当する。
【００７０】
（作用・効果）
導電性の接続部材と、第１の突起電極及び第２の突起電極、両方の周面全体で固相拡散接続しているので接続面積が大きく取れ、且つアンカー効果によりバンプ接続部の機械強度が向上できる。また、導電性の接続部材を第１の突起電極及び第２の突起電極よりも体積弾性率の小さい材質としているために、従来と比較して導電性の接続部材が低圧力で優先的に塑性変形して第１の突起電極及び第２の突起電極と固相拡散接続する。その結果、接続時に半導体チップの電極パッド及び回路基板の接続パッドに加わる圧力が低減し、ヒンジや薄膜といった脆弱なＭＥＭＳ基板や極薄の半導体チップ及び回路基板を破壊せずに実装することができる。また、第１の突起電極と第２の突起電極は接触しないので、実装設備によって基板間のキャップ量を自由に調整できる。
【００７１】
３． 前記接続部材は、前記２つの突起電極を、前記電極パッド及び前記接続パッドと併せて固相拡散接続することを特徴とする１．に記載の半導体装置。
【００７２】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。構成中の第１の突起電極はＡｕバンプ３０、第２の突起電極はＡｕバンプ３１、導電性の接続部材はＡｌ合金３２、電極パッドはＡｌの電極パッド２６、接続パッドはＡｌの接続パッド２９が該当する。
【００７３】
（作用・効果）
導電性の接続部材は、第１の突起電極及び第２の突起電極、両方の周面全体に加えて電極パッドと接続パッドとも固相拡散接続をしている。その結果、バンプ接続部と電極パッド及び接続パッド界面部との機械的強度が向上する。
【００７４】
４． 前記第１の突起電極と前記第２の突起電極とが対向しないことを特徴とする１．に記載の半導体装置。
【００７５】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。構成中の第１の突起電極はＡｕバンプ３０、第２の突起電極はＡｕバンプ３１が該当する。
【００７６】
（作用・効果）
第１の突起電極と第２の突起電極の周面は対向しないので、互いに接触せず且つ上下方向にも重ならない位置で導電性の接続部材と固相拡散接続でき、半導体チップと回路基板間のギャップ量を小さくできる。ギャップ量が小さくできると、静電駆動型ＭＥＭＳデバイスの低電圧駆動が実現できる。
【００７７】
５． 前記第１の突起電極と、前記第２の突起電極の頂部が対向し、且つ接触していることを特徴とする１．に記載の半導体装置。
【００７８】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第３の実施の形態が対応する。構成中の第１の突起電極はＡｕバンプ５１ａ〜５１ｃ、第２の突起電極はＮｉバンプ４２ａ〜４２ｃが該当する。
【００７９】
（作用・効果）
第１の突起電極の頂部と第２の突起電極の頂部とが接触（ここでは面接触）した状態で、導電性の接続部材と第１及び第２の突起電極周面が固相拡散接続している。その結果、突起電極の高さに基づいて基板間のギャップ量の制御が可能となり、高精度な実装設備（センサー及び関連する制御系など）を使わずに高精度なギャップ量が要求される光半導体チップを安定して実装できる。
【００８０】
６． 前記接続部材の、前記第１及び第２の突起電極が接続される接続面は平坦形状であることを特徴とする１．に記載の半導体装置。
【００８１】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。接続部材の接続面は、ボール整列治具３３に配置したＡｌボール３５をレベリングプレート３６で押圧し円筒状に成型することにより平坦形状とされる。
【００８２】
（作用・効果）
圧着工程において、Ａｌ合金の圧入面が平坦なため、Ａｕバンプ３０及び３１の頂面が垂直にＡｌ合金へ圧入できる。その結果、圧入不良を防止でき、光半導体チップ等の実装を安定して行えるという効果がある。
【００８３】
７． 半導体チップの電極パッド面上に第１の突起電極を形成する工程と、
回路基板の接続パッド上に第２の突起電極を形成する工程と、
前記電極パッド又は前記接続パッドと対向する位置に導電性の接続部材を整列・配置する工程と、
前記接続部材と前記第１の突起電極とを位置合わせした後に、前記第１及び前記第２の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、
前記接続部材と前記第２の突起電極とを位置合わせした後に、前記第１及び前記第２の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、
を具備することを特徴とする半導体装置の製造方法。
【００８４】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第１の実施の形態が対応する。第１の突起電極を形成する工程は、第１の実施の形態ではＭＥＭＳ基板４上の電極パッド１１ａ〜１１ｃにＡｕバンプ１５ａ〜１５ｃを形成する工程、第３の実施の形態ではＭＥＭＳ基板４４上の電極パッド４９ａ〜４９ｃにＡｕバンプ５１ａ〜５１ｃを形成する工程が該当する。
【００８５】
第２の突起電極を形成する工程は、第１の実施の形態では回路基板６上の接続パッド１２ａ〜１２ｃにＡｕバンプ１６ａ〜１６ｃを形成する工程が該当する。
【００８６】
接続部材を前記電極パッド又は接続パッドと対向する位置に整列・配置する工程は、第１の実施の形態ではＳｎ−Ｂｉはんだをボール整列治具１８を用いて整列・配置する工程が該当する。
【００８７】
前記接続部材と前記第１の突起電極とを位置合わせした後に固相拡散接続する工程は、第１の実施の形態では、測長センサ２２付の圧着ヘッド２１でＭＥＭＳ基板４を保持してＳｎ−Ｂｉはんだ１７ａ〜１７ｃとＡｕバンプ１５ａ〜１５ｃとの水平方向の位置合わせを行ない、加熱・加圧して固相拡散接続する工程が該当する。
【００８８】
前記接続部材と前記第２の突起電極とを位置合わせした後に固相拡散接続する工程は、第１の実施の形態では測長センサ２２付の圧着ヘッド２１で回路基板６を保持してＳｎ−Ｂｉはんだ１７ａ〜１７ｃとＡｕバンプ１６ａ〜１６ｃとの水平方向の位置合わせを行ない、加熱・加圧して固相拡散接続する工程が該当する。
【００８９】
（作用・効果）
１．に記載した構成の作用・効果と同じである。
【００９０】
８． 前記接続部材を前記電極パッド又は前記接続パッドと対向する位置に整列・配置する工程の後に、前記接続部材の接続面を平坦化する工程をさらに具備することを特徴とする７．に記載の半導体装置の製造方法。
【００９１】
（対応する発明の実施の形態）
この発明に関する実施の形態は、少なくとも第２の実施の形態が対応する。接続部材を平坦化する工程は、第２の実施の形態ではボール整列治具３３に配置したＡｌボール３５をレベリングプレート５２で押圧し、円筒状に成型する工程が該当する。
【００９２】
（作用・効果）
圧着工程において、Ａｌ合金の圧入面が平坦なため、Ａｕバンプ３０及び３１の頂面が垂直にＡｌ合金へ圧入できる。その結果、圧入不良を防止でき、光半導体チップ等の実装を安定して行なえるという効果がある。
【００９３】
９． 前記導電性の接続部材は、球形であることを特徴とする７．に記載の半導体装置の製造方法。
【００９４】
（対応する発明の実施の形態）
この発明に関する実施の形態は、第１〜３の実施の形態が対応する。接続部材は、第１の実施の形態ではＳｎ−Ｂｉはんだ１７ａ〜１７ｃ、第２の実施の形態ではＡｌボール３５、第３の実施の形態ではＳｎ−Ｚｎはんだ４３ａ〜４３ｃが該当する。
【００９５】
（作用・効果）
接続部材が球形のため、金属スキージで水平方向に移動させやすい。その結果、ボール整列治具の穴に容易に配置しやすくなり、その結果、光半導体チップ等の量産化が容易となる。
【００９６】
【発明の効果】
本発明によれば、第１及び第２の突起電極、両方の周面全体で導電性の接続部材と固相拡散接続したので接続面積を大幅に増加することが可能となり、これによって、突起電極同士の機械的強度を向上させることができる。
【００９７】
また、本発明によれば、樹脂封止がむずかしい光半導体チップや機械駆動部を有するＭＥＭＳ基板の実装にも適用可能となり、さらには、ヒンジや薄膜といった脆弱なＭＥＭＳ基板や極薄の半導体チップ及び回路基板を破壊せずに実装することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の構成を説明するための図であり、実装後の静電駆動型デバイスを真上から見た上面図である。
【図２】本発明の第１の実施の形態の構成を説明するための図であり、図１のＡ−Ａ部の断面図である。
【図３】本発明の第１の実施の形態の構成を説明するための図であり、（ａ）は突起電極形成後のＭＥＭＳ基板４を図２の下面方向から見た図であり、（ｂ）は、突起電極形成後の回路基板６を図２の上面方向から見た図である。
【図４】本発明の第１の実施の形態の製造方法について説明するための図（その１）である。
【図５】本発明の第１の実施の形態の製造方法について説明するための図（その２）である。
【図６】本発明の第１の実施の形態の製造方法について説明するための図（その３）である。
【図７】本発明の第１の実施の形態の製造方法について説明するための図（その４）である。
【図８】本発明の第１の実施の形態の製造方法について説明するための図（その５）である。
【図９】本発明の第１の実施の形態の製造方法について説明するための図（その６）である。
【図１０】本発明の第２の実施の形態の構成を説明するための図である。
【図１１】本発明の第２の実施の形態の製造方法について説明するための図（その１）である。
【図１２】本発明の第２の実施の形態の製造方法について説明するための図（その２）である。
【図１３】本発明の第２の実施の形態の製造方法について説明するための図（その３）である。
【図１４】本発明の第２の実施の形態の製造方法について説明するための図（その４）である。
【図１５】本発明の第２の実施の形態の製造方法について説明するための図（その５）である。
【図１６】本発明の第３の実施の形態の構成を説明するための図（その１）である。
【図１７】本発明の第３の実施の形態の構成を説明するための図（その２）である。
【図１８】従来の半導体装置の構成について説明するための図である。
【符号の説明】
４…ＭＥＭＳ基板、５…駆動電極、６…回路基板、７…枠、８…ポリイミド膜、９…Ｃｒ膜、１０…Ａｌ反射膜、１１ａ〜１１ｃ…電極パッド、１２ａ〜１２ｃ…接続パッド、１３ａ〜１３ｄ…外部接続端子、１４…稼動部、１５ａ〜１５ｃ…Ａｕバンプ、１６ａ〜１６ｃ…Ａｕバンプ、１７ａ〜１７ｃ…Ｓｎ−Ｂｉはんだ、６０…基材。

Claims (3)

  1. 半導体チップの電極パッド面上に第１の突起電極を形成する工程と、
    回路基板の接続パッド上に第２の突起電極を形成する工程と、
    前記電極パッド又は前記接続パッドと対向する位置に導電性の接続部材を整列・配置する工程と、
    前記接続部材と前記第１の突起電極とを位置合わせした後に、前記第１の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、
    前記接続部材と前記第２の突起電極とを位置合わせした後に、前記第２の突起電極の周面を一体的に被覆するように固相拡散接続する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記接続部材の接続面を平坦化する工程をさらに具備することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記導電性の接続部材は、球形であることを特徴とする請求項１記載の半導体装置の製造方法。
JP2003143379A 2003-05-21 2003-05-21 半導体装置の製造方法 Expired - Lifetime JP4104490B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003143379A JP4104490B2 (ja) 2003-05-21 2003-05-21 半導体装置の製造方法
US10/819,801 US6995469B2 (en) 2003-05-21 2004-04-07 Semiconductor apparatus and fabricating method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003143379A JP4104490B2 (ja) 2003-05-21 2003-05-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004349390A JP2004349390A (ja) 2004-12-09
JP4104490B2 true JP4104490B2 (ja) 2008-06-18

Family

ID=33447506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003143379A Expired - Lifetime JP4104490B2 (ja) 2003-05-21 2003-05-21 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6995469B2 (ja)
JP (1) JP4104490B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP4817892B2 (ja) 2005-06-28 2011-11-16 富士通セミコンダクター株式会社 半導体装置
US7569926B2 (en) * 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US20070045845A1 (en) * 2005-08-31 2007-03-01 Anand Lal Ball grid array interface structure and method
KR100719905B1 (ko) 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7674651B2 (en) * 2006-12-26 2010-03-09 International Business Machines Corporation Mounting method for semiconductor parts on circuit substrate
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP2008218882A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
JP4829853B2 (ja) * 2007-08-24 2011-12-07 力成科技股▲分▼有限公司 半導体ｐｏｐ装置
JP2009054741A (ja) * 2007-08-27 2009-03-12 Powertech Technology Inc 半導体パッケージ
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
JP4880561B2 (ja) * 2007-10-03 2012-02-22 新光電気工業株式会社 フリップチップ実装装置
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
JP5033045B2 (ja) * 2008-04-22 2012-09-26 パナソニック株式会社 半導体素子の実装構造
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
JP5172783B2 (ja) * 2009-06-18 2013-03-27 シャープ株式会社 配線シート付き太陽電池セルおよび太陽電池モジュール
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
CN103384639B (zh) * 2011-02-10 2017-05-10 埃普科斯股份有限公司 包括凸点下金属化层的微机电系统器件
KR101574911B1 (ko) 2011-09-16 2015-12-04 파나소닉 주식회사 실장 구조 및 그 제조 방법
JP5923725B2 (ja) 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
TW201432826A (zh) * 2013-02-01 2014-08-16 Chipbond Technology Corp 半導體封裝製程及其結構
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10950568B2 (en) * 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP3297254B2 (ja) 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP3960445B2 (ja) * 1998-10-12 2007-08-15 新光電気工業株式会社 半導体装置とその製造方法
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
JP3575384B2 (ja) * 2000-03-27 2004-10-13 関西日本電気株式会社 半導体装置の製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法

Also Published As

Publication number Publication date
US20040232533A1 (en) 2004-11-25
US6995469B2 (en) 2006-02-07
JP2004349390A (ja) 2004-12-09

Similar Documents

Publication Publication Date Title
JP4104490B2 (ja) 半導体装置の製造方法
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
US20160254247A1 (en) Fan-out WLP with package
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
JP4752586B2 (ja) 半導体装置の製造方法
US20060220234A1 (en) Wire bonded wafer level cavity package
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US8564969B2 (en) Component arrangement and method for production thereof
US8050011B2 (en) Process for sealing and connecting parts of electromechanical, fluid and optical microsystems and device obtained thereby
JP5226937B2 (ja) フリップチップボンディング技術を用いた、半導体チップの基板への実装方法
JPH11274241A (ja) 半導体装置の製造方法
TW201421658A (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP3702062B2 (ja) 圧力センサ装置
JPH10154726A (ja) 半導体装置及びその製造方法
US11456277B2 (en) Thermocompression bonding of electronic components
JPH0551179B2 (ja)
JP4200090B2 (ja) 半導体装置の製造方法
JP3746719B2 (ja) フリップチップ実装方法
JP2005174981A (ja) 電子部品の製造方法及び電子部品
JP4570898B2 (ja) コンタクタ製造装置
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
JP4796601B2 (ja) 電子部品用コンタクタの製造方法
JP2001085471A (ja) 電子部品の実装方法
US7759791B2 (en) High density IC module
JP2000150559A (ja) バンプとその形成方法、および半導体チップの接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080325

R151 Written notification of patent or utility model registration

Ref document number: 4104490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250