JPH11274241A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11274241A
JPH11274241A JP10079632A JP7963298A JPH11274241A JP H11274241 A JPH11274241 A JP H11274241A JP 10079632 A JP10079632 A JP 10079632A JP 7963298 A JP7963298 A JP 7963298A JP H11274241 A JPH11274241 A JP H11274241A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
resin layer
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10079632A
Other languages
English (en)
Other versions
JP3326382B2 (ja
Inventor
Futoshi Honma
太 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP07963298A priority Critical patent/JP3326382B2/ja
Publication of JPH11274241A publication Critical patent/JPH11274241A/ja
Application granted granted Critical
Publication of JP3326382B2 publication Critical patent/JP3326382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの金バンプの高さ均一化と回路
基板に固定するための樹脂層形成とをウェハー状態で一
括して行って実装のスループット向上を図る。 【解決手段】 ウェハー２０のチップ領域２２のパッド
２１上に金線を用いて突起付電極２３を形成し、突起付
電極２３を完全に覆うように樹脂層２４Ａを形成し、樹
脂層２４Ａを研磨して金バンプ露出面２６を有する金バ
ンプ２７と樹脂層２４Ｂとを形成し、ウェハー２０を分
割して半導体チップ１０を完成させる。ボンディングツ
ール３０により半導体チップ１０を保持し、金バンプ２
７と回路基板４０上の電極４１とを互いに対向させ熱圧
着して金バンプ２７と電極４１とを合金層により接続
し、かつ樹脂層２４Ｂを硬化させて半導体チップ１０と
回路基板４０とを接着する。これにより、ウェハー状態
で金バンプ２７の高さ均一化と樹脂層２４Ｂの形成とを
一括して行うので、高スループットで半導体装置を製造
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板上に半導
体チップを実装してなる半導体装置の製造方法に関する
ものである。
【０００２】
【従来の技術】近年、半導体装置の製造方法において各
種半導体チップを回路基板に実装する場合には、ベアチ
ップを用いた実装が行われるようになってきた。以下、
従来の半導体装置の製造方法の代表的な２種類につい
て、図９〜図１１を参照しながら説明する。
【０００３】第１に、従来の実装方法の代表的な１つで
あるＳＢＢ方式（スタッド・バンプ・ボンディング方
式）を、図９及び図１０を参照しながら説明する。図９
は、ＳＢＢ方式により半導体チップが実装された回路基
板、つまり実装基板を示す断面図である。図９におい
て、１００は半導体チップ、１１０は半導体チップ１０
０の主面に形成されたボンディング用のパッド、１２０
はパッド１１０上に形成された金バンプ、１３０は金バ
ンプ１２０の先端に形成された導電性接着剤、１４０は
回路基板、１５０は回路基板１４０の上面に形成された
電極、１６０は半導体チップ１００と回路基板１４０と
を固定するために設けられたアンダーフィル樹脂であ
る。
【０００４】ＳＢＢ方式の具体的な実装方法を、図１０
（ａ）〜（ｇ）を参照しながら説明する。図１０（ａ）
〜（ｇ）は、ＳＢＢ方式の各工程を示す断面図である。
【０００５】まず、図１０（ａ）に示すように、ウェハ
ー２００に設けられた複数のチップ領域２１０の主面に
パッド１１０を形成し、各チップ領域２１０を完成させ
る。次に、図１０（ｂ）に示すように、ダイシング工程
によりウェハー２００を分割し、各チップ領域２１０か
らなる複数の半導体チップ１００を完成させる。次に、
図１０（ｃ）に示すように、分割された半導体チップ１
００に対し、金線と一般的なボールボンディングワイヤ
ーボンド工法とを用いて、パッド１１０上に突起付電極
１１５を形成する。次に、図１０（ｄ）に示すように、
形成された全ての突起付電極１１５に対し、パッド１１
０の表面からの高さを均一に揃えるためにレベリングを
行って、金バンプ１２０を形成する。次に、図１０
（ｅ）に示すように、レベリングを施された金バンプ１
２０の先端へ導電性接着剤１３０を転写し、圧着ツール
３００により半導体チップ１００を保持し、金バンプ１
２０と回路基板１４０の電極１５０とを対向させて位置
合わせしフェースダウンで圧着した後に、導電性接着剤
１３０を硬化させる。これにより、導電性接着剤１３０
を介して、パッド１１０と電極１５０とを電気的に接続
する。次に、図１０（ｆ）に示すように、ディスペンサ
ー３１０を用いて、アンダーフィル樹脂１６０により半
導体チップ１００と回路基板１４０との間の空間を充填
する。次に、図１０（ｇ）に示すように、充填されたア
ンダーフィル樹脂１６０を硬化させることにより、半導
体チップ１００を回路基板１４０へ接着して固定する。
【０００６】第２に、もう１つの代表的な従来の半導体
装置の製造方法である、異方導電性フィルムを用いた半
導体装置の製造方法を、図１１及び図１２を参照しなが
ら説明する。図１１は、異方導電性フィルムを用いた半
導体装置の製造方法により半導体チップが実装された回
路基板、つまり実装基板を示す断面図である。図１１に
おいて、１００は半導体チップ、１１０は半導体チップ
１００の主面に形成されたボンディング用のパッド、１
２０はパッド１１０上に形成された金バンプ、１４０は
回路基板、１５０は回路基板１４０の上面に形成された
電極、１７０は金バンプ１２０と電極１５０とを電気的
に接続し、かつ半導体チップ１００と回路基板１４０と
を固定するための異方導電性フィルムである。
【０００７】異方導電性フィルムを用いた半導体チップ
の具体的な実装方法を、図１２（ａ）〜（ｆ）を参照し
ながら説明する。図１２（ａ）〜（ｆ）は、異方導電性
フィルムを用いた実装方法の各工程を示す断面図であ
る。
【０００８】まず、ＳＢＢ方式の場合と同様に、図１２
（ａ）〜（ｄ）において、半導体チップ１００の電極１
１０上に金バンプ１２０を形成する。次に、図１２
（ｅ）に示すように、圧着ツール３００により半導体チ
ップ１００を保持し、金バンプ１２０と回路基板１４０
の電極１５０とを対向させて位置合わせし、異方導電性
フィルム１７０を介して半導体チップ１００を回路基板
１４０へフェースダウンで熱圧着する。ここで、異方導
電性フィルム１７０は、導電粒子とバインダーとから構
成されている。導電粒子としては、銀やニッケル等の電
気抵抗が低い金属からなる粒子や、これらの金属を表面
にコーティングした樹脂粒子等が用いられ、バインダー
としては熱可塑性又は熱硬化性の樹脂が用いられる。次
に、図１２（ｆ）に示すように、熱圧着によりバインダ
ーを溶融又は軟化させ、金バンプ１２０と電極１５０と
の間においてのみ導電粒子同士を接触させて、パッド１
１０と電極１５０とを電気的に接続する。そして、異方
導電性フィルム１７０のバインダーを硬化させることに
より、半導体チップ１００を回路基板１４０へ接着して
固定する。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の実装方法によれば、不可欠な工程である金バンプ１
２０のレベリング工程において、ウェハー２００の反り
やレベリング装置の機械的精度の不足等から、ウェハー
状態で一括して金バンプ１２０の高さを均一にすること
が困難である。したがって、ダイシング後の半導体チッ
プ１００毎に金バンプ１２０のレベリングを行う必要が
あるので、レベリング工程のスループットが低下して製
造コストが上昇する。
【００１０】また、ＳＢＢ方式の場合には、アンダーフ
ィル樹脂１６０を充填するために一般的には１チップ当
たり２０〜９０秒程度必要で、かつアンダーフィル樹脂
１６０の硬化にも時間を要するので、スループットが更
に低下する。一方、異方導電性フィルム１７０を用いる
場合には、異方性導電フィルム１７０を、予め整形して
回路基板１４０の所定の場所へ設置する工程を要するの
で、スループットが更に低下する。したがって、これら
の２方式とも、スループットが低いので大量生産には不
向きであり、かつ製造コストが高いという問題を有す
る。
【００１１】本発明は、上記従来の問題を解決するため
に、金バンプの高さの均一化と、半導体チップを回路基
板へ固定するための接着層の形成とを、ウェハー状態で
一括して行うことによって、高スループットでベアチッ
プを回路基板へ実装できる半導体装置の製造方法を提供
することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第１の半導体装置の製造方法は、請求項
１に記載されているように、回路基板上に半導体チップ
を実装してなる半導体装置の製造方法を、ウェハーが有
する複数のチップ領域の主面に各々形成されたパッド上
にバンプを形成する工程と、ウェハー上において少なく
ともバンプの間を埋める樹脂層を形成する工程と、樹脂
層及びバンプの上面が同じ高さになるまで樹脂層とバン
プとを研磨する工程と、ウェハーを各々チップ領域毎に
切り離して複数の半導体チップに分割する工程と、半導
体チップ上のバンプと回路基板上の電極とを互いに対向
させて位置合わせする工程と、半導体チップを回路基板
上へ載置し、バンプと回路基板上の電極とを電気的に接
続する工程とを備えている。
【００１３】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後にフェイスダウン
で半導体チップを回路基板へ実装する。したがって、半
導体装置の製造を高スループットで行うことができる。
【００１４】請求項２に記載されているように、請求項
１の半導体装置の製造方法において、電気的に接続する
工程では、バンプの上面と回路基板上の電極とを熱圧着
して合金層を形成することにより、バンプと回路基板上
の電極とを電気的に接続することができる。
【００１５】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、合金層によっ
て確実にバンプと回路基板の電極とを接続する。したが
って、高スループットで確実に半導体装置を製造するこ
とができる。
【００１６】請求項３に記載されているように、請求項
１の半導体装置の製造方法において、電気的に接続する
工程では、バンプの上面と回路基板上の電極との接触部
に超音波を印加しつつ熱圧着して合金層を形成してもよ
い。
【００１７】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、より低い熱エ
ネルギーで形成した合金層によって確実にバンプと回路
基板の電極とを接続する。したがって、高スループット
で確実に、かつ高温を印加することなく半導体装置を製
造することができる。
【００１８】請求項４に記載されているように、請求項
１の半導体装置の製造方法において、位置合わせする工
程は、バンプと回路基板上の電極との間に導電性物質を
形成する工程を更に備え、電気的に接続する工程では、
導電性物質を硬化させることとしてもよい。
【００１９】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、導電性物質を
硬化させて確実にバンプと回路基板の電極とを接続す
る。したがって、高スループットで確実に半導体装置を
製造することができる。
【００２０】請求項５に記載されているように、請求項
４の半導体装置の製造方法において、導電性物質は導電
性接着剤であり、電気的に接続する工程では、バンプの
上面と回路基板上の電極とを導電性接着剤を介して熱圧
着することとしてもよい。
【００２１】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後にフェイスダウン
で半導体チップを回路基板へ実装する際に、導電性接着
剤を硬化させて確実にバンプと回路基板の電極とを接続
する。したがって、高スループットで確実に半導体装置
を製造することができる。
【００２２】請求項６に記載されているように、請求項
４の半導体装置の製造方法において、導電性物質は半田
を含む物質であり、電気的に接続する工程では、バンプ
と回路基板上の電極との間に半田を含む物質を介在させ
て半田リフローすることとしてもよい。
【００２３】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、半田リフロー
によって、半田を含む物質を硬化させて確実にバンプと
回路基板の電極とを接続する。したがって、複数の半導
体チップを一括して回路基板へ実装できるので、より高
スループットで確実に半導体装置を製造することができ
る。
【００２４】請求項７に記載されているように、請求項
１〜６のうちいずれか１つの半導体装置の製造方法にお
いて、樹脂層を形成する工程では、該樹脂層の材料とし
て熱可塑性樹脂又は熱硬化性樹脂のうちのいずれかを用
いて、電気的に接続する工程では、樹脂層を接着剤とし
て硬化させることが好ましい。
【００２５】これにより、バンプと回路基板の電極とを
電気的に接続するのと同じ工程で半導体チップと回路基
板との固定を強化できるので、強度を向上させた半導体
装置を更に高いスループットで製造できる。また、熱可
塑性樹脂又は熱硬化性樹脂の特性に応じた温度を印加し
て、バンプと回路基板の電極とを接続するとともに樹脂
層を硬化させるので、接続のための最適な条件を選んで
半導体チップを実装することができる。
【００２６】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について、図１と図２とを参照しなが
ら説明する。図１（ａ）〜（ｇ）は、本実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【００２７】まず、図１（ａ）に示すように、ウェハー
２０の複数のチップ領域２２において、主面上にボンデ
ィング用のパッド２１を形成する。
【００２８】次に、図１（ｂ）に示すように、各チップ
領域２２において、金線と一般的なボールボンディング
ワイヤーボンド工法とを用いて、パッド２１上に突起付
電極２３を形成する。
【００２９】次に、図１（ｃ）に示すように、ウェハー
２０の主面上、つまり各チップ領域２２の主面上に、熱
可塑性樹脂からなる樹脂層２４Ａを、各突起付電極２３
を完全に覆うように形成する。ここでは、溶剤に希釈し
た熱可塑性樹脂をスピンコートにより塗布し、脱溶剤処
理を施すことにより樹脂層２４Ａを形成する。また、半
導体チップ実装後の実装基板の応力偏在による反りや吸
湿による悪影響等を回避するために、熱可塑性樹脂に対
しては、熱履歴による残留応力が小さく、つまりガラス
転移温度が高く、かつ低吸水性であることが要求され
る。このことから、熱可塑性樹脂としては、ポリイミド
系高分子樹脂を用いることが好ましい。
【００３０】次に、図１（ｄ）に示すように、樹脂層２
４Ａの表面を研磨し、樹脂研磨面２５を有する膜厚の小
さい樹脂層２４Ｂを形成し、これにより、樹脂層２４Ａ
に覆われていた突起付電極２３をも同時に研磨して、ウ
ェハー２０の主面から均一な高さ位置において露出した
金バンプ露出面２６を有する金バンプ２７を形成する。
このように、周囲を樹脂層２４Ａにより保持された突起
付電極２３を研磨するので、突起付電極２３の突起の倒
れや変形等の発生を抑制できる。また、突起付電極２３
と樹脂層２４Ａとを同時に研磨するので、均一な高さを
有する金バンプ２７を安定して形成できる。
【００３１】その後に、通常の製造工程と同様に、ウェ
ハー２０の主面に保護シートを貼付し、バックグライン
ド技術を用いて主面に対向する面を研磨する。ここで、
バックグラインド技術においては、ウェハー破損の防止
と安定したバックグラインドとを目的として、ウェハー
２０の主面と保護シートとの間における気泡の混入を防
ぐ必要がある。このために、ウェハー２０の非研磨面の
上、つまり主面の上へ保護シートを重ね、互いに逆の回
転方向を有する１対のローラーの間にウェハー２０の端
から投入して、ウェハー２０と保護シートとを均一に加
圧する。本実施形態によれば、それぞれ研磨された樹脂
研磨面２５と金バンプ露出面２６とを同じ高さ位置に形
成するので、ローラーで均一に加圧した際に気泡を生じ
ることなく、主面へ均一に保護シートを貼付できる。こ
のことにより、気泡に起因するウェハー２０の局所的な
うねりを抑制するので、安定したバックグラインドを可
能にし、かつ、ウェハー破損を防止できる。
【００３２】次に、図１（ｅ）に示すように、ダイシン
グ工程によりウェハー２０を分割し、各チップ領域２２
からなる複数の半導体チップ１０を完成させる。
【００３３】次に、図１（ｆ）に示すように、ボンディ
ングツール３０により半導体チップ１０を保持して回路
基板４０に対向させ、金バンプ２７と回路基板４０の電
極４１とを正しく接続できるように位置合わせし、ボン
ディングツール３０により半導体チップ１０を回路基板
４０上に載置する。ここで、ボンディングツール３０を
予め加熱しておくことにより半導体チップ１０を加熱
し、かつ、予め加熱したボンディングステージ３１に接
触させることにより回路基板４０を加熱して、樹脂層２
４Ｂを溶融させる。そして、ボンディングツール３０に
より半導体チップ１０を回路基板４０に圧接して、金バ
ンプ２７と電極４１とを熱圧着する。この場合において
は、樹脂層２４Ｂを構成する熱可塑性樹脂が溶融するよ
うに半導体チップ１０を加熱し、かつ、溶融している樹
脂層２４Ｂが回路基板４０に接触しても硬化しないよう
に回路基板４０を加熱しておく必要がある。そして、熱
圧着する際には、金バンプ２７の表面と電極４１の表面
とを接触させて加圧するので、ボンディングツール３０
により供給される熱エネルギーにより、金バンプ２７の
表面と電極４１の表面の金属層との間に合金層が形成さ
れる。この合金層によって、金バンプ２７と電極４１と
の間を電気的に接続することができる。
【００３４】次に、図１（ｇ）に示すように、ボンディ
ングツール３０による加熱と加圧とから半導体チップ１
０を解放した後に、回路基板４０をボンディングステー
ジ３１から解放する。そして、冷却することにより再度
硬化させた樹脂層２４Ｃによって、半導体チップ１０と
回路基板４０とを接着して固定する。
【００３５】図２は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図２におい
て、１０は半導体チップ、２１は半導体チップ１０の主
面に形成されたボンディング用のパッド、２７はパッド
２１上に形成された金バンプ、２４Ｃは硬化した熱可塑
性樹脂からなる樹脂層、４０は回路基板、４１は回路基
板４０の上面に形成された電極、５１は金バンプ２７の
表面と電極４１の表面の金属層とによって形成された合
金層である。そして、パッド２１上の金バンプ２７と回
路基板４０の電極４１とが、合金層５１によって確実に
接続されている。
【００３６】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、ウェハー２０の主面にお
いて、樹脂層２４Ａに完全に覆われた突起付電極２３を
樹脂層２４Ａと同時に研磨して、樹脂研磨面２５と同一
の面に露出した金バンプ露出面２６を有する金バンプ２
７を形成する。したがって、研磨する際に倒れや変形な
どを抑制して、ウェハー状態で一括して金バンプ２７を
安定して形成できるので、実装工程のスループットを向
上することができる。
【００３７】また、金バンプ露出面２６を、樹脂研磨面
２５と同じ高さ位置に形成するように研磨する。したが
って、ウェハー２０をバックグラインドする際に、ウェ
ハー２０の非研磨面、つまり主面と保護シートとの間の
気泡の発生を抑制するので、ウェハー２０の局所的なう
ねりを防止して、安定したバックグラインドとウェハー
破損の防止とを可能にする。
【００３８】なお、熱圧着する際に、ボンディングツー
ル３０の加熱による半導体チップ１０の到達温度が樹脂
層２４Ｂの溶融温度に達していなくても、ボンディング
ステージ３１により予熱された回路基板４０に樹脂層２
４Ｂが接触した際に樹脂層２４Ｂが溶融するように、ボ
ンディングツール３０とボンディングステージ３１との
温度を設定すればよい。
【００３９】また、電極４１として、一般的に銅箔や銅
箔表面にニッケル層が形成された材料を用いるが、ニッ
ケル層に代えて、金に対して合金層を形成しやすいアル
ミニウム等の他の金属層を用いても同様の効果を得られ
ることはいうまでもない。
【００４０】また、熱圧着により合金層５１を形成して
金バンプ２７と電極４１とを接続したが、これに代え
て、金バンプ２７と予め金メッキした電極４１とを圧接
し、樹脂層２４Ｃを用いて半導体チップ１０と回路基板
４０とを接着して固定してもよい。この場合には、金バ
ンプ２７と電極４１とを接触させ、硬化した樹脂層２４
Ｃの圧縮応力によって加圧することにより電気的に接続
することができる。
【００４１】（第２の実施形態）以下、本発明の第２の
実施形態について、図３と図４とを参照しながら説明す
る。図３（ａ）〜（ｇ）は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
【００４２】まず、第１の実施形態の図１（ａ）〜
（ｅ）に示されたのと同様に、図３（ａ）〜（ｅ）にお
いて、樹脂研磨面２５から露出した金バンプ露出面２６
を有する金バンプ２７を形成し、ウェハー２０を分割し
て、各チップ領域２２からなる複数の半導体チップ１０
を完成させる。
【００４３】次に、図３（ｆ）に示すように、ボンディ
ングツール３０により半導体チップ１０を保持して回路
基板４０に対向させ、金バンプ２７と回路基板４０の電
極４１とを正しく接続できるように位置合わせする。こ
こで、電極４１上には、例えばスキージを用いたスクリ
ーン印刷技術によって、導電性接着剤５２Ａを予め形成
しておく。そして、ボンディングツール３０を予め加熱
しておくことにより半導体チップ１０を加熱して樹脂層
２４Ｂを溶融させ、かつ、予め加熱したボンディングス
テージ３１に接触させることにより回路基板４０を加熱
する。
【００４４】次に、図３（ｇ）に示すように、ボンディ
ングツール３０により半導体チップ１０を回路基板４０
に圧接し、導電性接着剤５２Ａを介して金バンプ２７と
電極４１とを熱圧着する。この場合においては、樹脂層
２４Ｂを構成する熱可塑性樹脂が溶融するように半導体
チップ１０を加熱し、溶融している樹脂層２４Ｂが回路
基板４０に接触しても硬化しないように回路基板４０を
加熱し、かつ、導電性接着剤５２Ａが硬化するための十
分な温度と時間とを保つようにする。その後に、ボンデ
ィングツール３０による加熱と加圧とから半導体チップ
１０を解放し、続いて回路基板４０をボンディングステ
ージ３１から解放する。そして、冷却することにより樹
脂層２４Ｂを再度硬化させ、半導体チップ１０と回路基
板４０とを接着して固定する。
【００４５】図４は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図４におい
て、１０は半導体チップ、２１は半導体チップ１０の主
面に形成されたボンディング用のパッド、２７はパッド
２１上に形成された金バンプ、２４Ｃは硬化した熱可塑
性樹脂からなる樹脂層、４０は回路基板、４１は回路基
板４０の上面に形成された電極、５２Ｂは金バンプ２７
と電極４１との間に設けられ硬化した導電性接着剤であ
る。そして、パッド２１上の金バンプ２７と回路基板４
０の電極４１とが、硬化した導電性接着剤５２Ｂによっ
て確実に接続されている。
【００４６】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第１の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ２７を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
【００４７】また、第１の実施形態の場合と同様に、ウ
ェハー２０をバックグラインドする際に、ウェハー２０
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー２０の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
【００４８】なお、熱圧着する際に、ボンディングツー
ル３０の加熱による半導体チップ１０の到達温度が樹脂
層２４Ｂの溶融温度に達していなくても、ボンディング
ステージ３１により予熱された回路基板４０に樹脂層２
４Ｂが接触している間に樹脂層２４Ｂが溶融し、かつ、
導電性接着剤５２Ａが硬化すればよい。すなわち、熱圧
着する際に樹脂層２４Ｂが溶融するための温度と、導電
性接着剤５２Ａが硬化するための十分な温度と時間とを
保つように、ボンディングツール３０の温度及び半導体
チップ１０との接触時間を設定し、かつ、ボンディング
ステージ３１の温度及び回路基板４０との接触時間を設
定すればよい。
【００４９】（第３の実施形態）以下、本発明の第３の
実施形態について、図５と図６とを参照しながら説明す
る。図５（ａ）〜（ｇ）は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
【００５０】まず、第１の実施形態の図１（ａ）〜
（ｅ）に示されたのと同様に、図５（ａ）〜（ｅ）にお
いて、樹脂研磨面２５から露出した金バンプ露出面２６
を有する金バンプ２７を形成し、ウェハー２０を分割し
て、各チップ領域２２からなる複数の半導体チップ１０
を完成させる。
【００５１】次に、図５（ｆ）に示すように、回路基板
４０の電極４１上には、例えばスキージを用いたスクリ
ーン印刷技術によって、半田ペースト５３Ａを予め形成
しておく。ここで、半田ペースト５３Ａが含んでいるフ
ラックスは、非洗浄タイプのフラックスであることが好
ましい。
【００５２】次に、図５（ｇ）に示すように、半田ペー
スト５３Ａが形成された回路基板４０に半導体チップ１
０を対向させ、金バンプ２７と回路基板４０の電極４１
とを正しく接続できるように位置合わせした後に、半導
体チップ１０を回路基板４０の上へ載置する。そして、
樹脂層２４Ｂと半田ペースト５３Ａとが溶融する温度以
上で、半田リフロー処理をおこなう。この半田リフロー
処理後に、樹脂層２４Ｂを冷却して硬化させることによ
り半導体チップ１０と回路基板４０とを接着して固定
し、同時に、半田ペースト５３Ａを冷却して硬化させる
ことにより金バンプ２７と電極４１とを電気的に接続す
る。
【００５３】図６は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図６におい
て、１０は半導体チップ、２１は半導体チップ１０の主
面に形成されたボンディング用のパッド、２７はパッド
２１上に形成された金バンプ、２４Ｃは硬化した熱可塑
性樹脂からなる樹脂層、４０は回路基板、４１は回路基
板４０の上面に形成された電極、５３Ｂは金バンプ２７
と電極４１との間において硬化した半田である。そし
て、パッド２１上の金バンプ２７と回路基板４０の電極
４１とが、硬化した半田５３Ｂによって確実に接続され
ている。
【００５４】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第１の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ２７を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
【００５５】また、第１の実施形態の場合と同様に、ウ
ェハー２０をバックグラインドする際に、ウェハー２０
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー２０の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
【００５６】更に、半田リフローを用いることにより、
多数の半導体チップ１０を回路基板４０に、同時に接続
し固定できる。したがって、実装工程のスループットを
いっそう向上することができる。
【００５７】（第４の実施形態）以下、本発明の第４の
実施形態について、図７と図８とを参照しながら説明す
る。図７（ａ）〜（ｇ）は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
【００５８】まず、第１の実施形態の図１（ａ）〜
（ｅ）に示されたのと同様に、図７（ａ）〜（ｅ）にお
いて、樹脂研磨面２５から露出した金バンプ露出面２６
を有する金バンプ２７を形成し、ウェハー２０を分割し
て、各チップ領域２２からなる複数の半導体チップ１０
を完成させる。
【００５９】次に、図１（ｆ）に示されたのと同様に、
ボンディングツール３０により半導体チップ１０を回路
基板４０に圧接して、金バンプ２７と電極４１とを熱圧
着する。ここで、第１の実施形態と異なる点は、図７
（ｆ）に示すように、ホーン３２を用いてボンディング
ツール３０に超音波を印加しながら、金バンプ２７と電
極４１とを熱圧着することである。つまり、それぞれ加
熱した金バンプ２７の表面と電極４１の表面とを接触さ
せ、超音波を印加しながら加圧する。これにより、ボン
ディングツール３０により供給される熱エネルギーと、
ホーン３２からボンディングツール３０を介して供給さ
れる超音波エネルギーとにより、金バンプ２７の表面と
電極４１の表面の金属層との間に合金層が形成される。
この合金層によって、金バンプ２７と電極４１との間を
電気的に接続することができる。
【００６０】次に、図７（ｇ）に示すように、第１の実
施形態の場合と同様にして、冷却することにより再度硬
化させた樹脂層２４Ｃによって、半導体チップ１０と回
路基板４０とを接着して固定する。
【００６１】図８は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図２におい
て、１０は半導体チップ、２１は半導体チップ１０の主
面に形成されたボンディング用のパッド、２７はパッド
２１上に形成された金バンプ、２４Ｃは硬化した熱可塑
性樹脂からなる樹脂層、４０は回路基板、４１は回路基
板４０の上面に形成された電極、５１は金バンプ２７の
表面と電極４１の表面の金属層とによって形成された合
金層である。そして、パッド２１上の金バンプ２７と回
路基板４０の電極４１とが、合金層５１によって確実に
接続されている。
【００６２】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第１の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ２７を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
【００６３】また、第１の実施形態の場合と同様に、ウ
ェハー２０をバックグラインドする際に、ウェハー２０
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー２０の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
【００６４】更に、本実施形態によれば、熱エネルギー
だけでなく超音波エネルギーをも印加して熱圧着するの
で、熱エネルギーだけで熱圧着する場合よりも低い温度
において半導体チップを実装することができる。したが
って、例えば高温で処理すると特性が変化するような半
導体チップを、特性に影響を与えずに実装することがで
きる。
【００６５】なお、熱圧着する際に、ボンディングツー
ル３０の加熱による半導体チップ１０の到達温度が樹脂
層２４Ｂの溶融温度に達していなくても、ボンディング
ステージ３１により予熱された回路基板４０に樹脂層２
４Ｂが接触した際に樹脂層２４Ｂが溶融するように、ボ
ンディングツール３０とボンディングステージ３１との
温度を設定すればよい。そしてまた、これらの温度は、
超音波エネルギーが印加された状態で熱圧着する際に合
金層５１が形成されるように設定されていればよい。
【００６６】また、電極４１として、一般的に銅箔や銅
箔表面にニッケル層が形成された材料を用いるが、ニッ
ケル層に代えて、金に対して合金層を形成しやすいアル
ミニウム等の他の金属層を用いても同様の効果を得られ
ることはいうまでもない。
【００６７】また、熱圧着により合金層５１を形成して
金バンプ２７と電極４１とを接続したが、これに代え
て、金バンプ２７と予め金メッキした電極４１とを圧接
し、樹脂層２４Ｃを用いて半導体チップ１０と回路基板
４０とを接着して固定してもよい。この場合には、金バ
ンプ２７と電極４１とを接触させ、硬化した樹脂層２４
Ｃの圧縮応力によって加圧することにより電気的に接続
することができる。
【００６８】なお、これまでに説明した各実施形態にお
いては、樹脂層として熱可塑性樹脂を用いたが、これに
代えて、例えばエポキシ樹脂やフェノール樹脂等のよう
な熱硬化性樹脂を用いることもできる。この場合には、
熱硬化性樹脂を、熱可塑性樹脂の場合と同様に溶剤に希
釈してスピンコートにより塗布し、未完全な硬化状態に
おいて研磨した後に完全に硬化させればよい。
【００６９】また、突起付電極を完全に覆うように樹脂
層を形成したが、これに限らず、突起付電極の上部を露
出して樹脂層を形成し、突起付電極及び樹脂層の上面が
互いに同じ高さ位置になるまで研磨してもよい。
【００７０】また、以上の各実施形態において説明した
回路基板としては、複数の半導体チップを実装して電気
機器等において用いるための回路基板でもよく、１個の
半導体チップを実装していわゆるＣＳＰ（チップサイズ
パッケージ）として用いるための回路基板でもよいこと
はいうまでもない。
【００７１】また、回路基板としては、ガラスエポキシ
等からなる積層基板、セラミック基板、銅等をベースに
したメタルベース基板、ポリイミド等の樹脂をベースに
したフレキシブル基板等を使用することができる。
【００７２】
【発明の効果】請求項１〜５によれば、ウェハー状態で
一括してバンプの高さの均一化と半導体チップ主面への
樹脂層の形成とを行い、半導体チップに分割した後にフ
ェイスダウンで半導体チップを回路基板へ実装する。し
たがって、ベアチップ実装を高スループットで行うこと
ができるので、製造コストを削減して半導体装置を製造
することができる。
【００７３】請求項６によれば、ウェハー状態で一括し
てバンプの高さの均一化と半導体チップ主面への樹脂層
の形成とを行うことに加えて、半田リフローを用いて複
数の半導体チップを一括して回路基板へ実装することに
よって、より高スループットで半導体チップを実装する
ので、製造コストをいっそう削減して半導体装置を製造
することができる。
【００７４】請求項７によれば、半導体チップ及び回路
基板の電気的接続と固定の強化とを同じ工程で行うの
で、強度を向上させた半導体装置を更に高いスループッ
トで製造できる。また、熱可塑性樹脂又は熱硬化性樹脂
の特性に応じた温度を印加して半導体チップを実装する
ので、接続のための最適な条件を選んで半導体装置を製
造することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｇ）は、本発明の第１の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図２】図１に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
【図３】（ａ）〜（ｇ）は、本発明の第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図４】図３に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
【図５】（ａ）〜（ｇ）は、本発明の第３の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図６】図５に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
【図７】（ａ）〜（ｇ）は、本発明の第４の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図８】図７に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
【図９】従来の半導体装置の製造方法である、ＳＢＢ方
式を適用した実装基板の部分断面図である。
【図１０】（ａ）〜（ｇ）は、従来のＳＢＢ方式の各工
程を示す断面図である。
【図１１】従来の半導体装置の製造方法である、異方導
電性フィルムを用いた方法を適用した実装基板の部分断
面図である。
【図１２】（ａ）〜（ｆ）は、従来の異方導電性フィル
ムを用いた半導体装置の製造方法の各工程を示す断面図
である。
【符号の説明】
１０ 半導体チップ ２０ ウェハー ２１ パッド ２２ チップ領域 ２３ 突起付電極 ２４Ａ，２４Ｂ，２４Ｃ 樹脂層 ２５ 樹脂研磨面 ２６ 金バンプ露出面（バンプの上面） ２７ 金バンプ（バンプ） ３０ ボンディングツール ３１ ボンディングステージ ３２ ホーン ４０ 回路基板 ４１ 電極 ５１ 合金層 ５２Ａ，５２Ｂ 導電性接着剤 ５３Ａ 半田ペースト（半田を含む物質） ５３Ｂ 半田

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に半導体チップを実装してな
    る半導体装置の製造方法であって、 ウェハーが有する複数のチップ領域の主面に各々形成さ
    れたパッド上にバンプを形成する工程と、 前記ウェハー上において少なくとも前記バンプの間を埋
    める樹脂層を形成する工程と、 前記樹脂層及びバンプの上面が同じ高さになるまで前記
    樹脂層とバンプとを研磨する工程と、 前記ウェハーを各々前記チップ領域毎に切り離して複数
    の半導体チップに分割する工程と、 前記半導体チップ上の前記バンプと前記回路基板上の電
    極とを互いに対向させて位置合わせする工程と、 前記半導体チップを前記回路基板上へ載置し、前記バン
    プと前記回路基板上の電極とを電気的に接続する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記電気的に接続する工程では、前記バンプの
    上面と前記回路基板上の電極とを熱圧着して合金層を形
    成することにより、前記バンプと前記回路基板上の電極
    とを電気的に接続することを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】 請求項２記載の半導体装置の製造方法に
    おいて、前記電気的に接続する工程では、前記バンプの
    上面と前記回路基板上の電極との接触部に超音波を印加
    しつつ熱圧着して合金層を形成することを特徴とする半
    導体装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体装置の製造方法に
    おいて、 前記位置合わせする工程は、前記バンプと前記回路基板
    上の電極との間に導電性物質を形成する工程を更に備
    え、 前記電気的に接続する工程では、前記導電性物質を硬化
    させることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、 前記導電性物質は導電性接着剤であり、 前記電気的に接続する工程では、前記バンプの上面と前
    記回路基板上の電極とを前記導電性接着剤を介して熱圧
    着することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項４記載の半導体装置の製造方法に
    おいて、 前記導電性物質は半田を含む物質であり、 前記電気的に接続する工程では、前記バンプと前記回路
    基板上の電極との間に前記半田を含む物質を介在させて
    半田リフローすることを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 請求項１〜６のうちいずれか１つに記載
    の半導体装置の製造方法において、 前記樹脂層を形成する工程では、該樹脂層の材料として
    熱可塑性樹脂又は熱硬化性樹脂のうちのいずれかを用い
    て、 前記電気的に接続する工程では、前記樹脂層を接着剤と
    して硬化させることを特徴とする半導体装置の製造方
    法。
JP07963298A 1998-03-26 1998-03-26 半導体装置の製造方法 Expired - Fee Related JP3326382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07963298A JP3326382B2 (ja) 1998-03-26 1998-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07963298A JP3326382B2 (ja) 1998-03-26 1998-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11274241A true JPH11274241A (ja) 1999-10-08
JP3326382B2 JP3326382B2 (ja) 2002-09-24

Family

ID=13695471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07963298A Expired - Fee Related JP3326382B2 (ja) 1998-03-26 1998-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3326382B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
WO2002007209A1 (de) * 2000-07-17 2002-01-24 Infineon Technologies Ag Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
US6590293B2 (en) 2001-01-26 2003-07-08 Matsushita Electric Industrial Co., Ltd. Electronic component, having projection electrodes and methods for manufacturing thereof
JP2003533870A (ja) * 2000-03-10 2003-11-11 チップパック，インク． パッケージング構造及び方法
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
EP1675167A1 (en) * 2004-12-22 2006-06-28 National Starch and Chemical Investment Holding Corporation Hot-melt underfill composition and method of application
JP2006253228A (ja) * 2005-03-08 2006-09-21 Ricoh Co Ltd 電気構造体及び電気構造体の製造方法
EP1770776A2 (en) 2005-09-28 2007-04-04 TDK Corporation Semiconductor ic-embedded substrate and method for manufacturing same
JP2007157820A (ja) * 2005-12-01 2007-06-21 Nitto Denko Corp 半導体装置の製造方法及び電子部品
US7238548B2 (en) 2003-08-19 2007-07-03 Nec Electronics Corporation Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
JP2008288455A (ja) * 2007-05-18 2008-11-27 Hitachi Chem Co Ltd 半導体装置の実装方法及び半導体装置実装品
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
US8962470B2 (en) * 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
KR20200024368A (ko) * 2014-07-20 2020-03-06 엑스-셀레프린트 리미티드 마이크로-전사 인쇄를 위한 장치 및 방법들

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489221B2 (ja) * 1999-12-14 2010-06-23 大日本印刷株式会社 転写用配線部材およびその製造方法
JP2001168130A (ja) * 1999-12-14 2001-06-22 Dainippon Printing Co Ltd 転写用配線部材とその製造方法、および配線基板
JP2003533870A (ja) * 2000-03-10 2003-11-11 チップパック，インク． パッケージング構造及び方法
US9312150B2 (en) 2000-03-10 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming a metallurgical interconnection between a chip and a substrate in a flip chip package
JP4958363B2 (ja) * 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法
US8119450B2 (en) 2000-03-10 2012-02-21 Stats Chippac, Ltd. Interconnecting a chip and a substrate by bonding pure metal bumps and pure metal spots
WO2002007209A1 (de) * 2000-07-17 2002-01-24 Infineon Technologies Ag Elektronisches chipbauteil mit einer integrierten schaltung und verfahren zur herstellung
US6969917B2 (en) 2000-07-17 2005-11-29 Infineon Technologies Ag Electronic chip component with an integrated circuit and fabrication method
JP2004512684A (ja) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
US6590293B2 (en) 2001-01-26 2003-07-08 Matsushita Electric Industrial Co., Ltd. Electronic component, having projection electrodes and methods for manufacturing thereof
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
US7579211B2 (en) 2002-04-01 2009-08-25 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2009094545A (ja) * 2002-12-27 2009-04-30 Fujitsu Ltd 半導体装置の製造方法
US8962470B2 (en) * 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7763985B2 (en) 2003-08-19 2010-07-27 Nec Electronics Corporation Flip-chip type semiconductor device
US7238548B2 (en) 2003-08-19 2007-07-03 Nec Electronics Corporation Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
US7554205B2 (en) 2003-08-19 2009-06-30 Nec Electronics Corporation Flip-chip type semiconductor device
US7811835B2 (en) 2004-08-05 2010-10-12 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base with an insulating film
US7816180B2 (en) 2004-08-05 2010-10-19 Fujitsu Limited Method for processing a base that includes connecting a first base to a second base
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
EP1675167A1 (en) * 2004-12-22 2006-06-28 National Starch and Chemical Investment Holding Corporation Hot-melt underfill composition and method of application
JP2006253228A (ja) * 2005-03-08 2006-09-21 Ricoh Co Ltd 電気構造体及び電気構造体の製造方法
EP1770776A2 (en) 2005-09-28 2007-04-04 TDK Corporation Semiconductor ic-embedded substrate and method for manufacturing same
US7544537B2 (en) 2005-09-28 2009-06-09 Tdk Corporation Semiconductor IC-embedded substrate and method for manufacturing same
JP2007157820A (ja) * 2005-12-01 2007-06-21 Nitto Denko Corp 半導体装置の製造方法及び電子部品
JP4699189B2 (ja) * 2005-12-01 2011-06-08 日東電工株式会社 半導体装置の製造方法及び電子部品
JP2008288455A (ja) * 2007-05-18 2008-11-27 Hitachi Chem Co Ltd 半導体装置の実装方法及び半導体装置実装品
WO2012133760A1 (ja) * 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JPWO2012133760A1 (ja) * 2011-03-30 2014-07-28 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2017135397A (ja) * 2011-03-30 2017-08-03 ボンドテック株式会社 電子部品実装方法および電子部品実装システム
WO2013133015A1 (ja) * 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
KR20200024368A (ko) * 2014-07-20 2020-03-06 엑스-셀레프린트 리미티드 마이크로-전사 인쇄를 위한 장치 및 방법들

Also Published As

Publication number Publication date
JP3326382B2 (ja) 2002-09-24

Similar Documents

Publication Publication Date Title
JP3326382B2 (ja) 半導体装置の製造方法
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2002026070A (ja) 半導体装置およびその製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP3565092B2 (ja) 半導体装置の製造方法
JP4421118B2 (ja) 半導体装置製造方法
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2000260817A (ja) 半導体装置およびその製造方法
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP2000058597A (ja) 電子部品実装方法
JP4200090B2 (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees