JP4421118B2 - 半導体装置製造方法 - Google Patents
半導体装置製造方法 Download PDFInfo
- Publication number
- JP4421118B2 JP4421118B2 JP2001000780A JP2001000780A JP4421118B2 JP 4421118 B2 JP4421118 B2 JP 4421118B2 JP 2001000780 A JP2001000780 A JP 2001000780A JP 2001000780 A JP2001000780 A JP 2001000780A JP 4421118 B2 JP4421118 B2 JP 4421118B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- underfill resin
- heat sink
- semiconductor device
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置製造方法に係わり、特に放熱板により半導体素子の放熱を行う半導体装置の製造方法に関する。
【0002】
近年、半導体素子の外部接続電極として半田ボールを設け、半導体素子を配線基板にフリップチップ実装して半導体装置を形成することが行われている。また、フリップチップ実装した半導体素子の背面に放熱板を設けることにより半導体素子の温度上昇を抑制することが行われている。一般的、このような放熱板は半導体素子の背面に接触して半導体素子により発生する熱を外部に放出する。
【0003】
【従来の技術】
半導体チップを配線基板にフリップチップ実装することにより形成された半導体装置では、半導体チップの素材であるシリコンと半導体チップが実装される配線基板の材質との熱膨張率の差に起因して、実装後に配線基板が変形したり、半導体チップのハンダ接続部が剥がれてしまうといった問題が生じることがある。
【0004】
このような問題を防止するために、半導体チップと配線基板との間にアンダーフィル樹脂を充填し、半導体チップと配線基板との接合を強化することがおこなわれている。
【0005】
図1は放熱板を有するフリップチップ型半導体装置の従来の製造工程を説明するための図である。
【0006】
まず、図1(a)に示すように、半導体チップ(半導体素子)1に突起電極としてバンプ2を形成し、バンプ2が配線基板3に対向するように半導体チップ1を配置する。次に、図1(b)に示すように、半導体チップ1を配線基板3の実装面3aにフリップチップ実装する。なお、配線基板3の実装面3aの反対側の端子面3bには、外部接続用電極3cが形成されている。
【0007】
そして、半導体チップ1をフリップチップ実装した後に、図1(c)に示すように、半導体チップ1と配線基板3との間にアンダーフィル樹脂4を充填する。アンダーフィル樹脂4の充填は、図2に示すように、半導体チップ1の周囲から半導体チップ1と半導体基板3との間に液体状のアンダーフィル樹脂4を流しこむことにより行われる。
【0008】
すなわち、図2(a)に示すように、ディスペンサ9により半導体チップ1の周囲に液体状のアンダーフィル樹脂4を供給する。供給された液体状のアンダーフィル樹脂4は、図2(b)に示すように、毛細管現象により半導体チップ1と配線基板3の実装面3aとの間に進入していく。そして、最終的に図2(c)に示すように(図1(c)に相当)、アンダーフィル樹脂4は半導体チップ1と配線基板3との間の間隙に充填され、充填されたアンダーフィル樹脂4は加熱硬化される。
【0009】
アンダーフィル樹脂4の硬化が終了すると、図1(d)に示すように、半導体チップ1の背面1aに接着剤6が設けられ、その上から放熱板5が配置される。放熱板5は凹部5aを有しており、半導体チップ1が凹部5aに収容されるように配置される。ここで、放熱板5の配線基板3に接触する面には予め接着剤7が設けられている。
【0010】
次に、図1(e)に示すように、放熱板5が配線基板3の実装面3aに接着剤7を介して載置された状態で、接着剤7を加熱硬化させることにより、放熱板5を配線基板3に固定する。この際、半導体チップ1の背面1aに設けられた接着剤6は放熱板5の凹部5aの内面に接触して半導体チップ1と放熱板5との間の間隙に充填され、接着剤7と同時に加熱硬化される。なお、接着剤6は熱伝導性の良好な充填剤等が混合された樹脂であり、半導体チップにより発生した熱を放熱板5に伝える機能を果たす。そして、配線基板3の外部接続用電極3c上に外部接続用突起電極として半田ボール8が形成され、半導体装置が完成する。
【0011】
上述の半導体装置製造方法では、アンダーフィル樹脂4の充填に毛細管現象を利用しているため充填時間が長くなり、半導体装置製造工程が長くなるという問題がある。このような問題を解決するために、アンダーフィル樹脂4を配線基板3の実装面3aに予め配設しておく方法が提案されている。
【0012】
図3はテープ状に形成したアンダーフィル樹脂を利用した方法を説明するための図である。この方法では、アンダーフィル樹脂4をテープ或いはフィルムの形態に形成しておく。テープ状のアンダーフィル樹脂4は、図3(a)に示すように、予め配線基板3の実装面3aに配置する。そして、図3(b)に示すように、テープ状のアンダーフィル樹脂4の上に半導体チップ1を載置する。次に、図3(c)に示すように、半導体チップ1を加圧しながら加熱することにより、テープ状のアンダーフィル樹脂4を軟化させて半導体チップ1をフリップチップ実装すると同時に、軟化させたアンダーフィル樹脂4を再び硬化させる。
【0013】
図4は、液体状のアンダーフィル樹脂を予め配線基板に塗布しておく方法を説明するための図である。まず、図4(a)に示すように、ディスペンサ9により液体状のアンダーフィル樹脂4を配線基板3の実装面3aに塗布する。そして、図4(b)に示すように、液体状のアンダーフィル樹脂4の上に半導体チップ1を載置する。次に、図4(c)に示すように、半導体チップ1を加圧しながら加熱することにより、半導体チップ1をフリップチップ実装すると同時に、アンダーフィル樹脂4を加熱硬化させる。あるいは、半導体チップ1をフリップチップ実装した後に加熱してアンダーフィル樹脂4を硬化させる場合もある。
【0014】
【発明が解決しようとする課題】
上述の従来の半導体装置製造方法では、半導体チップ1を固定するためのアンダーフィル樹脂4を硬化させる工程(図1(c)に示す工程)と、放熱板5を配線基板3及び半導体チップ1の背面1aに接着する工程(図1(e)に示す工程)とが異なる工程で実施されており、半導体装置の製造工程が複雑化していた。
【0015】
本発明は上記の点に鑑みてなされたものであり、アンダーフィル樹脂を硬化させる工程と放熱板を接着固定する工程とを実質的に同時に行うことにより、工程数を低減した半導体装置製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【0017】
請求項1記載の発明は、放熱板を有する半導体装置の製造方法であって、
半導体素子の突起電極形成面とは反対側の背面を放熱板に接着し、
配線基板の実装面の所定の位置に液状のアンダーフィル樹脂を塗布する工程と、
前記半導体素子の突起電極形成面が前記アンダーフィル樹脂を挟んで前記配線基板に対向すると共に前記放熱板が前記アンダーフィル樹脂を挟んで前記配線基板に対向するように、前記放熱板を前記配線基板上に配置し、
前記半導体素子を前記配線基板に対してフリップチップ実装すると共に、前記半導体素子と前記配線基板との間の前記アンダーフィルを硬化させると同時に、前記放熱板と前記配線基板との間の前記アンダーフィル樹脂を硬化させ、前記放熱板と前記配線基板との間の前記放熱板及び前記半導体素子を前記配線基板に接着する
各工程を有することを特徴とするものである。
【0018】
請求項2記載の発明は、請求項1記載の半導体装置製造方法であって、前記放熱板及び前記半導体素子を前記配線基板に接着する工程は、前記半導体素子を前記配線基板に対してフリップチップ実装した後に、前記アンダーフィル樹脂を加熱硬化させる工程を含むことを特徴とするものである。
【0019】
請求項3記載の発明は、放熱板を有する半導体装置の製造方法であって、
半導体素子の突起電極形成面とは反対側の背面を放熱板に接着し、
配線基板の実装面の所定の位置にテープ状又はフィルム状のアンダーフィル樹脂を配置する工程と、
前記半導体素子の突起電極形成面が前記アンダーフィル樹脂を挟んで前記配線基板に対向すると共に前記放熱板が前記アンダーフィル樹脂を挟んで前記配線基板に対向するように、前記放熱板を前記配線基板上に配置し、
前記半導体素子を前記配線基板に対してフリップチップ実装すると共に、前記半導体素子と前記配線基板との間の前記アンダーフィルを硬化させると同時に、前記放熱板と前記配線基板との間の前記アンダーフィル樹脂を硬化させ、前記放熱板及び前記半導体素子を前記配線基板に接着する
各工程を有することを特徴とするものである。
【0020】
請求項4記載の発明は、請求項1乃至3のうちいずれか一項記載の半導体装置製造方法であって、前記放熱板を前記配線基板に接着するアンダーフィル樹脂は、前記半導体素子を前記配線基板に接着するためのアンダーフィル樹脂とは異なる接着剤であることを特徴とするものである。
【0021】
請求項5記載の発明は、請求項1乃至3のうちいずれか一項記載の半導体装置製造方法であって、前記アンダーフィル樹脂は前記配線基板の前記実装面の全体に塗布又は配置されることを特徴とするものである。
上記した各手段は、次のように作用する。
【0022】
請求項1乃至3記載の発明によれば、予め半導体素子を放熱板に接着しておくことにより、半導体素子をフリップチップ実装する工程においてアンダーフィル樹脂を硬化させて半導体素子を回路基板に接着すると共に放熱板も回路基板に接着することができる。したがって、従来別工程で行われていた半導体素子の接着と放熱板の接着とを一つの工程で行うことができ、半導体装置製造工程の工程数を減少することができる。
【0023】
また、請求項4記載の発明によれば、放熱板の接着及び半導体素子の接着の各々に最適な材質の接着剤(アンダーフィル樹脂)を用いることができ、半導体装置の信頼性が向上する。
【0024】
また、請求項5記載の発明によれば、配線基板の実装面に選択的にアンダーフィル樹脂を塗布又は配置する必要がなくなるため、アンダーフィル樹脂を塗布又は配置する工程が簡略化される。
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照しながら説明する。
【0025】
図5は本発明の一実施の形態による半導体装置の製造工程を説明するための図である。図5において、図1に示す構成部品と同等な部品には同じ符号を付す。
【0026】
本実施の形態による製造方法により製造される半導体装置は、フリップチップ型であり、半導体チップを冷却するための放熱板が設けられたものである。
【0027】
まず、図5(a)に示すように、半導体チップ1に突起電極として半田バンプ等からなるバンプ2を形成する。次に、図5(b)に示すように、半導体チップ1の背面1aに接着剤6を塗布する。接着剤6は半導体チップ1で発生した熱を放熱板5に伝達するために設けられる接着剤であり、熱伝導率のよいAgペースト等が用いられる。
【0028】
次に、図5(c)に示すように、半導体チップ1を放熱板5の凹部5aに配置する。この際、半導体チップ1はペスート状の接着剤6により凹部5aの内面に接着固定される。なお、放熱板5は、金属材料、無機材料あるいは金属無機複合材料等、熱伝導率のよい材料であれば様々な材料を用いることができる。
【0029】
次に、図5(d)に示すように、半導体チップ1が接着固定された放熱板5を配線基板3の上に位置決めする。ここで、配線基板3の実装面3aの所定の位置には予め液状のアンダーフィル樹脂4が塗布されている。アンダーフィル樹脂4は、半導体チップ1がフリップチップ実装される部位、及び放熱板5が接触する部位に対して配置される。なお、液状のアンダーフィル樹脂4ではなく、テープ状又はフィルム状のアンダーフィル樹脂4を配線基板3の実装面3aの所定の位置に配置することとしてもよい。
【0030】
次に、図5(e)に示すように、放熱板5を配線基板3の実装面3aに載置して加圧及び加熱する。これにより、実装基板3の実装面3aに塗布又は配置されていたアンダーフィル樹脂4は、放熱板5及び半導体チップ1と配線基板3との間に挟まれて加熱される。テープ状又はフィルム状のアンダーフィル樹脂4の場合は加熱により軟化する。この際、放熱板5の凹部5aに接着固定されていた半導体チップ1は回路基板3にフリップチップ接合される。
【0031】
そして、更に加熱することにより、半導体チップ1と回路基板3との間のアンダーフィル樹脂4は硬化し、半導体チップ1は回路基板3の実装面3aに強固に接着される。これと同時に、放熱板5と回路基板3の実装面3aとの間のアンダーフィル樹脂4も硬化し、放熱板5は回路基板3に強固に接着される。その後、配線基板3の外部接続用電極3cに半田ボール8が形成され、半導体装置が完成する。
【0032】
以上のように、本実施の形態の半導体装置製造方法によれば、半導体チップ1は予め放熱板5の凹部に接着剤6により固定されているため、半導体チップ1を回路基板3に接着するためのアンダーフィル樹脂4を硬化させる工程と、放熱板5を配線基板3に接着固定する工程とを実質的に同時に行うことができ、工程数が低減された半導体装置製造方法を実現することができる。
【0033】
図6は上述の実施の形態の変形例を説明するための図である。図6に示す変形例では、放熱板5を配線基板3に固定するための接着剤を、アンダーフィル樹脂4とは異なる接着剤7としている。すなわち、アンダーフィル樹脂4は半導体チップ1の材質に合わせて選定し、半導体チップ1とは材質の異なる放熱板5を固定するための接着剤7は放熱板5の接着に適した接着剤を選定するものである。
【0034】
したがって、上述の実施の形態における図5(d)に示す工程において、放熱板5が接着される部位に対応する配線基板の位置にはテープ状又はフィルム状の接着剤7が配置され、半導体チップが実装される部位にはテープ状又はフィルム状のアンダーフィル樹脂4が配置される。なお、接着剤7は、回路基板3の実装面3aに配置される必要はなく、放熱板5に配置されてもよい。この変形例によれば、半導体チップ1及び放熱板5の各々に最適な接着剤を別個に選定することができ、半導体装置の信頼性が向上する。
【0035】
図7は上述の実施の形態の他の変形例を説明するための図である。図7に示す変形例では、アンダーフィル樹脂4を配線基板3の実装面のほぼ全域にわたって塗布している。すなわち、アンダーフィル樹脂4は最終的に硬化されるものであり、放熱板5及び半導体チップ1が配置される部位以外の部分に存在していても実質的に半導体装置の機能に影響はない。
【0036】
このように、アンダーフィル樹脂4を塗布する部位を半導体チップ1及び放熱板5が載置される領域に限定しなくても問題はないので、アンダーフィル樹脂4を配線基板3の実装面3aのほぼ全域にわたって塗布することができる。これにより、アンダーフィル樹脂4を選択的に塗布するという煩雑な工程が不要となり、半導体製造工程を簡素化することができる。
【0037】
なお、液状のアンダーフィル樹脂4を配線基板3の実装面3aに塗布してもよく、あるいはテープ状又はフィルム状のアンダーフィル樹脂4を実装面3a上に配置してもよい。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【0038】
請求項1乃至3記載の発明によれば、予め半導体素子を放熱板に接着しておくことにより、半導体素子をフリップチップ実装する工程においてアンダーフィル樹脂を硬化させて半導体素子を回路基板に接着すると共に放熱板も回路基板に接着することができる。したがって、従来別工程で行われていた半導体素子の接着と放熱板の接着とを一つの工程で行うことができ、半導体装置製造工程の工程数を減少することができる。
【0039】
また、請求項4記載の発明によれば、放熱板の接着及び半導体素子の接着の各々に最適な材質の接着剤(アンダーフィル樹脂)を用いることができ、半導体装置の信頼性が向上する。
【0040】
また、請求項5記載の発明によれば、配線基板の実装面に選択的にアンダーフィル樹脂を塗布又は配置する必要がなくなるため、アンダーフィル樹脂を塗布又は配置する工程が簡略化される。
【図面の簡単な説明】
【図1】放熱板を有するフリップチップ型半導体装置の従来の製造工程を説明するための図である。
【図2】アンダーフィル樹脂を充填するための方法を説明するための図である。
【図3】アンダーフィル樹脂を充填するための他の方法を説明するための図である。
【図4】アンダーフィル樹脂を充填するための更に他の方法を説明するための図である。
【図5】本発明の一実施の形態による半導体装置製造工程を説明するための図である。
【図6】図5に示す半導体装置製造方法の変形例を説明するための図である。
【図7】図5に示す半導体装置製造方法の他の変形例を説明するための図である。
【符号の説明】
1 半導体チップ
1a 背面
2 バンプ
3 配線基板
3a 実装面
3b 端子面
3c 外部接続用電極
4 アンダーフィル樹脂
5 放熱板
6,7 接着剤
8 半田ボール
Claims (5)
- 放熱板を有する半導体装置の製造方法であって、
半導体素子の突起電極形成面とは反対側の背面を放熱板に接着し、
配線基板の実装面の所定の位置に液状のアンダーフィル樹脂を塗布する工程と、
前記半導体素子の突起電極形成面が前記アンダーフィル樹脂を挟んで前記配線基板に対向すると共に前記放熱板が前記アンダーフィル樹脂を挟んで前記配線基板に対向するように、前記放熱板を前記配線基板上に配置し、
前記半導体素子を前記配線基板に対してフリップチップ実装すると共に、前記半導体素子と前記配線基板との間の前記アンダーフィルを硬化させると同時に、前記放熱板と前記配線基板との間の前記アンダーフィル樹脂を硬化させ、前記放熱板と前記配線基板との間の前記放熱板及び前記半導体素子を前記配線基板に接着する
各工程を有することを特徴とする半導体装置製造方法。 - 請求項1記載の半導体装置製造方法であって、
前記放熱板及び前記半導体素子を前記配線基板に接着する工程は、前記半導体素子を前記配線基板に対してフリップチップ実装した後に、前記アンダーフィル樹脂を加熱硬化させる工程を含むことを特徴とする半導体装置製造方法。 - 放熱板を有する半導体装置の製造方法であって、
半導体素子の突起電極形成面とは反対側の背面を放熱板に接着し、
配線基板の実装面の所定の位置にテープ状又はフィルム状のアンダーフィル樹脂を配置する工程と、
前記半導体素子の突起電極形成面が前記アンダーフィル樹脂を挟んで前記配線基板に対向すると共に前記放熱板が前記アンダーフィル樹脂を挟んで前記配線基板に対向するように、前記放熱板を前記配線基板上に配置し、
前記半導体素子を前記配線基板に対してフリップチップ実装すると共に、前記半導体素子と前記配線基板との間の前記アンダーフィルを硬化させると同時に、前記放熱板と前記配線基板との間の前記アンダーフィル樹脂を硬化させ、前記放熱板及び前記半導体素子を前記配線基板に接着する
各工程を有することを特徴とする半導体装置製造方法。 - 請求項1乃至3のうちいずれか一項記載の半導体装置製造方法であって、
前記放熱板を前記配線基板に接着するアンダーフィル樹脂は、前記半導体素子を前記配線基板に接着するためのアンダーフィル樹脂とは異なる接着剤であることを特徴とする半導体装置製造方法。 - 請求項1乃至3のうちいずれか一項記載の半導体装置製造方法であって、
前記アンダーフィル樹脂は前記配線基板の前記実装面の全体に塗布又は配置されることを特徴とする半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001000780A JP4421118B2 (ja) | 2001-01-05 | 2001-01-05 | 半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001000780A JP4421118B2 (ja) | 2001-01-05 | 2001-01-05 | 半導体装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002203866A JP2002203866A (ja) | 2002-07-19 |
JP4421118B2 true JP4421118B2 (ja) | 2010-02-24 |
Family
ID=18869508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001000780A Expired - Fee Related JP4421118B2 (ja) | 2001-01-05 | 2001-01-05 | 半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4421118B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349440A (ja) | 2003-05-22 | 2004-12-09 | Renesas Technology Corp | フリップチップ実装方法 |
JP4534062B2 (ja) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5293477B2 (ja) * | 2005-04-19 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007184351A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP5153316B2 (ja) * | 2007-12-21 | 2013-02-27 | 新光電気工業株式会社 | 半導体パッケージ用放熱板およびそのめっき方法 |
KR20110123504A (ko) * | 2010-05-07 | 2011-11-15 | 주식회사 하이닉스반도체 | 크기 가변형 반도체 칩 및 이를 포함하는 웨이퍼 및 이를 이용한 반도체 패키지 |
KR102340828B1 (ko) * | 2014-10-23 | 2021-12-17 | 삼성전자주식회사 | 인쇄회로기판 어셈블리 제조 방법 |
-
2001
- 2001-01-05 JP JP2001000780A patent/JP4421118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002203866A (ja) | 2002-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3150347B2 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
JP3219043B2 (ja) | 半導体装置のパッケージ方法および半導体装置 | |
US7566586B2 (en) | Method of manufacturing a semiconductor device | |
JP3326382B2 (ja) | 半導体装置の製造方法 | |
US20010034082A1 (en) | Semiconductor package and semiconductor package fabrication method | |
US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
TWI236133B (en) | Semiconductor device and manufacturing method of same | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
JP2002033411A (ja) | ヒートスプレッダ付き半導体装置及びその製造方法 | |
JP2586344B2 (ja) | キャリアフィルム | |
JP2000260819A (ja) | 半導体装置の製造方法 | |
JPH0296343A (ja) | 混成集積回路装置の製造方法 | |
JP4421118B2 (ja) | 半導体装置製造方法 | |
JP2003197679A (ja) | 半導体装置及びその実装方法並びに実装体 | |
JPH10335577A (ja) | 半導体装置及びその製造方法 | |
JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
US8822836B2 (en) | Bonding sheet, electronic circuit device and its manufacturing method | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
JPH0917827A (ja) | 半導体装置 | |
TW200919595A (en) | Method of manufacturing semiconductor device | |
TWI353642B (en) | Method for forming a die attach layer during semic | |
JP2002124627A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |