KR102340828B1 - 인쇄회로기판 어셈블리 제조 방법 - Google Patents

인쇄회로기판 어셈블리 제조 방법 Download PDF

Info

Publication number
KR102340828B1
KR102340828B1 KR1020140144242A KR20140144242A KR102340828B1 KR 102340828 B1 KR102340828 B1 KR 102340828B1 KR 1020140144242 A KR1020140144242 A KR 1020140144242A KR 20140144242 A KR20140144242 A KR 20140144242A KR 102340828 B1 KR102340828 B1 KR 102340828B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
shielding unit
electronic component
electronic
dissipation material
Prior art date
Application number
KR1020140144242A
Other languages
English (en)
Other versions
KR20160047823A (ko
Inventor
방정제
김미진
이새봄
한현주
김건탁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140144242A priority Critical patent/KR102340828B1/ko
Priority to EP15190913.2A priority patent/EP3013126B1/en
Priority to US14/920,513 priority patent/US10426041B2/en
Priority to CN201510698102.XA priority patent/CN105555013B/zh
Publication of KR20160047823A publication Critical patent/KR20160047823A/ko
Application granted granted Critical
Publication of KR102340828B1 publication Critical patent/KR102340828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에는 인쇄회로기판 어셈블리의 제조 방법이 개시된다. 개시된 제조 방법은 인쇄회로기판에 마련된 복수 개의 접합 패드에 제1온도에서 솔더를 도포하는 제1단계; 상기 도포된 솔더 상에 복수 개의 전자 부품들을 장착하는 제2단계; 가열 공법을 이용하여 상기 전자 부품들을 상기 인쇄회로기판에 접합시키는 제3단계; 상기 전자 부품의 강성을 보강하기 위한 언더필 수지 재료를 도포하는 제4단계; 방열이 필요한 전자 부품 상에 액상형 방열 재료를 공급하는 제5단계; 상기 차폐 유닛 접합 패드에 차폐 유닛을 장착하되, 상기 액상형 방열 재료 상에 배치되는 제6단계; 및 가열 장치를 통해 상기 언더필 수지 재료의 경화, 상기 액상형 방열 재료의 경화 및 차폐 유닛 접합을 동시에 수행하는 제7단계를 포함할 수 있다.

Description

인쇄회로기판 어셈블리 제조 방법{PRINTED CIRCUIT BOARD ASSEMBLY MANUFACTURING METHOD}
본 발명의 다양한 실시예는 전자 장치의 인쇄회로기판 상에 전자 부품을 실장하는 기술에 관한 것이다.
전자 장치의 기능 동작 시, 전자 장치 안에 있는 전자 부품에서 전자파가 발생하게 된다. 발생하는 전자파는 전자 장치의 통신기능에 노이즈로 작용할 수 있기 때문에, 기판(PCB) 상에 부품을 실장할 때, 전자파를 차폐할 수 있는 차폐부, 예를 들어, 쉴드 캔(shield can)을 전자 부품 상면에 함께 구비할 수 있다.
현재 전자 장치에 채용된 차폐 유닛 실장 구조는 대표적으로 4가지 형태가 있다. 예를 들어, 기판에 장착되는 차폐 유닛 실장 구조는 기구 쉴딩형, 클립(Clip)형, 프레임(Frame)형, 커버(Cover)형이 있다.
상기 열거된 전자 장치의 기판에 실장되는 네 가지 유형의 차폐 유닛 실장 구조를 간략하게 설명하면 다음과 같다.
첫번째로, 기구 쉴딩형은 스크류를 사용해 차폐 유닛을 기판과 체결하는 형태로, 주요 IC 부품 주위를 보강하기 위해 벽(Wall)을 별도로 용접한다. 기구 쉴딩형 차폐 유닛 타입 실장구조는 수리성은 용이하지만, 스크류 조립을 위한 추가공정이 필요하며, 다른 형태와 비교하여 신뢰성이 가장 취약하다.
두번째로, 클립형은 부품을 쉴딩하는 커버와, 이를 기판 상에 고정하는 클립(Clip)으로 구성되어 있다. 커버의 외곽 형상을 따라 클립을 기판 상에 먼저 장착 및 접합한 후, 커버를 클립에 체결한다. 클립형 차폐 유닛 타입 실장구조는 수리성, 공간성, 단가 측면에서는 유리하지만, 커버 체결을 위한 수작업 공정이 필요하며, 신뢰성이 프레임형에 비해 낮고, 커버가 클립에서 빠지는 경우가 발생하는 단점이 있다.
세번째로, 프레임형은 부품을 쉴딩하는 커버와, 이와 결합되는 프레임으로 구성되어 있다. 다수의 클립을 사용해야하는 클립형에 비해 프레임 하나로 부품수가 줄고, 기판과 고정되는 영역이 증가하기 때문에 신뢰성이 우수하다. 그러나, 프레임형 차폐 유닛 타입 실장구조는 프레임의 픽업(Pick-up) 공간 및 살폭으로 인하여 프레임 아래쪽에 접합되어 있는 부품의 언더필 도포 공정 및 부품 수리 작업 공간에 제약이 있고, 부품의 높이가 증가하는 단점이 있다.
네번째로, 커버형은 클립 및 프레임 없이, 기구 쉴딩형과 유사하게 커버만으로 구성되어 있으며, 커버 자체를 기판에 접합하는 형태이다. 커버형 차폐 유닛 타입 실장구조는 부품 수가 하나로 줄고, 전체 부품의 높이가 낮아지는 장점이 있으나, 차폐 유닛을 실장 한 후에는 차폐 유닛 하부에 있는 IC 부품에의 언더필 수지 도포가 불가능하여, 언더필이 필요한 부품의 실장부에 적용이 불가능하다는 단점이 있다.
이와 같이 다양한 실장 형태의 차폐 유닛 하부에는 여러 기능을 하는 부품들이 위치해 있는데, 특히 전력소모가 심한 AP, PAM, PMIC등의 능동소자들은 제품의 동작 중 많은 열이 발생하기 때문에, 이로 인한 성능저하를 막기 위해 TIM(Thermal Interface Material)이라고 하는 방열 재료를 발열 부품과 차폐 유닛 사이에 위치시킴으로써, 부품에서 발생하는 열이 금속소재인 차폐 유닛으로 빠르게 전달되도록 한다. 이때, 사용되는 TIM은 '패드(Pad)' 또는 '시트(Sheet)'의 형태로서 고상형(固狀形) 재료가 사용된다.
상기 설명한 차폐 유닛 실장구조 형태 중, 소형 모바일 장치에 일반적으로 많이 적용되고 있는 차폐 유닛 실장 구조는 프레임(Frame)형 실장구조로 기판에 실장될 수 있다.
상기 프레임(Frame)형 실장구조는 '기판 상 솔더 인쇄 → 전자 부품 장착 → 리플로 솔더링 → 언더필 수지 도포 → 언더필 수지 경화 → 방열 패드(TIM Pad)가 부착된 차폐 유닛 커버 체결' 순서로 진행된다.
최근에는 차폐 유닛 커버(Cover)의 후체결 공정을 삭제함으로써 생산성을 향상하기 위해 차폐 유닛 프레임(Frame)과 커버를 일체형으로 체결된 상태로 실장을 하는 경우가 많아지고 있다.
하지만, 차폐 유닛 하부에 방열 재료가 필요한 경우는 부품과 차폐 유닛 간 방열재료가 완전하게 밀착되어야 안정적인 열전달 효과를 낼 수 있기 때문에, 부품 실장 단계에서 차폐 유닛 프레임만 실장한 후, 공정 마지막 단계에서 방열 재료가 부착된 차폐 유닛 커버를 어느 정도의 압력을 가하여 수작업 체결하게 된다.
이와 같은 기술은 공정 상에서 차폐 유닛 커버 수작업 체결에 따른 생산성 향상의 한계가 있고, 부품과 차폐 유닛 사이에 있는 방열 재료의 압축 응력이 기판 전체에 가해짐으로써, 제품의 신뢰성 측면에서도 문제점을 가지고 있다.
본 발명의 다양한 실시예는 기판 제작 공정의 자유도를 높이고, 수작업을 제거하기 위함이다.
본 발명의 다양한 실시예는 차폐 유닛 접합과 패키지에서 발생하는 열을 차폐 유닛으로 빠르게 전달하여 확산시키기 위해, 패키지와 차폐 유닛 사이를 채우는 방열 재료의 충진 공정을 일괄 구현함으로써, 기판의 전자파 차폐와 발열 문제 해결이 가능하도록 한다.
본 발명의 다양한 실시예는 종래에 사용되고 있는 고상형의 방열 재료를 형상의 자유도가 높고 계면 간 밀착이 잘되는 액상형으로 변경함으로써, 부품 실장 및 차폐 유닛 실장 공정 중에 방열 재료 충진을 일괄 진행하는데 있다.
본 발명의 다양한 실시예는 방열 재료가 적용되는 차폐 유닛 커버의 수작업 체결 공정의 삭제가 가능하고, 방열 재료 충진으로 인한 압축 응력 발생을 해소할 수 있을 뿐 아니라, 부품과 차폐 유닛 간 간격을 낮출 수 있어 전자 장치 박형화를 가능하게 하는데 있다.
삭제
본 발명의 다양한 실시예는 인쇄회로기판 어셈블리 제조 방법에 있어서, 인쇄회로기판에 마련된 복수 개의 접합 패드에 제1온도에서 솔더를 도포하는 제1단계; 상기 도포된 솔더 상에 전자 부품들을 각각 장착하는 제2단계; 방열이 필요한 전자 부품 상에 액상형 방열 재료를 공급하는 제3단계; 상기 접합 패드에 차폐 유닛을 장착하되, 상기 액상형 방열 재료 상에 배치되는 제4단계; 및 상기 방열이 필요한 전자 부품 및 차폐 유닛의 접합과, 상기 액상형 방열 재료의 경화를 리플로우 솔더링 공법을 이용하여 동시에 수행하는 제5단계를 포함할 수 있다.
삭제
본 발명의 다양한 실시예는 종래에 사용되고 있는 고상형의 방열재료를 형상의 자유도가 높고 계면 간 밀착이 잘되는 액상형으로 변경함으로써, 부품 실장 및 차폐 유닛 실장 공정 중에 방열재료 충진을 일괄 진행할 수 있다. 이로써, 종래에 부품과 차폐 유닛에 고상형 방열재료가 안정적으로 밀착되도록 하기 위해 필요했던 차폐 유닛 커버 수작업 체결 공정을 삭제함으로써, 생산성 도모와 함께 압축된 방열 재료에 의한 기판으로의 내부 응력 발생 문제도 해결할 수 있다.
또한, 본 발명의 다양한 실시예는 액상형 재료가 부품 및 차폐 유닛의 미세 표면에 안정적으로 밀착될 수 있기 때문에, 재료 자체의 열전도율 개선없이 동일한 열전도율의 재료로도 방열성능 확보가 가능하다.
또한, 본 발명의 다양한 실시예는 차폐 유닛 실장과 방열재료 충진 공급 공정을 동시에 진행할 수 있기 때문에, 차폐 유닛 프레임없이 차폐 유닛 커버만 있는 커버형 차폐 유닛 사용이 가능하게 되어, 차폐 유닛 자재 단가 절감 및 부품이 실장된 인쇄회로기판(PBA)의 전체 높이를 낮추어 박형 전자제품 제작에 기여할 수 있다.
특히, 본 발명의 다양한 실시예는 프레임형 및 커버형 차폐 유닛의 사용에 있어서, 언더필 수지 도포가 필요한 부품에 대해 언더필 공정과 방열재료 충진 및 차폐 유닛 실장 공정이 일괄 진행될 수 있으므로, 종래 기술에서 차폐 유닛 프레임(Frame) 실장 후 언더필 수지를 공급할 경우 프레임의 형상 및 위치에 의해 언더필 수지 도포 작업 시 도포 방향 및 위치에 대한 제약이 발생하거나, 차폐 유닛 커버(Cover) 체결 후 언더필 수지를 공급할 경우 차폐 유닛 커버에 언더필 수지 공급용 절개부를 구비해야 하는 설계 및 공정상의 제약을 해소할 수 있다. 즉, 공정 및 설계상의 자유도가 크게 향상되는 효과를 가질 수 있다.
도 1은 다양한 실시예에 따른 네트워크 환경 내의 전자 장치를 나타내는 도면이다.
도 2는 다양한 실시예에 따른 전자 장치의 블록도이다.
도 3은 실시예에 따른 전자 장치의 전면 사시도이다.
도 4는 실시예에 따른 전자 장치의 후면 사시도이다.
도 5a 내지 도 5h는 종래의 실시예에 따른 인쇄회로기판 어셈블리 제작 공정을 순차적으로 나타내는 도면이다.
도 6a 내지 도 6d는 본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리 제작 공정을 순차적으로 나타내는 도면이다.
도 7a 내지 도 7g는 본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리 제작 공정을 순차적으로 나타내는 도면이다.
도 8은 본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리의 추가 방열 구조를 나타내는 도면이다.
도 9는 본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리의 추가 방열 구조가 적용된 전자 장치를 나타내는 도면이다.
이하, 본 개시의 다양한 실시예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 개시를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 개시의 실시예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 문서에서, "가진다," "가질 수 있다,”"포함한다," 또는 “포함할 수 있다” 등의 표현은 해당 특징(예:수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 문서에서, “A 또는 B,”“A 또는/및 B 중 적어도 하나,”또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, “A 또는 B,“ A 및 B 중 적어도 하나,”또는 “ A 또는 B 중 적어도 하나”는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
다양한 실시예에서 사용된 “제 1,”“제 2,”“첫째,”또는“둘째,”등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 해당 구성요소들을 한정하지 않는다. 상기 표현들은 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 수 있다. 예를 들면, 제1사용자 기기와 제2사용자 기기는, 순서 또는 중요도와 무관하게, 서로 다른 사용자 기기를 나타낼 수 있다. 예를 들면, 본 개시의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 바꾸어 명명될 수 있다.
어떤 구성요소(예: 제 1 구성요소)가 다른 구성요소(예: 제 2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어 (operatively or communicatively) coupled with/to)" 있다거나, "접속되어 (connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예:제 3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소 (예: 제 1 구성요소)가 다른 구성요소 (예: 제 2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제 3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 문서에서 사용된 표현 "~하도록 구성된 (또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한 (suitable for)," "하는 능력을 가지는 (having the capacity to)," "하도록 설계된 (designed to)," "하도록 변경된 (adapted to)," "~하도록 만들어진 (made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성 (또는 설정)된"은 하드웨어적으로 "특별히 설계된(specifically designed to) 것만 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, "~하도록 구성된 장치" 라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는"것을 의미할 수 있다. 예를 들면, 문구 A, B, 및 C를 수행하도록 구성(또는 설정)된 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예:CPU 또는 application processor)를 의미할 수 있다.
본 문서에서 사용된 용어들은 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 다른 실시예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 개시의 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의된 용어들은 관련 기술의 문맥 상 가지는 의미와 동일 또는 유사한 의미를 가지는 것으로 해석될 수 있으며, 본 문서에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 문서에서 정의된 용어일지라도 본 개시의 실시예들을 배제하도록 해석될 수 없다.
본 개시의 다양한 실시예들에 따른 전자 장치는, 예를 들면, 전자 장치는 스마트폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 서버, PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 스마트 안경, 머리 착용형 장치(head-mounted-device(HMD)), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 스마트 미러, 또는 스마트 와치(smart watch))중 적어도 하나를 포함할 수 있다.
어떤 실시예들에서, 전자 장치는 스마트 가전 제품(smart home appliance)일 수 있다. 스마트 가전 제품은, 예를 들면, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), 홈 오토매이션 컨트롤 패널(home automation control panel), 보안 컨트롤 패널(security control panel), TV 박스(예: 삼성 HomeSync™, 애플TVTM 또는 구글 TVTM, 게임 콘솔 (예:Xbox™, PlayStation™), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
다른 실시예에서, 전자 장치는, 각종 의료기기(예:각종 휴대용 의료측정기기 (혈당 측정기, 심박 측정기, 혈압 측정기, 또는 체온 측정기 등), MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 또는 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치, 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛(head unit), 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller's machine), 상점의 POS(point of sales), 또는 사물 인터넷 장치 (internet of things)(예:전구, 각종 센서, 전기 또는 가스 미터기, 스프링클러 장치, 화재경보기, 온도조절기(thermostat), 가로등, 토스터(toaster), 운동기구, 온수탱크, 히터, 보일러 등) 중 적어도 하나를 포함할 수 있다.
어떤 실시예에 따르면, 전자 장치는 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 수신 장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측 기기(예:수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 다양한 실시예에서, 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 어떤 실시예에 따른 전자 장치는 플렉서블 전자 장치일 수 있다. 또한, 본 개시의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않으며, 기술 발전에 따른 새로운 전자 장치를 포함할 수 있다.
이하, 첨부 도면을 참조하여, 다양한 실시예에 따른 전자 장치가 설명된다. 본 문서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치 (예:인공지능 전자 장치)를 지칭할 수 있다.
도 1을 참조하여, 다양한 실시예에서의, 네트워크 환경(A100) 내의 전자 장치(A101)가 기재된다. 상기 전자 장치(A101)는 버스(A110), 프로세서(A120), 메모리(A130), 입출력 인터페이스(A150), 디스플레이(A160), 및 통신 인터페이스(A170)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(A101)는, 상기 구성요소들 중 적어도 하나를 생략하거나 다른 구성 요소를 추가적으로 구비할 수 있다.
상기 버스(A110)는, 예를 들면, 상기 구성요소들(A110-A170)을 서로 연결하고, 상기 구성요소들 간의 통신(예:제어 메시지 및/또는 데이터)을 전달하는 회로를 포함할 수 있다.
상기 프로세서(A120)는, 중앙처리장치(central processing unit(CPU)), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서 (communication processor(CP)) 중 하나 또는 그 이상을 포함할 수 있다. 상기 프로세서(A120)는, 예를 들면, 상기 전자 장치(A101)의 적어도 하나의 다른 구성요소들의 제어 및/또는 통신에 관한 연산이나 데이터 처리를 실행할 수 있다.
상기 메모리(A130)는, 휘발성 및/또는 비휘발성 메모리를 포함할 수 있다. 상기 메모리(A130)는, 예를 들면, 상기 전자 장치(A101)의 적어도 하나의 다른 구성요소에 관계된 명령 또는 데이터를 저장할 수 있다. 한 실시예에 따르면, 상기 메모리(A130)는 소프트웨어 및/또는 프로그램(A140)을 저장할 수 있다. 상기 프로그램(A140)은, 예를 들면, 커널(A141), 미들웨어(A143), 어플리케이션 프로그래밍 인터페이스(application programming interface(API))(A145), 및/또는 어플리케이션 프로그램(또는 "어플리케이션")(A147) 등을 포함할 수 있다. 상기 커널(A141), 미들웨어(A143), 또는 API(A145)의 적어도 일부는, 운영 시스템(operating system(OS))라 불릴 수 있다.
상기 커널(A141)은, 예를 들면, 다른 프로그램들 (예: 미들웨어A143, API A145, 또는 어플리케이션 프로그램A147)에 구현된 동작 또는 기능을 실행하는 데 사용되는 시스템 리소스들(예: 버스A110, 프로세서A120, 또는 메모리A130 등)을 제어 또는 관리할 수 있다. 또한, 상기 커널(A141)은 상기 미들웨어(A143), 상기 API(A145), 또는 상기 어플리케이션 프로그램(A147)에서 상기 전자 장치(A101)의 개별 구성요소에 접근함으로써, 시스템 리소스들을 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다.
상기 미들웨어(A143)는, 예를 들면, 상기 API(A145) 또는 상기 어플리케이션 프로그램(A147)이 상기 커널(A141)과 통신하여 데이터를 주고받을 수 있도록 중개 역할을 수행할 수 있다. 또한, 상기 미들웨어(A143)는 상기 어플리케이션 프로그램(A147)로부터 수신된 작업 요청들과 관련하여, 예를 들면, 상기 어플리케이션 프로그램(A147) 중, 적어도 하나의 어플리케이션에 상기 전자 장치(A101)의 시스템 리소스(예:버스A110, 프로세서A120, 또는 메모리A130 등)를 사용할 수 있는 우선 순위를 배정하는 등의 방법을 이용하여 작업 요청에 대한 제어(예:스케쥴링 또는 로드 밸런싱)을 수행할 수 있다.
상기 API(A145)는, 예를 들면, 상기 어플리케이션(A147)이 상기 커널(A141) 또는 상기 미들웨어(A143)에서 제공되는 기능을 제어하기 위한 인터페이스로, 예를 들면, 파일 제어, 창 제어, 화상 처리, 또는 문자 제어 등을 위한 적어도 하나의 인터페이스 또는 함수 (예:명령어)를 포함할 수 있다.
상기 입출력 인터페이스(A150)은, 예를 들면, 사용자 또는 다른 외부 기기로부터 입력된 명령 또는 데이터를 상기 전자 장치(A101)의 다른 구성요소(들)에 전달할 수 있는 인터페이스의 역할을 할 수 있다. 또한, 상기 입출력 인터페이스(A150)은 상기 전자 장치(A101)의 다른 구성요소(들)로부터 수신된 명령 또는 데이터를 사용자 또는 다른 외부 기기로 출력할 수 있다.
상기 디스플레이(A160)은, 예를 들면, 액정 디스플레이(LCD), 발광 다이오드 (LED) 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 마이크로 전자기계 시스템(microelectromechanical systems(MEMS)) 디스플레이, 또는 전자종이 (electronic paper) 디스플레이를 포함할 수 있다. 상기 디스플레이(A160)은, 예를 들면, 사용자에게 각종 콘텐츠(예:텍스트, 이미지, 비디오, 아이콘, 또는 심볼 등)을 표시할 수 있다. 상기 디스플레이(A160)은, 터치 스크린을 포함할 수 있으며, 예를 들면, 전자 펜 또는 사용자의 신체의 일부를 이용한 터치, 제스쳐, 근접, 또는 호버링 입력을 수신할 수 있다.
상기 통신 인터페이스(A170)은, 예를 들면, 상기 전자 장치(A101)와 외부 장치(예:제1외부 전자 장치102, 제2외부 전자 장치A104, 또는 서버A106) 간의 통신을 설정할 수 있다. 예를 들면, 상기 통신 인터페이스(A170)은 무선 통신 또는 유선 통신을 통해서 네트워크(A162)에 연결되어 상기 외부 장치(예:제2외부 전자 장치A104 또는 서버A106)와 통신할 수 있다.
상기 무선 통신은, 예를 들면, 셀룰러 통신 프로토콜로서, 예를 들면, LTE, LTE-A, CDMA, WCDMA, UMTS, WiBro, 또는 GSM 등 중 적어도 하나를 사용할 수 있다. 상기 유선 통신은, 예를 들면, USB(universal serial bus), HDMI(high definition multimedia interface), RS-232 (recommended standard 232), 또는 POTS(plain old telephone service) 등 중 적어도 하나를 포함할 수 있다. 상기 네트워크(162)는 통신 네트워크(telecommunications network), 예를 들면, 컴퓨터 네트워크(computer network)(예:LAN 또는 WAN), 인터넷, 또는 전화 망(telephone network) 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2외부 전자 장치(A102,A104) 각각은 상기 전자 장치(A101)와 동일한 또는 다른 종류의 장치일 수 있다. 한 실시예에 따르면, 상기 서버(A106)는 하나 또는 그 이상의 서버들의 그룹을 포함할 수 있다. 다양한 실시예에 따르면, 상기 전자 장치(A101)에서 실행되는 동작들의 전부 또는 일부는 다른 하나 또는 복수의 전자 장치(예:전자 장치A102,A104, 또는 서버A106)에서 실행될 수 있다. 한 실시예에 따르면, 상기 전자 장치(A101)가 어떤 기능이나 서비스를 자동으로 또는 요청에 의하여 수행해야 할 경우에, 상기 전자 장치(A101)는 상기 기능 또는 상기 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 그와 연관된 적어도 일부 기능을 다른 장치(예:전자 장치A102,A104, 또는 서버A106)에게 요청할 수 있다. 상기 다른 전자 장치(예:전자 장치A102, A104, 또는 서버A106)는 상기 요청된 기능 또는 추가 기능을 실행하고, 그 결과를 상기 전자 장치(A101)로 전달할 수 있다. 상기 전자 장치(A101)는 수신된 결과를 그대로 또는 추가적으로 처리하여 상기 요청된 기능이나 서비스를 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는 다양한 실시예에 따른 전자 장치(201)의 블록도(200)이다. 상기 전자 장치(201)는, 예를 들면, 도 1에 도시된 전자 장치(101)의 전체 또는 일부를 포함할 수 있다. 상기 전자 장치(201)는 하나 이상의 어플리케이션 프로세서(AP:application processor)(210), 통신 모듈(220), SIM(subscriber identification module) 카드(224), 메모리(230), 센서 모듈(240), 입력 장치(250), 디스플레이(260), 인터페이스(270), 오디오 모듈(280), 카메라 모듈(291), 전력 관리 모듈(295), 배터리(296), 인디케이터(297), 및 모터(298)를 포함할 수 있다.
상기 AP(210)는, 예를 들면, 운영 체제 또는 응용 프로그램을 구동하여 상기 AP(210)에 연결된 다수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다. 상기 AP(210)는, 예를 들면, SoC (system on chip)로 구현될 수 있다. 한 실시예에 따르면, 상기 AP(210)는 GPU (graphic processing unit) 및/또는 이미지 신호 프로세서(image signal processor)를 더 포함할 수 있다. 상기 AP(210)는 도 2에 도시된 구성요소들 중 적어도 일부(예:셀룰러 모듈 221)를 포함할 수도 있다. 상기 AP(210)는 다른 구성요소들(예:비휘발성 메모리) 중, 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드(load)하여 처리하고, 다양한 데이터를 비휘발성 메모리에 저장 (store)할 수 있다.
상기 통신 모듈(220)은, 도 1의 상기 통신 인터페이스(160)와 동일 또는 유사한 구성을 가질 수 있다. 상기 통신 모듈(220)은, 예를 들면, 셀룰러 모듈(221), WIFI 모듈(223), BT 모듈(225), GPS 모듈(227), NFC 모듈(228) 및 RF(radio frequency) 모듈(229)를 포함할 수 있다.
상기 셀룰러 모듈(221)은, 예를 들면, 통신망을 통해서 음성 통화, 영상 통화, 문자 서비스, 또는 인터넷 서비스 등을 제공할 수 있다. 한 실시예에 따르면, 상기 셀룰러 모듈(221)은 가입자 식별 모듈(예:SIM 카드224)을 이용하여 통신 네트워크 내에서 전자 장치(201)의 구별 및 인증을 수행할 수 있다. 한 실시예에 따르면, 상기 셀룰러 모듈(221)은 상기 AP(210)가 제공할 수 있는 기능 중 적어도 일부 기능을 수행할 수 있다. 한 실시예에 따르면, 상기 셀룰러 모듈(221)은 커뮤니케이션 프로세서(CP communication processor)를 포함할 수 있다.
상기 WIFI 모듈(223), 상기 BT 모듈(225), 상기 GPS 모듈(227) 또는 상기 NFC 모듈(228) 각각은, 예를 들면, 해당하는 모듈을 통해서 송수신되는 데이터를 처리하기 위한 프로세서를 포함할 수 있다. 어떤 실시예에 따르면, 셀룰러 모듈(221), WIFI 모듈(223), BT 모듈(225), GPS 모듈(227) 또는 NFC 모듈(228) 중 적어도 일부(예:두 개 이상)는 하나의 integrated chip(IC) 또는 IC 패키지 내에 포함될 수 있다.
상기 RF 모듈(229)는, 예를 들면, 통신 신호(예:RF 신호)를 송수신할 수 있다. 상기 RF 모듈(229)는, 예를 들면, 트랜시버(transceiver), PAM(power amp module), 주파수 필터(frequency filter), LNA(low noise amplifier), 또는 안테나 등을 포함할 수 있다. 다른 실시예에 따르면, 셀룰러 모듈(221), WIFI 모듈(223), BT 모듈(225), GPS 모듈(227) 또는 NFC 모듈(228) 중, 적어도 하나는 별개의 RF 모듈을 통하여 RF 신호를 송수신할 수 있다.
상기 SIM 카드(224)는, 예를 들면, 가입자 식별 모듈을 포함하는 카드 및/또는 내장 SIM(embedded SIM)을 포함할 수 있으며, 고유한 식별 정보(예:ICCID (integrated circuit card identifier)) 또는 가입자 정보(예:IMSI (international mobile subscriber identity))를 포함할 수 있다.
상기 메모리(230)(예:메모리230)는, 예를 들면, 내장 메모리(232) 또는 외장 메모리(234)를 포함할 수 있다. 상기 내장 메모리(232)는, 예를 들면, 휘발성 메모리 (예:DRAM (dynamic RAM), SRAM (static RAM), 또는 SDRAM(synchronous dynamic RAM) 등), 비휘발성 메모리(non-volatile Memory) (예:OTPROM (one time programmable ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM), mask ROM, flash ROM, 플래시 메모리(예:NAND flash 또는 NOR flash 등), 하드 드라이브, 또는 솔리드 스테이트 드라이브 (solid state drive (SSD)) 중 적어도 하나를 포함할 수 있다.
상기 외장 메모리 234는 flash drive, 예를 들면, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital), 또는 메모리 스틱(memory stick) 등을 더 포함할 수 있다. 상기 외장 메모리(234)는 다양한 인터페이스를 통하여 상기 전자 장치(201)과 기능적으로 및/또는 물리적으로 연결될 수 있다.
상기 센서 모듈(240)은, 예를 들면, 물리량을 계측하거나 전자 장치(201)의 작동 상태를 감지하여, 계측 또는 감지된 정보를 전기 신호로 변환할 수 있다. 상기 센서 모듈(240)은, 예를 들면, 제스처 센서(240A), 자이로 센서(240B), 기압 센서(240C), 마그네틱 센서(240D), 가속도 센서(240E), 그립 센서(240F), 근접 센서(240G), color 센서(240H)(예:RGB(red, green, blue) 센서), 생체 센서(240I), 온/습도 센서(240J), 조도 센서(240K), 또는 UV(ultra violet) 센서(240M) 중의 적어도 하나를 포함할 수 있다. 추가적으로 또는 대체적으로, 상기 센서 모듈(240)은, 예를 들면, 후각 센서(E-nose sensor), EMG 센서(electromyography sensor), EEG 센서(electroencephalogram sensor), ECG 센서(electrocardiogram sensor), IR(infrared) 센서, 홍채 센서 및/또는 지문 센서를 포함할 수 있다. 상기 센서 모듈(240)은 그 안에 속한 적어도 하나 이상의 센서들을 제어하기 위한 제어 회로를 더 포함할 수 있다. 어떤 실시예에서는, 전자 장치(201)는 AP(210)의 일부로서 또는 별도로, 센서 모듈(240)을 제어하도록 구성된 프로세서를 더 포함하여, 상기 AP(210)가 슬립(sleep) 상태에 있는 동안, 센서 모듈(240)을 제어할 수 있다.
상기 입력 장치(250)는, 예를 들면, 터치 패널(touch panel)(252), (디지털) 펜 센서(pen sensor)(254), 키(key)(256), 또는 초음파(ultrasonic) 입력 장치(258)를 포함할 수 있다. 상기 터치 패널(252)은, 예를 들면, 정전식, 감압식, 적외선 방식, 또는 초음파 방식 중 적어도 하나의 방식을 사용할 수 있다. 또한, 상기 터치 패널(252)은 제어 회로를 더 포함할 수도 있다. 상기 터치 패널(252)은 택타일 레이어(tactile layer)를 더 포함하여, 사용자에게 촉각 반응을 제공할 수 있다.
상기 (디지털) 펜 센서(254)는, 예를 들면, 터치 패널의 일부이거나, 별도의 인식용 쉬트 (sheet)를 포함할 수 있다. 상기 키(256)는, 예를 들면, 물리적인 버튼, 광학식 키, 또는 키패드를 포함할 수 있다. 상기 초음파 입력 장치(258)는 초음파 신호를 발생하는 입력 도구를 통해, 전자 장치(201)에서 마이크(예:마이크 288)로 음파를 감지하여 데이터를 확인할 수 있다.
상기 디스플레이(260)(예:디스플레이 160)는 패널(262), 홀로그램 장치(264), 또는 프로젝터(266)을 포함할 수 있다. 상기 패널(262)은, 도 1의 디스플레이(160)과 동일 또는 유사한 구성을 포함할 수 있다. 상기 패널(262)은, 예를 들면, 유연하게 (flexible), 투명하게 (transparent), 또는 착용할 수 있게(wearable) 구현될 수 있다. 상기 패널(262)은 상기 터치 패널(252)과 하나의 모듈로 구성될 수도 있다. 상기 홀로그램 장치(264)는 빛의 간섭을 이용하여 입체 영상을 허공에 보여줄 수 있다. 상기 프로젝터(266)는 스크린에 빛을 투사하여 영상을 표시할 수 있다. 상기 스크린은, 예를 들면, 상기 전자 장치(201)의 내부 또는 외부에 위치할 수 있다. 한 실시예에 따르면, 상기 디스플레이(260)은 상기 패널(262), 상기 홀로그램 장치(264), 또는 프로젝터(266)를 제어하기 위한 제어 회로를 더 포함할 수 있다.
상기 인터페이스(270)는, 예를 들면, HDMI(high-definition multimedia interface)(272), USB(universal serial bus)(274), 광 인터페이스(optical interface)(276), 또는 D-sub(D-subminiature)(278)를 포함할 수 있다. 상기 인터페이스(270)는, 예를 들면, 도 1에 도시된 통신 인터페이스(160)에 포함될 수 있다. 추가적으로 또는 대체적으로, 상기 인터페이스(270)는, 예를 들면, MHL(mobile high-definition link) 인터페이스, SD(secure digital) 카드/MMC(multi-media card) 인터페이스, 또는 IrDA(infrared data association) 규격 인터페이스를 포함할 수 있다.
상기 오디오 모듈(280)은, 예를 들면, 소리(sound)와 전기 신호를 쌍방향으로 변환시킬 수 있다. 상기 오디오 모듈(280)의 적어도 일부 구성요소는, 예를 들면, 도 1 에 도시된 입출력 인터페이스(140)에 포함될 수 있다. 상기 오디오 모듈(280)은, 예를 들면, 스피커(282), 리시버(284), 이어폰(286), 또는 마이크(288) 등을 통해 입력 또는 출력되는 소리 정보를 처리할 수 있다.
상기 카메라 모듈(291)은, 예를 들면, 정지 영상 및 동영상을 촬영할 수 있는 장치로서, 한 실시예에 따르면, 하나 이상의 이미지 센서(예:전면 센서 또는 후면 센서), 렌즈, ISP(image signal processor), 또는 플래쉬(flash)(예:LED 또는 xenon lamp)를 포함할 수 있다.
상기 전력 관리 모듈(295)은, 예를 들면, 상기 전자 장치(201)의 전력을 관리할 수 있다. 한 실시예에 따르면, 상기 전력 관리 모듈(295)은 PMIC (power management integrated circuit), 충전 IC (charger integrated circuit), 또는 배터리 또는 연료 게이지 (battery or fuel gauge)를 포함할 수 있다. 상기 PMIC는, 유선 및/또는 무선 충전 방식을 가질 수 있다. 무선 충전 방식은, 예를 들면, 자기공명 방식, 자기유도 방식 또는 전자기파 방식 등을 포함하며, 무선 충전을 위한 부가적인 회로, 예를 들면, 코일 루프, 공진 회로, 또는 정류기 등을 더 포함할 수 있다. 상기 배터리 게이지는, 예를 들면, 상기 배터리(296)의 잔량, 충전 중 전압, 전류, 또는 온도를 측정할 수 있다. 상기 배터리(296)는, 예를 들면, 충전식 전지 (rechargeable battery) 및/또는 태양 전지(solar battery)를 포함할 수 있다.
상기 인디케이터(297)는 상기 전자 장치(201) 혹은 그 일부(예:AP210)의 특정 상태, 예를 들면, 부팅 상태, 메시지 상태 또는 충전 상태 등을 표시할 수 있다. 상기 모터(298)는 전기적 신호를 기계적 진동으로 변환할 수 있고, 진동 (vibration), 또는 햅틱(haptic) 효과 등을 발생시킬 수 있다. 도시되지는 않았으나, 상기 전자 장치(201)는 모바일 TV 지원을 위한 처리 장치(예:GPU)를 포함할 수 있다. 상기 모바일 TV 지원을 위한 처리 장치는, 예를 들면, DMB(digital multimedia broadcasting), DVB(digital video broadcasting), 또는 미디어 플로우 (media flow) 등의 규격에 따른 미디어 데이터를 처리할 수 있다.
상기 전자 장치의 전술한 구성요소들 각각은 하나 또는 그 이상의 부품 (component)으로 구성될 수 있으며, 해당 구성 요소의 명칭은 전자 장치의 종류에 따라서 달라질 수 있다. 다양한 실시예에서, 전자 장치는 전술한 구성요소 중 적어도 하나를 포함하여 구성될 수 있으며, 일부 구성요소가 생략되거나 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 또한, 다양한 실시예에 따른 전자 장치의 구성 요소들 중 일부가 결합되어 하나의 개체(entity)로 구성됨으로써, 결합되기 이전의 해당 구성 요소들의 기능을 동일하게 수행할 수 있다.
도 3은 본 발명의 실시예에 따른 전자 장치의 전면 사시도이다. 도 4는 본 발명의 실시예에 따른 전자 장치의 후면 사시도이다.
도 3, 도 4를 참조하면, 전자 장치(100)의 전면(100a) 중앙에는 터치스크린(190)이 배치된다. 상기 터치스크린(190)은 전자 장치(100)의 전면(100a)의 대부분을 차지하도록 크게 형성된다. 도 2에서는, 상기 터치스크린(190)에 메인 홈 화면이 표시된 예를 나타낸다. 메인 홈 화면은 전자 장치(100)의 전원을 켰을 때 상기 터치스크린(190) 상에 표시되는 첫 화면이다. 또한 상기 전자 장치(100)가 여러 페이지의 서로 다른 홈화면들을 갖고 있을 경우, 메인 홈 화면은 상기 여러 페이지의 홈 화면들 중 첫 번째 홈 화면일 수 있다. 홈 화면에는 자주 사용되는 어플리케이션들을 실행하기 위한 단축 아이콘들(191-1,191-2,191-3), 메인메뉴 전환키(191-4), 시간, 날씨 등이 표시될 수 있다. 상기 메인메뉴 전환키(191-4)는 상기 터치스크린(190) 상에 메뉴 화면을 표시한다. 또한, 상기 터치스크린(190)의 상단에는 배터리 충전상태, 수신신호의 세기, 현재 시각과 같은 장치(100)의 상태를 표시하는 상태바(Status Bar;192)가 형성될 수도 있다. 상기 터치스크린(190)의 하부에는 홈 버튼(161a), 메뉴 버튼(161b), 및 뒤로 가기 버튼(161c)이 형성될 수 있다.
홈 버튼(161a)은 터치스크린(190)에 메인 홈 화면(main Home screen)을 표시한다. 예를 들어, 터치스크린(190)에 상기 메인 홈 화면과 다른 홈 화면 또는 메뉴화면이 표시된 상태에서, 상기 홈 키(161a)가 터치되면, 터치스크린(190)에 메인 홈 화면이 디스플레이될 수 있다. 또한, 터치스크린(190) 상에서 어플리케이션들이 실행되는 도중 홈 버튼(191a)이 터치되면, 상기 터치스크린(190)상에는 도 2에 도시된 메인 홈 화면이 디스플레이될 수 있다. 또한 홈 버튼(161a)은 상기 터치스크린(190) 상에 최근에 사용된 어플리케이션들을 디스플레이하도록 하거나, 태스크 매니저(Task Manager)를 디스플레이하기 위하여 사용될 수도 있다.
메뉴 버튼(161b)은 터치스크린(190) 상에서 사용될 수 있는 연결 메뉴를 제공한다. 상기 연결 메뉴에는 위젯 추가 메뉴, 배경화면 변경 메뉴, 검색 메뉴, 편집 메뉴, 환경 설정 메뉴 등이 포함될 수 있다. 뒤로 가기 버튼(161c)은 현재 실행되고 있는 화면의 바로 이전에 실행되었던 화면을 디스플레이하거나, 가장 최근에 사용된 어플리케이션을 종료시킬 수 있다.
전자 장치(100)의 전면(100a) 가장자리에는 제1카메라(151)와, 조도 센서(170a) 및 근접 센서(170b)가 배치될 수 있다. 전자 장치(100)의 후면(100c)에는 제2카메라(152), 플래시(flash;153), 스피커(163)가 배치될 수 있다.
전자 장치(100)의 측면(100b)에는 예를 들어 전원/리셋 버튼(160a), 음량 버튼(161b), 방송 수신을 위한 지상파 DMB 안테나(141a), 하나 또는 복수의 마이크들(162) 등이 배치될 수 있다. 상기 DMB 안테나(141a)는 장치(100)에 고정되거나, 착탈 가능하게 형성될 수도 있다.
또한, 전자 장치(100)의 하단 측면에는 커넥터(165)가 형성된다. 커넥터(165)에는 다수의 전극들이 형성되어 있으며 외부 장치와 유선으로 연결될 수 있다. 전자 장치(100)의 상단 측면에는 이어폰 연결잭(167)이 배치될 수 있다. 이어폰 연결잭(167)에는 이어폰이 삽입될 수 있다. 이어폰 연결잭(167)은 전자 장치(100) 하단 측면에 배치될 수 있다.
이하에서는 첨부된 도면을 참조하여, 스마트 폰과 같이 통신 기능을 가진 소형 전자 장치에 채용되는 기판 어셈블리의 제조 방법에 대해서 설명하기로 한다.
이미 설명한 바와 같이, 차폐 유닛의 4가지 실장 구조 유형들에서, 일반적으로 많이 적용되고 있는 차폐 유닛 실장 구조는 프레임(Frame)형 차폐 유닛 실장 구조일 수 있다.
도 5a 내지 도 5h를 참조하여, 종래의 실시예에 따른 기판 어셈블리 제작 방법을 설명하면 다음과 같다.
도 5a를 참조하면, 기판(p)(PCB)을 준비한다. 상기 준비된 기판(p)에는 회로 연결을 위한 복수 개의 접합 패드가 도포될 수 있다. 참고로, 이하에서 기판에 복수 개의 전자 부품이 SMD 방식으로 실장된 후, 복수 개의 전자 부품이 실장된 기판을 '기판 어셈블리(PBA assembly)'라 정의할 수 있다.
도 5b를 참조하면, 상기 준비된 기판(p)의 복수 개의 접합 패드(c) 상에 솔더(s)를 각각 도포할 수 있다.
도 5c를 참조하면, 상기 솔더(s)가 도포된 기판(p) 상에 복수 개의 전자 부품들(P1,P2,P3), 예를 들어 수동 부품, 능동 부품, IC 부품들 등이 실장될 수 있다. 상기 실장된 전자 부품들은 발열이 심한 부품(P1)이나, 발열이 심하지 않은 부품들(P2,P3)을 포함할 수 있다. 또한, 상기 실장된 부품들은 전자파 발생이 심한 부품이나, 전자파 발생에 따라 노이즈 간섭이 발생하는 부품을 포함할 수 있다.
도 5d를 참조하면, 상기 기판(p) 상에 전자 부품들(P1-P3)이 실장된 상태에서, 상기 전자 부품들 중, 발열이 심한 부품(P1) 상에 차폐 유닛 프레임(30)이 장착될 수 있다. 상기 차폐 유닛 프레임(30)의 적어도 일부는 솔더(s) 상에 배치되어 상기 기판(p) 상에 직립된 상태로 지지될 수 있다. 상기 차폐 유닛 프레임(30)의 상단면은 적어도 일부 또는 전부가 개방된 형상으로 구성될 수 있다.
도 5e를 참조하면, 상기 기판(p) 상에 복수 개의 전자 부품들(P1-P3)이 실장된 상태에서, 리플로우 솔더링 공법(reflow soldering)을 이용하여, 상기 각각의 전자 부품들(P1-P3)을 기판(p) 상에 접합할 수 있다.
도 5f를 참조하면, 상기 기판(p)에 각각의 전자 부품(P1-P3)이 접합된 상태에서, 상기 발열이 심한 전자 부품(P1)에 언더필 도포기(32)를 통해 언더필 수지 재료(320)를 발열이 심한 전자 부품(P1) 주변에 도포할 수 있다. 상기 언더필 수지 재료는 전자 부품 주변의 적어도 일부 또는 전부를 감싸게 충진될 수 있다.
도 5g를 참조하면, 상기 발열이 심한 전자 부품(P1)의 주변을 따라 언더필 수지 재료(320)를 도포한 상태에서, 제1온도에서 상기 도포된 언더필 수지 재료(320)를 제1시간 내에 경화할 수 있다.
도 5h를 참조하면, 상기 발열이 심한 전자 부품(P1)의 주변을 따라 언더필 수지 재료(320)가 경화된 상태에서, 상기 차폐 유닛 프레임(30) 상에 방열 패드(33)가 부착된 차폐 유닛 커버(34)를 체결하여, 기판 어셈블리(PBA)의 제작 공정이 완성될 수 있다.
상기 언급된 기판 어셈블리 제작 방법에서, 차폐 유닛 커버(34) 하부에 방열 패드(33)가 필요한 경우, 전자 부품(P1)과 차폐 유닛 커버(34) 간에 방열 패드(33)가 완전하게 밀착되어야 안정적인 열전달 효과를 낼 수 있기 때문에, 부품 실장 단계에서 차폐 유닛 프레임(30)만 실장한 후, 공정 마지막 단계에서 방열 패드(33)가 부착된 차폐 유닛 커버(34)를 어느 정도의 압력을 가하여 수작업 체결하게 된다.
이와 같은 차폐 유닛 실장 기술은 공정에서 차폐 유닛 커버(34) 수작업 체결에 따른 생산성 향상의 한계가 있고, 전자 부품(P1)과 차폐 유닛 커버(34)사이에 있는 방열 패드(33)의 압축 응력이 기판 전체에 가해짐으로써, 제품의 신뢰성 측면에서도 문제점을 가지고 있다.
최근에는 차폐 유닛 커버의 후체결 공정을 삭제함으로써 생산성을 향상하기 위해 차폐 유닛 프레임과 커버를 일체형으로 체결된 상태로 실장을 하는 경우가 많아지고 있다.
도 6a 내지 도 6d를 참조하여 본 발명의 다양한 실시예에 따른 기판 어셈블리 제작 방법에 대해서 설명하면 다음과 같다.
도 6a를 참조하면, 준비된 기판(p)은 복수 개의 접합 패드(c)가 도포될 수 있고, 접합 패드(c) 상에 솔더(s)가 각각 도포된 상태일 수 있다.(도 5a, 도 5b 참조). 상기 접합 패드(c)는 전자 부품 간을 전기적으로 연결하는 회로일 수 있다.
전자 장치는 적어도 하나 이상의 인쇄회로기판(p)이 내장되어, 많은 기능을 지원하는 복수 개의 칩이나 전자 부품이 인쇄회로기판(p)에 실장될 수 있다. 복수 개의 전자 부품들은 인쇄회로기판(p)의 상면이나 하면에 각각 실장될 수 있으며, 측면도 부품 실장 공간이나 부품 배선 공간으로 활용할 수 있다. 상기 인쇄회로기판(p) 상면 및/또는 하면은 표면 실장형 부품을 SMD(surface mounting device)을 이용하여 실장할 수 있다. 상기 인쇄회로기판(p)은 경질이나 연질로 구성될 수 있다. 또한, 상기 인쇄회로기판(p)은 여러 개의 경질 기판이 연질 기판에 의해 연결되는 유형의 관절 구조로 전자 장치 내에 장착될 수 있다.
상기 솔더(s)가 도포된 기판(p) 상에 복수 개의 전자 부품(P1-P3)들, 예를 들어 수동 부품, 능동 부품, IC 부품 등이 SMD 방식으로 실장될 수 있다. 상기 실장된 전자 부품들은 발열이 심한 부품(P1)이나, 발열이 심하지 않은 부품들(P2,P3)을 포함할 수 있다. 또한, 상기 실장된 부품들(P1-P3)은 전자파 발생이 심한 부품이나, 전자파 발생에 따라 노이즈 간섭이 발생하는 부품을 포함할 수 있다.
특히, 상기 실장된 전자 부품(P1)은 RF부와 관련되거나, 파워와 관련되거나, 프로세서와 관련된 전자 부품일 수 있다. 상기 관련된 부품들은 후술하는 차폐 유닛을 이용해서 밀폐형으로 기판(p)에 실장될 수 있다. 상기 차폐 유닛은 전기적인 간섭 신호에 대한 차폐와 공간에 방사되는 신호에 대해, 실장된 부품들(P1)로부터 공간적 차폐를 이루게 된다.
도 6b를 참조하면, 상기 기판(p) 상에 전자 부품들(P1-P3)이 실장된 상태에서, 상기 발열이 심한 전자 부품(P1) 상에 방열 재료(40)가 공급될 수 있다. 상기 방열 재료(40)는 액상형 방열 재료로 공급될 수 있다.
도 6c를 참조하면, 상기 기판(p)에 실장된 전자 부품들 중 발열이 심한 부품(P1) 상에 액상형 방열 재료(40)가 공급된 상태에서, 상기 액상형 방열 재료(40) 상에 위치하게 차폐 유닛(41)이 장착될 수 있다. 상기 차폐 유닛(41)의 적어도 하단 일부는 솔더(s) 상에 직립된 상태로 지지될 수 있다. 상기 발열이 심한 전자 부품(P1) 상면과 상기 차폐 유닛(41) 사이에는 액상형 방열 재료(40)가 배치될 수 있다.
도 6d를 참조하면, 상기 기판(p) 상에 복수 개의 전자 부품들(P1-P3)이 실장된 상태에서, 가열 공법(리플로우 솔더링 공법)을 이용하여, 상기 각각의 전자 부품들(P1-P3)을 기판(p)상에 접합하고, 동시적으로 액상형 방열 재료(40)를 경화하여, 상기 기판 어셈블리의 제작 공정이 완성될 수 있다. 상기 액상형 방열 재료의 경화와 차폐 유닛 접합은 동시에 진행될 수 있다. 이 때, 상기 액상형 방열 재료는 전자 부품 접합 및 차폐 유닛 접합 공정온도에서 완전히 경화될 수 있다.
도 6d를 참조하여, 이하에서는 상기 방열 재료를 이용한 방열 구조에 대해서 설명하기로 한다. 상기 기판에 실장된 전자 부품들(P1-P3) 중, 상기 전자 부품(P1)이 상대적으로 가장 발열이 심하여서, 상기 전자 부품(P1)을 발열 부품이라 가정하여 설명하기로 한다. 상기 발열 부품(P1)은 동작 시에 상대적으로 열이 많이 발생하는 부품으로서, 예컨대, RF부의 전원 증폭기(PA)나, 전원 증폭기 모듈(PAM)을 포함할 수 있고, AP와 같은 부품을 포함할 수 있다. 본 발명의 다양한 실시예에 따른 방열 장치는 상대적으로 고온의 열을 발산하는 발열 부품에 동일하게 적용될 수 있음에 유의해야 한다.
본 발명의 다양한 실시예에 따른 전자 부품(P1)의 방열 장치는 적어도 하나 이상의 발열 부품(P1)이 실장된 기판(p)과, 차폐 유닛(41) 및 방열부(40)(radiant-heat unit)를 포함할 수 있다. 상기 기판(p)은 복수 개의 부품(P1-P3)들이 SMD(surface mounting device) 방식으로 실장되는 보드로서, 일면과 타면에 부품들이 각각 복수 개가 실장될 수 있다.
상기 차폐 유닛(30)은 상기 발열 부품(P1)의 열을 방열부를 매개로 하여 흡수하거나, 상대적으로 저온의 타 구조물로 전달하기 위한 경질의 열 전도 부재로서, 열 전도성이 우수한 금속 재질로 구성될 수 있다. 상기 차폐 유닛(41)은 상기 발열 부품(P1)을 감싸게 기판(p1) 상에 배치될 수 있다. 상기 방열 재료(40)는 상기 발열 부품(P1)과 차폐 유닛(41) 사이에 배치되어, 상기 발열 부품(P1)에서 전달된 열을 차폐 유닛(41)쪽으로 전달하는 기능을 담당할 수 있다. 상기 방열 재료(40)는 연성 재질로서, 탄성을 가진 열 전달 물질(TIM;thermal interface material)으로 구성될 수 있으며, 상기 발열 부품(P1)과 차폐 유닛(41)에 각각 밀착되게 배치될 수 있다. 또한, 상기 방열 재료(40)는 열에 의해 상변화 물질이나 열 경화 수지 등을 포함할 수 있다. 상기한 구조에 따라서, 상기 발열 부품(P1)에서 발생한 열은 방열 재료(40)를 경유하여 차폐 유닛(41)에 전달될 수 있다. 상기 발열 부품(P1)에 비해 상대적으로 상기 차폐 유닛(41)은 저온 영역일 수 있다.
도 7a 내지 도 7g를 참조하여 본 발명의 다양한 실시예에 따른 기판 어셈블리 제작 방법에 대해서 설명하면 다음과 같다.
도 7a를 참조하면, 상기 기판(p)은 접합 패드가(s) 도포될 수 있고, 접합 패드(s) 상에 솔더(s)가 각각 도포된 상태일 수 있다.(도 5a, 도 5b 참조) 상기 솔더가 도포되는 공정은 제1온도에서 진행될 수 있다. 상기 제1온도는 230℃~250℃ 사이일 수 있다. 아울러, 후술하는 차폐 유닛이 장착되는 접합 패드 상에는 솔더가 도포되지 않을 수 있다.
도 7b를 참조하면, 상기 기판(p) 상에 복수 개의 전자 부품들(P1-P3)이 실장된 상태에서, 가열 공법(리플로우 솔더링 공법)을 이용하여, 상기 각각의 전자 부품들(P1-P3)을 각각의 솔더(s) 상에 장착될 수 있다. 상기 솔더(s)가 도포된 기판(p) 상에 복수 개의 전자 부품(P1-P3)들, 예를 들어 능동 부품, 수동 부품, IC 부품 등이 실장될 수 있다. 상기 실장된 전자 부품들은 발열이 심한 부품(P1)이나, 발열이 심하지 않은 부품들(P2,P3)을 포함할 수 있다. 또한, 상기 실장된 부품들(P1-P3)은 전자파 발생이 심한 부품이나, 전자파 발생에 따라 노이즈 간섭이 발생하는 부품을 포함할 수 있다. 특히, 상기 실장된 전자 부품(P1)은 RF부와 관련되거나, 파워와 관련되거나, 프로세서와 관련된 전자 부품일 수 있다. 상기 관련된 부품들은 후술하는 차폐 유닛을 이용해서 밀폐형으로 기판(p)에 실장될 수 있다. 상기 차폐 유닛은 전기적인 간섭 신호에 대한 차폐와 공간에 방사되는 신호에 대해, 실장된 부품들(P1)로부터 공간적 차폐를 이루게 된다.
도 7c를 참조하면, 상기 기판(p)에 각각의 전자 부품들(P1-P3)이 접합된 상태에서, 상기 발열이 심한 전자 부품(P1)에 언더필 도포기(50)를 통해 언더필 수지 재료(51)를 발열이 심한 전자 부품(P1) 주변에 도포할 수 있다. 상기 언더필 수지 재료(51)는 전자 부품(P1)의 강성을 보강할 수 있다.
도 7d를 참조하면, 상기 기판(p) 상에 전자 부품들(P1-P3)이 실장된 상태에서, 상기 발열이 심한 전자 부품(P1) 상에 액상형 방열 재료(52)가 공급될 수 있다. 상기 액상형 방열재료의 공급은 디스펜싱, 제팅 및 인쇄 방식 중 어느 하나의 방식으로 공급될 수 있다.
도 7e를 참조하면, 상기 기판(p)에 도포된 차폐 유닛 접합 패드에 제2온도에서 솔더(s1)를 도포할 수 있다. 상기 제2온도는 120℃~200℃ 사이일 수 있다.
도 7f를 참조하면, 상기 기판(p)에 실장된 전자 부품들 중 발열이 심한 부품(P1) 상에 액상형 방열 재료(52)가 공급된 상태에서, 상기 액상형 방열 재료(52) 상에 위치하게 차폐 유닛(53)이 기판(p) 솔더(s1) 상에 장착될 수 있다. 상기 차폐 유닛(53)의 적어도 하단 일부는 도포된 솔더(s1) 상에 직립된 상태로 지지될 수 있다. 상기 발열이 심한 전자 부품(P1) 상면과 상기 차폐 유닛(53) 사이에는 방열 재료(52)가 배치될 수 있다.
도 7g를 참조하면, 상기 기판(P) 상에 복 수개의 전자 부품들(P1-P3)이 실장된 상태에서, 경화 공정을 이용하여, 상기 각각의 전자 부품들(P1-P3)을 기판(p) 상에 언더필 수지 재료(51) 경화, 방열 재료(52) 및 차폐 유닛 접합 공정을 동시적으로 진행하여, 상기 기판 어셈블리의 제작 공정이 완성될 수 있다.
상기 액상형 방열 재료(52)는 기판(p)에 위치한 전자 부품(P1)이 접합되는 리플로 솔더링 공정온도 또는 언더필 경화 공정온도 및 전자부품 접합 후공정에서 진행되는 차폐 유닛 접합 공정온도에서 완전히 경화될 수 있다. 또한, 상기 액상형 방열 재료(52)는 기판(P)에 위치한 전자 부품이 접합되는 리플로 솔더링 공정온도 또는 언더필 경화 공정온도 및 전자부품 접합 후공정에서 진행되는 차폐 유닛(53) 접합 공정온도에서 1차적으로 표면 경화될 수 있고, 이후 공정 진행 중 내부까지 완전히 경화될 수 있다. 또한, 상기 액상형 방열 재료(52)는 기판(p)에 위치한 전자 부품(P1)과 차폐 유닛(53) 간 간격을 충분히 채우면서도, 상기 전자 부품(P1) 및 차폐 유닛의 접합 불량을 발생시키지 않도록 일정한 점도 가진 재료로 구성될 수 있다. 아울러, 상기 액상형 방열 재료(52)는 기판(p)에 위치한 전자 부품(P1) 상에 공급된 후, 상기 전자 부품(P1)과 차폐 유닛(53) 간 간격을 충분히 채우기 위해 적정한 형상 유지특성을 가진 재료로 구성될 수 있다.
추가적으로, 상기 액상형 방열 재료(52)는 복수 개의 전자부품 위 또는 차폐 유닛(53) 내부 전체를 충진하도록 공급될 수 있다.
한편, 본 발명에 사용되는 액상형 방열 재료(52)는 충진되는 위치 및 형태에 따라 형상이 자유로울 수 있는 일정 범위의 점도를 가진 액상형으로서, 리플로 솔더링 공정 또는 언더필 경화 공정에서 고상형으로 경화되는 특징을 가질 수 있다.
결과적으로, 상기 예시한 기판 어셈블리 제작 공정의 특징을 살펴보면, 방열 재료 및 차폐 유닛 실장 공정을 언더필 수지 도포 및 경화 공정과 일괄 진행하는 특징을 가지고 있다. 이러한 경우, 상기 언더필 수지 도포 이후에 차폐 유닛(53) 실장이 진행되기 때문에, 종래 기술에서 차폐 유닛 프레임(Frame)의 형상 및 위치에 의해 언더필 도포 작업 시 도포 방향 및 위치에 대한 제약이 있었던 문제를 해결할 수 있다.
전술한 바와 같이, 본 발명의 다양한 실시예에 따른 기판 어셈블리 제작 방법은 리플로 솔더링 전 또는 후 단계에서 방열이 필요한 부품 위에 액상형 방열재료를 공급하고, 그 위에 별도의 압축공정없이 차폐 유닛을 자동 장착한 후 리플로 솔더링 및 언더필 경화 공정을 통해 부품 및 차폐 유닛 접합과 동시에 방열재료의 경화도 이루어짐으로서, 제작 효율성을 추구할 수 있다.
따라서, 본 발명에 적용되는 액상형 방열재료는 리플로 솔더링 및 언더필 경화 공정 온도에서 경화가 이루어질 수 있도록 약 130~200℃ 온도에서 경화가 되어야 하는 한편, 부품과 차폐 유닛 간 간격을 충분히 채우면서도 부품 및 차폐 유닛의 접합 불량이 발생하지 않도록 일정한 점도 및 형상 유지 특성을 가져야 한다.
도 7d를 참조하면, 상기 액상형 방열 재료(52)는 열 전달 물질(TIM)을 포함할 수 있다. 상기 열 전달 물질(TIM)은 전기 전도성을 가지거나 또는 가지지 않을 수 있다. 예를 들면, 상기 열 전달 물질(TIM)은 전기 전도성을 가지는 경우, 전기적 노이즈(electrical noise) 또는 EMI(electro magnetic interference)를 차단할 수 있다. 또는, 상기 열 전달 물질(TIM)은 우수한 내마모성 또는 내열성을 가질 수도 있다. 상기 열 전달 물질(TIM)은 열가소성 물질을 포함할 수 있다.
한 실시예에 따르면, 상기 열 전달 물질(TIM)은 상변화물질(PCM:phase change materials)을 포함할 수 있다. 상변화물질은 열에 의하여 고상에서 액상으로 변할 수 있다. 여기서, 액상의 상변화물질은 점성을 가질 수 있다. 또는, 액상의 상변화물질은 압축성이거나 또는 비압축성일 수 있다. 또는, 상기 열 전달 물질(TIM)은 열에 의하여 적어도 하나의 물성이 변화되는 물질을 포함할 수 있다. 예를 들자면, 열에 의하여, 상기 열 전달 물질(TIM)은 높은 점성을 가질 수 있다.
추가적으로, 상기 열 전달 물질은 도시하지 않은 양면 테이프를 포함할 수 있다. 양면 테이프는 열 전도성을 가질 수 있다.
도 8은 본 발명의 다양한 실시예에 따른 기판 어셈블리에서, 복수 개의 발열 부품의 방열 장치 구성을 나타내는 단면도이다. 도 9는 본 발명의 다양한 실시예에 따른 발열 부품의 방열 장치 구성이 전자 장치에 장착된 상태를 나타내는 단면도이다. 도 8, 도 9를 참조하여, 본 발명의 다양한 실시예에 따른 방열 장치의 구성 중, 제1,2발열 부품(60,64)에 추가 방열 재료(63,67)가 각각 적용된 방열 구조에 대해서 설명하기로 한다. 이미 설명한 바와 같이, 상기 각각의 제1,2발열 부품(60,64)은 방열 재료(62,66)가 각각 적용되어, 각각의 차폐 유닛(61,65)에 열을 전달하는 구조로 이루어질 수 있다.
상기 기판(PCB)은 상면과 하면을 가지며, 복수 개의 부품들이 각각 실장될 수 있고, 복수 개의 발열 부품들(60,64)이 상하면에 각각 실장될 수 있다. 한편, 전자 장치의 본체 내에 장착된 기판(PCB)은 상부쪽으로 내부 브라켓(bracket)(B1)과 대면하게 배치될 수 있고, 하부쪽으로 리어 케이스(B2)와 대면하게 배치될 수 있다. 따라서, 제1방열부(B1)는 내부 브라켓일 수 있고, 제2방열부(B2)는 리어 케이스가 될 수 있다. 상기 기판(PCB) 상하면에 각각 장착된 발열 부품(60,64)은 각각 내부 브라켓(B1)과 리어 케이스(B2)(rear case)를 각각 방열부로 이용하여 방열가능하게 구성될 수 있다. 즉, 본 발명의 다양한 실시예에 따른 제1,2발열 부품(60,64)은 추가 방열 재료(63,67)를 각각 적용하여, 제1,2발열 부품(60,64)의 방열 구조를 추가할 수 있다.
상기 제1발열 부품(60)은 일차적으로 방열 재료(62)에 의해 차폐 유닛(61)에 열이 전달되고, 이어서, 추가 방열 재료(63)에 의해 내부 브라켓(B1)에 열이 전달될 수 있다. 물론, 상기 차폐 유닛(61)보다 내부 브라켓(B1)이 상대적으로 저온 영역일 수 있다. 또한, 상기 제2발열 부품(64)은 일차적으로 방열 재료(66)에 의해 차폐 유닛(65)에 열이 전달되고, 이어서, 추가 방열 재료(67)에 의해 리어 케이스(B2)에 열이 전달될 수 있다. 물론, 상기 차폐 유닛(65)보다 리어 케이스(B2)가 상대적으로 저온 영역일 수 있다.
상기 제1,2발열 부품(60,64) 상에 배치된 각각의 방열 재료(62,66)는 액상형으로 각각 구성될 수 있고, 상기 각각의 차폐 유닛(61,65) 상에 배치된 추가 방열 재료(63,67)는 액상형 또는 고상형 중 어느 하나로 각각 구성될 수 있다.
참조부호 G는 윈도우 글라스이고, C는 배터리 커버 또는 리어 커버를 지칭하며, 상기 리어 케이스(B2)는 배터리 커버(C)와 결합되어서, 상기 배터리 커버(C)는 리어 케이스의 방열 기능을 보조할 수 있다.
본 발명의 다양한 실시예는 인쇄회로기판 어셈블리 제조 방법에 있어서, 상기 인쇄회로기판에 실장된 발열 부품 상에 액상형 방열 재료를 공급하는 제1단계; 상기 액상형 방열 재료 상에 차폐 유닛을 상기 인쇄회로기판에 장착하는 제2단계; 및 상기 액상형 방열 재료의 경화와 차폐 유닛 접합을 동시에 수행하는 제3단계를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 제3단계는 가열 공법으로 진행할 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 전자 부품 접합 및 차폐 유닛 접합 공정온도에서 완전히 경화될 수 있다.
본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리 제조 방법에 있어서, 인쇄회로기판에 마련된 복수 개의 접합 패드에 솔더를 도포하는 제1단계; 상기 도포된 솔더 상에 전자 부품들을 각각 장착하는 제2단계; 방열이 필요한 전자 부품 상에 액상형 방열 재료를 공급하는 제3단계; 상기 접합 패드에 차폐 유닛을 장착하되, 상기 액상형 방열 재료 상에 배치되는 제4단계; 및 상기 방열이 필요한 전자 부품 및 차폐 유닛의 접합과, 상기 액상형 방열 재료의 경화를 가열 공법을 이용하여 동시에 수행하는 제5단계를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 방열이 필요한 전자 부품은 PA, PAM, PMIC 또는 프로세서 중 어느 하나와 관련된 전자 부품을 포함할 수 있다.
본 발명의 다양한 실시예에 따른 인쇄회로기판 어셈블리 제조 방법에 있어서, 인쇄회로기판에 마련된 복수 개의 접합 패드에 제1온도에서 솔더를 도포하는 제1단계; 상기 도포된 솔더 상에 복수 개의 전자 부품들을 장착하는 제2단계; 가열 공법을 이용하여 상기 전자 부품들을 상기 인쇄회로기판에 접합시키는 제3단계; 상기 전자 부품의 강성을 보강하기 위한 언더필 수지 재료를 도포하는 제4단계; 방열이 필요한 전자 부품 상에 액상형 방열 재료를 공급하는 제5단계; 상기 차폐 유닛 접합 패드에 차폐 유닛을 장착하되, 상기 액상형 방열 재료 상에 배치되는 제6단계; 가열 장치를 통해 상기 언더필 수지 재료의 경화, 상기 액상형 방열 재료의 경화 및 차폐 유닛 접합을 동시에 수행하는 제7단계를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 제1단계에서, 상기 차폐 유닛이 장착되는 접합 패드 상에는 솔더가 도포되지 않을 수 있다.
본 발명의 다양한 실시예에 따른 제6단계에서, 상기 차폐 유닛 접합 패드에 제2온도에서 솔더가 도포된 후에 상기 차폐 유닛이 장착될 수 있다.
본 발명의 다양한 실시예에 따른 제1온도는 230℃~250℃이고, 상기 제2온도는 120℃~200℃ 일 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 기판에 위치한 전자 부품이 접합되는 리플로 솔더링 공정온도 또는 언더필 경화 공정온도 및 전자부품 접합 후공정에서 진행되는 차폐 유닛 접합 공정온도에서 완전히 경화될 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 인쇄회로기판에 위치한 전자부품이 접합되는 리플로 솔더링 공정온도 또는 언더필 경화 공정온도 및 전자부품 접합 후공정에서 진행되는 차폐 유닛 접합 공정온도에서 1차적으로 표면 경화되고, 이후 공정 진행 중 내부까지 완전히 경화될 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 인쇄회로기판에 위치한 전자 부품과 차폐 유닛 간 간격을 충분히 채우면서도, 상기 전자 부품 및 차폐 유닛의 접합 불량을 발생시키지 않도록 일정한 점도 가진 재료로 구성될 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 인쇄회로기판에 위치한 전자 부품 상에 도포된 후, 상기 전자 부품과 차폐 유닛 간 간격을 충분히 채우기 위해 적정한 형상 유지특성을 가진 재료로 구성될 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료는 복수 개의 전자부품 위 또는 차폐 유닛 내부 전체를 충진하도록 공급될 수 있다.
본 발명의 다양한 실시예에 따른 액상형 방열 재료의 공급은 디스펜싱, 제팅 및 인쇄 방식 중 어느 하나의 방식으로 공급될 수 있다.
본 발명의 다양한 실시예에 따른 차폐 유닛 상에 상기 차폐 유닛보다 상대적으로 저온 영역인 타 구조물로의 추가 열전달을 위해 추가 방열 재료를 배치시키는 단계를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 추가 방열 재료는 고상형 방열 패드 또는 액상형 방열 재료 중 어느 하나를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 타 구조물은 내부 브라켓 또는 리어 케이스 중 어느 하나를 포함할 수 있다.
본 문서에서 사용된 용어 "모듈"은 예를 들면, 하드웨어, 소프트웨어 또는 펌웨어 (firmware) 중 하나 또는 둘 이상의 조합을 포함하는 단위 (unit)를 의미할 수 있다. "모듈"은, 예를 들면, 유닛 (unit), 로직 (logic), 논리 블록 (logical block), 부품 (component), 또는 회로 (circuit) 등의 용어와 바꾸어 사용 (interchangeably use)될 수 있다. "모듈"은, 일체로 구성된 부품의 최소 단위 또는 그 일부가 될 수 있다. "모듈"은 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수도 있다. 은 기계적으로 또는 전자적으로 구현될 수 있다. 예를 들면, "모듈"은, 알려졌거나 앞으로 개발될, 어떤 동작들을 수행하는 ASIC(application-specific integrated circuit) 칩, FPGAs(field-programmable gate arrays) 또는 프로그램 가능 논리 장치(programmable-logic device) 중 적어도 하나를 포함할 수 있다.
다양한 실시예에 따르면, 본 개시에 따른 장치(예: 모듈들 또는 그 기능들) 또는 방법(예: 동작들)의 적어도 일부는, 예컨대, 프로그래밍 모듈의 형태로 컴퓨터로 읽을 수 있는 저장매체(computer-readable storage media)에 저장된 명령어로 구현될 수 있다. 상기 명령어는, 하나 이상의 프로세서 (예: 상기 프로세서 210)에 의해 실행될 경우, 상기 하나 이상의 프로세서가 상기 명령어에 해당하는 기능을 수행할 수 있다. 컴퓨터로 읽을 수 있는 저장매체는, 예를 들면, 상기 메모리 220가 될 수 있다. 상기 프로그래밍 모듈의 적어도 일부는, 예를 들면, 프로세서에 의해 구현(implement)(예:실행)될 수 있다. 상기 프로그래밍 모듈의 적어도 일부는 하나 이상의 기능을 수행하기 위한, 예를 들면, 모듈, 프로그램, 루틴, 명령어 세트(sets of instructions) 또는 프로세스 등을 포함할 수 있다.
상기 컴퓨터로 판독 가능한 기록 매체에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 마그네틱 매체(Magnetic Media)와, CD-ROM(Compact Disc Read Only Memory), DVD(Digital Versatile Disc)와 같은 광기록 매체(Optical Media)와, 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media)와, 그리고 ROM(Read Only Memory), RAM(Random Access Memory), 플래시 메모리 등과 같은 프로그램 명령(예: 프로그래밍 모듈)을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함될 수 있다. 또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함할 수 있다. 상술한 하드웨어 장치는 본 개시의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지다.
본 개시에 따른 모듈 또는 프로그래밍 모듈은 전술한 구성요소들 중 적어도 하나 이상을 포함하거나, 일부가 생략되거나, 또는 추가적인 다른 구성요소를 더 포함할 수 있다. 본 개시에 따른 모듈, 프로그래밍 모듈 또는 다른 구성요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱(heuristic)한 방법으로 실행될 수 있다. 또한, 일부 동작은 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
그리고, 본 명세서와 도면에 개시된 본 개시의 다양한 실시예들은 본 개시의 기술 내용을 쉽게 설명하고 본 개시의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시 예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 인쇄회로기판 어셈블리 제조 방법에 있어서,
    인쇄회로기판에 마련된 복수 개의 접합 패드에 제1온도에서 솔더를 도포하는 제1단계;
    상기 도포된 솔더 상에 전자 부품들을 각각 장착하는 제2단계;
    방열이 필요한 전자 부품 상에 액상형 방열 재료를 공급하는 제3단계;
    상기 접합 패드에 차폐 유닛을 장착하되, 상기 액상형 방열 재료 상에 배치되는 제4단계; 및
    상기 방열이 필요한 전자 부품 및 차폐 유닛의 접합과, 상기 액상형 방열 재료의 경화를 가열 공법을 이용하여 동시에 수행하는 제5단계를 포함하는 제조 방법.
  5. 제4항에 있어서, 상기 방열이 필요한 전자 부품은 PA(power amplifier), PAM(power amplifier module), PMIC(power management circuit) 또는 프로세서 중 어느 하나와 관련된 전자 부품을 포함하는 제조 방법.
  6. 삭제
  7. 제4항에 있어서, 상기 제1단계에서, 상기 차폐 유닛이 장착되는 접합 패드 상에는 솔더가 도포되지 않는 제조 방법.
  8. 제4항에 있어서, 상기 제4단계에서, 상기 접합 패드에 제2온도에서 상기 솔더가 도포된 후에 상기 차폐 유닛이 장착되는 제조 방법.
  9. 제8항에 있어서, 상기 제1온도는 230℃~250℃이고, 상기 제2온도는 120℃~200℃인 제조 방법.
  10. 삭제
  11. 삭제
  12. 제4항에 있어서, 상기 액상형 방열 재료는 인쇄회로기판에 위치한 전자 부품과 차폐 유닛 간 간격을 채우면서도, 상기 전자 부품 및 차폐 유닛의 접합 불량을 발생시키지 않는 재료로 구성되는 제조 방법.
  13. 제4항에 있어서, 상기 액상형 방열 재료는 인쇄회로기판에 위치한 전자 부품 상에 도포된 후, 상기 전자 부품과 차폐 유닛 간 간격을 채우기 위해 형상 유지특성을 가진 재료로 구성되는 제조 방법.
  14. 제4항에 있어서, 상기 액상형 방열 재료는 복수 개의 전자부품 위 또는 차폐 유닛 내부 전체를 충진하도록 공급되는 제조 방법.
  15. 제4항에 있어서, 상기 액상형 방열 재료의 공급은 디스펜싱, 제팅 및 인쇄 방식 중 어느 하나의 방식으로 공급되는 제조 방법.
  16. 제4항에 있어서, 상기 차폐 유닛 상에 상기 차폐 유닛보다 상대적으로 저온 영역인 타 구조물로의 추가 열전달을 위해 추가 방열 재료를 배치시키는 단계를 포함하는 제조 방법.
  17. 제16항에 있어서, 상기 추가 방열 재료는 고상형 방열 패드 또는 액상형 방열 재료 중 어느 하나를 포함하는 제조 방법.
  18. 제17항에 있어서, 상기 타 구조물은 내부 브라켓 또는 리어 케이스 중 어느 하나를 포함하는 제조 방법.
KR1020140144242A 2014-10-23 2014-10-23 인쇄회로기판 어셈블리 제조 방법 KR102340828B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140144242A KR102340828B1 (ko) 2014-10-23 2014-10-23 인쇄회로기판 어셈블리 제조 방법
EP15190913.2A EP3013126B1 (en) 2014-10-23 2015-10-21 Method of manufacturing a printed circuit board assembly
US14/920,513 US10426041B2 (en) 2014-10-23 2015-10-22 Method of manufacturing printed-circuit board assembly
CN201510698102.XA CN105555013B (zh) 2014-10-23 2015-10-23 制造印刷电路板组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140144242A KR102340828B1 (ko) 2014-10-23 2014-10-23 인쇄회로기판 어셈블리 제조 방법

Publications (2)

Publication Number Publication Date
KR20160047823A KR20160047823A (ko) 2016-05-03
KR102340828B1 true KR102340828B1 (ko) 2021-12-17

Family

ID=54360008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140144242A KR102340828B1 (ko) 2014-10-23 2014-10-23 인쇄회로기판 어셈블리 제조 방법

Country Status (4)

Country Link
US (1) US10426041B2 (ko)
EP (1) EP3013126B1 (ko)
KR (1) KR102340828B1 (ko)
CN (1) CN105555013B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9302452B2 (en) 2012-03-02 2016-04-05 Ppg Industries Ohio, Inc. Transparent laminates comprising inkjet printed conductive lines and methods of forming the same
US9986669B2 (en) * 2015-11-25 2018-05-29 Ppg Industries Ohio, Inc. Transparency including conductive mesh including a closed shape having at least one curved side
KR102583890B1 (ko) 2016-02-18 2023-10-05 삼성전자주식회사 열 수집/확산 구조를 가진 전자 장치
US10881005B2 (en) * 2016-06-08 2020-12-29 Nordson Corporation Methods for dispensing a liquid or viscous material onto a substrate
CN107578709B (zh) * 2016-07-05 2020-12-15 群创光电股份有限公司 显示装置与显示装置的制造方法
TWI608591B (zh) 2016-07-05 2017-12-11 群創光電股份有限公司 顯示裝置與顯示裝置的製造方法
CN106659060A (zh) * 2016-09-29 2017-05-10 努比亚技术有限公司 充电芯片散热结构及移动终端
US10178757B2 (en) * 2016-09-30 2019-01-08 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
US10271421B2 (en) 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
US10076023B2 (en) * 2016-09-30 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
US10134686B2 (en) * 2016-09-30 2018-11-20 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
JP6652030B2 (ja) * 2016-10-14 2020-02-19 株式会社デンソー 電池装置
US10687447B2 (en) 2016-10-14 2020-06-16 Laird Technologies, Inc. Methods of applying thermal interface materials to board level shields
EP3340291A1 (en) * 2016-12-23 2018-06-27 Infineon Technologies AG Method for procuding an electronic module assembly and electronic module assembly
JP6363687B2 (ja) * 2016-12-26 2018-07-25 デクセリアルズ株式会社 半導体装置
WO2019098316A1 (ja) * 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール
WO2019154498A1 (en) * 2018-02-08 2019-08-15 Siemens Aktiengesellschaft Connection device
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
CN110473839A (zh) 2018-05-11 2019-11-19 三星电子株式会社 半导体封装系统
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
KR102554431B1 (ko) * 2018-09-05 2023-07-13 삼성전자주식회사 반도체 장치 및 반도체 장치 제조 방법
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
US11745702B2 (en) 2018-12-11 2023-09-05 Ppg Industries Ohio, Inc. Coating including electrically conductive lines directly on electrically conductive layer
CN109773782B (zh) * 2018-12-27 2020-12-08 广州明珞汽车装备有限公司 一种机器人指定姿态位置过渡点的更新方法、系统及装置
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
CN110729203B (zh) * 2019-09-27 2021-03-09 深圳赛意法微电子有限公司 一种敞开式心电图感应器封装工艺
WO2022059822A1 (ko) * 2020-09-21 2022-03-24 삼성전자 주식회사 전자 장치
WO2022065255A1 (ja) * 2020-09-28 2022-03-31 株式会社村田製作所 電子部品モジュール及びその製造方法
US20230417619A1 (en) * 2022-06-24 2023-12-28 Microsoft Technology Licensing, Llc Leak detection system for thermal interface fluid

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203866A (ja) * 2001-01-05 2002-07-19 Fujitsu Ltd 半導体装置製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606962A (en) * 1983-06-13 1986-08-19 Minnesota Mining And Manufacturing Company Electrically and thermally conductive adhesive transfer tape
US4842911A (en) * 1983-09-02 1989-06-27 The Bergquist Company Interfacing for heat sinks
US4869954A (en) * 1987-09-10 1989-09-26 Chomerics, Inc. Thermally conductive materials
US5194480A (en) * 1991-05-24 1993-03-16 W. R. Grace & Co.-Conn. Thermally conductive elastomer
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
EP0688649B1 (en) * 1994-05-20 2001-07-11 Vlt Corporation Filling of assemblies
US5605809A (en) * 1994-10-28 1997-02-25 Oncoimmunin, Inc. Compositions for the detection of proteases in biological samples and methods of use thereof
US5781412A (en) * 1996-11-22 1998-07-14 Parker-Hannifin Corporation Conductive cooling of a heat-generating electronic component using a cured-in-place, thermally-conductive interlayer having a filler of controlled particle size
US6080605A (en) * 1998-10-06 2000-06-27 Tessera, Inc. Methods of encapsulating a semiconductor chip using a settable encapsulant
KR20000039587A (ko) * 1998-12-15 2000-07-05 윤종용 반도체 패키지 및 그 조립방법
US20020022136A1 (en) * 2000-08-21 2002-02-21 Valade Joseph A. Conductive curable composition
US20030002271A1 (en) * 2001-06-27 2003-01-02 Nokia Corporation Integrated EMC shield for integrated circuits and multiple chip modules
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US20030113531A1 (en) * 2001-12-19 2003-06-19 Karel Hajmrle Conductive fillers and conductive polymers made therefrom
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6744640B2 (en) * 2002-04-10 2004-06-01 Gore Enterprise Holdings, Inc. Board-level EMI shield with enhanced thermal dissipation
JP3621992B2 (ja) 2002-08-01 2005-02-23 独立行政法人産業技術総合研究所 極低温放射線検出器
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004153113A (ja) * 2002-10-31 2004-05-27 Toshiba Corp 回路配線基板、その製造方法及びこれに用いられる封止樹脂組成物
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US8119191B2 (en) * 2003-01-16 2012-02-21 Parker-Hannifin Corporation Dispensable cured resin
KR20050001930A (ko) * 2003-06-28 2005-01-07 삼성전기주식회사 고밀도 칩 스케일 패키지 및 그 제조 방법
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
US20090000815A1 (en) * 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Conformal shielding employing segment buildup
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
TWI370722B (en) * 2008-12-22 2012-08-11 Unihan Corp Electromagnetic shielding device with heat dissipating
KR101608745B1 (ko) 2009-12-30 2016-04-05 삼성전자 주식회사 인쇄회로기판조립체의 제조방법
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
US8923008B2 (en) * 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR20150023710A (ko) 2012-06-15 2015-03-05 가부시키가이샤 가네카 방열 구조체
KR20140132880A (ko) 2013-05-08 2014-11-19 삼성전자주식회사 인쇄회로기판 어셈블리 및 그 제조방법
US9693481B2 (en) * 2013-06-25 2017-06-27 Henkel IP & Holding GmbH Thermally conductive dielectric interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203866A (ja) * 2001-01-05 2002-07-19 Fujitsu Ltd 半導体装置製造方法

Also Published As

Publication number Publication date
US10426041B2 (en) 2019-09-24
EP3013126B1 (en) 2018-07-04
CN105555013A (zh) 2016-05-04
US20160120039A1 (en) 2016-04-28
EP3013126A1 (en) 2016-04-27
KR20160047823A (ko) 2016-05-03
CN105555013B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
KR102340828B1 (ko) 인쇄회로기판 어셈블리 제조 방법
US11061447B2 (en) Electronic device including display and sensor
US10739830B2 (en) Electronic device including vapor (two phase) chamber for absorbing heat
EP3367208A1 (en) Electronic device including display with rounded corners
US10997908B2 (en) Electronic device having display and sensor and method for operating the same
KR102212156B1 (ko) 키 방수장치
US10470345B2 (en) Electronic device including shield structure
KR102464157B1 (ko) 안테나 장치 및 그것을 포함하는 전자 장치
EP3141982B1 (en) Electronic device for sensing pressure of input and method for operating the electronic device
US10545605B2 (en) Electronic device having input sensing panels and method
US10809135B2 (en) Device for detecting temperature and electronic device having the same
KR102411371B1 (ko) 기판 고정 장치 및 그것이 적용된 전자 장치
US11093049B2 (en) Electronic device and method for controlling display in electronic device
US10257332B2 (en) Portable terminal and a component mounting method
US9880617B2 (en) Electronic device and method of controlling display of electronic device
KR102258639B1 (ko) 키 방수 구조를 가지는 전자 장치 및 키 방수 방법
US9990095B2 (en) Touch panel and electronic device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant