DE10238523B4 - Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung - Google Patents
Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung Download PDFInfo
- Publication number
- DE10238523B4 DE10238523B4 DE10238523.8A DE10238523A DE10238523B4 DE 10238523 B4 DE10238523 B4 DE 10238523B4 DE 10238523 A DE10238523 A DE 10238523A DE 10238523 B4 DE10238523 B4 DE 10238523B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- support element
- carrier substrate
- seal
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 150000001875 compounds Chemical class 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims abstract description 5
- 238000001465 metallisation Methods 0.000 claims description 39
- 229910000679 solder Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000004033 plastic Substances 0.000 claims description 21
- 238000004382 potting Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 10
- 239000011888 foil Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000010897 surface acoustic wave method Methods 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000000284 resting effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 239000010949 copper Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000005476 soldering Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 239000005001 laminate film Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005422 blasting Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
- H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Abstract
Description
- Die Erfindung betrifft ein verkapseltes Bauelement, bei dem zwischen einem Trägersubstrat und der aktiven Fläche eines Chips ein Spalt vorgesehen ist, insbesondere ein mit akustischen Wellen arbeitendes Bauelement, das ein Trägersubstrat und einen auf der Oberseite des Trägersubstrats angeordneten und mit diesem mittels Bumps oder anderer elektrisch leitender Verbindungen elektrisch und mechanisch verbundenen Chip enthält.
- Der Chip ist auf einem Substrat, z. B. bei einem akustischen Bauelement auf einem piezoelektrischen Substrat aufgebaut, wobei die zum Trägersubstrat zugewandte Chipoberfläche, im folgenden Unterseite genannt, elektrisch leitende Strukturen trägt, z. B. mit akustischen Oberflächen- oder Volumenwellen arbeitende Resonatoren.
- Um die empfindlichen leitenden Strukturen auf dem Chip vor Umgebungseinflüssen zu schützen, wurden bereits verschiedene Verfahren zur einfachen Verkapselung der Bauelemente vorgeschlagen.
- Es besteht z. B. die Möglichkeit, den Raum zwischen dem Chiprand und dem Trägersubstrat mit einem Underfiller abzudichten und eine Metallschicht auf das Bauelement aufzusputtern. Dieses Verfahren hat den Nachteil, daß man die leitenden Strukturen (insbesondere akustische Wandler) auf dem Chip vor dem Underfiller, beispielsweise mit einer Kunststoffkappe, schützen muß und dazu aufwendige Verfahrensschritte braucht.
- In der
DE 198 06 818 C1 wurde beispielsweise vorgeschlagen, die Bauelemente in Flip-Chip-Anordnung auf einem Träger zu verlöten und anschließend mit einer Folie, z. B. Laminatfolie, abzudecken, die zwischen den Bauelementen dicht mit dem Träger abschließt. In weiteren Variationen solcher Folienabdeckungen von Bauelementen wird auch vorgeschlagen, diese Folien durch Aufbringen einer Metallschicht über der Folie weiter hermetisch abzudichten und diese Metallisierung beispielsweise galvanisch zu verstärken. In diesem Fall handelt es sich um freistehende Bumps, die nicht durch eine Vergußmasse unterstützt sind. Da die mechanische Verbindung zwischen dem Trägersubstrat und dem Chip ausschließlich durch die Laminatfolie und die Bumps zustande kommt, müssen vor allem die Bumps die im Chip bei mechanischen Einwirkungen auftretenden Scherspannungen und/oder Zugspannungen aushalten. - Aus der
WO 99/56390 A1 - Aus der
WO 99/43084 A1 - Aus der
EP 0742643 A1 sind elektrische Bauelemente mit einem gehäusten SAW-Chip bekannt. - Aus dem Artikel „Recent Advances in SAW Packaging” von P. Selmeier, R. Grünwald, A. Przadka, H. Krüger, G. Feiertag und C. Ruppel (2001 IEEE Ultrasonics Symposium, S. 283–292) sind einzelne Bauelemente, die sich für eine Miniaturisierung eignen, bekannt.
- Insbesondere infolge unterschiedlicher Ausdehnungskoeffizienten der Laminatfolie bzw. der Abdichtungen und der Bumps sind die Bumps bei einem starken und sprunghaften Temperaturwechsel mechanischen Verspannungen ausgesetzt, die zu Rissen, Brüchen und sogar zum Abreißen der Bumps führen können.
- Aufgabe der vorliegenden Erfindung ist es, bei einem Bauelement in Flip-Chip-Bauweise mechanischen Verspannungen der elektrisch leitenden Verbindungen, insbesondere Bumpverbindungen bei extremen thermischen Belastungen vorzubeugen.
- Diese Aufgabe wird erfindungsgemäß durch ein Bauelement nach Anspruch 1 und ein Verfahren gemäß Anspruch 30 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind weiteren Ansprüchen zu entnehmen.
- Die Erfindung schlägt ein Bauelement vor, das einen Chip mit elektrisch leitenden Strukturen auf einer Oberfläche, im folgenden Chipunterseite genannt, und ein mit diesem Chip elektrisch und mechanisch verbundenes Trägersubstrat umfaßt. Das Trägersubstrat weist auf der Oberseite Anschlußflächen zum Ankontaktieren des Chips auf. Der zumindest eine Chip ist in Flip-Chip-Bauweise mit Hilfe von elektrisch leitenden Verbindungen, vorzugsweise Lötverbindungen, insbesondere Bumpverbindungen (Bumps), auf einem Trägersubstrat montiert, wobei die Anschlußflächen des Trägersubstrats mit den elektrisch leitenden Strukturen des Chips elektrisch verbunden sind. Zwischen dem Trägersubstrat und der aktiven Fläche des Chips ist ein Spalt vorgesehen.
- Zur Entlastung der elektrisch leitenden Verbindungen ist ein auf der Oberseite des Trägersubstrats angeordnetes Stützelement vorgesehen, welches den Chip umläuft, ohne ihn zu berühren. Das Stützelement ist vorzugsweise durch einen auf der Oberseite des Trägersubstrats angeordneten geschlossenen Rahmen, welcher den Chip umläuft, gebildet. Ferner umfaßt das erfindungsgemäße Bauelement eine Abdichtung, welche den Chip umgibt und zumindest den Raum zwischen dem Chip und dem ihn umlaufenden Stützelement dicht abschließt. Dabei stützt sich die Abdichtung am Stützelement ab.
- Das Trägersubstrat des erfindungsgemäßen Bauelements kann eine oder mehrere dielektrische Schichten, beispielsweise aus einem Kunststoff, insbesondere organischem Kunststoff, Silizium, Siliziumoxid oder Keramik, insbesondere LTCC- oder HTCC-Keramik (LTCC = Low Temperature Cofired Ceramic, HTCC High Temperature Cofired Ceramic) enthalten.
- Die Keramik kann vorteilhaft als schrumpfarme Keramik (Non Shrinkage) ausgeführt sein. Dies garantiert beim Sintern eine nur geringe Dimensionsänderung, so daß eine in der Grünfolie vorgegebene Geometrie beim Sintern weitgehend erhalten bleibt oder zumindest in reproduzierbarer Art und Weise einen nur geringen Schrumpf durch Sinterschwund erleidet. Mit LTCC-Keramiken ist es möglich, die Grünfolien mit kostengünstigen Metallisierungen zu versehen, deren Beständigkeit gegenüber den niedrig liegenden Sintertemperaturen der LTCC-Keramik gewährleistet ist.
- Möglich ist es jedoch auch, das Trägersubstrat als PCB (Printed Circuit Board) auszuführen, das als einschichtige oder mehrschichtige Leiterplatte auf Kunststoffbasis ausgebildet ist.
- Die dielektrischen Schichten sind voneinander durch Metallisierungsebenen getrennt, wobei die Oberseite und die Unterseite des Trägersubstrats auch Metallisierungsebenen bilden, die zumindest Anschlußflächen zum Ankontaktieren des Chips bzw. Außenkontakte zum Auflöten des Bauelements auf einem Systemträger (z. B. Leiterplatte) aufweisen. Die Metallisierungsebenen enthalten z. B. elektrische Verbindungsleiter, Signaldurchführungen oder integrierte Schaltungselemente (ausgewählt aus einer Induktivität, einer Kapazität oder einer Leitung), welche auf eine an sich bekannte Weise durch Leiterbahnen oder Leiterflächen gebildet sind. Die Metallisierungsebenen sind miteinander mittels Durchkontaktierungen verbunden.
- Der Chip bei dem erfindungsgemäßen Bauelement umfaßt ein Trägersubstrat, das eine oder mehrere dielektrische Schichten enthalten kann, welche durch Metallisierungsebenen voneinander getrennt sind, wobei die Oberseite oder die Unterseite des Trägersubstrats auch eine Metallisierungsebene darstellt. Die Struktur der Metallisierungsebenen und ihre Verbindung miteinander sind wie oben beschrieben. Das Substrat kann z. B. eine oder mehrere Schichten aus Kunststoff, Silizium oder Siliziumoxid enthalten. Die als die Metallisierungsebene vorgesehene Chipseite kann zumindest eine passive, nichtlineare oder aktive Bauelement-Struktur aufweisen, insbesondere eine Diode oder einen Transistor.
- Das erfindungsgemäße Bauelement kann insbesondere ein mit akustischen Wellen arbeitendes Bauelement sein, bei dem der Chip ein Substrat mit zumindest einer piezoelektrischen Schicht umfaßt, wobei eine Chipseite (z. B. die Chipunterseite) zumindest einen Oberflächenwellen-Wandler oder einen Volumenwellen-Resonator aufweist. Das Substrat kann wie oben beschrieben mehrere dielektrische Schichten und Metallisierungsebenen enthalten.
- Das erfindungsgemäße Bauelement kann außerdem ein MEMS-Bauelement (MEMS = Microelectromechanical System, MOEMS = Micro Optoelectromechanical System) oder ein Halbleiter-Bauelement, insbesondere eine integrierte Schaltung auf der Halbleiter-Basis sein.
- Die Abdichtung kann aus einem dielektrischen Material, insbesondere aus einer Vergußmasse, z. B. Harz, Glob-Top, Underfiller, Kleber oder einem Kunststoff, insbesondere einem organischen Kunststoff, einem Metallot, Glaslot oder einer Laminatfolie sein.
- Die Abdichtung bedeckt zumindest teilweise die Seitenflächen des Chips und die Teilbereiche des ihn umlaufenden Stützelements und kann dabei den Raum zwischen den Seitenflächen des Chips und des Stützelements teilweise oder vollständig ausfüllen.
- In einer vorteilhaften Ausführungsform ist die Abdichtung als dielektrische Schicht ausgebildet, welche zusätzlich die Chipoberseite überdeckt. Die dielektrische Schicht kann durch eine Vergußmasse, z. B. Harz oder eine Kunststoffschicht, insbesondere eine Schicht aus einem organischen Kunststoff oder einem Glaslot oder durch eine Laminatfolie gebildet sein.
- Die dielektrische Schicht kann aus einer oder mehreren Schichten bestehen, welche beispielsweise verschiedene Funktionen realisieren. Es ist vorteilhaft, wenn eine der genannten Schichten eine besonders geringe Feuchtigkeitsaufnahme oder eine gute Gasdichtigkeit aufweist. Dafür sind insbesondere Schichten aus einem LCP-Material (Liquid Crystal Polymer) geeignet. Es ist zweckmäßig, insbesondere bei einer als Folie realisierten dielektrischen Schicht, die schlecht am Trägersubstrat bzw. Chip haftet, eine zusätzliche Haftvermittlungsschicht vorzusehen. Als oberste Schicht im Schichtaufbau der dielektrischen Schicht kann eine zusätzliche Schicht angeordnet werden, die insbesondere für die Laserbeschriftung geeignet ist. Es ist möglich, daß eine der Schichten im Schichtaufbau der dielektrischen Schicht zusätzlich zum Auffüllen der Zwischenräume zwischen den Chips auf einem großflächigen Trägersubstrat (Panel) geeignet ist. Diese Schicht kann mit einer Vergußmasse realisiert werden.
- Möglich ist auch, daß die genannte Abdichtung mit einer oder mehreren der genannten dielektrischen Schichten kombiniert ist.
- Es ist möglich, daß die dielektrische Schicht das Stützelement und den Chip vollständig überdeckt und erst außerhalb des Stützelementes mit dem Trägersubstrat abschließt. Zwischen dielektrischer Schicht und der Oberseite des Trägersubstrats ist ein Hohlraum ausgebildet, in welchem der Chip und das ihn umlaufende Stützelement gemeinsam eingeschlossen sind. Dabei kann das Stützelement aus einem hermetisch dichten oder einem nicht hermetisch dichten Material sein.
- In einer weiteren vorteilhaften Ausführungsform ist die Abdichtung als dielektrische Schicht ausgebildet, welche den Chip vollständig überdeckt und mit dem Stützelement dicht abschließt, wobei die Außenseite des Stützelements von der Abdichtung nicht abgedeckt ist. Dabei ist das Stützelement sinngemäß aus einem hermetisch dichten Material und kann einen Teil der Seitenwand des erfindungsgemäßen Bauelements bilden.
- Beim bevorzugten Verfahren zur Herstellung eines erfindungsgemäßen Bauelements wird das mit mehreren Chips bestückte großflächige Trägersubstrat (Panel) bei einer vergleichsweise hohen Temperatur mit einer Kunststoffolie laminiert, die beim Abkühlen über dem Chip und dem ihn umlaufenden Stützelement aufgespannt wird.
- Ist das Bauteil in diesem Zustand noch nicht hermetisch verschlossen, wird durch eine weitere Schicht die Hermetizität hergestellt. Dazu muß die hermetische Schicht, z. B. eine Cu-Schicht, im Bereich zwischen den Einbauplätzen der Chips mit dem Stützelement oder mit dem Trägersubstrat abschließen. Aus diesem Grund wird die dielektrische Schicht an diesen Stellen entfernt.
- Möglich ist es auch, die hermetische Schicht am Rand des Bauelements in einem (ringförmig) geschlossenen Streifen direkt mit der Oberfläche des Trägersubstrates abschließen zu lassen, wobei mehrere oder alle Chips des Bauelements innerhalb dieses geschlossenen Streifens angeordnet sind. In diesem Fall liegt die hermetische Schicht zwischen den Chips auf dem Stützelement auf und die Chips des Bauelements sind nicht individuell, sondern kollektiv hermetisch dicht verkapselt.
- Es ist möglich, daß das erfindungsgemäße Bauelement mehrere gleiche oder unterschiedliche Chips mit passiven oder aktiven Komponenten umfaßt, welche auf der Oberseite des Trägersubstrats angeordnet sind und auf die gleiche Art verkapselt sind.
- Es ist möglich, daß das Bauelement außerdem eine oder mehrere diskrete Komponenten, z. B. ausgewählt aus einem Kondensator, einem Widerstand oder einer Spule, umfaßt.
- Die Herstellung der als Bumps ausgeführten elektrisch leitenden Verbindungen gelingt mit verschiedenen Verfahren. In herkömmlicher Weise können die Bumps über den Anschlußflächen durch galvanische Abscheidung erzeugt werden, beispielsweise durch Abscheidung von SnPb, SnAg, SnCu, SnAgCu oder SnAu. An die galvanische Abscheidung kann sich ein Umschmelzen anschließen, was zur Ausbildung der entsprechenden Legierung führt.
- Möglich ist es auch, in herkömmlicher Weise die Bumps mittels Sieb- oder Schablonendruck von Lotpaste zu erzeugen und anschließend einen Reflowprozeß durchzuführen, bei dem die Bumps ihre kugelförmige Geometrie erhalten.
- Auch ist es möglich, die Bumps durch gerichtetes Stanzen von Zylindern aus Lotfolie über den Durchkontaktierungen der obersten Schicht des Trägersubstrats zu erzeugen.
- Alternativ können die Bumps auch auf den lötfähigen Metallisierungen auf der Chipunterseite erzeugt werden. Dies kann beispielsweise ebenfalls durch galvanische Abscheidung über den entsprechenden Metallisierungen erfolgen. Auch ein Solder-Jet-Verfahren ist möglich. Ferner ist Schablonendruck von Lotdepots auf den Metallisierungen und ein anschließender Umschmelzprozeß möglich. Da auch hier die Benetzbarkeit der lötfähigen Metallisierungen die Strukturierung erleichtert, kann eine unterschiedliche Benetzbarkeit von metallischen Strukturen zur Strukturierung der Bumps auf dem Chip bzw. im Wafer-Stadium verwendet werden. Beispielsweise ist es möglich, einen Großteil der auf dem Chip (der Chipunterseite) befindlichen Metallisierungen zu passivieren, beispielsweise durch Erzeugen einer anodischen Oxidschicht, die zusätzlich noch mit einer aufgebrachten mineralischen Schicht, beispielsweise einer dünnen Siliziumoxidschicht oder einer dünnen Siliziumnitridschicht abgedeckt sein kann. Die nicht von dieser Passivierung bedeckten Flächen bleiben dann mit Lot benetzbar oder speziell durch geeignete weitere Schichten, sogenannte Underbumpmetallsierungen – UBM – mit Lot benetzbar gemacht werden, während die passivierten Oberflächen der Metallisierung die Lötstoppmaske darstellen.
- Das auf dem Trägersubstrat angeordnete Stützelement umschließt einen Innenraum, der den Ort zur Aufnahme des Chips darstellt und geometrisch definiert. Das Stützelement kann dabei bis über das Niveau der Chip-Unterkante oder -Oberkante reichen. Möglich ist es jedoch auch, daß das Stützelement niedriger als die Chip-Unterkante ist.
- Als erhabene Struktur ist das Stützelement aus Kunststoff, Lot oder Metall gebildet und kann integriert mit anderen Komponenten oder Strukturen des Trägersubstrats erzeugt werden. Ein aus Metall bestehendes oder mit einer Metallisierung versehenes Stützelement hat den Vorteil, daß die Metallisierung einen guten Kontakt, Haftung und Benetzung zur Abdichtung oder dielektrischen Schicht schafft, so daß eine hermetische Abdichtung des gesamten Bauelements und insbesondere der leitenden Strukturen auf der Unterseite des Chips gewährleistet ist. Möglich ist es jedoch auch, daß die Oberfläche des Stützelementes keine Metallisierung aufweist.
- Das Stützelement kann ferner aus einem keramischen Material oder einem Kunststoff, bevorzugt aus einem Kunststoff mit einer sehr geringen Wasseraufnahmefähigkeit (z. B. hochgefüllten Kunststoff oder Flüssigkristall-Polymer) sein.
- Das Stützelement kann ferner mit bzw. über lötfähigen Metallisierungen erzeugt werden. Zunächst wird eine Metallisierung auf dem Trägersubstrat an den für das Stützelement vorgesehenen Stellen erzeugt, beispielsweise in einem Sputterprozeß. Das Stützelement kann dann durch galvanische Verstärkung dieser Metallisierung erzeugt werden. Dabei kann zunächst eine Schichtenfolge Titan (für die bessere Haftung) und Kupfer erzeugt werden. Eine ausreichende Dicke dieser Schicht kann bereits durch Sputtern erzielt werden, beispielsweise 100 bis 200 nm Titan und mehr als 6 μm Kupfer. Möglich ist es jedoch auch, eine dünne Titan/Kupferschicht zu erzeugen (0,1 bis 2 μm Kupfer) und diese anschließend galvanisch zu verstärken. Vorzugsweise erfolgt eine Strukturierung des Stützelementes mit Hilfe einer Photoresistmaske durch strukturiertes Aufsputtern. Die Maske kann auch so ausgebildet sein, daß sie während des galvanischen Aufdickprozesses auf dem Trägersubstrat verbleiben kann.
- Es ist möglich, daß für jeden auf der Oberseite des Trägersubstrats angeordneten Chip das Stützelement in der Form eines individuellen Rahmens vorgesehen ist. Es ist außerdem möglich, daß das Stützelement als ein Rahmen aus einem soliden Block mit Ausnehmungen für jeden Chip ausgebildet ist.
- Die Verwendung des den Chip umlaufenden Stützelementes bei der Verkapselung des Bauelements mit Hilfe einer Abdichtung hat den Vorteil, daß auf die elektrisch leitenden Verbindungen einwirkende mechanische Kräfte, welche insbesondere bei thermischer Belastung auftreten und zu Rissen führen können, durch das Abstützen der Abdichtung am Stützelement reduziert werden, was zur mechanischen Entlastung der elektrisch leitenden Verbindungen beiträgt.
- Die Aufgabe, eine Überbelastung der elektrisch leitenden Verbindungen zu vermeiden, wird außerdem abweichend von der vorliegenden Erfindung durch ein weiteres Bauelement gelöst. Es wird ein Chip vorgeschlagen, mit elektrisch leitenden Strukturen auf der Chipunterseite, und einem Trägersubstrat, welches auf der Oberfläche Anschlußflächen aufweist, wobei der Chip in Flip-Chip-Bauweise mittels elektrisch leitender Verbindungen auf dem Trägersubstrat montiert ist und wobei die Anschlußflächen mit den elektrisch leitenden Strukturen des Chips mittels elektrisch leitender Verbindungen elektrisch verbunden sind. Auf der Chipoberseite ist eine Abdeckung, insbesondere ein Verbund aus einer dielektrischen Schicht und einer darüber liegenden Metallschicht angeordnet, wobei dieser Verbund rund um den Chip außerhalb der Chipfläche mit dem Trägersubstrat abschließt. Zur Entlastung der elektrisch leitenden Verbindungen (vorzugsweise Bumps) ist bei dem Bauelement die Chipdicke so ausgewählt, daß die durch thermische Ausdehnung des genannten Verbundes auftretenden Kräfte im Temperaturbereich zwischen –60°C und 85°C pro elektrisch leitende Verbindung (pro Bump) maximal 2 Newton betragen.
- Die Erfinder haben gefunden, daß eine auf eine elektrisch leitende Verbindung, insbesondere einen Bump wirkende Kraft ab 2 Newton zur Entstehung von Bumprissen führt, was durch geeignete Wahl der Schichtdicke vermieden werden kann. Bei gängigen Chipgrößen und dazu verwendeten Bumpanordnungen ist dazu in der Regel eine Reduzierung der Chipdicke nötig. Mit dieser nicht erfindungsgemäßen Variante des Bauelements wird die gewünschte Entlastung der elektrisch leitenden Verbindungen (Bumps) ohne Stützelement erzielt, was den entsprechenden Verfahrensschritt zur Aufbringung des Stützelementes auf dem Trägersubstrat erspart.
- Abweichend von der vorliegenden Erfindung wird in einer weiteren Ausführungsvariante vorgeschlagen, eine dielektrische Schicht aus Polymermaterial mit einem Elastizitätsmodul unter 1 GPa oder eine dünne Folie, deren Dicke kleiner als 20 μm beträgt, zu verwenden. Bei den genannten Materialien ist bei Temperaturwechsel die Verformung der elektrisch leitenden Verbindung dadurch minimiert, daß die Verformung nicht im Lot bzw. in den elektrisch leitenden Verbindungen, sondern zu einem großen Teil in der dielektrischen Schicht bzw. in der Folie auftritt.
- Alternativ kann eine dielektrische Schicht bzw. eine Folie verwendet werden, die einen kleinen thermischen Ausdehnungskoeffizienten aufweist oder bei der der thermische Ausdehnungskoeffizient durch Beimischung eines anorganischen Füllstoffs reduziert wird. Vorzugsweise wird eine dielektrische Schicht mit einem thermischen Ausdehnungskoeffizienten verwendet, welcher demjenigen des Lotes bzw. des Materials der elektrisch leitenden Verbindungen entspricht. Möglich ist es auch, daß der thermische Ausdehnungskoeffizient des Materials der dielektrischen Schicht zwischen αBump/2 und 2αBump ausgewählt ist. Damit eine Strukturierung solcher dielektrischen Schichten bzw. Folien mit Füllstoffen möglich ist, werden vorzugsweise Partikel verwendet, deren Durchmesser kleiner als 1 μm ist.
- Abweichend von der vorliegenden Erfindung wird in einer weiteren Ausführungsvariante außerdem ein Bauelement vorgeschlagen, das einen Chip mit elektrisch leitenden Strukturen auf der Chipunterseite und ein Trägersubstrat, welches auf der Oberfläche Anschlußflächen aufweist, enthält, wobei der Chip in Flip-Chip Anordnung mittels elektrisch leitender Verbindungen auf dem Trägersubstrat montiert ist und wobei die Anschlußflächen mit den elektrisch leitenden Strukturen des Chips mittels elektrisch leitender Verbindungen elektrisch verbunden sind. Ein Bauelement enthält außerdem ein auf der Oberseite des Trägersubstrats angeordnetes als Schrumpfrahmen ausgebildetes Stützelement, welcher den Chip umläuft und diesen dicht umschließt. Diese vorteilhafte Ausführungsform der Erfindung hat den Vorteil, daß der Schrumpfrahmen den zu verkapselnden Chip gleichzeitig mechanisch unterstützt und diesen dicht mit dem Trägersubstrat abschließt, so daß in diesem Fall im Prinzip keine weitere Abdichtung notwendig ist. Ist der Schrumpfrahmen nicht ausreichend gasdicht, kann die Hermetizität des Bauteils durch eine zusätzliche hermetisch dichte Schicht, vorzugsweise durch eine Metallschicht hergestellt werden.
- Die Aufgabe wird außerdem durch ein Verfahren mit folgenden Schritten gelöst:
- – zumindest zwei elektrisch leitende Strukturen tragende Chips werden auf einem Trägersubstrat, welches auf der Oberfläche Anschlußflächen zur elektrischen Verbindung mit den elektrisch leitenden Strukturen des Chips aufweist, in Flip-Chip Anordnung mittels elektrisch leitender Verbindungen befestigt,
- – die zumindest zwei Chips werden mit einer dielektrischen Schicht, welche auf der Chipoberseite aufliegt und mit dem Trägersubstrat abschließt, überdeckt, so daß jeder der zumindest zwei Chips auf diese Weise individuell verkapselt wird,
- – der Zwischenraum zwischen den zumindest zwei Chips wird mit einer Vergußmasse gefüllt.
- Es ist möglich, auf der dielektrischen Schicht eine Metallschicht aufzutragen, die mit der dielektrischen Schicht einen Verbund bildet, und die Vergußmasse dann auf dem Verbund aus der dielektrischen Schicht und der Metallschicht außerhalb des Chips aufzutragen und gegebenenfalls zu härten. Das Trägersubstrat kann anschließend zersägt werden, so daß einzelne Bauelemente entstehen, welche zumindest einen der genannten Chips umfassen.
- In diesem vorteilhaften Verfahren zur Herstellung eines verkapselten Bauelements wird die Entlastung der elektrisch leitenden Verbindungen mit einem äußeren, über dem Verbund angeordneten und durch die Vergußmasse gebildeten Stützelement erzielt (durch seitliche Stützfunktion). Gegenüber dem entsprechenden Verfahrensschritt der Aufbringung eines strukturierten ”inneren” Stützelementes auf dem Trägersubstrat stellt dies eine Verfahrenserleichterung dar.
- Im Folgenden werden die Ausgestaltungsformen anhand von Ausführungsbeispielen und der dazugehörigen schematischen und daher nicht maßstabsgetreuen Figuren näher erläutert.
-
1 zeigt ein verkapseltes Bauelement mit einem Trägersubstrat, einem aufgesetzten Chip, einer dielektrischen Schicht und einem Stützelement im schematischen Querschnitt -
2 zeigt eine vorteilhafte Ausführungsform des verkapselten Bauelements mit dem Stützelement aus einem hermetisch dichten Material im schematischen Querschnitt -
3 und4 zeigen vorteilhafte Ausführungsformen des verkapselten Bauelements im schematischen Querschnitt -
5a und5b zeigen ein Bauelement mit einer Vergußmasse zwischen den verkapselten Chips im schematischen Querschnitt -
6a und6b zeigt ein Bauelement mit einem gedünnten Chip im schematischen Querschnitt (im Normalzustand und bei einer wesentlich niedrigeren Temperatur) -
6c zeigt eine beispielhafte Anordnung der elektrisch leitenden Verbindungen des gedünnten Chips im Bauelement im schematischen Querschnitt parallel zur Chipoberfläche -
7a bis7c zeigen aufeinanderfolgende Prozeßschritte bei der Verkapselung des Bauelements mit einem Chip mit angeschrägten Seitenflächen und einem Lotrahmen -
1 zeigt ein Trägersubstrat TS mit aufgesetztem Chip CH und einem Stützelement SE im schematischen Querschnitt. Das Bauelement umfaßt den auf dem Trägersubstrat TS in Flip-Chip Anordnung mittels elektrisch leitender Verbindungen BU montierten Chip CH und ein auf der Oberseite des Trägersubstrats angeordnetes Stützelement SE, das den Chip umläuft. - Im Bauelement liegt der Chip auf dem Stützelement nicht auf.
- Der Chip und das Stützelement zusammen sind mit einer als dielektrische Schicht ausgebildeten Abdichtung AB überdeckt. In diesem Ausführungsbeispiel ist auf die dielektrische Schicht AB zusätzlich eine Metallschicht ME aufgetragen. Die Metallschicht dient zur Abschirmung der signalführenden Chip-Strukturen vor elektromagnetischen Störungen sowie zur Herstellung der Hermetizität.
- Die Chipoberseite kann zusätzlich mit einer durchgehenden Metallisierung oder mit einer Schicht, z. B. Klebeschicht, welche eine bessere Haftung der dielektrischen Schicht AB ermöglicht, versehen werden.
- Das Trägersubstrat TS enthält eine oder mehrere dielektrische Schichten, wobei auf dessen Oberseite, Unterseite und ggf. zwischen zwei dielektrischen Schichten Metallisierungsebenen ML vorgesehen sind. Die Oberseite des Trägersubstrats weist insbesondere Anschlußflächen AF auf, die mit den elektrisch leitenden Strukturen des Chips elektrisch verbunden sind. Die Unterseite des Trägersubstrats weist insbesondere Außenkontakte AK (z. B. SMD-fähige Kontakte, SMD = Surface Mounted Device) auf. Die Außenkontakte sind mit den Anschlußflächen und ggf. den Metallisierungsebenen ME mittels Durchkontaktierungen DK verbunden. Die Metallisierungsebenen des mehrschichtigen Trägersubstrats können durch Leiterbahnen und Metallflächen gebildete integrierte Schaltungselemente enthalten, ausgewählt z. B. aus einer Kapazität, einer Induktivität, einer Leitung oder einem Leitungsabschnitt.
- Der Chip CH enthält beispielsweise ein piezoelektrisches Substrat, dessen eine Oberfläche (Unterseite) Metallisierungen eines Oberflächenwellenbauelements und/oder zumindest einen FBAR (Thin Film Bulk Acoustic Wave Resonator), im folgenden Bauelementstrukturen genannt, trägt. Der Chip kann außerdem ein mehrschichtiges Substrat mit integrierten Schaltungselementen sein. Es ist möglich, daß die Chipoberseite metallisiert ist, z. B. durch eine Cu-Sputterschicht, die galvanisch verstärkt ist.
- Die im Trägersubstrat integrierten Schaltungselemente können für sich oder zusammen mit den auf dem Chip oder im Chip angeordneten Bauelementstrukturen oder Schaltungselementen zumindest einen Teil folgender Schaltungen bilden: eines Hochfrequenz-Schalters, einer Anpaßschaltung, eines Antennenschalters, eines Diodenschalters, eines Transistorschalters, eines Hochpaßfilters, eines Tiefpaßfilters, eines Bandpaßfilters, eines Bandsperrfilters, eines Leistungsverstärkers, eines Vorverstärkers, eines LNAs, eines Diplexers, eines Duplexers, eines Kopplers, eines Richtungskopplers, eines Speicherelements, eines Baluns, eines Mischers oder eines Oszillators.
- Der Ausdehnungskoeffizient des Stützelementes αRahmen ist vorzugsweise ungefähr dem Ausdehnungskoeffizienten der elektrisch leitenden Verbindungen αBump gleich und ist kleiner als der Ausdehnungskoeffizient der Abdeckung αAbdeckung. Die Höhe des Stützelementes über der Oberfläche des Trägersubstrats kann z. B. ungefähr gleich oder größer als die Höhe der elektrisch leitenden Verbindung oder die Bumphöhe sein. Es ist sinnvoll, die Höhe des Stützelementes h so auszuwählen, daß sie mit dem Abstand g zwischen der Oberseite des Trägersubstrats und dem Auflagepunkt der Folie am Chip folgendermaßen verbunden ist:
- Ferner ist es möglich, daß die Höhe des Stützelementes im gesamten spezifizierten Temperaturbereich (z. B. –60°C ... +85°C) kleiner als die Höhe der elektrisch leitenden Verbindung (oder Bumphöhe) bei der gleichen Temperatur ist. In diesem Fall kann die Breite des Stützelementes so ausgewählt werden, daß die innere Kante des Stützelementes wie in
1 dargestellt außerhalb der vom Chip bedeckten Fläche liegt oder unter den Chip reicht. - Möglich ist auch, daß die Höhe des Stützelementes größer, gleich oder kleiner als der Abstand zwischen der Chipoberseite (oder der Chipunterseite) und der Oberseite des Trägersubstrats ist.
- Das Stützelement SE folgt vorzugsweise der äußeren Form des Chips CH und ist daher insbesondere (in der Draufsicht) rechteckig ausgebildet.
- Das Stützelement kann aus Metall, Lot, Keramik oder Kunststoff bestehen. Das aus Kunststoff bestehende Stützelement kann beispielsweise aus einem Photolack erzeugt werden oder mit Hilfe einer Photolithographie oder eines Lasers aus einer anderen Schicht strukturiert werden. Das Stützelement aus Metall kann durch Siebdruck oder galvanisch erzeugt werden.
- Da in diesem Beispiel eine hermetische Verkapselung des Chips im Bauelement dadurch erreicht wird, daß sowohl die dielektrische Schicht der Abdichtung AB als auch die Metallschicht ME außerhalb des Stützelementes mit dem Trägersubstrat abschließt, ist es möglich, daß das Stützelement aus einem nicht hermetisch dichten Material besteht.
- Das Stützelement kann einseitig mit einer Klebeschicht, Glaslot oder einer lötfähigen Schicht, z. B. aus Metallot, versehen sein, damit das Stützelement an der Oberseite des Trägersubstrats befestigt werden kann.
- Es ist möglich, daß das Stützelement fest mit dem Trägersubstrat verbunden ist oder einen Bestandteil des Trägersubstrats bildet, wobei das Stützelement und das Trägersubstrat aus dem gleichen Material sein und z. B. gleichzeitig hergestellt werden können.
- Die Bumps können galvanisch, durch Solder-Jet-Verfahren (z. B. Laserbumping), Studbumping oder durch Drucken erzeugt werden. Alternativ dazu kann auch ein anisotrop leitender Kleber eingesetzt werden, der z. B. auf die Oberseite des Trägersubstrats aufgebracht wird. In diesem Fall müssen signalleitende Strukturen (auf der Chipseite) eventuell geschützt werden, z. B. durch eine Schutzkappe oder eine Schutzschicht.
- In
2 ist eine weitere vorteilhafte Ausführungsform des Bauelements dargestellt. Im Gegensatz zu dem in der1 vorgestellten Ausführungsbeispiel schließt die dielektrische Schicht AB nicht mit dem Trägersubstrat TS, sondern nur mit dem Stützelement SE ab. Dabei bedeckt die dielektrische Schicht AB nur einen Teil des Stützelementes, so daß die Metallschicht ME mit dem von der dielektrischen Schicht nicht bedeckten Bereich des Stützelementes abschließt. Da das Stützelement SE hier einen Teil der Seitenwand des Bauelements darstellt, so wird eine hermetische Verkapselung des Chips im Bauelement in diesem Fall nur gewährleistet, wenn das Stützelement aus einem hermetisch dichten Material (z. B. Keramik, Metall oder Lot) besteht. - Das in der
3 gezeigte Ausführungsbeispiel entspricht der2 , wobei das Stützelement SE hier Bestandteil des Trägersubstrats TS sein kann. In diesem Beispiel ist die Höhe des Stützelementes ungefähr gleich dem Abstand zwischen der Chipoberseite und der Oberseite des Trägersubstrats. Es ist auch möglich, daß die Höhe des Stützelementes größer oder kleiner als der Abstand zwischen der Chipoberseite und der Oberseite des Trägersubstrats ist. - Es ist möglich, daß die als dielektrische Schicht ausgebildete Abdichtung AB durchgehend ist und insbesondere die Oberfläche des Stützelementes vollständig bedeckt. Dies hat den Vorteil, daß eine solche Schicht besonders einfach aufgetragen werden kann. Wenn die dielektrische Schicht dabei einen hermetischen Abschluß gewährt, so kann auf die Metallschicht ME verzichtet werden.
- Im in der
4 dargestellten Ausführungsbeispiel ist der Raum zwischen dem Chip CH und dem Stützelement SE mit der Abdichtung AB abgedichtet. Die Abdichtung bedeckt in diesem Fall nur die einander benachbarten bzw. direkt gegenüberliegenden Randbereiche auf der Oberseite des Chips und des Stützelements. - Die Abdichtung kann aus Glaslot oder Vergußmasse (z. B. Klebemasse oder Harz) sein. In diesem Fall ist es sinnvoll, zur Abschirmung des Chips eine Metallschicht ME so aufzubringen, daß sie die Chipoberseite, die Abdichtung und die von der Abdichtung unbedeckte Oberfläche des Stützelementes überdeckt.
- Es ist möglich, daß die Chipoberseite und die Oberfläche des Stützelementes schon vor dem Aufbringen der Abdichtung metallisiert sind und die Abdichtung aus Lot besteht. In diesem Fall kann auf die durchgehende Metallschicht, welche insbesondere die Abdichtung überdeckt, verzichtet werden.
- In
5a ist eine vorteilhafte Ausführungsform ohne Stützelement dargestellt. Der Chip CH ist auf einem großflächigen Trägersubstrat TS (Panel) angeordnet und wie in der Figur angedeutet von weiteren (gleichen oder unterschiedlichen) Chips umgeben. Jeder Chip gehört beispielsweise zu einem Einbauplatz auf dem Panel. Dabei sind die Chips auf die gleiche Art mit einer dielektrischen Schicht AB verkapselt. Da die dielektrische Schicht AB in der Regel keinen hermetischen Abschluß ermöglicht, wird durch eine weitere hermetische Schicht ME die Hermetizität hergestellt. Dazu soll die hermetische Schicht, insbesondere eine Metallschicht, z. B. eine Cu-Schicht, welche mit der dielektrischen Schicht einen Verbund bildet, im Bereich zwischen den Einbauplätzen mit dem Trägersubstrat abschließen. Aus diesem Grund wird die dielektrische Schicht an diesen Stellen entfernt. - Die Entlastung der elektrisch leitenden Verbindungen wird hier dadurch erreicht, daß die Zwischenräume zwischen den verkapselten Chips mit einer Vergußmasse VM (z. B. Harz oder Glob-Top) mit einem geeigneten Ausdehnungskoeffizient zumindest teilweise ausgefüllt werden. Das Material und die Höhe dieser Füllung werden so ausgewählt, daß der (verglichen mit dem der Ausdehnungskoeffizienten der elektrisch leitenden Verbindungen) höhere Ausdehnungskoeffizient der dielektrischen Schicht AB kompensiert wird, und daß der Ausdehnungskoeffizient des Verbunds der Vergußmasse, der dielektrischen Schicht und der Metallschicht ME im Bereich zwischen der Oberseite des Trägersubstrats und der Chipunterkante an den Ausdehnungskoeffizienten der elektrisch leitenden Verbindungen angepaßt ist. Nach dem Aushärten der Vergußmasse VM kann das großflächige Trägersubstrat mit den darauf an entsprechenden einzelnen Einbauplätzen angeordneten Chips in einzelne Bauteile vereinzelt und insbesondere zersägt werden. Die vereinzelten Bauteile können einen Chip oder mehrere Chips enthalten.
- In dem in
5b gezeigten Ausführungsbeispiel sind die Chips wie oben beschrieben verkapselt und auf dem großflächigen Trägersubstrat TS angeordnet, wobei das Trägersubstrat später in einzelne Bauteile zerteilt, beispielsweise zersägt wird. In5b wird die Entlastung der elektrisch leitenden Verbindungen wie in5a durch die Vergußmasse VM und zusätzlich durch das Stützelement SE erreicht. - In einem bevorzugten Ausführungsbeispiel wird die Vergußmasse VM bis zur Chipoberkante aufgefüllt, um ein (nach dem Vereinzeln durch Zersägen) quaderförmiges Bauelement zu erhalten, welches bei der späteren SMD-Montage leicht bestückt werden kann.
- In
6a und6b ist eine weitere vorteilhafte Ausführungsform gezeigt. - Bei einem sprunghaften Temperaturwechsel erfahren der Chip, das Trägersubstrat, die dielektrische Schicht, die Metallschicht und die elektrisch leitenden Verbindungen (z. B. Bumps) unterschiedliche Ausdehnungen aufgrund der unterschiedlichen und z. T. auch richtungsabhängigen thermischen Ausdehnungskoeffizienten. Die auftretenden mechanischen Spannungen, insbesondere die Scherspannungen, müssen vor allem die elektrisch leitenden Verbindungen (Bumps) aushalten. Die Simulation des Bauelements zeigt, daß in einem Bump mit dem Durchmesser von ca. 180 μm ab einer auf ihn wirkenden Scherkraft von etwa 2 N Risse hervorgerufen werden, die zur Beeinträchtigung der Funktion des Bauelements und sogar zum Abriß des Bumps von der UBM (Außenelektroden AE auf der Seite des Chips bzw. Anschlußflächen AF auf der Seite des Trägersubstrats) führen können.
- Es ist möglich, die Temperaturwechselbeständigkeit des Bauelements zu erhöhen, indem die Chipdicke entweder so gering ausgewählt wird oder durch Dünnen des Chips dermaßen reduziert wird, daß die für das Durchbiegen des Chips CH notwendige Kraft im ganzen spezifizierten Temperaturbereich (z. B. –60°C bis +85°C) deutlich kleiner ist als die für einen Abriss der elektrisch leitenden Verbindungen BU von der UBM bzw. der Anschlußfläche AF oder die für die Entstehung von Bumprissen ausreichende Kraft (z. B. 2 N pro Bump). Der genaue Wert der Chipdicke hängt vom Verhältnis der Ausdehnungskoeffizienten der dielektrischen Schicht AB und der Metallschicht ME, des Chips CH, der elektrisch leitenden Verbindungen BU, des Trägersubstrats TS und von geometrischen Faktoren (z. B. Chipgröße, Größe der elektrisch leitenden Verbindungen oder der Abstand zwischen den elektrisch leitenden Verbindungen) ab und kann per Simulation ermittelt werden.
- In einem vorteilhaften in
6c gezeigten Ausführungsbeispiel ist der Chip CH1 aus Lithiumtantalat (mit einem richtungsabhängigen thermischen Ausdehnungskoeffizienten von ca. 7,0–14,3 ppm/K) der Breite a = 1,2 mm und der Länge b = 1,8 mm mit einem hier nicht dargestellten Trägersubstrat der Breite 2 mm und der Länge 2,5 mm (mit dem thermischen Ausdehnungskoeffizienten von 6,3 ppm/K) mittels sechs Bumps BU1 aus SnAg(3,5)Cu(0,8) (mit einem thermischen Ausdehnungskoeffizienten von 20,0 ppm) der Höhe 50 μm verbunden. Die Bumps sind im gleichen Abstand in zwei parallelen Reihen zu je 3 Bumps entlang der längeren Chipkante angeordnet. Der Abstand L1 der Bumps in einer Reihe beträgt 800 μm. Der Abstand L2 zwischen den Reihen beträgt 900 μm. Die Abdeckung des Chips besteht aus einer 50 μm dicken Folie (mit einem thermischen Ausdehnungskoeffizienten von 130,0 ppm/K im relevanten Temperaturbereich) und einer darüber angeordneten 20 μm dicken Cu-Schicht, die einen Ausdehnungskoeffizienten von 17,1 ppm/K aufweist. Numerische Simulationen des Ausdehnungsverhaltens für den relevanten Temperaturbereich haben ergeben, daß die pro Bump auftretende resultierende Kraft bei einer Chipdicke < 250 μm unterhalb von 2 Newton ist. - Dünnen des Chips
- In einer vorteilhaften Variante wird der Chip gedünnt, um Entlastung der elektrisch leitenden Verbindungen zu erreichen. Es ist möglich, dafür ein DBG-Verfahren (Dicing Before Grinding) einzusetzen. Dabei werden die noch nicht vereinzelten Chips im Wafer-Stadium, also vor dem Verlöten mit dem Trägersubstrat gedünnt. Zuerst wird eine Oberfläche des Wafers (hier Unterseite genannt) entlang der vorgesehenen Sägelinien angesägt oder anderweitig strukturiert. Die Tiefe der Sägespur bzw. der Strukturvertiefung ist kleiner als die Dicke des Wafers und vorzugsweise gleich groß oder etwas größer als die erzielte, nach dem Dünnen verbleibende Chipdicke. Anschließend wird das Material auf der Oberseite des Wafers teilweise abgetragen, wobei gleichzeitig die Chips auf dem angesägten und gedünnten Wafer vereinzelt werden.
- Die Chips können auch nach dem Auflöten gedünnt werden, um den oben angegebenen Zweck zu erreichen. Der eine Dicke von zirka 250 μm oder mehr aufweisende Chip kann dabei bis auf eine Stärke von 50 bis 100 μm gedünnt werden. Zum Dünnen ist insbesondere ein Partikelstrahl mit Aluminiumoxidpartikeln eines Durchmessers < 50 μm geeignet. Möglich ist es auch, den Chip abzuschleifen. Vor dem Bearbeiten mit dem Partikelstrahl können mittels einer weichen Resistmaske, beispielsweise einer Fotolackmaske die Bereiche abgedeckt werden, bei denen ein Abtrag verhindert werden soll. Möglich ist es jedoch auch, gleichzeitig mit dem Dünnen des Chips Bereiche des Trägersubstrats zu entfernen oder dieses gar mittels des Strahlverfahrens vollständig zu durchtrennen. In diesem Fall kann es erforderlich sein, den Chip vorher ebenfalls mit einer Maske abzudecken.
- In einer vorteilhaften Variante ist es möglich, die noch nicht vereinzelten Chips wie oben angegeben auf dem Wafer vorzudünnen und sie nach dem Auflöten weiter mit einem Strahlverfahren (z. B. Sandstrahl) zu dünnen, um insbesondere Abrundung der Kanten zu erreichen, was beispielsweise beim Aufbringen einer Folienabdeckung erwünscht ist.
-
7 zeigt eine alternative Ausführungsform. Dabei wird ein als ein Lotrahmen ausgebildetes Stützelement SE auf dem Trägersubstrat vor dem Aufsetzen des Chips CH erzeugt. Dazu wird zunächst eine Metallisierung (Bezugszeichen AE) ähnlich einer Underbumpmetallisierung (UBM) auf dem Trägersubstrat an den für den Lotrahmen vorgesehenen Stellen erzeugt. Der Lotrahmen kann dann durch Aufdrucken, galvanische Verstärkung der UBM oder ebenfalls als rahmenförmiges Stück Lotfolie aufgebracht werden. Bei dieser Ausführung werden die Seitenkanten des Chips so abgeschrägt, daß der Chip sich zur Oberfläche mit den (evtl. im späteren Prozeßschritt aufzutragenden) elektrisch leitenden Strukturen (genannt Chipunterseite) hin verjüngt. Dann wird er an den schrägen Seitenflächen metallisiert. Vorzugsweise erfolgt die Metallisierung der Seitenflächen im gleichen Prozeßschritt wie die Erzeugung der elektrisch leitenden Strukturen und der UBM auf der Chipunterseite. Die Seitenfläche des Chips kann außerdem z. B. mit einer Ti/Cu-Schicht bedampft werden, wobei die leitenden Strukturen an der Chipunterseite mit einem Fotolack geschützt werden können. - Neben den elektrisch leitenden Strukturen weist die Chipunterseite Außenelektroden AE, eine Kontaktmetallisierung KM und am unteren Chiprand angeordnete isolierende nicht benetzende Strukturen IS auf. Die isolierenden Strukturen verhindern einen Kurzschluß zwischen den Außenelektroden AE und der Kontaktmetallisierung KM. Sie können aus Kunststoff oder Lötstopplack strukturiert werden oder durch Passivierung der Metallstrukturen erzeugt werden. Bei einem ausreichend großen Abstand zwischen den Außenelektroden AE und der Kontaktmetallisierung KM kann auf die isolierende Schicht IS verzichtet werden.
- Die Chipoberseite kann zu Abschirmzwecken zusätzlich mit einer Metallschicht versehen werden.
- In diesem Ausführungsbeispiel befinden sich die elektrisch leitenden Verbindungen (Bumps) vor dem Aufsetzen des Chips auf der Oberseite des Trägersubstrats TS. Der Chip kann dann so auf das Trägersubstrat aufgesetzt werden, siehe
7b , daß er mit den abgeschrägten Seitenkanten über dem Lotrahmen angeordnet ist und durch die elektrisch leitenden Verbindungen (Bumps) von unten gestützt wird. Die Rahmenhöhe und die Höhe der elektrisch leitenden Verbindung (Bumphöhe) werden so ausgewählt, daß durch das Kollabieren der Lötmasse bzw. der Bumps während des Verlötens der Chip in Kontakt mit dem Lotrahmen gebracht wird. Beim Verlöten kommt eine Lotverbindung des Lotrahmens zu den Kontaktmetallisierungen KM an den Seitenkanten des Chips zustande (Bezugszeichen AB, SE in der7c ), wobei die Lotverbindung zu einem hermetischen Abschluß zwischen dem Chip und dem Trägersubstrat dient und wobei nach dem Verlöten die Abdichtung AB durch den Lotrahmen gebildet ist. - Es ist möglich, anstelle des Chips mit den schrägen Seitenflächen einen Chip zu verwenden, dessen Seitenflächen zumindest eine Stufe aufweisen, so daß der Chip im Querschnitt etwa T-förmig ist. In diesem Fall kann die (teilweise) Metallisierung der Chipseitenflächen auf der Stufe und im gleichen Prozeßschritt wie die Erzeugung der elektrisch leitenden Strukturen und der UBM auf der Chipunterseite erfolgen.
- In einem weiteren Ausführungsbeispiel des Bauelements weist ein als Rahmen ausgebildetes Stützelement ein Schrumpfverhalten auf, so daß der Rahmen nach einer Temperaturbeanspruchung dicht am Chip anliegt. In diesem Fall kann auf die weitere Abdichtung verzichtet werden und das Bauteil kann gleich durch eine hermetisch dichte Schicht, insbesondere eine Metallschicht (z. B. durch eine Cu-Sputterschicht, die galvanisch verstärkt wird) verschlossen werden, wobei die hermetisch dichte Schicht die Chipoberseite und den Schrumpfrahmen überdeckt und mit dem Trägersubstrat abschließt. Der Rahmen kann einseitig mit einer lötfähigen Schicht oder mit einer Klebeschicht versehen werden, die den Rahmen mit dem Trägersubstrat verbindet.
- Mit dem Verfahren können vorzugsweise mehrere Chips parallel auf einem entsprechend großflächigen Trägersubstrat aufgebracht, angeschlossen und verkapselt werden. Zwischen einzelnen Chips kann anschließend das Trägersubstrat durchtrennt werden, um einzelne Bauelemente oder Gruppen von miteinander zu Modulen verschalteten Bauelemente zu vereinzeln. Das Auftrennen und Vereinzeln kann mit einem Strahlprozeß oder durch Sägen erfolgen. Oberflächenschichten und insbesondere zu durchtrennende Metallisierungen können dabei vorher ggf. strukturiert und dazu naßchemisch oder durch Plasmaätzen entfernt werden.
Claims (28)
- Bauelement, enthaltend: – einen Chip (CH) mit elektrisch leitenden Strukturen auf der Chipunterseite, – ein Trägersubstrat (TS), welches auf der Oberfläche Anschlußflächen (AF) aufweist, wobei der Chip (CH) in Flip-Chip Anordnung mittels elektrisch leitender Verbindungen (BU) auf dem Trägersubstrat montiert ist, und wobei die Anschlußflächen (AF) mit den elektrisch leitenden Strukturen des Chips mittels elektrisch leitender Verbindungen (BU) elektrisch verbunden sind, – ein Stützelement (SE), welches auf der Oberseite des Trägersubstrats angeordnet ist und den Chip umläuft, ohne ihn zu berühren, – eine Abdichtung (AB), welche den Chip umgibt und direkt mit dem Chip verbunden ist und zumindest den Raum zwischen dem Stützelement und dem genannten Chip dicht abschließt, wobei eine durch die Abdichtung verursachte thermisch induzierte mechanische Spannung in den elektrisch leitenden Verbindungen dadurch verringert ist, dass sich die Abdichtung vertikal am Stützelement abstützt, wobei h die Höhe des Stützelements ist, g der Abstand zwischen der Oberseite des Trägersubstrats und dem Auflagepunkt der Abdichtung am Chip ist, αBump, αAbdichtung, αStützelement die thermischen Ausdehnungskoeffizienten der elektrisch leitenden Verbindung, der Abdichtung und des Stützelements sind,
h = g (αBump – αAbdichtung)/(αStützelement – αAbdichtung) und - Bauelement nach Anspruch 1, bei dem die elektrisch leitenden Verbindungen Bumps sind.
- Bauelement nach Anspruch 1 oder 2, bei dem die Abdichtung (AB) als dielektrische Schicht ausgebildet ist, welche zusätzlich die Chipoberseite überdeckt.
- Bauelement nach Anspruch 3, bei dem die dielektrische Schicht aus einer oder mehreren Schichten besteht.
- Bauelement nach einem der Ansprüche 1 bis 4, bei dem die Seitenflächen des Chips (CH) angeschrägt sind, so daß sich der Querschnitt des Chips zum Trägersubstrat (TS) hin verjüngt.
- Bauelement nach einem der Ansprüche 1 bis 5, bei dem die Seitenflächen des Chips (CH) zumindest eine Stufe aufweisen.
- Bauelement nach einem der Ansprüche 1, 2, 5 oder 6, bei dem die Abdichtung die Randbereiche des Chips und des ihn umschließenden Stützelementes bedeckt, wobei die Chipoberseite von der Abdichtung nicht bedeckt ist.
- Bauelement nach einem der Ansprüche 1, 2 oder 5 bis 7, bei dem eine auf der Chipoberseite, auf der Abdichtung (AB) und auf an die Abdichtung angrenzenden, von dieser unbedeckten Randbereichen des Stützelementes und/oder des Trägersubstrats angeordnete Metallschicht (ME) vorhanden ist.
- Bauelement nach einem der Ansprüche 3, 4, 5 oder 6, bei dem die dielektrische Schicht (AB) den Chip (CH) zusammen mit dem ihn umlaufenden Stützelement (SE) vollständig überdeckt, wobei diese dielektrische Schicht auf der Chipoberseite und auf dem Stützelement aufliegt und erst außerhalb des Stützelementes mit dem Trägersubstrat abschließt, so daß sich der Chip zusammen mit dem ihn umlaufenden Stützelement in einem gemeinsamen Hohlraum befindet, der zwischen der dielektrischen Schicht und der Oberseite des Trägersubstrats ausgebildet ist.
- Bauelement nach einem der Ansprüche 3, 4, 5 oder 6, bei dem die dielektrische Schicht (AB) die Chipoberseite vollständig überdeckt und mit dem Stützelement dicht abschließt, wobei das Stützelement aus einem hermetisch dichten Material ist.
- Bauelement nach einem der Ansprüche 3, 4, 5, 6, 9 oder 10, bei dem eine Metallschicht (ME) vorhanden ist, die zumindest die dielektrischen Schicht bedeckt und mit dieser einen Verbund bildet.
- Bauelement nach einem der Ansprüche 3, 4, 5, 6 oder 9 bis 11, bei dem eine Vergußmasse auf der dielektrischen Schicht oder auf dem Verbund aus der dielektrischen Schicht und der Metallschicht außerhalb des Chips aufliegt.
- Bauelement nach Anspruch 12, bei dem die Metallschicht außerhalb der Chipfläche mit dem Stützelement oder außerhalb des Stützelementes mit dem Trägersubstrat abschließt.
- Bauelement nach Anspruch 5 oder 6, bei dem an den dem Trägersubstrat (TS) zugewandten oder angeschrägten Seitenflächen des Chips eine Kontaktmetallisierung (KM) vorhanden ist, bei dem das Stützelement (SE) als Lotrahmen auf der Oberseite des Trägersubstrats ausgebildet ist, wobei das Stützelement mit der Kontaktmetallisierung des Chips verlötet ist und wobei die Abdichtung (AB) durch den Lotrahmen gebildet ist.
- Bauelement nach Anspruch 14, bei dem die Chipoberseite mit einer Metallschicht versehen ist.
- Bauelement nach einem der Ansprüche 1, 2, 7 oder 8, bei dem die Abdichtung aus einem dielektrischen Material ist.
- Bauelement nach Anspruch 16, bei dem die Abdichtung aus einem Kunststoff, einem organischen Kunststoff, einer Laminatfolie, einem Glaslot oder einem Harz ist.
- Bauelement nach einem der Ansprüche 3, 4, 5, 6, oder 9 bis 13, bei dem die dielektrische Schicht aus einem Kunststoff, einem organischen Kunststoff, einer Laminatfolie, einem Glaslot oder einem Harz besteht.
- Bauelement nach einem der Ansprüche 1 bis 4, 5 bis 13 oder 16 bis 18, bei dem das Stützelement aus Metall, einem keramischen Material oder Kunststoff ist.
- Bauelement nach einem der Ansprüche 1 bis 4, 5 bis 13 oder 16 bis 18, bei dem das Stützelement die Begrenzung einer auf dem Trägersubstrat vorhandenen Vertiefung ist.
- Bauelement nach einem der Ansprüche 1 bis 4 oder 5 bis 19, bei dem die Höhe des Stützelementes den Abstand zwischen der Oberseite des Trägersubstrats und der Chipunterkante nicht übersteigt, wobei der innere Rand des Stützelementes bis unter die zum Trägersubstrat weisende Chipkante reicht.
- Bauelement nach einem der Ansprüche 1 bis 4, 5 bis 13 oder 16 bis 20, bei dem die Höhe des Stützelementes gleich dem Abstand zwischen der Oberseite des Trägersubstrats und der Chipunterkante ist oder diesen Abstand übersteigt.
- Bauelement nach einem der Ansprüche 1 bis 22, bei dem das Trägersubstrat (TS) eine LTCC-Keramik – Low Temperature Cofired Ceramic – ist.
- Bauelement nach einem der Ansprüche 1 bis 23, bei dem an der Unterseite des Trägersubstrats (TS) SMD fähige Außenkontakte (AK) vorhanden sind.
- Bauelement nach einem der Ansprüche 1 bis 24, bei dem das Trägersubstrat (TS) zumindest zwei dielektrische Schichten umfaßt.
- Bauelement nach einem der Ansprüche 1 bis 25, bei dem der Chip (CH) zumindest einen mit akustischen Oberflächenwellen oder akustischen Volumenwellen arbeitenden Resonator enthält.
- Bauelement nach einem der Ansprüche 1 bis 26, das mehrere gleiche oder verschiedene Chips aufweist, wobei die Chips auf dem Trägersubstrat (TS) in der gleichen Weise befestigt und verkapselt sind.
- Verfahren, bei dem ein Bauelement gemäß einem der vorherigen Ansprüche hergestellt wird, wobei die Werte für αBump, αAbdichtung, αStützelement, g und h so gewählt werden, um die Zugkraft auf maximal 2 Newton pro elektrisch leitender Verbindung zu begrenzen, dass gilt:
h = g(αBump – αAbdichtung)/(αStützelement – αAbdichtung).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10238523.8A DE10238523B4 (de) | 2002-08-22 | 2002-08-22 | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
US10/523,875 US7388281B2 (en) | 2002-08-22 | 2003-06-23 | Encapsulated electronic component and production method |
PCT/EP2003/006596 WO2004019490A1 (de) | 2002-08-22 | 2003-06-23 | Verkapseltes elektronisches bauelement und verfhren zur herstellung |
JP2004529975A JP4813795B2 (ja) | 2002-08-22 | 2003-06-23 | 封止された電子構成素子および該電子構成素子を製造するための方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10238523.8A DE10238523B4 (de) | 2002-08-22 | 2002-08-22 | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10238523A1 DE10238523A1 (de) | 2004-03-04 |
DE10238523B4 true DE10238523B4 (de) | 2014-10-02 |
Family
ID=31197251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10238523.8A Expired - Fee Related DE10238523B4 (de) | 2002-08-22 | 2002-08-22 | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
Country Status (4)
Country | Link |
---|---|
US (1) | US7388281B2 (de) |
JP (1) | JP4813795B2 (de) |
DE (1) | DE10238523B4 (de) |
WO (1) | WO2004019490A1 (de) |
Families Citing this family (113)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004020204A1 (de) * | 2004-04-22 | 2005-11-10 | Epcos Ag | Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung |
JP3998658B2 (ja) | 2004-04-28 | 2007-10-31 | 富士通メディアデバイス株式会社 | 弾性波デバイスおよびパッケージ基板 |
DE102004025911B4 (de) * | 2004-05-27 | 2008-07-31 | Infineon Technologies Ag | Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen |
JP4238779B2 (ja) * | 2004-05-28 | 2009-03-18 | セイコーエプソン株式会社 | 圧電発振器および電子機器 |
DE102004037818B4 (de) | 2004-08-04 | 2022-02-17 | Snaptrack, Inc. | Filteranordnung mit zwei Volumenwellenresonatoren |
US7608789B2 (en) * | 2004-08-12 | 2009-10-27 | Epcos Ag | Component arrangement provided with a carrier substrate |
DE102004045179A1 (de) * | 2004-09-17 | 2006-03-23 | Epcos Ag | Integriertes Filter |
JP4456503B2 (ja) * | 2004-12-24 | 2010-04-28 | 富士通メディアデバイス株式会社 | 電子部品の製造方法 |
DE102005008512B4 (de) | 2005-02-24 | 2016-06-23 | Epcos Ag | Elektrisches Modul mit einem MEMS-Mikrofon |
DE102005008511B4 (de) | 2005-02-24 | 2019-09-12 | Tdk Corporation | MEMS-Mikrofon |
DE102005029453B4 (de) | 2005-06-24 | 2022-03-17 | Snaptrack, Inc. | Chipbauelement mit verbesserter thermischer Beständigkeit |
US7365981B2 (en) * | 2005-06-28 | 2008-04-29 | Delphi Technologies, Inc. | Fluid-cooled electronic system |
US8053872B1 (en) | 2007-06-25 | 2011-11-08 | Rf Micro Devices, Inc. | Integrated shield for a no-lead semiconductor device package |
US8959762B2 (en) | 2005-08-08 | 2015-02-24 | Rf Micro Devices, Inc. | Method of manufacturing an electronic module |
US8061012B2 (en) | 2007-06-27 | 2011-11-22 | Rf Micro Devices, Inc. | Method of manufacturing a module |
US8062930B1 (en) | 2005-08-08 | 2011-11-22 | Rf Micro Devices, Inc. | Sub-module conformal electromagnetic interference shield |
JP4686304B2 (ja) * | 2005-08-25 | 2011-05-25 | 日信工業株式会社 | 電子装置および電子装置の製造方法 |
US8786165B2 (en) * | 2005-09-16 | 2014-07-22 | Tsmc Solid State Lighting Ltd. | QFN/SON compatible package with SMT land pads |
DE102005053767B4 (de) | 2005-11-10 | 2014-10-30 | Epcos Ag | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau |
DE102005053765B4 (de) | 2005-11-10 | 2016-04-14 | Epcos Ag | MEMS-Package und Verfahren zur Herstellung |
DE102005055950A1 (de) * | 2005-11-24 | 2007-05-31 | Robert Bosch Gmbh | Vorrichtung zur Passivierung wenigstens eines Bauelements durch ein Gehäuse und Verfahren zur Herstellung einer Vorrichtung |
US7445968B2 (en) * | 2005-12-16 | 2008-11-04 | Sige Semiconductor (U.S.), Corp. | Methods for integrated circuit module packaging and integrated circuit module packages |
DE102006025162B3 (de) * | 2006-05-30 | 2008-01-31 | Epcos Ag | Flip-Chip-Bauelement und Verfahren zur Herstellung |
US7671515B2 (en) * | 2006-11-07 | 2010-03-02 | Robert Bosch, Gmbh | Microelectromechanical devices and fabrication methods |
US20080176359A1 (en) * | 2007-01-18 | 2008-07-24 | Nokia Corporation | Method For Manufacturing Of Electronics Package |
JP5330697B2 (ja) * | 2007-03-19 | 2013-10-30 | 株式会社リコー | 機能素子のパッケージ及びその製造方法 |
DE102007020288B4 (de) * | 2007-04-30 | 2013-12-12 | Epcos Ag | Elektrisches Bauelement |
DE102007025992A1 (de) * | 2007-06-04 | 2008-12-11 | Epcos Ag | Verfahren zur Herstellung eines MEMS-Packages |
DE102007028288B4 (de) | 2007-06-20 | 2013-06-06 | Epcos Ag | Mit akustischen Wellen arbeitendes MEMS Bauelement und Verfahren zur Herstellung |
GB2451921A (en) * | 2007-08-17 | 2009-02-18 | Wolfson Microelectronics Plc | MEMS package |
US7906860B2 (en) * | 2007-10-26 | 2011-03-15 | Infineon Technologies Ag | Semiconductor device |
US7755260B2 (en) * | 2008-03-10 | 2010-07-13 | Palo Alto Research Center Incorporated | Nickel structures and methods for manufacturing the same by removal of an underlying material |
DE102008016487A1 (de) * | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
JP5291979B2 (ja) | 2008-04-24 | 2013-09-18 | 株式会社フジクラ | 圧力センサ及びその製造方法と、該圧力センサを備えた電子部品 |
JP5331546B2 (ja) | 2008-04-24 | 2013-10-30 | 株式会社フジクラ | 圧力センサモジュール及び電子部品 |
DE102008028757B4 (de) * | 2008-06-17 | 2017-03-16 | Epcos Ag | Verfahren zur Herstellung einer Halbleiterchipanordnung |
JP5686943B2 (ja) * | 2008-09-17 | 2015-03-18 | 太陽誘電株式会社 | 弾性波デバイス及びその製造方法 |
JP2010103338A (ja) * | 2008-10-24 | 2010-05-06 | Nec Electronics Corp | 半導体装置、及びその製造方法 |
FR2940588B1 (fr) * | 2008-12-19 | 2011-01-07 | St Microelectronics Grenoble | Ensemble multicomposant blinde a montage en surface |
DE102009019446B4 (de) * | 2009-04-29 | 2014-11-13 | Epcos Ag | MEMS Mikrofon |
US9399574B2 (en) | 2009-08-13 | 2016-07-26 | Knowles Electronics Llc | MEMS package and a method for manufacturing the same |
US8987030B2 (en) * | 2009-08-13 | 2015-03-24 | Knowles Electronics, Llc | MEMS package and a method for manufacturing the same |
US8324510B2 (en) * | 2009-10-16 | 2012-12-04 | Palo Alto Research Center Incorporated | Out of plane integral conductive arms and methods for manufacturing the same |
US9254532B2 (en) | 2009-12-30 | 2016-02-09 | Intel Corporation | Methods of fabricating low melting point solder reinforced sealant and structures formed thereby |
CN102185580A (zh) * | 2010-01-18 | 2011-09-14 | 精工爱普生株式会社 | 电子装置、基板的制造方法以及电子装置的制造方法 |
US9850932B2 (en) * | 2010-03-10 | 2017-12-26 | University Of Maine System Board Of Trustees | Method for retaining a device to a substrate |
US8637778B2 (en) * | 2010-04-08 | 2014-01-28 | Intel Corporation | Debond interconnect structures |
US8296940B2 (en) * | 2010-04-19 | 2012-10-30 | General Electric Company | Method of forming a micro pin hybrid interconnect array |
JP4900498B2 (ja) * | 2010-04-26 | 2012-03-21 | セイコーエプソン株式会社 | 電子部品 |
US8576029B2 (en) * | 2010-06-17 | 2013-11-05 | General Electric Company | MEMS switching array having a substrate arranged to conduct switching current |
US8796137B2 (en) * | 2010-06-24 | 2014-08-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect |
DE102010032763A1 (de) | 2010-07-29 | 2012-02-02 | Epcos Ag | Flip-Chip-Gehäuse für zwei Filtertopologien |
US9137934B2 (en) | 2010-08-18 | 2015-09-15 | Rf Micro Devices, Inc. | Compartmentalized shielding of selected components |
DE102010054782A1 (de) | 2010-12-16 | 2012-06-21 | Epcos Ag | Gehäustes elektrisches Bauelement |
DE102010056431B4 (de) | 2010-12-28 | 2012-09-27 | Epcos Ag | Bauelement und Verfahren zum Herstellen eines Bauelements |
DE102011004577B4 (de) * | 2011-02-23 | 2023-07-27 | Robert Bosch Gmbh | Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger |
US8835226B2 (en) | 2011-02-25 | 2014-09-16 | Rf Micro Devices, Inc. | Connection using conductive vias |
US9627230B2 (en) | 2011-02-28 | 2017-04-18 | Qorvo Us, Inc. | Methods of forming a microshield on standard QFN package |
US8487426B2 (en) * | 2011-03-15 | 2013-07-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with embedded die and manufacturing methods thereof |
DE102011112476A1 (de) * | 2011-09-05 | 2013-03-07 | Epcos Ag | Bauelement und Verfahren zum Herstellen eines Bauelements |
US9006889B2 (en) | 2011-11-11 | 2015-04-14 | Skyworks Solutions, Inc. | Flip chip packages with improved thermal performance |
TWI504279B (zh) | 2011-12-01 | 2015-10-11 | Ind Tech Res Inst | Mems音波感測器及其製造方法 |
US8633588B2 (en) | 2011-12-21 | 2014-01-21 | Mediatek Inc. | Semiconductor package |
US9659893B2 (en) | 2011-12-21 | 2017-05-23 | Mediatek Inc. | Semiconductor package |
US8980687B2 (en) * | 2012-02-08 | 2015-03-17 | Infineon Technologies Ag | Semiconductor device and method of manufacturing thereof |
DE102012203373A1 (de) * | 2012-03-05 | 2013-09-05 | Robert Bosch Gmbh | Mikromechanische Schallwandleranordnung und ein entsprechendes Herstellungsverfahren |
DE102012112058B4 (de) * | 2012-12-11 | 2020-02-27 | Snaptrack, Inc. | MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen |
WO2014115331A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社島津製作所 | ガス圧力コントローラ |
DE102013103494A1 (de) * | 2013-04-08 | 2014-10-09 | Pro-Micron Gmbh & Co. Kg | Dehnungsmesssensor |
DE102013104407B4 (de) | 2013-04-30 | 2020-06-18 | Tdk Corporation | Auf Waferlevel herstellbares Bauelement und Verfahren zur Herstellung |
US9479138B2 (en) | 2013-05-24 | 2016-10-25 | Epcos Ag | Microelectromechanical systems device package and method for producing the microelectromechanical systems device package |
US9807890B2 (en) | 2013-05-31 | 2017-10-31 | Qorvo Us, Inc. | Electronic modules having grounded electromagnetic shields |
DE102013106353B4 (de) * | 2013-06-18 | 2018-06-28 | Tdk Corporation | Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement |
JP6315650B2 (ja) * | 2013-07-31 | 2018-04-25 | 太陽誘電株式会社 | 電子デバイス |
JP5576542B1 (ja) * | 2013-08-09 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及び回路モジュールの製造方法 |
US9847235B2 (en) * | 2014-02-26 | 2017-12-19 | Infineon Technologies Ag | Semiconductor device with plated lead frame, and method for manufacturing thereof |
KR101866281B1 (ko) * | 2014-04-01 | 2018-06-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 안테나 정합 장치 |
WO2015157620A1 (en) * | 2014-04-12 | 2015-10-15 | Skyworks Solutions, Inc. | Architectures and methods related to improved isolation for diplexer paths |
DE112015002947A5 (de) * | 2014-06-23 | 2017-03-16 | Epcos Ag | Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement |
KR102340828B1 (ko) * | 2014-10-23 | 2021-12-17 | 삼성전자주식회사 | 인쇄회로기판 어셈블리 제조 방법 |
US9635789B2 (en) * | 2015-01-30 | 2017-04-25 | Laird Technologies, Inc. | Board level electromagnetic interference (EMI) shields with increased under-shield space |
US10083888B2 (en) * | 2015-11-19 | 2018-09-25 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US9721880B2 (en) * | 2015-12-15 | 2017-08-01 | Intel Corporation | Integrated circuit package structures |
US9918414B2 (en) * | 2015-12-18 | 2018-03-13 | Intel Corporation | Electromagnetic interference shields for electronic packages and related methods |
DE102015122434A1 (de) * | 2015-12-21 | 2017-06-22 | Snaptrack, Inc. | MEMS Bauelement |
CN105609904A (zh) * | 2015-12-29 | 2016-05-25 | 中国电子科技集团公司第二十六研究所 | 一种芯片级声表面波器件气密性封装及方法 |
CN105810666A (zh) * | 2016-03-30 | 2016-07-27 | 江苏长电科技股份有限公司 | 一种具有电磁屏蔽功能的封装结构的制作方法 |
KR20170114313A (ko) * | 2016-04-04 | 2017-10-16 | 삼성전기주식회사 | Baw 필터 및 그 제조방법 |
JPWO2018097132A1 (ja) * | 2016-11-24 | 2019-10-17 | 株式会社大真空 | 圧電振動デバイスおよびそれを備えたSiPモジュール |
US10103125B2 (en) * | 2016-11-28 | 2018-10-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure and method for forming the same |
US10508030B2 (en) * | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
DE102017207491A1 (de) * | 2017-05-04 | 2018-11-08 | Bayerische Motoren Werke Aktiengesellschaft | Elektronikmodul |
KR102550176B1 (ko) * | 2017-11-09 | 2023-07-03 | 삼성전기주식회사 | 음향파 디바이스 및 그 제조방법 |
EP3726570A4 (de) | 2017-12-14 | 2021-11-03 | Nagase Chemtex Corporation | Verfahren zur herstellung einer montagestruktur und darin verwendete folie |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
DE102018104279A1 (de) | 2018-02-26 | 2019-08-29 | Tdk Electronics Ag | Elektronische Vorrichtung |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11127689B2 (en) | 2018-06-01 | 2021-09-21 | Qorvo Us, Inc. | Segmented shielding using wirebonds |
US11219144B2 (en) | 2018-06-28 | 2022-01-04 | Qorvo Us, Inc. | Electromagnetic shields for sub-modules |
US11437322B2 (en) | 2018-09-07 | 2022-09-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
JP7231368B2 (ja) * | 2018-09-26 | 2023-03-01 | 太陽誘電株式会社 | 弾性波デバイス |
US11114363B2 (en) | 2018-12-20 | 2021-09-07 | Qorvo Us, Inc. | Electronic package arrangements and related methods |
US11515282B2 (en) | 2019-05-21 | 2022-11-29 | Qorvo Us, Inc. | Electromagnetic shields with bonding wires for sub-modules |
WO2021010164A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社村田製作所 | 電子部品および電子部品の製造方法 |
US11244876B2 (en) | 2019-10-09 | 2022-02-08 | Microchip Technology Inc. | Packaged semiconductor die with micro-cavity |
EP3817043A1 (de) * | 2019-10-31 | 2021-05-05 | Heraeus Deutschland GmbH & Co KG | Elektromagnetische interferenzabschirmung in aussparungen elektronischer module |
DE102019130209A1 (de) | 2019-11-08 | 2021-05-12 | Tdk Corporation | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung |
CN111162755B (zh) * | 2020-01-16 | 2021-09-21 | 诺思(天津)微系统有限责任公司 | 一种体声波双工滤波器 |
KR20220014685A (ko) * | 2020-07-29 | 2022-02-07 | 삼성전기주식회사 | 전자 소자 패키지 및 이의 제조방법 |
US11837518B2 (en) * | 2020-08-26 | 2023-12-05 | Texas Instruments Incorporated | Coated semiconductor dies |
US11424525B2 (en) * | 2020-10-19 | 2022-08-23 | Wi-LAN Research Inc. | Duplexers and related devices for 5G/6G and subsequent protocols and for mm-wave and terahertz applications |
WO2022102197A1 (ja) * | 2020-11-13 | 2022-05-19 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
TWI753825B (zh) * | 2021-05-11 | 2022-01-21 | 財團法人工業技術研究院 | 微型元件結構及顯示裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0742643A1 (de) * | 1995-05-08 | 1996-11-13 | Matsushita Electric Industrial Co., Ltd. | Akustische Oberflächenwellenanordnung und Verfahren zu deren Herstellung |
WO1999043084A1 (de) * | 1998-02-18 | 1999-08-26 | Epcos Ag | Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements |
WO1999056390A1 (de) * | 1998-04-27 | 1999-11-04 | Epcos Ag | Elektronisches bauelement |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3587322A (en) * | 1969-06-17 | 1971-06-28 | Simmonds Precision Products | Pressure transducer mounting |
US4454440A (en) * | 1978-12-22 | 1984-06-12 | United Technologies Corporation | Surface acoustic wave (SAW) pressure sensor structure |
US4424419A (en) * | 1981-10-19 | 1984-01-03 | Northern Telecom Limited | Electret microphone shield |
US5216490A (en) * | 1988-01-13 | 1993-06-01 | Charles Stark Draper Laboratory, Inc. | Bridge electrodes for microelectromechanical devices |
US4866683A (en) * | 1988-05-24 | 1989-09-12 | Honeywell, Inc. | Integrated acoustic receiver or projector |
US5184107A (en) * | 1991-01-28 | 1993-02-02 | Honeywell, Inc. | Piezoresistive pressure transducer with a conductive elastomeric seal |
US5650685A (en) * | 1992-01-30 | 1997-07-22 | The United States Of America As Represented By The Secretary Of The Army | Microcircuit package with integrated acoustic isolator |
JPH07212181A (ja) | 1994-01-10 | 1995-08-11 | Toyo Commun Equip Co Ltd | 表面実装型圧電部品の構造 |
JPH07212180A (ja) | 1994-01-10 | 1995-08-11 | Toyo Commun Equip Co Ltd | 表面実装型圧電部品 |
US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
EP0900477B1 (de) * | 1996-05-24 | 2001-07-18 | Epcos Ag | Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement |
JP2943764B2 (ja) * | 1997-05-16 | 1999-08-30 | 日本電気株式会社 | フリップチップ実装型半導体素子の樹脂封止構造 |
US5990418A (en) * | 1997-07-29 | 1999-11-23 | International Business Machines Corporation | Hermetic CBGA/CCGA structure with thermal paste cooling |
TW387198B (en) * | 1997-09-03 | 2000-04-11 | Hosiden Corp | Audio sensor and its manufacturing method, and semiconductor electret capacitance microphone using the same |
US6150753A (en) * | 1997-12-15 | 2000-11-21 | Cae Blackstone | Ultrasonic transducer assembly having a cobalt-base alloy housing |
US6400065B1 (en) * | 1998-03-31 | 2002-06-04 | Measurement Specialties, Inc. | Omni-directional ultrasonic transducer apparatus and staking method |
FI105880B (fi) * | 1998-06-18 | 2000-10-13 | Nokia Mobile Phones Ltd | Mikromekaanisen mikrofonin kiinnitys |
AU5030100A (en) | 1999-05-19 | 2000-12-05 | California Institute Of Technology | High performance mems thin-film teflon electret microphone |
JP2001053092A (ja) * | 1999-08-13 | 2001-02-23 | Japan Radio Co Ltd | パッケージ、デバイス及びその製造方法 |
US6732588B1 (en) * | 1999-09-07 | 2004-05-11 | Sonionmems A/S | Pressure transducer |
US6829131B1 (en) * | 1999-09-13 | 2004-12-07 | Carnegie Mellon University | MEMS digital-to-acoustic transducer with error cancellation |
AU7645300A (en) | 1999-10-05 | 2001-05-10 | Delta Danish Electronics, Light And Acoustics | Encapsulation for a three-dimensional microsystem |
FR2799883B1 (fr) | 1999-10-15 | 2003-05-30 | Thomson Csf | Procede d'encapsulation de composants electroniques |
US6882734B2 (en) * | 2001-02-14 | 2005-04-19 | Gentex Corporation | Vehicle accessory microphone |
US6324907B1 (en) * | 1999-11-29 | 2001-12-04 | Microtronic A/S | Flexible substrate transducer assembly |
JP2001267473A (ja) * | 2000-03-17 | 2001-09-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
US6809413B1 (en) * | 2000-05-16 | 2004-10-26 | Sandia Corporation | Microelectronic device package with an integral window mounted in a recessed lip |
EP1469701B1 (de) | 2000-08-11 | 2008-04-16 | Knowles Electronics, LLC | Erhobene Mikrostrukturen |
US7439616B2 (en) * | 2000-11-28 | 2008-10-21 | Knowles Electronics, Llc | Miniature silicon condenser microphone |
US7092539B2 (en) * | 2000-11-28 | 2006-08-15 | University Of Florida Research Foundation, Inc. | MEMS based acoustic array |
US7166910B2 (en) * | 2000-11-28 | 2007-01-23 | Knowles Electronics Llc | Miniature silicon condenser microphone |
US7434305B2 (en) * | 2000-11-28 | 2008-10-14 | Knowles Electronics, Llc. | Method of manufacturing a microphone |
WO2002052894A1 (en) * | 2000-12-22 | 2002-07-04 | Brüel & Kjær Sound & Vibration Measurement A/S | A micromachined capacitive transducer |
WO2003017364A1 (fr) * | 2001-08-17 | 2003-02-27 | Citizen Watch Co., Ltd. | Dispositif electronique et son procede de realisation |
US6930364B2 (en) * | 2001-09-13 | 2005-08-16 | Silicon Light Machines Corporation | Microelectronic mechanical system and methods |
DE10164502B4 (de) * | 2001-12-28 | 2013-07-04 | Epcos Ag | Verfahren zur hermetischen Verkapselung eines Bauelements |
US6800987B2 (en) * | 2002-01-22 | 2004-10-05 | Measurement Specialties, Inc. | Protective housing for ultrasonic transducer apparatus |
JP3908059B2 (ja) * | 2002-02-27 | 2007-04-25 | スター精密株式会社 | エレクトレットコンデンサマイクロホン |
US7217588B2 (en) * | 2005-01-05 | 2007-05-15 | Sharp Laboratories Of America, Inc. | Integrated MEMS packaging |
US7072482B2 (en) * | 2002-09-06 | 2006-07-04 | Sonion Nederland B.V. | Microphone with improved sound inlet port |
US6781231B2 (en) * | 2002-09-10 | 2004-08-24 | Knowles Electronics Llc | Microelectromechanical system package with environmental and interference shield |
-
2002
- 2002-08-22 DE DE10238523.8A patent/DE10238523B4/de not_active Expired - Fee Related
-
2003
- 2003-06-23 WO PCT/EP2003/006596 patent/WO2004019490A1/de active Application Filing
- 2003-06-23 US US10/523,875 patent/US7388281B2/en not_active Expired - Lifetime
- 2003-06-23 JP JP2004529975A patent/JP4813795B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0742643A1 (de) * | 1995-05-08 | 1996-11-13 | Matsushita Electric Industrial Co., Ltd. | Akustische Oberflächenwellenanordnung und Verfahren zu deren Herstellung |
WO1999043084A1 (de) * | 1998-02-18 | 1999-08-26 | Epcos Ag | Verfahren zur herstellung eines elektronischen bauelements, insbesondere eines mit akustischen oberflächenwellen arbeitenden ofw-bauelements |
DE19806818C1 (de) * | 1998-02-18 | 1999-11-04 | Siemens Matsushita Components | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements |
WO1999056390A1 (de) * | 1998-04-27 | 1999-11-04 | Epcos Ag | Elektronisches bauelement |
Non-Patent Citations (1)
Title |
---|
SELMEIER, P. [u.a.]: Recent advances in SAW packaging. In: IEEE Ultrasonic Symposium. ISBN 0-7803-7177-1. 2001, Vol. 1, S. 283-292 * |
Also Published As
Publication number | Publication date |
---|---|
US7388281B2 (en) | 2008-06-17 |
US20060151203A1 (en) | 2006-07-13 |
JP2005536879A (ja) | 2005-12-02 |
WO2004019490A1 (de) | 2004-03-04 |
JP4813795B2 (ja) | 2011-11-09 |
DE10238523A1 (de) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10238523B4 (de) | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung | |
DE10253163B4 (de) | Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung | |
DE112020001765T5 (de) | Packung eines transversal angeregten akustischen Filmvolumenresonators und Verfahren | |
EP1412974B1 (de) | Verfahren zur hermetischen verkapselung eines bauelementes | |
DE102011016554B4 (de) | Waferlevel-Package und Verfahren zur Herstellung | |
DE102005026243B4 (de) | Elektrisches Bauelement und Herstellungsverfahren | |
DE102005053767B4 (de) | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau | |
DE102007058951B4 (de) | MEMS Package | |
DE102004040465B4 (de) | Gehäuseanordnung für elektronische Bauelemente und Verfahren zum Verpacken elektronischer Bauelemente | |
DE102011102266B4 (de) | Anordnung mit einem MEMS-Bauelement mit einer PFPE Schicht und Verfahren zur Herstellung | |
EP2287916A2 (de) | Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen | |
WO2003032484A1 (de) | Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement | |
WO2003058810A1 (de) | Verkapseltes bauelement mit geringer bauhöhe sowie verfahren zur herstellung | |
DE19818824B4 (de) | Elektronisches Bauelement und Verfahren zu dessen Herstellung | |
DE10146655B4 (de) | Oberflächenakustikwellenvorrichtung | |
DE10356885A1 (de) | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement | |
DE102017129611B4 (de) | Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten | |
WO2005006432A2 (de) | Elektronisches bauelement und verfahren zur herstellung | |
DE102006033701A1 (de) | Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise | |
WO2004051745A2 (de) | Elektronisches bauelement mit mehreren chips und verfahren zur herstellung | |
WO2012013416A1 (de) | Modul und herstellungsverfahren | |
DE10152343B4 (de) | Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement | |
DE102005029453B4 (de) | Chipbauelement mit verbesserter thermischer Beständigkeit | |
DE102018108611B4 (de) | Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses | |
DE102018132644A1 (de) | Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 23/31 AFI20051017BHDE |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023310000 Ipc: H01L0023280000 |
|
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 10262409 Country of ref document: DE Effective date: 20140506 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023310000 Ipc: H01L0023280000 Effective date: 20140610 |
|
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: SNAPTRACK INC., SAN DIEGO, US Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE Owner name: SNAPTRACK, INC., SAN DIEGO, US Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE |
|
R082 | Change of representative |
Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE |
|
R081 | Change of applicant/patentee |
Owner name: SNAPTRACK, INC., SAN DIEGO, US Free format text: FORMER OWNER: SNAPTRACK INC., SAN DIEGO, CALIF., US |
|
R082 | Change of representative |
Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |