JP4900498B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4900498B2
JP4900498B2 JP2010101480A JP2010101480A JP4900498B2 JP 4900498 B2 JP4900498 B2 JP 4900498B2 JP 2010101480 A JP2010101480 A JP 2010101480A JP 2010101480 A JP2010101480 A JP 2010101480A JP 4900498 B2 JP4900498 B2 JP 4900498B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
electronic component
sealing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010101480A
Other languages
English (en)
Other versions
JP2010199608A (ja
Inventor
伸晃 橋元
知 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010101480A priority Critical patent/JP4900498B2/ja
Publication of JP2010199608A publication Critical patent/JP2010199608A/ja
Application granted granted Critical
Publication of JP4900498B2 publication Critical patent/JP4900498B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子部品に関するものである。
近年、半導体素子等の機能素子を、当該機能素子の能動面を基板側に向けて実装した電子部品が種々の用途に用いられている。このような電子部品は、機能素子そのものを封止空間を形成するための基板として用い、当該機能素子の能動面が基板側に向けて配置されることによって、基板と機能素子との間に形成された封止空間内に能動面が位置するようにされている。ところで、このような電子部品においては、電子部品の正常な動作を確保するために、封止空間内の環境を維持するための対策がとられている。
例えば、特許文献1や特許文献2には、機能素子と基板との間を樹脂や半田によって封止、この樹脂によって封止空間内の環境の維持を試みている。
特開平11−87406号公報 特開平11−97584号公報 特開2000−77458号公報 特開2003−92382号公報
しかしながら、樹脂や半田によって機能素子と基板との間を封止した場合には、樹脂や半田の熱膨張係数と基板の熱膨張係数との差に起因して、機能素子に応力が加わる場合がある。樹脂や半田を基板に配置する場合には、熱を加えるため、このような製造工程において、機能素子に対して特に応力が加わることとなる。このように機能素子に応力が加わった場合には、能動面にも応力が加わることとなり、機能素子の特性が変化し、電子部品が正常に動作しない恐れが生じる。
近年は、弾性表面波素子を備える機能素子を用いた電子部品が使用されており、このような弾性表面波素子を備える機能素子を用いた電子部品においては、特に、機能素子に加わる応力によって誤動作を生じる恐れがある。
本発明は、上述する問題点に鑑みてなされたもので、機能素子に加わる応力を低減させることを目的とする。
上記目的を達成するために、本発明の電子部品は、一方の基板と他方の基板との間に形成された封止空間内に少なくとも機能素子の一部が配置された電子部品であって、前記封止空間内の環境を維持するための封止薄膜を備えることを特徴とする。
このような特徴を有する本発明の電子部品によれば、封止薄膜によって封止空間内の環境が維持される。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
また、本発明の電子部品においては、前記封止薄膜が、前記一方の基板あるいは前記他方の基板を覆って形成されているという構成を採用することができる。
このような構成を採用することによって、封止薄膜を形成する際に、細かな位置決めを行う必要がなくなるため、容易に封止薄膜を形成することが可能となる。
また、本発明の電子部品においては、上記封止薄膜が、金属薄膜であるという構成を採用することができる。
具体的には、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなる金属薄膜を用いることができる。
また、本発明の電子部品においては、上記封止薄膜が、無機薄膜であるという構成を採用することもできる。
具体的には、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
また、樹脂は、その性質上、内部に水分を取り込んでしまう。このため、外部の水蒸気(ガス)が一旦樹脂に吸収され、その後、外気温の上昇等によって、樹脂の内部に取り込まれた水分が蒸発して封止空間内の環境を壊す恐れがある。すなわち、樹脂は、結果として水蒸気を透過する可能性がある。この点、封止薄膜として金属薄膜や無機薄膜を用いた場合には、内部に水分が取り込まれる可能性が低いため、電子部品の誤動作をより抑止することが可能となる。
しかしながら、本発明は、封止薄膜が樹脂によって形成されていることを除くものではなく、樹脂によって封止薄膜を形成した場合であっても、機能素子に加わる応力を低減させることは可能である。
なお、封止薄膜を樹脂によって形成する場合には、他の部材の少なくとも転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく、封止薄膜を形成することが可能となる。
具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いることができる。
また、本発明の電子部品においては、前記封止薄膜が、有機薄膜と無機薄膜の積層体であるという構成を採用することもできる。
次に、本発明の電子機器は、本発明の電子部品を備えることを特徴とする。
本発明の電子部品によれば、機能素子に加わる応力を低減させることが可能となるため、このような本発明の電子部品を備える本発明の電子機器は、信頼性に優れたものとなる。
次に、本発明の電子部品の製造方法は、一方の基板と他方の基板との間に形成された封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、前記一方の基板と前記他方の基板との間に形成される封止空間内に少なくとも前記機能素子の一部を配置する工程と、前記封止空間内の環境を維持するための封止薄膜を形成する工程とを有することを特徴とする。
このような特徴を有する本発明の電子部品の製造方法によれば、封止空間内の環境を維持するための封止薄膜が形成される。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
本発明の第1実施形態である電子部品の概略構成を示した模式図である。 本発明の第1実施形態である電子部品の断面図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第1実施形態である電子部品の製造方法を説明するための説明図である。 本発明の第2実施形態である電子部品の断面図である。 本発明の第3実施形態である電子部品の断面図である。 本発明の第4実施形態である電子部品の概略構成を示した模式図である。 本発明の第5実施形態である電子機器を示す図である。
以下、図面を参照して、本発明に係る電子部品及びその製造方法、並びに電子機器の一実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
(第1実施形態)
図1は、本第1実施形態の電子部品100の概略構成を示した模式図である。この図に示すように、本実施形態の電子部品100は、基板P(一方の基板)上にバンプ20を介して接続される機能素子1を備えて構成されている。また、本実施形態の電子部品100は、機能素子1が配置された基板P上に機能素子1を覆って形成される封止薄膜2を備えている。
図2は、本実施形態の電子部品100をより詳細に表した断面図である。
この図に示すように、機能素子1は、シリコン基板からなる半導体基板10と、半導体基板10の第1面10A側に設けられた弾性表面波素子(以下、SAW(Surface Acoustic Wave)素子と称する)50と、第1面10Aとその第1面10Aとは反対側の第2面10Bとを貫通する貫通電極12とを備えている。SAW素子50は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板10の第1面10Aに形成されている。また、不図示ではあるが、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されおり、半導体基板10の第2面10Bが能動面として構成されている。そして、貫通電極12の一端部が、第1面10Aに設けられたSAW素子50と電気的に接続されているとともに、貫通電極12の他端部が、第2面10Bに設けられた上記集積回路と電極15を介して電気的に接続されている。したがって、半導体基板10の第1面10A上に設けられたSAW素子50と、半導体基板10の第2面10B上に設けられた集積回路とが貫通電極12を介して電気的に接続されている。また、貫通電極12と半導体基板10との間には絶縁膜13が設けられており、貫通電極12と半導体基板10とは電気的に絶縁されている。
また、機能素子1は、第1面10A上との間でSAW素子50を封止する封止部材40を備えている。封止部材40はガラス基板によって形成されている。なお、封止部材40はシリコン基板であってもよい。封止部材40のうち半導体基板10の第1面10Aと対向する第3面40Aは、第1面10Aとは離れた位置に設けられている。半導体基板10の第1面10Aの周縁部と封止部材40の第3面40Aの周縁部とは、接着剤層30により接着されている。接着剤層30は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板10の第1面10Aと、封止部材40の第3面40Aと、接着剤層30とで囲まれた内部空間60は略密閉(気密封止)されており、その内部空間60にSAW素子50が配置された構成となっている。
半導体基板10の第2面10B上には下地層11が設けられている。下地層11は例えば酸化シリコン(SiO)等の絶縁性材料によって形成されている。また、下地層11上の複数の所定領域のそれぞれには電極15が設けられ、その電極15が設けられた領域以外の領域には第1絶縁層14が設けられている。また、第1絶縁層14上には複数の第1配線16が設けられており、複数の第1配線16のうち特定の第1配線16は、複数の電極15のうちの一部の電極15と電気的に接続されている。また、複数の電極15のうち特定の電極15は貫通電極12の他端部と電気的に接続されている。また、第1絶縁層14上には、貫通電極12や第1配線16の一部を覆うように第2絶縁層18が設けられている。また、その第2絶縁層18の一部からは第1配線16の一部が露出してランド部17を形成している。ランド部17上には第2配線19が設けられており、そのランド部17(第1配線16)と第2配線19とは電気的に接続されている。そして、第2配線19上には、外部機器との接続端子であるバンプ20が設けられている。バンプ20は半導体基板10の第2面10B上に設けられ、機能素子1は、バンプ20を介して、基板Pに形成された配線P1に電気的に接続する。
すなわち、本実施形態の電子部品100においては、機能素子1が本発明の他方の基板としての機能も有しており、機能素子1と基板Pとによって封止空間である空間Kが形成されている。そして、機能素子1が能動面である第2面10Bを基板P側に向けて配置されることによって、第2面10Bが空間K内に配置されている。
なお、バンプ20の形成材料としては、導電性部材であれば用いることができるが、一般的には、鉛フリー半田や金等を用いる。
また、基板Pは、配線パターンを備えている。そして、この配線パターンと機能素子1とがバンプ20を介して電気的に接続されている。なお、基板Pとしては、樹脂に配線パターンが形成されたプリント配線基板、配線パターンが形成されたシリコン基板あるいは配線パターンが形成されたガラス基板等を用いることができる。
封止樹脂3は、機能素子1と基板Pとの間の空間K(封止空間)を囲うようにバンプ20の外側に配置形成されている。この封止樹脂3によって、空間K内の環境の維持を簡易的に行うことができる。
なお、封止樹脂3としては、周知の封止用の樹脂を用いることができ、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
封止薄膜2は、空間K内の環境を維持するためのものであり、上述のように機能素子1が配置された基板P上に機能素子1を覆って形成されている。このような封止薄膜2を備えることによって、機能素子1と基板Pとの間の空間Kに外部からガスが侵入することをより確実に防止することができ、空間K内の環境を維持することができる。
そして、このような封止薄膜2は、非常に薄い膜であるため、封止薄膜2の熱膨張係数と基板Pの膨張係数とに差がある場合であっても、封止薄膜2の熱膨張係数と基板Pの熱膨張係数との差に起因し、機能素子1に加わる応力を極力低減させることが可能となる。
したがって、本実施形態の電子部品100によれば、機能素子1と基板Pとの間の空間K内の環境を維持することができるとともに、機能素子1に加わる応力を低減させることができ、電子部品100の正常な動作をより確保することが可能となる。
なお、封止薄膜2としては、金属薄膜や無機薄膜を用いることができる。具体的には、金属薄膜としては、クロム(Cr)、チタン(Ti)、銅(Cu)、アルミニウム(Al)及びチタンタングステン(TiW)のいずれかの材料からなる金属薄膜を用いることができる。また、無機薄膜としては、酸化シリコン(SiO)、窒化シリコン(SiN)、アルミナ(Al)及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
また、封止薄膜2として、有機薄膜と無機薄膜との積層体を用いることも可能である。
また、機能素子1に加わる応力を低減させるためのみであれば、封止薄膜2として、樹脂からなる薄膜を用いることもできるが、樹脂は、上述のように、結果として水蒸気を透過する可能性があるため、封止薄膜2として金属薄膜あるいは無機薄膜を用いることが好ましい。しかしながら、封止薄膜2として樹脂からなる薄膜を用いる場合には、他の部材の転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく封止薄膜2の形成が可能となる。具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール(PVA)、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いて封止薄膜2を形成することができる。
次に、上述のように構成された本実施形態の電子部品100の製造方法について説明する。
まず、図3に示すように、半導体基板10の第2面10B上に下地層11が形成され、その下地層11上に電極15が形成される。ここで、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路(不図示)が形成されている。下地層11は絶縁層であって、シリコン(Si)の酸化膜(SiO)によって形成されている。電極15は、上記集積回路と電気的に接続されており、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)等によって形成されている。そして、下地層11及び電極15を覆うように、第1絶縁層14が設けられる。
第1絶縁層14は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)等で形成することができる。あるいは、第1絶縁層14は、酸化シリコン(SiO)、窒化シリコン(SiN)等、絶縁性があれば他のもので形成されてもよい。
次に、スピンコート法等によりフォトレジスト(不図示)が第1絶縁層14上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これによって、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極15を覆う第1絶縁層14の一部が除去されて開口部が形成される。次に、上記開口部を形成した第1絶縁層14上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極15のうち、図中、右側の電極15の一部が開口される。更に、その開口に対応する下地層11、及び半導体基板10を一部がエッチングにより除去される。これによって、図4に示すように、半導体基板10の第2面10B側の一部に孔部12Hが形成される。
次に、第1絶縁層14上及び孔部12Hの内壁及び底面に絶縁膜13が形成される。絶縁膜13は、電流リークの発生、酸素及び水分等による半導体基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC:以下、TEOSという)、すなわちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO−TEOS、又はCVDを用いて形成した酸化シリコン(SiO)を用いることができる。なお、絶縁膜13は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第1絶縁層14上に設けられた絶縁膜13はその図示が省略されている。そして、電極15上に設けられた絶縁膜13及び第1絶縁層14をエッチングにより除去することで、図5に示すような形態となる。
次に、電気化学プレーティング(ECP)法を用いて、孔部12Hの内側及び電極15上にめっき処理が施され、その孔部12Hの内側に貫通電極12を形成するための導電性材料が配置される。貫通電極12を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、孔部12Hには銅(Cu)が埋め込まれる。これによって、電極15上に突出した形状の貫通電極12が形成され、図6に示すような形態となる。本実施形態における貫通電極12を形成する工程には、TiN、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極12の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
次に、図7に示すように、第1絶縁層14上に複数の第1配線16が形成される。複数の第1配線16のうち、一部の第1配線16は、図中、左側の電極15に電気的に接続されるように形成される。第1配線16は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、銀(Ag)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)、窒化チタン(TiN)、Pb(鉛)のうち少なくとも1つを含む材料で形成される。また、これらの材料のうち少なくとも2つの材料を積層することで第1配線を形成してもよい。本実施形態における第1配線16を形成する工程には、TiW、Cu、TiWの順にスパッタ法により形成する工程が含まれる。なお、TiW、Cuの順にスパッタ法により形成する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。
次に、図8に示すように、貫通電極12、第1配線16、及び第1絶縁層14を覆うように、第2絶縁層18が設けられる。第2絶縁層18は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)等で形成することができる。あるいは、第2絶縁層18は、酸化シリコン(SiO)、窒化シリコン(SiN)等で形成されてもよい。なお、第2絶縁層18は、絶縁性があれば他の物でもよい。
次に、第2絶縁層18のうち、ランド部17に対応する領域が除去され、第1配線16の一部が露出されてランド部17が形成される。なお、第2絶縁層18のうちランド部17に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部17に接続するように、第2絶縁層18上に第2配線19が形成され、図9に示すような形態が得られる。
次いで、紫外光(UV光)の照射により剥離可能な接着剤で、半導体基板10の第2面10B側に不図示のガラス板が貼り付けられる。このガラス板はWSS(Wafer SupportSystem)と呼ばれるものの一部であって、半導体基板10はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板10の第1面10Aに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これによって、図10に示すように、半導体基板10が薄くされるとともに、貫通電極12の一端部が、第1面10Aより露出する。
次に、図11に示すように、半導体基板10の第1面10A側にSAW素子50が形成される。SAW素子50を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、SAW素子50を形成する工程には、プラズマ等をSAW素子50に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、ニオブ酸リチウム(LiNbO)、タンタル酸リチウム(LiTaO)、ニオブ酸カリウム(KNbO)等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化シリコン(SiO)、窒化シリコン(Si)、窒化チタン(TiN)等が挙げられる。そして、形成されるSAW素子50は、第1面10A側に露出した貫通電極12の一端部と電気的に接続される。
次に、半導体基板10の第1面10A及び封止部材40の第3面40Aのうち少なくとも一方に、接着剤層30を形成するための接着剤が設けられる。接着剤層30としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層30を介して、半導体基板10の第1面10Aと封止部材40の第3面40Aとが対向するように、それら半導体基板10と封止部材40とが接合される。これによって、図12に示すような機能素子1が得られる。ここで、封止は、内部空間60を真空にする真空封止、内部空間60をN、Ar、He等の所定ガスで置換するガス置換封止等してもよい。なお、半導体基板10と封止部材40とを接合するとき、半導体基板10の第1面10Aの周縁部に沿って金属突起を設け、封止部材40の第3面40Aに、上記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介して半導体基板10と封止部材40とを接合するようにしてもよい。封止部材40にガラスを用いた場合には、封止後に、レーザー等によりSAWの周波数調整が可能となる。
次に、図13に示すように機能素子1を基板Pの配線P1にバンプ20を介して接続する。なお、配線P1には、予め機能素子1を設置する領域が形成されており、機能素子1は、配線P1の所定領域にバンプ20を介して接続される。具体的には、上記WSSを構成するガラス板を半導体基板10より剥離した後、半導体基板10の第2面10B側に設けられた第2配線19上あるいは配線P1の所定領域上に、例えば鉛フリー半田からなるバンプ20が搭載され、当該バンプ20を介して機能素子1と基板Pとが接続される。なお、バンプ20を設ける際には、半田ボールを第2配線19上あるいは配線P1の所定領域上に搭載する形態でもよいし、半田ペーストを第2配線19上あるいは配線P1の所定領域上に印刷する形態でもよい。
次に、図14に示すように、機能素子1と基板Pとの間の空間Kを囲うようにバンプ20の外側に封止樹脂3を形成する。具体的には、ディスペンサー等によって、機能素子1と基板Pとの間の空間Kを囲うようにバンプ20の外側に樹脂を塗布する。ここで、ディスペンサー等から塗布する樹脂の粘性及びチクソ性は、機能素子1と基板Pとの間の空間Kに樹脂が流れ込まないように適切に調整されている。なお、樹脂の粘性及びチクソ性は、樹脂に対する無機材料の含有量や、樹脂の組成比率等を調整することによって調整することができる。そして、ディスペンサー等によって塗布した樹脂が熱硬化性の樹脂である場合には、塗布した樹脂に対して熱量を加えることによって封止樹脂3が形成される。また、ディスペンサー等によって塗布した樹脂が光硬化性の樹脂である場合には、塗布したじゅしに対して光を照射することによって封止樹脂3が形成される。
次に、封止薄膜2を機能素子1が配置された基板P上に機能素子1を覆って形成する。具体的には、封止薄膜2を金属薄膜として形成する場合には、蒸着法、スパッタ法、CVD(chemical vapor deposition)法あるいはメッキ法等によって形成することができる。また、封止薄膜2を無機薄膜として形成する場合には、蒸着法、スパッタ法、CVD法あるいはウェット法(例えば、スピンコート法、ディップ法、スプレー法等)等によって形成することができる。
このような封止薄膜2を形成する工程は、機能素子1を覆うように封止用の樹脂部材を形成する工程と比較して低温で行うことができる。例えば、封止薄膜2の材料を溶媒に溶かし、この液体を塗布後、溶媒を自然乾燥によって蒸発させることによって、室温で封止薄膜2を形成することができる。このため、封止薄膜2を形成する工程において、機能素子1に熱的なダメージが与えられることを防止することができる。また、封止薄膜2の形成工程において各部材に熱が加わることを抑止でき、封止薄膜2の熱膨張係数と基板Pの熱膨張係数との差に起因して機能素子1に加わる応力をより低減させることが可能となる。これよって、例えば、SAW素子50の周波数変動等の特性変化が生じることを防止することが可能となる。
そして、以上の工程によって、図1及び図2に示す本実施形態の電子部品100が製造される。このようにして製造された電子部品100によれば、封止薄膜2によって、機能素子1と基板Pとの間の空間Kに外部からガスが侵入することを、より確実に防止することが可能となる。また、上述のように、封止薄膜2の熱膨張係数と基板Pの熱膨張係数との差に起因して機能素子1に加わる応力をより低減させることが可能となる。したがって、本実施形態の電子部品100の製造方法によれば、より信頼性に優れた電子部品を製造することが可能となる。
(第2実施形態)
次に、本発明の第2実施形態について説明する。なお、本第2実施形態の説明において、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
図15は、本第2実施形態の電子部品200の断面図である。この図に示すように、本第2実施形態の電子部品200は、SAW素子50が、半導体基板10の第1面10A上に形成されておらず、その第1面10Aと対向する封止部材40の第3面40A上に、第1面10Aとは離れて設けられている。本実施形態においては、半導体基板10とは別の部材にSAWを設けることにより、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材40は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材40の第3面40A上に予めSAW素子50を形成しておき、その後、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、封止部材40の第3面40A上に形成されたSAW素子50の端子51とが電気的に接続されるように、半導体基板10と封止部材40とが接着剤層30を介して接合される。貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。
(第3実施形態)
次に、本発明の第3実施形態について説明する。なお、本第3実施形態の説明においても、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
図16は、本第3実施形態の電子部品300の断面図である。この図に示すように、本第3実施形態の電子部品300は、半導体基板10の第1面10Aと封止部材40との間に設けられた第2基板80に、SAW素子50が設けられている。本実施形態においても、半導体基板10とは別の部材にSAWを設けることにより、上記第2実施形態と同様に、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。SAW素子50は、第2基板80のうち、半導体基板10の第1面10Aに対向する面80Aに設けられる。第2基板80は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。
そして、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、第2基板80の面80A上に形成されたSAW素子50の端子51とが電気的に接続される。本実施形態においても、貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。
あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。その後、半導体基板10と封止部材40とが接着剤層30を介して接合され、半導体基板10と封止部材40と接着剤層30とで囲まれた内部空間60に、SAW素子50を有する第2基板80が配置される。
(第4実施形態)
次に、本発明の第4実施形態について説明する。なお、本第4実施形態の説明においても、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
図17は、本第4実施形態の電子部品400の概略構成を示す模式図である。この図に示すように、本第4実施形態の電子部品400においては、機能素子1と基板Pとの間の空間Kがアンダーフィル樹脂401によって充填されている。
このような構造を有する本実施形態の電子部品400においても、封止薄膜2によって、外部の水蒸気(ガス)がアンダーフィル樹脂401に吸湿され、アンダーフィル樹脂401内において拡散して機能素子1に到達することを防止することができる。したがって、本第4実施形態の電子部品400も、上記第1実施形態の電子部品100同様に、信頼性の高い電子部品となる。
(第5実施形態)
次に、本発明の第5実施形態として、上記第1〜第4いずれかの実施形態の電子部品100〜400を備える電子機器について説明する。
図18は、本実施形態の電子機器の一例を示す図であって、携帯電話500を示す図である。そして、本実施形態の電子機器である携帯電話500は、上記第1〜第4いずれかの実施形態の電子部品100〜400を備えるものであるため、信頼性に優れたものとなる。
以上、添付図面を参照しながら本発明に係る電子部品及びその製造方法、並びに電子機器の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記第1〜第4実施形態においては、本発明の機能素子1が、SAW素子50を備えるものについて説明した。しかしながら、本発明は、これに限定されるものではなく、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等を備える機能素子であってもよい。
また、例えば、上記実施形態の電子部品における封止薄膜2を遮光性を有する材料によって形成することによって、光照射による機能素子1の誤動作を防止することも可能となる。
また、例えば、上記実施形態の電子部品における封止薄膜2を、異なる材料から形成される多層膜として形成しても良い。
また、上記実施形態の電子部品においては、本発明における一方の基板を基板P、他方の基板を機能素子1として説明した。しかしながら、本発明は、これに限定されるものではなく、本発明における一方の基板を半導体基板10、他方の基板を封止部材40、機能素子をSAW素子50に対応付けることも可能である。そして、この場合においては、封止薄膜2によって、内部空間60内の環境を維持することができる。
1……機能素子(他方の基板)、2……封止薄膜、10B……第2面(能動面)、20……バンプ、P……基板(一方の基板)、100〜400……電子部品、500……電子機器

Claims (8)

  1. 一方の基板と、
    前記一方の基板上に設けられており、半導体基板と、前記半導体基板を貫通する貫通電極と、前記半導体基板に接着された封止部材と、を含む他方の基板と、
    前記一方の基板上に設けられており、前記他方の基板を覆う封止薄膜と、
    を備え、
    前記半導体基板は、水晶振動子が設けられた第1面と、集積回路が形成された第2面と、を有し、
    前記貫通電極は、前記第1面に設けられた前記水晶振動子と前記第2面に設けられた集積回路とを電気的に接続しており、
    前記水晶振動子は、前記半導体基板と前記封止部材との間の第1空間に封止されており、
    前記第2面は、前記一方の基板と前記他方の基板との間の第2空間に封止されていることを特徴とする電子部品。
  2. 前記封止部材は、ガラス基板であることを特徴とする請求項1に記載の電子部品。
  3. 前記封止薄膜は、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
  4. 前記封止薄膜は、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
  5. 前記封止薄膜は、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
  6. 前記封止薄膜は、有機薄膜と無機薄膜との積層体であることを特徴とする請求項1又は2に記載の電子部品。
  7. 前記他方の基板は、前記半導体基板と前記封止部材とを接着する接着剤層を有し、
    前記第1空間は、前記半導体基板と、前記封止部材と、前記接着剤層と、によって形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の電子部品。
  8. 前記一方の基板と前記他方の基板との間に封止樹脂を有し、
    前記第2空間は、前記一方の基板と、前記他方の基板と、前記封止樹脂と、によって形成されていることを特徴とする請求項1乃至7のいずれか一項に記載の電子部品。

JP2010101480A 2010-04-26 2010-04-26 電子部品 Active JP4900498B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010101480A JP4900498B2 (ja) 2010-04-26 2010-04-26 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101480A JP4900498B2 (ja) 2010-04-26 2010-04-26 電子部品

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005048499A Division JP4534794B2 (ja) 2005-02-24 2005-02-24 電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010155026A Division JP2010273362A (ja) 2010-07-07 2010-07-07 電子部品

Publications (2)

Publication Number Publication Date
JP2010199608A JP2010199608A (ja) 2010-09-09
JP4900498B2 true JP4900498B2 (ja) 2012-03-21

Family

ID=42823934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101480A Active JP4900498B2 (ja) 2010-04-26 2010-04-26 電子部品

Country Status (1)

Country Link
JP (1) JP4900498B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JP3141020B2 (ja) * 1999-07-19 2001-03-05 株式会社東芝 半導体装置の製造方法及び半導体装置
JP3645810B2 (ja) * 2000-12-27 2005-05-11 京セラ株式会社 電子部品装置
JP2002261177A (ja) * 2001-02-27 2002-09-13 Nec Corp 高周波装置
JP2003101383A (ja) * 2001-07-16 2003-04-04 Toshiba Corp 弾性表面波装置及び電子部品装置
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP4534794B2 (ja) * 2005-02-24 2010-09-01 セイコーエプソン株式会社 電子部品

Also Published As

Publication number Publication date
JP2010199608A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US7913367B2 (en) Method of manufacturing a piezoelectric component
JP4572759B2 (ja) 半導体装置及び電子機器
US7679153B2 (en) Sealed surface acoustic wave element package
JP4900498B2 (ja) 電子部品
US20060278983A1 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
JP2006324894A (ja) 表面弾性波デバイスおよびその製造方法
JP2012182604A (ja) 弾性波フィルタ部品
JP2006352430A (ja) 圧電デバイスとその製造方法
JP4534794B2 (ja) 電子部品
JP2008153957A (ja) 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器
JP5170282B2 (ja) 電子部品の製造方法
US11367677B2 (en) Electronic component module
JP4802681B2 (ja) 電子部品及びその製造方法、並びに電子機器
JP4706399B2 (ja) 発振器及び電子機器
JP4661885B2 (ja) 電子部品及びその製造方法、並びに電子機器
JP2010273362A (ja) 電子部品
JP5569473B2 (ja) 電子部品、回路基板及び電子機器
JP5773027B2 (ja) 電子部品及び電子機器
JP5516511B2 (ja) 電子部品、回路基板及び電子機器
JP2009088864A (ja) 圧電発振器
JP2009088865A (ja) 圧電発振器
JP2008131437A (ja) 電歪装置及び電子機器
JP2013258676A (ja) 弾性波デバイス及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

R150 Certificate of patent or registration of utility model

Ref document number: 4900498

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250