JP4900498B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP4900498B2 JP4900498B2 JP2010101480A JP2010101480A JP4900498B2 JP 4900498 B2 JP4900498 B2 JP 4900498B2 JP 2010101480 A JP2010101480 A JP 2010101480A JP 2010101480 A JP2010101480 A JP 2010101480A JP 4900498 B2 JP4900498 B2 JP 4900498B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- electronic component
- sealing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
例えば、特許文献1や特許文献2には、機能素子と基板との間を樹脂や半田によって封止、この樹脂によって封止空間内の環境の維持を試みている。
近年は、弾性表面波素子を備える機能素子を用いた電子部品が使用されており、このような弾性表面波素子を備える機能素子を用いた電子部品においては、特に、機能素子に加わる応力によって誤動作を生じる恐れがある。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
このような構成を採用することによって、封止薄膜を形成する際に、細かな位置決めを行う必要がなくなるため、容易に封止薄膜を形成することが可能となる。
具体的には、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなる金属薄膜を用いることができる。
具体的には、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
なお、封止薄膜を樹脂によって形成する場合には、他の部材の少なくとも転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく、封止薄膜を形成することが可能となる。
具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いることができる。
本発明の電子部品によれば、機能素子に加わる応力を低減させることが可能となるため、このような本発明の電子部品を備える本発明の電子機器は、信頼性に優れたものとなる。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
図1は、本第1実施形態の電子部品100の概略構成を示した模式図である。この図に示すように、本実施形態の電子部品100は、基板P(一方の基板)上にバンプ20を介して接続される機能素子1を備えて構成されている。また、本実施形態の電子部品100は、機能素子1が配置された基板P上に機能素子1を覆って形成される封止薄膜2を備えている。
この図に示すように、機能素子1は、シリコン基板からなる半導体基板10と、半導体基板10の第1面10A側に設けられた弾性表面波素子(以下、SAW(Surface Acoustic Wave)素子と称する)50と、第1面10Aとその第1面10Aとは反対側の第2面10Bとを貫通する貫通電極12とを備えている。SAW素子50は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板10の第1面10Aに形成されている。また、不図示ではあるが、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されおり、半導体基板10の第2面10Bが能動面として構成されている。そして、貫通電極12の一端部が、第1面10Aに設けられたSAW素子50と電気的に接続されているとともに、貫通電極12の他端部が、第2面10Bに設けられた上記集積回路と電極15を介して電気的に接続されている。したがって、半導体基板10の第1面10A上に設けられたSAW素子50と、半導体基板10の第2面10B上に設けられた集積回路とが貫通電極12を介して電気的に接続されている。また、貫通電極12と半導体基板10との間には絶縁膜13が設けられており、貫通電極12と半導体基板10とは電気的に絶縁されている。
すなわち、本実施形態の電子部品100においては、機能素子1が本発明の他方の基板としての機能も有しており、機能素子1と基板Pとによって封止空間である空間Kが形成されている。そして、機能素子1が能動面である第2面10Bを基板P側に向けて配置されることによって、第2面10Bが空間K内に配置されている。
また、基板Pは、配線パターンを備えている。そして、この配線パターンと機能素子1とがバンプ20を介して電気的に接続されている。なお、基板Pとしては、樹脂に配線パターンが形成されたプリント配線基板、配線パターンが形成されたシリコン基板あるいは配線パターンが形成されたガラス基板等を用いることができる。
なお、封止樹脂3としては、周知の封止用の樹脂を用いることができ、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
そして、このような封止薄膜2は、非常に薄い膜であるため、封止薄膜2の熱膨張係数と基板Pの膨張係数とに差がある場合であっても、封止薄膜2の熱膨張係数と基板Pの熱膨張係数との差に起因し、機能素子1に加わる応力を極力低減させることが可能となる。
したがって、本実施形態の電子部品100によれば、機能素子1と基板Pとの間の空間K内の環境を維持することができるとともに、機能素子1に加わる応力を低減させることができ、電子部品100の正常な動作をより確保することが可能となる。
また、封止薄膜2として、有機薄膜と無機薄膜との積層体を用いることも可能である。
第1絶縁層14は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)等で形成することができる。あるいは、第1絶縁層14は、酸化シリコン(SiO2)、窒化シリコン(SiN)等、絶縁性があれば他のもので形成されてもよい。
そして、エッチング処理が行われ、図中、右側の電極15を覆う第1絶縁層14の一部が除去されて開口部が形成される。次に、上記開口部を形成した第1絶縁層14上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極15のうち、図中、右側の電極15の一部が開口される。更に、その開口に対応する下地層11、及び半導体基板10を一部がエッチングにより除去される。これによって、図4に示すように、半導体基板10の第2面10B側の一部に孔部12Hが形成される。
これによって、図10に示すように、半導体基板10が薄くされるとともに、貫通電極12の一端部が、第1面10Aより露出する。
このような封止薄膜2を形成する工程は、機能素子1を覆うように封止用の樹脂部材を形成する工程と比較して低温で行うことができる。例えば、封止薄膜2の材料を溶媒に溶かし、この液体を塗布後、溶媒を自然乾燥によって蒸発させることによって、室温で封止薄膜2を形成することができる。このため、封止薄膜2を形成する工程において、機能素子1に熱的なダメージが与えられることを防止することができる。また、封止薄膜2の形成工程において各部材に熱が加わることを抑止でき、封止薄膜2の熱膨張係数と基板Pの熱膨張係数との差に起因して機能素子1に加わる応力をより低減させることが可能となる。これよって、例えば、SAW素子50の周波数変動等の特性変化が生じることを防止することが可能となる。
次に、本発明の第2実施形態について説明する。なお、本第2実施形態の説明において、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
次に、本発明の第3実施形態について説明する。なお、本第3実施形態の説明においても、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
そして、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、第2基板80の面80A上に形成されたSAW素子50の端子51とが電気的に接続される。本実施形態においても、貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。
あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。その後、半導体基板10と封止部材40とが接着剤層30を介して接合され、半導体基板10と封止部材40と接着剤層30とで囲まれた内部空間60に、SAW素子50を有する第2基板80が配置される。
次に、本発明の第4実施形態について説明する。なお、本第4実施形態の説明においても、上記第1実施形態と同様の部分については、その説明を省略あるいは簡略化する。
次に、本発明の第5実施形態として、上記第1〜第4いずれかの実施形態の電子部品100〜400を備える電子機器について説明する。
Claims (8)
- 一方の基板と、
前記一方の基板上に設けられており、半導体基板と、前記半導体基板を貫通する貫通電極と、前記半導体基板に接着された封止部材と、を含む他方の基板と、
前記一方の基板上に設けられており、前記他方の基板を覆う封止薄膜と、
を備え、
前記半導体基板は、水晶振動子が設けられた第1面と、集積回路が形成された第2面と、を有し、
前記貫通電極は、前記第1面に設けられた前記水晶振動子と前記第2面に設けられた集積回路とを電気的に接続しており、
前記水晶振動子は、前記半導体基板と前記封止部材との間の第1空間に封止されており、
前記第2面は、前記一方の基板と前記他方の基板との間の第2空間に封止されていることを特徴とする電子部品。 - 前記封止部材は、ガラス基板であることを特徴とする請求項1に記載の電子部品。
- 前記封止薄膜は、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
- 前記封止薄膜は、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
- 前記封止薄膜は、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなることを特徴とする請求項1又は2に記載の電子部品。
- 前記封止薄膜は、有機薄膜と無機薄膜との積層体であることを特徴とする請求項1又は2に記載の電子部品。
- 前記他方の基板は、前記半導体基板と前記封止部材とを接着する接着剤層を有し、
前記第1空間は、前記半導体基板と、前記封止部材と、前記接着剤層と、によって形成されていることを特徴とする請求項1乃至6のいずれか一項に記載の電子部品。 - 前記一方の基板と前記他方の基板との間に封止樹脂を有し、
前記第2空間は、前記一方の基板と、前記他方の基板と、前記封止樹脂と、によって形成されていることを特徴とする請求項1乃至7のいずれか一項に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010101480A JP4900498B2 (ja) | 2010-04-26 | 2010-04-26 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010101480A JP4900498B2 (ja) | 2010-04-26 | 2010-04-26 | 電子部品 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005048499A Division JP4534794B2 (ja) | 2005-02-24 | 2005-02-24 | 電子部品 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010155026A Division JP2010273362A (ja) | 2010-07-07 | 2010-07-07 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199608A JP2010199608A (ja) | 2010-09-09 |
JP4900498B2 true JP4900498B2 (ja) | 2012-03-21 |
Family
ID=42823934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010101480A Active JP4900498B2 (ja) | 2010-04-26 | 2010-04-26 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4900498B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3982876B2 (ja) * | 1997-06-30 | 2007-09-26 | 沖電気工業株式会社 | 弾性表面波装置 |
JP3141020B2 (ja) * | 1999-07-19 | 2001-03-05 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
JP3645810B2 (ja) * | 2000-12-27 | 2005-05-11 | 京セラ株式会社 | 電子部品装置 |
JP2002261177A (ja) * | 2001-02-27 | 2002-09-13 | Nec Corp | 高周波装置 |
JP2003101383A (ja) * | 2001-07-16 | 2003-04-04 | Toshiba Corp | 弾性表面波装置及び電子部品装置 |
DE10136743B4 (de) * | 2001-07-27 | 2013-02-14 | Epcos Ag | Verfahren zur hermetischen Verkapselung eines Bauelementes |
DE10238523B4 (de) * | 2002-08-22 | 2014-10-02 | Epcos Ag | Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung |
JP4534794B2 (ja) * | 2005-02-24 | 2010-09-01 | セイコーエプソン株式会社 | 電子部品 |
-
2010
- 2010-04-26 JP JP2010101480A patent/JP4900498B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010199608A (ja) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100730854B1 (ko) | 전자 부품의 제조 방법, 전자 부품, 및 전자 기기 | |
US7913367B2 (en) | Method of manufacturing a piezoelectric component | |
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
US7679153B2 (en) | Sealed surface acoustic wave element package | |
JP4900498B2 (ja) | 電子部品 | |
US20060278983A1 (en) | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus | |
JP2006324894A (ja) | 表面弾性波デバイスおよびその製造方法 | |
JP2012182604A (ja) | 弾性波フィルタ部品 | |
JP2006352430A (ja) | 圧電デバイスとその製造方法 | |
JP4534794B2 (ja) | 電子部品 | |
JP2008153957A (ja) | 中空封止素子、その製造方法ならびに中空封止素子を用いた移動通信機器 | |
JP5170282B2 (ja) | 電子部品の製造方法 | |
US11367677B2 (en) | Electronic component module | |
JP4802681B2 (ja) | 電子部品及びその製造方法、並びに電子機器 | |
JP4706399B2 (ja) | 発振器及び電子機器 | |
JP4661885B2 (ja) | 電子部品及びその製造方法、並びに電子機器 | |
JP2010273362A (ja) | 電子部品 | |
JP5569473B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP5773027B2 (ja) | 電子部品及び電子機器 | |
JP5516511B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP2009088864A (ja) | 圧電発振器 | |
JP2009088865A (ja) | 圧電発振器 | |
JP2008131437A (ja) | 電歪装置及び電子機器 | |
JP2013258676A (ja) | 弾性波デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4900498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |