JP2002261177A - 高周波装置 - Google Patents
高周波装置Info
- Publication number
- JP2002261177A JP2002261177A JP2001052606A JP2001052606A JP2002261177A JP 2002261177 A JP2002261177 A JP 2002261177A JP 2001052606 A JP2001052606 A JP 2001052606A JP 2001052606 A JP2001052606 A JP 2001052606A JP 2002261177 A JP2002261177 A JP 2002261177A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- semiconductor device
- frequency
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】弾性表面波素子のような機能デバイスの機能素
子部に封止樹脂が侵入しない構造の高周波装置を得る。 【解決手段】弾性表面波素子２が第1誘電体層７と第２
誘電体層８の2層構造の誘電体基板１の内部配線層であ
る第２配線層５にフリップ実装できるように、第１誘電
体層７の1部がくり抜かれており、このくりぬき部の第
２配線層５に弾性表面波素子２をバンプ９を介してフリ
ップ実装し、機能素子部１１が中空となるようにくり抜
き部に樹脂３を埋めこみ封止したことを特徴とする。第
１配線層４と第２配線層５はスルーホール１０を介して
接続されている。
子部に封止樹脂が侵入しない構造の高周波装置を得る。 【解決手段】弾性表面波素子２が第1誘電体層７と第２
誘電体層８の2層構造の誘電体基板１の内部配線層であ
る第２配線層５にフリップ実装できるように、第１誘電
体層７の1部がくり抜かれており、このくりぬき部の第
２配線層５に弾性表面波素子２をバンプ９を介してフリ
ップ実装し、機能素子部１１が中空となるようにくり抜
き部に樹脂３を埋めこみ封止したことを特徴とする。第
１配線層４と第２配線層５はスルーホール１０を介して
接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波装置に関
し、特に弾性表面波素子や高周波用の半導体デバイスを
それらの性能を劣化させないように封止した高周波装置
の構造に関する。
し、特に弾性表面波素子や高周波用の半導体デバイスを
それらの性能を劣化させないように封止した高周波装置
の構造に関する。
【０００２】
【従来の技術】弾性表面波素子（ＳＡＷ）のような圧電
デバイスの機能素子部に樹脂が接触すると性能が落ちる
ことが知られており、また、高周波用の半導体デバイ
ス、例えば、衛生放送用のＧａＡｓ ＦＥＴやＨＥＭＴ
などの低雑音トランジスタでもデバイスの表面が樹脂で
覆われると増幅性能及び雑音性能が落ちることが知られ
ている。このため、このような機能デバイスを樹脂封止
する際には、封止構造について十分注意しておこなわな
ければならない。
デバイスの機能素子部に樹脂が接触すると性能が落ちる
ことが知られており、また、高周波用の半導体デバイ
ス、例えば、衛生放送用のＧａＡｓ ＦＥＴやＨＥＭＴ
などの低雑音トランジスタでもデバイスの表面が樹脂で
覆われると増幅性能及び雑音性能が落ちることが知られ
ている。このため、このような機能デバイスを樹脂封止
する際には、封止構造について十分注意しておこなわな
ければならない。
【０００３】従来技術として、例えば特開平１１−１５
０４４０号公報（従来技術１）には、図３に示すよう
に、弾性表面波素子３２のバンプ３４の接続部の外周を
封止樹脂３６で覆い、機能素子部である櫛形電極３３の
部分を中空に保った状態で防水樹脂３７を塗布する構造
が記載されている。しかし、この場合外周部の封止樹脂
３６が中空部に染み込んでしまうという問題があり安定
して中空を得られなかった。
０４４０号公報（従来技術１）には、図３に示すよう
に、弾性表面波素子３２のバンプ３４の接続部の外周を
封止樹脂３６で覆い、機能素子部である櫛形電極３３の
部分を中空に保った状態で防水樹脂３７を塗布する構造
が記載されている。しかし、この場合外周部の封止樹脂
３６が中空部に染み込んでしまうという問題があり安定
して中空を得られなかった。
【０００４】また、特開平１１−１７４９０号公報（従
来技術２）の弾性表面波素子の実装構造では、図４に示
すように弾性表面波素子４２の外周をフイルム４５で覆
いその上をさらに封止樹脂４６で覆っている。
来技術２）の弾性表面波素子の実装構造では、図４に示
すように弾性表面波素子４２の外周をフイルム４５で覆
いその上をさらに封止樹脂４６で覆っている。
【０００５】また、特開平９−１６２３２０号公報（従
来技術３）には、コア基板の表面に配線パターンを形成
し、これらの上部に半導体チップを搭載する凹部を残す
ように絶縁層と薄膜配線パターンとを積層し、前記凹部
に半導体チップをバンプを介してコア基板の配線パター
ンにフリップチップ実装した半導体装置が記載されてい
る。なお、凹部の上部は蓋体で封止するか、凹部に樹脂
を充填して封止している。
来技術３）には、コア基板の表面に配線パターンを形成
し、これらの上部に半導体チップを搭載する凹部を残す
ように絶縁層と薄膜配線パターンとを積層し、前記凹部
に半導体チップをバンプを介してコア基板の配線パター
ンにフリップチップ実装した半導体装置が記載されてい
る。なお、凹部の上部は蓋体で封止するか、凹部に樹脂
を充填して封止している。
【０００６】特開平１０−２４２３８０号公報（従来技
術４）には、凹部を有する素子搭載基板の凹部内に第１
のペレットを搭載し、凹部の上部を覆うように第２のペ
レットを搭載し、周辺部を樹脂で封止した構造の半導体
装置が記載されている。
術４）には、凹部を有する素子搭載基板の凹部内に第１
のペレットを搭載し、凹部の上部を覆うように第２のペ
レットを搭載し、周辺部を樹脂で封止した構造の半導体
装置が記載されている。
【０００７】また、特開２０００−２５２７８７号公報
（従来技術５）には、フエイスダウンボンディング方式
で接続された弾性表面波装置が記載されている。すなわ
ち、支持基材に設けられた凹部の底面に導体パターンが
形成されており、この導体パターンに弾性表面波素子が
バンプを介してフリップチップ実装されている。そして
支持基材の凹部は蓋体で封止されており、前記導体パタ
ンは、支持基材の外周面に配設された外部接続端子とビ
アホールなどの導電路を介して導通がとられている。
（従来技術５）には、フエイスダウンボンディング方式
で接続された弾性表面波装置が記載されている。すなわ
ち、支持基材に設けられた凹部の底面に導体パターンが
形成されており、この導体パターンに弾性表面波素子が
バンプを介してフリップチップ実装されている。そして
支持基材の凹部は蓋体で封止されており、前記導体パタ
ンは、支持基材の外周面に配設された外部接続端子とビ
アホールなどの導電路を介して導通がとられている。
【０００８】
【発明が解決しようとする課題】ＳＡＷのような弾性表
面波素子は機能素子部に樹脂等が接触すると弾性波の伝
達が阻害されるため著しく特性が劣化する。従って、樹
脂封入する際にいかに機能素子部を中空状態にするかが
重要である。しかしながら、従来技術１では樹脂の染み
出しがどうしても生じてしまい機能素子部に樹脂が付着
することを完全に防ぐことができない。一方、従来技術
２ではフイルムを貼るなどの手間がかかって生産性が悪
い。そしてどちらも圧力が加わるトランスファーモール
ドをしようとすると中空部を作っている壁が弱いため中
空部に樹脂が入り込んでしまう。従ってトランスファー
モールドができないという欠点がある。さらに、ＳＡＷ
以外の部品を備えた高周波装置とする場合は、ＳＡＷの
周りの樹脂から離れた所に部品を実装しなくてはならな
いので装置の大きさが大きくなるという欠点があった。
このような欠点を生じる理由は、従来の構造が、中空部
をつくる壁がトランスファーモールドをしてもやぶれな
いような硬い壁になっていないことと、中空部を作るた
めにＳＡＷよりも大きい面積が必要なためである。
面波素子は機能素子部に樹脂等が接触すると弾性波の伝
達が阻害されるため著しく特性が劣化する。従って、樹
脂封入する際にいかに機能素子部を中空状態にするかが
重要である。しかしながら、従来技術１では樹脂の染み
出しがどうしても生じてしまい機能素子部に樹脂が付着
することを完全に防ぐことができない。一方、従来技術
２ではフイルムを貼るなどの手間がかかって生産性が悪
い。そしてどちらも圧力が加わるトランスファーモール
ドをしようとすると中空部を作っている壁が弱いため中
空部に樹脂が入り込んでしまう。従ってトランスファー
モールドができないという欠点がある。さらに、ＳＡＷ
以外の部品を備えた高周波装置とする場合は、ＳＡＷの
周りの樹脂から離れた所に部品を実装しなくてはならな
いので装置の大きさが大きくなるという欠点があった。
このような欠点を生じる理由は、従来の構造が、中空部
をつくる壁がトランスファーモールドをしてもやぶれな
いような硬い壁になっていないことと、中空部を作るた
めにＳＡＷよりも大きい面積が必要なためである。
【０００９】また、従来技術３は、配線パターンを形成
したコア基板の上部に半導体チップを搭載する凹部を残
すように絶縁層と薄膜配線パターンとを積層している
が、薄膜配線パターンとコア基板表面の配線パターンと
を接続するため絶縁層や薄膜配線パターンの構造が複雑
となり、製作が困難であるという欠点がある。
したコア基板の上部に半導体チップを搭載する凹部を残
すように絶縁層と薄膜配線パターンとを積層している
が、薄膜配線パターンとコア基板表面の配線パターンと
を接続するため絶縁層や薄膜配線パターンの構造が複雑
となり、製作が困難であるという欠点がある。
【００１０】従来技術４は、半導体装置の素子搭載基板
に半導体ペレットを高密度に実装するため、第１のペレ
ットを基板の凹部に搭載し、第２のペレットを凹部を覆
うように第１のペレットに重ねて設けるというものであ
り、本発明のように機能デバイスの機能素子部に樹脂の
侵入をさける封止構造とは全く異なっている。
に半導体ペレットを高密度に実装するため、第１のペレ
ットを基板の凹部に搭載し、第２のペレットを凹部を覆
うように第１のペレットに重ねて設けるというものであ
り、本発明のように機能デバイスの機能素子部に樹脂の
侵入をさける封止構造とは全く異なっている。
【００１１】従来技術５は、箱状支持基材の凹部に弾性
表面波素子をフエイスダウン実装しているが、支持基材
は一体形成され凹部は蓋体で封止されており、本発明の
ように多層基板を用い内部配線パターンにフリップ実装
し、凹部に樹脂を埋め込むものとは構成が全く異なって
いる。
表面波素子をフエイスダウン実装しているが、支持基材
は一体形成され凹部は蓋体で封止されており、本発明の
ように多層基板を用い内部配線パターンにフリップ実装
し、凹部に樹脂を埋め込むものとは構成が全く異なって
いる。
【００１２】したがって、本発明の目的は、弾性表面波
素子や高周波半導体素子などの機能デバイスの封止の際
に、簡単な構造で製造が容易で、樹脂が機能素子部に侵
入しない封止構造を有する高周波装置を提供することで
ある。
素子や高周波半導体素子などの機能デバイスの封止の際
に、簡単な構造で製造が容易で、樹脂が機能素子部に侵
入しない封止構造を有する高周波装置を提供することで
ある。
【００１３】
【課題を解決するための手段】本発明によれば、半導体
デバイスあるいは圧電デバイスが多層構造の基板の内部
配線パターンにフリップ実装されるように、半導体デバ
イスあるいは圧電デバイスを実装する基板のエリアがく
りぬかれており、このくりぬき部の内部に半導体デバイ
スあるいは圧電デバイスがその機能素子部が中空構造と
なるように樹脂で埋められて実装されている高周波装置
が得られる。前記半導体デバイスあるいは圧電デバイス
は、前記基板の内部配線パターンにバンプを介して電気
的に接続されている。前記半導体デバイスは、高周波用
ＧａＡｓＦＥＴあるいはＨＥＭＴであり、前記圧電デバ
イスは、弾性表面波素子であることを特徴とする。な
お、半導体デバイスあるいは圧電デバイスが実装された
基板全体をモールド封止してもよい。
デバイスあるいは圧電デバイスが多層構造の基板の内部
配線パターンにフリップ実装されるように、半導体デバ
イスあるいは圧電デバイスを実装する基板のエリアがく
りぬかれており、このくりぬき部の内部に半導体デバイ
スあるいは圧電デバイスがその機能素子部が中空構造と
なるように樹脂で埋められて実装されている高周波装置
が得られる。前記半導体デバイスあるいは圧電デバイス
は、前記基板の内部配線パターンにバンプを介して電気
的に接続されている。前記半導体デバイスは、高周波用
ＧａＡｓＦＥＴあるいはＨＥＭＴであり、前記圧電デバ
イスは、弾性表面波素子であることを特徴とする。な
お、半導体デバイスあるいは圧電デバイスが実装された
基板全体をモールド封止してもよい。
【００１４】また、本発明によれば、半導体デバイスあ
るいは圧電デバイスが多層構造の基板の内部配線パター
ンにフリップ実装されるように、半導体デバイスあるい
は圧電デバイスを実装する基板のエリアがくりぬかれて
おり、このくりぬき部の内部に半導体デバイスあるいは
圧電デバイスがその機能素子部が中空構造となるように
樹脂で埋められて実装されており、かつ多層構造の基板
の外部配線パターンには受動部品が搭載されている高周
波装置が得られる。前記外部配線パターンと内部配線パ
ターンは、スルーホールを介して接続されている。な
お、前記受動部品は、抵抗、コンデンサ、インダクタ等
である。なお、半導体デバイスあるいは圧電デバイスが
実装され、かつ受動部品が実装された基板全体をモール
ド封止してもよい。
るいは圧電デバイスが多層構造の基板の内部配線パター
ンにフリップ実装されるように、半導体デバイスあるい
は圧電デバイスを実装する基板のエリアがくりぬかれて
おり、このくりぬき部の内部に半導体デバイスあるいは
圧電デバイスがその機能素子部が中空構造となるように
樹脂で埋められて実装されており、かつ多層構造の基板
の外部配線パターンには受動部品が搭載されている高周
波装置が得られる。前記外部配線パターンと内部配線パ
ターンは、スルーホールを介して接続されている。な
お、前記受動部品は、抵抗、コンデンサ、インダクタ等
である。なお、半導体デバイスあるいは圧電デバイスが
実装され、かつ受動部品が実装された基板全体をモール
ド封止してもよい。
【００１５】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。図１は、本発明の第１の実施の形
態を示す断面図である。図１に示すように、第１誘電体
層７と第２誘電体層８の２層構造の誘電体基板１を有
し、第1配線層４と第2配線層５に挟まれた第１誘電体層
7の一部がくりぬかられ、くりぬき部分に弾性表面波素
子（ＳＡＷ）２がバンプ９により内部配線層である第2
配線層５にフリップチップ実装されており、第2配線層
５と第1配線層４はスルーホール10によって接続されて
いる。くりぬき部分の寸法はＳＡＷが実装できる最小寸
法となっており、くりぬき部分とＳＡＷ２の間隙は狭く
なっている。くりぬき部分には樹脂３が埋められている
が、ＳＡＷ２の機能素子部１１には樹脂が入らず、中空
構造となっている。なお、図１には２層構造の誘電体基
板を示したが、３層以上の誘電体基板であってもよい。
また、上記説明では誘電体基板を用いた例を示したが、
誘電体基板に限らずエポキシ系樹脂やセラミック系材料
など他の材料を用いることもできる。
して詳細に説明する。図１は、本発明の第１の実施の形
態を示す断面図である。図１に示すように、第１誘電体
層７と第２誘電体層８の２層構造の誘電体基板１を有
し、第1配線層４と第2配線層５に挟まれた第１誘電体層
7の一部がくりぬかられ、くりぬき部分に弾性表面波素
子（ＳＡＷ）２がバンプ９により内部配線層である第2
配線層５にフリップチップ実装されており、第2配線層
５と第1配線層４はスルーホール10によって接続されて
いる。くりぬき部分の寸法はＳＡＷが実装できる最小寸
法となっており、くりぬき部分とＳＡＷ２の間隙は狭く
なっている。くりぬき部分には樹脂３が埋められている
が、ＳＡＷ２の機能素子部１１には樹脂が入らず、中空
構造となっている。なお、図１には２層構造の誘電体基
板を示したが、３層以上の誘電体基板であってもよい。
また、上記説明では誘電体基板を用いた例を示したが、
誘電体基板に限らずエポキシ系樹脂やセラミック系材料
など他の材料を用いることもできる。
【００１６】このように本実施の形態によれば、多層誘
電体基板の一部が中空部を形成する壁となっており、Ｓ
ＡＷを実装したくりぬき部の樹脂封止において横から樹
脂が侵入する経路が無いため、完全にＳＡＷの機能素子
部を中空状態にすることができる。
電体基板の一部が中空部を形成する壁となっており、Ｓ
ＡＷを実装したくりぬき部の樹脂封止において横から樹
脂が侵入する経路が無いため、完全にＳＡＷの機能素子
部を中空状態にすることができる。
【００１７】図２は、本発明の第２の実施の形態を示す
断面図である。この実施の形態は、第１の実施の形態で
示したような弾性表面波素子を実装した誘電体基板の全
体をモールド樹脂１３で封止した高周波装置であり、図
２ではその一部分を示している。本実施の形態では、誘
電体基板をくりぬいて、くりぬき部に弾性表面波素子を
実装しているので、中空部を形成する壁が強固であるた
め圧力が加わるトランスファーモールドを行っても中空
部に樹脂が侵入することが無く完全に機能素子部を中空
状態にすることができる。
断面図である。この実施の形態は、第１の実施の形態で
示したような弾性表面波素子を実装した誘電体基板の全
体をモールド樹脂１３で封止した高周波装置であり、図
２ではその一部分を示している。本実施の形態では、誘
電体基板をくりぬいて、くりぬき部に弾性表面波素子を
実装しているので、中空部を形成する壁が強固であるた
め圧力が加わるトランスファーモールドを行っても中空
部に樹脂が侵入することが無く完全に機能素子部を中空
状態にすることができる。
【００１８】図３は、本発明の第３の実施形態を示す断
面図である。この実施の形態は、図３に示すように、第
１誘電体層７と第２誘電体層８の２層構造の誘電体基板
１を有し、第1配線層４と第2配線層５に挟まれた第１誘
電体層7の一部がくりぬかられ、くりぬき部分に弾性表
面波素子（ＳＡＷ）２がバンプ９により内部配線層であ
る第2配線層５にフリップチップ実装されており、第2配
線層５と第1配線層４はスルーホール10によって接続さ
れている。くりぬき部分の寸法はＳＡＷが実装できる最
小寸法となっており、くりぬき部分とＳＡＷ２の間隙は
狭くなっている。くりぬき部分には樹脂３が埋められて
いるが、ＳＡＷ２の機能素子部１１には樹脂が入らず、
中空構造となっている。そしてＳＡＷ２の近傍の外部配
線層である第１配線層４には、チップ部品１２が搭載さ
れている。チップ部品としては、抵抗、コンデンサ、イ
ンダクタなどの受動部品を搭載できる。
面図である。この実施の形態は、図３に示すように、第
１誘電体層７と第２誘電体層８の２層構造の誘電体基板
１を有し、第1配線層４と第2配線層５に挟まれた第１誘
電体層7の一部がくりぬかられ、くりぬき部分に弾性表
面波素子（ＳＡＷ）２がバンプ９により内部配線層であ
る第2配線層５にフリップチップ実装されており、第2配
線層５と第1配線層４はスルーホール10によって接続さ
れている。くりぬき部分の寸法はＳＡＷが実装できる最
小寸法となっており、くりぬき部分とＳＡＷ２の間隙は
狭くなっている。くりぬき部分には樹脂３が埋められて
いるが、ＳＡＷ２の機能素子部１１には樹脂が入らず、
中空構造となっている。そしてＳＡＷ２の近傍の外部配
線層である第１配線層４には、チップ部品１２が搭載さ
れている。チップ部品としては、抵抗、コンデンサ、イ
ンダクタなどの受動部品を搭載できる。
【００１９】この第３の実施の形態では、チップ部品を
ＳＡＷの実装部の近くに実装できるので全体装置の小型
化が可能である。さらに、第2配線層と第3配線層をスル
ーホールにより接続した場合は第3配線層もチップ部品
の実装が可能となり更なる小型化が可能である。この実
施の形態でも、第２の実施の形態で示したように基板全
体をモールド樹脂で封止できることは当然である。
ＳＡＷの実装部の近くに実装できるので全体装置の小型
化が可能である。さらに、第2配線層と第3配線層をスル
ーホールにより接続した場合は第3配線層もチップ部品
の実装が可能となり更なる小型化が可能である。この実
施の形態でも、第２の実施の形態で示したように基板全
体をモールド樹脂で封止できることは当然である。
【００２０】次に本発明の第４の実施の形態について説
明する。弾性表面波素子（ＳＡＷ）のような圧電デバイ
スの他にもデバイスの機能素子部に樹脂が接触すると性
能が落ちる高周波用の半導体デバイスにおいても本発明
を適用することができる。例えば、衛生放送用のＧａＡ
ｓＦＥＴやＨＥＭＴなどの低雑音トランジスタではデバ
イスの表面に樹脂が覆われると増幅性能及び雑音性能が
落ちることが知られているが、このような半導体デバイ
スのパッケージとしても本発明は有効である。この実施
の形態でも、第２の実施の形態のように基板全体をモー
ルドすることができる。
明する。弾性表面波素子（ＳＡＷ）のような圧電デバイ
スの他にもデバイスの機能素子部に樹脂が接触すると性
能が落ちる高周波用の半導体デバイスにおいても本発明
を適用することができる。例えば、衛生放送用のＧａＡ
ｓＦＥＴやＨＥＭＴなどの低雑音トランジスタではデバ
イスの表面に樹脂が覆われると増幅性能及び雑音性能が
落ちることが知られているが、このような半導体デバイ
スのパッケージとしても本発明は有効である。この実施
の形態でも、第２の実施の形態のように基板全体をモー
ルドすることができる。
【００２１】また、本発明は上述のように機能素子部が
中空になっている必要がある圧電デバイスや半導体デバ
イスなどのデバイス単体としての適用の他に、これらの
デバイスをベアチップ実装し、さらに他の電気部品と組
み合わせたモジュールにおいても本発明を適用すること
ができる。
中空になっている必要がある圧電デバイスや半導体デバ
イスなどのデバイス単体としての適用の他に、これらの
デバイスをベアチップ実装し、さらに他の電気部品と組
み合わせたモジュールにおいても本発明を適用すること
ができる。
【００２２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、多層基板の一部が中空部を形成する壁となってお
り、圧電デバイスや半導体デバイスを実装したくりぬき
部に横から樹脂が侵入する経路が無いため、完全にこれ
らデバイスの機能素子部を中空状態にすることができ
る。特に中空部を形成する壁が強固なため圧力が加わる
トランスファーモールドを行っても中空部に樹脂が侵入
することが無く完全に機能素子部を中空状態にすること
ができる。また、ＳＡＷの実装部とチップ部品の実装部
が異なる層になっているため、他の部品と合わせてモジ
ュールを構成する場合にはＳＡＷの直近にチップ部品実
装ができるのでモジュールの小型化ができるという利点
がある。
れば、多層基板の一部が中空部を形成する壁となってお
り、圧電デバイスや半導体デバイスを実装したくりぬき
部に横から樹脂が侵入する経路が無いため、完全にこれ
らデバイスの機能素子部を中空状態にすることができ
る。特に中空部を形成する壁が強固なため圧力が加わる
トランスファーモールドを行っても中空部に樹脂が侵入
することが無く完全に機能素子部を中空状態にすること
ができる。また、ＳＡＷの実装部とチップ部品の実装部
が異なる層になっているため、他の部品と合わせてモジ
ュールを構成する場合にはＳＡＷの直近にチップ部品実
装ができるのでモジュールの小型化ができるという利点
がある。
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】本発明の第２の実施の形態を示す断面図であ
る。
る。
【図３】本発明の第３の実施の形態を示す断面図であ
る。
る。
【図４】従来の弾性表面波素子の封止構造を示す断面図
である。
である。
【図５】従来の他の弾性表面波素子の封止構造を示す断
面図である。
面図である。
１ 誘電体基板 ２ 弾性表面波素子 ３ 樹脂 ４ 第１配線層 ５ 第２配線層 ６ 第３配線層 ７ 第１誘電体層 ８ 第２誘電体層 ９，３４，４４ バンプ １０ スルーホール １１ 機能素子部 １２ チップ部品 １３ モールド樹脂 ３１，４１ 基板 ３２，４２ 弾性表面波素子 ３３ 櫛形電極 ３５ パッド ３６，４６ 封止樹脂 ３７ 防水樹脂 ４５ フイルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 貴史 東京都世田谷区太子堂４丁目３番１号 城 南ビル８Ｆ 中央電子工業株式会社内 Ｆターム(参考） 5J097 AA30 EE05 HA04 JJ01 JJ04 JJ06 JJ09 KK10 LL08
Claims (9)
- 【請求項１】 半導体デバイスあるいは圧電デバイスが
多層構造の基板の内部配線パターンにフリップ実装され
るように、半導体デバイスあるいは圧電デバイスを実装
する基板のエリアがくりぬかれており、このくりぬき部
の内部に半導体デバイスあるいは圧電デバイスがその機
能素子部が中空構造となるように樹脂で埋められて実装
されていることを特徴とする高周波装置。 - 【請求項２】 前記半導体デバイスあるいは圧電デバイ
スは、前記基板の内部配線パターンにバンプを介して電
気的に接続されていることを特徴とする請求項１記載の
高周波装置。 - 【請求項３】 前記半導体デバイスは、高周波用ＧａＡ
ｓＦＥＴあるいはＨＥＭＴである請求項１または２記載
の高周波装置。 - 【請求項４】 前記圧電デバイスは、弾性表面波素子で
あることを特徴とする請求項１または２記載の高周波装
置。 - 【請求項５】 前記半導体デバイスあるいは圧電デバイ
スが実装された多層構造の基板全体が、モールド封止さ
れていることを特徴とする請求項１〜４のいずれかに記
載の高周波装置。 - 【請求項６】 半導体デバイスあるいは圧電デバイスが
多層構造の基板の内部配線パターンにフリップ実装され
るように、半導体デバイスあるいは圧電デバイスを実装
する基板のエリアがくりぬかれており、このくりぬき部
の内部に半導体デバイスあるいは圧電デバイスがその機
能素子部が中空構造となるように樹脂で埋められて実装
されており、かつ多層構造の基板の外部配線パターンに
は受動部品が搭載されていることを特徴とする高周波装
置。 - 【請求項７】 前記外部配線パターンと内部配線パター
ンは、スルーホールを介して接続されていることを特徴
とする請求項５記載の高周波装置。 - 【請求項８】 前記受動部品は、抵抗、コンデンサ、イ
ンダクタ等であることを特徴とする請求項５記載の高周
波装置。 - 【請求項９】 前記半導体デバイスあるいは圧電デバイ
ス、および受動部品が実装された多層構造の基板全体
が、モールド封止されていることを特徴とする請求項６
〜８のいずれかに記載の高周波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052606A JP2002261177A (ja) | 2001-02-27 | 2001-02-27 | 高周波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052606A JP2002261177A (ja) | 2001-02-27 | 2001-02-27 | 高周波装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261177A true JP2002261177A (ja) | 2002-09-13 |
Family
ID=18913214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052606A Pending JP2002261177A (ja) | 2001-02-27 | 2001-02-27 | 高周波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261177A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849956A1 (fr) * | 2003-01-13 | 2004-07-16 | Epcos Ag | Module a encapsulation |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2010199608A (ja) * | 2010-04-26 | 2010-09-09 | Seiko Epson Corp | 電子部品 |
-
2001
- 2001-02-27 JP JP2001052606A patent/JP2002261177A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849956A1 (fr) * | 2003-01-13 | 2004-07-16 | Epcos Ag | Module a encapsulation |
| WO2004064140A1 (de) * | 2003-01-13 | 2004-07-29 | Epcos Ag | Modul mit verkapselung |
| WO2004064152A3 (de) * | 2003-01-13 | 2005-09-09 | Epcos Ag | Modular aufgebautes bauelement mit verkapselung |
| JP2007104401A (ja) * | 2005-10-05 | 2007-04-19 | Sony Corp | 半導体装置及びその製造方法 |
| JP2010199608A (ja) * | 2010-04-26 | 2010-09-09 | Seiko Epson Corp | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405486B2 (en) | Circuit device | |
| US8299572B2 (en) | Semiconductor die with backside passive device integration | |
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US20040207059A1 (en) | Package structure with a cavity | |
| WO2020012598A1 (ja) | 半導体装置 | |
| JP2002100698A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JP2003007910A (ja) | 半導体装置 | |
| US20040209387A1 (en) | Method for making a package structure with a cavity | |
| JP2002261177A (ja) | 高周波装置 | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JPH11204699A (ja) | 半導体装置とその製造方法と電子装置 | |
| JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| JP3920629B2 (ja) | 半導体装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2006237450A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2003332517A (ja) | マイクロ波集積回路及びその製造方法並びに無線装置 | |
| JP2005057136A (ja) | 半導体装置 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JP2008147368A (ja) | 半導体装置 | |
| JPH10321762A (ja) | 半導体装置 | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| US11004759B2 (en) | Electronic component and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |