FR2849956A1 - Module a encapsulation - Google Patents

Module a encapsulation Download PDF

Info

Publication number
FR2849956A1
FR2849956A1 FR0400004A FR0400004A FR2849956A1 FR 2849956 A1 FR2849956 A1 FR 2849956A1 FR 0400004 A FR0400004 A FR 0400004A FR 0400004 A FR0400004 A FR 0400004A FR 2849956 A1 FR2849956 A1 FR 2849956A1
Authority
FR
France
Prior art keywords
module according
substrate
module
integrated circuit
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0400004A
Other languages
English (en)
Other versions
FR2849956B1 (fr
Inventor
Patric Heide
Frank Rehme
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of FR2849956A1 publication Critical patent/FR2849956A1/fr
Application granted granted Critical
Publication of FR2849956B1 publication Critical patent/FR2849956B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ce module (BE) comprend un substrat (SU) ayant au moins deux couches diélectriques, au moins un composant (CB) actif disposé sur la face supérieure du substrat (SU) et au moins un recouvrement (SF) pelliculaire qui recouvre complètement le composant actif.

Description

MODULE A ENCAPSULATION
L'invention concerne notamment un module en très hautes fréquences, par exemple un module en micro-ondes ou en ondes 5 millimétriques, ainsi qu'une technique d'encapsulage de modules de ce genre.
Le domaine de fréquence entre 1 GHz et 30 GHz est dénommé domaine des micro-ondes (domaine mo). Le domaine de fréquence à partir de 30 GHz vers le haut est dénommé domaine des ondes millimétriques (domaine omm). Les modules de très hautes fréquences se distinguent des 10 modules de hautes fréquences notamment par le fait que pour des circuits en très hautes fréquences à partir de 5 GHz on utilise, en règle générale, des "guides d'ondes", par exemple des conducteurs à micro-ruban et des conducteurs coplanaires.
Des modules en très hautes fréquences sont des composants 15 électroniques intégrés qui remplissent diverses fonctionnalités pour des applications à mettre en oeuvre dans le domaine de 1 à 100 GHz. Des modules de ce genre peuvent être utilisés d'une manière générale dans des systèmes de transmission de données, par exemple pour la réception de la télévision par satellite, dans des réseaux de données locaux sans fil - LAN 20 (Local Area Network), WLAN (LAN sans fil), Bluetooth, dans des modules optiques comme des multiplexeurs de modulateurs et des unités d'émetteur/récepteur - ainsi que dans le radar, par exemple le radar automobile à 24 GHz et à 77 GHz et dans des modules frontaux pour des communications en bande large, par exemple en LMDS (Local Multimedia 25 Distribution System) et dans des installations par faisceaux hertziens pour des stations de base.
Des modules à utiliser dans le domaine des ondes millimétriques sont de nos jours le plus souvent fabriqués sur la base de substrats en couche mince. Le substrat en couche mince peut porter en même temps un 30 module ou plusieurs modules à puce. Les modules à puce sont fixés sur le substrat support au moyen de connexions par fil ou par une technique à puce à bosses et sont ainsi reliés électriquement.
On connaît, en outre, des modules à micro-ondes ou à ondes millimétriques, qui ont un substrat en céramique sur lequel sont déposées 35 sans boîtier des puces à micro-ondes ou à ondes millimétriques. Le substrat est mis ensemble avec les modules de puce dans un boîtier métallique ou céramique et est relié électriquement à des circuits extérieurs au moyen de traversées en très hautes fréquences. Cette technique exige des conceptions de boîtier très coteuses. Des modules de ce genre sont lourds et nécessitent beaucoup de place.
Une variante existante est la structure du circuit omm à l'aide de la technique dite de dispositif monté en surface. Tandis que dans la technique à module, ce n'est que le circuit monté (ayant les modules) qui est mis sous boîtier, dans la technique à dispositif monté en surface on utilise des modules déjà sous boîtier. On se dispense ainsi dans une grande mesure de la 10 nécessité d'une mise sous boîtier. L'utilisation de cette technique est limitée en raison des plus grandes pertes et fluctuations des caractéristiques de transmission en raison des tolérances de fabrication relativement grandes du circuit aux hautes fréquences. En outre, elle a aussi besoin de beaucoup de place.
Une autre possibilité consiste en ce que l'on appelle des boîtiers intégrés au substrat. Dans ceux-ci, le boîtier prend en charge la tâche du substrat. Le boîtier est constitué alors du substrat, de parois latérales (sur le substrat) et d'un recouvrement sur les parois latérales. Il y a tant des formes dans lesquelles les parois latérales sont reliées d'abord au substrat et après la 20 constitution du circuit (dépôt des modules), par exemple une tôle métallique est soudée, que des formes dans lesquelles un couvercle (recouvrement ayant des parois latérales) est déposé sur le substrat déjà fini de constitution.
Cette technique a l'inconvénient que les dimensions extérieures du module sont prescrites par la géométrie du boîtier préfabriqué.
Il est connu que pour la fabrication des modules en hautes fréquences, par exemple de modules de téléphonie mobile, on utilise, par rapport à des modules en très hautes fréquences, des modules et de matériaux relativement peu coteux: a) La technologie Chip&Wire, dans laquelle la puce est montée sur 30 le substrat en ayant la face arrière dirigée vers le substrat et est mise en contact par des connexions à fil. Pour assurer la stabilité mécanique on enrobe, en outre, la puce dans une masse de scellement (par exemple Globtop).
b) La technique à puce à bosses, dans laquelle la puce montée 35 peut être stabilisée mécaniquement et rendue étanche par une masse de scellement (Underfiller/Globtop).
Les deux concepts ne sont pas valables pour de applications en très hautes fréquences puisque, par exemple, les masses de scellement mentionnées ci-dessus influencent d'une manière significative la propagation des ondes dans le domaine des micro-ondes en les amortissant.
Il est, en outre, connu pour des modules travaillant avec des ondes acoustiques de surface (modules SAW) d'utiliser la technologie dite CSSP (CSSP = Chip Size SAW Package, SAW = Surface Acoustique Wave ou onde acoustique de surface), voir par exemple les documents EP 0900477A et EP 0759231A. Lors de l'encapsulation des modules SAW, il faut prendre garde 10 que la surface acoustique ne vienne pas en contact avec des agents de scellement car, dans ce cas, la vitesse de propagation d'ondes acoustiques et ainsi les propriétés électriques des modules SAW sont très influencées. Dans des modules de genre, on peut empêcher, par exemple à l'aide d'un couvercle de protection déposé sur la puce du côté ayant les structures actives et 15 constitué en matière plastique, que la masse de scellement touche des structures acoustiques conduisant le signal. Une autre possibilité consiste à encapsuler les puces SAW à l'aide d'une feuille de protection, cette feuille de protection recouvrant la puce SAW par la face arrière (EP 1093159A). Ces concepts n'ont été utilisés jusqu'ici que dans la technique de boîtier SAW. 20 L'inconvénient des modules SAW réside dans le fait que, en raison de la distance minimum due à la technologie des structures digitées acoustiques (période des doigts) et en raison des pertes d'ondes en volume qui augmentent avec la fréquence, ils ne peuvent pas être fabriqués pour des domaines en très hautes fréquences au-dessus de 2 GHz.
La présente invention vise un module en micro-ondes ou en ondes millimétriques ayant des composants actifs, qui assure tant des liaisons électriques entre des composants différents de module, que la protection des composants de module, notamment des composants en très hautes fréquences du module vis-à-vis des influences extérieures comme la 30 poussière, des endommagements mécaniques et l'humidité, sans que les signaux de hautes fréquences en soient amortis.
On y parvient, suivant l'invention, par un module caractérisé en ce qu'il comprend: - un substrat ayant au moins deux couches diélectriques, au 35 moins un élément de circuit intégré, au moins une structure conductrice sur la surface supérieure et au moins un contact extérieur sur la surface intérieure, - au moins un composant actif placé sur la surface supérieure du substrat et relié électriquement à le au moins un élément de circuit intégré, - au moins un recouvrement pelliculaire, qui revêt entièrement le au moins un composant et sert à protéger le au moins un composant de la poussière, de l'humidité et des influences mécaniques.
Par élément de circuit passif, on entend notamment une inductance, une capacité, un conducteur, par exemple un conducteur de liaison ou un tronçon de conducteur. Ceux-ci peuvent, d'une manière en soi connue, être placés sous forme de pistes conductrices entre, dans et sur les 10 couches diélectriques d'un substrat à structure stratifiée et former ainsi des éléments de circuit intégré. Des liaisons verticales entre les pistes conductrices dans diverses couches (connexions transversales) figurent aussi parmi les éléments de circuit intégré puisqu'elles servent, d'une part, au guidage vertical du signal et, d'autre part, représentent, notamment pour des 15 très hautes fréquences, tant une inductance (parasite) qu'une capacité (parasite). Des éléments de circuit intégré forment ensemble des circuits intégrés, notamment des circuits passifs, comme ceux d'un filtre ou d'un mélangeur. Des éléments de circuit intégré peuvent, en outre, réaliser au moins une partie d'au moins un circuit actif qui est relié électriquement à des 20 composants actifs à la surface du substrat.
Pour des très hautes fréquences, notamment dans le domaine des omm, des capacités et des inductances sont souvent présents sous la forme d'éléments répartis réalisés par des tronçons de conducteur. Les condensateurs peuvent être réalisés sous la forme d'adaptateurs radio de 25 lignes.
Par composant actif, on entend un élément de circuit discret non linéaire ou actif, comme une diode ou un transistor ou un module à puce comprenant au moins un composant actif sans un boîtier ou avec un boîtier.
Les composants actifs constitués en module à puce peuvent être 30 une puce à micro-ondes, une puce à ondes millimétriques ou un module à circuit intégré. Le module à circuit intégré peut à son tour être un module MMIC (MMIC = Monolithic Microwave Integrated Circuit, Circuit intégré à micro-ondes monolithique).
Les composants actifs peuvent être constitués, par exemple, à 35 base de Si, de SiGe, de GaAs ou de InP.
Les composants actifs ont des contacts extérieurs pour la liaison électrique avec les éléments de circuit intégré dans le substrat.
La surface supérieure du substrat porte au moins une structure conductrice, qui représente notamment un contact d'obtention d'une liaison 5 électrique entre les éléments de circuit intégré dans le substrat et le au moins un composant actif sur la surface supérieure du substrat, un conducteur de liaison entre des composants actifs ou une partie d'un circuit intégré pour la plus grande partie au substrat.
La surface inférieure du substrat a des contacts extérieurs de 10 liaison électrique, par exemple avec la plaquette à circuit imprimé d'un terminal.
Le au moins un composant actif, notamment un module MMIC, qui comprend, par exemple, un circuit diviseur de fréquence, un circuit multiplicateur de fréquence, un circuit amplificateur, un circuit oscillateur ou un 15 circuit mélangeur, est relié mécaniquement ou électriquement dans le domaine de très hautes fréquences pertinent pour l'invention, de préférence, au moyen d'une technique à bosse, au substrat et aux éléments de circuit intégré, de sorte que sa face portant les composants actifs de très hautes fréquences (la face structurée) est tournée vers la surface supérieure du 20 substrat.
Outre le au moins un composant actif, il peut être prévu un ou plusieurs modules discrets (par exemple une bobine, un condensateur ou une résistance) ainsi que un ou plusieurs substrats de support ayant des structures HF passives comme des filtres ou des mélangeurs, notamment des 25 substrats supports structurés par la technique en couche mince sur la surface supérieure du substrat.
Le recouvrement pelliculaire représente une pellicule dont la forme est ou sera adaptée à celle des composants à protéger (ou à recouvrir). La couverture pelliculaire est placée sur la face arrière des composants actifs et 30 se raccorde tous côtés à la surface du substrat de façon à ce que le composant actif soit entièrement recouvert et ainsi protégé des influences mécaniques extérieures, de la poussière et de l'humidité. On peut ainsi encapsuler individuellement ou conjointement même plusieurs composants actifs de très hautes fréquences ainsi qu'au moins un composant de très 35 hautes fréquences ensemble avec au moins un autre composant numérique ou de basses fréquences. De préférence, la couverture pelliculaire recouvre tous les composants se trouvant sur la surface supérieure du substrat.
Un module encapsulé suivant l'invention se caractérise par rapport à l'état de la technique par des petites pertes électriques provoquées par la 5 technique de mise en boîtier dans le domaine des très hautes fréquences, notamment dans le domaine des ondes millimétriques. Par rapport aux boîtiers habituels intégrés au substrat, l'encapsulation à l'aide d'une pellicule déformable a l'avantage que les dimensions extérieures du module de très hautes fréquences suivant l'invention sont déterminées principalement par les 10 dimensions des composants placés sur la surface supérieure du substrat ainsi que par l'épaisseur du recouvrement pelliculaire. L'encapsulation avantageuse assure, en outre, une grande qualité du module en très hautes fréquences du point de vue de sa fiabilité et de ses caractéristiques de transmission. Dans des modes de réalisation avantageux, les liaisons électriques des composants 15 dans les modules suivant l'invention sont ménagées non seulement entre eux mais aussi vers des circuits extérieurs HF, en basse fréquence et d'alimentation en courant. On a, en outre, la possibilité d'obtenir un grand degré d'intégration par la disposition verticale de circuits intégrés dans le substrat à plusieurs couches du module, tout en prenant peu de place. 20 De préférence: - le au moins un composant actif comprend au moins une diode ou un transistor, - le composant actif est choisi parmi une puce à micro-ondes, une puce à ondes millimétriques ou un module à circuit intégré, - au moins un module à circuit intégré représente un module MMIC, c'est-à- dire un circuit intégré à micro-ondes monolithique, - le au moins un composant actif est relié mécaniquement et électriquement au substrat par une technique à puce à bosses, par une technique à connexion par fil ou par une technique pour dispositif monté en 30 surface, - le module comprend au moins un composant passif, qui est choisi parmi les composants suivants: un élément de circuit passif discret, y compris une bobine, un condensateur et une résistance, ou un bloc de circuit compact, qui comporte au moins un composant choisi parmi une bobine, un 35 condensateur ou une résistance, y compris toutes combinaisons des composants mentionnés ci-dessus, - il comporte au moins un composant passif qui comprend au moins un circuit formant filtre ou un circuit formant mélangeur, - le au moins un composant est enrobé d'une masse de scellement, - le substrat comprend au moins deux couches en céramique LTCC ou en céramique HTCC, c'est-à-dire en céramique passée au four à basse température ou en céramique passée au four à haute température, - le module comprend au moins un élément de circuit intégré dans le substrat choisi parmi une inductance, une capacité, un conducteur de 10 liaison ou une traversée verticale du signal réalisée au moyen de connexions transversales, - le au moins un élément de circuit intégré forme au moins une partie d'un circuit à fonction passive, - le au moins un élément de circuit intégré forme au moins une 15 partie d'un circuit d'adaptation, - tous les conducteurs pour le signal sont dissimulés dans le su bstrat, - au moins une partie des conducteurs pour le signal est placée sur la surface supérieure du substrat, - le recouvrement pelliculaire est en polyimide.
- le recouvrement pelliculaire est en métal.
- le recouvrement pelliculaire recouvre entièrement tous les composants sur la surface supérieure du module.
L'invention est explicitée dans ce qui suit au moyen d'exemples de 25 réalisation et des figures schématiques associées et qui ne sont pas à l'échelle.
La figure 1 représente un module suivant l'invention en vue en coupe transversale schématique, les figures 2 et 3 représentent en vue en coupe transversale 30 schématique des modes de réalisation avantageux du module suivant l'invention.
Les caractéristiques générales de l'invention sont explicitées à la figure 1 au moyen d'une vue schématique en coupe transversale d'un module suivant l'invention.
Il est représenté à la figure 1 la vue en coupe transversale schématique d'un module BE suivant l'invention ayant deux composants CB actifs et un substrat SU à plusieurs couches. Les composants CB actifs sont, dans ce cas, des modules à puce, qui comprennent au moins un élément de circuit actif (notamment une diode ou un transistor). Le composant CB actif est relié électriquement au moyen de bosse BU à des éléments IE de circuit 5 intégré dissimulés dans le substrat SU à plusieurs couches (technique à puce à bosses). Le substrat SU a des structures conductrices pour ménager ledit contact électrique sur la surface supérieure ainsi que des contacts AK extérieurs sur la surface inférieure pour ménager une liaison électrique avec la plaquette à circuit imprimé d'un terminal. Les contacts AK extérieurs 10 peuvent être réalisés sous la forme de réseaux Land-Grid (LGA) ou, en plus, par des billes AK1 de brasure (pBGA ou réseaux Ball-Grid). Des contacts (Leads) extérieurs en forme d'aiguille sont aussi possibles ainsi que des transitions non galvaniques entre le module et la plaquette à circuit imprimé à raccorder de l'extérieur comme, par exemple, des transitions à guide d'onde 15 ou des couplages à fentes. Le passage vertical du signal dans le substrat SU s'effectue au moyen de connexions DK transversales.
Dans l'exemple de réalisation avantageux de l'invention représenté à la figure 1, les deux composants CB actifs sont recouverts d'une pellicule SF (recouvrement pelliculaire). Le recouvrement des composants par la pellicule 20 est désigné comme étant un laminage. Dans le laminage, la pellicule se déforme de manière permanente. Le recouvrement pelliculaire est, de préférence, en un polymère, qui a une absorption d'eau particulièrement petite, par exemple par des polymères fluorés comme le polytétrafluoroéthylène (PTFE) ou des polyoléfines comme du polypropylène 25 (réticulé) ou du polyéthylène. Le recouvrement pelliculaire peut être aussi en un métal et être garni de fibres ou de particules. Le recouvrement pelliculaire peut, en outre, être revêtu métalliquement ou céramiquement, comme cela est représenté à la figure.
Pour se protéger du milieu ambiant, le recouvrement pelliculaire est 30 revêtu, en outre, d'une couche ME métallique. Cette couche peut être déposée, par exemple, par galvanoplastie, par dépôt chimique de métaux, par évaporation en phase vapeur ou par une combinaison des procédés mentionnés. Pour la stabilité mécanique, les composants se trouvant sur la surface supérieure du substrat sont enrobés, dans cet exemple de réalisation, 35 d'une masse GT de scellement. Il est possible à volonté de se dispenser de la masse de scellement. Par masse de scellement on entend dans ce cas toutes les substances qui sont déposées à l'état liquide sur la pellicule et qui sont rendues solides par durcissement (réaction chimique) ou par solidification (refroidissement). Entrent notamment dans cette catégorie, tant des polymères chargés et non chargés que des masses de recouvrement, des 5 masses Glob-Top, des matières thermoplastiques ou des colles en matière plastique, que des métaux ou des matériaux céramiques comme des colles pour céramique. Glob-Top est un agent de scellement qui ne s'écoule que peu en raison de sa grande viscosité et qui entoure, en conséquence, en forme de goutte, les composants à protéger.
Dans le mode de réalisation de l'invention représenté à la figure 1, la pellicule revêtue de métal est revêtue après le laminage d'un agent de coulée. Il est possible, dans un autre mode de réalisation, de déposer la couche métallique non sur la couverture pelliculaire, mais sur la masse de scellement.
Dans un mode de réalisation avantageux du module suivant l'invention à substrat en céramique, la pellicule est éliminée en partie sur les bords se trouvant sur le substrat, par exemple par un laser, et n'est revêtue qu'ensuite de métal afin que les composants à recouvrir soient entourés complètement de métal ou de céramique et soient ainsi scellés 20 hermétiquement.
Par substrat on entend dans le présent mémoire tous les types de supports plans de circuit. En font partie des substrats en céramique (céramique à couche mince, céramique à couche épaisse, LTCC = low température cofired ceramics, céramique ayant subi un court passage au four 25 à basse température, HTCC = high température cofired ceramics, céramique ayant subi un court passage au four à haute température, LTCC et HTCC sont des circuits à plusieurs couches en céramique), des substrats en polymère (des plaquettes habituelles à circuit imprimé comme FR4, ce que l'on appelle des substrats souples dont la base polymère est, par exemple, en PTFE = 30 Téflon ou en polyoléfines et qui, d'une manière typique, est renforcée par de la fibre de verre ou garnie de poudre de céramique), du silicium ainsi que des substrats métalliques, dans lesquels des pistes conductrices métalliques et une plaquette métallique de base sont isolées les unes des autres par des polymères ou par des matériaux céramiques. Par substrat on entend dans ce 35 cas aussi ce que l'on appelle des Molded-lnterconnection-Devices (MID), c'est-à-dire des dispositifs moulés d'interconnexion qui sont en polymère thermoplastique et sur lesquels sont structurés des pistes conductrices.
Les bosses BU servent à ménager une liaison électrique entre les éléments IE de circuit intégré dissimulés dans le substrat SU et le au moins 5 un composant CB actif et, le cas échéant, les autres composants disposés sur la surface supérieure du substrat. Les bosses sont habituellement en une brasure, par exemple en SnPb, SnAu, AsAg, SnCu, SnPbAg, SnAgCu en des concentrations différentes ou en or. Si la bosse est en brasure, le module est relié au substrat par brasure; si elle est en or, les composants CB et le 10 substrat SU peuvent être liés par thermocompression, par liaison ultrasonore ou par liaison thermosonique (procédé de frittage ou de soudage par ultrasons). La hauteur des bosses de puce à bosses doit être maintenue pour des applications en très hautes fréquences si petites que seule une petite quantité du rayonnement électromagnétique sortant du composant à très 15 hautes fréquences peut être absorbée par la pellicule laminée. Une possibilité d'obtenir une petite hauteur des bosses de la puce à bosses consiste, notamment, dans la connexion par thermocompression.
Les composants actifs peuvent, dans un autre mode de réalisation de l'invention, être des composants de dispositif à monter en surface.
On dispose aussi de la possibilité de mettre, outre des composants actifs, également des composants passifs, notamment des bobines, des condensateurs, des résistances discrètes ou des puces individuelles ayant des circuits passifs (par exemple des filtres, des mélangeurs, des circuits d'adaptation) sur la surface supérieure du substrat. On dispose aussi de la 25 possibilité de compenser par des structures supplémentaires discrètes passives de compensation le défaut d'accord en fréquence du module provoqué par le boîtier.
Les composants passifs ainsi que les composants de circuits intégrés peuvent former au moins une partie des circuits suivants: un 30 commutateur à haute fréquence, un circuit d'adaptation, une antenne, un commutateur d'antenne, un commutateur à diodes, un filtre passe-haut, un filtre passe-bas, un filtre en bande passante, un filtre d'arrêt de bande, un amplificateur de puissance, un diplexeur, un duplexeur, un coupleur, un coupleur directif, un élément de mémoire, un transformateur d'entrée 35 symétrique-dissymétrique ou un mélangeur.
La fonction des éléments de circuits intégrés, entre autres des connexions transversales et des conducteurs de liaison peut être limitée, en outre, exclusivement au passage électrique du signal.
Les composants passifs peuvent être reliés électriquement et 5 mécaniquement au substrat, par exemple suivant la technique de la puce à bosses, suivant la technique de la liaison par Die&Wire (voir, par exemple, la figure 2) ou par la technique de dispositif monté en surface.
Afin que les fils BD de connexion dans la technique de liaison par Die&Wire ne viennent pas en contact avec le recouvrement pelliculaire, les 10 composants peuvent avoir un capuchon SK rigide de protection, voir la figure 2. Dans cette technique de liaison, le composant est fixé par une masse de colle ou de brasure KL au substrat SU. Les fils de connexion peuvent, au lieu d'être des fils d'or ou d'aluminium de section transversale circulaire, également des rubans métalliques (liaison par bandelettes).
La figure 3 représente un autre mode de réalisation avantageux de l'invention. Dans ce cas, la pellicule est déchargée pendant le laminage au point o la pellicule recouvre les composants à protéger de la pression, par exemple par application d'un capuchon de protection ou de cavités déformées dans la pellicules par lesdits composants. La pellicule n'est ainsi pas tirée 20 étroitement sur les composants mais s'y applique de manière lâche, de sorte que des parties sensibles ou déformables des composants n'ont pas besoin d'être protégées.
Dans le cas o le composant actif n'a pas, sur la surface de structures d'acheminement du signal à protéger (par exemple tous les 25 éléments de circuit et les circuits sont dissimulés dans un substrat à plusieurs couches), il est possible de revêtir d'abord ce composant de la masse de scellement et de déposer seulement après le durcissement de la masse de scellement un recouvrement pelliculaire.
Les lignes de signal, dans le module suivant l'invention, peuvent 30 être dissimulées entièrement dans le substrat ou au moins une partie des lignes de signal peut être disposée sur la surface supérieure du substrat.
Par souci de clarté, l'invention n'a été représentée qu'au moyen de quelques exemples de réalisation mais n'y est pas limitée. D'autres possibilités de modification ressortent de positions relatives différentes des 35 modes de réalisation représentés, des composants, du recouvrement pelliculaire, de la masse de scellement et de la couche métallique. D'autres 2849956 12 possibilités sont données, en outre, par la technique de liaison entre le composant et le substrat ainsi qu'entre le substrat et une plaquette extérieure à circuit imprimé.

Claims (17)

REVENDICATIONS
1. Module (BE), caractérisé en ce qu'il comprend: - un substrat (SU) ayant au moins deux couches diélectriques, au 5 moins un élément (IE) de circuit intégré, au moins une structure (LS) conductrice sur la surface supérieure et au moins un contact (AK) extérieur sur la surface intérieure, - au moins un composant (CB) actif placé sur la surface supérieure du substrat (SU) et relié électriquement à le au moins un élément 10 (IE) de circuit intégré, - au moins un recouvrement (DF) pelliculaire, qui revêt entièrement le au moins un composant et sert à protéger le au moins un composant de la poussière, de l'humidité et des influences mécaniques.
2. Module suivant la revendication 1, caractérisé en ce que le au moins un composant (CB) actif comprend au moins une diode ou un transistor.
3. Module suivant la revendication 1 ou 2, caractérisé en ce que le composant (CB) actif est choisi parmi une puce à micro-ondes, une puce à ondes millimétriques ou un module à circuit 20 intégré.
4. Module suivant la revendication 3, caractérisé en ce qu'au moins un module à circuit intégré représente un module MMIC, c'est-à-dire un circuit intégré à micro-ondes monolithique.
5. Module suivant au moins l'une des revendications 1 à 4, caractérisé en ce que le au moins un composant actif est relié mécaniquement et électriquement au substrat (SU) par une technique à puce à bosses, par une technique à connexion par fil ou par une technique pour dispositif monté en surface.
6. Module suivant au moins l'une des revendications 1 à 5, caractérisé en ce qu'il comprend au moins un composant passif, qui est choisi parmi les composants suivants: un élément de circuit passif discret, y compris une bobine, un condensateur et une résistance, ou un bloc de circuit compact, qui comporte au moins un composant choisi parmi une 35 bobine, un condensateur ou une résistance, y compris toutes combinaisons des composants mentionnés ci-dessus.
7. Module suivant au moins l'une des revendications 1 à 6, caractérisé en ce qu'il comporte au moins un composant passif qui comprend au moins un circuit formant filtre ou un circuit formant mélangeur.
8. Module suivant au moins l'une des revendications 1 à 7, caractérisé en ce que le au moins un composant (CB) est enrobé d'une masse (GT) de scellement.
9. Module suivant au moins l'une des revendications 1 à 8, caractérisé en ce que le substrat (SU) comprend au moins deux couches en céramique LTCC ou en céramique HTCC, c'est-à-dire en 10 céramique passée au four à basse température ou en céramique passée au four à haute température.
10. Module suivant au moins l'une des revendications 1 à 9, caractérisé en ce qu'il comprend au moins un élément (IE) de circuit intégré dans le substrat (SU) choisi parmi une inductance, une 15 capacité, un conducteur de liaison ou une traversée verticale du signal réalisée au moyen de connexions (DK) transversales.
11. Module suivant au moins l'une des revendications 1 à 10, caractérisé en ce que le au moins un élément (IE) de circuit intégré forme au moins une partie d'un circuit à fonction passive.
12. Module suivant au moins l'une des revendications 1 à 11, caractérisé en ce que le au moins un élément (IE) de circuit intégré forme au moins une partie d'un circuit d'adaptation.
13. Module suivant au moins l'une des revendications 1 à 12, caractérisé en ce que tous les conducteurs pour le signal sont 25 dissimulés dans le substrat (SU).
14. Module suivant au moins l'une des revendications 1 à 13, caractérisé en ce qu'au moins une partie des conducteurs pour le signal est placée sur la surface supérieure du substrat (SU).
15. Module suivant au moins l'une des revendications 1 à 14, caractérisé en ce que le recouvrement (SF) pelliculaire est en polyimide.
16. Module suivant au moins l'une des revendications 1 à 15, caractérisé en ce que le recouvrement (SF) pelliculaire est en métal.
17. Module suivant au moins l'une des revendications 1 à 16, caractérisé en ce que le recouvrement (SF) pelliculaire recouvre entièrement tous les composants sur la surface supérieure du module (BE).
FR0400004A 2003-01-13 2004-01-02 Module a encapsulation Expired - Fee Related FR2849956B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10300958A DE10300958A1 (de) 2003-01-13 2003-01-13 Modul mit Verkapselung

Publications (2)

Publication Number Publication Date
FR2849956A1 true FR2849956A1 (fr) 2004-07-16
FR2849956B1 FR2849956B1 (fr) 2006-02-03

Family

ID=32519890

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0400004A Expired - Fee Related FR2849956B1 (fr) 2003-01-13 2004-01-02 Module a encapsulation

Country Status (5)

Country Link
US (1) US20060103003A1 (fr)
JP (1) JP4603527B2 (fr)
DE (1) DE10300958A1 (fr)
FR (1) FR2849956B1 (fr)
WO (2) WO2004064140A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230274993A1 (en) * 2022-02-28 2023-08-31 Texas Instruments Incorporated Fabrication process for protecting circuit components

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
JP2006245098A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
US7466143B2 (en) * 2005-09-16 2008-12-16 General Electric Company Clearance measurement systems and methods of operation
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US7404331B2 (en) * 2006-09-27 2008-07-29 General Electric Company Sensor assembly, transformers and methods of manufacture
JP2008251608A (ja) * 2007-03-29 2008-10-16 Casio Comput Co Ltd 半導体装置およびその製造方法
US8177474B2 (en) * 2007-06-26 2012-05-15 General Electric Company System and method for turbine engine clearance control with rub detection
JP5823219B2 (ja) * 2011-09-08 2015-11-25 太陽誘電株式会社 電子部品
US9998153B2 (en) 2014-03-14 2018-06-12 Snaptrack, Inc. Front-end module for carrier aggregation mode
US9488719B2 (en) * 2014-05-30 2016-11-08 Toyota Motor Engineering & Manufacturing North America, Inc. Automotive radar sub-system packaging for robustness
DE102014115099B4 (de) * 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
DE102015103149B4 (de) * 2015-03-04 2024-06-06 HELLA GmbH & Co. KGaA Radarvorrichtung
DE102016102742A1 (de) * 2016-02-17 2017-08-17 Snaptrack, Inc. HF-Frontend für ein Automobilradarsystem
US11244909B2 (en) * 2020-03-12 2022-02-08 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut
US20230063120A1 (en) * 2021-08-31 2023-03-02 Infineon Technologies Ag Ultrasonic touch sensor

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710798A (en) * 1985-09-10 1987-12-01 Northern Telecom Limited Integrated circuit chip package
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
EP0670596A2 (fr) * 1994-03-01 1995-09-06 Shinko Electric Industries Co. Ltd. Support de bande pour circuit intégré
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
EP1093159A1 (fr) * 1999-10-15 2001-04-18 Thomson-Csf Procédé d'encapsulation de composants électroniques
US20010026020A1 (en) * 2000-01-24 2001-10-04 Josef Fenk Shielding device and electrical structural part having a shielding device
WO2002003460A2 (fr) * 2000-07-03 2002-01-10 Infineon Technologies Ag Module a puce a semi-conducteur muni d'un film protecteur
WO2002005424A1 (fr) * 2000-07-06 2002-01-17 Kabushiki Kaisha Toshiba Dispositif a ondes acoustiques de surface et procede de fabrication associe
JP2002261177A (ja) * 2001-02-27 2002-09-13 Nec Corp 高周波装置
US20020149298A1 (en) * 1995-06-30 2002-10-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388465A (en) * 1965-03-01 1968-06-18 Burroughs Corp Electronic assembly soldering process
US5028473A (en) * 1989-10-02 1991-07-02 Hughes Aircraft Company Three dimensional microcircuit structure and process for fabricating the same from ceramic tape
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
CN1099158C (zh) * 1994-05-02 2003-01-15 埃普科斯股份有限公司 电子部件的封闭装置
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
WO1997045955A1 (fr) * 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Composant electronique, en particulier composant a ondes acoustiques de surface (composant saw)
US6150719A (en) * 1997-07-28 2000-11-21 General Electric Company Amorphous hydrogenated carbon hermetic structure and fabrication method
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
EP1065809B1 (fr) * 1999-07-02 2006-06-21 CSEM Centre Suisse d'Electronique et de Microtechnique SA Réseau de capteurs et circuit électrique associé
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
DE10016867A1 (de) * 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710798A (en) * 1985-09-10 1987-12-01 Northern Telecom Limited Integrated circuit chip package
JPH02186662A (ja) * 1989-01-13 1990-07-20 Hitachi Ltd 弾性表面波素子パッケージ
EP0670596A2 (fr) * 1994-03-01 1995-09-06 Shinko Electric Industries Co. Ltd. Support de bande pour circuit intégré
US20020149298A1 (en) * 1995-06-30 2002-10-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
EP1093159A1 (fr) * 1999-10-15 2001-04-18 Thomson-Csf Procédé d'encapsulation de composants électroniques
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
US20010026020A1 (en) * 2000-01-24 2001-10-04 Josef Fenk Shielding device and electrical structural part having a shielding device
WO2002003460A2 (fr) * 2000-07-03 2002-01-10 Infineon Technologies Ag Module a puce a semi-conducteur muni d'un film protecteur
WO2002005424A1 (fr) * 2000-07-06 2002-01-17 Kabushiki Kaisha Toshiba Dispositif a ondes acoustiques de surface et procede de fabrication associe
EP1313217A1 (fr) * 2000-07-06 2003-05-21 Kabushiki Kaisha Toshiba Dispositif a ondes acoustiques de surface et procede de fabrication associe
JP2002261177A (ja) * 2001-02-27 2002-09-13 Nec Corp 高周波装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 014, no. 461 (E - 0987) 5 October 1990 (1990-10-05) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 04 30 April 1999 (1999-04-30) *
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 01 14 January 2003 (2003-01-14) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230274993A1 (en) * 2022-02-28 2023-08-31 Texas Instruments Incorporated Fabrication process for protecting circuit components

Also Published As

Publication number Publication date
JP4603527B2 (ja) 2010-12-22
JP2006517057A (ja) 2006-07-13
FR2849956B1 (fr) 2006-02-03
WO2004064152A3 (fr) 2005-09-09
DE10300958A1 (de) 2004-07-22
WO2004064152A2 (fr) 2004-07-29
US20060103003A1 (en) 2006-05-18
WO2004064140A1 (fr) 2004-07-29

Similar Documents

Publication Publication Date Title
FR2849956A1 (fr) Module a encapsulation
FR2849927A1 (fr) Emetteur-recepteur radar pour des applications en micro-ondes et en ondes millimetriques
US7511595B2 (en) Multi-band filter module and method of fabricating the same
US7385467B2 (en) Resonator and component with hermetic encapsulation
EP1238431B1 (fr) Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
US20060131736A1 (en) Package for a high-frequency electronic device
KR102460753B1 (ko) 소자 패키지 및 그 제조방법
WO2010127949A1 (fr) Composant miniature hyperfrequences pour montage en surface
WO2006067045A1 (fr) Boitier miniature hyperfrequence et procede de fabrication du boitier
CN105161468A (zh) 一种射频芯片及其无源器件的封装结构和封装方法
FR2849957A1 (fr) Composant ayant des connexions haute frequence dans un substrat
Ihle et al. Functional printing of MMIC-interconnects on LTCC packages for sub-THz applications
FR2895390A1 (fr) Boitier avec fonction accordable en frequence
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
Lahti et al. Review of LTCC technology for millimeter waves and photonics
US20070290374A1 (en) Component with Encapsulation Suitable for Wlp and Production Method
US20080289862A1 (en) Electronic component package
WO2002015423A1 (fr) Module d'emetteur et de recepteur
CN115868022A (zh) 一种封装结构及其制造方法、器件结构
WO2004112136A1 (fr) Dispositif electronique
CN219018789U (zh) 一种空腔滤波器封装结构、电路板及电子产品
KR100577079B1 (ko) 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법
FR3078830A1 (fr) " decouplage electromagnetique "

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

TP Transmission of property

Owner name: SNAPTRACK, INC., US

Effective date: 20180202

ST Notification of lapse

Effective date: 20190906