DE10300956B3 - Bauelement mit Höchstfrequenzverbindungen in einem Substrat - Google Patents

Bauelement mit Höchstfrequenzverbindungen in einem Substrat Download PDF

Info

Publication number
DE10300956B3
DE10300956B3 DE10300956A DE10300956A DE10300956B3 DE 10300956 B3 DE10300956 B3 DE 10300956B3 DE 10300956 A DE10300956 A DE 10300956A DE 10300956 A DE10300956 A DE 10300956A DE 10300956 B3 DE10300956 B3 DE 10300956B3
Authority
DE
Germany
Prior art keywords
component
chip
connection
substrate
contacting according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10300956A
Other languages
English (en)
Inventor
Patric Dr. Heide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE10300956A priority Critical patent/DE10300956B3/de
Priority to PCT/EP2003/014348 priority patent/WO2004064158A2/de
Priority to US10/541,912 priority patent/US7279642B2/en
Priority to JP2004565984A priority patent/JP2006513564A/ja
Priority to FR0400005A priority patent/FR2849957B1/fr
Application granted granted Critical
Publication of DE10300956B3 publication Critical patent/DE10300956B3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Waveguide Connection Structure (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

Die Erfindung betrifft eine Kontaktierungstechnik bei Signalverbindungen im Substrat eines Höchstfrequenzmoduls, insbesondere eines Mikrowellen- bzw. Millimeterwellenmoduls. Das Höchstfrequenzmodul enthält a) ein Mehrlagensubstrat mit zumindest zwei dielektrischen Lagen und Metallisierungsebenen und Durchkontaktierungen, und b) auf der Oberseite des Mehrlagensubstrats angeordnete Chips. Die Chips sind miteinander und mit den Strukturen in den Metallisierungsebenen mittels HF-Verbindungen elektrisch verbunden. Dabei ist die HF-Verbindung durch zumindest zwei Leiterbahnen realisiert, die eine Auffächerung aufweisen. Die Erfindung erlaubt eine einfache Kontaktierung von Chips mit geringem Abständen zwischen den Außenkontakten an das Mehrlagensubstrat.

Description

  • Die Erfindung betrifft Kontaktierungstechnik bei Signalverbindungen im Substrat eines Höchstfrequenzmoduls, beispielsweise ein Mikrowellen- bzw. Millimeterwellenmodul, sowie eine Kontaktierungstechnik für solche Bauteile.
  • Der Frequenzbereich zwischen 1 GHz und 30 GHz wird Mikrowellenbereich (MW-Bereich) genannt. Der Frequenzbereich ab 30 GHz aufwärts wird Millimeterwellenbereich (mmW-Bereich) genannt. Die Höchstfrequenzmodule unterscheiden sich gegenüber den Hochfrequenzmodulen insbesondere dadurch, daß für Höchstfrequenzschaltungen ab 5 GHz in der Regel „Wellenleiter", z. B. Mikrostreifenleitungen und Koplanarleitungen verwendet werden.
  • Höchstfrequenzmodule sind integrierte elektronische Bauelemente, die verschiedene Funktionalitäten für im Frequenzbereich von 1 bis 100 GHz einzusetzende Anwendungen erfüllen. Solche Bauelemente können allgemein bei Datenübertragungs-Systemen, z. B. beim Fernseh-Satelliten-Empfang, bei drahtlosen lokalen Datennetzwerken – LAN (Local Area Network), WLAN (Wireless LAN), Bluetooth, optischen Modulen wie Multiplexer, Modulatoren und Sender-/Empfängereinheiten – sowie bei Radar und bei Front-End-Modulen für Breitbandkommunikation, z. B. LMDS (Local Multimedia Distribution System) und Richtfunkanlagen für Basisstationen eingesetzt werden.
  • Solche Module sind z. B. aus folgenden Druckschriften bekannt: Herbert Reichl "Direktmontage", ISBN 3-540-64203-x, John H. Lau "Flip-Chip Technologies", McGraw Hill, 1995, und Rao Tummala "Microelectronics Packaging Handbook: Semiconductor Packaging, Vol. 2", ISBN 0412084414.
  • Im Millimeterwellenbereich arbeitende z. B. aus der Druckschrift DE 10041770 A1 bekannte Module werden heutzutage meist auf der Basis von Dünnschichtsubstraten mit darin integrierten Schaltungen hergestellt. Das Dünnschichtsubstrat kann gleichzeitig ein oder mehrere Chip-Bauelemente tragen. Die Chip-Bauelemente werden auf dem Trägersubstrat mittels Drahtbonden oder Flip-Chip-Technik befestigt und damit elektrisch verbunden. Die Kontaktwege zwischen den Chip- Bauelementen und dem Substrat werden möglichst kurz gehalten, damit die Signalverluste, welche insbesondere bei Verkapselung eines offene signalführende Leitungen enthaltenden Bauelements mit einer Vergußmasse zutage treten, minimiert werden können.
  • Aufgrund vergleichsweise hoher Kosten wird die Chipfläche der Halbleiter-Chip-Bauelemente sehr gering gehalten, was zu entsprechend kleinen Dimensionen der Außenkontakte solcher Bauelemente führt. Die Kontaktgröße eines Mikrowellen-ICs beträgt üblicherweise etwa 50 ... 100 μm, der Abstand zwischen den Außenkontakten variiert sich zwischen 100 ... 250 μm. Dabei beträgt der technologisch bedingte Mindestabstand zwischen zwei Durchkontaktierungen im Substrat beispielsweise 225 μm. Im Prinzip ist es möglich, den Abstand der Außenkontakte eines Mikrowellen-ICs auf den Mindestabstand zwischen den Durchkontaktierungen zu bringen. Dies ist jedoch mit einer unerwünschten Vergrößerung der Chipfläche verbunden. Ein weiteres Problem besteht darin, daß aus technologischen Gründen nicht beliebig feine Leiterbahnen im Substrat oder auf der Substrat-Oberseite aufgebracht werden können.
    •
  • Aufgabe der vorliegenden Erfindung ist es, die Kontaktierungstechnik zwischen Modul-Komponenten in einem Mikrowellen- bzw. Millimeterwellenmodul zu verbessern, um die Kontaktierung der geringe Abstände zwischen den Außenkontakten aufweisenden Halbleiter-Chip-Bauelemente mit den Metallstrukturen im Modulsubstrat unter Einhaltung des erforderlichen Mindestabstands zwischen den Durchkontaktierungen im Modulsubstrat zu ermöglichen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung gehen aus weiteren Ansprüchen hervor.
  • Die Erfindung gibt ein Bauelement mit Kontaktierung an, das ein Mehrlagensubstrat und zumindest einen auf der Oberseite des Mehrlagensubstrats angeordneten Chip mit zumindest zwei Außenkontakten auf der Unterseite, die mit dem Mehrlagensubstrat elektrisch verbunden sind, umfaßt. Das Mehrlagensubstrat weist zumindest zwei direkt übereinander angeordnete dielektrische Lagen auf, wobei auf, unterhalb und zwischen den dielektrischen Lagen Metallisierungsebenen vorgesehen sind. In jeder dielektrischen Lage sind zumindest zwei Durchkontaktierungen (DK1, DK2) zur Verbindung zweier unterschiedlicher Metallisierungsebenen vorgesehen. Der Mindestabstand b zwischen den Durchkontaktierungen in der obersten dielektrischen Lage ist gleich oder kleiner b ≤ c als der Mindestabstand c zwischen den Durchkontaktierungen in den tiefer liegenden Lagen gewählt.
  • Der Abstand a zwischen zumindest zweien der genannten Außenkontakte ist kleiner als der Mindestabstand b oder c zwischen den Durchkontaktierungen in den dielektrischen Lagen.
  • Auf der Oberfläche des Bauelements ist eine Schutzschicht angeordnet, die auf dem Chip aufliegt und dazu ausgebildet ist, den Chip vor Umwelteinflüssen zu schützen. Eine weitere Aufgabe der Schutzschicht ist es, zu verhindern, daß die flüssige Vergußmasse einer später aufzubringenden weiteren Abdeckung unter den Chip verläuft und die aktive IC-Schaltung berührt, was zu Fehlfunktionen, insbesondere zu einer Verstimmung, oder einem Ausfall des Chips führen würde.
  • Das erfindungsgemäße Bauelement weist zumindest eine Hochfrequenz- oder Höchstfrequenz-Verbindung (HF-Verbindung) zwischen elektrischen Leiterbahnen, ausgewählt aus den Außenkontakten des zumindest einen Chips und/oder Strukturen der genannten Metallisierungsebenen, die in einer Metallisierungsebene des Mehrlagensubstrats vorgesehen ist. Die Hochfrequenz- oder Höchstfrequenz-Verbindung umfaßt zumindest zwei nicht elektrisch miteinander verbundene Leiterbahnen und ist in einer oder mehreren Metallisierungsebenen im Mehrlagensubstrat angeordnet. Die Hochfrequenz- oder Höchstfrequenz-Verbindung weist in zumindest einer Metallisierungsebene eine Auffächerung der Leiterbahnen auf. Es ist möglich, daß entweder zumindest ein Teil der HF-Verbindungen sowie DC-Verbindungen auf der Ober- oder Unterseite des Substrats angeordnet oder alle Signalleitungen im Substrat verborgen sind. Die erfindungsgemäße Auffächerung der Leiterbahnen kann in der obersten Metallisierungsebene unterhalb der Chipfläche oder auch zwischen den dielektrischen Lagen vorgesehen sein.
  • Die HF-Verbindung kann z. B. zumindest zwei Außenkontakte desselben Chips verbinden. Ferner ist es möglich, daß die HF-Verbindung zumindest einen Außenkontakt des Chips und zumindest einen Außenkontakt eines weiteren auf der Oberseite des Mehrlagensubstrats angeordneten Chips verbindet. Möglich ist es auch, daß die HF-Verbindung zumindest eine Metallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, mit zumindest einem Außenkontakt des Chips oder mit einer weiteren Metallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, verbindet.
  • Wenn der Abstand zwischen zumindest zwei Außenkontakten des Chips gleich groß oder größer als der erforderliche Mindestabstand b ist, liegen die genannten Außenkontakte vorzugsweise direkt über den in der obersten dielektrischen Lage angeordneten Durchkontaktierungen.
  • Ein Chip kann aktive oder passive Komponenten umfassen. Ein Chip kann auch ein gehäustes Bauteil sein.
  • Der Chip kann ein Mikrowellen-Chip, ein Millimeterwellen-Chip oder ein IC-Bauelement (IC = Integrated Circuit) darstellen. Das IC-Bauelement kann insbesondere ein MMIC-Bauelement (MMIC = Monolithic Microwave Integrated Circuit) sein.
  • Die aktiven Chip-Komponenten können beispielsweise auf Si-, SiGe-, GaAs- oder InP-Basis aufgebaut sein.
  • Das erfindungsgemäße Bauelement kann darüber hinaus ein diskretes Bauelement enthalten, ausgewählt aus einem Kondensator, einer Spule, einem Widerstand, oder ein Chip-Bauelement, das zumindest einen Teil folgender Schaltungen enthält: eine RLC-Schaltung, ein Filter, einen Schalter, einen Richtkoppler, ein Bias-Netzwerk, eine Antenne, einen Impedanzwandler oder ein Anpassungsnetzwerk.
  • Der Chip weist eine Seite mit Metallstrukturen auf. Diese Metallstrukturen stellen insbesondere zumindest zwei Außenkontakte zur elektrischen Verbindung mit den im Substrat verborgenen Metallstrukturen dar.
  • Der Chip wird vorzugsweise mittels Flip-Chip-Technik mit dem Substrat und den integrierten Schaltungselementen mechanisch bzw. elektrisch verbunden, wobei die strukturierte (und gegebenenfalls oberflächensensitive) Seite des Chips der Substrat-Oberseite zugewendet ist.
  • Neben dem Chip können ein oder mehrere Trägersubstrate mit passiven HF-Strukturen wie Filter oder Mischer, insbesondere in Dünnschichttechnik strukturierte Trägersubstrate, auf der Oberseite des Substrats angeordnet sein.
  • Unter Substrat werden hier alle Arten von planaren Schaltungsträgern verstanden. Darunter fallen keramische Substrate (Dünnschichtkeramik, Dickschichtkeramik, LTCC = low temperature cofired ceramics, HTCC = high temperature cofired ceramics, LTCC und HTCC sind keramische Mehrlagenschaltungen), polymere Substrate (herkömmliche Leiterplatten, wie FR4, sog. Softsubstrate, deren Polymer-Basis z.B. aus PTFE = Teflon oder Polyolefinen besteht und die typischer Weise glasfaserverstärkt oder keramikpulvergefüllt sind) oder Silizium.
  • Das Substrat enthält in vorteilhaften Ausführungsformen der Erfindung integrierte Schaltungselemente. Unter einem Schal tungselement versteht man insbesondere eine Induktivität, eine Kapazität, eine Verbindungsleitung oder eine Verzögerungsleitung, die zusammen z. B. einen Resonator, eine Filterschaltung oder einen Richtkoppler realisieren können. Diese können auf eine an sich bekannte Weise als Leiterbahnen zwischen, in und auf den dielektrischen Lagen eines Substrats mit Vielschicht-Aufbau angeordnet sein und damit integrierte Schaltungselemente bilden. Vertikale Verbindungen zwischen den Leiterbahnen in verschiedenen Lagen (Durchkontaktierungen) zählen auch zu integrierten Schaltungselementen, da sie einerseits zur vertikalen Signalführung dienen und andererseits insbesondere bei Höchstfrequenzen sowohl eine (parasitäre) Induktivität als auch eine (parasitäre) Kapazität darstellen. Mehrere einzelne integrierte Schaltungselemente bilden zusammen integrierte Schaltungen, insbesondere passive Schaltungen wie die eines Filters oder eines Mischers. Integrierte Schaltungselemente können außerdem zumindest einen Teil zumindest einer aktiven Schaltung realisieren, welcher mit aktiven Einzelkomponenten auf der Oberfläche des Substrats elektrisch verbunden ist.
  • Die Unterseite des Substrats weist Außenkontakte zur elektrischen Verbindung beispielsweise mit der Leiterplatte eines Endgeräts auf.
  • Metallisierungsebenen sind vor allem zwischen den dielektrischen Substratlagen angeordnet. Die ebenfalls Metallstrukturen aufweisende Substrat-Oberseite und Substrat-Unterseite werden hier auch als Metallisierungsebenen betrachtet.
  • Die Oberseite des Substrats trägt zumindest zwei Leiterbahnen (Metallisierungen), die jeweils insbesondere einen Kontakt zur Herstellung elektrischer Verbindung zwischen den Metallisierungsebenen im Substrat und dem Chip auf der Substrat-Oberseite darstellen. Dabei wird der Abstand zwischen den genannten Kontakten erfindungsgemäß kleiner als derjenige zwischen den entsprechenden Durchkontaktierungen in der obersten dielektrischen Substratlage gewählt, um den Anschluß von einem Chip mit einem Abstand zwischen den Außenelektroden, welcher den vorgegebenen Mindestabstand zwischen den Durchkontaktierungen in der obersten Substratlage (z. B. 225 μm bei Keramiksubstraten) unterschreitet, zu ermöglichen. Solche „aufgefächerten" HF-Verbindungen müssen besonders kurz gehalten werden, um der Beeinflussung bzw. Dämpfung des Signals bei Verkapselung des Bauelements insbesondere im Höchstfrequenzbereich vorzubeugen.
  • Die Metallisierungsebenen im Inneren des Substrats enthalten mindestens zwei Leiterbahnen, die jeweils insbesondere eine der in der darunterliegenden dielektrischen Lage angeordneten Durchkontaktierungen mit einer der in einer darüberliegenden dielektrischen Lage angeordneten Durchkontaktierungen verbinden. Dabei wird der Abstand zwischen den Durchkontaktierungen in der oberen dielektrischen Lage erfindungsgemäß kleiner als derjenige in der darunterliegenden dielektrischen Lage gewählt, um insbesondere den vorgegebenen Mindestabstand in der letzteren Lage (z. B. 350 μm bei Keramiksubstraten) einzuhalten.
  • Die erfindungsgemäße Kontaktierung des Chips auf einem Modul-Substrat bzw. die erfindungsgemäße Kontaktierung der Signalleitungen in verschiedenen Metallisierungsebenen in einem (mehrlagigen) Modul-Substrat zeichnet sich gegenüber dem Stand der Technik durch geringe elektrische Verluste im Höchstfrequenz-Bereich, insbesondere Millimeterwellenbereich, aus. Gegenüber den üblichen Kontaktierungstechniken hat die erfindungsgemäße Kontaktierung den Vorteil, daß sie besonders platzsparend ist und dadurch einen besonders hohen Integrationsgrad in einem Höchstfrequenzmodul ermöglicht. Während bei bekannten Höchstfrequenz-Modulen auf eine Verkapselung (mit einer Vergußmasse) aufgrund hoher Verluste verzichtet werden muß, ermöglicht die erfindungsgemäße Ankontaktierung eine Verkapselung der Höchstfrequenz-Module.
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen schematischen und daher nicht maßstabsgetreuen Figuren näher erläutert.
  • 1 zeigt ein erfindungsgemäßes Bauelement im schematischen Querschnitt
  • 2 zeigt eine perspektivische Darstellung einer erfindungsgemäßen HF-Verbindung in einer Metallisierungsebene im Inneren des Substrats
  • 3 zeigt eine perspektivische Darstellung einer erfindungsgemäßen HF-Verbindung auf der Oberfläche des Substrats
    •
  • In 2 sind allgemeine Merkmale der Erfindung anhand einer perspektivischen Darstellung der Metallisierungsebenen eines erfindungsgemäßen Bauelements erläutert.
  • In 1 ist der schematische Querschnitt eines erfindungsgemäßen Bauelements BE mit zwei auf einem mehrlagigen Substrat SU angeordneten Chips CH1, CH2 gezeigt.
  • Die HF-Verbindungen sind im erfindungsgemäßen Bauelement durch Leiterbahnen LE (auf der Substrat-Oberseite) bzw. LS (im Substrat-Inneren) realisiert. Die Leiterbahnen LS können auch integrierte Schaltungselemente bilden. Die vertikale Signaldurchführung im Substrat SU erfolgt mittels Durchkontaktierungen DK1 und DK2.
  • Falls der kleinste Abstand zwischen zwei Außenelektroden dem Mindestabstand zwischen den Durchkontaktierungen DK1 in der obersten Substratlage gleich ist oder diesen überschreitet, so können die Durchkontaktierungen direkt unter den genannten Außenelektroden angeordnet werden, wie es z. B. beim Chip CH1 angedeutet ist. Falls der kleinste Abstand zwischen nebeneinander angeordneten Außenelektroden dem Mindestabstand zwi schen den Durchkontaktierungen DK1 in der obersten Substratlage unterschreitet, so ist eine Auffächerung der Leiterbahnen, die HF-Verbindungen realisieren, erforderlich. Dabei erfolgt die Aufspreizung der HF-Verbindungen auf der Substrat-Oberseite vorzugsweise unterhalb der Chipfläche. Allgemeine Merkmale der erfindungsgemäßen HF-Verbindungen sind in der 2 erläutert.
  • Die Chips können aktive und/oder passive Schaltungselemente (insbesondere eine Induktivität, einen Kondensator, einen Widerstand, eine Diode oder einen Transistor) oder ganze passive Schaltungen (beispielsweise Filter, Mischer, Anpassungsnetzwerk) umfassen. Es besteht die Möglichkeit, darüber hinaus auch passive diskrete Komponenten, insbesondere Spulen, Kondensatoren oder Widerstände auf der Substrat-Oberseite anzubringen. Es ist beispielsweise möglich, mit zusätzlichen diskreten passiven Kompensationsstrukturen die Verstimmung des Bauelements durch das Gehäuse auszugleichen.
  • Die Chips CH1, CH2 weisen jeweils Außenelektroden AE auf und sind hier mittels Bumps BU mit auf der Substrat-Oberfläche angeordneten und im Substrat SU verborgenen HF-Leitungen LE bzw. LS elektrisch verbunden. Die Bumps BU dienen zur Herstellung einer elektrischen Verbindung zwischen den im Substrat SU verborgenen HF-Verbindungen bzw. Leiterbahnen LS und den Chips CH1 bzw. CH2 und ggf. den weiteren auf der Substrat-Oberseite angeordneten elektronischen Komponenten. Die Höhe der Bumps muß bei den Höchstfrequenz-Anwendungen so niedrig gehalten werden, daß nur eine geringe Menge der aus dem Chip heraustretenden elektromagnetischen Strahlung von der Schutzschicht absorbiert werden kann. Eine Möglichkeit, die niedrige Höhe der Flip-Chip-Bumps zu erreichen, bietet insbesondere das Thermocompression-Bonding.
  • Es ist möglich, daß die Außenelektroden AE des Chips nadelförmig (Leads) oder als SMD-Kontakte ausgebildet sind.
  • Das Substrat SU weist Leiterbahnen LE zur Herstellung des genannten elektrischen Kontaktes auf der Oberseite sowie Außenkontake AK auf der Unterseite zur Herstellung einer elektrischen Verbindung mit der Leiterplatte eines Endgeräts auf. Die Außenkontakte AK können als Land-Grid-Arrays (LGA) ausgeführt oder zusätzlich mit Lot-Kugeln (μBGA, oder Ball-Grid-Arrays) versehen sein. Möglich sind außerdem nadelförmige Außenkontakte (Leads) und nichtgalvanische Übergänge zwischen dem Bauelement und der extern anzuschließenden Leiterplatte, wie z. B. Hohlleiterübergänge oder Schlitzkopplungen.
  • In dem in 1 dargestellten vorteilhaften Ausführungsbeispiel der Erfindung sind die Chips CH1, CH2 mit einer Schutzschicht SF zum Schutz vor Feuchtigkeit und äußeren mechanischen Einwirkungen abgedeckt. Die Schutzschicht ist vorzugsweise eine dielektrische Schicht oder Folie. Das Abdecken der Chips mit der Folie wird mittels Laminieren durchgeführt. Beim Laminieren wird die Folie bleibend verformt. Die Folienabdeckung besteht vorzugsweise aus einem Polymer, welches eine besonders niedrige Wasser-Absorption aufweist, z. B. Polyimid, fluorbasierte Polymere wie Polytetrafluorethylen (PTFE) oder Polyolefine wie (vernetztes) Polypropylen oder Polyethylen. Die Folienabdeckung kann außerdem aus einem Metall bestehen und faser- oder partikelgefüllt sein. Die Folienabdeckung kann darüber hinaus metallisch oder keramisch beschichtet sein oder werden.
  • Es ist möglich, daß die Schutzschicht SF die Chips CH1, CH2 auf der Oberseite des Bauelements vollständig und gemeinsam bedeckt.
  • Zur mechanischen Stabilisierung sind die Chips in diesem Ausführungsbeispiel mit einer Vergußmasse GT überdeckt. Wahlweise ist es möglich, die Vergußmasse wegzulassen. Unter Vergußmasse werden hier alle Stoffe verstanden, die im flüssigen Zustand auf die Schutzschicht aufgebracht werden und durch Aushärten (chemisches Reagieren) oder Erstarren (Erkalten) fest werden. Falls der Chip keine zu schützenden signalführenden Strukturen auf der Oberfläche aufweist (wenn z. B. alle Schaltungselemente und Schaltungen im Mehrlagensubstrat SU verborgen sind), so ist es möglich, den Chip zuerst mit der Vergußmasse zu überziehen und erst nach dem Aushärten der Vergußmasse eine Schutzschicht bzw. eine Folienabdeckung aufzubringen.
  • Die Chips CH1, CH2 sowie die Leiterbahnen LS können (jeweils oder zusammen) zumindest einen Teil folgender Schaltungen bilden: eines Hochfrequenz-Schalters, einer Anpaßschaltung, einer Antenne, eines Antennenschalters, eines Diodenschalters, eines Hochpaßfilters, eines Tiefpaßfilters, eines Bandpaßfilters, eines Bandsperrfilters, eines Leistungsverstärkers, eines Diplexers, eines Duplexers, eines Kopplers, eines Richtkopplers, eines Speicherelements, eines Baluns oder eines Mischers.
  • Die HF-Signalleitungen im erfindungsgemäßen Bauelement können entweder ganz im Substrat verborgen sein, oder zumindest ein Teil der Signalleitungen kann auf der Oberseite des Substrats angeordnet sein.
  • In 2 ist eine HF-Leitung mit der erfindungsgemäßen Auffächerung im Inneren des Substrats in perspektivischer Draufsicht schematisch dargestellt.
  • Der Abstand zwischen den Durchkontaktierungen DK1 (z. B. maximal 340 μm) in der oberen dielektrischen Susbstratlage ist kleiner als der Abstand zwischen den Durchkontaktierungen DK2 in der darunter liegenden Substratlage (z. B. mindestens 350 μm). Die Verbindung zwischen den entsprechenden Durchkontaktierungen erfolgt jeweils mittels aufgefächerter Leiterbahnen LS, welche Kontaktstellen zum Ankontaktieren der Durchkontaktierungen DK1 bereitstellen. Die Leiterbahnen LS1 einer in einer tiefer liegenden Substratlage angeordneten Metallisie rungsebene bilden in diesem Fall eine Triplate-Leitung.
  • In 3 ist die erfindungsgemäße Kontaktierungstechnik auf der Substrat-Oberseite gezeigt. Mit Hilfe der auf gespreizten, durch die Leiterbahnen LE gebildeten HF-Verbindungen können die Kontaktstellen KS zum Kontaktieren des Chips in einem geringeren Abstand (z. B. unterhalb von 220 μm) als dem vorgegebenen Mindestabstand zwischen den Durchkontaktierungen DK1 in der obersten Substratlage (z. B. 225 μm) zur Verfügung gestellt werden. Falls ein größerer Mindestabstand zwischen den Durchkontaktierungen in den darunter liegenden Substratlagen (z. B. 350 μm) erforderlich ist, so können die HF-Verbindungen in der entsprechenden Metallisierungsebene weiter beispielsweise von 225 μm auf 350 μm aufgespreizt werden.
  • Ein Bauelement mit erfindungsgemäßen Kontaktierungen kann je nach Anzahl der Leiterbahnen in den Metallisierungsebenen eine Mikrostreifenleitung bzw. teilweise ein „suspended Microstrip" (das Gegenstück zu einer Mikrostreifenleitung, das jedoch nicht auf der Substrat-Oberseite, sondern im Substratinneren angeordnet ist), eine Zweidrahtleitung, eine Dreidrahtleitung bzw. Triplate-Leitung, die beispielsweise jeweils in zumindest zwei Metallisierungsebenen verlaufen, enthalten. Dabei sind Teile der genannten Leitungen untereinander mittels oberhalb oder unterhalb der entsprechenden Metallisierungsebenen angeordneten Durchkontaktierungen elektrisch verbunden.
  • Eine HF-Leitung (z. B. die Mikrostreifenleitung, die Zweidrahtleitung, die Dreidrahtleitung oder die Triplate-Leitung) kann wie in 2 angedeutet in zumindest zwei parallelen Metallisierungsebenen verlaufen, wobei die vertikale elektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen liegenden Teilen der HF-Leitung jeweils mittels einer Durchkontaktierung zustande kommt.
  • Die Erfindung wurde der Übersichtlichkeit halber nur anhand weniger Ausführungsbeispiele dargestellt, ist aber nicht auf diese beschränkt. Weitere Möglichkeiten ergeben sich im Hinblick auf die Verbindungstechnik zwischen der Einzelkomponente und Substrat sowie zwischen dem Substrat und einer externen Leiterplatte.

Claims (22)

  1. Bauelement (BE) mit Kontaktierung, enthaltend: – ein Mehrlagensubstrat (SU) mit zumindest zwei übereinander angeordneten dielektrischen Lagen (DL), bei dem auf, unterhalb und zwischen den dielektrischen Lagen Leiterbahnen (LS1) aufweisende Metallisierungsebenen vorgesehen sind, wobei in jeder dielektrischen Lage zumindest zwei Durchkontaktierungen (DK1, DK2) zur Verbindung zweier unterschiedlicher Metallisierungsebenen vorgesehen sind, wobei der Mindestabstand b zwischen den Durchkontaktierungen in der obersten dielektrischen Lage gleich oder kleiner als der kleinste vorkommende Abstand c zwischen den Durchkontaktierungen in den tiefer liegenden Lagen ist, b ≤ c, – zumindest einen auf der Oberseite des Mehrlagensubstrats (SU) angeordneten Chip (CH1, CH2) mit zumindest zwei Außenkontakten (AE) auf der Unterseite, die mit der obersten Metallisierungsebenen elektrisch verbunden sind, wobei der Abstand a zwischen zumindest zwei der genannten Außenkontakte kleiner als der Mindestabstand b oder c zwischen den Durchkontaktierungen in den dielektrischen Lagen ist, – zumindest eine Hochfrequenz- oder Höchstfrequenz-Verbindung – HF-Verbindung – die zwischen den Außenkontakten (AE) und der untersten Metallisierungsebene vorgesehen ist, wobei die zumindest eine Hochfrequenz- oder Höchstfrequenz-Verbindung zumindest zwei elektrisch nicht miteinander verbundene Leiterbahnen (LS1) aufweist, – wobei die genannte HF-Verbindung in einer oder mehreren Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, und – wobei zumindest eine HF-Verbindung in zumindest einer der Metallisierungsebenen eine Auffächerung der Leiterbahnen (LS1) aufweist.
  2. Bauelement mit Kontaktierung nach Anspruch 1, das mit einer Vergußmasse (GT) verkapselt ist, wobei auf der Oberfläche des Bauelements (BE) eine Schutzschicht (SF) angeordnet ist, die auf dem zumindest einen Chip aufliegt und dazu ausgebildet ist, den zumindest einen Chip vor Umwelteinflüssen und vor dem Verlaufen der Vergußmasse (GT) zu schützen.
  3. Bauelement mit Kontaktierung nach Anspruch 1 oder 2, bei dem zumindest eine HF-Verbindung auf der Oberseite des Mehrlagensubstrats unterhalb der Chipfläche angeordnet ist.
  4. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 3, bei dem zumindest eine HF-Verbindung zwischen den dielektrischen Lagen (DL) verborgen ist.
  5. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 4, bei dem zumindest eine HF-Verbindung zumindest zwei Außenkontakte des Chips (CH1) verbindet.
  6. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 5, bei dem zumindest eine HF-Verbindung zumindest einen Außenkontakt (AE) des zumindest einen Chips (CH1) und zumindest einen Außenkontakt eines weiteren auf der Oberseite des Mehlagensubstrats (SU) angeordneten Chips (CH2) verbindet.
  7. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 6, bei dem zumindest eine HF-Verbindung zumindest eine Metallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat (SU) angeordnet ist, mit zumindest einem Außenkontakt des Chips oder mit einer weiteren Me tallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat (SU) angeordnet ist, verbindet.
  8. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 7, bei dem die Auffächerung der Leiterbahnen in der obersten Metallisierungsebene unterhalb der Chipfläche vorgesehen ist.
  9. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 8, bei dem die Auffächerung der Leiterbahnen zwischen den dielektrischen Lagen vorgesehen ist.
  10. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 9, bei dem der Abstand zwischen zumindest zwei Außenkontakten des Chips gleich groß oder größer als der Mindestabstand b ist, und wobei die genannten Außenkontakte direkt über den in der obersten dielektrischen Lage angeordneten Durchkontaktierungen (DK1) liegen.
  11. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 10, das zumindest ein im Mehrlagensubstrat (SU) integriertes, durch zumindest eine der Leiterbahnen (LS1) und/oder durch die zumindest zwei Durchkontaktierungen gebildetes passives Schaltungselement enthält, ausgewählt aus einer Induktivität, einer Kapazität, einer Verbindungsleitung oder einer Verzögerungsleitung.
  12. Bauelement mit Kontaktierung nach Anspruch 11, bei dem das zumindest eine integrierte passive Schaltungselement einen Resonator, einen Richtkoppler oder ein Filter realisiert.
  13. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 12, bei dem die HF-Verbindung als eine Mikrostreifenleitung, eine Zweidrahtleitung oder eine Dreidrahtleitung ausgebildet ist.
  14. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 13, bei dem die HF-Verbindung zwischen den dielektrischen Lagen des Mehrlagensubstrats angeordnet ist und zumindest einen Teil einer Triplate-Leitung bildet.
  15. Bauelement mit Kontaktierung nach Anspruch 13 oder 14, bei dem die Mikrostreifenleitung, die Zweidrahtleitung, die Dreidrahtleitung oder die Triplate-Leitung in zumindest zwei Metallisierungsebenen verläuft, wobei die vertikale elektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen liegenden Teilen der genannten Leitungen jeweils mittels zumindest einer Durchkontaktierung zustande kommt.
  16. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 15, bei dem die HF-Verbindung in zumindest zwei parallelen Metallisierungsebenen verläuft, wobei die vertikale elektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen angeordneten Teilen der HF-Verbindung mittels zumindest einer signalführenden Durchkontaktierung zustande kommt.
  17. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 16, bei dem der Abstand a zwischen einigen der Außenkontakte größer als der Mindestabstand b ist, bei dem zumindest ein Außenkontakt des Chips direkt über einer in, der obersten dielektrischen Lage angeordneten Durchkontaktierung (DK1) liegt.
  18. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 17, bei dem der zumindest eine Chip (CH) zumindest eine Diode oder einen Transistor umfaßt.
  19. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 17, bei dem der zumindest eine Chip (CH) aus einem Mikrowellen-Chip, einem Millimeterwellen-Chip oder einem IC-Bauelement ausgewählt ist.
  20. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 18, bei dem die Schutzschicht eine dielektrische Schicht ist.
  21. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 19, bei dem der zumindest eine Chip mit dem Mehrlagensubstrat (SU) mit Flip-Chip Technik oder SMD-Technik mechanisch und elektrisch verbunden ist.
  22. Bauelement nach einem der Ansprüche 1 bis 20, bei dem das Mehrlagensubstrat (SU) zumindest zwei Lagen aus LTCC- oder HTCC-Keramik – Low Temperature Cofired Ceramic, High Temperature Cofired Ceramic – enthält.
DE10300956A 2003-01-13 2003-01-13 Bauelement mit Höchstfrequenzverbindungen in einem Substrat Expired - Lifetime DE10300956B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10300956A DE10300956B3 (de) 2003-01-13 2003-01-13 Bauelement mit Höchstfrequenzverbindungen in einem Substrat
PCT/EP2003/014348 WO2004064158A2 (de) 2003-01-13 2003-12-16 Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen
US10/541,912 US7279642B2 (en) 2003-01-13 2003-12-16 Component with ultra-high frequency connections in a substrate
JP2004565984A JP2006513564A (ja) 2003-01-13 2003-12-16 基板に超高周波接続部を有する素子
FR0400005A FR2849957B1 (fr) 2003-01-13 2004-01-02 Composant ayant des connexions haute frequence dans un substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10300956A DE10300956B3 (de) 2003-01-13 2003-01-13 Bauelement mit Höchstfrequenzverbindungen in einem Substrat

Publications (1)

Publication Number Publication Date
DE10300956B3 true DE10300956B3 (de) 2004-07-15

Family

ID=32519888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300956A Expired - Lifetime DE10300956B3 (de) 2003-01-13 2003-01-13 Bauelement mit Höchstfrequenzverbindungen in einem Substrat

Country Status (5)

Country Link
US (1) US7279642B2 (de)
JP (1) JP2006513564A (de)
DE (1) DE10300956B3 (de)
FR (1) FR2849957B1 (de)
WO (1) WO2004064158A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
EP2503858A1 (de) * 2011-03-24 2012-09-26 Alcatel Lucent Leiterplatte und Diplexerschaltung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
KR101426584B1 (ko) * 2011-12-09 2014-08-06 주식회사 만도 레이더 장치 및 그 조립 방법
JP6315650B2 (ja) 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
WO2017077837A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 部品実装基板
US10276282B2 (en) * 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
DE102017129611B4 (de) * 2017-12-12 2021-04-22 RF360 Europe GmbH Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten
WO2019169003A1 (en) * 2018-02-27 2019-09-06 Thin Film Electronics Asa Printed and/or thin film integrated circuit with integrated antenna, and methods of making and using the same
US20220124911A1 (en) * 2019-03-11 2022-04-21 Sekisui Chemical Co., Ltd. Coating agent and method for manufacturing module using the coating agent

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041770A1 (de) * 2000-08-25 2002-03-07 Siemens Ag Substrat und Modul

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5714801A (en) 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JP3144345B2 (ja) 1997-06-27 2001-03-12 日本電気株式会社 弾性表面波チップの実装方法
US6127038A (en) * 1997-12-11 2000-10-03 American Meter Company Printed circuit board coating and method
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
JP3487283B2 (ja) 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
JP4623850B2 (ja) 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041770A1 (de) * 2000-08-25 2002-03-07 Siemens Ag Substrat und Modul

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LAU, J.H.: Flip-Chip Technologies, Mc Graw Hill, 1995 *
REICHL, H.: Direktmontage *
TUMMALA, R.: Microelectronic Packaging Handbook Semiconductor Packaging, Vol. 2 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
EP2503858A1 (de) * 2011-03-24 2012-09-26 Alcatel Lucent Leiterplatte und Diplexerschaltung
WO2012126757A1 (en) * 2011-03-24 2012-09-27 Alcatel Lucent Printed circuit board and diplexer circuit
US9270322B2 (en) 2011-03-24 2016-02-23 Alcatel Lucent Printed circuit board and diplexer circuit

Also Published As

Publication number Publication date
FR2849957B1 (fr) 2009-03-20
FR2849957A1 (fr) 2004-07-16
WO2004064158A3 (de) 2005-08-11
US7279642B2 (en) 2007-10-09
JP2006513564A (ja) 2006-04-20
WO2004064158A2 (de) 2004-07-29
US20060102374A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
DE10300955B4 (de) Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE60026978T2 (de) Mehrchipgehäuse mit integrierten rf-fähigkeiten
EP1652232B1 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE69322930T2 (de) Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur
DE102014118563B4 (de) Halbleitergehäuse mit integrierter Mikrowellenkomponente und Verfahren zu deren Herstellung
DE60218101T2 (de) Hochfrequenzschaltungsmodul
DE69825199T2 (de) Integrierte Antenne mit Hochfrequenzschaltung mit via Schlitzkopplungsloch elektromagnetisch gekoppelter Speiseschaltung, die mit der Hochfrequenzschaltung verbunden ist
EP2189765B1 (de) Hochfrequenzmodul zur Füllstandmessung im W-Band
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
Heyen et al. Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers
DE102006007381A1 (de) Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE102004060962A1 (de) Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
WO2004064152A2 (de) Modular aufgebautes bauelement mit verkapselung
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE102020113232A1 (de) Hochfrequenz-Vorrichtungen und zugehörige Herstellungsverfahren
WO2020025690A1 (de) Hochfrequenzbaustein
DE60131643T2 (de) Leiterplatte und entsprechendes Herstellungsverfahren zur Installation von Mikrowellenchips bis zu 80 Ghz
DE102021102228A1 (de) Hochfrequenz-Vorrichtungen und Verfahren zur Herstellung von Hochfrequenz-Vorrichtungen
DE10329329B4 (de) Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE102019128779B4 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
DE10340438A1 (de) Sendemodul mit verbesserter Wärmeabführung
DE102012025433B4 (de) Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul
DE10041770A1 (de) Substrat und Modul

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R071 Expiry of right