WO2004064158A2 - Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen - Google Patents

Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen Download PDF

Info

Publication number
WO2004064158A2
WO2004064158A2 PCT/EP2003/014348 EP0314348W WO2004064158A2 WO 2004064158 A2 WO2004064158 A2 WO 2004064158A2 EP 0314348 W EP0314348 W EP 0314348W WO 2004064158 A2 WO2004064158 A2 WO 2004064158A2
Authority
WO
WIPO (PCT)
Prior art keywords
component
chip
contacting
connection
substrate
Prior art date
Application number
PCT/EP2003/014348
Other languages
English (en)
French (fr)
Other versions
WO2004064158A3 (de
Inventor
Patric Heide
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to US10/541,912 priority Critical patent/US7279642B2/en
Priority to JP2004565984A priority patent/JP2006513564A/ja
Publication of WO2004064158A2 publication Critical patent/WO2004064158A2/de
Publication of WO2004064158A3 publication Critical patent/WO2004064158A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Definitions

  • the invention relates to contacting technology for signal connections in the substrate of a high-frequency module, for example a microwave or millimeter wave module, and a contacting technology for such components.
  • the frequency range between 1 GHz and 30 GHz is called the microwave range (MW range).
  • the frequency range from 30 GHz upwards is called the millimeter wave range (mmW range).
  • the high-frequency modules differ from the high-frequency modules in particular in that “waveguides”, for example microstrip lines and coplanar lines, are generally used for high-frequency circuits from 5 GHz.
  • High-frequency modules are integrated electronic components that fulfill various functions for applications to be used in the frequency range from 1 to 100 GHz.
  • Such components can generally be used in data transmission systems, e.g. B. in television satellite reception, in wireless local data networks - LAN (Local Area Network), WLAN (Wireless LAN), Bluetooth, optical modules such as multiplexers, modulators and transmitter / receiver units - as well as in radar and fron-end- Broadband communication modules, e.g. B. LMDS (Local Multimedia Distribution System) and directional radio systems for base stations can be used.
  • modules working in the millimeter wave range are mostly manufactured on the basis of thin-film substrates with integrated circuits.
  • the thin-film substrate can simultaneously carry one or more chip components.
  • the chip components are on the carrier substrate by means of
  • Wire bonding or flip-chip technology attached and thus electrically connected.
  • the contact paths between the chip Components and the substrate are kept as short as possible so that the signal losses, which are particularly evident when encapsulating a component containing open signal-carrying lines with a sealing compound, can be minimized.
  • the contact size of a microwave IC is usually around 50 ... 100 ⁇ m, the distance between the external contacts varies between 100 ... 250 ⁇ m.
  • the minimum distance between two plated-through holes in the substrate is, for example, 225 ⁇ m. In principle, it is possible to bring the distance between the external contacts of a microwave IC to the minimum distance between the plated-through holes. However, this is associated with an undesirable increase in the chip area. Another problem is that for technological reasons it is not possible to apply arbitrarily fine conductor tracks in the substrate or on the upper side of the substrate.
  • the object of the present invention is to improve the contact-making technology between module components in a microwave or millimeter-wave module, in order to ensure that the small distances between the external contacts having semiconductor chip components are brought into contact with the metal structures in the module substrate while observing the required minimum - To allow distance between the vias in the module substrate.
  • the invention specifies a component with contacting, which has a multilayer substrate and at least one on the top of the multilayer substrate arranged chip with at least two external contacts on the underside, which are electrically connected to the multilayer substrate.
  • the multilayer substrate has at least two dielectric layers arranged directly one above the other, metallization levels being provided on, below and between the dielectric layers. At least two vias (DK1, DK2) are provided in each dielectric layer to connect two different metallization levels.
  • the minimum distance b between the plated-through holes in the uppermost dielectric layer is equal to or less than b ⁇ c as the minimum distance c between the plated-through holes in the lower layers.
  • the distance a between at least two of the external contacts mentioned is smaller than the minimum distance b or c between the plated-through holes in the dielectric layers.
  • a protective layer is arranged on the surface of the component, which lies on the chip and is designed to protect the chip from environmental influences. Another task of the protective layer is to prevent the liquid potting compound of a further cover to be applied later from running under the chip and touching the active IC circuit, which would lead to malfunctions, in particular detuning, or failure of the chip ,
  • the component according to the invention has at least one high-frequency or ultra-high frequency connection (HF connection) between electrical conductor tracks, selected from the external contacts of the at least one chip and / or structures of the named metallization levels, which is provided in a metallization level of the multilayer substrate.
  • the high-frequency or ultra-high frequency connection comprises at least two non-electrically interconnected conductor tracks and is arranged in one or more metallization levels in the multilayer substrate.
  • the radio frequency or radio frequency Connection has a fanning out of the conductor tracks in at least one metallization level. It is possible that either at least some of the RF connections and DC connections are arranged on the top or bottom of the substrate or that all signal lines are hidden in the substrate.
  • the inventive fanning out of the conductor tracks can be provided in the uppermost metallization level below the chip area or also between the dielectric layers.
  • the RF connection can e.g. B. connect at least two external contacts of the same chip. Furthermore, it is possible for the HF connection to connect at least one external contact of the chip and at least one external contact of a further chip arranged on the upper side of the multilayer substrate. It is also possible for the HF connection to connect at least one metal structure, which is arranged in one of the metallization levels in the multilayer substrate, to at least one external contact of the chip or with a further metal structure, which is arranged in one of the metallization levels in the multilayer substrate.
  • the external contacts mentioned are preferably directly above the plated-through holes arranged in the uppermost dielectric layer.
  • a chip can include active or passive components.
  • a chip can also be a packaged component.
  • IC Integrated Circuit
  • the active chip components can, for example, be based on Si, SiGe, GaAs or InP.
  • the component according to the invention can also contain a discrete component, selected from a capacitor, a coil, a resistor, or a chip component that contains at least part of the following circuits: an RLC circuit, a filter, a switch, a directional coupling. a bias network, an antenna, an impedance converter or a matching network.
  • the chip has one side with metal structures. These metal structures represent in particular at least two external contacts for electrical connection to the metal structures hidden in the substrate.
  • the chip is preferably mechanically or electrically connected to the substrate and the integrated circuit elements by means of flip-chip technology, the structured (and possibly surface-sensitive) side of the chip facing the top of the substrate.
  • one or more carrier substrates with passive RF structures such as filters or mixers, in particular carrier substrates structured in thin-film technology, can be arranged on the top of the substrate.
  • substrate is understood to mean all types of planar circuit carriers.
  • the substrate contains integrated circuit elements.
  • Under a scarf tion element means in particular an inductance, a capacitance, a connecting line or a delay line, which together z. B. can implement a resonator, a filter circuit or a directional coupler. These can be arranged in a manner known per se as interconnects between, in and on the dielectric layers of a substrate with a multilayer structure and thus form integrated circuit elements.
  • Vertical connections between the conductor tracks in different positions (vias) also belong to integrated circuit elements, since on the one hand they serve for vertical signal routing and on the other hand they represent both a (parasitic) inductance and a (parasitic) capacitance, especially at maximum frequencies.
  • Several individual integrated circuit elements together form integrated circuits, in particular passive ones
  • Circuits like that of a filter or a mixer can also implement at least a part of at least one active circuit which is electrically connected to active individual components on the surface of the substrate.
  • the underside of the substrate has external contacts for electrical connection, for example to the printed circuit board of a terminal.
  • Metallization levels are primarily arranged between the dielectric substrate layers.
  • the top and bottom of the substrate, which also have metal structures, are also considered here as metallization levels.
  • the top of the substrate carries at least two conductor tracks (metallizations), each of which in particular represents a contact for establishing an electrical connection between the metallization levels in the substrate and the chip on the top of the substrate.
  • the distance between the contacts mentioned becomes smaller than that between the corresponding plated-through holes in the top one dielectric substrate layer selected to allow the connection of a chip with a distance between the outer electrodes which is less than the predetermined minimum distance between the vias in the top substrate layer (z. B. 225 microns for ceramic substrates).
  • Such “fanned out” HF connections must be kept particularly short in order to prevent the influence or attenuation of the signal when the component is encapsulated, in particular in the highest frequency range.
  • the metallization levels in the interior of the substrate contain at least two conductor tracks, each of which in particular connects one of the vias arranged in the underlying dielectric layer to one of the vias arranged in an overlying dielectric layer.
  • the distance between the plated-through holes in the upper dielectric layer is selected according to the invention to be smaller than that in the underlying dielectric layer, in order in particular to maintain the predetermined minimum distance in the latter layer (e.g. 350 ⁇ m in the case of ceramic substrates).
  • the contacting of the chip according to the invention on a module substrate or the contacting according to the invention of the signal lines in different metallization levels in a (multilayer) module substrate is distinguished from the prior art by low electrical losses in the highest frequency range, in particular millimeter wave range .
  • the contacting according to the invention has the advantage that it is particularly space-saving and thereby enables a particularly high degree of integration in a maximum frequency module. While encapsulation (with a sealing compound) has to be dispensed with due to high losses in known high-frequency modules, the contacting according to the invention enables encapsulation of the high-frequency modules.
  • the invention is explained in more detail below on the basis of exemplary embodiments and the associated schematic and therefore not to scale figures.
  • FIG. 1 shows a component according to the invention in a schematic cross section
  • FIG. 2 shows a perspective illustration of an RF connection according to the invention in a metallization level in the interior of the substrate
  • Figure 3 shows a perspective view of an RF connection according to the invention on the surface of the substrate
  • FIG. 2 explains general features of the invention on the basis of a perspective representation of the metallization levels of a component according to the invention.
  • FIG. 1 shows the schematic cross section of a component BE according to the invention with two chips CH1, CH2- arranged on a multi-layer substrate SU.
  • the RF connections are in the component according to the invention by conductor tracks LE (on the top of the substrate) or LS
  • the conductor tracks LS can also form integrated circuit elements.
  • the vertical signal is carried out in the substrate SU by means of plated-through holes DK1 and DK2.
  • the plated-through holes can be arranged directly under the mentioned outer electrodes, as described, for. B. is indicated in the chip CHl. If the smallest distance between adjacent outer electrodes corresponds to the minimum distance between see the plated-through holes DK1 in the uppermost substrate layer, then a fanning out of the conductor tracks that implement HF connections is necessary.
  • the RF connections on the top of the substrate are preferably spread out below the chip area. General features of the RF connections according to the invention are explained in FIG. 2.
  • the chips can comprise active and / or passive circuit elements (in particular an inductor, a capacitor, a resistor, a diode or a transistor) or entire passive circuits (for example filters, mixers, matching networks).
  • active and / or passive circuit elements in particular an inductor, a capacitor, a resistor, a diode or a transistor
  • entire passive circuits for example filters, mixers, matching networks.
  • passive discrete components in particular coils, capacitors or resistors, to the top of the substrate. For example, it is possible to compensate for the detuning of the component by the housing with additional discrete passive compensation structures.
  • the chips CH1, CH2 each have outer electrodes AE and are electrically connected here by means of bumps BU to RF lines LE and LS arranged on the substrate surface and hidden in the substrate SU.
  • the bumps BU serve to establish an electrical connection between the HF connections or conductor tracks LS hidden in the substrate SU and the chips CH1 or CH2 and, if appropriate, the further electronic components arranged on the upper side of the substrate.
  • the height of the bumps must be kept so low in the maximum frequency applications that only a small amount of the electromagnetic radiation emerging from the chip can be absorbed by the protective layer.
  • Thermocompression bonding is one way of achieving the low height of the flip-chip bumps.
  • the outer electrodes AE of the chip can be needle-shaped (leads) or as SMD contacts.
  • the substrate SU has conductor tracks LE for producing the aforementioned electrical contact on the upper side and external contacts AK on the lower side for establishing an electrical connection with the printed circuit board of a terminal.
  • the external contacts AK can be designed as land grid arrays (LGA) or additionally provided with solder balls ( ⁇ BGA, or ball grid arrays).
  • LGA land grid arrays
  • ⁇ BGA solder balls
  • the chips CH1, CH2 are covered with a protective layer SF for protection against moisture and external mechanical effects.
  • the protective layer is preferably a dielectric layer or film.
  • the chips are covered with the film by means of lamination. When laminating, the film is permanently deformed.
  • the film cover is preferably made of a polymer which has a particularly low water absorption, eg. B. polyimide, fluorine-based polymers such as polytetrafluoroethylene (PTFE) or polyolefins such as (cross-linked) polypropylene or polyethylene.
  • the film cover can also consist of a metal and be filled with fibers or particles.
  • the film cover can moreover be or be coated with a metallic or ceramic.
  • the protective layer SF it is possible for the protective layer SF to completely and jointly cover the chips CH1, CH2 on the upper side of the component.
  • the chips in this exemplary embodiment are covered with a sealing compound GT. It is optionally possible to omit the potting compound. Potting compound is understood here to mean all substances which are applied to the protective layer in the liquid state and by hardening (chemical reaction) or solidification (cooling) become solid. If the chip does not have any signal-carrying structures to be protected on the surface (e.g. if all circuit elements and circuits are hidden in the multilayer substrate SU), it is possible to coat the chip with the sealing compound first and only after the hardening of the
  • Potting compound to apply a protective layer or a film cover.
  • the chips CH1, CH2 and the conductor tracks LS can form at least part of the following circuits: a high-frequency switch, a matching circuit, an antenna, an antenna switch, a diode switch, a high-pass filter, a low-pass filter, a band-pass filter, a band-stop filter , a power amplifier, a diplexer, a duplexer, a coupler, a directional coupler, a memory element, a balun or a mixer.
  • the RF signal lines in the component according to the invention can either be completely hidden in the substrate, or at least one
  • Part of the signal lines can be arranged on the top of the substrate.
  • FIG. 2 schematically shows an HF line with the fanning out according to the invention inside the substrate in a perspective top view.
  • the distance between the vias DK1 (e.g. maximum 340 ⁇ m) in the upper dielectric substrate layer is smaller than the distance between the vias DK2 in the underlying substrate layer (e.g. at least 350 ⁇ m).
  • the connection between the corresponding plated-through holes is made in each case by means of fanned-out conductor tracks LS, which provide contact points for contacting the plated-through holes DK1.
  • the conductor tracks LSI of a metallization arranged in a lower substrate layer in this case form a triplate line.
  • FIG. 3 shows the contacting technique according to the invention on the top of the substrate.
  • the contact points KS for contacting the chip can be at a smaller distance (e.g. below 220 ⁇ m) than the predetermined minimum distance between the plated-through holes DK1 in the uppermost substrate layer (e.g. B. 225 ⁇ m) are available. If a larger minimum distance between the plated-through holes in the underlying substrate layers (e.g. 350 ⁇ m) is required, the HF connections in the corresponding metallization level can be further expanded, for example from 225 ⁇ m to 350 ⁇ m.
  • a component with contacts according to the invention can have a microstrip line or, in some cases, a "suspended microstrip" (the counterpart to a microstrip line, which, however, is not arranged on the top side of the substrate but inside the substrate)
  • An RF line (for example the microstrip line, the two-wire line, the three-wire line or the triplate line) can, as indicated in FIG. 2, run in at least two parallel metallization levels, the vertical electrical connection between those located in the different metallization levels Parts of the RF line is achieved by means of a via.
  • a via for example the connection technology between the individual component and substrate and between the substrate and an external printed circuit board.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Waveguide Connection Structure (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

Die Erfindung betrifft Kontaktierungstechnik bei Signalverbindungen im Substrat eines Höchstfrequenzmoduls, insbesondere eines Mikrowellen- bzw. Millimeterwellenmoduls. Das Höchstfrequenzmodul enthält a) ein Mehrlagensubstrat (SU) mit zumindest zwei dielektrischen Lagen (DL) und Metallisierungsebenen (LS) und Durchkontaktierungen (DK1,DK2), und b) auf der Oberseite des Mehrlagensubstrats angeordnete Chips (CH1,CH2). Die Chips (CH1,CH2) sind miteinander und mit den Strukturen (LS) in den Metallisierungsebenen mittels HF-Verbindungen elektrisch verbunden. Dabei ist die HF-Verbindung durch zumindest zwei Leiterbahnen (LE) realisiert, die eine Auffächerung aufweisen. Die Erfindung erlaubt eine einfache Kontaktierung von Chips mit geringen Abständen zwischen den Aussenkontakten an das Mehrlagensubstrat.

Description

Beschreibung
Bauelement mit Hδchstfrequenzverbindungen in einem Substrat
Die Erfindung betrifft Kontaktierungstechnik bei Signalverbindungen im Substrat eines Höchstfrequenzmoduls, beispielsweise ein Mikrowellen- bzw. Millimeterwellenmodul, sowie eine Kontaktierungstechnik für solche Bauteile.
Der Frequenzbereich zwischen 1 GHz und 30 GHz wird Mikrowel- lenbereich (MW-Bereich) genannt. Der Frequenzbereich ab 30 GHz aufwärts wird Millimeterwellenbereich (mmW-Bereich) genannt. Die Höchstfrequenzmodule unterscheiden sich gegenüber den Hochfrequenzmodulen insbesondere dadurch, daß für Höchst- frequenzschaltungen ab 5 GHz in der Regel „Wellenleiter", z. B. Mikrostreifenleitungen und Koplanarleitungen verwendet werden .
Höchstfrequenzmodule sind integrierte elektronische Bauele- mente, die verschiedene Funktionalitäten für im Frequenzbereich von 1 bis 100 GHz einzusetzende Anwendungen erfüllen. Solche Bauelemente können allgemein bei Datenübertragungs- Systemen, z. B. beim Fernseh-Satelliten-Empfang, bei drahtlosen lokalen Datennetzwerken - LAN (Local Area Network) , WLAN (Wireless LAN) , Bluetooth, optischen Modulen wie Multiplexer, Modulatoren und Sender-/Empfängereinheiten - sowie bei Radar und bei Fron -End-Modulen für Breitbandkommunikation, z. B. LMDS (Local Multimedia Distribution System) und Richtfunkanlagen für Basisstationen eingesetzt werden.
Im Millimeterwellenbereich arbeitende Module werden heutzutage meist auf der Basis von Dünnschichtsubstraten mit darin integrierten Schaltungen hergestellt. Das Dünnschichtsubstrat kann gleichzeitig ein oder mehrere Chip-Bauelemente tragen. Die Chip-Bauelemente werden auf dem Trägersubstrat mittels
Drahtbonden oder Flip-Chip-Technik befestigt und damit elektrisch verbunden. Die Kontaktwege zwischen den Chip- Bauelementen und dem Substrat werden möglichst kurz gehalten, damit die Signalverluste, welche insbesondere bei Verkapse- lung eines offene signalführende Leitungen enthaltenden Bauelements mit einer Vergußmasse zutage treten, minimiert wer- den können.
Aufgrund vergleichsweise hoher Kosten wird die Chipfläche der Halbleiter-Chip-Bauelemente sehr gering gehalten, was zu entsprechend kleinen Dimensionen der Außenkontakte solcher Bau- elemente führt. Die Kontaktgröße eines Mikrowellen-ICs beträgt üblicherweise etwa 50 ... 100 μm, der Abstand zwischen den Außenkontakten variiert sich zwischen 100 ... 250 μm. Dabei beträgt der technologisch bedingte Mindestabstand zwischen zwei Durchkontaktierungen im Substrat beispielsweise 225 μm. Im Prinzip ist es möglich, den Abstand der Außenkontakte eines Mikrowellen-ICs auf den Mindestabstand zwischen den Durchkontaktierungen zu bringen. Dies ist jedoch mit einer unerwünschten Vergrößerung der Chipfläche verbunden. Ein weiteres Problem besteht darin, daß aus technologischen Grün- den nicht beliebig feine Leiterbahnen im Substrat oder auf der Substrat-Oberseite aufgebracht werden können.
Aufgabe der vorliegenden Erfindung ist es, die Kontaktierungstechnik zwischen Modul-Komponenten in einem Mikrowellen- bzw. Millimeterwellenmodul zu verbessern, um die Kontaktie- rung der geringe Abstände zwischen den Außenkontakten aufweisenden Halbleiter-Chip-Bauelemente mit den Metallstrukturen im Modulsubstrat unter Einhaltung des erforderlichen Mindest- abstands zwischen den Durchkontaktierungen im Modulsubstrat zu ermöglichen.
Diese Aufgabe wird erfindungsgemäß durch ein Bauelement mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung gehen aus weiteren Ansprüchen hervor.
Die Erfindung gibt ein Bauelement mit Kontaktierung an, das ein Mehrlagensubstrat und zumindest einen auf der Oberseite des Mehrlagensubstrats angeordneten Chip mit zumindest zwei Außenkontakten auf der Unterseite, die mit dem Mehrlagensubstrat elektrisch verbunden sind, umfaßt. Das Mehrlagensubstrat weist zumindest zwei direkt übereinander angeordnete dielektrische Lagen auf, wobei auf, unterhalb und zwischen den dielektrischen Lagen Metallisierungsebenen vorgesehen sind. In jeder dielektrischen Lage sind zumindest zwei Durchkontaktierungen (DK1, DK2) zur Verbindung zweier unterschiedlicher Metallisierungsebenen vorgesehen. Der Mindestabstand b zwischen den Durchkontaktierungen in der obersten dielektrischen Lage ist gleich oder kleiner b ≤ c als der Mindestabstand c zwischen den Durchkontaktierungen in den tiefer liegenden Lagen gewählt .
Der Abstand a zwischen zumindest zweien der genannten Außenkontakte ist kleiner als der Mindestabstand b oder c zwischen den Durchkontaktierungen in den dielektrischen Lagen.
Auf der Oberfläche des Bauelements ist eine Schutzschicht an- geordnet, die auf dem Chip aufliegt und dazu ausgebildet ist, den Chip vor Umwelteinflüssen zu schützen. Eine weitere Aufgabe der Schutzschicht ist es, zu verhindern, daß die flüssige Vergußmasse einer später aufzubringenden weiteren Abdeckung unter den Chip verläuft und die aktive IC-Schaltung be- rührt, was zu Fehlfunktionen, insbesondere zu einer Verstimmung, oder einem Ausfall des Chips führen würde.
Das erfindungsgemäße Bauelement weist zumindest eine Hochfrequenz- oder Höchstfrequenz-Verbindung (HF-Verbindung) zwi- sehen elektrischen Leiterbahnen, ausgewählt aus den Außenkontakten des zumindest einen Chips und/oder Strukturen der genannten Metallisierungsebenen, die in einer Metallisierungsebene des Mehrlagensubstrats vorgesehen ist. Die Hochfrequenz- oder Höchstfrequenz-Verbindung umfaßt zumindest zwei nicht elektrisch miteinander verbundene Leiterbahnen und ist in einer oder mehreren Metallisierungsebenen im Mehrlagensubstrat angeordnet. Die Hochfrequenz- oder Höchstfrequenz- Verbindung weist in zumindest einer Metallisierungsebene eine Auffächerung der Leiterbahnen auf. Es ist möglich, daß entweder zumindest ein Teil der HF-Verbindungen sowie DC- Verbindungen auf der Ober- oder Unterseite des Substrats an- geordnet oder alle Signalleitungen im Substrat verborgen sind. Die erfindungsgemäße Auffächerung der Leiterbahnen kann in der obersten Metallisierungsebene unterhalb der Chipfläche oder auch zwischen den dielektrischen Lagen vorgesehen sein.
Die HF-Verbindung kann z. B. zumindest zwei Außenkontakte desselben Chips verbinden. Ferner ist es möglich, daß die HF- Verbindung zumindest einen Außenkontakt des Chips und zumindest einen Außenkontakt eines weiteren auf der Oberseite des Mehrlagensubstrats angeordneten Chips verbindet. Möglich ist es auch, daß die HF-Verbindung zumindest eine Metallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, mit zumindest einem Außenkontakt des Chips oder mit einer weiteren Metallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, ver- bindet.
Wenn der Abstand zwischen zumindest zwei Außenkontakten des Chips gleich groß oder größer als der erforderliche Mindest- abstand Jb ist, liegen die genannten Außenkontakte vorzugswei- se direkt über den in der obersten dielektrischen Lage angeordneten Durchkontaktierungen.
Ein Chip kann aktive oder passive Komponenten umfassen. Ein Chip kann auch ein gehäustes Bauteil sein.
Der Chip kann ein Mikrowellen-Chip, ein Millimeterwellen-Chip oder ein IC-Bauelement (IC = Integrated Circuit) darstellen. Das IC-Bauelement kann insbesondere ein MMIC-Bauelement (MMIC = Monolithic Microwave Integrated Circuit) sein.
Die aktiven Chip-Komponenten können beispielsweise auf Si-, SiGe-, GaAs- oder InP-Basis aufgebaut sein. Das erfindungsgemäße Bauelement kann darüber hinaus ein diskretes Bauelement enthalten, ausgewählt aus einem Kondensator, einer Spule, einem Widerstand, oder ein Chip-Bauelement, das zumindest einen Teil folgender Schaltungen enthält : eine RLC-Schaltung, ein Filter, einen Schalter, einen Richtkopp- ler, ein Bias-Netzwerk, eine Antenne, einen Impedanzwandler oder ein Anpassungsnetzwerk.
Der Chip weist eine Seite mit Metallstrukturen auf. Diese Metallstrukturen stellen insbesondere zumindest zwei Außenkontakte zur elektrischen Verbindung mit den im Substrat verborgenen Metallstrukturen dar.
Der Chip wird vorzugsweise mittels Flip-Chip-Technik mit dem Substrat und den integrierten Schaltungselementen mechanisch bzw. elektrisch verbunden, wobei die strukturierte (und gegebenenfalls oberflächensensitive) Seite des Chips der Substrat-Oberseite zugewendet ist.
Neben dem Chip können ein oder mehrere Trägersubstrate mit passiven HF-Strukturen wie Filter oder Mischer, insbesondere in Dünnschichttechnik strukturierte Trägersubstrate, auf der Oberseite des Substrats angeordnet sein.
Unter Substrat werden hier alle Arten von planaren Schaltungsträgern verstanden. Darunter fallen keramische Substrate (Dünnschichtkeramik, Dickschichtkeramik, LTCC = low tempera- ture cofired ceramics, HTCC = high temperature cofired cera- mies, LTCC und HTCC sind keramische Mehrlagenschaltungen), polymere Substrate (herkömmliche Leiterplatten, wie FR4, sog. Softsubstrate, deren Polymer-Basis z.B. aus PTFE = Teflon o- der Polyolefinen besteht und die typischer Weise glasfaserverstärkt oder keramikpulvergefüllt sind) oder Silizium.
Das Substrat enthält in vorteilhaften Ausführungsformen der Erfindung integrierte Schaltungselemente. Unter einem Schal- tungselement versteht man insbesondere eine Induktivität, eine Kapazität, eine Verbindungsleitung oder eine Verzögerungsleitung, die zusammen z. B. einen Resonator, eine Filterschaltung oder einen Richtkoppler realisieren können. Diese können auf eine an sich bekannte Weise als Leiterbahnen zwischen, in und auf den dielektrischen Lagen eines Substrats mit Vielschicht-Aufbau angeordnet sein und damit integrierte Schaltungselemente bilden. Vertikale Verbindungen zwischen den Leiterbahnen in verschiedenen Lagen (Durchkontaktierun- gen) zählen auch zu integrierten Schaltungselementen, da sie einerseits zur vertikalen Signalführung dienen und andererseits insbesondere bei Höchstfrequenzen sowohl eine (parasitäre) Induktivität als auch eine (parasitäre) Kapazität darstellen. Mehrere einzelne integrierte Schaltungselemente bil- den zusammen integrierte Schaltungen, insbesondere passive
Schaltungen wie die eines Filters oder eines Mischers. Integrierte Schaltungselemente können außerdem zumindest einen Teil zumindest einer aktiven Schaltung realisieren, welcher mit aktiven Einzelkomponenten auf der Oberfläche des Sub- strats elektrisch verbunden ist.
Die Unterseite des Substrats weist Außenkontakte zur elektrischen Verbindung beispielsweise mit der Leiterplatte eines Endgeräts auf.
Metallisierungsebenen sind vor allem zwischen den dielektrischen Substratlagen angeordnet. Die ebenfalls Metallstrukturen aufweisende Substrat-Oberseite und Substrat-Unterseite werden hier auch als Metallisierungsebenen betrachtet.
Die Oberseite des Substrats trägt zumindest zwei Leiterbahnen (Metallisierungen) , die jeweils insbesondere einen Kontakt zur Herstellung elektrischer Verbindung zwischen den Metallisierungsebenen im Substrat und dem Chip auf der Substrat- Oberseite darstellen. Dabei wird der Abstand zwischen den genannten Kontakten erfindungsgemäß kleiner als derjenige zwischen den entsprechenden Durchkontaktierungen in der obersten dielektrischen Substratlage gewählt, um den Anschluß von einem Chip mit einem Abstand zwischen den Außenelektroden, welcher den vorgegebenen Mindestabstand zwischen den Durchkontaktierungen in der obersten Substratlage (z. B. 225 μm bei Keramiksubstraten) unterschreitet, zu ermöglichen. Solche „aufgefächerten" HF-Verbindungen müssen besonders kurz gehalten werden, um der Beeinflussung bzw. Dämpfung des Signals bei Verkapselung des Bauelements insbesondere im Höchstfrequenzbereich vorzubeugen.
Die Metallisierungsebenen im Inneren des Substrats enthalten mindestens zwei Leiterbahnen, die jeweils insbesondere eine der in der darunterliegenden dielektrischen Lage angeordneten Durchkontaktierungen mit einer der in einer darüberliegenden dielektrischen Lage angeordneten Durchkontaktierungen verbinden. Dabei wird der Abstand zwischen den Durchkontaktierungen in der oberen dielektrischen Lage erfindungsgemäß kleiner als derjenige in der darunterliegenden dielektrischen Lage gewählt, um insbesondere den vorgegebenen Mindestabstand in der letzteren Lage (z. B. 350 μm bei Keramiksubstraten) einzuhalten.
Die erfindungsgemäße Kontaktierung des Chips auf einem Modul- Substrat bzw. die erfindungsgemäße Kontaktierung der Signal- leitungen in verschiedenen Metallisierungsebenen in einem (mehrlagigen) Modul-Substrat zeichnet sich gegenüber dem Stand der Technik durch geringe elektrische Verluste im Höchstfrequenz-Bereich, insbesondere Millimeterwellenbereich, aus. Gegenüber den üblichen Kontaktierungstechniken hat die erfindungsgemäße Kontaktierung den Vorteil, daß sie besonders platzsparend ist und dadurch einen besonders hohen Integrationsgrad in einem Höchstfrequenzmodul ermöglicht. Während bei bekannten Höchstfrequenz-Modulen auf eine Verkapselung (mit einer Vergußmasse) aufgrund hoher Verluste verzichtet werden muß, ermöglicht die erfindungsgemäße Ankontaktierung eine Verkapselung der Höchstfrequenz-Module. Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen schematischen und daher nicht maßstabsgetreuen Figuren näher erläutert .
Figur 1 zeigt ein erfindungsgemäßes Bauelement im schematischen Querschnitt
Figur 2 zeigt eine perspektivische Darstellung einer erfindungsgemäßen HF-Verbindung in einer Metallisie- rungsebene im Inneren des Substrats
Figur 3 zeigt eine perspektivische Darstellung einer erfindungsgemäßen HF-Verbindung auf der Oberfläche des Substrats
In Figur 2 sind allgemeine Merkmale der Erfindung anhand einer perspektivischen Darstellung der Metallisierungsebenen eines erfindungsgemäßen Bauelements erläutert.
In Figur 1 ist der schematische Querschnitt eines erfindungsgemäßen Bauelements BE mit zwei auf einem mehrlagigen Substrat SU angeordneten Chips CHl, CH2- gezeigt.
Die HF-Verbindungen sind im erfindungsgemäßen Bauelement durch Leiterbahnen LE (auf der Substrat-Oberseite) bzw. LS
(im Substrat-Inneren) realisiert. Die Leiterbahnen LS können auch integrierte Schaltungselemente bilden. Die vertikale Signaldurchführung im Substrat SU erfolgt mittels Durchkontaktierungen DK1 und DK2.
Falls der kleinste Abstand zwischen zwei Außenelektroden dem Mindestabstand zwischen den Durchkontaktierungen DK1 in der obersten Substratlage gleich ist oder diesen überschreitet, so können die Durchkontaktierungen direkt unter den genannten Außenelektroden angeordnet werden, wie es z. B. beim Chip CHl angedeutet ist. Falls der kleinste Abstand zwischen nebeneinander angeordneten Außenelektroden dem Mindestabstand zwi- sehen den Durchkontaktierungen DK1 in der obersten Substrat- läge unterschreitet, so ist eine Auffächerung der Leiterbahnen, die HF-Verbindungen realisieren, erforderlich. Dabei erfolgt die Aufspreizung der HF-Verbindungen auf der Substrat- Oberseite vorzugsweise unterhalb der Chipfläche. Allgemeine Merkmale der erfindungsgemäßen HF-Verbindungen sind in der Figur 2 erläutert .
Die Chips können aktive und/oder passive Schaltungselemente (insbesondere eine Induktivität, einen Kondensator, einen Widerstand, eine Diode oder einen Transistor) oder ganze passive Schaltungen (beispielsweise Filter, Mischer, Anpassungsnetzwerk) umfassen. Es besteht die Möglichkeit, darüber hinaus auch passive diskrete Komponenten, insbesondere Spulen, Kondensatoren oder Widerstände auf der Substrat-Oberseite anzubringen. Es ist beispielsweise möglich, mit zusätzlichen diskreten passiven Kompensationsstrukturen die Verstimmung des Bauelements durch das Gehäuse auszugleichen.
Die Chips CHl, CH2 weisen jeweils Außenelektroden AE auf und sind hier mittels Bumps BU mit auf der Substrat-Oberfläche angeordneten und im Substrat SU verborgenen HF-Leitungen LE bzw. LS elektrisch verbunden. Die Bumps BU dienen zur Herstellung einer elektrischen Verbindung zwischen den im Sub- strat SU verborgenen HF-Verbindungen bzw. Leiterbahnen LS und den Chips CHl bzw. CH2 und ggf. den weiteren auf der Substrat-Oberseite angeordneten elektronischen Komponenten. Die Höhe der Bumps muß bei den Hδchstfrequenz-Anwendungen so niedrig gehalten werden, daß nur eine geringe Menge der aus dem Chip heraustretenden elektromagnetischen Strahlung von der Schutzschicht absorbiert werden kann. Eine Möglichkeit, die niedrige Höhe der Flip-Chip-Bumps zu erreichen, bietet insbesondere das Thermocompression-Bonding.
Es ist möglich, daß die Außenelektroden AE des Chips nadel- fδrmig (Leads) oder als SMD-Kontakte ausgebildet sind. Das Substrat SU weist Leiterbahnen LE zur Herstellung des genannten elektrischen Kontaktes auf der Oberseite sowie Außen- kontake AK auf der Unterseite zur Herstellung einer elektrischen Verbindung mit der Leiterplatte eines Endgeräts auf. Die Außenkontakte AK können als Land-Grid-Arrays (LGA) ausgeführt oder zusätzlich mit Lot-Kugeln (μBGA, oder- Ball-Grid- Arrays) versehen sein. Möglich sind außerdem nadeiförmige Außenkontakte (Leads) und nichtgalvanische Übergänge zwischen dem Bauelement und der extern anzuschließenden Leiterplatte, wie z. B. Hohlleiterübergänge oder Schlitzkopplungen.
In dem in Figur 1 dargestellten vorteilhaften Ausführungsbeispiel der Erfindung sind die Chips CHl, CH2 mit einer Schutzschicht SF zum Schutz vor Feuchtigkeit und äußeren mechani- sehen Einwirkungen abgedeckt. Die Schutzschicht ist vorzugsweise eine dielektrische Schicht oder Folie. Das Abdecken der Chips mit der Folie wird mittels Laminieren durchgeführt. Beim Laminieren wird die Folie bleibend verformt. Die Folienabdeckung besteht vorzugsweise aus einem Polymer, welches ei- ne besonders niedrige Wasser-Absorption aufweist, z. B. Poly- imid, fluorbasierte Polymere wie Polytetrafluorethylen (PTFE) oder Polyolefine wie (vernetztes) Polypropylen oder Polyethy- len. Die Folienabdeckung kann außerdem aus einem Metall bestehen und faser- oder partikelgefüllt sein. Die Folienabde- ckung kann darüber hinaus metallisch oder keramisch beschichtet sein oder werden.
Es ist möglich, daß die Schutzschicht SF die Chips CHl, CH2 auf der Oberseite des Bauelements vollständig und gemeinsam bedeckt.
Zur mechanischen Stabilisierung sind die Chips in diesem Ausführungsbeispiel mit einer Vergußmasse GT überdeckt. Wahlweise ist es möglich, die Vergußmasse wegzulassen. Unter Verguß- masse werden hier alle Stoffe verstanden, die im flüssigen Zustand auf die Schutzschicht aufgebracht werden und durch Aushärten (chemisches Reagieren) oder Erstarren (Erkalten) fest werden. Falls der Chip keine zu schützenden signalführenden Strukturen auf der Oberfläche aufweist (wenn z. B. alle Schaltungselemente und Schaltungen im Mehrlagensubstrat SU verborgen sind) , so ist es möglich, den Chip zuerst mit der Vergußmasse zu überziehen und erst nach dem Aushärten der
Vergußmasse eine Schutzschicht bzw. eine Folienabdeckung aufzubringen.
Die Chips CHl, CH2 sowie die Leiterbahnen LS können (jeweils oder zusammen) zumindest einen Teil folgender Schaltungen bilden: eines Hochfrequenz-Schalters, einer Anpaßschaltung, einer Antenne, eines Antennenschalters, eines Diodenschalters, eines Hochpaßfilters, eines Tiefpaßfilters, eines Bandpaßfilters, eines Bandsperrfilters, eines Leistungsverstär- kers, eines Diplexers, eines Duplexers, eines Kopplers, eines Richtkopplers, eines Speicherelements, eines Baluns oder eines Mischers.
Die HF-Signalleitungen im erfindungsgemäßen Bauelement können entweder ganz im Substrat verborgen sein, oder zumindest ein
Teil der Signalleitungen kann auf der Oberseite des Substrats angeordnet sein.
In Figur 2 ist eine HF-Leitung mit der erfindungsgemäßen Auf- fächerung im Inneren des Substrats in perspektivischer Draufsicht schematisch dargestellt.
Der Abstand zwischen den Durchkontaktierungen DK1 (z. B. maximal 340 μm) in der oberen dielektrischen Susbstratlage ist kleiner als der Abstand zwischen den Durchkontaktierungen DK2 in der darunter liegenden Substratlage (z. B. mindestens 350 μm) . Die Verbindung zwischen den entsprechenden Durchkontaktierungen erfolgt jeweils mittels aufgefächerter Leiterbahnen LS, welche Kontaktstellen zum Ankontaktieren der Durchkontak- tierungen DK1 bereitstellen. Die Leiterbahnen LSI einer in einer tiefer liegenden Substratlage angeordneten Metallisie- rungsebene bilden in diesem Fall eine Triplate-Leitung.
In Figur 3 ist die erfindungsgemäße Kontaktierungstechnik auf der Substrat-Oberseite gezeigt. Mit Hilfe der aufgespreizten, durch die Leiterbahnen LE gebildeten HF-Verbindungen können die Kontaktstellen KS zum Kontaktieren des Chips in einem geringeren Abstand (z. B. unterhalb von 220 μm) als dem vorgegebenen Mindestabstand zwischen den Durchkontaktierungen DK1 in der obersten Substratlage (z. B. 225 μm) zur Verfügung ge- stellt werden. Falls ein größerer Mindestabstand zwischen den Durchkontaktierungen in den darunter liegenden Substratlagen (z. B. 350 μm) erforderlich ist, so können die HF- Verbindungen in der entsprechenden Metallisierungsebene weiter beispielsweise von 225 μm auf 350 μm aufgespreizt werden.
Ein Bauelement mit erfindungsgemäßen Kontaktierungen kann je nach Anzahl der Leiterbahnen in den Metallisierungsebenen eine Mikrostreifenleitung bzw. teilweise ein „suspended Microstrip" (das Gegenstück zu einer Mikrostreifenleitung, das jedoch nicht auf der Substrat-Oberseite, sondern im Substrat- inneren angeordnet ist) , eine Zweidrahtleitung, eine Drei- drahtleitung bzw. Triplate-Leitung, die beispielsweise jeweils in zumindest zwei Metallisierungsebenen verlaufen, enthalten. Dabei sind Teile der genannten Leitungen untereinan- der mittels oberhalb oder unterhalb der entsprechenden Metallisierungsebenen angeordneten Durchkontaktierungen elektrisch verbunden.
Eine HF-Leitung (z. B. die Mikrostreifenleitung, die Zwei- drahtleitung, die Dreidrahtleitung oder die Triplate-Leitung) kann wie in Figur 2 angedeutet in zumindest zwei parallelen Metallisierungsebenen verlaufen, wobei die vertikale elektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen liegenden Teilen der HF-Leitung jeweils mittels einer Durchkontaktierung zustande kommt. Die Erfindung wurde der Übersichtlichkeit halber nur anhand weniger Ausführungsbeispiele dargestellt, ist aber nicht auf diese beschränkt. Weitere Möglichkeiten ergeben sich im Hinblick auf die Verbindungstechnik zwischen der Einzelkomponente und Substrat sowie zwischen dem Substrat und einer externen Leiterplatte.

Claims

Patentansprüche
1. Bauelement (BE) mit Kontaktierung, enthaltend: ein Mehrlagensubstrat (SU) mit zumindest zwei überein- ander angeordneten dielektrischen Lagen (DL) , bei dem auf, unterhalb und zwischen den dielektrischen Lagen Leiterbahnen (LSI) aufweisende Metallisierungsebenen vorgesehen sind, wobei in jeder dielektrischen Lage zumindest zwei Durchkontaktierungen (DK1, DK2) zur Ver- bindung zweier unterschiedlicher Metallisierungsebenen vorgesehen sind, wobei der Mindestabstand -b zwischen den Durchkontaktierungen in der obersten dielektrischen Lage gleich oder kleiner als der kleinste vorkommende Abstand c zwischen den Durchkontaktierungen in den tie- fer liegenden Lagen ist, b ≤ c , zumindest einen auf der Oberseite des Mehrlagensubstrats (SU) angeordneten Chip (CHl, CH2) mit zumindest zwei Außenkontakten (AE) auf der Unterseite, die mit der obersten Metallisierungsebenen elektrisch verbunden sind, wobei der Abstand a zwischen zumindest zwei der genannten Außenkontakte kleiner als der Mindestabstand b oder c zwischen den Durchkontaktierungen in den dielektrischen Lagen ist, zumindest eine Hochfrequenz- oder Höchstfrequenz- Verbindung - HF-Verbindung - die zwischen den Außenkontakten (AE) und der untersten Metallisierungsebene vorgesehen ist, wobei die zumindest eine Hochfrequenz- o- der Höchstfrequenz-Verbindung zumindest zwei elektrisch nicht miteinander verbundene Leiterbahnen (LSI) auf- weist, wobei die genannte HF-Verbindung in einer oder mehreren Metallisierungsebenen im Mehrlagensubstrat angeordnet ist, und - wobei zumindest eine HF-Verbindung in zumindest einer der Metallisierungsebenen eine Auffächerung der Leiterbahnen (LSI) aufweist.
2. Bauelement mit Kontaktierung nach Anspruch 1, das mit einer Vergußmasse (GT) verkapselt ist, wobei auf der Oberfläche des Bauelements (BE) eine Schutzschicht (SF) angeordnet ist, die auf dem zumindest einen Chip aufliegt und dazu ausgebildet ist, den zumindest einen Chip vor Umwelteinflüssen und vor dem Verlaufen der Vergußmasse (GT) zu schützen.
3. Bauelement mit Kontaktierung nach Anspruch 1 oder 2, bei dem zumindest eine HF-Verbindung auf der Oberseite des Mehrlagensubstrats unterhalb der Chipfläche angeordnet ist.
4. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 3, bei dem zumindest eine HF-Verbindung zwischen den dielektrischen Lagen (DL) verborgen ist .
5. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 4, bei dem zumindest eine HF-Verbindung zumindest zwei Außenkontakte des Chips (CHl) verbindet.
6. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 5, bei dem zumindest eine HF-Verbindung zumindest einen Außenkontakt (AE) des zumindest einen Chips (CHl) und zumindest einen Außenkontakt eines weiteren auf der Oberseite des Mehlagensubstrats (SU) angeordneten Chips (CH2) verbindet.
7. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 6, bei dem zumindest eine HF-Verbindung zumindest eine Me- tallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat (SU) angeordnet ist, mit zumindest einem Außenkontakt des Chips oder mit einer weiteren Me- tallstruktur, die in einer der Metallisierungsebenen im Mehrlagensubstrat (SU) angeordnet ist, verbindet.
8. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 7, bei dem die Auffächerung der Leiterbahnen in der obersten Metallisierungsebene unterhalb der Chipfläche vorgesehen ist .
9. Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 8, bei dem die Auffächerung der Leiterbahnen zwischen den dielektrischen Lagen vorgesehen ist.
10.Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 9, bei dem der Abstand zwischen zumindest zwei Außenkontakten des Chips gleich groß oder größer als der Mindestabstand b ist, und wobei die genannten Außenkontakte direkt über den in der obersten dielektrischen Lage angeordneten Durchkontaktierungen (DK1) liegen.
11.Bauelement mit Kontaktierung nach zumindest einem der An- Sprüche 1 bis 10, das zumindest ein im Mehrlagensubstrat (SU) integriertes, durch zumindest eine der Leiterbahnen (LSI) und/oder durch die zumindest zwei Durchkontaktierungen gebildetes passives Schaltungselement enthält, ausgewählt aus einer Induktivität, einer Kapazität, einer Verbindungsleitung oder einer Verzögerungsleitung.
12.Bauelement mit Kontaktierung nach Anspruch 11, bei dem das zumindest eine integrierte passive Schal- tungselement einen Resonator, einen Richtkoppler oder ein Filter realisiert.
13.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 12, bei dem die HF-Verbindung als eine Mikrostreifenleitung, eine Zweidrahtleitung oder eine Dreidrahtleitung ausge- bildet ist.
14.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 13, bei dem die HF-Verbindung zwischen den dielektrischen La- gen des Mehrlagensubstrats angeordnet ist und zumindest einen Teil einer Triplate-Leitung bildet.
15.Bauelement mit Kontaktierung nach Anspruch 13 oder 14, bei dem die Mikrostreifenleitung, die Zweidrahtleitung, die Dreidrahtleitung oder die Triplate-Leitung in zumindest zwei Metallisierungsebenen verläuft, wobei die vertikale elektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen liegenden Teilen der genannten Leitungen jeweils mittels zumindest einer Durch- kontaktierung zustande kommt.
16.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 15, bei dem die HF-Verbindung in zumindest zwei parallelen Metallisierungsebenen verläuft, wobei die vertikale e- lektrische Verbindung zwischen den in den verschiedenen Metallisierungsebenen angeordneten Teilen der HF- Verbindung mittels zumindest einer signalführenden Durch- kontaktierung zustande kommt .
17.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 16, bei dem der Abstand a zwischen einigen der Außenkontakte größer als der Mindestabstand b ist, bei dem zumindest ein Außenkontakt des Chips direkt über einer in der obersten dielektrischen Lage angeordneten Durchkontaktierung (DK1) liegt.
18.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 17, bei dem der zumindest eine Chip (CH) zumindest eine Diode oder einen Transistor umfaßt.
19.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 17, bei dem der zumindest eine Chip (CH) aus einem Mikrowellen-Chip, einem Millimeterwellen-Chip oder einem IC- Bauelement ausgewählt ist.
20.Bauelement mit Kontaktierung nach einem der Ansprüche 1 bis 18, bei dem die Schutzschicht eine dielektrische Schicht ist.
21.Bauelement mit Kontaktierung nach zumindest einem der Ansprüche 1 bis 19, bei dem der zumindest eine Chip mit dem Mehrlagensubstrat (SU) mit Flip-Chip Technik oder SMD-Technik mechanisch und elektrisch verbunden ist.
22.Bauelement nach zumindest einem der Ansprüche 1 bis 20, bei dem das Mehrlagensubstrat (SU) zumindest zwei Lagen aus LTCC- oder HTCC-Keramik - Low Temperature Cofired Ce- ramic, High Temperature Cofired Ceramic - enthält.
PCT/EP2003/014348 2003-01-13 2003-12-16 Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen WO2004064158A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/541,912 US7279642B2 (en) 2003-01-13 2003-12-16 Component with ultra-high frequency connections in a substrate
JP2004565984A JP2006513564A (ja) 2003-01-13 2003-12-16 基板に超高周波接続部を有する素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10300956A DE10300956B3 (de) 2003-01-13 2003-01-13 Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE10300956.6 2003-01-13

Publications (2)

Publication Number Publication Date
WO2004064158A2 true WO2004064158A2 (de) 2004-07-29
WO2004064158A3 WO2004064158A3 (de) 2005-08-11

Family

ID=32519888

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2003/014348 WO2004064158A2 (de) 2003-01-13 2003-12-16 Halbleitermodul mit internen aufgefächerten höchstfrequenzverbindungen

Country Status (5)

Country Link
US (1) US7279642B2 (de)
JP (1) JP2006513564A (de)
DE (1) DE10300956B3 (de)
FR (1) FR2849957B1 (de)
WO (1) WO2004064158A2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
ES2447298T3 (es) 2011-03-24 2014-03-11 Alcatel Lucent Circuito diplexor y procedimiento de fabricación de una placa de circuito impreso para el mismo
KR101426584B1 (ko) * 2011-12-09 2014-08-06 주식회사 만도 레이더 장치 및 그 조립 방법
JP6315650B2 (ja) 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
CN208159004U (zh) * 2015-11-05 2018-11-27 株式会社村田制作所 部件安装基板
US10276282B2 (en) * 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
DE102017129611B4 (de) * 2017-12-12 2021-04-22 RF360 Europe GmbH Elektrische Vorrichtung mit zwei oder mehr Chipkomponenten
WO2019169003A1 (en) * 2018-02-27 2019-09-06 Thin Film Electronics Asa Printed and/or thin film integrated circuit with integrated antenna, and methods of making and using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
EP1202377A2 (de) * 2000-10-31 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Multilayer-Vorrichtung mit Vertikalübergängen für Streifenleiter und optisches Modul
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
US20020166689A1 (en) * 2001-03-27 2002-11-14 Maraki Maetani High frequency semiconductor device housing package and mounting structure for mounting the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127038A (en) * 1997-12-11 2000-10-03 American Meter Company Printed circuit board coating and method
DE10041770A1 (de) * 2000-08-25 2002-03-07 Siemens Ag Substrat und Modul
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
US6384344B1 (en) * 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
JPH1117490A (ja) * 1997-06-27 1999-01-22 Nec Corp 弾性表面波デバイスと弾性表面波チップの実装方法
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
EP1202377A2 (de) * 2000-10-31 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Multilayer-Vorrichtung mit Vertikalübergängen für Streifenleiter und optisches Modul
US20020166689A1 (en) * 2001-03-27 2002-11-14 Maraki Maetani High frequency semiconductor device housing package and mounting structure for mounting the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 1999, Nr. 04, 30. April 1999 (1999-04-30) -& JP 11 017490 A (NEC CORP), 22. Januar 1999 (1999-01-22) *
PILLAL E R: "40Gbit/s fish ladder signal path and connectorized signal path in ceramic and organic packages for OC768 applications" ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 21. Oktober 2002 (2002-10-21), Seiten 239-242, XP010616669 PISCATAWAY, NJ, USA *

Also Published As

Publication number Publication date
DE10300956B3 (de) 2004-07-15
JP2006513564A (ja) 2006-04-20
FR2849957B1 (fr) 2009-03-20
FR2849957A1 (fr) 2004-07-16
US20060102374A1 (en) 2006-05-18
US7279642B2 (en) 2007-10-09
WO2004064158A3 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
DE10300955B4 (de) Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE60026978T2 (de) Mehrchipgehäuse mit integrierten rf-fähigkeiten
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102014118563B4 (de) Halbleitergehäuse mit integrierter Mikrowellenkomponente und Verfahren zu deren Herstellung
DE60218101T2 (de) Hochfrequenzschaltungsmodul
DE69628253T2 (de) Ultrahochfrequenzfunkgerät
EP1652232B1 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
Heyen et al. Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers
EP3346544A1 (de) Waver level package mit integrierter oder eingebetteter antenne
DE102004060962A1 (de) Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
DE102010001407A1 (de) Integrierte Antennen auf Wafer-Ebene
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE102020113232A1 (de) Hochfrequenz-Vorrichtungen und zugehörige Herstellungsverfahren
DE102019102784A1 (de) Halbleitervorrichtungen mit Radar-Halbleiterchip und zugehörige Herstellungsverfahren
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
WO2004064152A2 (de) Modular aufgebautes bauelement mit verkapselung
DE102019115307A1 (de) Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
DE102019128779B4 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren
DE102019109200B4 (de) Halbleitervorrichtungen mit nicht-galvanischer verbindung
WO2005029714A1 (de) Sendemodul mit verbesserter wärmeabführung
DE102020112787A1 (de) Hochfrequenz-Vorrichtung mit Hochfrequenz-Chip und Hohlleiterstruktur
WO2002001631A2 (de) Hochfrequenz-bauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 2004565984

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006102374

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10541912

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10541912

Country of ref document: US