DE102018204330A1 - Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen - Google Patents

Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen Download PDF

Info

Publication number
DE102018204330A1
DE102018204330A1 DE102018204330.2A DE102018204330A DE102018204330A1 DE 102018204330 A1 DE102018204330 A1 DE 102018204330A1 DE 102018204330 A DE102018204330 A DE 102018204330A DE 102018204330 A1 DE102018204330 A1 DE 102018204330A1
Authority
DE
Germany
Prior art keywords
substrate
chip
component
microelectronic
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018204330.2A
Other languages
English (en)
Inventor
Sidharth Dalmia
Carlton Hanna
Eytan Mann
Quan Qi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE102018204330A1 publication Critical patent/DE102018204330A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Es werden Verfahren zum Bilden von mikroelektronischen Packungsstrukturen/Modulen und dadurch gebildete Strukturen beschrieben. Die hierin eingeschlossenen Strukturen können einen Chip auf einem ersten Substrat, mindestens eine erste Komponente benachbart des Chips auf dem ersten Substrat, und eine Formmasse auf dem ersten Substrat umfassen, wobei die mindestens eine Komponente und der Chip in der Formmasse eingebettet sind. Ein zweites Substrat kann physisch mit dem ersten Substrat gekoppelt sein. Eine Kommunikationsstruktur kann auf einer oberen Oberfläche des zweiten Substrats angeordnet sein, wobei mindestens eine zweite Komponente auch auf der oberen Oberfläche des zweiten Substrats angeordnet sein kann.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Konnektivitätslösungen für mikroelektronische Packungsstrukturen können gedruckte Leiterplatinen (PCB)-Technologien ebenso wie substratbasierte Silicium-in-Package (SiP)-Lösungen/-Technologien benutzen. PCB-basierte Modullösungen können insbesondere für Mainstream-HVM-Konnektivitätsprodukte (HVM = High Volume Manufacturing) einen erheblichen Kostenvorteil bereitstellen.
  • Figurenliste
  • Wenngleich die Spezifikation mit Ansprüchen endet, die bestimmte Ausführungsformen besonders hervorheben und deutlich beanspruchen, können die Vorteile dieser Ausführungsformen leichter aus der folgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen ermittelt werden. Es zeigen:
    • 1a eine Querschnittsansicht von Strukturen gemäß den Ausführungsformen, 1b eine Draufsicht auf Strukturen gemäß den Ausführungsformen, 1c eine Querschnittsansicht von Strukturen gemäß den Ausführungsformen, 1d eine Draufsicht auf Strukturen gemäß den Ausführungsformen, und 1e bis 1g Querschnittsansichten von Strukturen gemäß den Ausführungsformen.
    • 2 ein Flussdiagramm eines Verfahrens gemäß den Ausführungsformen;
    • 3 ein Schema eines Computersystems gemäß den Ausführungsformen;
    • 4 ein Schema einer Computervorrichtung gemäß den Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen beispielhaft spezifische Ausführungsformen dargestellt sind, in denen die Verfahren und Strukturen in die Praxis umgesetzt werden können. Diese Ausführungsformen sind hinlänglich im Detail beschrieben, sodass ein Fachmann dazu in der Lage ist, die Ausführungsformen auszuführen. Es versteht sich, dass sich die verschiedenen Ausführungsformen trotz ihrer Unterschiedlichkeit nicht unbedingt gegenseitig ausschließen. Zum Beispiel kann ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die hierin in Verbindung mit einer Ausführungsform beschrieben sind, innerhalb anderer Ausführungsformen implementiert werden, ohne vom Geist und Schutzumfang der Ausführungsformen abzuweichen. Zusätzlich versteht es sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden können, ohne von dem Geist und Schutzumfang der Ausführungsformen abzuweichen.
  • Die folgende ausführliche Beschreibung ist folglich nicht im einschränkenden Sinne zu verstehen, und der Schutzumfang der Ausführungsformen ist nur durch die beiliegenden Ansprüche, die angemessen ausgelegt werden, zusammen mit der vollen Bandbreite an Äquivalenten definiert, zu denen die Ansprüche berechtigen. In den Zeichnungen können sich ähnliche Bezugszeichen auf die gleiche oder eine ähnliche Funktionalität in den unterschiedlichen Ansichten beziehen. Die Ausdrücke „über“, „zu/mit“, „zwischen“ und „auf/an“, wie hierin verwendet, können sich auf eine relative Position einer Schicht in Bezug auf andere Schichten beziehen. Eine Schicht „über“ oder „auf/an“ einer anderen Schicht oder gebunden „zu/mit/an“ eine(r) andere(n) Schicht kann direkt in Kontakt mit der anderen Schicht sein oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Eine Schicht „zwischen“ Schichten kann direkt in Kontakt mit den Schichten sein oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Schichten und/oder Strukturen, die aneinander „benachbart“ sind, können dazwischenliegende Strukturen/Schichten dazwischen aufweisen oder nicht. (Eine) Schicht(en)/Struktur(en), die in direktem Kontakt mit/auf (einer) anderen Schicht(en)/Struktur(en) ist/sind, weisen möglicherweise keine dazwischenliegende(n) Schicht(en)/Struktur(en) auf.
  • Verschiedene Implementierungen der Ausführungsformen hierin können auf einem Substrat ausgebildet oder ausgeführt werden, wie beispielsweise einem Packungssubstrat. Ein Packungssubstrat kann einen beliebigen geeigneten Typ von Substrat umfassen, das eine elektrische Kommunikation zwischen einer elektrischen Komponente wie etwa einem IC-Chip (IC = integrierte Schaltung) und einer Next-Level-Komponente, mit der eine IC-Packung gekoppelt werden kann (z. B. eine Leiterplatte), bereitstellen kann. In einer anderen Ausführungsform kann das Substrat jeden geeigneten Substrattyp umfassen, der eine elektrische Verbindung zwischen einem IC-Chip und einer oberen IC-Packung, die mit einer unteren IC-/Chip-Packung gekoppelt ist, bereitstellen kann, und in einer weiteren Ausführungsform kann ein Substrat jeden geeigneten Substrattyp umfassen, der eine elektrische Kommunikation zwischen einer oberen IC-Packung und einer Next-Level-Komponente, an die eine IC-Packung gekoppelt ist, bereitstellen kann.
  • Ein Substrat kann auch einen strukturellen Träger für einen Chip bereitstellen. Beispielsweise kann in einer Ausführungsform ein Substrat ein Mehrschichtsubstrat umfassen - einschließlich sich abwechselnder Schichten aus einem dielektrischen Material und Metall -, die um eine Kernschicht herum aufgebaut werden (entweder ein Dielektrikum oder ein Metallkern). In einer anderen Ausführungsform kann ein Substrat ein kernloses Mehrschichtsubstrat umfassen. Andere Substrattypen und Substratmaterialien können ebenfalls in den offenbarten Ausführungsformen verwendet werden (z. B. Keramik, Saphir, Glas usw.). Ferner kann gemäß einer Ausführungsform ein Substrat sich abwechselnde Schichten aus dielektrischem Material und Metall umfassen, die über einem Chip selbst aufgebaut werden - dieses Verfahren wird oftmals als ein „höckerloser Aufbauprozess“ bezeichnet. Wenn ein solcher Ansatz benutzt wird, können leitende Zwischenverbindungen benötigt werden oder nicht (da die Aufbauschichten in einigen Fällen direkt über einem Chip angeordnet sein können).
  • Ein Chip kann eine Vorderseite und eine gegenüberliegende Rückseite aufweisen. In einigen Ausführungsformen kann die Vorderseite als die „aktive Oberfläche“ des Chips bezeichnet werden. Eine Anzahl von Zwischenverbindungen kann sich von der Vorderseite des Chips zum darunter liegenden Substrat erstrecken, und diese Zwischenverbindungen können den Chip und das Substrat elektrisch koppeln. In einigen Fällen kann ein Chip direkt mit einer Platine, wie etwa einer Hauptplatine, gekoppelt sein. Zwischenverbindungen/Leiterbahnen können jeden Typ von Struktur und Materialien umfassen, die eine elektrische Kommunikation zwischen einem Chip und einem Substrat/einer Platine bereitstellen können. In einer Ausführungsform kann ein Chip auf einem Substrat in einer Flip-Chip-Anordnung angeordnet sein. In einer Ausführungsform umfassen Zwischenverbindungen einen elektrisch leitenden Anschluss an einem Chip (z. B. eine Kontaktstelle, einen Höcker, einen Kontakthügel, einen Pfeiler, eine Säule oder eine andere geeignete Struktur oder Kombination von Strukturen) und einen entsprechenden elektrisch leitenden Anschluss an dem Substrat (z. B. eine Kontaktstelle, einen Höcker, einen Kontakthügel, einen Pfeiler, eine Säule oder eine andere geeignete Struktur oder Kombination von Strukturen).
  • Lötmittel (beispielsweise in Form von Kugeln oder Höckern (Bumps)) können an den Anschlüssen des Substrats und/oder Chips angeordnet sein, und diese Anschlüsse können dann unter Verwendung eines Lötmittelrückflussverfahrens zusammengefügt werden. Es versteht sich von allein, dass viele andere Typen von Zwischenverbindungen und Materialien möglich sind (z. B. Drahtbondverbindungen, die sich zwischen einem Chip und einem Substrat erstrecken). In einigen Ausführungsformen hierin kann ein Chip mit einem Substrat durch eine Anzahl von Zwischenverbindungen in einer Flip-Chip-Anordnung gekoppelt sein. In anderen Ausführungsformen können jedoch alternative Strukturen und/oder Verfahren benutzt werden, um einen Chip mit einem Substrat zu koppeln.
  • Es werden Ausführungsformen der Verfahren zum Bilden von Packungsstrukturen, einschließlich Verfahren zum Bilden von Konnektivitätsmodulen, wie zum Beispiel teilgeformte Direct-Chip-Attach-Chip- (DCA-) Konnektivitätslösungen/-strukturen beschrieben. Solche Verfahren/Strukturen können einen Chip auf einem ersten Substrat, mindestens eine erste Komponente benachbart des Chips auf dem ersten Substrat, und eine Formmasse auf dem ersten Substrat umfassen, wobei die mindestens eine Komponente und der Chip in der Formmasse eingebettet sind. Eine obere Oberfläche eines zweiten Substrats kann eine Kommunikationsstruktur darauf angeordnet umfassen und kann physisch mit dem ersten Substrat gekoppelt sein, wobei mindestens eine zweite Komponente ferner auf der oberen Oberfläche des zweiten Substrats angeordnet sein kann. Die Ausführungsformen hierin ermöglichen eine Ausgestaltungsflexibilität von kostengünstigen, elektromagnetisch interferenz (EMI) -abgeschirmten Konnektivitätsmodullösungen, die beispielsweise freigelegte drahtlose Steckverbinderstrukturen umfassen.
  • Die Figuren hierin veranschaulichen Ausführungsformen zum Herstellen von Packungsstrukturen/Modulen, umfassend teilweise geformte DCA-Konnektivitätslösungen/strukturen (wobei einige Komponenten, wie z. B. einige Antennenstrukturen ggf. nicht innerhalb einer Formverbindung angeordnet sind). In 1a (Querschnittsansicht) ist ein Abschnitt einer Packungsstruktur 100 gezeigt, wie zum Beispiel ein(e) Direct-Chip-Attach (DCA) Konnektivitätspackungsstruktur/-modul 100. In einer Ausführungsform kann ein erstes Substrat 102 eine Platine umfassen, wie zum Beispiel eine Leiterplatine (PCB-Platine), und in anderen Ausführungsformen kann das erste Substrat 102 eine hochdichte PCB umfassen, in der Routing-/Zwischenverbindungsleitungen innerhalb der Platine etwa 40/40 Mikrometer-Leiterbahn/Beabstandung-Leitungs-/Abstand-(L/S) Gestaltungsregeln umfassen können. In anderen Ausführungsformen kann das erste Substrat 102 unter ungefähr 40/40 Mikrometer L/S umfassen und kann etwa 25/25 Mikrometer L/S umfassen.
  • In einer Ausführungsform kann ein Chip/eine Vorrichtung 104, wie z. B. ein mikroelektronischer Chip, auf einer oberen Oberfläche 103 des ersten Substrats 102 angeordnet sein. In einer Ausführungsform kann der Chip 104 jeden Typ von mikroelektronischer Vorrichtung umfassen, einschließlich Vorrichtungen, die drahtlose Fähigkeiten umfassen, wie z. B. einen Mikroprozessor, einen Grafikprozessor, einen Signalprozessor, einen Netzwerkprozessor, einen Chipsatz usw., aber nicht darauf beschränkt. In einer Ausführungsform umfasst der Chip 104 ein System auf einem Chip (SOC - System on Chip) mit mehreren Funktionseinheiten (z. B. einer oder mehreren Verarbeitungseinheiten, einer oder mehreren Grafikeinheiten, einer oder mehreren Kommunikationseinheiten, einer oder mehreren Signalverarbeitungseinheiten, einer oder mehreren Sicherheitseinheiten, usw.). Es versteht sich jedoch, dass die offenbarten Ausführungsformen nicht auf einen bestimmten Typ oder eine Klasse von Chips/Vorrichtungen beschränkt sind. Die Vorrichtung/der Chip 104 kann elektrisch und physisch mit dem ersten Substrat/der ersten Platine 102 durch Lötkugeln/leitende Strukturen (nicht gezeigt) gekoppelt sein. In einer Ausführungsform kann mehr als ein Chip 104 auf der oberen Oberfläche 103 des ersten Substrats 102 angeordnet sein. In einer Ausführungsform kann der Chip 104 einen freiliegenden Chip umfassen.
  • Mindestens eine Komponente 106 (gezeigt als zwei Komponenten 106, 106' zur Veranschaulichung) können benachbart des Chips 104 auf der oberen Oberfläche 103 des ersten Substrats 102 angeordnet sein. Die mindestens eine Komponente 106 kann solche Komponenten wie einen chipseitigen Kondensator, einen Induktor, eine Komponente umfassen, die beispielsweise einen Kristalloszillator umfasst. In einer Ausführungsform kann die mindestens eine Komponente 106 jeden anderen Typ von Schaltungselementen/-vorrichtungen umfassen, wie zum Beispiel einen Resistor, und einzelne der mindestens einen Komponente 106 können voneinander unterschiedliche Höhen aufweisen. Zum Beispiel kann die Komponente 106 in einer Ausführungsform eine Höhe 107 umfassen, die kleiner als eine Höhe 107' der Komponente 106' sein kann. In einer Ausführungsform kann die Höhe 107' mindestens etwa 10 Prozent höher als die Höhe 107 der Komponente 106 sein. In anderen Ausführungsformen kann die Höhe 107' der Komponente 106' etwa doppelt so hoch oder höher als die Höhe 107 der Komponente 106 sein. Die verschiedenen Höhen der mindestens einen Komponente 106, 106' können in Abhängigkeit von den Gestaltungsanforderungen der jeweiligen Anwendung variieren.
  • Eine Formmasse 110 kann auf dem Chip 104 und an der mindestens einen Komponente 106 angeordnet sein. Die Formmasse 110 kann in einer Ausführungsform ein Epoxidmaterial umfassen oder kann jedes andere geeignete Material, je nachdem, was die bestimmte Anwendung erfordert, umfassen. In einer Ausführungsform kann die Formmasse 110 ein Form-Underfill-Material (MUF) umfassen, wobei der Chip 104 und die mindestens eine Komponente 106 vollständig in der Formmasse 110 eingebettet sein können. Ein Abschirmmaterial 108, beispielsweise ein elektromagnetisches Interferenz (EMI)-Abschirmmaterial, kann auf einer oberen Oberfläche und auf mindestens einer Seite der Formmasse 110 angeordnet sein. Das Abschirmmaterial 108 kann ein leitendes Material, wie beispielsweise Kupfer, umfassen oder kann solche Materialien wie Verbundmaterialien umfassen, einschließlich einer Metallschicht. Das Abschirmmaterial 108 kann in einer Ausführungsform ein gesputtertes leitendes Material umfassen und kann in einer Ausführungsform eine Dicke von etwa 3 Mikrometer bis etwa 7 Mikrometer umfassen.
  • Das Abschirmmaterial 108 kann dazu dienen, die Vorrichtung 100 vor unerwünschter EMI-/ Radiofrequenz (RF)-Strahlung/Signalen zu schützen/abzuschirmen. In einer Ausführungsform kann das erste Substrat 102, welches die Formmasse 110, den eingebetteten Chip 104 und die Komponenten 106 und das Abschirmmaterial 108 umfasst, einen ersten Abschnitt 101 des (DCA) Konnektivitätsmoduls 100 umfassen. In einer Ausführungsform kann der erste Abschnitt 101 des DCA-Konnektivitätsmoduls 100 eine Z-Höhe 120 umfassen. In einer Ausführungsform kann das erste Substrat 102 des ersten Abschnitts 101 des Moduls 100 benutzt werden, um die Routing-Anforderungen und Montageanforderungen von SMT-Komponenten (SMT - Surface Mount), Formherstellungsoperationen sowie EMI-Abschirmungsoperationen/-herstellungsprozessen zu unterstützen.
  • In einer Ausführungsform kann das erste Substrat 102 auf einem zweiten Substrat 112 angeordnet sein. Das erste Substrat 102 kann durch leitende Zwischenverbindungsstrukturen 116 an dem zweiten Substrat 112 angebracht/physisch oder elektrisch damit gekoppelt sein. In einer Ausführungsform können die leitenden Zwischenverbindungsstrukturen 116 Lötverbindungen, Kontakthöcker, leitendes Epoxid oder jedes andere geeignete leitende Zwischenverbindungsmaterial umfassen. Das zweite Substrat 112 kann eine Kommunikationsstruktur 114 umfassen, die auf einer oberen Oberfläche angeordnet ist, die eine drahtlose Kommunikationsstruktur 114 umfassen kann. In einer Ausführungsform kann das zweite Substrat 112, das die Kommunikationsstruktur 114 umfasst, einen zweiten Abschnitt 105 des DCA-Konnektivitätsmoduls 100 umfassen. Das zweite Substrat 112 kann ferner leitende Zwischenverbindungsstrukturen 118 auf einer unteren Oberfläche umfassen.
  • In einer Ausführungsform kann die Kommunikationsstruktur 114 eine Antennenstruktur 114 und/oder eine drahtlose Steckverbinderstruktur umfassen. Die Kommunikationsstruktur 114 kann in einer Ausführungsform dazu dienen, eine drahtlose Kommunikation zwischen der Packungsstruktur 100 und den externen und/oder internen Komponenten/Vorrichtungen zu ermöglichen. In einer Ausführungsform kann das zweite Substrat 112 in einer Ausführungsform eine PCB mit niedriger Routing-Dichte umfassen, wobei die Routing-Dichte ausreichend sein kann, um die Routing-Anforderungen der Kommunikationsstruktur 114 und jeder anderen Komponente, die auf dem zweiten Substrat 112 angeordnet ist, aufzunehmen, umfasst aber ggf. nicht die Routing-Dichte, die für die Komponenten und den bzw. die Chips benötigt wird, die auf dem ersten Substrat 102 angeordnet sind. In einer Ausführungsform kann das zweite Substrat 112 eine Routing-Dichte umfassen, die größer als etwa 40/40 L/S Gestaltungsregeln ist. In einer Ausführungsform kann die L/S-Dichte des zweiten Substrats 112 kleiner als die L/S-Dichte des ersten Substrats 102 sein.
  • In einer Ausführungsform kann das zweite Substrat 112 ein kostengünstiges Substrat umfassen, wobei das zweite Substrat 112 eine 1-2-Schicht-PCB umfassen kann und eine Land Grid Array- (LGA) und/oder Ball Grid Array- (BGA) Lötanbringung der Steckverbinderstruktur 114 aufnehmen kann, kann jedoch keine ausreichende Routing-Dichte umfassen, um SMT-Komponenten (Surface Mount Technology), Formmasse wie Form-Underfill, EMI-Abschirmung und einen Siliciumchip aufzunehmen, was durch die Routing-Dichte des ersten Substrats 102 unterstützt werden kann.
  • 1b veranschaulicht eine Draufsicht auf die Vorrichtung/Packungsstruktur 100 aus Fig. 1a, wobei die Kommunikationsstruktur(en) 114 auf dem zweiten Substrat 112 benachbart des Abschirmmaterials/der Struktur 108 angeordnet ist/sind. 1c zeigt eine Ausführungsform, wobei mindestens eine Komponente 106' auf einer oberen Oberfläche des zweiten Substrats 112 angeordnet sein kann. Die mindestens eine Komponente kann eine lange dünne Komponente 106' umfassen, wobei die lange dünne Komponente 106' eine Höhe 107' umfassen kann, die höher als eine Höhe 107 einer zweiten Komponente 106 ist, die auf dem ersten Substrat 102 angeordnet ist. In einer Ausführungsform kann die Höhe 107' der langen dünnen Komponente 106 mindestens etwa 10 Prozent höher als die Höhe 107 der Komponente sein, die auf dem ersten Substrat 102 angeordnet ist. Durch Anordnen der langen dünnen Komponente 106' auf dem zweiten Substrat 112 kann eine Z-Höhe 120 des ersten Abschnitts des DCA-Moduls 101 niedriger als eine Z-Höhe eines DCA-Moduls mit einer langen dünnen Komponente sein, die auf dem ersten Substrat 102 angeordnet ist, wie z. B. das DCA-Modul, das z. B. in 1a dargestellt ist.
  • 1d zeigt eine Draufsicht auf die Packungsstruktur/das DCA-Modul aus Fig. 1c, wobei eine Komponente 106', wie z. B. eine lange dünne Komponente, auf dem zweiten Substrat 112 angeordnet sein kann, und wobei die Kommunikationsstruktur 114 auch auf dem zweiten Substrat 112 angeordnet sein kann. In einer Ausführungsform können sowohl die Komponente 106' als auch die Kommunikationsstruktur(en) 114 benachbart des Abschirmmaterials 108 sein, das auf einer oberen Oberfläche der Formmasse 110 angeordnet ist, und können nicht unterhalb der Grundfläche des ersten Substrats 102 angeordnet sein. In einer anderen Ausführungsform kann ein erstes Substrat 102', das in jeder der hier beschriebenen Ausführungsformen eingeschlossen sein kann, eine eingebettete Leiterbahn-PCB (ETP) umfassen (1e). Das ETP-Substrat 102' kann eingebettete Leiterbahnen 109 (sowie z. B. verschiedene leitende Kontakt- und Kontaktlochstrukturen 122) umfassen, die in einem dielektrischen Material 111 angeordnet sind, wobei ein Chip/eine Vorrichtung 104 physisch und elektrisch mit den eingebetteten Leiterbahnen gekoppelt sein kann.
  • Die eingebetteten Leiterbahnen 109 können in einigen Ausführungsformen eine Leiterbahn/Beabstandung (L/S) von etwa 12/12 Mikrometer bis hinunter auf etwa 7/7 Mikrometer umfassen. Daher dient der Einsatz eines ETP-Substrats als ein erstes Substrat 102 in den hierin beschriebenen Modulen/Strukturen dazu, die Routing-Kapazität des Moduls zu verbessern und ein effizientes Routing mit verringerten Schichtzählungen pro Z-Höhe sowie die Unterbringung von SMT-Anordnung/Komponenten 106, Form-Underfill und EMI-Abschirmung (nicht gezeigt) zu gewährleisten. In einer Ausführungsform kann das ETP-Substrat 102' auf einem zweiten Substrat angeordnet sein, wie den zweiten Substraten 112 aus jeder von Fig. 1a oder Fig. 1c, zum Beispiel. In einer Ausführungsform wird, wenn das ETP-Substrat in dem Modul aus 1c verwendet wird, die Z-Höhe insgesamt als Ergebnis der reduzierten Schichtzählungen des ETP-Substrats 102' zusammen mit dem dünneren ETP-Substrat 102' reduziert.
  • In einer Ausführungsform kann eine lange dünne Komponente 106' in einem Hohlraum 124 des ersten Substrats 102 eingebaut sein (1f). Der Hohlraum 124 kann eine Höhe 113 umfassen. Die Höhe 113 kann in Abhängigkeit von der besonderen Anwendung variieren, und kann für die Höhe der langen dünnen Komponente eingestellt werden. Außerdem kann die lange dünne Komponente 106' mindestens teilweise innerhalb des Hohlraums 124 angeordnet sein und kann in anderen Ausführungsformen vollständig innerhalb des Hohlraums 124 angeordnet sein. Der Aufbau/die Anordnung der langen dünnen Komponente 106' in dem Hohlraum 124 dient dazu, die gesamte Z-Höhe 120 des ersten Abschnitts 101 der Modul-/Packungsstruktur 100 zu reduzieren.
  • Eine zweite Komponente 106, die eine geringere Höhe aufweisen kann, kann auf einer oberen Oberfläche des ersten Substrats 102 angeordnet sein und kann benachbart der langen dünnen Komponente 106' sein, die mindestens teilweise innerhalb des Hohlraums 124 angeordnet ist. Ein Chip/eine Vorrichtung 104 kann ebenfalls auf einer oberen Oberfläche des ersten Substrats 102 angeordnet sein. Eine Formmasse 110, z. B. ein Form-Underfill-Material, kann auf der Vorrichtung 104, der langen dünnen Komponente 106' und der zweiten Komponente 106 angeordnet sein, und ein Abschirmmaterial/eine Struktur 108 kann auf der Formmasse 110 angeordnet sein. Das erste Substrat 102 kann auf dem zweiten Substrat 112 angeordnet sein, wobei das zweite Substrat 112 eine Kommunikationsstruktur 114 auf einer oberen Oberfläche des zweiten Substrats 112 umfassen kann. Die leitenden Zwischenverbindungsstrukturen 118 können auf einer unteren Oberfläche des zweiten Substrats 112 angeordnet sein. In einer Ausführungsform kann das zweite Substrat 112 eine kostengünstige PCB mit niedriger Routing-Dichte umfassen.
  • 1g zeigt einen Abschnitt einer Packungsstruktur/eines Kommunikationsmoduls 100, wobei ein zweites Substrat 112 eine kostengünstige PCB umfassen kann, wobei das zweite Substrat 112 die Verbindung mit herkömmlichen Kommunikationsstrukturen 114 bereitstellt, wie zum Beispiel Steckverbindern und/oder Antennenstrukturen. Das erste Substrat 102 kann ein Substrat mit hoher Dichte, ein eingebettetes Leiterbahnsubstrat (ETS) oder eine eingebettete Leiterbahn-PCB umfassen. Das erste Substrat 102 kann physisch mit den konnektiven Zwischenverbindungen 116 an dem zweiten Substrat 112 gekoppelt sein. Das erste Substrat 102 kann ein integriertes Substrat-Frontend umfassen und kann mindestens einen Chip 104, mindestens eine Komponente 106, wie etwa eine SMT-Komponente, umfassen und/oder kann mindestens eine eingebettete Substrat-Frontend (eSFE) -Komponente 109 umfassen. Die eingebettete Substrat-Frontend-Komponente 109 kann in einer Ausführungsform zahlreiche Komponenten umfassen, die in einer einzelnen Packung eingebaut sind, und kann eine verbesserte RF-Leistung unterstützen. Das iSFE bietet die Möglichkeit, große voluminöse diskrete SMT-Komponenten wie Diplexer, Filter, Baluns und Koppler zu beseitigen, indem es ihre Funktionen, wie die benötigten Induktoren und Kondensatoren, in einem Substrat mit hoher Dichte implementiert. In einer Ausführungsform kann das zweite Substrat 112 Randabschirmstrukturen 115 umfassen, die leitende Materialien, wie z. B. gesputtertes Kupfer, umfassen können, um die RF-Leistung/-Anwendungen weiter zu verbessern.
  • Eine Formmasse 110 kann auf den Komponenten und Vorrichtungen angeordnet sein, die auf dem ersten Substrat 102 angeordnet sind, und die EMI-Abschirmung 108 kann auf einer oberen Oberfläche und Seitenwänden der Formmasse 110 sowie in einer Ausführungsform auf Seitenwänden des ersten Substrats 102 angeordnet sein. In einer anderen Ausführungsform kann das erste Substrat 102 ein ETS-Substrat umfassen und kann eine Signalentweichung eines hochdichten Chips 104, SMT-Komponentenanordnung 106 (einschließlich einer eSFE-Komponente 109 zum Reduzieren der Gesamtzahlen von passiv einzusetzenden Komponenten), Form-Underfill 110 und EMI-Abschirmung 108 unterstützen/umfassen (1h). Das erste Substrat 102 kann auf einem zweiten Substrat 112 angeordnet sein, wobei das zweite Substrat 112 eine eingebettete integrierte Substrat-Frontend-Verarbeitung integrieren und ein Substrat 112 mit hoher Dichte umfassen kann, das zusätzliche SMT-Komponenten (nicht gezeigt) und/oder eSFE-Komponenten 109 aufnehmen kann, die auf einer oberen Oberfläche 117 darauf angeordnet sind. Die obere Oberfläche 117 des hochdichten zweiten Substrats 112 kann ferner Kommunikationsanordnungen/-strukturen 114 umfassen. In einer Ausführungsform kann das zweite Substrat 112 wahlweise Randabschirmstrukturen 115 (nicht gezeigt) umfassen, die leitende Materialien, wie z. B. gesputtertes Kupfer, umfassen können, um die RF-Leistung/-Anwendungen weiter zu verbessern. In einer Ausführungsform kann der obere Abschnitt 101 alleine als eine SiP-Modullösung (ohne die Steckverbinderstrukturen) dienen, wobei eine Lösung mit noch geringerer Z-Höhe erwünscht sein kann. Der obere Abschnitt 101 kann dann in einer Ausführungsform direkt in eine Platine, wie etwa eine Hauptplatine, eingebaut werden. In einer Ausführungsform können die Lötkugelverbindungen 116 zwischen dem ersten und dem zweiten Substrat 102, 112 durch Verwenden des Faraday-Käfig-Prinzips zum Abschirmen verwendet werden. Der enge Abstand der Masseverbindungen 116 in einem peripheren Bereich kann ebenfalls eine ausgezeichnete Abschirmung bereitstellen.
  • Die verschiedenen Ausführungsformen der Packungsanordnungen/ -strukturen beschreiben hierin einen neuen Ansatz für Baumodule durch z. B. direktes Einbauen von Siliciumvorrichtungen in PCB-Träger. Bei DCA-Konnektivitätsmodulen bieten Formlösungen den Vorteil, dass sie gegenüber reinen Siliciumvorrichtungen einen besseren physischen Schutz bieten als die Abschirmlösungen mit Deckel. Die Strukturen hierin ermöglichen die Reduzierung des Formfaktors bei gleichzeitiger Integration der Antenne und Verbesserung der Kopplungseffizienz. Ausführungsformen schließen DCA-Konnektivitätsmodule ein, die zwei Abschnitte umfassen: einen Abschnitt mit einer PCB, die Komponenten, Chips usw. unterbringen kann, und einen anderen Abschnitt, der einen Steckverbinder und/oder eine integrierte Antenne umfasst.
  • In einigen Ausführungsformen können die ETP-Substrate im ersten Abschnitt des Moduls eingesetzt werden, um zum Beispiel die Routing-Kapazität gegenüber den Standard-Routing-Kapazitäten von HDI-PCB-Technologien (HDI - high density interface - Schnittstelle mit hoher Dichte) zu erhöhen. ETP-Substrate ermöglichen eine Durchführbarkeit der Ausgestaltung, während die Anzahl von Schichten innerhalb eines ersten Substrats reduziert wird und folglich die Z-Höhe reduziert wird. Der zweite Abschnitt der Konnektivitätsmodule, die hierin beschrieben sind, umfassen eins-oder-zwei-Schicht-, „Low-Cost“ zweite PCB-Substratstrukturen mit darauf angeordneten Steckverbindern und/oder Antennen. Verbindungen zwischen den zwei Substraten können mit einer Lötverbindung oder einem leitenden Epoxid oder einem herkömmlichen Epoxid erreicht werden, falls eine effiziente Kopplung ohne Drähte erreicht werden kann. Ausführungsformen schließen das „Entladen“ von langen dünnen Komponenten auf das zweite Substrat sowie das Platzieren von Komponenten in einem Hohlraum des zweiten Substrats ein, um die Z-Höhe/den Form-Faktor zu reduzieren. In einer weiteren Ausführungsform kann jeder der Abschnitte oder können die gesamten Modul-/Packungsstrukturen der Ausführungsformen hierin innerhalb eines Hohlraums einer Platine angeordnet sein, wie z. B. innerhalb eines Hohlraums einer PCB oder einer Hauptplatine. Eine solche Packungsstruktur besitzt einen noch weiteren EMI-Schutz, weil randbeschichtete Hohlraumwände und/oder eng beabstandete Mikrovia-Wände verwendet werden.
  • 2 veranschaulicht ein Verfahren 200 zum Bilden einer Packungsstruktur gemäß Ausführungsformen hierin. Bei Schritt 202 kann ein erstes Substrat bereitgestellt sein, wobei das erste Substrat mindestens einen Chip und mindestens eine Komponente umfasst, die in einer Formverbindung eingebettet sind. Bei Schritt 204 kann das erste Substrat an einem zweiten Substrat angebracht werden, wobei das zweite Substrat eine Kommunikationsstruktur auf einer oberen Oberfläche des zweiten Substrats umfasst und wobei das zweite Substrat eine niedrigere Routing-Dichte als eine Routing-Dichte des ersten Substrats umfasst. Das zweite Substrat kann eine Antenne und/oder einen Steckverbinder umfassen, die auf der oberen Oberfläche angeordnet sind, sowie zusätzliche Komponenten, wie etwa SMT-Komponenten, die auf der oberen Oberfläche angeordnet sind. Das zweite Substrat umfasst in einer Ausführungsform ggf. keine Formmasse.
  • Die Strukturen der Ausführungsformen hierin können mit jedem geeigneten Typ von Strukturen gekoppelt sein, der elektrische Kommunikationen zwischen einer mikroelektrischen Vorrichtung bereitstellen kann, wie z. B. ein Chip, der in den Packungsstrukturen angeordnet ist, und eine Next-Level-Komponente, mit der die Packungsstrukturen gekoppelt werden können (z. B. eine Leiterplatine). Die Vorrichtungs-/Packungsstrukturen und die Komponenten davon der Ausführungsformen hierin können Schaltungselemente umfassen, wie zum Beispiel eine Logikschaltung zur Verwendung in einem Prozessorchip. Metallisierungsschichten und isolierendes Material können in die Strukturen hierin aufgenommen sein, ebenso wie leitende Kontakte/Kontakthöcker, die Metallschichten/Zwischenverbindungen mit externen Vorrichtungen/Schichten koppeln können. In einigen Ausführungsformen können die Strukturen ferner mehrere Chips umfassen, die abhängig von der besonderen Ausführungsform aufeinander gestapelt werden können. In einer Ausführungsform können der bzw. die Chip(s) teilweise oder vollständig in einer Gehäusestruktur eingebettet sein.
  • Die verschiedenen Ausführungsformen der hierin enthaltenen Packungsstrukturen können für System-auf-einem-Chip (SOC) -Produkte verwendet werden und können in Vorrichtungen wie Smartphones, Notebooks, Tablets, tragbaren Vorrichtungen und anderen elektronischen mobilen Vorrichtungen Anwendung finden. In verschiedenen Implementierungen können die Packungsstrukturen in einem Laptop, einem Netbook, einem Notebook, einem Ultrabook, einem Smartphone, einem Tablet, einem Personal Digital Assistant (PDA), einem Ultra Mobile PC, einem Mobiltelefon, einem Desktop-Computer, einem Server, einem Drucker, einem Scanner, einem Monitor, einer Set-Top-Box, einer Unterhaltungssteuereinheit, einer Digitalkamera, einem tragbaren Musikabspielgerät oder einem digitalen Videorekorder und tragbaren Vorrichtungen aufgenommen sein. In weiteren Implementierungen können die Packungsvorrichtungen hierin in jedem anderen elektronischen Gerät enthalten sein, das Daten verarbeitet.
  • Mit Bezug auf 3 ist eine schematische Darstellung einer Ausführungsform eines Abschnitts eines Computersystems 330 dargestellt, das eines oder mehrere der Module/Packungsstrukturen 300 der hierin eingeschlossenen Ausführungsformen aufweist. Das Modul 300 kann jedes oder alle der Elemente der hierin eingeschlossenen Ausführungsformen als Teil des Systems 330 aufweisen.
  • In einigen Ausführungsformen weist das System 330 ein Verarbeitungsmittel, wie etwa einen oder mehrere Prozessoren 332, auf, die mit einem oder mehreren Bussen oder Zwischenverbindungen gekoppelt sind, die allgemein als Bus 338 gezeigt sind. Die Prozessoren 332 können einen oder mehrere physische Prozessoren und einen oder mehrere logische Prozessoren umfassen. In einigen Ausführungsformen können die Prozessoren einen oder mehrere Allzweckprozessoren oder Spezialprozessorprozessoren einschließen.
  • Der Bus 338 kann ein Kommunikationsmittel zur Übertragung von Daten sein. Der Bus 338 kann der Einfachheit halber ein einzelner Bus sein, kann aber für zahlreiche unterschiedliche Zwischenverbindungen oder Busse stehen, und die Komponentenverbindungen zu solchen Zwischenverbindungen oder Bussen können variieren. Der in 3 gezeigte Bus 338 ist eine Abstraktion, die für einen oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides steht, die durch angemessene Brücken, Adapter oder Steuerungen verbunden sind. In einigen Ausführungsformen umfasst das System 330 ferner einen Direktzugriffsspeicher (RAM) oder ein(e) andere(s) dynamische(s) Speichervorrichtung oder -element als einen Hauptarbeitsspeicher 334 zum Speichern von Informationen und Befehlen, die von den Prozessoren 332 auszuführen sind. Der Hauptarbeitsspeicher 334 kann einen dynamischen Direktzugriffsspeicher (DRAM) aufweisen, ist aber nicht darauf beschränkt. Das System 330 kann auch eine oder mehrere passive Vorrichtungen 336 umfassen, wie z. B. Kondensatoren und Induktoren, die auf einer Platine, wie etwa einer Leiterplatine 331, installiert sein können.
  • In einigen Ausführungsformen weist das System 330 einen oder mehrere Sender oder Empfänger 340 auf, die mit dem Bus 338 gekoppelt sind. In einigen Ausführungsformen kann das System 330 eine oder mehrere Antennen 344 (interne oder externe), wie zum Beispiel Dipol- oder Monopolantennen, für die Übertragung und den Empfang von Daten über drahtlose Kommunikation unter Verwendung eines drahtlosen Senders, Empfängers oder beidem aufweisen, und einen oder mehrere Anschlüsse 342 für die Übertragung und den Empfang von Daten über drahtgebundene Kommunikation. Die drahtlose Kommunikation schließt WLAN, Bluetooth™, Nahfeldkommunikation und andere drahtlose Kommunikationsstandards ein, ist aber nicht darauf beschränkt. In einer Ausführungsform kann eine Antenne in dem Modul 300 enthalten sein, wie hierin beschrieben.
  • Das System 300 kann jeden Typ von Computersystem umfassen, wie beispielsweise eine tragbare oder mobile Computervorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musik-Player, einen Tablet-Computer, einen Laptop, einen Nettop-Computer, usw.). Die offenbarten Ausführungsformen sind jedoch nicht auf tragbare und andere mobile Computervorrichtungen beschränkt, und diese Ausführungsformen können in anderen Typen von Computersystemen Anwendung finden, beispielsweise Desktop-Computern und Servern.
  • 4 ist eine schematische Darstellung einer Computervorrichtung 400, die implementiert werden kann und welche die Ausführungsformen der hier beschriebenen Packungsstrukturen einschließt. Zum Beispiel kann jede geeignete der Komponenten der Computervorrichtung 400 eine Packungsstruktur aufweisen oder darin enthalten sein, wie z. B. die Packungsstruktur 100 aus Fig. 1a, oder gemäß jeder der hierin offenbarten Ausführungsformen. In einer Ausführungsform bringt die Computervorrichtung 400 eine Platine 402 unter, wie zum Beispiel eine Hauptplatine 402. Die Platine 402 kann eine Anzahl von Komponenten aufweisen, einschließlich einen Prozessor 404, einen On-Die-Speicher 406 und mindestens einen Kommunikationschip 408, ist aber nicht darauf beschränkt. Der Prozessor 404 kann physisch und elektrisch mit der Platine 402 gekoppelt sein. In einigen Implementierungen kann der mindestens eine Kommunikationschip 408 physisch und elektrisch mit der Platine 402 gekoppelt sein. In weiteren Implementierungen ist der Kommunikationschip 408 Teil des Prozessors 404.
  • Je nach Anwendungen kann die Computervorrichtung 400 andere Komponenten aufweisen, die physisch und elektrisch mit der Platine 402 gekoppelt sein können oder nicht, und kommunikativ miteinander gekoppelt sein können oder nicht. Diese anderen Komponenten schließen einen flüchtigen Speicher (z. B. DRAM) 409, nichtflüchtigen Speicher (z. B. ROM) 410, Flash-Speicher (nicht gezeigt), eine Grafikprozessoreinheit (GPU) 412, einen Chipsatz 414, eine Antenne 416, eine Anzeige 418 wie eine Touchscreen-Anzeige, eine Touchscreen-Steuerung 420, eine Batterie 422, einen Audio-Codec (nicht gezeigt), einen Video-Codec (nicht gezeigt), eine GPS-Vorrichtung 426, einen Lautsprecher 430, eine Kamera 432, eine Compact Disk (CD) (nicht gezeigt), eine Digital Versatile Disk (DVD) (nicht gezeigt) und so weiter) ein, sind aber nicht darauf beschränkt. Diese Komponenten können mit der Systemplatine 402 verbunden sein, an der Systemplatine installiert sein oder mit jeder der anderen Komponenten kombiniert sein.
  • Der Kommunikationschip 408 ermöglicht eine drahtlose und/oder drahtgebundene Kommunikation für den Transfer von Daten zu und von der Computervorrichtung 400. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl dies bei einigen Ausführungsformen der Fall sein könnte. Der Kommunikationschip 408 kann eine beliebige Anzahl von drahtlosen oder verdrahteten Standards oder Protokollen implementieren, einschließlich, jedoch nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE) Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ethernet-Derivate davon sowie alle anderen drahtlosen und verdrahteten Protokolle, die als 3G, 4G, 5G und darüber bezeichnet werden. Die Computervorrichtung 400 kann eine Mehrzahl von Kommunikationschips 408 aufweisen. Zum Beispiel kann ein erster Kommunikationschip für drahtlose Kommunikation mit kürzerer Reichweite wie Wi-Fi und Bluetooth bestimmt sein, und ein zweiter Kommunikationschip kann für drahtlose Kommunikation mit längerer Reichweite wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere bestimmt sein. Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder jeden Abschnitt einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • In verschiedenen Implementierungen kann die Computervorrichtung 400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein Ultra Mobile PC, eine tragbare Vorrichtung, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Computervorrichtung 400 jedes andere elektronische Gerät sein, das Daten verarbeitet.
  • Ausführungsformen der Packungsstrukturen, die hierin beschrieben sind, können als ein Teil eines/einer oder mehrerer Speicherchips, Steuerungen, CPUs (Central Processing Unit), Mikrochips oder integrierter Schaltungen implementiert sein, die unter Verwendung einer Hauptplatine, einer anwendungsspezifischen integrierten Schaltung (ASIC) und/oder eines feldprogrammierbaren Gate-Arrays (FPGA) zwischenverbunden sind.
  • BEISPIELE
  • Beispiel 1 ist eine mikroelektronische Packungsstruktur, umfassend einen Chip auf einem ersten Substrat, mindestens eine Komponente benachbart des Chips auf dem ersten Substrat, eine Formmasse auf dem Chip und mindestens eine Komponente, wobei der Chip und die mindestens eine Komponente vollständig in der Formmasse eingebettet sind, ein zweites Substrat, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und eine Kommunikationsstruktur, die auf dem zweiten Substrat angeordnet ist, wobei die Kommunikationsstruktur benachbart einer Grundfläche des ersten Substrats ist.
  • Beispiel 2 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei das zweite Substrat keine Formmasse auf einer oberen Oberfläche des zweiten Substrats umfasst.
  • Beispiel 3 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei das zweite Substrat eine gedruckte Routing-Leiterplatte (PCB) mit geringer Dichte umfasst.
  • Beispiel 4 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei ein Abschirmmaterial auf einer oberen Oberfläche der Formmasse angeordnet ist.
  • Beispiel 5 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei eine Grundfläche des ersten Substrats die Kommunikationsstruktur nicht überschneidet.
  • Beispiel 6 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei das zweite Substrat ein eingebettetes Leiterbahn-Substrat umfasst.
  • Beispiel 7 schließt die mikroelektronische Packungsstruktur aus Beispiel 7 ein, wobei mindestens eine der mindestens einen Komponente innerhalb eines Hohlraums des ersten Substrats angeordnet ist.
  • Beispiel 8 schließt die mikroelektronische Packungsstruktur aus Beispiel 1 ein, wobei das erste Substrat eine Mehrkomponentenstruktur umfasst, die auf einer oberen Oberfläche des ersten Substrats angeordnet ist.
  • Beispiel 9 ist eine mikroelektronische Packungsstruktur, umfassend einen Chip auf einem ersten Substrat; mindestens eine erste Komponente benachbart des Chips auf dem ersten Substrat; eine Formmasse auf dem ersten Substrat, wobei die mindestens eine erste Komponente und der Chip in der Formmasse eingebettet sind; ein zweites Substrat, umfassend eine Kommunikationsstruktur auf einer oberen Oberfläche des zweiten Substrats, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und mindestens eine zweite Komponente auf einer oberen Oberfläche des zweiten Substrats.
  • Beispiel 10 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei die mindestens eine zweite Komponente einen Kondensator, einen Widerstand oder einen Induktor umfasst.
  • Beispiel 11 schließt die mikroelektronische Packungsstruktur aus Beispiel 10 ein, wobei die Formmasse nicht auf einer oberen Oberfläche des zweiten Substrats angeordnet ist und nicht auf der mindestens einen zweiten Komponente angeordnet ist.
  • Beispiel 12 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei das zweite Substrat eine Randabschirmstruktur umfasst.
  • Beispiel 13 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei eine obere Oberfläche des ersten Substrats eine externe Frontend-Komponente benachbart des Chips umfasst.
  • Beispiel 14 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei die Formmasse ein RF-Abschirmmaterial auf einer oberen Oberfläche und auf einer Seitenoberfläche der Formmasse umfasst.
  • Beispiel 15 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei eine obere Oberfläche des zweiten Substrats einen drahtlosen Steckverbinder umfasst, wobei der Steckverbinder benachbart eines Randes des ersten Substrats ist.
  • Beispiel 16 schließt die mikroelektronische Packungsstruktur aus Beispiel 9 ein, wobei eine obere Oberfläche des zweiten Substrats eine externe Substrat-Frontend-Komponente benachbart des Chips umfasst.
  • Beispiel 17 ist ein System, umfassend: einen Prozessor zum Verarbeiten von Daten; einen Speicher zum Speichern von Daten; einen Sender oder Empfänger zur Übertragung und zum Empfang von Daten; und ein Modul, das aufweist: einen Chip auf einem ersten Substrat; mindestens eine Komponente benachbart des Chips auf dem ersten Substrat; eine Formmasse auf dem Chip und der mindestens einen Komponente, wobei der Chip und die mindestens eine Komponente vollständig in der Formmasse eingebettet sind; ein zweites Substrat, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und einen Steckverbinder, der auf einer oberen Oberfläche des zweiten Substrats angeordnet ist, wobei der Steckverbinder benachbart des ersten Substrats ist.
  • Beispiel 18 schließt das System aus Beispiel 17 ein, wobei das zweite Substrat keine Formmasse auf der oberen Oberfläche umfasst.
  • Beispiel 19 schließt das Verfahren aus Beispiel 17 ein, wobei das zweite Substrat ein Substrat von geringer Dichte umfasst.
  • Beispiel 20 schließt das System aus Beispiel 17 ein und umfasst ferner, dass eine RF-Abschirmung auf einem Abschnitt der oberen Oberfläche der Formmasse angeordnet ist.
  • Beispiel 21 schließt das System aus Beispiel 17 ein und umfasst ferner, dass das zweite Substrat ein eingebettetes Leiterbahnsubstrat auf einer oberen Oberfläche umfasst.
  • Beispiel 22 schließt das System aus Beispiel 17 ein und umfasst ferner, dass der Steckverbinder eine Antenne umfasst.
  • Beispiel 23 schließt das System aus Beispiel 17 ein, wobei das zweite Substrat ferner eine externe Substrat-Frontend-Komponente umfasst, die auf einer oberen Oberfläche der zweiten Oberfläche angeordnet ist.
  • Beispiel 24 schließt das System aus Beispiel 17 ein, wobei die mindestens eine Komponente mindestens einen chipseitigen Kondensator, einen Induktor oder einen Widerstand umfasst.
  • Beispiel 25 schließt das System aus Beispiel 17 ein, wobei der Chip einen drahtlosen Chip oder ein System auf einem Chip umfasst.
  • Beispiel 26 ist ein Verfahren zur Herstellung einer mikroelektronischen Packungsstruktur, umfassend: Bereitstellen eines ersten Substrats, wobei das erste Substrat mindestens einen Chip und mindestens eine Komponente umfasst, die in einer Formverbindung eingebettet sind; und Anbringen des ersten Substrats an einem zweiten Substrat, wobei das zweite Substrat eine Kommunikationsstruktur auf einer oberen Oberfläche umfasst und wobei das zweite Substrat eine niedrigere Routing-Dichte als eine Routing-Dichte des ersten Substrats umfasst.
  • Beispiel 27 schließt das Verfahren zur Herstellung der mikroelektronischen Packungsstruktur aus Beispiel 26 ein, wobei das zweite Substrat keine Formmasse auf einer oberen Oberfläche des zweiten Substrats umfasst.
  • Beispiel 28 schließt das Verfahren zum Bilden der mikroelektronischen Packungsstruktur aus Beispiel 26 ein, wobei mindestens eine der mindestens einen Komponente innerhalb eines Hohlraums des ersten Substrats angeordnet ist.
  • Beispiel 29 schließt das Verfahren zur Herstellung der mikroelektronischen Packungsstruktur aus Beispiel 26 ein, ferner umfassend, dass das erste Substrat eine Mehrkomponentenstruktur umfasst, die auf einer oberen Oberfläche des ersten Substrats angeordnet ist.
  • Beispiel 30 schließt das Verfahren zum Bilden der mikroelektronischen Packungsstruktur aus Beispiel 26 ein, ferner umfassend, dass eine Oberfläche des zweiten Substrats eine Randabschirmstruktur umfasst.
  • Wenngleich die vorstehende Beschreibung bestimmte Schritte und Materialien spezifiziert hat, die in den Verfahren der Ausführungsformen verwendet werden können, wird der Fachmann zu schätzen wissen, dass viele Modifikationen und Ersetzungen vorgenommen werden können. Dementsprechend wird beabsichtigt, dass alle solche Modifikationen, Änderungen, Ersetzungen und Zusätze als in den Geist und Umfang der Ausführungsformen fallend betrachtet werden, die durch die angefügten Ansprüche definiert sind. Zusätzlich veranschaulichen die hier bereitgestellten Figuren nur Abschnitte von beispielhaften mikroelektronischen Vorrichtungen und zugehörigen Packungsstrukturen, die sich auf die praktische Umsetzung der Ausführungsformen beziehen. Daher sind die Ausführungsformen nicht auf die hierin beschriebenen Strukturen beschränkt.

Claims (25)

  1. Mikroelektronische Packungsstruktur, umfassend: einen Chip auf einem ersten Substrat; mindestens eine Komponente benachbart des Chips auf dem ersten Substrat; eine Formmasse auf dem Chip und der mindestens einen Komponente, wobei der Chip und die mindestens eine Komponente vollständig in der Formmasse eingebettet sind; ein zweites Substrat, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und eine Kommunikationsstruktur, die auf dem zweiten Substrat angeordnet ist, wobei die Kommunikationsstruktur benachbart des ersten Substrats ist.
  2. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei das zweite Substrat keine Formmasse auf einer oberen Oberfläche des zweiten Substrats umfasst.
  3. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei das zweite Substrat eine gedruckte Routing-Leiterplatine (PCB) mit geringer Dichte umfasst.
  4. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei ein Abschirmmaterial auf einer oberen Oberfläche der Formmasse angeordnet ist.
  5. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei eine Grundfläche des ersten Substrats die Kommunikationsstruktur nicht überschneidet.
  6. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei das zweite Substrat ein eingebettetes Leiterbahnsubstrat umfasst.
  7. Mikroelektronische Packungsstruktur nach Anspruch 6, wobei mindestens eine der mindestens einen Komponente innerhalb eines Hohlraums angeordnet ist.
  8. Mikroelektronische Packungsstruktur nach Anspruch 1, wobei das erste Substrat eine Mehrkomponentenstruktur umfasst, die auf einer oberen Oberfläche des ersten Substrats angeordnet ist.
  9. Mikroelektronische Packungsstruktur, umfassend: einen Chip auf einem ersten Substrat; eine erste Komponente benachbart des Chips auf dem ersten Substrat; eine Formmasse auf dem ersten Substrat, wobei die mindestens eine Komponente und der Chip in der Formmasse eingebettet sind; ein zweites Substrat, umfassend eine Kommunikationsstruktur auf einer oberen Oberfläche, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und eine zweite Komponente auf einer oberen Oberfläche des zweiten Substrats.
  10. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei die mindestens eine zweite Komponente einen Kondensator, einen Widerstand oder einen Induktor umfasst.
  11. Mikroelektronische Packungsstruktur nach Anspruch 10, wobei die Formmasse nicht auf einer oberen Oberfläche des zweiten Substrats angeordnet ist und nicht auf der mindestens einen zweiten Komponente angeordnet ist.
  12. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei das zweite Substrat eine Randabschirmstruktur umfasst.
  13. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei eine obere Oberfläche des ersten Substrats eine externe Frontend-Komponente benachbart des Chips umfasst.
  14. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei die Formmasse ein RF-Abschirmmaterial auf einer oberen Oberfläche und auf einer Seitenoberfläche der Formmasse umfasst.
  15. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei eine obere Oberfläche des zweiten Substrats einen drahtlosen Steckverbinder umfasst, wobei der Steckverbinder benachbart eines Randes des ersten Substrats ist.
  16. Mikroelektronische Packungsstruktur nach Anspruch 9, wobei eine obere Oberfläche des zweiten Substrats eine externe Substrat-Frontend-Komponente benachbart des Chips umfasst.
  17. System, umfassend: einen Prozessor zum Verarbeiten von Daten; einen Speicher zum Speichern von Daten; einen Sender oder Empfänger zur Übertragung und zum Empfang von Daten; und ein Modul, das aufweist: einen Chip auf einem ersten Substrat; mindestens eine Komponente benachbart des Chips auf dem ersten Substrat; eine Formmasse auf dem Chip und der mindestens einen Komponente, wobei der Chip und die mindestens eine Komponente vollständig in der Formkomponente eingebettet sind; ein zweites Substrat, wobei das erste Substrat auf dem zweiten Substrat angeordnet ist; und einen Steckverbinder, der auf einer oberen Oberfläche des zweiten Substrats angeordnet ist, wobei der Steckverbinder benachbart des ersten Substrats ist.
  18. System nach Anspruch 17, wobei das zweite Substrat keine Formmasse auf einer oberen Oberfläche des zweiten Substrats umfasst.
  19. Verfahren nach Anspruch 17, wobei das zweite Substrat ein Substrat mit geringer Dichte umfasst.
  20. System nach Anspruch 17, ferner umfassend, dass die RF-Abschirmung auf einer oberen Oberfläche der Formmasse angeordnet ist.
  21. System nach Anspruch 17, ferner umfassend, dass das zweite Substrat ein eingebettetes Leiterbahn-Substrat umfasst.
  22. System nach Anspruch 17, ferner umfassend, dass der Steckverbinder eine Antenne umfasst.
  23. System nach Anspruch 17, wobei das zweite Substrat ferner eine externe Substrat-Frontend-Komponente umfasst, die auf einer oberen Oberfläche der zweiten Oberfläche angeordnet ist.
  24. System nach Anspruch 17, wobei die mindestens eine Komponente mindestens einen chipseitigen Kondensator, einen Induktor oder einen Widerstand umfasst.
  25. System nach Anspruch 17, wobei der Chip einen drahtlosen Chip oder ein System auf einem Chip umfasst.
DE102018204330.2A 2017-03-30 2018-03-21 Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen Pending DE102018204330A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/474,301 2017-03-30
US15/474,301 US10049961B1 (en) 2017-03-30 2017-03-30 Partially molded direct chip attach package structures for connectivity module solutions

Publications (1)

Publication Number Publication Date
DE102018204330A1 true DE102018204330A1 (de) 2018-10-04

Family

ID=63078766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018204330.2A Pending DE102018204330A1 (de) 2017-03-30 2018-03-21 Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen

Country Status (2)

Country Link
US (2) US10049961B1 (de)
DE (1) DE102018204330A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535611B2 (en) 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US11277948B2 (en) * 2018-03-22 2022-03-15 Apple Inc. Conformally shielded power inductor and other passive devices for 4/5G envelope tracker modules and/or other power management modules
US11038267B2 (en) * 2018-07-31 2021-06-15 Skyworks Solutions, Inc. Apparatus and methods for electromagnetic shielding using an outer cobalt layer
US10629507B1 (en) 2018-11-23 2020-04-21 Dialog Semiconductor (Uk) Limited System in package (SIP)
US10971455B2 (en) * 2019-05-01 2021-04-06 Qualcomm Incorporated Ground shield plane for ball grid array (BGA) package
JP2023137985A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 メモリシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477197B2 (en) * 2006-12-29 2009-01-13 Intel Corporation Package level integration of antenna and RF front-end module
US9780047B1 (en) * 2016-04-04 2017-10-03 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
WO2018063414A1 (en) 2016-10-01 2018-04-05 Intel Corporation Module installation on printed circuit boards with embedded trace technology

Also Published As

Publication number Publication date
US10332821B2 (en) 2019-06-25
US10049961B1 (en) 2018-08-14
US20190067163A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112016007565T5 (de) Mikroelektronische bauelemente, entworfen mit 3d-gestapelten, ultradünnen gehäusemodulen für hochfrequenz-kommunikationen
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE112017007887T5 (de) Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
DE112019001942T5 (de) Packungsstrukturen und -verfahren für integrierte antennen-arrays
DE10147084A1 (de) Halbleitervorrichtung vom gestapelten Typ
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE112011105977B4 (de) Raster-Interposer und Fügeverfahren
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE112017008031T5 (de) Aktive silizium-brücke
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
CN112951817A (zh) 用于集成电路封装的复合桥管芯到管芯互连

Legal Events

Date Code Title Description
R130 Divisional application to

Ref document number: 102018010389

Country of ref document: DE

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE

R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R082 Change of representative

Representative=s name: 2SPL PATENTANWAELTE PARTG MBB SCHULER SCHACHT , DE