DE102021119280A1 - Halbleitervorrichtung und verfahren zum bilden davon - Google Patents

Halbleitervorrichtung und verfahren zum bilden davon Download PDF

Info

Publication number
DE102021119280A1
DE102021119280A1 DE102021119280.3A DE102021119280A DE102021119280A1 DE 102021119280 A1 DE102021119280 A1 DE 102021119280A1 DE 102021119280 A DE102021119280 A DE 102021119280A DE 102021119280 A1 DE102021119280 A1 DE 102021119280A1
Authority
DE
Germany
Prior art keywords
interposer
vias
coupled
redistribution
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021119280.3A
Other languages
English (en)
Inventor
Bok Eng Cheah
Jackson Chung Peng Kong
Jenny Shio Yin ONG
Kooi Chi Ooi
Seok Ling Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102021119280A1 publication Critical patent/DE102021119280A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Eine Vorrichtung ist bereitgestellt, einschließlich eines Gehäusesubstrats, eines ersten Interposers einschließlich einer Vielzahl erster Durchkontaktierungen, die sich durch den ersten Interposer erstreckt, und eines zweiten Interposers einschließlich einer Vielzahl zweiter Durchkontaktierungen, die sich durch den zweiten Interposer erstreckt. Der erste Interposer und der zweite Interposer können auf dem Gehäusesubstrat angeordnet sein und können voneinander beabstandet sein.

Description

  • HINTERGRUND
  • Elektrische Signalisierungsjitter können aufgrund einer ausgedehnten Leistungsschleifeninduktivität zwischen gestapelten Chiplets integrierter Schaltungen und Leistungsübergabe-Entkopplungslösung, z. B. Entkopplungskondensatoren, in einem gestapelten 2,5D/3D-Die-Verpackungssystem auftreten.
  • In einem 2,5D-Stapelgehäuse mit einem Siliciuminterposer sind gestapelte Vorrichtungen integrierter Schaltungen üblicherweise auf dem Siliciuminterposer auf einer Seite des Gehäusesubstrats angeordnet. Leistungsübergabe-Entkopplungskondensatoren sind üblicherweise auf der anderen Seite (d. h. der Landseite) des Gehäusesubstrats angeordnet. Die Leistungsübergabe-Entkopplungskondensatoren sind weit von den gestapelten integrierten Schaltungsvorrichtungen entfernt, was zu eskaliertem Stromversorgungsrauschjitter und Leistungsfähigkeitsverschlechterung führen kann.
  • Aktuelle Lösungen zum Abschwächen einer umfangreichen Leistungsschleifeninduktivität und eines zugehörigen Signalisierungsjitters schließen ein Erhöhen von Gehäuse- und/oder Leiterplatten-Entkopplungskondensatoren ein, um das Stromversorgungsrauschen zu unterdrücken. Mehr passive Entkopplungskomponenten, z. B. Kondensatoren, verbrauchen jedoch eine zusätzliche Gehäuse- und/oder Plattformfläche und hemmt somit eine Vorrichtungsminiaturisierung.
  • In einem anderen Aspekt ist die Beschränkung der heterogenen Vorrichtungsintegrationsskalierung zur Plattformminiaturisierung, d. h. Integration von integrierten Hochfrequenzschaltungen (RFIC: Radio Frequency Integrated Circuit) oder WiFi-Vorrichtungen benachbart von Kernverarbeitungsvorrichtungen, z. B. eine zentrale Verarbeitungseinheit (CPU) oder Grafikverarbeitungseinheit (GPU) aufgrund elektromagnetischer Interferenz (EMI) und/oder Hochfrequenzinterferenz (RFI) anzugehen.
  • Aktuelle Lösungen zum Abschwächen von EMI/RFI unter Vorrichtungen in einem Rechensystem schließen das Erhöhen eines Vorrichtung-zu-Vorrichtung-Abstands, Anwenden einer flexiblen EMI/RFI-Abschirmung oder einer diskreten Gehäuse-Baugruppe für Kommunikationsvorrichtungen, z. B. eine integrierte Hochfrequenzschaltung oder WiFi-Komponenten ein. Die erhöhte Vorrichtung-zu-Vorrichtung-Beabstandung zum Umgehen von EMI/RFI kann jedoch zu verlustbehafteten Zwischenverbindungen führen, die einer erhöhten Leiterlänge und einem zugehörigen Leiterwiderstand und Hauteffekten zuzuschreiben sind, wodurch die Kanalübertragungsbandbreite beschränkt wird.
  • Figurenliste
  • In den Zeichnungen verweisen in den unterschiedlichen Ansichten gleiche Bezugszeichen durchgehend auf die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, vielmehr wird im Allgemeinen auf die Veranschaulichung der Prinzipien der vorliegenden Offenbarung hingewiesen. Die Abmessungen der verschiedenen Merkmale oder Elemente können der Übersichtlichkeit halber beliebig erweitert oder verkleinert werden. In der folgenden Beschreibung werden verschiedene Aspekte der vorliegenden Offenbarung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung.
    • 2A zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Offenbarung.
    • 2B zeigt ein Draufsicht-Layout der Halbleitervorrichtung gemäß dem in 2A gezeigten Aspekt.
    • 3 zeigt eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem weiteren Aspekt der vorliegenden Offenbarung.
    • 4 zeigt ein Flussdiagramm, das ein Verfahren zum Bilden einer Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung veranschaulicht.
    • 5A bis 5H zeigen Querschnittsansichten, die sich an einen beispielhaften Prozessfluss für ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Offenbarung richten.
    • 6 zeigt eine Veranschaulichung einer Rechenvorrichtung, die eine Halbleitervorrichtung gemäß einem weiteren Aspekt der vorliegenden Offenbarung einschließt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende ausführliche Beschreibung bezieht sich auf die begleitenden Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Aspekte zeigen, in denen die vorliegende Offenbarung umgesetzt werden kann. Diese Aspekte sind hinreichend ausführlich beschrieben, um Fachleuten zu ermöglichen, die vorliegende Offenbarung auszuführen. Verschiedene Aspekte sind für Vorrichtungen bereitgestellt, und verschiedene Aspekte sind für Verfahren bereitgestellt. „Es versteht sich, dass die grundsätzlichen Eigenschaften der Vorrichtungen auch für die Verfahren gelten und umgekehrt.“ Andere Aspekte können genutzt und strukturell werden und logische Änderungen können vorgenommen werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Die verschiedenen Aspekte schließen sich nicht notwendigerweise gegenseitig aus, da manche Aspekte mit einem oder mehreren anderen Aspekten kombiniert werden können, um neue Aspekte zu bilden.
  • Vorteile der vorliegenden Offenbarung können Plattformminiaturisierung durch erhöhte Vorrichtungsintegration einschließen, z. B. Plattform-Steuerungs-Hub (PCH), integrierte Hochfrequenzschaltung (RFIC), feldprogrammierbares Gate-Array- (FPGA-) und/oder dynamische Direktzugriffsspeicher- (DRAM-) Vorrichtungen können in einem gestapelten 2,5D/3D-Verpackungssystem integriert sein. Zusätzlich dazu kann eine Miniaturisierung der Gehäusegrundfläche durch eine Reduzierung der Sperrzone für eine passive Komponentenplatzierung auf der Gehäuse-Landseite erreicht werden und die Gehäuse-BGA- (Ball Grid Array - Kugelgitterarray) E/A- (Eingabe/Ausgabe) Dichte kann erhöht werden.
  • Ein anderer Vorteil der vorliegenden Offenbarung kann eine verbesserte Leistungsintegritäts-Leistungsfähigkeit durch eine reduzierte Gehäuseinduktivitätsschleife für ein hochintegriertes gestapeltes 2,5D/3D-Verpackungssystem einschließen. Die direkte Verbindung zwischen den Leistungsübergabe-Entkopplungskondensatoren und dem zugehörigen Strom- (Vcc-) Schienen- und Masse- (Vss-) Netzwerk über die gestapelten Chiplet-Vorrichtungen auf einem Umverteilungsrahmen stellt eine kürzere Schleifeninduktivität bereit, wodurch die Leistungsfähigkeit der Leistungsübergabenetzwerk- (PDN-) Impedanz und die Rausch-Jitterreduktion der Stromversorgung verbessert werden.
  • Weitere Vorteile der vorliegenden Offenbarung können eine verbesserte Signalintegritätsleistungsfähigkeit, z. B. eine Verbesserung der Signalabschwächung und/oder Reflexionsverluste, durch eine kürzere Vorrichtung-zu-Vorrichtung-Übertragungslänge einschließen. Dies wird durch eine direkte Zwischenverbindung zwischen Zentralverarbeitungseinheit (CPU) und RFIC-Vorrichtung sowie zwischen CPU und Speichervorrichtungen bereitgestellt, ohne Silicium-Interposer-, Gehäuse- und PCB-Substrate zu durchqueren.
  • In allen Aspekten betrifft die vorliegende Offenbarung allgemein eine Vorrichtung, die ein Gehäusesubstrat, einen ersten Interposer einschließlich einer Vielzahl erster Durchkontaktierungen, die sich durch den ersten Interposer erstreckt, und einen zweiten Interposer einschließlich einer Vielzahl zweiter Durchkontaktierungen, die sich durch den zweiten Interposer erstreckt, einschließen kann. Der erste Interposer und der zweite Interposer können auf dem Gehäusesubstrat angeordnet sein und können voneinander beabstandet sein.
  • Die vorliegende Offenbarung bezieht sich allgemein auf ein Verfahren zum Bilden einer Vorrichtung. Das Verfahren kann ein Bereitstellen eines Gehäusesubstrats; Bilden eines ersten Interposers auf dem Gehäusesubstrat, wobei der erste Interposer eine Vielzahl erster Durchkontaktierungen einschließt, die sich durch den ersten Interposer erstreckt; und Bilden eines zweiten Interposers auf dem Gehäusesubstrat, wobei der zweite Interposer eine Vielzahl zweiter Durchkontaktierungen einschließt, die sich durch den zweiten Interposer erstreckt, einschließen. Der erste Interposer und der zweite Interposer können voneinander beabstandet sein. Die vorliegende Offenbarung bezieht sich allgemein auf eine Rechenvorrichtung. Die Rechenvorrichtung kann eine Leiterplatte und ein Halbleitergehäuse, das mit der Leiterplatte gekoppelt ist, einschließen. Das Halbleitergehäuse kann ein Gehäusesubstrat, einen ersten Interposer einschließlich einer Vielzahl erster Durchkontaktierungen, die sich durch den ersten Interposer erstreckt, und einen zweiten Interposer einschließlich einer Vielzahl zweiter Durchkontaktierungen, die sich durch den zweiten Interposer erstreckt, einschließen. Der erste Interposer und der zweite Interposer sind auf dem Gehäusesubstrat angeordnet und voneinander beabstandet. Das Halbleitergehäuse kann ferner einen Umverteilungsrahmen einschließen, der eine Umverteilungsschicht und eine nichtleitende Schicht einschließt, die auf der Umverteilungsschicht angeordnet ist, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, an der nichtleitenden Schicht angebracht ist. Das Halbleitergehäuse kann ferner eine erste Halbleitervorrichtung einschließen, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei die erste Halbleitervorrichtung in einem Raum zwischen dem ersten Interposer und dem zweiten Interposer angeordnet ist.
  • Zum leichteren Verständnis und Umsetzen der Aspekte des vorliegenden Halbleitergehäuses werden nun besondere Aspekte mittels Beispielen und nicht Einschränkungen und unter Bezugnahme auf die Figuren beschrieben. Der Kürze halber können doppelte Beschreibungen von Merkmalen und Eigenschaften weggelassen werden.
  • In dem in 1 gezeigten Aspekt ist eine Halbleitervorrichtung 100 der vorliegenden Offenbarung in einem Querschnittsansichts-Layout gezeigt, das ein Gehäusesubstrat 110, einen ersten Interposer 120a und einen zweiten Interposer 120b einschließt. Der erste Interposer 120a kann eine Vielzahl erster Durchkontaktierungen 122a einschließen, die sich durch den ersten Interposer 120a erstreckt. Der zweite Interposer 120b kann eine Vielzahl zweiter Durchkontaktierungen 122b einschließen, die sich durch den zweiten Interposer 120b erstreckt. Der erste Interposer 120a und der zweite Interposer 120b können auf dem Gehäusesubstrat 110 angeordnet sein und können voneinander beabstandet sein. Gemäß einem Aspekt kann die Vorrichtung 100 nur zwei Interposer 120a, 120b einschließen, die auf dem Gehäusesubstrat 110 voneinander beabstandet sind. Es versteht sich, dass mehr als zwei Interposer auf dem Gehäusesubstrat 110 angeordnet und voneinander beabstandet sein können, gemäß verschiedenen Aspekten der vorliegenden Offenbarung. In einem Aspekt, wie in 1 gezeigt, kann ein dritter Interposer 120c auf dem Gehäusesubstrat 110 angeordnet sein und kann von dem zweiten Interposer 120b beabstandet sein. Der dritte Interposer 120c kann eine Vielzahl dritter Durchkontaktierungen 122c einschließen, die sich durch den dritten Interposer 120c erstreckt. Es versteht sich, dass die Interposer auf jede geeignete Weise angeordnet sein können, solange sie voneinander beabstandet sind.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung sind getrennte Interposer auf dem Gehäusesubstrat 110 bereitgestellt, so dass ein jeweiliger Raum zwischen benachbarten Interposern dazu konfiguriert sein kann, eine jeweilige Halbleitervorrichtung unterzubringen, wodurch ein kompakteres Halbleitergehäuse erreicht werden kann.
  • In einem Aspekt kann die Durchkontaktierungsgeometrie, z. B. der Durchkontaktierungsdurchmesser und/oder das Durchkontaktierungsrastermaß in den Interposern 120a, 120b, 120c gleich sein. Das Rastermaß repräsentiert den Mittenabstand zwischen den am engsten benachbarten Durchkontaktierungen. In einem Beispiel können entweder einer oder beide der Durchmesser und das Rastermaß der ersten Durchkontaktierungen 122a, der zweiten Durchkontaktierungen 122b und der dritten Durchkontaktierungen 122c gleich sein. In einem anderen Aspekt können einer oder mehrere der Interposer 120a, 120b, 120c einen Durchkontaktierungsdurchmesser und/oder ein Durchkontaktierungsrastermaß aufweisen, die sich voneinander unterscheiden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann der Durchmesser der ersten Durchkontaktierungen 122a kleiner als der Durchmesser der zweiten Durchkontaktierungen 122b sein. In einem Beispiel kann die Vielzahl von ersten Durchkontaktierungen 122a einen ersten Durchmesser in einem Bereich von etwa 10 µm bis etwa 80 µm aufweisen und die Vielzahl von zweiten Durchkontaktierungen 122b kann einen zweiten Durchmesser in einem Bereich von etwa 100 µm bis etwa 300 µm aufweisen. Die ersten Durchkontaktierungen 122a mit einem kleineren Durchmesser können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 110 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 122b mit einem größeren Durchmesser können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 110 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung kann das Rastermaß der ersten Durchkontaktierungen 122a kleiner als das Rastermaß der zweiten Durchkontaktierungen 122b sein. In einem Beispiel kann die Vielzahl von ersten Durchkontaktierungen 122a ein erstes Rastermaß in einem Bereich von etwa 15 µm bis etwa 120 µm aufweisen und die Vielzahl von zweiten Durchkontaktierungen 122b kann ein zweites Rastermaß in einem Bereich von etwa 150 µm bis etwa 500 µm aufweisen. Die ersten Durchkontaktierungen 122a mit einem feinen Rastermaß können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 110 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 122b mit einem größeren Rastermaß können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 110 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • Durch Bereitstellen eines unterschiedlichen Durchkontaktierungsdurchmessers und/oder eines unterschiedlichen Durchkontaktierungsrastermaßes in dem ersten Interposer 120a und dem zweiten Interposer 120b können unterschiedliche Arten von Signalen oder Spannungen auf eine wirksamere Weise zur besseren Leistungsfähigkeit getragen werden.
  • Entweder der Durchmesser und/oder das Rastermaß der dritten Durchkontaktierungen 122c in dem dritten Interposer 120c können gleich oder verschieden von jenen des ersten Interposers 120a oder des zweiten Interposers 120b sein.
  • Gemäß verschiedenen Aspekten kann die Vielzahl von Interposern 120a, 120b, 120c das gleiche Material einschließen oder kann unterschiedliche Materialien einschließen. Beispiele für die Materialien können unter anderem Silicium, Keramik oder organische Stoffe einschließen. In einem Aspekt kann jeder der Interposer 120a, 120b, 120c ein Siliciuminterposer sein und die entsprechenden Durchkontaktierungen 122a, 122b, 122c können Durch-Silicium-Durchkontaktierungen (TSV) sein. In einem anderen Aspekt kann der zweite Interposer 120b ein Material einschließen, das sich von dem des ersten und dritten Interposers 120a, 120c unterscheidet. In einem Beispiel kann der zweite Interposer 120b ein organischer Interposer sein, der z. B. eine Formgießverbindung mit einer Vielzahl von Through-Mold-Via (TMV) -Zwischenverbindungen 122b einschließt, die im Vergleich zu dem ersten und dem dritten Interposer 120a, 120c einen größeren Durchkontaktierungsdurchmesser aufweisen kann, um eine Hochstromtragfähigkeit zur Vorrichtungsleistungsübergabe zu ermöglichen.
  • Das Gehäusesubstrat 110 kann Kontaktpads 112, elektrische Zwischenverbindungen und Leitwege und andere Merkmale zur Signalführung und elektrischen Verbindung zu verschiedenen Vorrichtungen und Komponenten einschließen. Wie in 1 gezeigt, können die Interposer 120a, 120b, 120c durch Löthöcker 102 und die Kontaktpads 112 elektrisch mit dem Gehäusesubstrat 110 gekoppelt sein.. Eine Unterfüllungsschicht 104 kann abgeschieden werden, um die Löthöcker 102 zu bedecken und zu schützen. Das Gehäusesubstrat 110 kann ein kernloses Substrat ohne eine starre Kernschicht innerhalb des Metallschichtaufbaus zur Gehäuseminiaturisierung sein oder kann eine starre Kernschicht zur verbesserten mechanischen Leistungsfähigkeit einschließen.
  • In einem Aspekt kann die Vorrichtung 100 eine passive Vorrichtung 114 einschließen, die auf dem Gehäusesubstrat 110 angeordnet ist, wobei die passive Vorrichtung 114 mit mindestens einem der Interposer 120a, 120b, 120c gekoppelt ist. In einem Aspekt kann die passive Vorrichtung 114 in dem Raum zwischen den benachbarten Interposern angeordnet sein. Es versteht sich, dass eine oder mehrere passive Vorrichtungen 114 auf dem Gehäusesubstrat 110 angeordnet sein können. Bei einem Beispiel, wie in 1 gezeigt, sind zwei passive Vorrichtungen 114 auf dem Gehäusesubstrat 110 angeordnet und sind jeweils durch die Kontaktpads 112 und die Löthöcker 102 mit dem ersten Interposer 120a und dem dritten Interposer 120c gekoppelt.
  • Die passive Vorrichtung 114 kann einen Kondensator, einen Widerstand, eine Induktivität, einen Transformator oder beliebige andere Arten von passiven Komponenten einschließen. In einem Aspekt der vorliegenden Offenbarung kann die passive Vorrichtung 114 ein Entkopplungskondensator sein.. 2A zeigt eine Querschnittsansicht einer Halbleitervorrichtung 200 entlang der Linie A-A' aus 2B gemäß einem anderen Aspekt der vorliegenden Offenbarung und 2B zeigt ein Draufsicht-Layout der Halbleitervorrichtung 200 gemäß dem Aspekt, wie in 2A gezeigt.
  • Viele der Aspekte der Halbleitervorrichtung 200 sind gleich oder ähnlich jenen der Halbleitervorrichtung 100. Der Kürze halber werden doppelte Beschreibungen von Merkmalen und Eigenschaften weggelassen. Dementsprechend versteht es sich, dass die Beschreibungen jedes Merkmals und/oder jeder Eigenschaft in Bezug auf 2A und 2B, die gleich oder ähnlich einem Merkmal und/oder einer Eigenschaft von 1 sind, jene Beschreibungen aufweisen, die auch im Folgenden gelten werden.
  • In dem in 2A gezeigten Aspekt ist eine Halbleitervorrichtung 200 der vorliegenden Offenbarung in einem Querschnittsansichtslayout einschließlich eines Gehäusesubstrats 210, eines ersten Interposers 220a und eines zweiten Interposers 220b gezeigt. Der erste Interposer 220a kann eine Vielzahl erster Durchkontaktierungen 222a einschließen, die sich durch den ersten Interposer 220a erstreckt. Der zweite Interposer 220b kann eine Vielzahl zweiter Durchkontaktierungen 222b einschließen, die sich durch den zweiten Interposer 220b erstreckt. Der erste Interposer 220a und der zweite Interposer 220b können auf dem Gehäusesubstrat 210 angeordnet sein und können voneinander beabstandet sein.
  • Die Vorrichtung 200 kann nur zwei Interposer 220 a, 220b einschließen, die auf dem Gehäusesubstrat 210 voneinander beabstandet sind. Es versteht sich, dass die Vorrichtung 200 mehr als zwei Interposer einschließen kann, die auf dem Gehäusesubstrat 210 angeordnet und voneinander beabstandet sind, gemäß verschiedenen Aspekten der vorliegenden Offenbarung. In einer Ausführungsform, wie sie in den 2A und 2B kann ein dritter Interposer 220c auf dem Gehäusesubstrat 210 angeordnet sein und kann von dem zweiten Interposer 220b beabstandet sein. Der dritte Interposer 220c kann eine Vielzahl dritter Durchkontaktierungen 222c einschließen, die sich durch den dritten Interposer 220c erstreckt. Es versteht sich, dass die Interposer auf jede geeignete Weise angeordnet sein können, solange sie voneinander beabstandet sind.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung sind getrennte Interposer auf dem Gehäusesubstrat 210 bereitgestellt, so dass ein jeweiliger Raum zwischen benachbarten Interposern dazu konfiguriert sein kann, eine jeweilige Halbleitervorrichtung unterzubringen.
  • Ähnlich zu 1 kann die Durchkontaktierungsgeometrie, z. B. der Durchkontaktierungsdurchmesser und/oder das Durchkontaktierungsrastermaß, in den Interposern 220a, 220b, 220c gleich oder unterschiedlich sein.
  • Gemäß einem Aspekt kann der Durchmesser der ersten Durchkontaktierungen 222a kleiner als der Durchmesser der zweiten Durchkontaktierungen 222b sein. In einem Beispiel kann die Vielzahl von ersten Durchkontaktierungen 222a einen ersten Durchmesser in einem Bereich von etwa 10 µm bis etwa 80 µm aufweisen und die Vielzahl von zweiten Durchkontaktierungen 222b kann einen zweiten Durchmesser in einem Bereich von etwa 100 µm bis etwa 300 µm aufweisen. Die ersten Durchkontaktierungen 222a mit einem kleineren Durchmesser können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 210 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 222b mit einem größeren Durchmesser können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 210 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • Gemäß einem weiteren Aspekt kann das Rastermaß der ersten Durchkontaktierungen 222a kleiner als das Rastermaß der zweiten Durchkontaktierungen 222b sein. In einem Beispiel kann die Vielzahl von ersten Durchkontaktierungen 222a ein erstes Rastermaß in einem Bereich von etwa 15 µm bis etwa 120 µm aufweisen und die Vielzahl von zweiten Durchkontaktierungen 222b kann ein zweites Rastermaß in einem Bereich von etwa 150 µm bis etwa 500 µm aufweisen. Die ersten Durchkontaktierungen 222a mit einem feinen Rastermaß können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 210 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 222b mit einem größeren Rastermaß können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 210 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • Durch Bereitstellen eines unterschiedlichen Durchkontaktierungsdurchmessers und/oder eines unterschiedlichen Durchkontaktierungsrastermaßes in dem ersten Interposer 220a und dem zweiten Interposer 220b können unterschiedliche Arten von Signalen oder Spannungen auf eine wirksamere Weise zur besseren Leistungsfähigkeit getragen werden.
  • In einem weiteren Aspekt können entweder der Durchkontaktierungsdurchmesser und/oder das Durchkontaktierungsrastermaß in dem dritten Interposer 220c gleich jenen des ersten Interposers 220a oder des zweiten Interposers 220b sein oder sich von diesen unterscheiden.
  • Gemäß verschiedenen Aspekten kann die Vielzahl von Interposern 220a, 220b, 220c das gleiche Material einschließen oder kann unterschiedliche Materialien einschließen. Beispiele für die Materialien können unter anderem Silicium, Keramik oder organische Stoffe einschließen. In einem Beispiel kann jeder der Interposer 220a, 220b, 220c ein Siliciuminterposer sein und können die entsprechenden Durchkontaktierungen 222a, 222b, 222c Durch-Silicium-Durchkontaktierungen (TSV) sein.
  • Ähnlich zu 1 kann das Gehäusesubstrat 210 Kontaktpads 212, elektrische Zwischenverbindungen und Leitwege und andere Merkmale zur Signalleitung und elektrischen Verbindung mit verschiedenen Vorrichtungen und Komponenten einschließen. Wie in 2A gezeigt, können die Interposer 220a, 220b, 220c durch Löthöcker 202 und die Kontaktpads 212 elektrisch mit dem Gehäusesubstrat 210 gekoppelt sein.. Eine Unterfüllungsschicht 204 kann abgeschieden werden, um die Löthöcker 202 zu bedecken und zu schützen.
  • Die Vorrichtung 200 kann ferner eine passive Vorrichtung 214 einschließen, die auf dem Gehäusesubstrat 210 angeordnet ist, wobei die passive Vorrichtung 214 mit mindestens einem der Interposer 220a, 220b, 220c gekoppelt ist. Die passive Vorrichtung 214 kann in dem Raum zwischen benachbarten Interposern angeordnet sein. Es versteht sich, dass eine oder mehrere passive Vorrichtungen 214 auf dem Gehäusesubstrat 210 angeordnet sein können. In einem Beispiel, wie in 2 A gezeigt, sind zwei passive Vorrichtungen 214 auf dem Gehäusesubstrat 210 angeordnet und sind durch die Kontaktpads 212 bzw. die Löthöcker 202 mit dem ersten Interposer 220a bzw. dem dritten Interposer 220c gekoppelt. In einem Aspekt kann die passive Vorrichtung 214 einen Entkopplungskondensator einschließen..
  • Gemäß einem Aspekt von 2A kann die Vorrichtung 200 ferner einen Umverteilungsrahmen 230 einschließen. Der Umverteilungsrahmen 230 kann eine Umverteilungsschicht 232 und eine nichtleitende Schicht 234, die auf der Umverteilungsschicht 232 angeordnet ist, einschließen. Eine erste Oberfläche (z. B. die untere Oberfläche) der Umverteilungsschicht 232 kann mit dem ersten Interposer 220a, dem zweiten Interposer 220b und dem dritten Interposer 220c gekoppelt sein. Eine zweite Oberfläche (z. B. die obere Oberfläche) der Umverteilungsschicht 232 liegt der ersten Oberfläche gegenüber und ist an der nichtleitenden Schicht 234 angebracht. In einem Aspekt kann die Umverteilungsschicht 232 durch eine Vielzahl von Löthöckern 206 mit dem ersten Interposer 220a, dem zweiten Interposer 220b und dem dritten Interposer 220c gekoppelt sein.
  • Die Umverteilungsschicht (RDL) 232 kann eine Metallzwischenverbindung oder Metallbahnen bereitstellen, um elektrische Signale zwischen verschiedenen Teilen der Vorrichtung 200, auch als ein Halbleitergehäuse bezeichnet, zu leiten. Die RDL 232 kann eine oder mehrere Metallschichten einschließen, die durch eine oder mehrere dielektrische Schichten isoliert sind, wobei eine Metallzwischenverbindung oder Metallbahnen in den Metallschichten gebildet sein können. Die RDL 232 kann ferner eine oder mehrere Referenzspannungsebenen, z. B. eine Massereferenzspannungs- (Vss-) Ebene und/oder eine Stromversorgungsspannungs- (Vcc-) Ebene einschließen.
  • Gemäß einem Aspekt, wie in 2A gezeigt, kann die Vorrichtung 200 eine erste Halbleitervorrichtung 240a einschließen, die mit der ersten Oberfläche der Umverteilungsschicht 232 gekoppelt ist, wobei die erste Halbleitervorrichtung 240a in einem Raum zwischen dem ersten Interposer 220a und dem zweiten Interposer 220b angeordnet ist. Es versteht sich, dass eine oder mehrere erste Halbleitervorrichtungen in dem Raum zwischen dem ersten Interposer 220a und dem zweiten Interposer 220b angeordnet sein können. In einem in 2B gezeigten Beispiel sind die erste Halbleitervorrichtung 240a und eine zusätzliche erste Halbleitervorrichtung 240b zwischen dem ersten Interposer 220a und dem zweiten Interposer 220b angeordnet.
  • In einem Aspekt kann die erste Halbleitervorrichtung 240a, 240b ein Chip oder ein Chiplet sein, wie etwa eine Zentralverarbeitungseinheit (CPU), ein System-on-Chip (SOC), eine Grafikverarbeitungseinheit (GPU), ein Plattform-Steuerungs-Hub (PCH) oder ein Chipsatz. In einem Beispiel kann die erste Halbleitervorrichtung 240a eine CPU sein und die erste Halbleitervorrichtung 240b kann eine GPU, ein PCH oder ein Chipsatz sein. Es versteht sich, dass die erste Halbleitervorrichtung 240a, 240b der gleiche Typ von Chip oder Chiplet sein kann oder ein anderer Typ von Chip oder Chiplet sein kann.. Die erste Halbleitervorrichtung 240a, 240b kann durch die Löthöcker 206 mit der ersten Oberfläche der Umverteilungsschicht 232 gekoppelt sein.
  • Gemäß einem weiteren Aspekt, wie in 2A gezeigt, kann die Vorrichtung 200 eine zweite Halbleitervorrichtung 242 einschließen, die mit der ersten Oberfläche der Umverteilungsschicht 232 gekoppelt ist, wobei die zweite Halbleitervorrichtung 242 in einem Raum zwischen dem zweiten Interposer 220b und dem dritten Interposer 220c angeordnet ist.
  • Bei einem Aspekt kann die zweite Halbleitervorrichtung 242 ein gestapeltes Chiplet sein, einschließlich zwei oder mehr vertikal gestapelte Chiplets z. B. eine Speichervorrichtung mit hoher Bandbreite. Das gestapelte Chiplet 242 kann durch die Löthöcker 206 auf umgekehrte Weise mit der Umverteilungsschicht 232 gekoppelt sein, wobei ein Basischiplet (d. h. benachbart der Umverteilungsschicht 232) TSVs 244 zum Koppeln zwischen einem ersten gestapelten Chiplet und der Umverteilungsschicht 232 einschließen kann.
  • Durch Bereitstellen der getrennten Interposer können die erste Halbleitervorrichtung 240a, 240b und die zweite Halbleitervorrichtung 242 in dem jeweiligen Raum zwischen benachbarten Interposern angeordnet sein, um ein kompakteres Gehäuse 200 bereitzustellen..
  • In dem Umverteilungsrahmen 230 kann die nichtleitende Schicht 234 eine Formgießverbindung einschließen und kann auch als eine Formschicht bezeichnet werden. In einem Aspekt kann die nichtleitende Schicht 234 eine organische Formgießverbindung, ein Epoxidpolymer oder einen Siliciumdioxid-Füllstoff einschließen.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann die Vorrichtung 200 eine oder mehrere elektronische Komponenten einschließen, die mindestens teilweise in der nichtleitenden Schicht 234 angeordnet und mit der Umverteilungsschicht 232 gekoppelt sind. Die eine oder die mehreren elektronischen Komponenten können mindestens eines von einer passiven Vorrichtung (z. B. einen Entkopplungskondensator 236a, einen gestapelten Silicium- oder Keramikkondensator 236b oder eine Induktivität), einem Halbleiterchip (z. B. eine Speichervorrichtung 236c) oder einem Spannungsregler 236d einschließen, wie in 2A gezeigt. Die elektronischen Komponenten 236a-236d können durch eine Vielzahl von Mikro-Durchkontaktierungen 238 mit der Umverteilungsschicht 232 gekoppelt sein.
  • Die Kondensatoren 236a, 236b können mit Referenzebenen gekoppelt sein, die mit jeweiligen Referenzspannungen, z. B. einer Massereferenzspannungs- (Vss-) Ebene und/oder der Stromversorgungsspannungs- (Vcc-) Ebene, eingebettet in der Umverteilungsschicht 232, assoziiert sind. Die direkte Verbindung zwischen den Leistungsübergabe-Entkopplungskondensatoren 236a, 236b und dem zugehörigen Leistungs- (Vcc-) Schienen-und Masse- (Vss-) Netzwerk über die gestapelten Chiplet-Vorrichtungen auf dem Umverteilungsrahmen 230 stellt eine kürzere Schleifeninduktivität bereit, wodurch die PDN-Impedanzleistungsfähigkeit und Rausch-Jitterreduktion der Stromversorgung verbessert wird.
  • In einem Aspekt kann mindestens eine der elektronischen Komponenten durch die Umverteilungsschicht 232 mit mindestens einem der Interposer 220a, 220b, 220c gekoppelt sein. In einem Beispiel kann der zweite Interposer 220b direkt mit einem oder mehreren der Entkopplungskondensatoren 236a gekoppelt sein, z. B. den Mehrschicht-Keramikkondensatoren oder Siliciumkondensatoren.
  • In einem weiteren Aspekt kann mindestens eine der elektronischen Komponenten mit der ersten Halbleitervorrichtung 240a, 240b und/oder der zweiten Halbleitervorrichtung 242 gekoppelt sein. In einem Beispiel kann die erste Halbleitervorrichtung 240a, 240b durch die Umverteilungsschicht 232 direkt mit den Entkopplungskondensatoren 236a gekoppelt sein, um eine reduzierte Leistungsschleifeninduktivität für das LeistungsübergabeNetzwerk der ersten Halbleitervorrichtung zu erreichen.
  • Die erste Halbleitervorrichtung 240a, 240b und die zweite Halbleitervorrichtung 242 sind auf der ersten Oberfläche der Umverteilungsschicht 232 angeordnet, während die elektronischen Komponenten 236a-236d auf der zweiten Oberfläche der Umverteilungsschicht 232 gegenüber der ersten Oberfläche angeordnet sind.
  • Dementsprechend wird eine kürzere Vorrichtung-zu-Vorrichtung-Übertragungslänge durch die direkte Zwischenverbindung zwischen diesen Vorrichtungen/Komponenten, z. B. zwischen einer CPU und einer Speichervorrichtung, bereitgestellt, ohne den Interposer, das Gehäusesubstrat und die PCB-Substrate zu durchqueren. Daher wird die Signalintegritätsleistungsfähigkeit, z. B. die Signaldämpfung und/oder Reflexionsverluste, verbessert.
  • In einem Aspekt können eine oder mehrere der elektronischen Komponenten 236a-236d, der ersten Halbleitervorrichtung 240a, 240b oder der zweiten Halbleitervorrichtung 242 durch die vertikalen Durchkontaktierungen 222a-222c der Interposer 220a-220c und der Umverteilungsschicht 232 mit dem Gehäusesubstrat 210 gekoppelt sein.
  • Gemäß verschiedenen Aspekten, die in 2A und 2B veranschaulicht sind, kann eine gestapelte 2,5D-Verpackungsarchitektur der integrierten Schaltung mit umgekehrt gestapelten Chiplets und getrennten Interposern bereitgestellt sein, die eine verbesserte elektrische Leistungsfähigkeit (Signal- und Leistungsintegrität) und heterogene Vorrichtungsintegration erreicht. Das Halbleitergehäuse 200 kann durch Lötkugeln 208 und assoziierte Kontaktpads mit einer Leiterplatte (nicht gezeigt), z. B. einer Hauptplatine, gekoppelt sein.
  • 3 zeigt eine Querschnittsansicht einer Halbleitervorrichtung 300 gemäß einem weiteren Aspekt der vorliegenden Offenbarung.
  • Viele der Aspekte der Halbleitervorrichtung 300 sind gleich oder ähnlich jenen der Halbleitervorrichtung 100, 200. Der Kürze halber werden doppelte Beschreibungen von Merkmalen und Eigenschaften weggelassen. Dementsprechend versteht es sich, dass die Beschreibungen eines beliebigen Merkmals und/oder einer beliebigen Eigenschaft in Bezug auf 3, die gleich oder ähnlich einem Merkmal und/oder einer Eigenschaft von 1, 2A und 2B sind, jene Beschreibungen aufweisen, die auch nachstehend gelten.
  • In dem in 3 gezeigten Aspekt ist eine Halbleitervorrichtung 300 der vorliegenden Offenbarung in einem Querschnittsansichts-Layout gezeigt, das ein Gehäusesubstrat 310, einen ersten Interposer 320a und einen zweiten Interposer 320b einschließt. Der erste Interposer 320a kann eine Vielzahl erster Durchkontaktierungen 322a einschließen, die sich durch den ersten Interposer 320a erstreckt. Der zweite Interposer 320b kann eine Vielzahl zweiter Durchkontaktierungen 322b einschließen, die sich durch den zweiten Interposer 320b erstreckt. Der erste Interposer 320a und der zweite Interposer 320b können auf dem Gehäusesubstrat 310 angeordnet sein und können voneinander beabstandet sein.
  • In einem Aspekt kann die Vorrichtung 300 nur zwei Interposer 320a, 320b einschließen, die auf dem Gehäusesubstrat 310 voneinander beabstandet sind. In einem weiteren Aspekt, wie in 3 gezeigt, können zusätzliche Interposer z. B. ein dritter Interposer 320c, auf dem Gehäusesubstrat 310 angeordnet sein und können von dem zweiten Interposer 320b beabstandet sein. Der dritte Interposer 320c kann eine Vielzahl dritter Durchkontaktierungen 322c einschließen, die sich durch den dritten Interposer 320c erstreckt. Es versteht sich, dass die Interposer auf jede geeignete Weise angeordnet sein können, solange sie voneinander beabstandet sind.
  • Ähnlich wie in 2A kann die Durchkontaktierungsgeometrie, z. B. der Durchkontaktierungsdurchmesser und/oder das Durchkontaktierungsrastermaß in den Interposern 320a, 320b, 320c gleich oder unterschiedlich sein.
  • Gemäß einem Aspekt kann der Durchmesser der ersten Durchkontaktierungen 322a kleiner als der Durchmesser der zweiten Durchkontaktierungen 322b sein. Die ersten Durchkontaktierungen 322a mit einem kleineren Durchmesser können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 310 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 322b mit einem größeren Durchmesser können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 310 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • Gemäß einem weiteren Aspekt kann das Rastermaß der ersten Durchkontaktierungen 322a kleiner als das Rastermaß der zweiten Durchkontaktierungen 322b sein. Die ersten Durchkontaktierungen 322a mit einem feinen Rastermaß können konfiguriert sein, um einpolige und/oder differentielle elektrische Signale zwischen dem Gehäusesubstrat 310 und einer oder mehreren Halbleitervorrichtungen zu tragen. Die zweiten Durchkontaktierungen 322b mit einem größeren Rastermaß können konfiguriert sein, um eine Stromversorgung zwischen dem Gehäusesubstrat 310 und einer oder mehreren Halbleitervorrichtungen zu tragen.
  • In einem weiteren Aspekt können entweder der Durchkontaktierungsdurchmesser und/oder das Durchkontaktierungsrastermaß in dem dritten Interposer 320c gleich jenen des ersten Interposers 320a oder des zweiten Interposers 320b sein oder sich von diesen unterscheiden.
  • Gemäß verschiedenen Aspekten kann die Vielzahl von Interposern 320a, 320b, 320c das gleiche Material einschließen oder kann unterschiedliche Materialien einschließen. Beispiele für die Materialien können unter anderem Silicium, Keramik oder organische Stoffe einschließen. In einem Aspekt, wie in 3 gezeigt, kann der zweite Interposer 320b ein Material einschließen, das sich von dem ersten und dem dritten Interposer 320a, 320c unterscheidet. In einem Beispiel kann der zweite Interposer 320b ein organischer Interposer sein, der z. B. eine Formgießverbindung mit einer Vielzahl von Through-Mold-Via (TMV) -Zwischenverbindungen 322b einschließt, die im Vergleich zu dem ersten und dem dritten Interposer 320a, 320c einen größeren Durchkontaktierungsdurchmesser aufweisen kann, um eine Hochstromtragfähigkeit zur Vorrichtungsleistungsübergabe zu ermöglichen.
  • Gleichermaßen kann das Gehäusesubstrat 310 Kontaktpads 312, elektrische Zwischenverbindungen und Leitwege und andere Merkmale zur Signalleitung und elektrischen Verbindung zu verschiedenen Vorrichtungen und Komponenten einschließen. Wie in 3 gezeigt, können die Interposer 320a, 320b, 320c durch Löthöcker 302 und Kontaktpads 312 elektrisch mit dem Gehäusesubstrat 310 gekoppelt sein.. Eine Unterfüllungsschicht 304 kann abgeschieden werden, um die Löthöcker 302 zu bedecken und zu schützen.
  • Die Vorrichtung 300 kann ferner eine passive Vorrichtung 314 einschließen, die auf dem Gehäusesubstrat 310 angeordnet ist, wobei die passive Vorrichtung 314 mit mindestens einem der Interposer 320a, 320b, 320c gekoppelt ist. Die passive Vorrichtung 314 kann in dem Raum zwischen benachbarten Interposern angeordnet sein. In einem Beispiel, wie in 3 gezeigt, sind zwei passive Vorrichtungen 314 auf dem Gehäusesubstrat 310 angeordnet und sind jeweils durch die Kontaktpads 312 und die Löthöcker 302 mit dem ersten Interposer 320a und dem dritten Interposer 320c gekoppelt. In einem Aspekt kann die passive Vorrichtung 314 einen Entkopplungskondensator einschließen..
  • Ähnlich wie in 2A kann die Vorrichtung 300 ferner einen Umverteilungsrahmen 330 einschließen. Der Umverteilungsrahmen 330 kann eine Umverteilungsschicht 332 und eine nichtleitende Schicht 334, die auf der Umverteilungsschicht 332 angeordnet ist, einschließen. Eine erste Oberfläche (z. B. die untere Oberfläche) der Umverteilungsschicht 332 kann durch eine Vielzahl von Löthöckern 306 mit dem ersten Interposer 320a, dem zweiten Interposer 320b und dem dritten Interposer 320c gekoppelt sein. Eine zweite Oberfläche (z. B. die obere Oberfläche) der Umverteilungsschicht 332 liegt der ersten Oberfläche gegenüber und ist an der nichtleitenden Schicht 334 angebracht.
  • Die Umverteilungsschicht (RDL) 332 kann eine Metallzwischenverbindung oder Metallbahnen bereitstellen, um elektrische Signale zwischen verschiedenen Teilen der Vorrichtung 300, auch als ein Halbleitergehäuse bezeichnet, zu leiten. Die RDL 332 kann eine oder mehrere Metallschichten einschließen, um eine Metallzwischenverbindung oder Metallbahnen bereitzustellen, und kann ferner eine oder mehrere Referenzspannungsebenen, z. B. eine Massereferenzspannungs- (Vss-) Ebene und/oder eine Stromversorgungsspannungs- (Vcc-) Ebene einschließen.
  • Gemäß einem Aspekt, wie in 3 gezeigt, kann die Vorrichtung 300 eine erste Halbleitervorrichtung 340 einschließen, die mit der ersten Oberfläche der Umverteilungsschicht 332 gekoppelt ist, wobei die erste Halbleitervorrichtung 340 in einem Raum zwischen dem ersten Interposer 320a und dem zweiten Interposer 320b angeordnet ist. Es versteht sich, dass eine oder mehrere erste Halbleitervorrichtungen 340 in dem Raum zwischen dem ersten Interposer 320a und dem zweiten Interposer 320b angeordnet sein können.
  • In einem Aspekt kann die erste Halbleitervorrichtung 340 ein Chip oder ein Chiplet sein, wie eine Zentralverarbeitungseinheit (CPU), ein System-on-Chip (SOC), eine Grafikverarbeitungseinheit (GPU), ein Plattform-Steuerungs-Hub (PCH) oder ein Chipsatz. In einem Beispiel kann die erste Halbleitervorrichtung 340 eine CPU sein. Die erste Halbleitervorrichtung 340 kann durch die Löthöcker 306 mit der ersten Oberfläche der Umverteilungsschicht 332 gekoppelt sein. Gemäß einem weiteren Aspekt, wie in 3 gezeigt, kann die Vorrichtung 300 eine zweite Halbleitervorrichtung 342 einschließen, die mit der ersten Oberfläche der Umverteilungsschicht 332 gekoppelt ist, wobei die zweite Halbleitervorrichtung 342 in einem Raum zwischen dem zweiten Interposer 320b und dem dritten Interposer 320c angeordnet ist. Bei einem Aspekt kann die zweite Halbleitervorrichtung 342 ein gestapeltes Chiplet sein, einschließlich zwei oder mehr vertikal gestapelte Chiplets z. B. eine Speichervorrichtung mit hoher Bandbreite. Das gestapelte Chiplet 342 kann durch die Löthöcker 306 auf umgekehrte Weise mit der Umverteilungsschicht 332 gekoppelt sein, wobei ein Basischiplet (d. h. benachbart der Umverteilungsschicht 332) TSVs 344 zum Koppeln zwischen einem ersten gestapelten Chiplet und der Umverteilungsschicht 332 einschließen kann.
  • In dem Umverteilungsrahmen 330 kann die nichtleitende Schicht 334 eine Vergussmasse einschließen und kann auch als eine Vergussschicht bezeichnet werden. In einem Aspekt kann die nichtleitende Schicht 334 eine organische Formgießverbindung, ein Epoxidpolymer oder einen Siliciumdioxid-Füllstoff einschließen.
  • Wie in 3 gezeigt, kann die Vorrichtung 300 eine oder mehrere elektronische Komponenten einschließen, die mindestens teilweise in der nichtleitenden Schicht 334 angeordnet und mit der Umverteilungsschicht 332 gekoppelt sind. Die eine oder die mehreren elektronischen Komponenten können mindestens eines von einer passiven Vorrichtung (z. B. ein Entkopplungskondensator 336a, ein gestapelter Silicium- oder Keramikkondensator 336b oder eine Induktivität) oder Halbleiterchip (z. B. eine Speichervorrichtung 336c) einschließen. Die elektronischen Komponenten 336a-336c können durch eine Vielzahl von Mikro-Durchkontaktierungen 338 mit der Umverteilungsschicht 332 gekoppelt sein.
  • Die Kondensatoren 336a, 336b können mit Referenzebenen gekoppelt sein, die mit jeweiligen Referenzspannungen, z. B. einer Massereferenzspannungs- (Vss-) Ebene und/oder der Stromversorgungsspannungs- (Vcc-) Ebene, eingebettet in der Umverteilungsschicht 332, assoziiert sind. In einem Aspekt kann mindestens eine der elektronischen Komponenten durch die Umverteilungsschicht 332 mit mindestens einem der Interposer 320a, 320b, 320c gekoppelt sein. In einem weiteren Aspekt kann mindestens eine der elektronischen Komponenten durch die Umverteilungsschicht 332 mit der ersten Halbleitervorrichtung 340 und/oder der zweiten Halbleitervorrichtung 342 gekoppelt sein.
  • Gemäß einem Aspekt von 3 kann die nichtleitende Schicht 334 des Umverteilungsrahmens 330 eine Aussparung 335 einschließen. Die Aussparung 335 kann sich von einer oberen Oberfläche der nichtleitenden Schicht 334 erstrecken.
  • In einem weiteren Aspekt kann die Vorrichtung 330 eine Kommunikationsvorrichtung 346 einschließen, die in der Aussparung 335 angeordnet und mit der Umverteilungsschicht 332 gekoppelt ist. Die Kommunikationsvorrichtung 346 kann durch die Mikro-Durchkontaktierungen 338, die in der nichtleitenden Schicht 334 angeordnet sind, mit der Umverteilungsschicht 332 gekoppelt sein.
  • Die Kommunikationsvorrichtung 346 kann eine integrierte Hochfrequenzschaltung (RFIC: Radio Frequency Integrated Circuit) oder eine WiFi-Vorrichtung einschließen. Gemäß 3 sind die erste Halbleitervorrichtung 340 und die zweite Halbleitervorrichtung 342 auf der ersten Oberfläche der Umverteilungsschicht 332 angeordnet und die Kommunikationsvorrichtung 346 sind auf der zweiten Oberfläche der Umverteilungsschicht 332 gegenüber der ersten Oberfläche angeordnet. Die direkte und kürzere elektrische Verbindung zwischen den Halbleitervorrichtungen (z. B. der CPU 340) und der Kommunikationsvorrichtung 346 (z. B. RFIC) reduziert eine Signalabschwächung, wodurch eine höhere RFIC-Datenratenskalierung bei 77GHz und darüber hinaus ermöglicht wird.
  • Die elektronischen Komponenten 336a-336c, die erste Halbleitervorrichtung 340, die zweite Halbleitervorrichtung 342 und/oder die Kommunikationsvorrichtung 346 können durch die vertikalen Durchkontaktierungen 322a-322c der Interposer 320a-320c und der Umverteilungsschicht 332 mit dem Gehäusesubstrat 310 gekoppelt sein. Gemäß einem weiteren Aspekt von 3 kann eine Abschirmungsschicht 350 auf der nichtleitenden Schicht 334 des Umverteilungsrahmens 330, z. B. auf der oberen Oberfläche der nichtleitenden Schicht 334, angeordnet sein. In einem Aspekt kann die Abschirmungsschicht 350 auf einer oder mehreren Seitenwänden der nichtleitenden Schicht 334 senkrecht zu der oberen und unteren Oberfläche angeordnet sein. Die Abschirmungsschicht 350 kann konfiguriert sein, um die obere Oberfläche und/oder eine oder mehrere Seitenwände des Umverteilungsrahmens 330 zu bedecken, um Hochfrequenzinterferenz- (RFI-) oder elektromagnetische Interferenz- (EMI-) Rauschkopplung mit benachbarten elektronischen Komponenten zu isolieren. In einem Aspekt kann die Abschirmungsschicht 350 durch die Vielzahl von Mikro-Durchkontaktierungen 338 und die Umverteilungsschicht 332 mit einer Referenzspannung, z. B. einer Massereferenzspannung (Vss), gekoppelt sein. In einem anderen Aspekt kann die Abschirmungsschicht 350 durch die eine oder die mehreren Seitenwände mit der Referenzspannung gekoppelt sein, die in der Umverteilungsschicht 332 eingebettet ist. Die Abschirmungsschicht 350 kann eine leitende Schicht sein und kann eine Dicke in einem Bereich von etwa 10 µm bis etwa 200 µm aufweisen. Die Signal- und/oder Leistungsleitung kann von der Abschirmungsschicht 350 isoliert sein, um einen elektrischen Kurzschluss zu verhindern..
  • Verschiedene Aspekte von 3 stellen ein gestapeltes 2,5D-Gehäuse für eine integrierte Schaltung 300 mit umgekehrt gestapelten Chiplets und getrennten Interposern für verbesserte elektrische Leistungsfähigkeit (Signal- und Leistungsintegrität) und heterogene Vorrichtungsintegration bereit. Das Halbleitergehäuse 300 kann durch Lötkugeln 308 und assoziierte Kontaktpads mit einer Leiterplatte (nicht gezeigt), z. B. einer Hauptplatine, gekoppelt sein.
  • 4 zeigt ein Flussdiagramm 400, das ein Verfahren zum Bilden einer Vorrichtung, wie der Vorrichtung 100, 200, 300 von 1, 2A-2B und 3 gemäß einem Aspekt der vorliegenden Offenbarung veranschaulicht. Verschiedene Aspekte, die unter Bezugnahme auf 1, 2 A-2B und 3 beschrieben sind, können gleichermaßen für das Verfahren von 4 angewandt werden.
  • Bei 402 kann ein Gehäusesubstrat bereitgestellt werden. Bei 404 kann ein erster Interposer auf dem Gehäusesubstrat gebildet werden, wobei der erste Interposer eine Vielzahl erster Durchkontaktierungen einschließt, die sich durch den ersten Interposer erstreckt.
  • Bei 406 kann ein zweiter Interposer auf dem Gehäusesubstrat gebildet werden, wobei der zweite Interposer eine Vielzahl zweiter Durchkontaktierungen einschließt, die sich durch den zweiten Interposer erstreckt. Der erste Interposer und der zweite Interposer können voneinander beabstandet sein.
  • Gemäß einem Aspekt der vorliegenden Offenbarung kann das Verfahren ferner das Anordnen eines Umverteilungsrahmens auf dem ersten Interposer und dem zweiten Interposer einschließen. Der Umverteilungsrahmen kann eine Umverteilungsschicht und eine nichtleitende Schicht, die auf der Umverteilungsschicht angeordnet ist, einschließen. Eine erste Oberfläche der Umverteilungsschicht kann mit dem ersten Interposer und dem zweiten Interposer gekoppelt sein und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, kann an der nichtleitenden Schicht angebracht sein.
  • In einem Aspekt kann ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen sein. In einem weiteren Aspekt kann ein Rastermaß der ersten Durchkontaktierungen kleiner als ein Rastermaß der zweiten Durchkontaktierungen sein.
  • Es versteht sich, dass die oben in Bezug auf 4 beschriebenen Operationen nicht auf diese spezielle Reihenfolge beschränkt sind. Es kann jede geeignete, modifizierte Reihenfolge von Operationen verwendet werden. Zum Beispiel können der erste Interposer und der zweite Interposer gleichzeitig oder separat gebildet werden.
  • 5A bis 5H zeigen Querschnittsansichten, die an einen beispielhaften Prozessfluss für ein Verfahren zum Herstellen einer Halbleitervorrichtung (z. B. der Vorrichtung 100, 200, 300) gemäß einem Aspekt der vorliegenden Offenbarung gerichtet sind. Verschiedene Aspekte, die unter Bezugnahme auf 1, 2A-2B und 3 beschrieben sind, können gleichermaßen für den Prozessfluss aus 5A-5H angewandt werden.
  • In 5A kann ein erster Träger 531 bereitgestellt sein. Eine erste Formschicht 534a kann zum Beispiel durch Spritzguss-, Druckform- oder Transferformprozesse auf dem ersten Träger 531 angeordnet werden.
  • In 5B kann eine Vielzahl von Durchkontaktierungen 538, z. B. TMV-Zwischenverbindungen (TMV: Through-Mold-Via), zum Beispiel durch einen mechanischen/Laserbohr- und Elektroplattierungsprozess in der ersten Formschicht 534a gebildet werden. Die Durchkontaktierungen 538 können die in den 2A und 3 oben veranschaulichten sein.
  • In 5C kann eine Vielzahl elektronischer Komponenten auf der ersten Formschicht 534a angeordnet sein und kann zum Beispiel durch einen Löt-Aufschmelz- oder Thermodruck-Bondprozess mit den Durchkontaktierungen 538 gekoppelt werden. Wie in 5C gezeigt, können die elektronischen Komponenten Kondensatoren 536a und gestapelte Kondensatoren 536b einschließen. Verschiedene andere Typen elektronischer Komponenten können auch auf der ersten Formschicht 534a angeordnet sein, wie einer Speichervorrichtung und/oder einem Spannungsregler.
  • In 5D kann eine zweite Formschicht 534b über der ersten Formschicht 534a und den elektronischen Komponenten 536a, 536b angeordnet werden, zum Beispiel durch Druckformen, Spritzgießen oder Transferformprozesse. Die zweite Formschicht 534b kann die elektronischen Komponenten 536a, 536b vollständig bedecken oder kann die elektronischen Komponenten 536a, 536b nur teilweise bedecken. Die erste Formschicht 534a und die zweite Formschicht 534b können zusammen als eine Formschicht oder eine nichtleitende Schicht 534 bezeichnet werden, ähnlich der nichtleitenden Schicht 234, 334 von 2A und 3 oben.
  • In 5E kann die Struktur von 5D umgeklappt werden, um an einem zweiten Träger 533 an der Seite der zweiten Formschicht 534b angebracht zu werden. Der erste Träger 531 auf der Seite der ersten Formschicht 534a kann entfernt werden, um die erste Formschicht 534a zu exponieren, und Metall-Leitungsschichten können zum Beispiel durch Fotolithografie, Elektroplattieren und Ätzprozesse auf der ersten Formschicht 534a angeordnet werden. Die Metall-Leitungsschichten können eine Umverteilungsschicht 532 bilden, wie in verschiedenen Aspekten oben beschrieben. Die Umverteilungsschicht 532 und die Formschicht 534 können einen Umverteilungsrahmen 530 bilden.
  • In 5F können eine oder mehrere Halbleitervorrichtungen 540, 542 an dem Umverteilungsrahmen 530 angebracht sein, zum Beispiel durch Thermodruckbonden oder einen Löt-Aufschmelzprozess. Wie in 5F gezeigt, sind eine erste Halbleitervorrichtung 540 und eine zweite Halbleitervorrichtung 542 auf der Umverteilungsschicht 532 des Umverteilungsrahmens 530 angeordnet und mit dieser gekoppelt. In einem Beispiel kann die erste Halbleitervorrichtung 540 ein CPU- oder GPU-Chiplet schließen. Die zweite Halbleitervorrichtung 542 kann ein gestapeltes Chiplet, wie eine Speichervorrichtung mit hoher Bandbreite, einschließen.
  • In 5G kann eine Struktur ähnlich der Vorrichtung 100 von 1 bereitgestellt sein, die ein Gehäusesubstrat 510, einen ersten Interposer 520a, einen zweiten Interposer 520b und einen dritten Interposer 520c einschließen kann. Der erste Interposer 520a kann eine Vielzahl erster Durchkontaktierungen 522a einschließen, die sich durch den ersten Interposer 520a erstreckt. Der zweite Interposer 520b kann eine Vielzahl zweiter Durchkontaktierungen 522b einschließen, die sich durch den zweiten Interposer 520b erstreckt. Der dritte Interposer 520c kann eine Vielzahl dritter Durchkontaktierungen 522c einschließen, die sich durch den dritten Interposer 520c erstreckt. Der erste Interposer 220a, der zweite Interposer 520b und der dritte Interposer 520c können auf dem Gehäusesubstrat 510 angeordnet sein und können voneinander beabstandet sein. Diese Struktur kann durch Bereitstellen des Gehäusesubstrats 510 und Bilden der Interposer 520a-520c auf dem Gehäusesubstrat 510 ähnlich dem Flussdiagramm von 4 gebildet werden. Das Gehäusesubstrat 510 kann Kontaktpads 512, elektrische Zwischenverbindungen und Leitwege und andere Merkmale zur Signalführung und elektrischen Verbindung zu verschiedenen Vorrichtungen und Komponenten einschließen. Die Interposer 520a, 520b, 520c können durch Löthöcker 502 und die Kontaktpads 512 mit dem Gehäusesubstrat 510 elektrisch gekoppelt sein.. Eine Unterfüllungsschicht 504 kann abgeschieden werden, um die Löthöcker 502 zu bedecken und zu schützen. In einem Aspekt können eine oder mehrere passive Vorrichtungen 514 auf dem Gehäusesubstrat 510 und in dem Raum zwischen den benachbarten Interposern angeordnet sein. Eine oder mehrere der passiven Vorrichtungen 514 können durch die Kontaktpads 512 und die Löthöcker 502 mit mindestens einem der Interposer 520a, 520b, 520c gekoppelt sein. Die passive Vorrichtung 514 kann einen Entkopplungskondensator oder jede andere Art von passiven Komponenten einschließen.
  • Wie in 5G gezeigt, kann der zweite Träger 533 von der Umverteilungsrahmenstruktur aus 5F entfernt werden. Der Umverteilungsrahmen 530 kann umgedreht werden und kann zum Beispiel durch Thermodruckbonden oder Löt-Aufschmelzprozesse an den getrennten Interposern 520a, 520b, 520c angebracht werden. Wie in 5G gezeigt, ist die Umverteilungsschicht 532 des Umverteilungsrahmens 530 mit den Interposern 520a, 520b, 520c gekoppelt, wobei die umgekehrten Halbleiterbauelemente 540, 542 jeweils in dem jeweiligen Raum zwischen den benachbarten Interposern angeordnet sein können, um zu der Vorrichtung oder dem Gehäuse 500 zu gelangen, wie gezeigt in 5H.
  • In 5H können die Lötkugeln 508 zum Beispiel durch einen Löt-Aufschmelzprozess auf der Gehäuse-Landseite angebracht sein. Die Halbleitervorrichtung 500 von 5H kann durch die Lötkugeln 508 auf einer Leiterplatte montiert sein.
  • Nach dem Prozess von 5H kann die Halbleitervorrichtung 500 oder das Halbleitergehäuse 500, das der Vorrichtung 200 von 2A ähnlich ist, mit der Anordnung des Gehäusesubstrats 510, der Interposer 520a-520c, des Umverteilungsrahmens 530 und der Chiplets 540, 542 gebildet werden, die gemäß verschiedenen Aspekten oben beschrieben sind. Es versteht sich, dass das Halbleitergehäuse ähnlich der Vorrichtung 300 von 3 auch gemäß den obigen Prozessen gebildet werden kann, z. B. mit entsprechenden Änderungen in den Materialien für unterschiedliche Interposer und/oder Bildung einer Aussparung zum Unterbringen einer Kommunikationsvorrichtung in dem Umverteilungsrahmen 530 usw.
  • Die Herstellungsverfahren und die Wahl der Materialien sollen den vorliegenden Halbleitergehäusen ermöglichen, thermische/elektrische Leistungsfähigkeit und Vorrichtungsminiaturisierung zu verbessern.. Es versteht sich für Durchschnittsfachleute, dass die vorstehenden Prozessoperationen modifiziert werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • Aspekte der vorliegenden Offenbarung können in ein System unter Verwendung jeder geeigneten Hardware und/oder Software implementiert werden.. 6 veranschaulicht schematisch eine Rechenvorrichtung 600, die ein Halbleitergehäuse 100, 200, 300, 500, wie hierin beschrieben, einschließen kann, gemäß einigen Aspekten. Die Rechenvorrichtung 600 kann eine Platine, wie etwa eine Hauptplatine 602, enthalten. Die Hauptplatine 602 kann mehrere Komponenten, einschließlich eines Halbleitergehäuses 604, gemäß der vorliegenden Offenbarung und mindestens eines Kommunikationschips 606 einschließen, ist aber nicht darauf beschränkt. Das Halbleitergehäuse 604, das getrennte Interposer zur verbesserten Gehäuseminiaturisierung und elektrischen Leistungsfähigkeit gemäß der vorliegenden Offenbarung einschließen kann, kann physisch und elektrisch mit der Hauptplatine 602 gekoppelt sein. In einigen Implementierungen kann der mindestens eine Kommunikationschip 606 ebenfalls physisch und elektrisch mit der Hauptplatine 602 gekoppelt sein.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 600 andere Komponenten einschließen, die mit der Hauptplatine 602 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten können flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, eine Global Positioning System- (GPS-) Vorrichtung, einen Kompass, einen Geiger-Zähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massespeichervorrichtung (wie Festplattenlaufwerk, Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter) einschließen, sind aber nicht darauf beschränkt. In einem anderen Aspekt kann das Halbleitergehäuse 604 der Rechenvorrichtung 600 mit einer Vielzahl passiver Vorrichtungen zusammengebaut sein, wie hierin beschrieben.
  • Der Kommunikationschip 606 kann drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 600 ermöglichen. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl sie in einigen Aspekten keine enthalten könnten. Der Kommunikationschip 606 kann jedes von mehreren Drahtlosstandards oder -protokollen implementieren, einschließlich IEEE (Institute for Electrical and Electronics Engineers) -Standards einschließlich WiFi (IEEE 502.11-Familie), IEEE 502.16-Standards (z. B. IEEE 502.16-2005 Amendment), LTE-Projekt (LTE: Long Term Evolution) zusammen mit beliebigen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced LTE-Projekt, UMB-Projekt (UMB: Ultramobile Broadband) (auch als „3GPP2“ bezeichnet) usw.) einschließen, ist jedoch nicht darauf beschränkt. IEEE 502.16 kompatible BWA-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, das eine Zertifizierungsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE 502.16-Standards erfüllen.
  • Der Kommunikationschip 606 kann auch in Übereinstimmung mit einem Global System for Mobile Communication (GSM)-, General Packet Radio Service (GPRS)-, Universal Mobile Telecommunications System (UMTS)-, High-Speed Packet Access (HSPA)-, Evolved HSPA (E-HSPA)- oder LTE-Netzwerk arbeiten. Der Kommunikationschip 606 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 606 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und deren Ableitungen sowie beliebigen anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus gekennzeichnet sind, arbeiten. Der Kommunikationschip 606 kann in anderen Aspekten gemäß anderen Drahtlosprotokollen arbeiten.
  • Die Rechenvorrichtung 600 kann eine Vielzahl von Kommunikationschips 606 einschließen. Beispielsweise kann ein erster Kommunikationschip 606 drahtloser Kommunikation mit kürzerer Reichweite, wie etwa Wi-Fi und Bluetooth, dediziert sein und ein zweiter Kommunikationschip 606 kann drahtloser Kommunikation mit längerer Reichweite, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, dediziert sein.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 600 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. In einem Aspekt kann die Rechenvorrichtung 600 eine mobile Rechenvorrichtung sein. In weiteren Implementierungen kann die Rechenvorrichtung 600 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Beispiele
  • Beispiel 1 kann eine Vorrichtung einschließen, die ein Gehäusesubstrat, einen ersten Interposer einschließlich einer Vielzahl erster Durchkontaktierungen, die sich durch den ersten Interposer erstreckt, und einen zweiten Interposer einschließlich einer Vielzahl zweiter Durchkontaktierungen, die sich durch den zweiten Interposer erstreckt, einschließt, wobei der erste Interposer und der zweite Interposer auf dem Gehäusesubstrat angeordnet sein können und voneinander beabstandet sein können.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 einschließen, wobei ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen sein kann.
  • Beispiel 3 kann den Gegenstand von Beispiel 1 einschließen, wobei ein Durchmesser der ersten Durchkontaktierungen identisch mit einem Durchmesser der zweiten Durchkontaktierungen sein kann.
  • Beispiel 4 kann den Gegenstand eines der Beispiele 1 bis 3 einschließen, wobei ein Rastermaß der ersten Durchkontaktierungen kleiner als ein Rastermaß der zweiten Durchkontaktierungen sein kann.
  • Beispiel 5 kann den Gegenstand eines der Beispiele 1 bis 3 einschließen, wobei ein Rastermaß der ersten Durchkontaktierungen identisch mit einem Rastermaß der zweiten Durchkontaktierungen sein kann.
  • Beispiel 6 kann den Gegenstand eines der Beispiele 1 bis 5 einschließen, wobei der erste Interposer ein Material einschließen kann, das sich von dem des zweiten Interposers unterscheidet.
  • Beispiel 7 kann den Gegenstand eines der Beispiele 1 bis 5 einschließen, wobei der erste Interposer ein Material einschließen kann, das mit dem des zweiten Interposers identisch ist.
  • Beispiel 8 kann den Gegenstand eines der Beispiele 1 bis 7 einschließen, der ferner eine passive Vorrichtung einschließt, die auf dem Gehäusesubstrat angeordnet ist, wobei die passive Vorrichtung mit dem ersten Interposer und/oder dem zweiten Interposer gekoppelt ist.
  • Beispiel 9 kann den Gegenstand von Beispiel 8 einschließen, wobei die passive Vorrichtung einen Kondensator einschließen kann.
  • Beispiel 10 kann den Gegenstand von einem der Beispiele 1 bis 9 einschließen, der ferner einen Umverteilungsrahmen einschließt, der eine Umverteilungsschicht und eine nichtleitende Schicht einschließt, die auf der Umverteilungsschicht angeordnet ist, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilungsschicht der ersten Oberfläche gegenüberliegt und an der nichtleitenden Schicht angebracht ist.
  • Beispiel 11 kann den Gegenstand von Beispiel 10 einschließen, ferner einschließend eine erste Halbleitervorrichtung, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei die erste Halbleitervorrichtung in einem Raum zwischen dem ersten Interposer und dem zweiten Interposer angeordnet ist.
  • Beispiel 12 kann den Gegenstand von Beispiel 11 einschließen, der ferner eine oder mehrere elektronische Komponenten einschließt, die mindestens teilweise in der nichtleitenden Schicht angeordnet und mit der Umverteilungsschicht gekoppelt sind.
  • Beispiel 13 kann den Gegenstand von Beispiel 12 einschließen, wobei die eine oder die mehreren elektronischen Komponenten mindestens eines von einem Halbleiterchip, einer passiven Vorrichtung oder einem Spannungsregler einschließen.
  • Beispiel 14 kann den Gegenstand von Beispiel 12 oder 13 einschließen, wobei mindestens eine der elektronischen Komponenten mit mindestens einem von dem ersten Interposer oder dem zweiten Interposer gekoppelt ist.
  • Beispiel 15 kann den Gegenstand eines der Beispiele 12 bis 14 einschließen, wobei mindestens eine der elektronischen Komponenten mit der ersten Halbleitervorrichtung gekoppelt ist.
  • Beispiel 16 kann den Gegenstand eines der Beispiele 10 bis 15 einschließen, ferner einschließend einen dritten Interposer, der auf dem Gehäusesubstrat angeordnet und von dem zweiten Interposer beabstandet ist, und eine zweite Halbleitervorrichtung, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei die zweite Halbleitervorrichtung in einem Raum zwischen dem zweiten Interposer und dem dritten Interposer angeordnet ist.
  • Beispiel 17 kann den Gegenstand von Beispiel 16 einschließen, wobei die zweite Halbleitervorrichtung ein gestapeltes Chiplet einschließen kann.
  • Beispiel 18 kann den Gegenstand eines der Beispiele 10 bis 17 einschließen, wobei die nichtleitende Schicht des Umverteilungsrahmens eine Aussparung einschließen kann.
  • Beispiel 19 kann den Gegenstand von Beispiel 18 einschließen, der ferner eine Kommunikationsvorrichtung einschließt, die in der Aussparung angeordnet und mit der Umverteilungsschicht gekoppelt ist.
  • Beispiel 20 kann den Gegenstand eines der Beispiele 10 bis 19 einschließen, der ferner eine Abschirmungsschicht einschließt, die auf der nichtleitenden Schicht des Umverteilungsrahmens angeordnet ist, wobei die Abschirmungsschicht mit einer Referenzspannung gekoppelt ist.
  • Beispiel 21 kann den Gegenstand von Beispiel 20 einschließen, wobei die Referenzspannung eine Massespannung einschließt.
  • Beispiel 22 kann ein Verfahren zum Bilden einer Vorrichtung einschließen, wobei das Verfahren Folgendes einschließt: Bereitstellen eines Gehäusesubstrats; Bilden eines ersten Interposers auf dem Gehäusesubstrat, wobei der erste Interposer eine Vielzahl erster Durchkontaktierungen einschließt, die sich durch den ersten Interposer erstreckt; und Bilden eines zweiten Interposers auf dem Gehäusesubstrat, wobei der zweite Interposer eine Vielzahl von zweiten Durchkontaktierungen aufweist, die sich durch den zweiten Interposer erstreckt. Der erste Interposer und der zweite Interposer können voneinander beabstandet sein.
  • Beispiel 23 kann den Gegenstand von Beispiel 22 einschließen, ferner einschließend das Anordnen eines Umverteilungsrahmens auf dem ersten Interposer und dem zweiten Interposer, wobei der Umverteilungsrahmen eine Umverteilungsschicht und eine nichtleitende Schicht, die auf der Umverteilungsschicht angeordnet ist, einschließen kann, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, mit der nichtleitenden Schicht verbunden ist.
  • Beispiel 24 kann den Gegenstand von Beispiel 22 oder 23 einschließen, wobei ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen ist.
  • Beispiel 25 kann den Gegenstand eines der Beispiele 22 bis 24 einschließen, wobei ein Rastermaß der ersten Durchkontaktierungen kleiner als ein Rastermaß der zweiten Durchkontaktierungen ist.
  • Beispiel 26 kann eine Rechenvorrichtung mit einer Leiterplatte und einem Halbleitergehäuse, das mit der Leiterplatte gekoppelt ist, einschließen; wobei das Halbleitergehäuse ein Gehäusesubstrat, einen ersten Interposer, der eine Vielzahl erster Durchkontaktierungen einschließt, die sich durch den ersten Interposer erstreckt, und einen zweiten Interposer, der eine Vielzahl von zweiten Durchkontaktierungen einschließt, die sich durch den zweiten Interposer erstreckt, wobei der erste Interposer und der zweite Interposer an dem Gehäusesubstrat angeordnet und voneinander beabstandet sind; wobei das Halbleitergehäuse ferner einen Umverteilungsrahmen einschließt, der eine Umverteilungsschicht und eine nichtleitende Schicht einschließt, die auf der Umverteilungsschicht angeordnet ist, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist, und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, an der nichtleitenden Schicht angebracht ist; wobei das Halbleitergehäuse ferner eine erste Halbleitervorrichtung einschließt, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei die erste Halbleitervorrichtung in einem Raum zwischen dem ersten Interposer und dem zweiten Interposer angeordnet sein kann.
  • Beispiel 27 kann den Gegenstand von Beispiel 26 einschließen, wobei ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen ist.
  • Beispiel 28 kann den Gegenstand von Beispiel 26 oder 27 einschließen, wobei ein Rastermaß der ersten Durchkontaktierungen kleiner als ein Rastermaß der zweiten Durchkontaktierungen ist.
  • Beispiel 29 kann den Gegenstand eines der Beispiele 26 bis 28 einschließen, wobei die Rechenvorrichtung eine mobile Rechenvorrichtung ist, die ferner eines oder mehrere von einer Antenne, einer Anzeige, einer Touchscreen-Anzeige, einer Touchscreen-Steuerung, einer Batterie, einem Leistungsverstärker, einer GPS-Vorrichtung (GPS: Global Positioning System), einem Kompass, einem Lautsprecher und/oder einer Kamera, die mit der Leiterplatte gekoppelt sind, einschließt.
  • In einem weiteren Beispiel können eines oder mehrere der Beispiele 1 bis 29 kombiniert werden.
  • Diese und andere Vorteile und Merkmale der hierin offenbarten Aspekte werden unter Bezugnahme auf die obige Beschreibung und die begleitenden Zeichnungen offensichtlich.. Des Weiteren versteht es sich, dass sich die Merkmale der verschiedenen hierin beschriebenen Aspekte nicht gegenseitig ausschließen und in verschiedenen Kombinationen und Permutationen vorliegen können.
  • Es versteht sich, dass jede hierin beschriebene Eigenschaft für eine spezifische Vorrichtung auch für jede hierin beschriebene Vorrichtung gelten kann. Es versteht sich auch, dass jede hierin für ein spezifisches Verfahren beschriebene Eigenschaft für jedes hierin beschriebene Verfahren gelten kann. Weiterhin versteht es sich, dass bei den hierin beschriebenen Vorrichtungen oder Verfahren nicht notwendigerweise alle beschriebenen Komponenten oder Vorgänge in der Vorrichtung oder dem Verfahren eingeschlossen sind, sondern auch nur einige (aber nicht alle) Komponenten oder Vorgänge eingeschlossen sein können.
  • Der Begriff „umfassend“ ist so zu verstehen, dass er eine breite Bedeutung ähnlich dem Begriff „einschließend“ aufweist und so verstanden wird, dass er die Einbeziehung einer angegebenen ganzen Zahl oder Operation oder Gruppe von ganzen Zahlen oder Operationen impliziert, aber nicht den Ausschluss irgendeiner anderen ganzen Zahl oder Operation oder Gruppe von ganzen Zahlen oder Operationen. Diese Definition gilt auch für Variationen des Begriffs „umfassend“, wie „umfassen“ und „umfasst“.
  • Der Begriff „gekoppelt“ (oder „verbunden“) kann hierin als elektrisch gekoppelt oder als mechanisch gekoppelt, z. B. befestigt oder fixiert oder nur in Kontakt ohne jegliche Fixierung verstanden werden, und es versteht sich, dass sowohl eine direkte Kopplung als auch eine indirekte Kopplung (mit anderen Worten: Kopplung ohne direkten Kontakt) bereitgestellt sein können.
  • Wenngleich die vorliegende Offenbarung insbesondere unter Bezugnahme auf bestimmte Aspekte gezeigt und beschrieben wurde, sollte der Fachmann verstehen, dass verschiedene Änderungen in Form und Detail darin vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung, wie er durch die angehängten Ansprüche definiert ist, abzuweichen. Der Schutzumfang der vorliegenden Offenbarung wird somit durch die beigefügten Ansprüche angegeben, und alle Änderungen innerhalb der Bedeutung und des Umfangs von Äquivalenten sollen daher eingeschlossen sein.

Claims (10)

  1. Vorrichtung, die Folgendes umfasst: ein Gehäusesubstrat; einen ersten Interposer, der eine Vielzahl erster Durchkontaktierungen umfasst, die sich durch den ersten Interposer erstreckt; und einen zweiten Interposer, der eine Vielzahl zweiter Durchkontaktierungen umfasst, die sich durch den zweiten Interposer erstreckt; wobei sich der erste Interposer und der zweite Interposer auf dem Gehäusesubstrat befinden und voneinander beabstandet sind.
  2. Vorrichtung nach Anspruch 1, wobei ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen ist; und/oder wobei ein Rastermaß der ersten Durchkontaktierungen kleiner als ein Rastermaß der zweiten Durchkontaktierungen ist.
  3. Vorrichtung nach einem der Ansprüche 1 oder 2, wobei der erste Interposer ein anderes Material als der zweite Interposer umfasst; und/oder wobei die Vorrichtung ferner eine passive Vorrichtung auf dem Gehäusesubstrat umfasst, wobei die passive Vorrichtung mit mindestens einem von dem ersten Interposer und dem zweiten Interposer gekoppelt ist.
  4. Vorrichtung nach einem der Ansprüche 1 bis 3, die ferner Folgendes umfasst: einen Umverteilungsrahmen, der eine Umverteilungsschicht und eine nichtleitende Schicht auf der Umverteilungsschicht einschließt, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilung Schicht der ersten Oberfläche gegenüberliegt und an der nichtleitenden Schicht angebracht ist; wobei die Vorrichtung optional ferner eine erste Halbleitervorrichtung umfasst, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei sich die erste Halbleitervorrichtung in einem Raum zwischen dem ersten Interposer und dem zweiten Interposer befindet.
  5. Vorrichtung nach Anspruch 4, die ferner Folgendes umfasst: eine oder mehrere elektronische Komponenten, die mindestens teilweise in der nichtleitenden Schicht sind und mit der Umverteilungsschicht gekoppelt sind; wobei optional die eine oder mehreren elektronischen Komponenten mindestens eines von einem Halbleiterchip, einer passiven Vorrichtung oder einem Spannungsregler umfassen; und/oder wobei optional mindestens eine der elektronischen Komponenten mit mindestens einem von dem ersten Interposer oder dem zweiten Interposer gekoppelt ist; und/oder wobei optional mindestens eine der elektronischen Komponenten mit der ersten Halbleitervorrichtung gekoppelt ist.
  6. Vorrichtung nach einem der Ansprüche 4 oder 5, die ferner Folgendes umfasst: einen dritten Interposer auf dem Gehäusesubstrat und beabstandet von dem zweiten Interposer; und eine zweite Halbleitervorrichtung, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei sich die zweite Halbleitervorrichtung in einem Raum zwischen dem zweiten Interposer und dem dritten Interposer befindet; und/oder wobei die nichtleitende Schicht des Umverteilungsrahmens eine Aussparung umfasst; optional die Vorrichtung ferner eine Kommunikationsvorrichtung in der Aussparung umfasst und mit der Umverteilungsschicht gekoppelt ist.
  7. Vorrichtung nach einem der Ansprüche 4 bis 6, die ferner Folgendes umfasst: eine Abschirmungsschicht auf der nichtleitenden Schicht des Umverteilungsrahmens, wobei die Abschirmungsschicht mit einer Referenzspannung gekoppelt ist.
  8. Verfahren, das Folgendes umfasst: Bereitstellen eines Gehäusesubstrats; Bilden eines ersten Interposers auf dem Gehäusesubstrat, wobei der erste Interposer eine Vielzahl von ersten Durchkontaktierungen umfasst, die sich durch den ersten Interposer erstreckt; Bilden eines zweiten Interposers auf dem Gehäusesubstrat, wobei der zweite Interposer eine Vielzahl von zweiten Durchkontaktierungen umfasst, die sich durch den zweiten Interposer erstreckt; wobei der erste Interposer und der zweite Interposer voneinander beabstandet sind.
  9. Verfahren nach Anspruch 8, das ferner Folgendes umfasst: Anordnen eines Umverteilungsrahmens auf dem ersten Interposer und dem zweiten Interposer, wobei der Umverteilungsrahmen eine Umverteilungsschicht und eine nichtleitende Schicht umfasst, die auf der Umverteilungsschicht angeordnet ist, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, an der nichtleitenden Schicht angebracht ist; und/oder wobei ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen ist.
  10. Rechenvorrichtung, umfassend: eine Leiterplatte; und ein Halbleitergehäuse, das mit der Leiterplatte gekoppelt ist, wobei das Halbleitergehäuse Folgendes umfasst: ein Gehäusesubstrat; einen ersten Interposer, der eine Vielzahl von ersten Durchkontaktierungen umfasst, die sich durch den ersten Interposer erstreckt; einen zweiten Interposer, der eine Vielzahl von zweiten Durchkontaktierungen umfasst, die sich durch den zweiten Interposer erstreckt, wobei sich der erste Interposer und der zweite Interposer auf dem Gehäusesubstrat befinden und voneinander beabstandet sind; einen Umverteilungsrahmen, der eine Umverteilungsschicht und eine nichtleitende Schicht auf der Umverteilungsschicht einschließt, wobei eine erste Oberfläche der Umverteilungsschicht mit dem ersten Interposer und dem zweiten Interposer gekoppelt ist und eine zweite Oberfläche der Umverteilungsschicht, die der ersten Oberfläche gegenüberliegt, an der nichtleitenden Schicht angebracht ist; und eine erste Halbleitervorrichtung, die mit der ersten Oberfläche der Umverteilungsschicht gekoppelt ist, wobei sich die erste Halbleitervorrichtung in einem Raum zwischen dem ersten Interposer und dem zweiten Interposer befindet; wobei optional ein Durchmesser der ersten Durchkontaktierungen kleiner als ein Durchmesser der zweiten Durchkontaktierungen ist.
DE102021119280.3A 2020-09-01 2021-07-26 Halbleitervorrichtung und verfahren zum bilden davon Pending DE102021119280A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2020004491 2020-09-01
MYPI2020004491 2020-09-01

Publications (1)

Publication Number Publication Date
DE102021119280A1 true DE102021119280A1 (de) 2022-03-03

Family

ID=80221744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021119280.3A Pending DE102021119280A1 (de) 2020-09-01 2021-07-26 Halbleitervorrichtung und verfahren zum bilden davon

Country Status (3)

Country Link
US (1) US20220068821A1 (de)
CN (1) CN114121891A (de)
DE (1) DE102021119280A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344249A1 (en) * 2021-04-27 2022-10-27 Qualcomm Incorporated Three-dimensional integrated circuit (3d ic) power distribution network (pdn) capacitor integration

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
KR20200102883A (ko) * 2019-02-22 2020-09-01 에스케이하이닉스 주식회사 브리지 다이를 포함한 시스템 인 패키지
US11233010B2 (en) * 2019-12-31 2022-01-25 Advanced Semiconductor Engineering, Inc. Assembly structure and package structure
US11637056B2 (en) * 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
KR20220028741A (ko) * 2020-08-31 2022-03-08 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344249A1 (en) * 2021-04-27 2022-10-27 Qualcomm Incorporated Three-dimensional integrated circuit (3d ic) power distribution network (pdn) capacitor integration
US11626359B2 (en) * 2021-04-27 2023-04-11 Qualcomm Incorporated Three-dimensional integrated circuit (3D IC) power distribution network (PDN) capacitor integration

Also Published As

Publication number Publication date
US20220068821A1 (en) 2022-03-03
CN114121891A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
US11545434B2 (en) Vertical die-to-die interconnects bridge
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE112017008031T5 (de) Aktive silizium-brücke
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102021119743A1 (de) Gestapeltes halbleitergehäuse mit gestufter versteifung
DE102018112874A1 (de) Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE112015006746T5 (de) Koaxiale Vias
DE102014108995A1 (de) Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias
DE102015101952A1 (de) IC-Gehäuse
DE112016002287T5 (de) Leiterbahnen durch Dielektrikum mit hohem Aspektverhältnis für Halbleitervorrichtungen
DE112017008087T5 (de) Energie-gemeinsame zellenarchitektur