DE112017008087T5 - Energie-gemeinsame zellenarchitektur - Google Patents

Energie-gemeinsame zellenarchitektur Download PDF

Info

Publication number
DE112017008087T5
DE112017008087T5 DE112017008087.8T DE112017008087T DE112017008087T5 DE 112017008087 T5 DE112017008087 T5 DE 112017008087T5 DE 112017008087 T DE112017008087 T DE 112017008087T DE 112017008087 T5 DE112017008087 T5 DE 112017008087T5
Authority
DE
Germany
Prior art keywords
cell
power
metal level
level
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017008087.8T
Other languages
English (en)
Inventor
Ranjith Kumar
Mark T. Bohr
Ruth A. Brain
Marni NABORS
Tai-Hsuan Wu
Sourav Chakravarty
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017008087T5 publication Critical patent/DE112017008087T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine integrierte Schaltkreisstruktur weist eine Metallebene auf, die eine Vielzahl von Verbindungsleitungen entlang einer ersten Richtung umfasst. Eine Zelle befindet sich auf der Metallebene, wobei eine oder mehrere der Vielzahl von Verbindungsleitungen, die sich durch die Zelle erstrecken, eine gemeinsame Stromversorgungsschiene umfassen, die derart innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Offenbarung betreffen das Gebiet integrierter Schaltkreisstrukturen, und insbesondere eine Architektur für Energie-gemeinsame Zellen.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltkreisen eine treibende Kraft hinter einer stetig wachsenden Halbleiterindustrie. Die Skalierung auf immer kleinere Merkmale ermöglicht eine erhöhte Dichte von Funktionseinheiten auf der begrenzten Fläche von Halbleiterchips.
  • Beispielsweise ermöglicht das Schrumpfen der Transistorgröße die Integration einer erhöhten Anzahl von Speicher- oder Logikvorrichtungen auf einem Chip, was zur Herstellung von Produkten mit erhöhter Kapazität beiträgt. Das Streben nach immer mehr Kapazität ist nicht ohne Probleme. Die Notwendigkeit, die Leistungsfähigkeit jedes Bauelements zu optimieren, gewinnt zunehmend an Bedeutung. Die Skalierung von Multi-Gate-Transistoren war jedoch nicht ohne Konsequenzen. Da die Abmessungen dieser Grundbausteine von mikroelektronischen Schaltkreisen verringert werden, und die Anzahl der in einem bestimmten Bereich hergestellten Grundbausteine zunimmt, sind die Einschränkungen für die zur Herstellung dieser Bausteine verwendeten Halbleiterprozesse überwältigend geworden.
  • Die Variabilität bei herkömmlichen Herstellungsverfahren und Verfahren nach dem Stand der Technik kann die Möglichkeit einschränken, weiter z. B. in den 10-nm- oder Sub-10-nm- Bereich vorzudringen. Folglich kann die Herstellung der für zukünftige Technologieknoten erforderlichen Funktionskomponenten die Einführung neuer Verfahren oder die Integration neuer Technologien in aktuelle Herstellungsprozesse oder anstelle von aktuellen Herstellungsprozessen erfordern. Neue Layouts können eingeführt werden, um solche zukünftigen Technologieknoten zu bewerkstelligen oder zu ermöglichen.
  • Figurenliste
    • Die 1A-1B sind Ansichten, die eine physische Implementierung von beispielhaften Zellenlayouts veranschaulichen.
    • Die 2A-2C sind Ebenendraufsichten von physischen Implementierungen einer beispielhaften Zelle mit einer gemeinsamen Stromversorgungsschiene gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 ist ein Diagramm, das eine Standardzellenbibliothek veranschaulicht, die beispielhafte Einträge umfasst, die entwickelt wurden, um die Energieschienen-gemeinsamen bzw. Stromversorgungsschienen-gemeinsamen Zellen zu implementieren.
    • Die 4A-4C zeigen auch, dass in einer weiteren Ausführungsform die Versionen der Energie-gemeinsamen Zellen in der Bibliothek Positionen von Durchkontaktierungen aufweisen.
    • 5 ist eine Querschnittsseitenansicht einer integrierten Schaltkreis(IC)-Bauelementanordnung, die eine oder mehrere Zellen mit gemeinsamen Stromversorgungsschienen aufweisen kann, gemäß einer oder mehreren der hier offenbarten Ausführungsformen.
    • 6 veranschaulicht eine Computervorrichtung gemäß einer Implementierung der Offenbarung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Eine Energie-Signal-Schienen-gemeinsame bzw. Stromversorgungs-Signal-Schienen-gemeinsame („power-signal shared track cell“) Zellenarchitektur für eine verbesserte Zellenleistungsfähigkeit und vereinfachte Herstellung, die komplexe Strukturierungsanforderungen vermeidet, wird beschrieben. In der folgenden Beschreibung werden zahlreiche spezifische Details, wie etwa spezifische Material- und Werkzeugsysteme, dargelegt, um ein gründliches Verständnis der Ausführungsformen der vorliegenden Offenbarung bereitzustellen. Dem Fachmann ist klar, dass Ausführungsformen der vorliegenden Offenbarung ohne diese spezifischen Details praktiziert werden können. In anderen Fällen werden bekannte Merkmale, wie etwa die Einzel- oder Doppel-Damaszener-Prozessierung, nicht im Detail beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Weiterhin versteht es sich, dass die verschiedenen in den Figuren gezeigten Ausführungsformen veranschaulichende Darstellungen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind. In einigen Fällen wiederum werden verschiedene Operationen als mehrere diskrete Operationen beschrieben, und zwar auf eine Weise, die für das Verständnis der vorliegenden Offenbarung am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Präsentation ausgeführt werden.
  • Bestimmte Begriffe können in der folgenden Beschreibung auch nur zu Referenzzwecken verwendet werden und sollen daher nicht einschränkend sein. Beispielsweise beziehen sich Begriffe, wie etwa „obere“, „untere“, „über“, „unter“, „unten“ und „oben“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Begriffe wie etwa „vorne“, „hinten“, „rückseitig“ und „seitlich“ beschreiben die Ausrichtung und/oder Position von Teilen der Komponente innerhalb eines konsistenten, aber willkürlichen Bezugsrahmens, der durch Bezugnahme auf den Text und die zugehörigen Zeichnungen, die die diskutierte Komponente beschreiben, klar wird. Eine solche Terminologie kann die oben speziell erwähnten Wörter, Ableitungen davon, und Wörter von ähnlicher Bedeutung umfassen.
  • Die hier beschriebenen Ausführungsformen können eine Front-End-of-Line-Halbleiter(FEOL)-Prozessierung und -Strukturen betreffen. FEOL ist der erste Teil der Herstellung integrierter Schaltkreise (IC), bei dem die einzelnen Bauelemente (z. B. Transistoren, Kondensatoren, Widerstände usw.) in dem Halbleitersubstrat oder der Halbleiterschicht strukturiert werden. FEOL deckt im Allgemeinen alles bis hin zur Abscheidung von Metallverbindungsschichten ab (schließt diese jedoch nicht ein). Nach der letzten FEOL-Operation ist das Ergebnis typischerweise ein Wafer mit isolierten Transistoren (z. B. ohne Drähte).
  • Die nachstehend beschriebenen Ausführungsformen können auf FEOL-Prozessierung und -Strukturen, BEOL-Prozessierung und -Strukturen, oder sowohl auf FEOL- als auch BEOL-Prozessierung und -Strukturen anwendbar sein. Obwohl ein beispielhaftes Prozessierungsschema unter Verwendung eines FEOL-Prozessierungsszenarios veranschaulicht werden kann, können solche Ansätze insbesondere auch auf eine BEOL-Prozessierung anwendbar sein. Auch wenn ein beispielhaftes Prozessierungsschema unter Verwendung eines BEOL-Prozessierungsszenarios veranschaulicht werden kann, können solche Ansätze auch auf eine FEOL-Prozessierung anwendbar sein.
  • Eine oder mehrere hier beschriebene Ausführungsformen betreffen eine Architektur gemeinsamer Stromversorgungsschienen („power shared tracks“) für Zellen einer integrierten Schaltung, bei der Bibliothekszellenentwürfe erfordern, dass eine Stromversorgungsschiene, die sich durch die Zelle erstreckt, in ein Stromversorgungssegment und ein Signalsegment innerhalb der Zelle segmentiert wird, so dass die Stromversorgungsschiene als gemeinsame Schiene zur Stromversorgung und Signale bzw. für Energie und Signale verwendet wird. Ausführungsformen können 10-Nanometer- oder kleinere Technologieknoten betreffen. Ausführungsformen können Zelllayouts aufweisen oder diese betreffen, die leistungsfähigere Zellen bei gleichem oder kleinerem Platzbedarf im Vergleich zu einem früheren Technologieknoten ermöglichen.
  • Eine Standardzelle ist ein Logikmodul, das eine einfache Funktion implementiert und ein vorgefertigtes internes Layout aufweist. Es wird eine Zellenbibliothek bereitgestellt, die Zellen definiert, die zur Verwendung in physischen Implementierungen unter Verwendung eines bestimmten Technologieknotens verfügbar sind, und Eigenschaften dieser Zellen werden spezifiziert. Die Zellenbibliothek weist normalerweise Standardzelllayouts unterschiedlicher Größe auf.
  • Bei integrierten Schaltkreisentwürfen werden Standardzellen als Bausteine für eine Schaltung über einem Substrat platziert, die auf verschiedenen Schichten oder Ebenen, wie beispielsweise Metall-0 (M0), Metall-1 (M1), Metall-2 (M2), Metall-3 (M3), und so weiter, implementiert wird. In einer Ausführungsform hier werden, als ein Beispiel, Zellen beschrieben, die hauptsächlich auf M0 existieren. In anderen Ausführungsformen können die Zellen jedoch auf jeder der Metallebenen existieren.
  • Die automatische Platzierung und Trassierung („Routing“) von Zellen zu Blöcken ist ein wichtiger Aspekt moderner VLSI („Very Large Scale Integration“)-Bauelemente. Während der Platzierung greift ein Platzierungswerkzeug aus einer Zellenbibliothek auf die Zellenlayouts zu, und platziert die Zellen in Zeilen. Ein Trassierungswerkzeug erzeugt dann Verbindungen zwischen den Zellen auf Blockebene durch Trassierung auf verfügbaren Metallschichten. Eine Kollektion von Zellen kann einen Block bilden. In der Regel werden Blöcke so konzipiert, dass möglichst wenige Trassierungs-Schichten verwendet werden, sodass eine Trassierung auf höherer Ebene zur Trassierung zwischen Blöcken über den Block durchgeführt werden kann. Beispielsweise umfasst Poly/M0/M1 Zellebenen, während obere Ebenen, z. B. M2-M6, für die Trassierung zwischen Blöcken vorgesehen sind. Die Block-zu-Block-Zwischengrenze kann sich für jede Fertigungsanlage/Technologie ändern.
  • Für den Kontext sind die 1A-1B Ansichten, die eine physische Implementierung von beispielhaften Zellenlayouts veranschaulichen. 1A veranschaulicht eine Struktur auf M0-Ebene für die Zelle 100, während 1B eine Struktur auf M2-Ebene für die Zelle 100 veranschaulicht. Die Zelle 100 ist durch eine Zellengrenze 102 definiert und umfasst eine Vielzahl von im Wesentlichen parallelen Verbindungsleitungen 104 entlang einer ersten Richtung, die als Signalschienen, Eingangspins und/oder Ausgangspins verwendet werden können. 1A zeigt, dass auf der M0-Ebene die Zelle 100 einen Satz dedizierter Energieschienen bzw. Stromversorgungsschienen 106A und 106B entlang der oberen und unteren Grenzen der Zelle 100 für VCC bzw. VSS aufweist. Typischerweise werden die Stromversorgungsschienen 106A und 106B zwischen benachbarten Zellen geteilt bzw. gemeinsam genutzt, um die beste Verwendung für Signalschienen 104 zu erhalten. 1B zeigt, dass die Zelle 100 auf zwei Ebenen auf der M2-Ebene einen weiteren Satz dedizierter Stromversorgungsschienen 108A und 108B zwischen benachbarten Zellen über dem ersten Satz von Stromversorgungsschienen 106A und 106B auf der M0-Ebene aufweist.
  • Da die Abmessungen von Zellen und Transistoren verringert werden, werden kleinere Zellenhöhen für zukünftige Technologieknoten ernsthaft in Betracht gezogen. Dies steht im Gegensatz zu früheren Technologieknoten, bei denen die Zellenhöhen höher sind, und bei höheren Zellenhöhen ist mehr Platz vorhanden, um mehr Metallschienen innerhalb der Zelle einzufügen. Mit zunehmender Skalierung der Technologie schrumpfen jedoch die Zellenhöhen zusammen mit dem Metallabstand. Um eine ähnliche Anzahl von Schienen wie in einem älteren Technologieknoten unterzubringen, müssen auch die Metallabstände erheblich schrumpfen. Diese Abstandsschrumpfung und die schmalen Drähte erhöhen den RC der Drähte, was dem Erreichen einer höheren Leistungsfähigkeit der Zellen entgegenwirkt. Infolgedessen wird es zum Luxus, ganze Schienen der Stromversorgung zu widmen, da engere Metallabstände erforderlich sind.
  • Die Stromversorgungsschienen der Zelle 100 sind typischerweise unter Verwendung von Durchkontaktierungen bzw. Vias (vertikaler Verbindungszugriff) mit anderen Metallschichten verbunden. Wie hier verwendet, ist ein Via bzw. eine Durchkontaktierung eine kleine Öffnung durch eine oder mehrere benachbarte Ebenen, um eine leitende Verbindung bereitzustellen. Durchkontaktierungen können sich auf einer Durchkontaktierungsebene zwischen Metallebenen, z. B. einer Durchkontaktierungs-1-Ebene zwischen M0 und M1, befinden, um Verbindungsleitungen auf M0 mit Verbindungsleitungen auf M1 zu verbinden. Unter der Annahme, dass die Metallabstände festgemacht werden und die Schienen der Stromversorgung mit reduzierten Polyabständen gewidmet sind, würde das Ergebnis aggressive Durchkontaktierungs-Entwurfsregeln erzeugen, die zu anderen Problemen führen. Beispielsweise wären für benachbarte Zellen Entwurfsbeschränkungen erforderlich, um enge Ende-zu-Ende (ETE)-Zellenverbindungen zu handhaben, um die Durchkontaktierungen auf den Stromversorgungsschienen, die für den Anschluss an eine externe Stromversorgung erforderlich sind, unterzubringen.
  • Dementsprechend sind eine oder mehrere hier beschriebene Ausführungsformen auf ein Konzept von „gemeinsamen Stromversorgungsschienen“ gerichtet, um die Notwendigkeit einer geringeren Anzahl von Schienen zu ermöglichen, wenn die Technologie schrumpft. Die vorliegenden Ausführungsformen verzichten auf die Notwendigkeit von Basiszellen, dedizierte Stromversorgungsschienen 106 auf der ersten Metallebene, die mit der Zelle verbunden sind (z. B. M0), aufzuweisen, und stellen stattdessen Bibliothekszellen bereit, die gemeinsame bzw. geteilte Stromversorgungsschienen aufweisen, die spezifizieren, dass in jeder Instanz einer Zelle die Stromversorgungsschienen, die sich durch die Zelle erstrecken, in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente innerhalb der Zelle segmentiert sind, so dass die Stromversorgungsschienen sowohl zur Stromversorgung als auch für Signale verwendet werden. Außerhalb der Zelle ist jede Stromversorgungsschiene aus einer durchgehenden Verbindungsleitung gebildet, aber innerhalb der Zelle ist sie in mehrere nicht kontinuierliche Stromversorgungs- und Signalsegmente transformiert, die sich dieselbe Schiene teilen bzw. gemeinsam nutzen, wodurch die Anzahl der in der Zelle benötigten Schienen verringert wird und eine höhere Zelldichte ermöglicht wird, ohne dass engere Abstände erforderlich sind.
  • 2A ist eine Ebenendraufsicht einer physischen Implementierung einer beispielhaften Zelle mit einer gemeinsamen Stromversorgungsschiene gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Beispiel zeigt eine Struktur eines Layouts für eine Zelle 200 auf der ersten Metallebene mit Verbindungen über Verbindungsleitungen zu der Zelle 200. In einer Ausführungsform umfasst die erste Metallebene M0, obwohl in anderen Ausführungsformen eine andere Metallebene die erste mit Verbindungen zu der Zelle sein kann. Die M0-Ebene weist eine Vielzahl von Verbindungsleitungen 202 auf, die im Wesentlichen parallel sind und entlang einer ersten Richtung verlaufen (in diesem Beispiel horizontal).
  • Die Zelle 200 befindet sich auf mindestens der gleichen Metallebene wie die Verbindungsleitungen 202 und ist durch eine Zellengrenze 204 definiert. Innerhalb der Zelle 200 können eine vorbestimmte Anzahl benachbarter Verbindungsleitungen 202 als Signalschienen 208 verwendet werden (von denen einige Eingangsstifte und/oder Ausgangsstifte aufweisen können). Gemäß einer Ausführungsform bilden anstelle von dedizierten Stromversorgungsschienen, die aus kontinuierlichen Verbindungsleitungen entlang der Außengrenzen der Zelle gebildet sind, eine oder mehrere der Verbindungsleitungen 202, die sich durch die Zelle 200 erstrecken, gemeinsame Stromversorgungsschienen 206, die innerhalb der Zelle 200 in ein oder mehrere Stromversorgungssegmente 210 und ein oder mehrere Signalsegmente 212 segmentiert sind, so dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen. In der gezeigten Ausführungsform weist die Zelle 200 eine nicht kontinuierliche gemeinsame Stromversorgungsschiene 206 innerhalb einer Zellengrenze (oben) für VCC und Signale, und eine andere nicht kontinuierliche gemeinsame Stromversorgungsschiene 206 entlang einer gegenüberliegenden Zellengrenze (unten) für VSS und Signale auf. Wie hier verwendet, definiert jede Verbindungsleitung 202, die eine kontinuierliche standardmäßige Stromversorgungsschiene außerhalb der Zellengrenze 204 bildet, jedoch innerhalb der Zelle segmentiert ist, um ein Stromversorgungssegment 210 und ein Signalsegment 212 zu erzeugen, eine gemeinsame Stromversorgungsschiene 206.
  • 2B ist eine Draufsicht auf eine M0-, M1- und M2-Ebene einer physischen Implementierung der beispielhaften Zelle 200, die eine gemeinsame Stromversorgungsschiene aufweist. Die M1-Ebene liegt zwischen der in 2A gezeigten M0- und der M2-Ebene. Die M1-Ebene weist in diesem Beispiel eine Vielzahl von Verbindungsleitungen auf, die in vertikaler Richtung verlaufen und orthogonal (z. B. innerhalb von +-5 Grad) zu den Verbindungsleitungen 202 auf M0 sind. In einer Ausführungsform weist eine erste Vielzahl von Verbindungsleitungen auf M1 mehrere Stromverbindungsleitungen 216 auf, die jeweils eines der Stromversorgungssegmente 210 auf M0 der gemeinsamen Stromversorgungsschienen 206 überspannen und überlagern, und sich über die Zellengrenze 204 hinaus zu einer externen Stromversorgung erstrecken. Eine zweite Vielzahl von Verbindungsleitungen auf der M1-Ebene umfasst Stromverbindungsleitungen 216', die sich über die Signalsegmente 212 der gemeinsamen Stromversorgungsschienen 206 erstrecken und diese überlagern, und sich über die Zellengrenze 204 hinaus zu einer anderen benachbarten Zelle erstrecken.
  • Die M2-Ebene überlagert die M1-Ebene und weist mindestens zwei Stromverbindungsleitungen 214 auf, die im Wesentlichen parallel sind und entlang derselben Richtung (z. B. horizontal) wie die Verbindungsleitungen 202 auf M0 verlaufen. In einer Ausführungsform umfassen die zwei Stromverbindungsleitungen 214 ein Paar dedizierter Stromversorgungsschienen 214, eine für VCC und eine für VSS, die die entgegengesetzten Grenzen der Zelle 200 überspannen und sich durch die Zelle 200 erstrecken.
  • Ein Zweck der Stromverbindungsleitungen 216 auf M1 besteht darin, die Stromversorgungssegmente 210 der unteren Ebene auf M0 mit den dedizierten Stromversorgungsschienen 214 auf M2 zu verbinden. Dies wird durch die Verwendung von zwei Durchkontaktierungssätzen bewerkstelligt. Ein Satz von Durchkontaktierungen weist eine entsprechende Durchkontaktierung 218 (dargestellt als graue Quadrate) auf jeder der Stromverbindungsleitungen 216 auf, um eine Verbindung zu Stromversorgungssegmenten 210 auf M0 herzustellen. Ein zweiter Satz von Durchkontaktierungen weist eine entsprechende Durchkontaktierung 220 auf jeder der dedizierten Stromversorgungsschienen 214 auf, um eine Verbindung mit den darunterliegenden Stromverbindungsleitungen 216 herzustellen, die die Zelle 200 verlassen. Es ist zu beachten, dass die Signalsegmente 212 nicht mit den dedizierten Stromversorgungsschienen 214 auf M2 verbunden sein müssen, und daher weisen die Stromverbindungsleitungen 216' über den Signalsegmenten 212 keine M0/M1-Durchkontaktierungen auf.
  • 2C ist eine Querschnittsansicht der Zelle 200 in 2B entlang der Linie A, die die Stromverbindungen zwischen M0, M1 und M2 zeigt. Die Stromversorgungssegmente 210 auf M0 sind mit den Stromverbindungsleitungen 216 auf M1 über Durchkontaktierungen 218 verbunden, die sich auf einer Durchkontaktierungs-0-Ebene zwischen M0 und M1 befinden. Spezielle Stromversorgungsschienen 214 auf M2 sind über Durchkontaktierungen 220 mit den Stromverbindungsleitungen 216 auf M1 verbunden, die sich auf einer Durchkontaktierungs-1-Ebene zwischen M1 und M2 befinden.
  • Es ist zu beachten, dass, wenn eine andere Zelle entlang einer Ober- oder Unterseite der Zelle 200 gegenüberliegende Stromverbindungsleitungen 216, 216' aufweist, die aus der Zellengrenze 204 hervorstehen, die beiden Sätze von Stromverbindungsleitungen 216, 216' von den beiden Zellen einander berühren würden. Das Ergebnis wird als Anstoßen auf Blockebene bezeichnet, bei dem sich die Stromverbindungsleitungen 216 von benachbarten Zellen berühren und kurzschließen. Dies bedeutet, dass eine Zelle keine gegenüberliegenden hervorstehenden Stromverbindungsleitungen an derselben Position wie eine unmittelbar benachbarte Zelle haben sollte, um Kurzschlüsse zu vermeiden.
  • Gemäß einem zweiten Aspekt der offenbarten Ausführungsformen sind die Energie-gemeinsamen Zellen („power shared cells“) mit mehreren Versionen entworfen, die die Position der Stromverbindungsleitungen 216 auf M1 variieren, so dass während einer Zellenplatzierung die unterschiedlichen Versionen der Zelle ausgewählt und in einer Weise platziert werden können, die ein Anstoßen auf Blockebene zwischen Verbindungsleitungen 216 benachbart platzierter Zellen vermeidet, wie weiter unten beschrieben wird.
  • In Begriffen eines elektronischen Entwurfsautomatisierungs(EDA)-Flusses kann ein Verfahren zur Herstellung eines Layouts für eine integrierte Schaltkreisstruktur mit gemeinsamen Stromversorgungsschienen 206 und variabel positionierten Stromverbindungsleitungen 216 der offenbarten Ausführungsformen wie folgt implementiert werden. Der Prozess kann damit beginnen, dass mehrere Arten von Energie-gemeinsamen Zellen entworfen werden, die in eine Standardzellenbibliothek aufzunehmen sind, wobei die Energie-gemeinsamen Zellen eine gemeinsame Stromversorgungsschiene auf einer ersten Metallebene (z. B. M0) aufweisen, die derart innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, dass sich sowohl die Stromversorgung als auch Signale dieselbe Schiene teilen.
  • Eine Vielzahl von unterschiedlichen Versionen sind für jede Art von Energie-gemeinsamen Zellen entworfen, so dass einzelne Versionen jedes Zelltyps die Position der Stromverbindungsleitungen auf einer zweiten Metallebene (z. B. M1), die sich über eine Zellengrenze hinaus erstrecken, variieren. Auf die Standardzellenbibliothek wird dann von einer Trassierungsvorrichtung („Router“) während der Platzierungs- und Trassierungsfunktionen zugegriffen, um physische Implementierungen der unterschiedlichen Versionen der Zellen in einer Weise auszuwählen und zu platzieren, dass ein Anstoßen auf Blockebene zwischen den Stromverbindungsleitungen benachbarter Zellen vermieden wird. Die Trassierung auf Blockebene wird dann für die physische Implementierung der Zellen durchgeführt.
  • 3 ist ein Diagramm, das eine Standardzellenbibliothek 300 darstellt, die beispielhafte Einträge 302 umfasst, die entwickelt wurden, um die Energieschienen-gemeinsamen bzw. Stromversorgungsschienen-gemeinsamen Zellen zu implementieren. Die Standardzellenbibliothek 300 kann in einem beliebigen materiellen Medium, wie etwa einem Computerspeicher, gespeichert sein. Die in der Standardzellenbibliothek 300 enthaltenen Zellen umfassen typischerweise eine relativ kleine Anzahl von Transistoren, die Logikfunktionen auf niedriger Ebene, wie etwa NAND, AND, NOR, OR, definieren, sowie Flip-Flops, Latches und Puffer. Einträge in der Standardzellenbibliothek 300 für die Zellen können Zellenlayout-Konfigurationsdaten, Funktionsdefinitionen und Verzögerungsinformationen aufweisen, sind aber nicht darauf beschränkt.
  • In einer Ausführungsform weist die Standardzellenbibliothek 300 eine Vielzahl von Einträgen 302 auf, die mehrere Arten von Energie-gemeinsamen Zellen definieren, die zur Verwendung in physischen Implementierungen verfügbar sind, wobei eine Energie-gemeinsame Zelle eine gemeinsame Stromversorgungsschiene auf M0 aufweist, die innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist. Die mehreren Arten von Energie-gemeinsamen Zellen sind mit Zelle #1, Zelle #2..., Zelle #Y bezeichnet. In einer Ausführungsform können alle Zellen in der Zellenbibliothek 300 Energie-gemeinsame Zellen umfassen, während in einer anderen Ausführungsform nur ein Teil der Zellen in der Zellenbibliothek Energie-gemeinsame Zellen umfasst.
  • Gemäß einem zweiten Aspekt der offenbarten Ausführungsformen sind die Energie-gemeinsamen Zellen mit mehreren Versionen entworfen, die die Position der Stromverbindungsleitungen 216 auf M1 variieren, derart, dass während der Zellenplatzierung die unterschiedlichen Zellenversionen auf eine Weise ausgewählt und platziert werden können, dass Anstoßen auf Blockebene zwischen Verbindungsleitungen 216 benachbarter Zellen vermieden wird. In einer Ausführungsform sind mehrere Versionen für jeden Typ einer Energie-gemeinsamen entworfen. In dem gezeigten Beispiel sind drei Versionen für jeden Typ einer Energie-gemeinsamen entworfen. Die drei Versionen werden mit Ver. 1, Ver. 2 und Ver. 3 bezeichnet.
  • 3 veranschaulicht auch, dass die Einträge 302 für die Zelle #1 bis Zelle #Y ferner Zellenkonfigurationslayouts auf M1-Ebene aufweisen, die den drei Versionen entsprechen. Es werden nur die Versionen der Konfigurationslayouts für Zelle #1 gezeigt. Andere Zellenkonfigurationslayouts können für andere Metallebenen der Zellen enthalten sein. Die gepunktete Linie repräsentiert die Zellengrenze 204, und die schräge Linie an der unteren linken Seite der Versionen gibt den Zellursprung an. Die Zellenversionen sind so konzipiert, dass sie während einer Platzierung der Zellen auf einem Polygitter aus sich abwechselnden parallelen Polyleitungen und Metallschienen (d. h. M1) implementiert werden. Die Polyleitungen trennen die M1-Schienen, auf denen Verbindungsleitungen von Stromversorgungsschienen verlegt sind. Die Zellenversionen erfordern eine vordefinierte Anzahl von M1-Schienen, um die interne Trassierung der Zelle zu vervollständigen. In einer Ausführungsform ist die vordefinierte Anzahl erforderlicher M1-Schienen über die mehreren Versionen einer bestimmten Zelle gleich. In 3 sind beispielsweise für die Zelle #1 vier Metallschienen (mit 1, 2, 3, 4 bezeichnet) in jeder der drei Versionen erforderlich.
  • Gemäß einem Aspekt der offenbarten Ausführungsformen variiert jede Version der Zelle die Position der Stromverbindungsleitungen 216, die auf einer der vier Metallschienen verlegt werden können, basierend auf den folgenden Entwurfsanforderungen. Auf Blockebene, beginnend mit dem Ursprung von Ver. 1 der Zelle, ist eine von n der vordefinierten Anzahl von M1-Schienen, die die Zelle in jeder der mehreren Versionen umfassen, zur Verwendung als M1-Stromversorgungsschiene bestimmt, auf der eine oder mehr als eine Stromverbindungsleitung 216 verlegt ist/sind. Wenn beispielsweise n = 3 ist, wird eine von drei M1-Schienen zur Verwendung als M1-Stromversorgungsschiene bestimmt. Über Versionen der Zelle hinweg wird die Position der M1-Stromversorgungsschiene (und daher der Stromverbindungsleitungen 216) in einer schrittweisen Bewegung über x Schienen variiert. Wenn beispielsweise x = 1 ist, wird die Position der M1-Stromversorgungsschiene um eine M1-Schiene in der Zelle von dem Ursprung in Bezug auf eine benachbarte Version der entsprechenden Zelle wegbewegt. Zusätzlich kann die schrittweise Bewegung der Stromversorgungsschienenposition dazu führen, dass sich eine Stromversorgungsschienenposition um eine Schiene außerhalb der Zellengrenze benachbart zu dem Zellenursprung in mindestens einer der Versionen der entsprechenden Energie-gemeinsamen Zelle dreht, wie nachstehend erläutert.
  • Den obigen Entwurfsanforderungen folgend, wird im Konfigurationslayout für Ver. 1 der Zelle #1 die erste M1-Schiene innerhalb der Zelle benachbart zu dem Ursprung als eine Stromversorgungsschiene bestimmt, auf der eine oder mehr als eine Stromverbindungsleitung 216 verlegt ist. Die dritte Schiene von Schiene 1 ist Schiene 4, daher wird Schiene 4 auch als Stromversorgungsschiene für eine Stromverbindungsleitung 216 bestimmt. In einer Ausführungsform wird mindestens eine Stromverbindungsleitung 216 pro bestimmter Stromversorgungsschiene verlegt. In einer anderen Ausführungsform ist für mindestens eine der bestimmten Stromversorgungsschienen ein Paar von Stromverbindungsleitungen 216 verlegt; bei einer Stromverbindungsleitung 216 für VCC wird gezeigt, dass sie sich über eine Seite (oben) der Zellengrenze 204 hinaus erstreckt, und bei der zweiten Stromverbindungsleitung 216 für VSS wird gezeigt, dass sie sich über die entgegengesetzte Seite (unten) der Zellengrenze 204 hinaus erstreckt.
  • Im Konfigurationslayout für Ver. 2 von Zelle #1 wird die Position der Stromversorgungsschiene um eine M1-Schiene innerhalb der Zelle von dem Ursprung in Bezug auf Ver. 1 entfernt, somit wird Schiene 2 als die Stromversorgungsschiene bestimmt, auf der die Stromverbindungsleitungen 216 verlegt werden. Die dritte Schiene von Schiene 2 wäre Schiene 5, die eine Schiene außerhalb der Zellengrenze liegt.
  • Im Konfigurationslayout für Ver. 3 von Zelle #1 wird die Position der Stromversorgungsschiene um eine M1-Schiene innerhalb der Zelle von dem Ursprung in Bezug auf Ver. 2 entfernt, somit wird die Schiene 3 als eine Stromversorgungsschiene bestimmt, auf der ein Paar von Stromverbindungsleitungen 216 verlegt wird. Die dritte Schiene von Schiene 3 wäre Schiene 6, die zwei Schienen außerhalb der Zellengrenze 204 liegt. Wenn jedoch eine potentielle Stromversorgungsschiene zwei Schienen außerhalb der Zellengrenze 204 liegt, dreht sich die Bestimmung einer Stromversorgungsschiene um die erste außerhalb der Zellengrenze 204 benachbart zu dem Zellursprung positionierte M1-Schiene, wie gezeigt, wodurch die Bestimmung von einer von drei M1-Schienen nach der Bestimmung von Schiene 3 beibehalten wird.
  • Die 4A-4C sind Diagramme, die Draufsichten mehrerer Versionen einer Energie-gemeinsamen Zelle einer zweiten Art veranschaulichen. In diesem Beispiel umfasst die Energie-gemeinsame Zelle sechs Metallschienen in jeder der drei Versionen, und es werden sowohl die M0- als auch die M1-Ebene gezeigt. Wie im vorherigen Beispiel ist eine von drei M1-Schienen zur Verwendung als M1-Stromversorgungsschiene vorgesehen bzw. bestimmt, auf der eine oder mehr als eine Stromverbindungsleitung 216 verlegt werden. Und über Versionen der Zelle hinweg wird die Position der M1-Stromversorgungsschiene (und daher der Stromverbindungsleitungen 216) um eine M1-Schiene in der Zelle von dem Ursprung in Bezug auf eine benachbarte Version der entsprechenden Zelle wegbewegt.
  • Die 4A-4C zeigen auch, dass in einer weiteren Ausführungsform die Versionen der Energie-gemeinsamen Zellen in der Bibliothek Positionen von Durchkontaktierungen aufweisen. V0 repräsentiert die Durchkontaktierungen auf den Stromverbindungsleitungen 216 auf M1, um eine Verbindung mit den Stromversorgungssegmenten 210 auf der M0 herzustellen. V1 repräsentiert die Durchkontaktierungen auf den Stromversorgungsschienen (nicht gezeigt) auf M2 zu den Stromverbindungsleitungen 216 auf M1.
  • 4A zeigt, dass in Ver. 1 der Zelle die Position der ersten Stromversorgungsschiene, die dem Ursprung am nächsten liegt, Schiene 1 ist, und jede dritte Schiene ist eine Stromversorgungsschiene positioniert. Dementsprechend werden die Schienen 1, 4 und 7 (die außerhalb der Zelle liegen) als Stromversorgungsschienen für eine Stromverbindungsleitung 216 bestimmt. Es ist zu beachten, dass die Stromversorgungsschiene auf Schiene 4 eine V1-Durchkontaktierung, jedoch keine V0-Durchkontaktierung, aufweist, da das M0-Segment darunter eher ein Signalsegment 212 als ein Stromversorgungssegment 210 ist.
  • 4B zeigt, dass in Ver. 2 der Zelle die Position der ersten Stromversorgungsschiene um eine M1-Schiene innerhalb der Zelle von dem Ursprung in Bezug auf Ver. 1 zu Schiene 2 bewegt wurde, und dann ist jede dritte Schiene eine Stromversorgungsschiene positioniert. Dementsprechend werden die Schienen 2 und 5 als Stromversorgungsschienen für eine Stromverbindungsleitung 216 bestimmt.
  • 4C zeigt, dass in Ver. 3 der Zelle die Position der ersten Stromversorgungsschiene um eine M1-Schiene innerhalb der Zelle von dem Ursprung in Bezug auf Ver. 2 zu Schiene 3 weg und bewegt wurde, und dann ist jede dritte Schiene eine Stromversorgungsschiene positioniert. Dementsprechend werden die Schienen 3 und 6 als Stromversorgungsschienen bestimmt. Zusätzlich liegt eine potentielle Stromversorgungsschiene zwei Schienen außerhalb der Zellengrenze 204, und die Bestimmung einer Stromversorgungsschiene dreht sich um die erste M1-Schiene, die sich außerhalb der Zellengrenze 204 benachbart zu dem Zellenursprung befindet, wie gezeigt wird, wodurch die Bestimmung von einer von drei M1-Schienen nach der Bestimmung von Schiene 6 beibehalten wird.
  • 5 ist eine Querschnittsseitenansicht einer integrierter Schaltkreis(IC)-Bauelementanordnung, die eine oder mehrere Zellen mit gemeinsamen Stromversorgungsschienen aufweisen kann, gemäß einer oder mehreren der hier offenbarten Ausführungsformen.
  • Bezugnehmend auf 5 weist eine IC-Bauelementanordnung 500 Komponenten mit einer oder mehreren hier beschriebenen integrierten Schaltkreisstrukturen auf. Die IC-Bauelementanordnung 500 weist eine Anzahl von Komponenten auf, die auf einer Leiterplatte 502 angeordnet sind (die beispielsweise eine Hauptplatine sein kann). Die IC-Bauelementanordnung 500 weist Komponenten auf, die auf einer ersten Seite 540 der Leiterplatte 502 und einer gegenüberliegenden zweiten Seite 542 der Leiterplatte 502 angeordnet sind. Im Allgemeinen können Komponenten auf einer oder beiden Seiten 540 und 542 angeordnet sein. Insbesondere kann jede geeignete der Komponenten der IC-Bauelementanordnung 500 eine Anzahl von Zellen mit gemeinsamen bzw. gemeinsam genutzten Stromversorgungsschienen aufweisen, wie hierin offenbart.
  • In einigen Ausführungsformen kann die Leiterplatte 502 eine gedruckte Leiterplatte (PCB) sein, die mehrere Metallschichten aufweist, die durch Schichten aus dielektrischem Material voneinander getrennt sind und durch elektrisch leitende Durchkontaktierungen miteinander verbunden sind. Eine oder mehrere der Metallschichten können in einem gewünschten Schaltkreismuster gebildet sein, um elektrische Signale (gegebenenfalls in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 502 verbundenen Komponenten zu leiten. In anderen Ausführungsformen kann die Leiterplatte 502 ein Nicht-PCB-Substrat sein.
  • Die in 5 veranschaulichte IC-Bauelementanordnung 500 weist eine Gehäuse-auf-Interposer(„Package-on-Interposer“)-Struktur 536 auf, die durch Verbinden der Komponenten 516 mit der ersten Seite 540 der Leiterplatte 502 verbunden ist. Die Verbindungskomponenten 516 können die Gehäuse-auf-Interposer-Struktur 536 elektrisch und mechanisch mit der Leiterplatte 502 verbinden, und können Lötkugeln (wie in 5 gezeigt), männliche und weibliche Teile eines Steckers, einen Klebstoff, ein Unterfüllmaterial und/oder eine andere geeignete elektrische und/oder mechanische Verbindungsstruktur aufweisen.
  • Die Gehäuse-auf-Interposer-Struktur 536 kann ein IC-Gehäuse 520 aufweisen, das durch Verbindungskomponenten 518 mit einem Interposer 504 verbunden ist. Die Verbindungskomponenten 518 können jede für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Verbindungskomponenten 516 diskutierten Formen. Obwohl ein einzelnes IC-Gehäuse 520 gezeigt ist, können mehrere IC-Gehäuse mit dem Interposer 504 verbunden sein. Es versteht sich, dass zusätzliche Interposer mit dem Interposer 504 verbunden sein können. Der Interposer 504 kann ein dazwischenliegendes Substrat bereitstellen, das zum Überbrücken der Leiterplatte 502 und des IC-Gehäuses 520 verwendet wird. Das IC-Gehäuse 520 kann beispielsweise ein Die oder eine andere geeignete Komponente sein oder aufweisen. Im Allgemeinen kann der Interposer 504 eine Verbindung zu einem breiteren Abstand aufspreizen oder eine Verbindung zu einer anderen Verbindung neu trassieren. Beispielsweise kann der Interposer 504 das IC-Gehäuse 520 (z. B. ein Die) mit einer Kugelgitteranordnung (BGA) der Verbindungskomponenten 516 zum Verbinden mit der Leiterplatte 502 verbinden. In der in 5 veranschaulichten Ausführungsform sind das IC-Gehäuse 520 und die Leiterplatte 502 an gegenüberliegenden Seiten des Interposers 504 angebracht. In anderen Ausführungsformen können das IC-Gehäuse 520 und die Leiterplatte 502 an derselben Seite des Interposers 504 angebracht sein. In einigen Ausführungsformen können drei oder mehr Komponenten durch den Interposer 504 miteinander verbunden sein.
  • Der Interposer 504 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. In einigen Implementierungen kann der Interposer 504 aus abwechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien wie oben beschrieben zur Verwendung in einem Halbleitersubstrat, wie etwa Silizium, Germanium und andere Materialien der Gruppe III-V und Gruppe IV, aufweisen können. Der Interposer 504 kann Metallverbindungen 510 und Durchkontaktierungen 508 aufweisen, einschließlich, aber nicht beschränkt auf Durchkontaktierungen durch Silizium (TSVs) 506. Der Interposer 504 kann ferner eingebettete Bauelemente 514 aufweisen, die sowohl passive als auch aktive Vorrichtungen aufweisen. Solche Bauelemente können Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, elektrostatische Entladungsvorrichtungen (ESD) und Speichervorrichtungen aufweisen, sind aber nicht darauf beschränkt. Auf dem Interposer 504 können auch komplexere Vorrichtungen, wie etwa Hochfrequenz(HF)-Vorrichtungen, Stromverstärker, Energieverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Vorrichtungen für mikroelektromechanische Systeme (MEMS) gebildet sein. Die Gehäuse-auf-Interposer-Struktur 536 kann die Form einer der auf dem Fachgebiet bekannten Gehäuse-auf Interposer-Strukturen annehmen.
  • Die IC-Bauelementanordnung 500 kann ein IC-Gehäuse 524 aufweisen, das durch Verbindungskomponenten 522 mit der ersten Seite 540 der Leiterplatte 502 verbunden ist. Die Verbindungskomponenten 522 können die Form einer der oben unter Bezugnahme auf die Verbindungskomponenten 516 diskutierten Ausführungsformen annehmen und das IC-Gehäuse 524 kann die Form einer der oben unter Bezugnahme auf das IC-Gehäuse 520 diskutierten Ausführungsformen annehmen.
  • Die in 5 veranschaulichte IC-Bauelementanordnung 500 weist eine Gehäuse-auf-Gehäuse(„package-on-package“)-Struktur 534 auf, die durch Verbinden von Komponenten 528 mit der zweiten Seite 542 der Leiterplatte 502 verbunden ist. Die Gehäuse-auf-Gehäuse-Struktur 534 kann ein IC-Gehäuse 526 und ein IC-Gehäuse 532 aufweisen, die durch Verbindungskomponenten 530 miteinander verbunden sind, so dass das IC-Gehäuse 526 zwischen der Leiterplatte 502 und dem IC-Gehäuse 532 angeordnet ist. Die Verbindungskomponenten 528 und 530 können die Form einer der oben diskutierten Ausführungsformen der Verbindungskomponenten 516 annehmen, und die IC-Gehäuse 526 und 532 können die Form einer der oben diskutierten Ausführungsformen des IC-Gehäuses 520 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 534 kann gemäß einer der im Stand der Technik bekannten Gehäuse-auf-GehäuseStrukturen konfiguriert sein.
  • 6 zeigt eine Computervorrichtung 600 gemäß einer Implementierung der Offenbarung. Die Computervorrichtung 600 verfügt über eine Karte 602. Die Karte 602 kann eine Anzahl von Komponenten aufweisen, einschließlich, aber nicht beschränkt auf einen Prozessor 604 und mindestens einen Kommunikationschip 606. Der Prozessor 604 ist physisch und elektrisch mit der Karte 602 verbunden. In einigen Implementierungen ist der mindestens eine Kommunikationschip 606 auch physisch und elektrisch mit der Karte 602 verbunden. In weiteren Implementierungen ist der Kommunikationschip 606 Teil des Prozessors 604.
  • In Abhängigkeit von ihren Anwendungen kann die Computervorrichtung 600 andere Komponenten aufweisen, die physisch und elektrisch mit der Karte 602 verbunden sein können oder nicht. Diese anderen Komponenten weisen, ohne darauf beschränkt zu sein, flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreenanzeige, einen Touchscreen-Controller, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Stromverstärker, eine GPS(Globales Positionierungssystem)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und ein Massenspeichergerät (z. B. ein Festplattenlaufwerk, eine CD), eine DVD (Digital Versatile Disk), und so weiter auf.
  • Der Kommunikationschip 606 ermöglicht eine drahtlose Kommunikation zur Übertragung von Daten zu und von der Computervorrichtung 600. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium übertragen können. Der Begriff bedeutet nicht, dass die zugehörigen Geräte keine Drähte aufweisen, obwohl dies in einigen Ausführungsformen möglicherweise der Fall sein kein. Der Kommunikationschip 606 kann eine Reihe von drahtlosen Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, LTE („Long Term Evolution“), Ev-DO , HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon, sowie alle anderen drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Computervorrichtung 600 kann mehrere Kommunikationschips 606 aufweisen. Beispielsweise kann ein erster Kommunikationschip 606 für drahtlose Kommunikation mit geringerer Reichweite, wie etwa Wi-Fi und Bluetooth, vorgesehen sein, und ein zweiter Kommunikationschip 606 kann für drahtlose Kommunikation mit größerer Reichweite, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, vorgesehen sein.
  • Der Prozessor 604 der Computervorrichtung 600 weist einen integrierten Schaltkreischip auf, der in den Prozessor 604 eingehaust ist. In einigen Implementierungen der Offenbarung weist der integrierte Schaltkreischip des Prozessors eine oder mehrere Zellen mit gemeinsamen Stromversorgungsschienen gemäß Implementierungen von Ausführungsformen der Offenbarung auf. Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder einen Teil einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können.
  • Der Kommunikationschip 606 weist auch einen integrierten Schaltkreischip auf, der in den Kommunikationschip 606 eingehaust ist. Gemäß einer anderen Implementierung von Ausführungsformen der Offenbarung weist der integrierte Schaltkreischip des Kommunikationschips eine oder mehrere Zellen mit gemeinsamen Stromversorgungsschienen auf, gemäß Implementierungen von Ausführungsformen der Offenbarung.
  • In weiteren Implementierungen kann eine andere Komponente, die in der Computervorrichtung 600 eingehaust ist, einen integrierten Schaltkreischip aufweisen, der eine oder mehrere Zellen mit gemeinsamen Stromversorgungsschienen aufweist, gemäß Implementierungen von Ausführungsformen der Offenbarung.
  • In verschiedenen Implementierungen kann die Computervorrichtung 600 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultra-mobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, ein tragbarer Musikplayer oder ein digitaler Videorecorder sein. In weiteren Implementierungen kann die Computervorrichtung 600 jede andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Somit umfassen hier beschriebene Ausführungsformen gemeinsame Stromversorgungsschienen. Die obige Beschreibung von veranschaulichten Implementierungen von Ausführungsformen der Offenbarung, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die offenbarten genauen Formen beschränken. Während spezifische Implementierungen und Beispiele für die Offenbarung hier zur Veranschaulichung beschrieben sind, sind, wie Fachleute erkennen werden, im Rahmen der Offenbarung verschiedene äquivalente Modifizierungen möglich.
  • Diese Modifizierungen können an der Offenbarung im Lichte der obigen ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht so ausgelegt werden, dass sie die Offenbarung auf die spezifischen Implementierungen beschränken, die in der Beschreibung und den Ansprüchen offenbart sind. Der Umfang der Offenbarung ist vielmehr vollständig durch die folgenden Ansprüche zu bestimmen, die gemäß den etablierten Lehren der Anspruchsauslegung auszulegen sind.
  • Beispielhafte Ausführungsform 1: Eine integrierte Schaltkreisstruktur weist eine Metallebene auf, die eine Vielzahl von Verbindungsleitungen entlang einer ersten Richtung umfasst. Eine Zelle befindet sich auf der Metallebene, wobei eine oder mehrere der Vielzahl von Verbindungsleitungen, die sich durch die Zelle erstrecken, eine gemeinsame Stromversorgungsschiene umfassen, die derart innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen.
  • Beispielhafte Ausführungsform 2: Die integrierte Schaltkreisstruktur der beispielhaften Ausführungsform 1, ferner umfassend eine erste Vielzahl von Stromverbindungsleitungen auf einer zweiten Metallebene, wobei einzelne der ersten Vielzahl von Stromverbindungsleitungen die jeweiligen Stromversorgungssegmente überlagern und sich über eine Grenze der Zelle hinaus erstrecken. Ein erster Satz von Durchkontaktierungen weist auf einzelnen der ersten Vielzahl von Stromverbindungsleitungen eine jeweilige Durchkontaktierung auf, um eine Verbindung zu den Stromversorgungssegmenten auf der ersten Ebene herzustellen.
  • Beispielhafte Ausführungsform 3: Die integrierte Schaltkreisstruktur nach Ausführungsform 2, ferner umfassend eine oder mehrere Stromversorgungsschienen auf einer dritten Metallebene entlang entgegengesetzter Grenzen der Zelle. Ein zweiter Satz von Durchkontaktierungen weist eine oder mehrere Durchkontaktierungen auf einzelnen der Stromversorgungsschienen auf, um eine Verbindung mit einzelnen der ersten Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene herzustellen, so dass die Stromversorgungssegmente auf der ersten Metallebene mit den Stromversorgungsschienen auf der dritten Metallebene verbunden sind.
  • Beispielhafte Ausführungsform 4: Die integrierte Schaltkreisstruktur nach Ausführungsform 3, ferner umfassend eine zweite Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene, wobei einzelne der zweiten Vielzahl von Stromverbindungsleitungen jeweilige der Signalsegmente überlagern und sich über die Grenze der Zelle hinaus erstrecken, wobei die zweite Vielzahl von Stromverbindungsleitungen über die Signalsegmente keine Durchkontaktierungen aufweist.
  • Beispielhafte Ausführungsform 5: Eine integrierte Schaltkreisstruktur weist eine erste Metallebene auf, die eine Vielzahl von Verbindungsleitungen entlang einer ersten Richtung umfasst, und eine Zelle auf der ersten Metallebene, wobei eine oder mehrere der ersten Vielzahl von Verbindungsleitungen, die sich durch die Zelle erstrecken, eine gemeinsame Stromversorgungsschiene umfassen, die derart innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen. Eine zweite Metallebene überlagert die erste Metallebene, wobei die zweite Metallebene eine zweite Vielzahl von Verbindungsleitungen entlang einer zweiten Richtung senkrecht zu der ersten Richtung umfasst, wobei einzelne der zweiten Vielzahl von Verbindungsleitungen Stromverbindungsleitungen umfassen, die jeweilige der Stromversorgungssegmente überlagern und die sich über eine Grenze der Zelle hinaus erstrecken. Ein erster Satz von Durchkontaktierungen weist eine entsprechende Durchkontaktierung auf einzelnen der Stromverbindungsleitungen auf, um eine Verbindung zu den Stromversorgungssegmenten auf der ersten Ebene herzustellen. Eine dritte Metallebene überlagert die zweite Metallebene, wobei die dritte Metallebene eine dritte Vielzahl von Verbindungsleitungen entlang der ersten Richtung umfasst, wobei mindestens zwei der dritten Vielzahl von Verbindungsleitungen Stromversorgungsschienen entlang entgegengesetzter Grenzen der Zelle umfassen; und einen zweiten Satz von Durchkontaktierungen, der eine oder mehrere Durchkontaktierungen auf einzelnen der Stromversorgungsschienen aufweist, um eine Verbindung mit einzelnen der ersten Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene herzustellen, so dass die Stromversorgungssegmente auf der ersten Metallebene mit den Stromversorgungsschienen auf der dritten Metallebene verbunden sind.
  • Beispielhafte Ausführungsform 6: Integrierte Schaltkreisstruktur nach Ausführungsform 5, wobei die erste Metallebene eine Metall-0-Ebene umfasst, die zweite Metallebene eine Metall-1-Ebene umfasst, und die dritte Metallebene eine Metall-2-Ebene umfasst.
  • Beispielhafte Ausführungsform 7: Die integrierte Schaltkreisstruktur nach Ausführungsform 5 oder 6, wobei die erste Vielzahl von Verbindungsleitungen auf der ersten Metallebene ferner eine Vielzahl von Signalschienen zwischen den gemeinsamen Stromversorgungsschienen aufweist.
  • Beispielhafte Ausführungsform 8: Die integrierte Schaltkreisstruktur nach Ausführungsform 5, 6 oder 7, wobei Positionen der Stromverbindungsleitungen in der Zelle in mehreren jeweiligen Zellenversionen in einer Zellenbibliothek gespeichert sind.
  • Beispielhafte Ausführungsform 9: Die Integrierte Schaltkreisstruktur nach Ausführungsform 5, 6, 7 oder 8, wobei die Positionen der Stromverbindungsleitungen auf der zweiten Metallebene über die mehreren Zellenversionen variiert werden, um ein Anstoßen auf Blockebene zwischen den Stromverbindungsleitungen von benachbart platzierten der Zellen zu vermeiden.
  • Beispielhafte Ausführungsform 10: Die Integrierte Schaltkreisstruktur nach Anspruch 5, 6, 7, 8 oder 9, wobei die erste Metallebene eine erste Vielzahl von Verbindungsleitungen entlang einer ersten Richtung aufweist, die zweite Metallebene eine zweite Vielzahl von Verbindungsleitungen entlang einer zweiten Richtung orthogonal zu der ersten Richtung aufweist, und die dritte Metallebene eine dritte Vielzahl von Verbindungsleitungen entlang der ersten Richtung aufweist.
  • Beispielhafte Ausführungsform 11: Eine Zellenbibliothek, die auf einem materiellen Medium gespeichert ist, wobei die Zellenbibliothek eine Vielzahl von Einträgen umfasst, die mehrere Arten von Energie-gemeinsamen Zellen definieren, die zur Verwendung in physischen Implementierungen verfügbar sind, wobei eine Energie-gemeinsame Zelle eine gemeinsame Stromversorgungsschiene auf einer ersten Metallebene, der innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, aufweist. Für einzelne der Energie-gemeinsamen Zellen werden mehrere Versionen bereitgestellt, wobei die mehreren Versionen eine Position von Stromverbindungsleitungen auf einer zweiten Metallebene variieren, derart, dass während einer Zellenplatzierung die mehreren Zellenversionen in einer Weise ausgewählt und platziert werden können, dass ein Anstoßen auf Blockebene zwischen Verbindungsleitungen benachbart platzierter Zellen vermieden wird.
  • Beispielhafte Ausführungsform 12: Die Zellenbibliothek nach Ausführungsform 11, wobei die mehreren Versionen Konfigurationslayouts auf der zweiten Metallebene aufweisen.
  • Beispielhafte Ausführungsform 13: Die Zellenbibliothek nach Ausführungsform 11, 12 oder 13, wobei die mehreren Versionen mit einer vordefinierten Anzahl von Schienen auf der ersten Metallebene entworfen sind, um eine interne Trassierung der Zelle zu vervollständigen.
  • Beispielhafte Ausführungsform 14: Die Zellenbibliothek nach Ausführungsform 11, 12 oder 13, wobei die erste Metallebene eine erste Vielzahl von Verbindungsleitungen entlang einer ersten Richtung aufweist und die zweite Metallebene eine zweite Vielzahl von Verbindungsleitungen entlang einer zweiten Richtung orthogonal zu der ersten Richtung aufweist.
  • Beispielhafte Ausführungsform 15: Die Zellenbibliothek nach Ausführungsform 11, 12, 13 oder 14, wobei über die mehreren Versionen einzelner der Energie-gemeinsamen Zellen eine Position der Stromversorgungsschiene auf der ersten Metallebene in einer schrittweisen Bewegung von x Schienen in Bezug auf eine benachbarte Version der entsprechenden Zelle variiert.
  • Beispielhafte Ausführungsform 16: Die Zellenbibliothek nach Ausführungsform 15, wobei sich die schrittweise Bewegung der Stromversorgungsschienenposition zu einer Schiene auf einer Außenseite einer entgegengesetzten Seite der Zelle benachbart zu einem Ursprung der Energie-gemeinsamen Zellen in mindestens einer der Versionen einer entsprechenden Energie-gemeinsamen Zelle dreht.
  • Beispielhafte Ausführungsform 17: Ein Verfahren zur Herstellung eines Layouts für eine integrierte Schaltkreisstruktur weist Entwerfen mehrerer Arten von Energie-gemeinsamen Zellen auf, die in eine Standardzellenbibliothek aufzunehmen sind, wobei die Energie-gemeinsamen Zellen eine gemeinsame Stromversorgungsschiene auf einer ersten Metallebene aufweisen, die derart innerhalb der Zelle in ein oder mehrere Stromversorgungssegmente und ein oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen. Eine Vielzahl von unterschiedlichen Versionen werden für einzelne der Energieschienen-gemeinsamen Zellen entworfen, so dass einzelne Versionen einer bestimmten Energie-gemeinsamen Zelle eine Position der Stromverbindungsleitungen auf einer zweiten Metallebene, die sich über eine Zellengrenze hinaus erstrecken, derart variieren, dass während einer Zellenplatzierung die mehreren Zellenversionen in einer Weise ausgewählt und platziert werden können, dass ein Anstoßen auf Blockebene zwischen Verbindungsleitungen benachbart platzierter Zellen vermieden wird. Auf die Zellenbibliothek wird während Platzierungs- und Trassierungsfunktionen sowie beim Auswählen und Platzieren physischer Implementierungen der unterschiedlichen Versionen der Zellen auf eine Weise zugegriffen, die ein Anstoßen auf Blockebene zwischen den Stromverbindungsleitungen benachbart platzierter Zellen vermieden wird. Die Trassierung auf Blockebene wird für die physischen Implementierungen der Zellen durchgeführt.
  • Beispielhafte Ausführungsform 18: Das Verfahren nach Anspruch 17, ferner umfassend Entwerfen der Zellenbibliothek, so dass sie eine Vielzahl von Einträgen aufweist, die jeweilige der mehreren Arten von Energie-gemeinsamen Zellen, die zur Verwendung in physischen Implementierungen verfügbar sind, definieren.
  • Beispielhafte Ausführungsform 19: Das Verfahren nach Anspruch 17 oder 18, ferner umfassend Entwerfen der Vielzahl von Einträgen, um Konfigurationslayouts auf einer zweiten Metallebene aufzuweisen, die der Vielzahl unterschiedlicher Versionen der entsprechenden Zelle entsprechen.
  • Beispielhafte Ausführungsform 20: Das Verfahren nach Anspruch 17, 18 oder 19, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, um eine vordefinierte Anzahl von Schienen auf der ersten Metallebene zu erfordern, um eine interne Trassierung der Zelle zu vervollständigen.
  • Beispielhafte Ausführungsform 21: Das Verfahren nach Anspruch 17, 18, 19 oder 20, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, um zu erfordern, dass eine von n der vordefinierten Anzahl von Schienen auf der ersten Metallebene zur Verwendung als Stromversorgungsschiene auf der ersten Metallebene, auf der eine oder mehrere Stromverbindungsleitungen verlegt sind, bestimmt wird.
  • Beispielhafte Ausführungsform 22: Das Verfahren nach Anspruch 19, 20 oder 21, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, derart, dass über die Vielzahl unterschiedlicher Versionen einzelner der Energie-gemeinsamen Zellen die Position der Stromversorgungsschiene auf der ersten Metallebene in einer schrittweisen Bewegung von x Schienen in Bezug auf eine benachbarte Version der entsprechenden Zelle variiert wird.
  • Beispielhafte Ausführungsform 23: Das Verfahren nach Anspruch 22, ferner umfassend Entwerfen der schrittweisen Bewegung, derart, dass sich die Position der Stromversorgungsschiene zu einer Schiene auf einer Außenseite einer entgegengesetzten Seite der entsprechenden gemeinsamen Energie in mindestens einer der Versionen dreht.
  • Beispielhafte Ausführungsform 24: Das Verfahren nach Anspruch 23, ferner umfassend Entwerfen der Energie-gemeinsamen Zellen derart, dass n = 3 und x = 1 sind.
  • Beispielhafte Ausführungsform 25: Das Verfahren nach Anspruch 17, 18, 19, 20, 21, 22, 23 oder 24, ferner umfassend Entwerfen der Energie-gemeinsamen Zellen derart, dass die erste Metallebene ein Metall-0-Ebene und die zweite Metallebene ein Metall-1-Ebene umfasst.

Claims (25)

  1. Integrierte Schaltkreisstruktur, umfassend: eine Metallebene, die eine Vielzahl von Verbindungsleitungen entlang einer ersten Richtung umfasst; eine Zelle auf der Metallebene, wobei eine oder mehrere der Vielzahl von Verbindungsleitungen, die sich durch die Zelle erstrecken, eine gemeinsame Stromversorgungsschiene umfassen, die innerhalb der Zelle derart in eines oder mehrere Stromversorgungssegmente und eines oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen.
  2. Integrierte Schaltkreisstruktur nach Anspruch 1, ferner umfassend: eine erste Vielzahl von Stromverbindungsleitungen auf einer zweiten Metallebene, wobei einzelne der ersten Vielzahl von Stromverbindungsleitungen jeweilige von den Stromversorgungssegmenten überlagern und sich über eine Grenze der Zelle hinaus erstrecken; und einen ersten Satz von Durchkontaktierungen, der auf einzelnen der ersten Vielzahl von Stromverbindungsleitungen eine jeweilige Durchkontaktierung aufweist, um eine Verbindung zu den Stromversorgungssegmenten auf der ersten Ebene herzustellen.
  3. Integrierte Schaltkreisstruktur nach Anspruch 2, ferner umfassend: eine oder mehrere Stromversorgungsschienen auf einer dritten Metallebene entlang entgegengesetzter Grenzen der Zelle; und einen zweiten Satz von Durchkontaktierungen, der eine oder mehrere Durchkontaktierungen auf einzelnen der Stromversorgungsschienen aufweist, um eine Verbindung mit einzelnen der ersten Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene herzustellen, so dass die Stromversorgungssegmente auf der ersten Metallebene mit den Stromversorgungsschienen auf der dritten Metallebene verbunden sind.
  4. Integrierte Schaltkreisstruktur nach Anspruch 3, ferner umfassend: eine zweite Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene, wobei einzelne der zweiten Vielzahl von Stromverbindungsleitungen jeweilige der Signalsegmente überlagern und sich über die Grenze der Zelle hinaus erstrecken, wobei die zweite Vielzahl von Stromverbindungsleitungen über die Signalsegmente keine Durchkontaktierungen aufweist.
  5. Integrierte Schaltkreisstruktur, umfassend: eine erste Metallebene, umfassend: eine Vielzahl von Verbindungsleitungen entlang einer ersten Richtung; eine Zelle auf der ersten Metallebene, wobei eine oder mehrere der ersten Vielzahl von Verbindungsleitungen, die sich durch die Zelle erstrecken, eine gemeinsame Stromversorgungsschiene umfassen, die innerhalb der Zelle derart in eines oder mehrere Stromversorgungssegmente und eines oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen; eine zweite Metallebene, die die erste Metallebene überlagert, wobei die zweite Metallebene umfasst: eine zweite Vielzahl von Verbindungsleitungen entlang einer zweiten Richtung orthogonal zur ersten Richtung, wobei einzelne der zweiten Vielzahl von Verbindungsleitungen Stromverbindungsleitungen umfassen, die jeweilige der Stromversorgungssegmente überlagern und sich über eine Grenze der Zelle hinaus erstrecken; und einen ersten Satz von Durchkontaktierungen, die auf einzelnen der Stromverbindungsleitungen eine jeweilige Durchkontaktierung aufweisen, um eine Verbindung zu den Stromversorgungssegmenten auf der ersten Ebene herzustellen; und eine dritte Metallebene, die die zweite Metallebene überlagert, wobei die dritte Metallebene umfasst: eine dritte Vielzahl von Verbindungsleitungen entlang der ersten Richtung, wobei mindestens zwei der dritten Vielzahl von Verbindungsleitungen Stromversorgungsschienen entlang entgegengesetzter Grenzen der Zelle umfassen; und einen zweiten Satz von Durchkontaktierungen, die eine oder mehrere Durchkontaktierungen auf einzelnen der Stromversorgungsschienen aufweisen, um eine Verbindung mit einzelnen der ersten Vielzahl von Stromverbindungsleitungen auf der zweiten Metallebene herzustellen, so dass die Stromversorgungssegmente auf der ersten Metallebene mit den Stromversorgungsschienen auf der dritten Metallebene verbunden sind.
  6. Integrierte Schaltkreisstruktur nach Anspruch 5, wobei die erste Metallebene eine Metall-0-Ebene umfasst, die zweite Metallebene ein Metall-1-Ebene umfasst, und die dritte Metallebene ein Metall 2-Ebene umfasst.
  7. Integrierte Schaltkreisstruktur nach Anspruch 5, wobei die erste Vielzahl von Verbindungsleitungen auf der ersten Metallebene ferner mehrere Signalschienen zwischen den gemeinsamen Stromversorgungsschienen aufweist.
  8. Integrierte Schaltkreisstruktur nach Anspruch 7, wobei Positionen der Stromverbindungsleitungen in der Zelle in mehreren jeweiligen Zellenversionen in einer Zellenbibliothek gespeichert sind.
  9. Integrierte Schaltkreisstruktur nach Anspruch 8, wobei die Positionen der Stromverbindungsleitungen auf der zweiten Metallebene über die Versionen zwischen mehreren Zellen variiert werden, um ein Anstoßen auf Blockebene zwischen den Stromverbindungsleitungen von benachbart platzierten Zellen zu vermeiden.
  10. Integrierte Schaltkreisstruktur nach Anspruch 5, wobei die erste Metallebene eine erste Vielzahl von Verbindungsleitungen entlang einer ersten Richtung aufweist, die zweite Metallebene eine zweite Vielzahl von Verbindungsleitungen entlang einer zweiten Richtung, die orthogonal zur ersten Richtung ist, aufweist, und die dritte Metallebene eine dritte Vielzahl von Verbindungsleitungen entlang der ersten Richtung aufweist.
  11. Zellenbibliothek, die auf einem materiellen Medium gespeichert ist, wobei die Zellenbibliothek umfasst: eine Vielzahl von Einträgen, die mehrere Arten von Energie-gemeinsamen Zellen definieren, die zur Verwendung in physischen Implementierungen verfügbar sind, wobei eine Energie-gemeinsame Zelle eine gemeinsame Stromversorgungsschiene auf einer ersten Metallebene aufweist, die innerhalb der Zelle in eines oder mehrere Stromversorgungssegmente und eines oder mehrere Signal segmente segmentiert ist; und mehrere Versionen für einzelne der Energie-gemeinsamen Zellen, wobei die mehreren Versionen eine Position der Stromverbindungsleitungen auf einer zweiten Metallebene variieren, derart, dass Während der Zellenplatzierung die mehreren Zellenversionen ausgewählt und auf eine Weise platziert werden können, dass ein Anstoßen auf Blockebene zwischen Verbindungsleitungen benachbart platzierter Zellen vermieden wird.
  12. Zellenbibliothek nach Anspruch 11, wobei die mehreren Versionen Konfigurationslayouts der zweiten Metallebene aufweisen.
  13. Zellenbibliothek nach Anspruch 11, wobei die mehreren Versionen mit einer vordefinierten Anzahl von Schienen auf der ersten Metallebene entworfen sind, um eine interne Trassierung der Zelle zu vervollständigen.
  14. Zellenbibliothek nach Anspruch 13, wobei auf einer Blockebene eine von allen n der vordefinierten Anzahl von Schienen auf der ersten Metallebene zur Verwendung als Stromversorgungsschiene auf der ersten Metallebene bestimmt ist, auf der eine oder mehr als eine Stromverbindungsleitung verlegt ist.
  15. Zellenbibliothek nach Anspruch 14, wobei über die mehreren Versionen einzelner der Energie-gemeinsamen Zellen hinweg eine Position der Stromversorgungsschiene auf der ersten Metallebene in einer schrittweisen Bewegung von x Schienen in Bezug auf eine benachbarte Version der entsprechenden Zelle variiert wird.
  16. Zellenbibliothek nach Anspruch 15, wobei sich die schrittweise Bewegung der Stromversorgungsschienenposition um eine Schiene auf einer Außenseite einer entgegengesetzten Seite der Zelle benachbart zu einem Ursprung der Energie-gemeinsamen Zellen in mindestens einer der Versionen einer entsprechenden Energie-gemeinsamen Zelle dreht.
  17. Verfahren zur Herstellung eines Layouts für eine integrierte Schaltkreisstruktur, wobei das Verfahren umfasst: Entwerfen mehrerer Arten von Energie-gemeinsamen Zellen, die in eine Standardzellenbibliothek aufzunehmen sind, wobei die Energie-gemeinsamen Zellen eine gemeinsame Stromversorgungsschiene auf einer ersten Metallebene, die innerhalb der Zelle derart in eines oder mehrere Stromversorgungssegmente und eines oder mehrere Signalsegmente segmentiert ist, dass sich sowohl Stromversorgung als auch Signale dieselbe Schiene teilen, aufweisen; Entwerfen einer Vielzahl unterschiedlicher Versionen für einzelne der Energie-gemeinsamen Zellen, derart, dass einzelne Versionen einer bestimmten Energie-gemeinsamen Zelle eine Position der Stromverbindungsleitungen auf einer zweiten Metallebene, die sich über eine Zellengrenze hinaus erstrecken, variieren, derart, dass während der Zellenplatzierung die mehreren Zellenversionen ausgewählt und auf eine Weise platziert werden können, dass ein Anstoßen auf Blockebene zwischen Verbindungsleitungen benachbart platzierter er Zellen vermieden wird; Zugreifen auf die Zellenbibliothek während der Platzierungs- und Trassierungsfunktionen und Auswählen und Platzieren von physischen Implementierungen der unterschiedlichen Versionen der Zellen auf eine Weise, die ein Anstoßen auf Blockebene zwischen den Stromverbindungsleitungen benachbarter Zellen vermeidet; und Durchführen einer Trassierung auf Blockebene für die physischen Implementierungen der Zellen.
  18. Verfahren nach Anspruch 17, ferner umfassend Entwerfen der Zellenbibliothek, so dass sie eine Vielzahl von Einträgen aufweist, die jeweilige der mehreren Arten von Energie-gemeinsamen Zellen definieren, die zur Verwendung in physischen Implementierungen verfügbar sind.
  19. Verfahren 18, ferner umfassend Entwerfen der Vielzahl von Einträgen, so dass sie Konfigurationslayouts auf einer zweiten Metallebene aufweisen, die der Vielzahl unterschiedlicher Versionen der entsprechenden Zelle entsprechen.
  20. Verfahren 17, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, so dass sie eine vordefinierte Anzahl von Schienen auf der ersten Metallebene erfordern, um eine interne Trassierung der Zelle zu vervollständigen.
  21. Verfahren 20, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, so dass sie erfordern, dass eine von allen n der vordefinierten Anzahl von Schienen auf der ersten Metallebene zur Verwendung als Stromversorgungsschiene auf der ersten Metallebene, auf der eine oder mehr als eine Stromverbindungsleitung verlegt ist, bestimmt wird.
  22. Verfahren 21, ferner umfassend Entwerfen der Vielzahl unterschiedlicher Versionen, so dass über die Vielzahl unterschiedlicher Versionen einzelner Versionen der Energie-gemeinsamen Zellen die Position der Stromversorgungsschiene auf der ersten Metallebene in einer schrittweisen Bewegung von x Schienen in Bezug auf eine benachbarte Version der entsprechenden Zelle variiert wird.
  23. Verfahren 22, ferner umfassend Entwerfen der schrittweisen Bewegung, derart, dass sich die Position der Stromversorgungsschiene um eine Schiene auf einer Außenseite einer gegenüberliegenden Seite der entsprechenden gemeinsamen Energie in mindestens einer der Versionen dreht.
  24. Verfahren nach Anspruch 22, ferner umfassend Entwerfen der Energie-gemeinsamen Zellen, so dass n = 3 und x = 1 sind.
  25. Verfahren nach Anspruch 17, ferner umfassend Entwerfen der Energie-gemeinsamen Zellen, so dass die erste Metallebene eine Metall-0-Ebene und die zweite Metallebene eine Metall-1-Ebene umfasst.
DE112017008087.8T 2017-12-28 2017-12-28 Energie-gemeinsame zellenarchitektur Pending DE112017008087T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/068820 WO2019132944A1 (en) 2017-12-28 2017-12-28 Power shared cell architecture

Publications (1)

Publication Number Publication Date
DE112017008087T5 true DE112017008087T5 (de) 2020-07-09

Family

ID=67068056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008087.8T Pending DE112017008087T5 (de) 2017-12-28 2017-12-28 Energie-gemeinsame zellenarchitektur

Country Status (5)

Country Link
US (1) US11068640B2 (de)
KR (1) KR102594535B1 (de)
CN (1) CN111201601A (de)
DE (1) DE112017008087T5 (de)
WO (1) WO2019132944A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10769342B2 (en) * 2018-10-31 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Pin access hybrid cell height design
US11682664B2 (en) * 2019-01-31 2023-06-20 Intel Corporation Standard cell architecture with power tracks completely inside a cell
US11901286B2 (en) * 2021-01-28 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Diagonal via pattern and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308307B1 (en) 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US7176125B2 (en) 2004-07-23 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a static random access memory with a buried local interconnect
US8816403B2 (en) 2011-09-21 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient semiconductor device cell layout utilizing underlying local connective features
US8694945B2 (en) * 2011-12-20 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic place and route method for electromigration tolerant power distribution
US8732626B2 (en) * 2012-01-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of circuit layout for multiple cells
US8582340B2 (en) 2012-01-12 2013-11-12 Arm Limited Word line and power conductor within a metal layer of a memory cell
CN106463350B (zh) * 2014-06-13 2019-12-20 英特尔公司 通过选择性削减规则网格的垂直沟道晶体管制造工艺
KR102177514B1 (ko) * 2015-03-27 2020-11-12 삼성전자주식회사 반도체 소자의 레이아웃 설계 방법, 그를 이용한 반도체 소자의 제조 방법 및 그것을 수행하는 컴퓨터 시스템
US9887127B1 (en) * 2016-12-15 2018-02-06 Globalfoundries Inc. Interconnection lines having variable widths and partially self-aligned continuity cuts

Also Published As

Publication number Publication date
WO2019132944A1 (en) 2019-07-04
KR102594535B1 (ko) 2023-10-26
US20200279069A1 (en) 2020-09-03
US11068640B2 (en) 2021-07-20
CN111201601A (zh) 2020-05-26
KR20200094143A (ko) 2020-08-06

Similar Documents

Publication Publication Date Title
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE112016007504T5 (de) Integriertes Schaltungs-Bauelement mit zinnenartigem Metall-Leiterbahn-Layout
DE102016212796B4 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE112015006942T5 (de) Beidseitige Metallisierung mit einer durch das Silizium verteilten Stromversorgung
DE112017008331T5 (de) Vertikal gestapelte Transistorbauelemente mit Isolationswandstrukturen, die einen elektrischen Leiter umfassen
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE112015006946T5 (de) Wrap-around-source/drain-verfahren zur herstellung von kontakten für rückseitenmetalle
DE102020133243A1 (de) Skalierbare und interoperable phy-freie die-zu-die-ea-lösung
DE102019124486A1 (de) Peripherierandbegrenzungserweiterung für intergrierte schaltungen
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE112017008031T5 (de) Aktive silizium-brücke
DE112017008139T5 (de) Dünnfilmtransistoren mit relativ erhöhter Breite und gemeinschaftlich verwendeten Bitleitungen
DE112017008087T5 (de) Energie-gemeinsame zellenarchitektur
DE102019108034A1 (de) Eingebetteter speicher in dreidimensionalem integriertem schaltkreis
DE112016006659T5 (de) Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
DE112017006705T5 (de) Hyperchip
DE102021101251A1 (de) Schutz vor antenneneffekten und schutz vor elektrostatischen entladungen für dreidimensionale integrierte schaltkreise
DE112014000546T5 (de) Verfahren zum Bilden von Verschaltungsstrukturen unter der Vorrichtung
DE102014108995A1 (de) Metall-Isolator-Metall-Kondensator auf der Chiplage mit partiellen Vias
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE102018203990A1 (de) Mikroelektronikgehäuse, das eine erhöhte Speicherkomponentendichte bereitstellt
DE102020130919A1 (de) Metallene, raumzentrierte standard-zellenarchitektur zum ermöglichen einer höheren zellendichte