DE102020103364A1 - Substrat-Patch-Rekonstitutionsoptionen - Google Patents

Substrat-Patch-Rekonstitutionsoptionen Download PDF

Info

Publication number
DE102020103364A1
DE102020103364A1 DE102020103364.8A DE102020103364A DE102020103364A1 DE 102020103364 A1 DE102020103364 A1 DE 102020103364A1 DE 102020103364 A DE102020103364 A DE 102020103364A DE 102020103364 A1 DE102020103364 A1 DE 102020103364A1
Authority
DE
Germany
Prior art keywords
patch
patches
dies
interposer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020103364.8A
Other languages
English (en)
Inventor
Haifa Hariri
Amruthavalli P. Alur
Wei-Lun K. Jen
Islam Salama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020103364A1 publication Critical patent/DE102020103364A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ausführungsbeispiele umfassen Halbleiter-Packages. Ein Halbleiter-Package umfasst ein erstes Patch und ein zweites Patch auf einem Interposer. Das Halbleiter-Package umfasst auch ein erstes Substrat in dem ersten Patch und ein zweites Substrat in dem zweiten Patch. Das Halbleiter-Package umfasst ferner eine Einkapselungsschicht über und um das erste und zweite Patch, eine Mehrzahl von Aufbauschichten auf dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht, und eine Mehrzahl von Dies und eine Brücke auf den Aufbauschichten. Die Brücke kann kommunikativ mit dem ersten Substrat des ersten Patch und dem zweiten Substrat des zweiten Patch gekoppelt sein. Die Brücke kann eine eingebettete Multi-Die-Verbindungbrücke (EMIB) sein. Das erste und zweite Substrat können EMIBs und/oder High-Density Packaging- (HDP) Substrate sein. Die Brücke kann zwischen zwei Dies und über einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert sein.

Description

  • GEBIET
  • Ausführungsbeispiele beziehen sich auf das Packaging von Halbleiterbauelementen. Insbesondere beziehen sich die Ausführungsbeispiele auf Halbleiterbauelemente mit verbundenen Dies unter Verwendung einer Patch-auf-Interposer- (POINT; patch on interposer) Architektur.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen bei integrierten Schaltungen eine Antriebskraft hinter einer ständig wachsenden Halbleiterindustrie. Das Skalieren auf immer kleinere Merkmale ermöglicht erhöhte Dichten von funktionalen Einheiten auf der begrenzten Grundfläche von Halbleiterbauelementen. Zum Beispiel werden herkömmliche Die-Herstellungstechniken aufgrund der Größe eines monolithischen Dies an ihre Grenzen gebracht, jedoch verlangen Anwendungen nach Fähigkeiten, die für große dimensionale integrierte Schaltungen unter Verwendung der neuesten Technologie möglich sind. Das Streben nach immer höherer Kapazität ist jedoch nicht ohne Probleme. Die Notwendigkeit zur Optimierung der Performance von jedem Bauelement wird immer wichtiger.
  • Da monolithische Dies größer geworden sind, können kleine Unterschiede, über die bei kleineren Dies hinweggesehen werden kann, nicht kompensiert werden und können die Ausbeute oft wesentlich reduzieren. Neuere Lösungen können die Verwendung einer Patch-auf-Interposer- (POINT) Architektur umfassen, welche verwendet wird, um Verpackungskosten für Serverprodukte und andere elektronische Produkte zu reduzieren. Eine POINT umfasst üblicherweise kleinere integrierte Schaltungen, verbunden mit einem gedruckte Schaltungsplatine- (PCB; printed circuit board) ähnlichem Interposer.
  • Eine existierende POINT-Architektur stellt Kostenvorteile bereit, da sie es erlaubt, Routing-Schichten mit höherer Dichte in ein kleineres Patch zu verbauen, und der Rest der Schichten kann durch einen billigeren Interposer-Prozess hergestellt werden. Mit zunehmender Größe der Dies und folglich auch zunehmender Größe der Patches, ist die POINT-Architektur möglicherweise nicht länger kosteneffizient relativ zu monolithischen Packages. Umgekehrt beeinflusst ein Wechsel von POINT-Architekturen zu monolithischen Packages/Substraten die Substratausbeute, Kosten und Front-End-Kapazität.
  • Figurenliste
  • Hierin beschriebene Ausführungsbeispiele sind beispielhaft und nicht einschränkend in den Figuren der beiliegenden Zeichnungen dargestellt, in denen gleiche Bezüge ähnliche Merkmale anzeigen. Ferner wurden einige herkömmliche Details weggelassen, um die hierin beschriebenen, erfinderischen Konzepte nicht unklar zu machen.
    • 1A ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Brücke in einem Hohlraum und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 1B ist eine detaillierte Darstellung einer Querschnittansicht eines jeweiligen Halbleiter-Packages mit einem Hohlraum, einer Mehrzahl von Aufbauschichten in einem Patch, gemäß einem Ausführungsbeispiel.
    • 2 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einem Substrat und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 3 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einem Substrat und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 4 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einem Substrat, einer Einkapselungsschicht und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 5 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Brücke in einem Hohlraum, einer Einkapselungsschicht, einer Mehrzahl von Aufbauschichten und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 6A - 6B sind detaillierte Darstellungen von Querschnittansichten eines Halbleiter-Packages mit einer Mehrzahl von Patches, einer Brücke in einem Hohlraum, einer Einkapselungsschicht und einer Mehrzahl von Aufbauschichten, gemäß einiger Ausführungsbeispiele.
    • 7 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Brücke, einer Einkapselungsschicht, einer Mehrzahl von Aufbauschichten und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 8A - 8B sind detaillierte Darstellungen von Querschnittansichten eines Halbleiter-Packages mit einer Mehrzahl von Patches, einer Brücke, einer Einkapselungsschicht und einer Mehrzahl von Aufbauschichten, gemäß einigen Ausführungsbeispielen.
    • 9 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Mehrzahl von Brücken, einer Einkapselungsschicht, einer Mehrzahl von Aufbauschichten und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 10 ist eine Darstellung einer Querschnittansicht eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Mehrzahl von Substraten, einer Brücke, einer Einkapselungsschicht zwischen der Mehrzahl von Dies, einer Mehrzahl von Aufbauschichten und einem Interposer, gemäß einem Ausführungsbeispiel.
    • 11A - 11C sind detaillierte Darstellungen von Querschnittansichten eines Halbleiter-Packages mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Mehrzahl von Brücken, einer Einkapselungsschicht, und einer Mehrzahl von Aufbauschichten, gemäß einigen Ausführungsbeispielen.
    • 12 ist eine Darstellung eines schematischen Blockdiagramms, das ein Computersystem darstellt, das ein Halbleiter-Package mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Mehrzahl von Brücken oder Substraten, einer Einkapselungsschicht, einer Mehrzahl von Aufbauschichten und einen Interposer nutzt, gemäß einem Ausführungsbeispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin beschrieben sind Halbleiter-Packages mit verbunden Dies, implementiert mit einer Patch-auf-Interposer- (POINT) Architektur. Ausführungsbeispiele eines Halbleiter-Packages können eine Mehrzahl von Dies, eine Mehrzahl von Patches, eine Mehrzahl von Brücken (oder eine Mehrzahl von Substraten), eine Einkapselungsschicht, eine Mehrzahl von Aufbauschichten und einen Interposer umfassen.
  • Wie hierin beschrieben kann sich ein „POINT“-Package (oder eine „POINT“-Architektur) auf ein oder mehrere Patches beziehen, die mit einem Interposer gekoppelt sind und auf einem gepackageten Serversystem integriert sein können. Insbesondere kann sich das POINT-Package auf Patches beziehen, die auf/über dem Interposer angeordnet sind, da die Patches ein kommunikatives Koppeln einer Mehrzahl von Dies (oder anderen Substraten) mit dem Interposer ermöglichen.
  • Wie hierin beschrieben kann sich ein „Patch“ auf ein mehrschichtiges organisches Packagesubstrat beziehen, das mit Aufbauschichten und fortschrittlichen Substrat-Entwurfsregeln implementiert ist. Die Entwurfsregeln können mit den neuesten Siliziumknoten kompatibel sein. Dies erlaubt es Dies, auf einem Patch mit einem feinen C4-Höckerabstand von einigen hundert bis weniger als 100 µm angeordnet zu sein. Bei einigen Ausführungsbeispielen kann das hierin beschriebene Patch einen Kern (z.B. einen dicken oder dünnen Kern, basierend auf dem gewünschten Packaging-Entwurf) und eine Mehrzahl von Aufbauschichten umfassen, die Verbindungsstrukturen wie beispielsweise leitfähige Schichten, Lötkugeln und Dielektrika umfassen können. Das Patch kann Routing und Leistungslieferungsfunktionen für ein Halbleiter-Package/System ermöglichen.
  • Die Ausführungsbeispiele des hierin beschriebenen Halbleiter-Package verbessern Packaging-Lösungen durch Zusammenfügen (oder kommunikatives Zusammenkoppeln) der Patches, um die Patch-Größe klein zu halten, während ebenso der Bedarf an größeren Dies (d.h. die Die-Größe soll kleiner sein als die Patch-Größe, da so bei diesen Ausführungsbeispielen ein Halbleiter-Package fähig sein kann, eine Mehrzahl von unterschiedlichen kleineren Dies auf einem kleineren Substrat zu integrieren, sodass der Gesamt-Die-Bereich, verwendet pro Package, größer sein kann) und eine komplexere Die-Integration adressiert wird. Das Zusammenformen (oder Zusammenheften) zweier Patches und deren Koppeln mit einem/r Hoch-Routing Substrat/Schnittstelle (z.B. einem High-Density Packaging- (HDP) Substrat, oder einer Silizium- (Si) Brücke) ermöglicht das Herstellen eines kleineren Formfaktor-Patch und stellt verbesserte Packaging-Lösungen für große komplexe Die-Produkte bereit. Dies ermöglicht die Verwendung von POINT-Architekturen über die Server-Umgebung, wo der gesamte Die-Bereich größer wird, und hilft dabei, die Substratkosten, -ausbeute und -kapazität zu verbessern.
  • Die hierin beschriebenen Ausführungsbeispiele umfassen Halbleiter-Packages mit Patches, die separat, vereinzelt hergestellt werden können, und dann an den Interposer angebracht werden. Zusätzlich umfassen die Ausführungsbeispiele der Halbleiter-Packages Patches, die mit Si-Brücken mit hoher Dichte und/oder HDP-Substraten gekoppelt sind, die für Diezu-Die-Kommunikation über die Patches verwendet werden. Einige der nachfolgend beschriebenen Ausführungsbeispiele umfassen Halbleiter-Packages, die zunächst die Patches entweder mit Si-Brücken und/oder HDP-Substraten miteinander aneinander anbringen und dann werden diese rekonstituierten Patches nachfolgend an den/mit dem Interposer angebracht/gekoppelt. Andere nachfolgend beschriebene Ausführungsbeispiele umfassen Halbleiter-Packages, die die Patches vor dem Anbringen der Patches an den Interposer zusammenformen können, was den Einfluss der Dickeabweichungen der Patches und die Patch-zu-Patch Verbindungen des Anordnungsprozesses reduziert. Die hierin beschriebenen Patch-zu-Patch-Verbindungen können mit Si-Brücken und/oder HPD-Substraten implementiert sein. Zusätzlich können einige der Ausführungsbeispiele Patches umfassen, die möglicherweise separat getestet werden, bevor die Patches zusammengeformt werden und an dem Interposer angebracht werden.
  • Die hierin beschriebenen Technologien können in einer oder mehreren elektronischen Vorrichtungen implementiert sein, insbesondere in Server-Vorrichtungen (z. B. Blade-Server, Rack-befestigter Server, Kombinationen derselben etc.) Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien verwenden können, umfassen irgendeine Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie beispielsweise auf mikroelektromechanischen Systemen (MEMS; microelectromechanical systems) basierende elektrische Systeme, Gyroskope, fortschrittliche Fahrassistenzsysteme (ADAS; advanced driving assistance systems), 5G Kommunikationssysteme, Kameras, Mobiltelefone, Computer-Endvorrichtungen, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internetvorrichtungen, Zahlungsterminals, Personaldigitalassistenten, Medienabspielgeräte und/oder Recorder, Server, Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen derselben und Ähnliches. Diese Vorrichtungen können tragbar oder stationär sein. Bei einigen Ausführungsbeispielen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, Personaldigitalassistenten, Server, Kombinationen derselben und Ähnlichem verwendet werden. Allgemeiner können die hierin beschriebenen Technologien in irgendeiner von einer Vielzahl von elektronischen Vorrichtungen, umfassend Halbleiter-Packages, umfassend Dies, Patches, Brücken, Substrate, Einkaspelungsschichten, Unterfüllschichten, Aufbauschichten und/oder Interposer verwendet werden.
  • In der folgenden Beschreibung werden verschiedene Aspekte der darstellenden Implementierungen unter Verwendung von Begriffen beschrieben, die gemeinhin von Fachleuten auf dem Gebiet verwendet werden, um den Inhalt ihrer Arbeit anderen Fachleuten auf dem Gebiet zu vermitteln. Für Fachleute auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegenden Ausführungsbeispiele in der Praxis mit nur einigen der beschriebenen Aspekte ausgeführt werden können. Zu Erklärungszwecken werden bestimmte Zahlen, Materialien und Konfigurationen dargelegt, um ein tiefgreifendes Verständnis der darstellenden Implementierungen bereitzustellen. Für den Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegenden Ausführungsbeispiele in der Praxis ohne die spezifischen Details ausgeführt werden können. In anderen Fällen werden gut bekannte Merkmale weggelassen oder vereinfacht, um die darstellenden Implementierungen nicht zu verunklaren.
  • Verschiedene Operationen sind wiederum als mehrere diskrete Operationen beschrieben, in einer Weise, die für das Verständnis der vorliegenden Ausführungsbeispiele am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen zwingend von der Reihenfolge abhängig sind. Insbesondere ist es nicht erforderlich, dass diese Operationen in der Reihenfolge der Präsentation ausgeführt werden.
  • Gemäß hiesiger Verwendung sollen die Begriffe „oben“, „unten“, „obere,r,s“, „untere,r,s“, „unterste,r,s“ und „oberste,r,s“ bei Verwendung im Verhältnis zu einem oder mehreren Elementen eine relative und nicht absolute physische Konfiguration vermitteln. Somit kann ein Element, das in einer Vorrichtung als „oberstes Element“ oder „oberes Element“ beschrieben wird, stattdessen das „unterste Element“ oder „untere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird. Ähnlich kann ein Element, das in der Vorrichtung als „unterstes Element“ oder „unteres Element“ beschrieben wird, stattdessen das „oberste Element“ oder „obere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird.
  • Bezugnehmend nun auf 1A ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 100 gezeigt. Bei einem Ausführungsbeispiel kann das Halbleiter-Package 100 eine Mehrzahl von Patches 120-121, angeordnet auf/über dem Interposer 102, umfassen. Bei einem Ausführungsbeispiel können die Patches 120-121 mit dem Interposer 120 mit einer Mehrzahl von ersten Lötkugeln 162 gekoppelt sein. Bei einem Ausführungsbeispiel kann ein Unterfüll-Material 154 die ersten Lötkugeln 162 unter den Patches 120-121 umgeben.
  • Bei einem Ausführungsbeispiel kann der Interposer 102 eine oder mehrere elektronische/leitfähige Strukturen wie beispielsweise leitfähige Vias, Leiterbahnen, Anschlussflächen etc. umfassen, die darauf oder darin gebildet sind. Der Interposer 102 kann zum Koppeln einer oder mehrerer elektronischer Vorrichtungen, umfassend die Patches 120-121, eine Mehrzahl von Dies 150-151 und eine Brücke 140, mit einem anderen Package-Substrat, wie beispielsweise einer gedruckten Schaltungsplatine (PCB) und/oder einer Hauptplatine, verwendet werden. Bei einem Ausführungsbeispiel kann der Interposer 102 eines oder mehrere unterschiedliche Materialien umfassen, wie beispielsweise ein organisches Substrat, bestehend aus einer oder mehreren Schichten von polymerem Basismaterial, umfassend leitende Regionen zum Senden von Signalen, und/oder eine oder mehrere Schichten von keramischem Basismaterial, umfassend leitende Regionen zum Senden von Signalen. Die leitenden Strukturen/Regionen des Interposers 102 können unterschiedlich eine Legierung aus Nickel, Palladium und/oder Zinn (und bei einigen Ausführungsbeispielen, Kupfer oder ein oder mehrere ähnliche Metalle umfassen.
  • Bei einem Ausführungsbeispiel können die Patches 120-121 mehrschichtige organische Package-Substrate sein, die mit Aufbauschichten und fortschrittlichen Substrat-Entwurfsregeln implementiert sind, die kompatibel mit den neuesten Siliziumknoten sein können. Bei einigen Ausführungsbeispielen können die Patches 120-121 einen dünnen Kern und eine Mehrzahl von Aufbauschichten umfassen, wobei die Aufbauschichten Verbindungsstrukturen umfassen können, wie beispielsweise leitfähige Schichten, Lötkugeln und Dielektrika.
  • Wie in 1A gezeigt, können die Patches 120-121 einen Hohlraum 125 umfassen, der die Brücke 140 umgibt (oder einbettet). Bei einem Ausführungsbeispiel können die Patches 120-121 durch die Brücke 140 kommunikativ gekoppelt sein. Bei einem Ausführungsbeispiel kann die Brücke 140 elektrisches Routing (oder Verbindungsstrukturen) zum kommunikativen Koppeln des Patch 120 mit dem Patch 121 umfassen. Bei einem Ausführungsbeispiel kann die Brücke 140 mit den Patches 120-121 durch eine Klebemittelschicht 110 (oder einen Klebemittelfilm) gekoppelt sein.
  • Bei einem Ausführungsbeispiel kann die Brücke 140 eine Siliziumbrücke oder eine Brücke, hergestellt aus irgendeinem anderen Substratmaterial, das für das Bilden von Brücken geeignet ist, sein. Bei einigen Ausführungsbeispielen kann die Brücke 140 als eine eingebettete Multi-Die-Verbindungsbrücke (EMIB; embedded multi-die interconnect bridge) bezeichnet sein. Bei einem Ausführungsbeispiel erlaubt die Brücke 140, dass der kombinierte Bereich von einer Mehrzahl von Dies 150-151 größer ist als die Retikel-Begrenzung, die zur Bildung von aktiven Bauelementen auf den Dies 150-151 verwendet wird. Bei einem bestimmen Ausführungsbeispiel können die Patches 120-121 eine Dicke (oder eine Z-Höhe) von ungefähr 200 µm bis 2,5 mm aufweisen. Bei zusätzlichen Ausführungsbeispielen können die Patches 120-121 eine Dicke von ungefähr 50 µm bis 2,5 mm aufweisen. Es wird darauf hingewiesen, dass das Patch 120 bei einem alternativen Ausführungsbeispiel eine Dicke aufweisen kann, die im Wesentlichen/nominell gleich zu einer Dicke des Patch 121 ist.
  • Bei einem Ausführungsbeispiel kann die Brücke 140 in dem Hohlraum 125 zwischen den Patches 120-121 angeordnet sein, und innerhalb von Einkapselungsmaterialschichten 130, die ein Unterfüllmaterial, ein Füllstoffmaterial oder dergleichen umfassen können, eingebettet sein. Bei einem Ausführungsbeispiel kann der Hohlraum 125 eine Dicke umfassen, die ungefähr gleich zu einer Dicke der Brücke 140 mit der Klebemittelschicht 110 ist. So kann beispielsweise bei einem bestimmten Ausführungsbeispiel die Brücke 140 eine Dicke von etwa 10 µm bis 70 µm aufweisen.
  • Bei einem Ausführungsbeispiel können die Einkapselungsmaterialschichten 130 unter den Dies 150-151 und zwischen den Patches 120-121 angeordnet sein und können auch die Brücke 140 mit der Klebemittelschicht 110 umgeben (oder einbetten). Bei einem Ausführungsbeispiel kann das Halbleiter-Package 100 eine oder mehrere Aufbauschichten umfassen, die eine Mehrzahl von Dielektrika umfassen können. Bei einem Ausführungsbeispiel können die Dielektrika ein Polymermaterial umfassen, wie beispielsweise ein Polyimid, ein Epoxid oder einen Aufbaufilm (BF; build-up film).
  • Bei einem Ausführungsbeispiel können die Einkapselungsmaterialschichten 130 die Brücke 140 innerhalb des Hohlraums 125 umgeben, und die Einkapselungsmaterialschichten 130 können über und zwischen den Patches 120-121 angeordnet sein. Zum Beispiel, wie in 1B gezeigt, können die Einkapselungsmaterialschichten 130 über Dielektrika, leitfähigen Schichten (z.B. die leitfähigen Leiterbahnen 111-113, die Vias 131-132, etc.,) des Halbleiter-Packages 100 angeordnet sein.
  • Bei einem Ausführungsbeispiel können die Dies 150-151 über der Brücke 140 und den Patches 120-121 angeordnet sein. Zum Beispiel kann jeder der Dies 150-151 einen äußeren Rand umfassen, der über der Brücke 140 positioniert ist. Während eine Brücke 140 und zwei Dies 150-151 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Brücken 140 und Dies 150-151 über den Patches 120-121 positioniert sein kann. Bei einem Ausführungsbeispiel können die Dies 150-151 mit der Brücke 140 und den Patches 120-121 mit einer Mehrzahl von zweiten Lötkugeln 164 und Erste-Ebene-Verbindungen (FLI; first level interconnects) 113 (wie in 1B gezeigt) elektrisch gekoppelt sein.
  • Bei einem Ausführungsbeispiel können die Dies 150-151 einen Halbleiter-Die, eine elektronische Vorrichtung (z. B. eine drahtlose Vorrichtung), eine integrierte Schaltung (IC; integrated circuit), eine zentrale Verarbeitungseinheit (CPU; central processing unit), einen Mikroprozessor, einen Plattformsteuerungshub (PCH; platform controller hub), einen Speicher, eine Graphikverarbeitungseinheit (GPU; graphic processing unit) und/oder ein feldprogrammierbares Gate-Array (FPGA; field-programmable gate array) umfassen, sind jedoch nicht darauf beschränkt. Die Dies 150-151 können aus einem Material, wie beispielsweise Silizium, gebildet sein und eine Schaltung darauf aufweisen, die ausgebildet ist, um mit der Brücke 140 und/oder den Patches 120-121 gekoppelt zu sein.
  • Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 154 die zweiten Lötkugeln 164 und die FLIs 113 (wie in 1B gezeigt) unter den Dies 150-151 umgeben. Bei einem Ausführungsbeispiel können die Dies 150-151 ebenso kommunikativ miteinander durch leitfähige Leiterbahnen (oder Verbindungsstrukturen) innerhalb der Brücke 140 gekoppelt sein. Bei einem Ausführungsbeispiel sind die Dies 150-151 beide aktive Dies (d.h. der Die 150 und der Die 151 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 150-151 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Bezugnehmend nun auf 1B ist eine detaillierte Querschnittdarstellung des Halbleiter-Packages 100 mit den Einkapselungsmaterialschichten 130 gemäß einem Ausführungsbeispiel gezeigt. Bei einem Ausführungsbeispiel ist eine detaillierte Querschnittdarstellung eines Abschnitts der Einkapselungsmaterialschichten 130 gezeigt, da der Abschnitt des Hohlraums 125 über dem Patch 121 vor dem Anordnen der Brücke in den Hohlraum 125 gezeigt ist.
  • Bei einem Ausführungsbeispiel, wie in 1A gezeigt, kann eine Redistributionsschicht (RDL; redistribution layer) über den Patches 120-121 und der Brücke 140 angeordnet sein. Die dargestellte RDL ist als eine Dielektrikum-Aufbauschicht umfassend der Einfachheit halber dargestellt und Fachleute auf dem Gebiet werden erkennen, dass die RDL eine Mehrzahl von Aufbauschichten umfassen kann. Die RDL kann auch eine Mehrzahl von leitfähigen Leiterbahnen 111-113 und Vias 131-132 umfassen, wie im Stand der Technik bekannt ist. Bei einem Ausführungsbeispiel können Lötresistschichten 156 über der RDL angeordnet sein, um Isolation für die FLIs 113, gekoppelt mit den Dies, und Zweite-Ebene-Verbindungen (SLIs; second level interconnects), gekoppelt mit dem Interposer, bereitzustellen, wie beispielsweise Lötkugeln (z.B. wie mit den ersten und zweiten Lötkugeln 162 und 164 von 1A gezeigt) oder dergleichen.
  • Bei einem Ausführungsbeispiel kann der Patch 121 wie oben beschrieben eine Kernschicht 107 und alternierende Schichten von organischen Aufbauschichten und leitfähige (z.B. Kupfer) Routing-Schichten (oder leitfähige Verbindungsstrukturen) umfassen, wie im Stand der Technik bekannt ist. Bei einem Ausführungsbeispiel können die Leiterbahnen 111-112 und die Vias 131-132 die FLIs 113 über den Patch 121 mit der nachfolgend angeordneten Brücke und dem Die und anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 100 elektronisch koppeln.
  • Wie in 1B gezeigt, kann das Halbleiter-Package 100 ursprünglich die POINT-Anordnung/Architektur anordnen (oder formen), und nachfolgend das Brücke-und-Die-Bonden (oder das Brücke-zu-Die-Bonden) implementieren. Zum Beispiel kann das Halbleiter-Package 100 die Patches 120-121 mit dem Interposer 102 koppeln (oder anbringen), und die Unterfüll- Einkapselungsmaterialschichten 130 unter und zwischen den Patches 120-121 anordnen (oder hinzufügen), während der Ausschnitt des Hohlraums 125 zwischen den Patches 120-121 für das Brücke-und-Die-Bunden zurückgelassen wird. Dann kann das Halbleiter-Package 100 bei einigen Ausführungsbeispielen die Brücke 140 in den Hohlraum 125 und die Dies 150-151 über der Brücke 140 und den Patches 120-121 anordnen, wo ein thermisches Kompressionsbonden für das Brücke-zu-Die-Bonden implementiert sein kann, und die Unterfüll-Einkapselungsmaterialschichten 130 können dann zwischen den Dies 150-151 und den oberen Oberflächen der Brücke 140, den Patches 120-121 und der RDL (oder Aufbauschichten) angeordnet (oder hinzugefügt) werden.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 100 der 1A-1B basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten und Aufbauschichten umfassen kann.
  • Bezugnehmend nun auf 2 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 200 gezeigt. Das Halbleiter-Package 200 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 100 der 1A-1B sein, mit der Ausnahme, dass ein Substrat 270 verwendet wird, um die Dies 250-251 und die Patches 220-221 zu koppeln. Während eine Brücke 140 in einem Hohlraum 125, gebildet zwischen den Patches 120-121 in 1A angeordnet ist, ist das Substrat 270 zwischen den Dies 250-251 und den Patches 220-221 in 2 angeordnet (oder sandwichartig angeordnet). Während ein Substrat 270 und zwei Dies 250-251 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Substraten 270 und Dies 250-251 auf/über/in den Patches 220-221 positioniert sein kann.
  • Bei einem Ausführungsbeispiel kann das Substrat 270 auf den Patches 220-221 angeordnet sein, während die Dies 250-251 auf dem Substrat 270 angeordnet sein können. Bei einem Ausführungsbeispiel kann das Substrat 270 mit den Dies 250-251 und die Patches 220-221 mit den zweiten Lötkugeln 264 gekoppelt sein. Ähnlich zu dem vorangehenden Package kann das Halbleiter-Package 200 die Patches 220-221, angeordnet auf dem Interposer 202, umfassen. Die Patches 220-221 können mit dem Interposer 202 mit den ersten Lötkugeln 262 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 254 die ersten Lötkugeln 262 unter den Patches 220-221 umgeben, und die zweiten Lötkugeln 264 unter den Dies 250-251 und dem Substrat 270; und zusätzlich kann das Unterfüllmaterial 254 zwischen den Patches 220-221 angeordnet sein.
  • Bei einem Ausführungsbeispiel kann das Substrat 270 ein HDP-Substrat sein. Das HDP-Substrat 270 kann ein Siliziumsubstrat sein, das eine erhöhte (oder hohe) Eingangs/Ausgangs- (I/O) Dichte und Bandbreite für die Kommunikation zwischen den Dies 250-251 und den Patches 220-221 des Halbleiter-Packages 200 aufweist. Das HDP-Substrat 70 kann Lötkugeln mit hoher Dichte und feine leitfähige Leiterbahnen umfassen, die Verbindungen mit hoher Dichte zwischen den Dies 250-251 und den Patches 220-221 erzeugen. Bei einem Ausführungsbeispiel kann das Substrat 270 eine Dicke von ungefähr 10 µm bis 200 µm aufweisen.
  • Bei einem Ausführungsbeispiel können die Patches 220-221 kommunikativ durch das Substrat 270 gekoppelt sein. Bei einigen Ausführungsbeispielen kann das Substrat 270 auch den Die 250 mit dem Die 251 kommunikativ koppeln. Bei einem Ausführungsbeispiel sind die Dies 250-251 beide aktive Dies (d.h. der Die 250 und der Die 251 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 250-251 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 200 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 3 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 300 gezeigt. Das Halbleiter-Package 300 kann im Wesentlichen ähnlich zu den Halbleiter-Packages 100 und 200 der 1A-2 sein, mit der Ausnahme, dass ein Substrat 370 verwendet wird, um die Patches 320-221 und den Interposer 302 zu koppeln. Während ein Substrat 270 auf den Patches 220-221 in 2 angeordnet ist, ist das Substrat 370 zwischen den Patches 220-221 und dem Interposer 302 in 3 angeordnet (oder sandwichartig angeordnet), um die Gesamt-Koplanarität des Halbleiter-Packages 300 zu verbessern (d.h. da sich das Substrat 370 unter den Patches 320-321 befindet, beeinträchtigt irgendeine Fehlanpassung zwischen den Dicken der Patches 320-321 möglicherweise nicht die Package-Koplanarität für die Anordnung der Dies 350-351 und der Patches 320-321). Während ein Substrat 370 und zwei Dies 350-351 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Substraten 370 und Dies 350-251 auf/über/in/unter den Patches 320-321 positioniert sein kann.
  • Wie in 3 gezeigt ist, kann bei einem Ausführungsbeispiel das Substrat 370 auf dem Interposer 302 angeordnet sein, während die Patches 320-321 auf dem Interposer 302 angeordnet sein können. Bei einem Ausführungsbeispiel können die Dies 350-351 auf den Patches 320-321 angeordnet sein. Zum Beispiel kann der Die 150 direkt über dem Patch 320 angeordnet sein und der Die 351 kann direkt über dem Patch 321 angeordnet sein. Die Dies 350-351 können mit den Patches 320-321 mit den dritten Lötkugeln 364 gekoppelt sein.
  • Bei einem Ausführungsbeispiel kann das Substrat 370 mit dem Interposer 302 mit den ersten Lötkugeln 360 gekoppelt sein, und die Patches 320-321 können mit dem Substrat 370 mit den zweiten Lötkugeln 362 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 354 die ersten Lötkugeln 360 unter dem Substrat 370, die zweiten Lötkugeln 362 unter den Patches 320-321, und die dritten Lötkugeln 364 unter den Dies 350-351 umgeben; und zusätzlich kann das Unterfüllmaterial 354 zwischen den Patches 320-221 angeordnet sein.
  • Bei einem Ausführungsbeispiel kann das Substrat 370 ein HDP-Substrat sein. Das Substrat 370 kann im Wesentlichen ähnlich zu dem Substrat 270 von 2 sein. Bei einem bestimmten Ausführungsbeispiel kann das Substrat 370 eine Dicke von ungefähr 10 µm bis 200 µm aufweisen. Bei einem Ausführungsbeispiel können die Patches 320-321 kommunikativ durch das Substrat 370 gekoppelt sein. Bei einigen Ausführungsbeispielen kann das Substrat 370 auch den Die 350 mit dem Die 351 kommunikativ koppeln. Bei einem Ausführungsbeispiel sind die Dies 350-351 beide aktive Dies (d.h. der Die 350 und der Die 351 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 350-351 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 300 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 4 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 400 gezeigt. Das Halbleiter-Package 400 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 200 der 2 sein, mit der Ausnahme, dass eine Einkapselungsschicht 480 um und über den Patches 420-421 angeordnet sein kann. Während ein Substrat 270 mit Lötkugeln 264 direkt auf den Patches 220-221 in 2 angeordnet ist, ist das Substrat 470 mit den Lötkugeln 464 direkt auf der Einkapselungsschicht 480 angeordnet, die eine oder mehrere Oberflächen der Patches 420-421 in 4 leicht abdeckt, um die Gesamt-Koplanarität des Halbleiter-Packages 400 zu verbessern (d.h. irgendeine Fehlanpassung zwischen den Dicken der Patches 420-421 kann durch den Einkapselungsschicht-Prozess 480 über den Patches 420-421 ausgeglichen werden) Während ein Substrat 470 und zwei Dies 450-451 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Substraten 470 und Dies 450-451 auf/über/in/unter den Patches 420-421 positioniert sein kann. Es wird darauf hingewiesen, dass sich ein „Substrat“ auf ein HPD-Substrat 470 beziehen kann, wie in 4-8B beschrieben. Jedoch kann sich bei einem anderen Ausführungsbeispiel ein „Substrat“ auf eine eingebettete Brücke 540 und 740 der 5-8B beziehen.
  • Bei einem Ausführungsbeispiel kann die Einkapselungsschicht 480 eine Formmasseschicht und/oder irgendein oder mehrere ähnliche Einkapselungsmaterialien sein. Bei einem Ausführungsbeispiel kann die Einkapselungsschicht 480 ein Epoxid (z. B. ein weiches Epoxid, ein steifes Epoxid, ein opakes Epoxid etc.) mit einem oder mehreren Füllstoffmaterialien umfassen. Bei einem Ausführungsbeispiel kann die Einkapselungsschicht 480 formgepresst, laminiert oder ähnliches sein. Bei einem Ausführungsbeispiel kann die Einkapselungsschicht 480 über der einen oder den mehreren Oberflächen (oder unteren Oberflächen) der Patches 420-421 angeordnet werden, und nachfolgend planarisiert werden - zum Beispiel, während sie auf einem flachen Träger mit der Oberseite nach unten platziert ist, da der Träger irgendeine flache Oberfläche, Glas, organisch, etc. sein kann - um im Wesentlichen parallel zu einer unteren Oberfläche des Substrats 470 zu sein (z.B. mit einem CPM-Prozess oder ähnlichem).
  • Zusätzlich dazu kann die Einkapselungsschicht, wie in 4 gezeigt, die Patches 420-421 durch ein Anordnen der Einkapselungsschicht über, unter und zwischen den Patches 420-421 und um die äußeren Ränder der Patches 420-421 umgeben (oder einbetten). Bei einem Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 480 zwischen beiden unteren Oberflächen der Patches 420-421 positioniert sein. Bei einem anderen Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 480 im Wesentlichen koplanar zu den oberen Oberflächen der Patches 420-421 sein.
  • Bei einem Ausführungsbeispiel kann das Substrat 470 auf den Patches 420-421 angeordnet sein, während die Dies 450-451 auf dem Substrat 470 angeordnet sein können. Bei einem Ausführungsbeispiel kann das Substrat 470 mit den Dies 450-451 und die Patches 420-421 mit den zweiten Lötkugeln 464 gekoppelt sein. Ähnlich zu den vorangehenden Packages kann das Halbleiter-Package 400 die Patches 420-421, angeordnet auf dem Interposer 402, umfassen. Die Patches 420-421 können mit dem Interposer 402 mit den ersten Lötkugeln 462 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 454 einen Abschnitt der ersten Lötkugeln 462 unter den Patches 420-421 umgeben, da das Unterfüllmaterial 454 zwischen der Einkapselungsschicht 480 unter den Patches 420-421 und dem Interposer 402 angeordnet ist. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial die zweiten Lötkugeln 464 unter den Dies 450-451 und das Substrat 470 umgeben, wobei das Unterfüllmaterial 454 zwischen der Einkapselungsschicht über den Patches 420-421 und der unteren Oberfläche des Substrats 470 angeordnet sein kann.
  • Bei einem Ausführungsbeispiel kann das Substrat 470 ein HDP-Substrat sein. Bei einem Ausführungsbeispiel kann das Substrat 470 eine Dicke von ungefähr 10 µm bis 200 µm aufweisen. Bei einem Ausführungsbeispiel können die Patches 420-421 kommunikativ durch das Substrat 470 gekoppelt sein. Bei einigen Ausführungsbeispielen kann das Substrat 470 auch den Die 450 mit dem Die 451 kommunikativ koppeln. Bei einem Ausführungsbeispiel sind die Dies 450-451 beide aktive Dies (d.h. der Die 450 und der Die 451 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 450-451 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 400 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 5 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 500 gezeigt. Das Halbleiter-Package 500 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 100 der 1A-1B sein, mit der Ausnahme, dass eine Einkapselungsschicht 580 um und zwischen den Patches 520-521 angeordnet sein kann (z.B. kann ein Hohlraum zuerst gebildet werden und dann kann eine Brücke angebracht werden, während die RDL-Schichten nach der Einkapselung gebildet werden können). Während ein Füllstoffmaterial 130 in 1 zwischen den Patches 120-121 angeordnet ist, ist die Einkapselungsschicht 580 in 5 zwischen und um die Patches 520-521 angeordnet, um die Gesamt-Koplanarität der oberen Oberflächen der Patches 520-521 zu verbessern, während das Verwenden einer Brücke 540 anstelle eines separaten HDP-Substrats mit Lötkugeln dabei hilft, den Signalverlust des Halbleiter-Packages 500 zu reduzieren (d.h. irgendeine Fehlanpassung zwischen den Dicken der Patches 520-521 kann um eine Kombination der Einkapselungsschicht 580 und den Aufbauschichten 530 über den Patches 520-521 versetzt sein; und dadurch, dass zwischen den Patches 520-521 und den Dies 550-551 kein Substrat vorhanden ist, wird das Signal zwischen den Patches 520-521 und den Dies 550-551 verbessert). Während eine Brücke 540 und zwei Dies 550-551 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Brücken 540 und Dies 550-551 auf/über/in den Patches 520-521 positioniert sein kann.
  • Ähnlich zu den vorangehenden Packages kann das Halbleiter-Package 500 die Patches 520-521, angeordnet auf dem Interposer 502, umfassen. Die Patches 520-521 können mit dem Interposer 502 mit den ersten Lötkugeln 562 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 554 einen Abschnitt der ersten Lötkugeln 562 unter den Patches 520-521 umgeben, während das Unterfüllmaterial 554 zwischen der Einkapselungsschicht 580 unter den Patches 520-521 und dem Interposer 502 angeordnet ist. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 554 die zweiten Lötkugeln 564 unter den Dies 550-551 umgeben, wobei das Unterfüllmaterial 554 zwischen der oberen Oberfläche der Aufbauschichten 530 und den unteren Oberflächen der Dies 550-551 angeordnet sein kann.
  • Zusätzlich dazu kann die Einkapselungsschicht 580 die Patches 520-521 durch ein Anordnen der Einkapselungsschicht unter und zwischen den Patches 520-521 und um die äußeren Ränder der Patches 520-521 umgeben. Bei einem Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 580 unter beiden unteren Oberflächen der Patches 520-521 positioniert sein. Bei einem anderen Ausführungsbeispiel kann es die Einkapselungsschicht 580 ermöglichen, dass die oberen Oberflächen der Patches 520-521 im Wesentlichen koplanar zueinander sind.
  • Wie in 5 gezeigt, können die Patches 520-521 einen Hohlraum 525 umfassen, der die Brücke 540 umgibt (oder einbettet). Bei einem Ausführungsbeispiel können die Patches 520-521 durch die Brücke 540 kommunikativ gekoppelt sein. Bei einem Ausführungsbeispiel kann die Brücke 540 das Patch 520 mit dem Patch 521 und/oder den Die 550 mit dem Die 551 kommunikativ koppeln. Bei einem Ausführungsbeispiel kann die Brücke 540 mit den Patches 520-521 durch eine Klebemittelschicht 510 gekoppelt sein. Bei einem Ausführungsbeispiel erlaubt die Brücke 540, dass der kombinierte Bereich von einer Mehrzahl von Dies 550-551 größer ist als die Fadennetz-Begrenzung, die zur Bildung von aktiven Bauelementen auf den Dies 550-551 verwendet wird.
  • Bei einem Ausführungsbeispiel kann die Brücke 540 in dem Hohlraum 525 zwischen den Patches 520-521 angeordnet und innerhalb einer Mehrzahl von Aufbauschichten 530 in dem Hohlraum 525 eingebettet sein. Bei einem Ausführungsbeispiel kann der Hohlraum 525 eine Dicke umfassen, die ungefähr gleich zu einer Dicke der Brücke 540 mit der Klebemittelschicht 510 ist. Bei einem anderen Ausführungsbeispiel kann der Hohlraum 525 eine Dicke umfassen, die ungefähr gleich zu einer Dicke der Brücke 540 mit der Klebemittelschicht 510 ist.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten über den Patches 520-521, der Brücke 540 und der Einkapselungsschicht 580 angeordnet sein. Zum Beispiel können die Aufbauschichten 530 die Brücke 540 mit der Klebemittelschicht 540 umgeben (oder einbetten). Bei einem Ausführungsbeispiel können die Aufbauschichten 530 eine erste Dicke und eine zweite Dicke aufweisen. Die erste Dicke kann als die Dicke zwischen den oberen Oberflächen der Patches 520-521 und der Brücke 540 und dem Unterfüllmaterial 554 unter den Dies 550-551 definiert sein. Die zweite Dicke kann als die Dicke zwischen der unteren Oberfläche des Hohlraums 525 (d.h. die oberen)Eck-/Rand-Oberflächen innerhalb des Hohlraums 525 der Patches 520-521) und dem Unterfüllmaterial 554 unter den Dies 550-551 definiert sein. Bei einem Ausführungsbeispiel ist die erste Dicke der Aufbauschichten 530 kleiner als die zweite Dicke der Aufbauschichten 530. Bei einem Ausführungsbeispiel können die Aufbauschichten 530 Verbindungsstrukturen umfassen, (z.B. wie mit den leitfähigen Leiterbahnen 511-514, den Vias 531-533 und den Dielektrika 530 der 6A-6B gezeigt) die die Dies 550-551, angeordnet über den Patches 520-521, mit der Brücke 540, dem Interposer 502 und irgendwelchen anderen Komponenten und/oder einer Schaltungsanordnung in dem Halbleiter-Package 500 elektronisch koppeln.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 530 eine Mehrzahl von Dielektrika umfassen. Bei einem Ausführungsbeispiel können die Dies 550-551 über der Brücke 540 und den Patches 520-521 angeordnet sein. Zum Beispiel kann jeder der Dies 550-551 einen äußeren Rand umfassen, der über der Brücke 540 positioniert ist. Bei einem Ausführungsbeispiel können die Dies 550-551 mit der Brücke 540 und den Patches 520-521 mit den zweiten Lötkugeln 564 und den FLI 514 (wie in 6B gezeigt) elektrisch gekoppelt sein.
  • Bei einem Ausführungsbeispiel sind die Dies 550-551 beide aktive Dies (d.h. der Die 550 und der Die 551 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 550-551 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 500 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 6A-6B ist gemäß einem Ausführungsbeispiel eine Reihe von Querschnittdarstellungen gezeigt, die einen Prozess zum Bilden der Brücke 540 und der Aufbauschichten 530 des Halbleiter-Packages 500, oben im Hinblick auf 5 beschrieben, darstellen.
  • Bezugnehmend nun auf 6A ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 530 gezeigt, während der Hohlraum 525 über den Patches 520-521 vor dem Anordnen der Brücke in den Hohlraum 525 gezeigt ist, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel können die Dies 550-551, wie in 5 gezeigt, über einer RDL angeordnet sein, die über den Patches 520-521 gebildet sein kann. Die dargestellte RDL ist als eine Dielektrikum-Aufbauschicht umfassend der Einfachheit halber dargestellt und Fachleute auf dem Gebiet werden erkennen, dass die RDL eine Mehrzahl von Aufbauschichten umfassen kann. Die RDL kann auch eine leitfähige Schicht umfassen, die eine Mehrzahl von leitfähigen Leiterbahnen 511-512 und Vias 531 umfassen kann, wie im Stand der Technik bekannt ist. Bei einem Ausführungsbeispiel, wie vorangehend beschrieben wurde, können die Patches 520-521 eine Kernschicht 507 und alternierende Schichten von organischen Aufbauschichten 530 und leitfähige Routing-Schichten 505 umfassen, wie im Stand der Technik bekannt ist.
  • Bezugnehmend nun auf 6B ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 530 gezeigt, nachdem die Brücke 540 und die verbleibenden leitfähigen Schichten 511-514 und Vias 531-534 in den Aufbauschichten 530 angeordnet sind, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel können die Aufbauschichten 530 das Anordnen der Brücke 540 mit der Klebemittelschicht 510 auf den oberen äußeren Rändern der Patches 520-521 innerhalb des Hohlraums 525 umfassen. Bei einem Ausführungsbeispiel können die Aufbauschichten 530 ebenso das Anordnen (oder Bilden) der leitfähigen Routing-Schichten umfassen, wie beispielsweise der Leiterbahnen 511-514 und der Vias 531-533 über den Patches 520-521 und der Brücke 540. Zum Beispiel können die Aufbauschichten 530 die Patches 520-521 mit den Dies 550-551 kommunikativ koppeln (wie in 5 gezeigt). Bei einem Ausführungsbeispiel können die Leiterbahnen 511-514 und die Vias 531-533 die FLIs 514 über den Patches 520-521 und der Brücke 540 mit den Dies 550-551 und anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 500 elektrisch koppeln.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 500 der 6A-6B basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 7 ist gemäß einem Ausführungsbeispiel eine Querschnittsdarstellung eines Halbleiter-Packages 700 gezeigt. Das Halbleiter-Package 700 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 500 der 5-6B sein, mit der Ausnahme, dass eine Brücke 740 in Aufbauschichten 730 eingebettet ist und auf Patches 720-721 ohne einen Hohlraum zwischen den Patches 720-721 angeordnet ist. Während eine Brücke 540 in einem Hohlraum 525, gebildet zwischen den Patches 520-521 in 5-6B, angeordnet ist, ist die Brücke 740 in 7 mit dem Klebemittelfilm 710 direkt auf den oberen Eckrändern der Patches 720-721 angebracht, um die Gesamt-Koplanarität zu verbessern und den Signalverlust des Halbleiter-Packages 700 durch Vermeiden der Anforderung einer Patch-zu-Die-Verbindung mit einem separaten HDP-Substrat und zusätzlichen Lötkugel-Verbindungen zu reduzieren. Während eine Brücke 740 und zwei Dies 750-751 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Brücken 740 und Dies 750-751 auf/über/in den Patches 720-721 positioniert sein kann.
  • Ähnlich zu den vorangehenden Packages kann das Halbleiter-Package 700 die Patches 720-721, angeordnet auf dem Interposer 702, umfassen. Die Patches 720-721 können mit dem Interposer 702 mit den ersten Lötkugeln 762 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 754 einen Abschnitt der ersten Lötkugeln 762 unter den Patches 720-721 umgeben, während das Unterfüllmaterial 754 zwischen der Einkapselungsschicht 780 unter den Patches 720-721 und dem Interposer 702 angeordnet ist. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial die zweiten Lötkugeln 764 unter den Dies 750-751 umgeben, wobei das Unterfüllmaterial 754 zwischen der oberen Oberfläche der Aufbauschichten 730 und den unteren Oberflächen der Dies 750-751 angeordnet sein kann.
  • Zusätzlich dazu kann die Einkapselungsschicht 780 die Patches 720-721 durch ein Anordnen der Einkapselungsschicht unter und zwischen den Patches 720-721 und um die äußeren Ränder der Patches 720-721 umgeben. Bei einem Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 780 unter einer der beiden unteren Oberflächen der Patches 720-721 positioniert sein. Bei einem anderen Ausführungsbeispiel erlaubt es die Einkapselungsschicht 780 den Patches 720-721 Oberflächen zu umfassen, die im Wesentlichen koplanar zueinander sein können.
  • Wie in 7 gezeigt, kann die Brücke 740 auf den oberen Eck-/Außen- Rändern der Patches 720-721 angeordnet sein. Bei einem Ausführungsbeispiel können die Patches 720-721 durch die Brücke 740 kommunikativ gekoppelt sein. Bei einem Ausführungsbeispiel kann die Brücke 740 das Patch 720 mit dem Patch 721 und/oder den Die 750 mit dem Die 751 kommunikativ koppeln. Bei einem Ausführungsbeispiel kann die Brücke 740 mit den Patches 720-721 durch die Klebemittelschicht 710 gekoppelt sein. Bei einem Ausführungsbeispiel erlaubt die Brücke 740, dass der kombinierte Bereich von einer Mehrzahl von Dies 750-751 größer ist als die Fadennetz-Begrenzung, die zur Bildung von aktiven Bauelementen auf den Dies 750-751 verwendet wird.
  • Bei einem Ausführungsbeispiel kann die Brücke 740 innerhalb der Mehrzahl von Aufbauschichten 730 eingebettet sein. Bei einem Ausführungsbeispiel können die Aufbauschichten 730 eine erste Dicke und eine zweite Dicke aufweisen. Die erste Dicke kann als die Dicke zwischen den oberen Oberflächen der Patches 720-721 und dem Unterfüllmaterial 754 unter den Dies 750-751 definiert sein. Die zweite Dicke kann als die Dicke zwischen der oberen Oberfläche der Brücke 740 und dem Unterfüllmaterial 754 unter den Dies 750-751 definiert sein. Bei einem Ausführungsbeispiel ist die erste Dicke der Aufbauschichten 730 größer als die zweite Dicke der Aufbauschichten 730.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 730 über den Patches 720-721, der Brücke 740 und der Einkapselungsschicht 780 angeordnet sein. Zum Beispiel können die Aufbauschichten 730 die Brücke 740 mit der Klebemittelschicht 710 umgeben/einbetten. Bei einem Ausführungsbeispiel können die Aufbauschichten 730 Verbindungsstrukturen umfassen, (z.B. wie mit den leitfähigen Leiterbahnen 711-716, den Vias 731-735 und den Dielektrika 730 der 8A-8B gezeigt) die die Dies 750-751, angeordnet über den Patches 720-721, mit der Brücke 740, dem Interposer 702 und irgendwelchen anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 700 elektronisch koppeln.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 730 eine Mehrzahl von Dielektrika umfassen. Bei einem Ausführungsbeispiel können die Dies 750-751 über der Brücke 740 und den Patches 720-721 angeordnet sein. Zum Beispiel kann jeder der Dies 750-751 einen äußeren Rand umfassen, der über der Brücke 740 positioniert ist. Bei einem Ausführungsbeispiel können die Dies 750-751 mit der Brücke 740 und den Patches 720-721 mit den zweiten Lötkugeln 764 und den FLI 716 (wie in 8B gezeigt) elektrisch gekoppelt sein.
  • Bei einem Ausführungsbeispiel sind die Dies 750-751 beide aktive Dies (d.h. der Die 750 und der Die 751 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 750-751 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 700 basierend auf dem erwünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 8A-8B ist gemäß einem Ausführungsbeispiel eine Reihe von Querschnittdarstellungen gezeigt, die einen Prozess zum Bilden der Brücke 740 und der Aufbauschichten 730 des Halbleiter-Packages 700, oben im Hinblick auf 7 beschrieben, darstellen.
  • Bezugnehmend nun auf 8A ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 730 vor dem Anordnen der Brücke über den Patches 720-721 dargestellt, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel können die Dies 750-751, wie in 7 gezeigt, über einer RDL angeordnet sein, Die dargestellte RDL ist als eine einzelne Dielektrikum-Aufbauschicht umfassend der Einfachheit halber dargestellt und Fachleute auf dem Gebiet werden erkennen, dass die RDL eine Mehrzahl von Aufbauschichten 730 umfassen kann. Die RDL kann auch eine leitfähige Schicht umfassen, die eine Mehrzahl von leitfähigen Leiterbahnen 711-712 und Vias 731 umfassen kann, wie im Stand der Technik bekannt ist. Bei einem Ausführungsbeispiel, wie vorangehend beschrieben wurde, können die Patches 720-721 eine Kernschicht 707 und alternierende Schichten von organischen Aufbauschichten 730 und leitfähige Routing-Schichten 705 umfassen, wie im Stand der Technik bekannt ist.
  • Bezugnehmend nun auf 8B ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 730 gezeigt, nachdem die Brücke 740 und die verbleibenden leitfähigen Schichten 711-716 und Vias 731-735 in den Aufbauschichten 730 angeordnet sind, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel können die Aufbauschichten 730 das Anordnen der Brücke 740 mit der Klebemittelschicht 710 auf den oberen äußeren Rändern der Patches 720-721 umfassen. Bei einem Ausführungsbeispiel können die Aufbauschichten 730 ebenso das Anordnen (oder Bilden) der leitfähigen Routing-Schichten umfassen, wie beispielsweise der Leiterbahnen 711-716 und der Vias 731-735 über den Patches 720-721 und der Brücke 740. Zum Beispiel können die Aufbauschichten 730 die Patches 720-721 mit den Dies 750-751 kommunikativ koppeln (wie in 7 gezeigt). Bei einem Ausführungsbeispiel können die Leiterbahnen 711-716 und die Vias 731-735 die FLIs 716 über den Patches 720-721 und der Brücke 740 mit den Dies 750-751 und anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 700 elektrisch koppeln.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 700 der 8A-8B basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 9 ist eine Querschnittsdarstellung eines Halbleiter-Packages 900 gemäß einem Ausführungsbeispiel gezeigt. Das Halbleiter-Package 900 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 700 der 7-8B sein, mit der Ausnahme, dass eine Brücke 940 über Aufbauschichten 930 angeordnet ist und eine Mehrzahl von Brücken 941-942 (z.B. die eingebetteten Brücken 941-942) jeweils in Patches 920-921 eingebettet ist. Während eine Brücke 740 in den 7-8B direkt auf den oberen Eck-Rändern/Oberflächen der Patches 720-721 angeordnet ist, sind die Brücken 940-942 auf den Aufbauschichten 930 angeordnet und/oder in den Patches 920-921 in 9 eingebettet, um (i) einen einfacheren Prozessfluss im Vergleich zu dem Prozessfluss, der benötigt wird, um das Halbleiter-Package 700, vorangehend beschrieben in 7, bereitzustellen, und um (ii) ein separates Testen der Patches 920-921 vor dem Anordnen der Einkapselungsschicht 980 zu ermöglichen. Während drei Brücken 940 -942 und zwei Dies 950-951 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Brücken 940-942 und Dies 950-951 auf/über/in den Patches 920-921 positioniert sein kann. Es wird darauf hingewiesen, dass, wie in den 9-11C beschrieben, sich ein „Substrat“ auf die eingebetteten Brücken 941-942 und die eingebetteten Substrate 1070-1071 von 10 beziehen kann.
  • Ähnlich zu den vorangehenden Packages kann das Halbleiter-Package 900 die Patches 920-921, angeordnet auf dem Interposer 902, umfassen. Die Patches 920-921 können mit dem Interposer 902 mit den ersten Lötkugeln 962 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 954 einen Abschnitt der ersten Lötkugeln 962 unter den Patches 920-921 umgeben, während das Unterfüllmaterial 954 zwischen der Einkapselungsschicht 980 unter den Patches 920-921 und dem Interposer 902 angeordnet ist. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial die zweiten Lötkugeln 964 unter der Brücke 940 und den Dies 950-951 umgeben, wobei das Unterfüllmaterial 954 zwischen der oberen Oberfläche der Aufbauschichten 930 und den unteren Oberflächen der Brücke 940 und der Dies 950-951 angeordnet sein kann.
  • Zusätzlich dazu kann die Einkapselungsschicht 980 die Patches 920-921 durch ein Anordnen der Einkapselungsschicht unter und zwischen den Patches 920-921 und um die äußeren Ränder der Patches 920-921 umgeben. Bei einem Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 980 unter den unteren Oberflächen der Patches 920-921 positioniert sein. Bei einem anderen Ausführungsbeispiel erlaubt es die Einkapselungsschicht den Patches 920-921 Oberflächen zu umfassen, die im Wesentlichen koplanar zueinander sein können.
  • Wie in 9 gezeigt, kann die Brücke 940 gemäß einem Ausführungsbeispiel über den Aufbauschichten 930 und den Patches 920-921 angeordnet sein und die Brücken 940-942 können jeweils innerhalb der Patches 920-921 eingebettet sein. Die Brücke 940 kann direkt auf der oberen Oberfläche der Aufbauschichten 930 angeordnet sein. Bei einem Ausführungsbeispiel kann die Brücke 940 zwischen den Dies 950-951 angeordnet sein, wobei die obere Oberfläche der Brücke 940 im Wesentlichen koplanar zu den oberen Oberflächen der Dies 950-951 sein kann. Ferner kann die Brücke 940 innerhalb eines Eck-Abschnitts/-Bereichs des Patch 920 eingebettet und positioniert sein und die Brücke 940 kann innerhalb eines Eck-Abschnitts/-Bereichs des Patch 921 eingebettet und positioniert sein.
  • Bei einigen Ausführungsbeispielen können die eingebetteten Brücken 941-942 Hoch-Routing-Verbindungen in den Patches 920-921 bereitstellen, während die Brücke 940 das Koppeln des Patch 920 mit dem Patch 921 ermöglicht. Bei einem Ausführungsbeispiel kann die Brücke 940 mit den Aufbauschichten 930 und den Patches 920-921 durch die zweiten Lötkugeln 964 gekoppelt sein. Die Brücke 940 kann über der Einkapselungsschicht 980 zwischen den Patches 920-921 positioniert sein.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 930 von den oberen Oberflächen der Patches 920-921 und der Einkapselungsschicht 980 zu der unteren Oberfläche des Unterfüllmaterials 954 angeordnet sein. Bei einem Ausführungsbeispiel können die Aufbauschichten 930 über den Patches 920-921, den Brücken 941-942 und der Einkapselungsschicht 980 angeordnet sein. Bei einem Ausführungsbeispiel können die Aufbauschichten 930 Verbindungsstrukturen umfassen, (z.B. wie mit den leitfähigen Leiterbahnen 911-913, den Vias 931-932 und den Dielektrika 930 der 11A-11C gezeigt) die die Dies 950-951 und die Brücke 940 mit den Brücken 941-942, den Patches 920-921, dem Interposer 902 und irgendwelchen anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 900 elektronisch koppeln. Bei einem Ausführungsbeispiel können die Aufbauschichten 930 eine Mehrzahl von Dielektrika umfassen.
  • Bei einem Ausführungsbeispiel können die Dies 950-951 über den Aufbauschichten 930 angeordnet sein. Bei einem Ausführungsbeispiel können die Dies 950-951 mit der Brücke 940, den Brücken 941-942 und den Patches 920-921 mit den zweiten Lötkugeln 964 und den FLI 913 (wie in 11C gezeigt) elektrisch gekoppelt sein. Bei einem Ausführungsbeispiel sind die Dies 950-951 beide aktive Dies (d.h. der Die 950 und der Die 951 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 950-951 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 900 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 10 ist eine Querschnittsdarstellung eines Halbleiter-Packages 1000 gemäß einem Ausführungsbeispiel gezeigt. Das Halbleiter-Package 1000 kann im Wesentlichen ähnlich zu dem Halbleiter-Package 900 der 9 sein, mit der Ausnahme, dass eine Brücke 1040 über Aufbauschichten 1030 angeordnet ist und eine Mehrzahl von Substraten 1070-1071 jeweils in Patches 1020-1021 eingebettet sind. Während in 9 die Brücken 941-942 in den Patches 920-921 eingebettet sind, sind in 10 die Substrate 1070-1071 in den oberen Abschnitten der Patches 1020-1021 eingebettet, um (i) Hoch-Routing-Verbindungen innerhalb der Patches 1020-1021 und weniger Aufbauschichten 1030 bereitzustellen, und (ii) um ein separates Testen der Patches 1020-1021 und der Substrate 1070-1071 vor dem Anordnen der Einkapselungsschicht 1080 zu ermöglichen. Während eine Brücke 1040, zwei Substrate 1070-1071 und zwei Dies 1050-1051 dargestellt sind, wird darauf hingewiesen, dass irgendeine Anzahl von Brücken 1040, Substraten 170-1071 und Dies 1050-1051 auf/über/in/unter den Patches 1020-1021 positioniert sein kann. Es wird darauf hingewiesen, dass, wie in den 9-11C beschrieben, sich ein „Substrat“ auf die eingebetteten Brücken 941-942 von 9 und 11A-11C und die eingebetteten Substrate 1070-1071 beziehen kann.
  • Ähnlich zu den vorangehenden Packages kann das Halbleiter-Package 1000 die Patches 1020-1021, angeordnet auf dem Interposer 1002, umfassen. Die Patches 1020-1021 können mit dem Interposer 1002 mit den ersten Lötkugeln 1062 gekoppelt sein. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial 1054 einen Abschnitt der ersten Lötkugeln 1062 unter den Patches 1020-1021 umgeben, während das Unterfüllmaterial 1054 zwischen der Einkapselungsschicht 1080 unter den Patches 1020-1021 und dem Interposer 1002 angeordnet ist. Bei einem Ausführungsbeispiel kann das Unterfüllmaterial die zweiten Lötkugeln 1064 unter der Brücke 1040 und den Dies 1050-1051 umgeben, wobei das Unterfüllmaterial 1054 zwischen der oberen Oberfläche der Aufbauschichten 1030 und den unteren Oberflächen der Brücke und der Dies 1050-1051 angeordnet sein kann.
  • Zusätzlich dazu kann die Einkapselungsschicht 1080 die Patches 1020-1021 und die Substrate 1070-1071 durch ein Anordnen der Einkapselungsschicht unter und zwischen den Patches 1020-1021 und den Substraten 1070-1071 und um die äußeren Ränder der Patches 1020-1021 und der Substrate 1070-1071 umgeben. Bei einem Ausführungsbeispiel kann die obere Oberfläche der Einkapselungsschicht 1080 unter den unteren Oberflächen der Substrate 1070-1071 positioniert sein. Bei einem anderen Ausführungsbeispiel erlaubt es die Einkapselungsschicht 1080 den Patches 1020-1021 Oberflächen zu umfassen, die im Wesentlichen koplanar zueinander sein können.
  • Wie in 10 gezeigt, kann die Brücke 1040 gemäß einem Ausführungsbeispiel über den Aufbauschichten 1030 und den Patches 1020-1021 angeordnet sein und die Substrate 1070-1071 können jeweils innerhalb der Patches 1020-1021 eingebettet sein. Die Brücke 1040 kann direkt auf der oberen Oberfläche der Aufbauschichten 1030 angeordnet sein. Bei einem Ausführungsbeispiel kann die Brücke 1040 zwischen den Dies 1050-1051 angeordnet sein, wobei die obere Oberfläche der Brücke 1040 im Wesentlichen koplanar zu den oberen Oberflächen der Dies 1050-1051 sein kann. Ferner kann das Substrat 1070 innerhalb eines oberen Abschnitts/Bereichs des Patch 1020 eingebettet und positioniert sein, und das Substrat 1071 kann innerhalb eines oberen Abschnitts/Bereichs des Patch 1021 eingebettet und positioniert sein.
  • Bei einigen Ausführungsbeispielen können die eingebetteten Substrate 1070-1071 Hoch-Routing-Verbindungen in den Patches 1020-1021 bereitstellen, während die Brücke 1040 das Koppeln des Patch 1020 mit dem Patch 1021 ermöglichen kann. Bei einem Ausführungsbeispiel kann die Brücke 1040 mit den Aufbauschichten 1030 und den Patches 1020-1021 durch die zweiten Lötkugeln 1064 gekoppelt sein. Die Brücke 1040 kann über der Einkapselungsschicht 1080 zwischen den Patches 1020-1021 positioniert sein. Bei einem Ausführungsbeispiel können die Substrate 1070-1071 HDP-Substrate sein. Bei einem Ausführungsbeispiel können die Substrate 1070-1071 eine Dicke von ungefähr 10 µm bis 200 µm aufweisen. Bei einem Ausführungsbeispiel kann das Substrat 1070 eine Dicke aufweisen, die im Wesentlichen gleich zu einer Dicke des Substrats 1071 ist. Bei einem anderen Ausführungsbeispiel kann das Substrat 1070 eine Dicke aufweisen, die ungefähr gleich zu einer Dicke des Substrats 1071 ist. Bei einem Ausführungsbeispiel können die Substrate 1070-1071 die Patches 1020-1021, die Brücke 1040 und/oder die Dies 1050-1051 kommunikativ koppeln.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 1030 von den oberen Oberflächen der Substrate 1070-1071 in den Patches 1020-1021 und der Einkapselungsschicht 1080 zu der unteren Oberfläche des Unterfüllmaterials 1054 angeordnet sein. Bei einem Ausführungsbeispiel können die Aufbauschichten 1030 über den Substraten 1070-1071 in den Patches 1020-1021 und der Einkapselungsschicht 1080 angeordnet sein. Bei einem Ausführungsbeispiel können die Aufbauschichten 1030 Verbindungsstrukturen umfassen, (z.B. wie mit den leitfähigen Leiterbahnen 911-913, den Vias 931-932 und den Dielektrika 930 der 11A-11C gezeigt) die die Dies 1050-1051 und die Brücke 1040 mit den Substraten 1070-1071, den Patches 1020-1021, dem Interposer 1002 und irgendwelchen anderen Komponenten und/oder Schaltungsanordnung in dem Halbleiter-Package 1000 elektronisch koppeln. Bei einem Ausführungsbeispiel können die Aufbauschichten 1030 eine Mehrzahl von Dielektrika umfassen.
  • Bei einem Ausführungsbeispiel können die Dies 1050-1051 über den Aufbauschichten 1030 angeordnet sein. Bei einem Ausführungsbeispiel können die Dies 1050-1051 mit der Brücke 1040, den Substraten 1070-1071 und den Patches 1020-1021 mit den zweiten Lötkugeln 1064 elektrisch gekoppelt sein. Bei einem Ausführungsbeispiel sind die Dies 1050-1051 beide aktive Dies (d.h. der Die 1050 und der Die 1051 können jeweils aktive Bauelemente, wie beispielsweise Transistoren oder dergleichen, umfassen). Bei einem Ausführungsbeispiel können die Dies 1050-1051 ein aktives Bauelement an einem Verarbeitungsknoten umfassen. Bei einem bestimmten Ausführungsbeispiel ist der Verarbeitungsknoten ein fortschrittlicher Knoten (d.h. der Knoten umfasst kleinere Transistor-Gate-Längen). Jedoch wird darauf hingewiesen, dass der Knoten irgendein Verarbeitungsknoten sein kann.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 1000 basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • Bezugnehmend nun auf 11A-11C ist gemäß einem Ausführungsbeispiel eine Reihe von Querschnittdarstellungen gezeigt, die einen Prozess zum Bilden der Brücken 940-942 und der Aufbauschichten 930 des Halbleiter-Packages 900, oben im Hinblick auf 9 beschrieben, darstellen. Zusätzlich kann der Prozess, dargestellt mit den 11A-11C, ebenso zum Bilden der Brücke 1040, der Substrate 1070-1071 und der Aufbauschichten 1030 des Halbleiter-Packages 1000, oben im Hinblick auf 10 beschrieben, implementiert sein.
  • Bezugnehmend nun auf 11A ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 930 über dem Patch 920 vor dem Anordnen der Einkapselungsschicht gezeigt, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel, wie in 9 gezeigt, ist die dargestellte RDL ist als eine einzelne Dielektrikum-Aufbauschicht 930 umfassend der Einfachheit halber dargestellt und Fachleute auf dem Gebiet werden erkennen, dass die RDL eine Mehrzahl von Aufbauschichten 930 umfassen kann. Die RDL kann auch eine leitfähige Schicht umfassen, die eine Mehrzahl von leitfähigen Leiterbahnen 911-912 und Vias 931 umfassen kann, wie im Stand der Technik bekannt ist.
  • Bei einem Ausführungsbeispiel können die Patches 920-921 eine Kernschicht 907, eine jeweilige Brücke 941-942 und alternierende Schichten von organischen Aufbauschichten 930 und leitfähige Routing-Schichten 905 umfassen, wie im Stand der Technik bekannt ist. Bei einem Ausführungsbeispiel, wie in 11A gezeigt, kann das Patch 920 die eingebettete Brücke 941 umfassen, wobei die eingebettete Brücke 941 mit der Leiterbahn 911 mit den nachfolgend gebildeten FLIs 913 gekoppelt sein kann (wie in 11C gezeigt). Bei einem Ausführungsbeispiel können die Lötresistschichten 956 über den Aufbauschichten 930 angeordnet sein, um Isolation für die FLIs 913 (wie in 11C gezeigt), die mit den Dies und der Brücke gekoppelt sind, und um Isolation für die SLIs, die mit dem Interposer gekoppelt sind, bereitzustellen. Die Lötresistschicht 956 kann mit einer Mehrzahl von Öffnungen 975 über der Leiterbahn 912 strukturiert sein, um die nachfolgenden FLIs (wie in 11C gezeigt) zu bilden.
  • Bezugnehmend nun auf 11B ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 930 über den eingebetteten Brücken 941-42 und den Patches 920-921 gezeigt, nachdem die Einkapselungsschicht 980 um und zwischen den Patches 920-921 angeordnet wird, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel kann die Einkapselungsschicht 980 zwischen den Patches 920-921 und unter den Patches 920-921 angeordnet sein, wobei die Einkapselungsschicht 980 die Lötresistschicht 956 unter den Patches 920-921 umgeben kann.
  • Bezugnehmend nun auf 11C ist eine detaillierte Querschnittdarstellung eines Abschnitts der Aufbauschichten 930 über den eingebetteten Brücken 941-942 und den Patches 920-921 gezeigt, nachdem die Einkapselungsschicht strukturiert ist, und nachdem die Brücke 940, die Dies 950-951 und die verbleibenden leitfähigen Leiterbahnen 911-13 und Vias 931-932 über den Aufbauschichten 930 angeordnet sind, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel kann die Brücke 940 auf den FLIs 913 zum Koppeln der Brücke 941 mit der Brücke 942 angeordnet sein. Zusätzlich können die Dies 950-951 auf den FLIs 913 zum Koppeln der Dies 950-951 jeweils mit den Brücken 941-942 und den Patches 920-921 angeordnet sein.
  • Bei einem Ausführungsbeispiel können die Aufbauschichten 930 ebenso das Anordnen (oder Bilden) der leitfähigen Routing-Schichten umfassen, wie beispielsweise der Leiterbahnen 911-913 und der Vias 931-932 über den Patches 941-942, der eingebetteten Brücken 941-942 und der Einkapselungsschicht 980. Bei einem Ausführungsbeispiel können die Aufbauschichten 930 die Patches 920-921 und die Brücken 941-942 mit den Dies 950 -951 und der Brücke 940 kommunikativ koppeln.
  • Es wird darauf hingewiesen, dass das Halbleiter-Package 900 der 11A-11C basierend auf dem gewünschten Packagingentwurf weniger oder zusätzliche Packagingkomponenten umfassen kann.
  • 12 ist eine Darstellung eines schematischen Blockdiagramms, das ein Computersystem darstellt, das ein Bauelement-Package 1210 (oder ein Halbleiter-Package) mit einer Mehrzahl von Dies, einer Mehrzahl von Patches, einer Mehrzahl von Brücken oder Substraten, einer Einkapselungsschicht, einer Mehrzahl von Aufbauschichten und einem Interposer nutzt, gemäß einem Ausführungsbeispiel. 12 stellt ein Beispiel einer Rechenvorrichtung 1200 dar.
  • Die Rechenvorrichtung 1200 häust eine Hauptplatine 1202. Die Hauptplatine 1202 kann eine Anzahl von Komponenten umfassen, umfassend, aber nicht beschränkt auf einen Prozessor 1204, ein Bauelement-Package 1210 (oder Halbleiter-Package) und zumindest einen Kommunikationschip 1206. Der Prozessor 1204 ist physisch und elektrisch mit der Hauptplatine 1202 gekoppelt. Bei einigen Ausführungsbeispielen kann zumindest ein Kommunikationschip 1206 auch physisch und elektrisch mit der Hauptplatine 1202 gekoppelt sein. Bei anderen Ausführungsbeispielen ist zumindest ein Kommunikationschip 1206 Teil des Prozessors 1204.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 1200 andere Komponenten umfassen, die physisch und elektrisch mit der Hauptplatine 1202 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (Global Positioning System; globales Positionierungssystem), einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) usw.).
  • Zumindest ein Kommunikationschip 1206 ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 1200. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Zumindest ein Kommunikationschip 1206 kann irgendeine von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.112-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 1200 kann eine Mehrzahl von Kommunikationschips 1206 umfassen. Zum Beispiel kann ein erster Kommunikationschip 1206 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 1206 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 1204 der Rechenvorrichtung 1200 umfasst einen Integrierte-Schaltungs-Die, der innerhalb des Prozessors 1204 gepackaged ist. Das Bauelement-Package 1210 kann ein Substrat, ein Packagingsubstrat, und/oder eine PCB sein, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel kann das Bauelement-Package 1210 ein Halbleiter-Package wie hierin beschrieben sein. Das Bauelement-Package 1210 kann eine Mehrzahl von Dies, eine Mehrzahl von Patches, eine Mehrzahl von Brücken und/oder Substraten, eine Einkapselungsschicht, eine Mehrzahl von Aufbauschichten und einen Interposer (z.B. wie in den 1A-10 dargestellt) oder irgendwelche anderen Komponenten von den hierin beschriebenen Figuren umfassen.
  • Es wird darauf hingewiesen, dass das Bauelement-Package 1210 eine einzelne Komponente/Vorrichtung, eine Teilmenge von Komponenten und/oder ein ganzes System sein kann, da die Materialien, Merkmale und Komponenten auf das Bauelement-Package 1210 und/oder irgendeine andere Komponente der Rechenvorrichtung 1200 beschränkt sein können, die die hierin beschriebene POINT-Architektur benötigen können (z.B. die Hauptplatine 1202, der Prozessor 1204 und/oder irgendeine andere Komponente der Rechenvorrichtung 1200 können die Ausführungsbeispiele des wie hierin beschriebenen Halbleiter-Packages benötigen).
  • Bei bestimmten Ausführungsbeispielen kann der Integrierte-Schaltungs-Die mit einer oder mehreren Vorrichtungen auf einem Package-Substrat gepackaged sein, das eine thermisch stabile RFIC und eine Antenne zur Verwendung mit drahtlosen Kommunikationen und dem Vorrichtungs-Package, wie hierin beschrieben, umfasst, um die z-Höhe der Rechenvorrichtung zu reduzieren. Der Ausdruck „Prozessor“ kann sich auf irgendeine Vorrichtung oder Abschnitt einer Vorrichtung beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speichern gespeichert werden können.
  • Zumindest ein Kommunikationschip 1206 umfasst auch einen Integrierte-Schaltung-Die, der innerhalb des Kommunikationschips 1206 gepackaged ist. Bei einigen Ausführungsbeispielen kann der Integrierte-Schaltungs-Die des Kommunikationschips mit einem oder mehreren Bauelementen auf einem Package-Substrat gepackaged sein, das ein oder mehrere Bauelement-Packages umfasst, wie hierin beschrieben.
  • Bei der vorangehenden Beschreibung wurden die Ausführungsbeispiele Bezug nehmend auf spezifische beispielhafte Ausführungsbeispiele derselben beschrieben. Es sollte jedoch berücksichtigt werden, dass alle diese und ähnliche Ausdrücke den geeigneten physikalischen Größen zugeordnet werden sollen und nur praktische Etiketten sind, die auf diese Größen angewandt werden. Es ist offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom breiteren Sinn und Schutzbereich abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele. Die verschiedenen Merkmale der unterschiedlichen Ausführungsbeispiele können verschieden kombiniert werden, wobei einige Merkmale umfasst sind und andere ausgeschlossen sind, um für eine Vielzahl von unterschiedlichen Anwendungen zu passen.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele:
    • Beispiel 1 ist ein Package-Substrat, umfassend: ein erstes Patch und ein zweites Patch auf einem Interposer; ein erstes Substrat in dem ersten Patch und ein zweites Substrat in dem zweiten Patch; eine Einkapselungsschicht über und um das erste Patch und das zweite Patch; eine Mehrzahl von Aufbauschichten auf dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht; und eine Mehrzahl von Dies und eine Brücke auf der Mehrzahl von Aufbauschichten, wobei die Brücke kommunikativ gekoppelt ist mit dem ersten Substrat des ersten Patch und dem zweiten Substrat des zweiten Patch.
    • Bei Beispiel 2 kann der Gegenstand gemäß Beispiel 1 optional umfassen, dass die Brücke eine eingebettete Multi-Die-Verbindungbrücke (EMIB) ist.
    • Bei Beispiel 3 kann der Gegenstand gemäß der Beispiele 1-2 optional umfassen, dass das erste und zweite Substrat EMIBs sind.
    • Bei Beispiel 4 kann der Gegenstand gemäß der Beispiele 1-3 optional umfassen, dass das erste und zweite Substrat High-Density Packaging- (HDP) Substrate sind.
    • Bei Beispiel 5 kann der Gegenstand gemäß der Beispiele 1-4 optional umfassen, dass die Brücke zwischen zwei der Dies positioniert ist, und wobei die Brücke über einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist.
    • Bei Beispiel 6 kann der Gegenstand gemäß der Beispiele 1-5 optional umfassen, dass das erste und zweite Substrat die Mehrzahl von Dies mit der Brücke, dem ersten und zweiten Patch und dem Interposer kommunikativ koppeln.
    • Bei Beispiel 7 kann der Gegenstand gemäß der Beispiele 1-6 optional ein Unterfüllmaterial auf dem Interposer und der Mehrzahl von Aufbauschichten umfassen, wobei das Unterfüllmaterial sich zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, und wobei sich das Unterfüllmaterial auf einer oberen Oberfläche der Mehrzahl von Aufbauschichten befindet und Oberflächen der Brücke und der Mehrzahl von Dies umgibt.
    • Bei Beispiel 8 kann der Gegenstand gemäß der Beispiele 1-7 optional umfassen, dass eine obere Oberfläche der Einkapselungsschicht im Wesentlichen koplanar zu den oberen Oberflächen des ersten und zweiten Patch ist, und wobei sich die Einkapselungsschicht zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch befindet.
    • Bei Beispiel 9 kann der Gegenstand gemäß der Beispiele 1-8 optional umfassen, dass das erste und zweite Substrat jeweils in dem ersten und zweiten Patch eingebettet sind, und wobei das erste und zweite Patch in der Einkapselungsschicht eingebettet sind.
    • Bei Beispiel 10 kann der Gegenstand gemäß der Beispiele 1-9 optional umfassen, dass die Mehrzahl von Dies, die Brücke, das erste und zweite Substrat und das erste und zweite Patch kommunikativ miteinander gekoppelt sind durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten.
    • Beispiel 11 ist ein Package-Substrat, umfassend: ein erstes Patch und ein zweites Patch auf einem Interposer; ein Substrat auf dem ersten Patch und dem zweiten Patch; eine Einkapselungsschicht über und um das erste Patch und das zweite Patch; und eine Mehrzahl von Dies über dem Substrat, dem ersten Patch und dem zweiten Patch, wobei das Substrat die Mehrzahl von Dies mit dem ersten und dem zweiten Patch kommunikativ koppelt.
    • Bei Beispiel 12 kann der Gegenstand von Beispiel 11 optional umfassen, dass das Substrat eine EMIB ist.
    • Bei Beispiel 13 kann der Gegenstand der Beispiele 11-12 optional umfassen, dass das Substrat ein HDP-Substrat ist.
    • Bei Beispiel 14 kann der Gegenstand der Beispiele 11-13 optional eine Mehrzahl von Aufbauschichten auf dem ersten und zweiten Patch, der Einkapselungsschicht und der EMIB umfassen, wobei die Mehrzahl von Dies, die EMIB und das erste und zweite Patch kommunikativ miteinander gekoppelt sind durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten; und eine Klebemittelschicht, gekoppelt mit einer unteren Oberfläche der EMIB und oberen Oberflächen des ersten und zweiten Patch, wobei die Mehrzahl von Aufbauschichten die EMIB und die Klebemittelschicht einbetten, wobei die EMIB auf einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist, und wobei sich die Klebemittelschicht der EMIB auf der Einkapselungsschicht zwischen dem ersten und zweiten Patch befindet.
    • Bei Beispiel 15 kann der Gegenstand gemäß der Beispiele 11-14 optional einen Hohlraum zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch umfassen, wobei sich die EMIB in dem Hohlraum befindet, und wobei die Mehrzahl von Aufbauschichten die EMIB und die Klebemittelschicht in dem Hohlraum einbetten.
    • Bei Beispiel 16 kann der Gegenstand gemäß der Beispiele 11-15 optional umfassen, dass sich das HDP-Substrat über dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht befindet, und wobei sich die Mehrzahl von Dies auf dem HDP-Substrat befindet.
    • Bei Beispiel 17 kann der Gegenstand gemäß der Beispiele 11-16 optional umfassen, dass das Substrat die Mehrzahl von Dies kommunikativ mit dem ersten Patch, dem zweiten Patch und dem Interposer koppelt.
    • Bei Beispiel 18 kann der Gegenstand gemäß der Beispiele 11-17 optional ein Unterfüllmaterial auf dem Interposer und der Mehrzahl von Aufbauschichten umfassen, wobei sich das Unterfüllmaterial zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, und wobei sich das Unterfüllmaterial auf einer oberen Oberfläche der Mehrzahl von Aufbauschichten befindet und Oberflächen der Mehrzahl von Dies umgibt.
    • Bei Beispiel 19 kann der Gegenstand gemäß der Beispiele 11-18 optional ein erstes Unterfüllmaterial auf dem Interposer umfassen, wobei sich das erste Unterfüllmaterial zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, wobei sich das erste Unterfüllmaterial auf einer oberen Oberfläche des HDP-Substrats und einer unteren Oberfläche des HDP-Substrats befindet und wobei sich das erste Unterfüllmaterial über dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht befindet.
    • Bei Beispiel 20 kann der Gegenstand gemäß der Beispiele 11-19 optional umfassen, dass eine obere Oberfläche der Einkapselungsschicht im Wesentlichen koplanar zu den oberen Oberflächen des ersten und zweiten Patch ist, wobei sich die Einkapselungsschicht zwischen dem ersten Patch und dem zweiten Patch befindet, und wobei das erste und das zweite Patch in der Einkapselungsschicht eingebettet sind.
    • Beispiel 21 ist ein Package-Substrat, umfassend: ein erstes Patch auf einem Interposer; ein zweites Patch auf dem Interposer; eine Mehrzahl von Dies über dem ersten Patch, dem zweiten Patch und dem Interposer, wobei die Mehrzahl von Dies mit dem ersten und dem zweiten Patch kommunikativ gekoppelt sind.
    • Bei Beispiel 22 kann der Gegenstand gemäß Beispiel 21 optional einen Hohlraum zwischen einem Rand des ersten Patch und einem Rand des zweiten Patch umfassen; eine EMIB auf dem Rand des ersten Patch und dem Rand des zweiten Patch, wobei sich die EMIB in dem Hohlraum befindet; eine Mehrzahl von Aufbauschichten in dem Hohlraum, wobei sich die Mehrzahl von Aufbauschichten zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch befindet, wobei die Mehrzahl von Dies, die EMIB und das erste und zweite Patch kommunikativ miteinander durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten gekoppelt sind; eine Klebemittelschicht, gekoppelt mit einer unteren Oberfläche der EMIB und den oberen Oberflächen des ersten und zweiten Patch, wobei die Mehrzahl von Aufbauschichten, die EMIB und die Klebemittelschicht in dem Hohlraum einbetten, wobei die EMIB auf einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist, und wobei sich die Klebemittelschicht der EMIB auf der Mehrzahl von Aufbauschichten zwischen dem ersten und zweiten Patch befindet; und ein Unterfüllmaterial auf dem Interposer, wobei sich das Unterfüllmaterial über dem ersten und zweiten Patch, der EMIB und der Mehrzahl von Aufbauschichten befindet, wobei sich das Unterfüllmaterial zwischen dem Interposer und den unteren Oberflächen des ersten Patch, des zweiten Patch und der Mehrzahl von Aufbauschichten befindet, und wobei das Unterfüllmaterial Oberflächen der Mehrzahl von Dies umgibt.
    • Bei Beispiel 23 kann der Gegenstand gemäß der Beispiele 21-22 optional ein erstes HDP-Substrat auf dem ersten und zweiten Patch umfassen, wobei das erste HDP-Substrat die Mehrzahl von Dies kommunikativ mit dem ersten und zweiten Patch koppelt; oder ein zweites HDP-Substrat auf dem Interposer, wobei das zweite HDP-Substrat den ersten und zweiten Patch kommunikativ mit dem Interposer koppelt.
    • Bei Beispiel 24 kann der Gegenstand gemäß der Beispiele 21-23 optional ein erstes Unterfüllmaterial auf dem Interposer umfassen, wobei sich das erste Unterfüllmaterial zwischen dem ersten und zweiten Patch befindet, wobei sich das erste Unterfüllmaterial auf einer oberen Oberfläche des ersten HDP-Substrats und einer unteren Oberfläche des ersten HDP-Substrats befindet, und wobei sich das erste Unterfüllmaterial über dem ersten und zweiten Patch befindet.
    • Bei Beispiel 25 kann der Gegenstand gemäß der Beispiele 21-24 optional ein zweites Unterfüllmaterial auf dem Interposer umfassen, wobei sich das zweite Unterfüllmaterial zwischen dem ersten und zweiten Patch befindet, wobei sich das zweite Unterfüllmaterial auf einer oberen Oberfläche des zweiten HDP-Substrats und einer unteren Oberfläche des zweiten HDP-Substrats befindet, und wobei sich das zweite Unterfüllmaterial über dem ersten und zweiten Patch befindet.
  • Bei der vorangehenden Beschreibung wurden Verfahren und Vorrichtungen Bezug nehmend auf spezifische beispielhafte Ausführungsbeispiele derselben beschrieben. Es ist offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom breiteren Sinn und Schutzbereich abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.

Claims (25)

  1. Ein Package-Substrat, umfassend: ein erstes Patch und ein zweites Patch auf einem Interposer; ein erstes Substrat in dem ersten Patch und ein zweites Substrat in dem zweiten Patch; eine Einkapselungsschicht über und um das erste Patch und das zweite Patch; eine Mehrzahl von Aufbauschichten auf dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht; und eine Mehrzahl von Dies und eine Brücke auf der Mehrzahl von Aufbauschichten, wobei die Brücke kommunikativ gekoppelt ist mit dem ersten Substrat des ersten Patch und dem zweiten Substrat des zweiten Patch.
  2. Das Package-Substrat gemäß Anspruch 1, wobei die Brücke eine eingebettete Multi-Die-Verbindungbrücke (EMIB) ist.
  3. Das Package-Substrat gemäß Anspruch 1 oder 2, wobei das erste und zweite Substrat EMIBs sind.
  4. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, wobei das erste und zweite Substrat High-Density Packaging- (HDP) Substrate sind.
  5. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, wobei die Brücke zwischen zwei der Dies positioniert ist, und wobei die Brücke über einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist.
  6. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, wobei das erste und zweite Substrat die Mehrzahl von Dies mit der Brücke, dem ersten und zweiten Patch und dem Interposer kommunikativ koppeln.
  7. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, ferner umfassend ein Unterfüllmaterial auf dem Interposer und der Mehrzahl von Aufbauschichten, wobei das Unterfüllmaterial sich zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, und wobei sich das Unterfüllmaterial auf einer oberen Oberfläche der Mehrzahl von Aufbauschichten befindet und Oberflächen der Brücke und der Mehrzahl von Dies umgibt.
  8. Das Package-Substrat gemäß Anspruch 5, wobei eine obere Oberfläche der Einkapselungsschicht im Wesentlichen koplanar zu den oberen Oberflächen des ersten und zweiten Patch ist, und wobei sich die Einkapselungsschicht zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch befindet.
  9. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, wobei das erste und zweite Substrat jeweils in dem ersten und zweiten Patch eingebettet sind, und wobei das erste und zweite Patch in der Einkapselungsschicht eingebettet sind.
  10. Das Package-Substrat gemäß einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Dies, die Brücke, das erste und zweite Substrat und das erste und zweite Patch kommunikativ miteinander gekoppelt sind durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten.
  11. Ein Package-Substrat, umfassend: ein erstes Patch und ein zweites Patch auf einem Interposer: ein Substrat auf dem ersten Patch und dem zweiten Patch; eine Einkapselungsschicht über und um das erste Patch und das zweite Patch; und eine Mehrzahl von Dies über dem Substrat, dem ersten Patch und dem zweiten Patch, wobei das Substrat die Mehrzahl von Dies mit dem ersten und dem zweiten Patch kommunikativ koppelt.
  12. Das Package-Substrat gemäß Anspruch 11, wobei das Substrat eine EMIB ist.
  13. Das Package-Substrat gemäß Anspruch 11, wobei das Substrat ein HDP-Substrat ist.
  14. Das Package-Substrat gemäß Anspruch 12, ferner umfassend: eine Mehrzahl von Aufbauschichten auf dem ersten und zweiten Patch, die Einkapselungsschicht und die EMIB, wobei die Mehrzahl von Dies, die EMIB und das erste und zweite Patch kommunikativ miteinander gekoppelt sind durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten; und eine Klebemittelschicht, gekoppelt mit einer unteren Oberfläche der EMIB und oberen Oberflächen des ersten und zweiten Patch, wobei die Mehrzahl von Aufbauschichten die EMIB und die Klebemittelschicht einbetten, wobei die EMIB auf einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist, und wobei sich die Klebemittelschicht der EMIB auf der Einkapselungsschicht zwischen dem ersten und zweiten Patch befindet.
  15. Das Package-Substrat gemäß Anspruch 14, ferner umfassend einen Hohlraum zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch, wobei sich die EMIB in dem Hohlraum befindet, und wobei die Mehrzahl von Aufbauschichten die EMIB und die Klebemittelschicht in dem Hohlraum einbetten.
  16. Das Package-Substrat gemäß Anspruch 13, 14 oder 15, wobei sich das HDP-Substrat über dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht befindet, und wobei sich die Mehrzahl von Dies auf dem HDP-Substrat befindet.
  17. Das Package-Substrat gemäß Anspruch 11, 12, 13, 14, 15 oder 16, wobei das Substrat die Mehrzahl von Dies kommunikativ mit dem ersten Patch, dem zweiten Patch und dem Interposer koppelt.
  18. Das Package-Substrat gemäß Anspruch 11, 12, 13, 14, 15, 16 oder 17, ferner umfassend ein Unterfüllmaterial auf dem Interposer und der Mehrzahl von Aufbauschichten, wobei sich das Unterfüllmaterial zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, und wobei sich das Unterfüllmaterial auf einer oberen Oberfläche der Mehrzahl von Aufbauschichten befindet und Oberflächen der Mehrzahl von Dies umgibt.
  19. Das Package-Substrat gemäß Anspruch 16, 17 oder 18, ferner umfassend ein erstes Unterfüllmaterial auf dem Interposer, wobei sich das erste Unterfüllmaterial zwischen einer oberen Oberfläche des Interposers und der Einkapselungsschicht befindet, wobei sich das erste Unterfüllmaterial auf einer oberen Oberfläche des HDP-Substrats und einer unteren Oberfläche des HDP-Substrats befindet und wobei sich das erste Unterfüllmaterial über dem ersten Patch, dem zweiten Patch und der Einkapselungsschicht befindet.
  20. Das Package-Substrat gemäß einem der Ansprüche 11-19, wobei eine obere Oberfläche der Einkapselungsschicht im Wesentlichen koplanar zu den oberen Oberflächen des ersten und zweiten Patch ist, wobei sich die Einkapselungsschicht zwischen dem ersten Patch und dem zweiten Patch befindet, und wobei das erste und das zweite Patch in der Einkapselungsschicht eingebettet sind.
  21. Ein Package-Substrat, umfassend: ein erstes Patch auf einem Interposer; ein zweites Patch auf dem Interposer; eine Mehrzahl von Dies über dem ersten Patch, dem zweiten Patch und dem Interposer, wobei die Mehrzahl von Dies mit dem ersten und dem zweiten Patch kommunikativ gekoppelt sind.
  22. Das Package-Substrat gemäß Anspruch 21, ferner umfassend: einen Hohlraum zwischen einem Rand des ersten Patch und einem Rand des zweiten Patch; eine EMIB auf dem Rand des ersten Patch und dem Rand des zweiten Patch, wobei sich die EMIB in dem Hohlraum befindet; eine Mehrzahl von Aufbauschichten in dem Hohlraum, wobei sich die Mehrzahl von Aufbauschichten zwischen dem Rand des ersten Patch und dem Rand des zweiten Patch befindet, wobei die Mehrzahl von Dies, die EMIB und das erste und zweite Patch kommunikativ miteinander durch leitfähige Leiterbahnen und Vias in der Mehrzahl von Aufbauschichten gekoppelt sind; eine Klebemittelschicht, gekoppelt mit einer unteren Oberfläche der EMIB und den oberen Oberflächen des ersten und zweiten Patch, wobei die Mehrzahl von Aufbauschichten, die EMIB und die Klebemittelschicht in dem Hohlraum einbetten, wobei die EMIB auf einem Rand des ersten Patch und einem Rand des zweiten Patch positioniert ist, und wobei sich die Klebemittelschicht der EMIB auf der Mehrzahl von Aufbauschichten zwischen dem ersten und zweiten Patch befindet; und ein Unterfüllmaterial auf dem Interposer, wobei sich das Unterfüllmaterial über dem ersten und zweiten Patch, der EMIB und der Mehrzahl von Aufbauschichten befindet, wobei sich das Unterfüllmaterial zwischen dem Interposer und den unteren Oberflächen des ersten Patch, des zweiten Patch und der Mehrzahl von Aufbauschichten befindet, und wobei das Unterfüllmaterial Oberflächen der Mehrzahl von Dies umgibt.
  23. Das Package-Substrat gemäß Anspruch 21 oder 22, ferner umfassend: ein erstes HDP-Substrat auf dem ersten und zweiten Patch, wobei das erste HDP-Substrat die Mehrzahl von Dies kommunikativ mit dem ersten und zweiten Patch koppelt; oder ein zweites HDP-Substrat auf dem Interposer, wobei das zweite HDP-Substrat den ersten und zweiten Patch kommunikativ mit dem Interposer koppelt.
  24. Das Package-Substrat gemäß Anspruch 23, ferner umfassend ein erstes Unterfüllmaterial auf dem Interposer, wobei sich das erste Unterfüllmaterial zwischen dem ersten und zweiten Patch befindet, wobei sich das erste Unterfüllmaterial auf einer oberen Oberfläche des ersten HDP-Substrats und einer unteren Oberfläche des ersten HDP-Substrats befindet, und wobei sich das erste Unterfüllmaterial über dem ersten und zweiten Patch befindet.
  25. Das Package-Substrat gemäß Anspruch 23 oder 24, ferner umfassend ein zweites Unterfüllmaterial auf dem Interposer, wobei sich das zweite Unterfüllmaterial zwischen dem ersten und zweiten Patch befindet, wobei sich das zweite Unterfüllmaterial auf einer oberen Oberfläche des zweiten HDP-Substrats und einer unteren Oberfläche des zweiten HDP-Substrats befindet, und wobei sich das zweite Unterfüllmaterial über dem ersten und zweiten Patch befindet.
DE102020103364.8A 2019-03-12 2020-02-11 Substrat-Patch-Rekonstitutionsoptionen Pending DE102020103364A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/299,415 2019-03-12
US16/299,415 US11552019B2 (en) 2019-03-12 2019-03-12 Substrate patch reconstitution options

Publications (1)

Publication Number Publication Date
DE102020103364A1 true DE102020103364A1 (de) 2020-09-17

Family

ID=72289526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020103364.8A Pending DE102020103364A1 (de) 2019-03-12 2020-02-11 Substrat-Patch-Rekonstitutionsoptionen

Country Status (6)

Country Link
US (1) US11552019B2 (de)
KR (1) KR20200109244A (de)
CN (1) CN111696978A (de)
DE (1) DE102020103364A1 (de)
SG (1) SG10202001145RA (de)
TW (1) TWI835996B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20220149005A1 (en) * 2020-11-10 2022-05-12 Qualcomm Incorporated Package comprising a substrate and a high-density interconnect integrated device
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
US12051655B2 (en) * 2021-07-16 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20230063304A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Limited Hybrid organic and non-organic interposer with embedded component and methods for forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456502B1 (en) * 1998-09-21 2002-09-24 Compaq Computer Corporation Integrated circuit device/circuit board connection apparatus
US8158456B2 (en) * 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US8389337B2 (en) * 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US11251156B2 (en) * 2015-12-23 2022-02-15 Intel Corporation Fabrication and use of through silicon vias on double sided interconnect device
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
US10199356B2 (en) * 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10770405B2 (en) * 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages

Also Published As

Publication number Publication date
KR20200109244A (ko) 2020-09-22
SG10202001145RA (en) 2020-10-29
US20200294920A1 (en) 2020-09-17
CN111696978A (zh) 2020-09-22
TWI835996B (zh) 2024-03-21
US11552019B2 (en) 2023-01-10
TW202101702A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE202019005951U1 (de) Systeme zum Implementieren eines skalierbaren Systems
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE112011105992B4 (de) 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102014109096B4 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE112017008031T5 (de) Aktive silizium-brücke
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112019001905T5 (de) Die-tiling-techniken
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112015007216T5 (de) Elektronische Baugruppen mit einer Brücke
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet