DE112019001905T5 - Die-tiling-techniken - Google Patents

Die-tiling-techniken Download PDF

Info

Publication number
DE112019001905T5
DE112019001905T5 DE112019001905.8T DE112019001905T DE112019001905T5 DE 112019001905 T5 DE112019001905 T5 DE 112019001905T5 DE 112019001905 T DE112019001905 T DE 112019001905T DE 112019001905 T5 DE112019001905 T5 DE 112019001905T5
Authority
DE
Germany
Prior art keywords
base die
die
base
chip package
heterogeneous chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112019001905.8T
Other languages
English (en)
Inventor
Srinivas V. Pietambaram
Gang Duan
Deepak Kulkarni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112019001905T5 publication Critical patent/DE112019001905T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Buildings Adapted To Withstand Abnormal External Influences (AREA)
  • Moulding By Coating Moulds (AREA)
  • Element Separation (AREA)

Abstract

Es werden Techniken für Feinknoten-Heterogen-Chip-Packages bereitgestellt. Bei einem Beispiel kann ein Verfahren zum Bilden eines Heterogen-Chip-Package das Koppeln elektrischer Anschlussklemmen einer ersten Seite eines ersten Basis-Die mit elektrischen Anschlussklemmen einer ersten Seite eines zweiten Basis-Die unter Verwenden eine Siliziumbrücke, das Bilden eines organischen Substrats um die Siliziumbrücke und an die ersten Seiten des ersten und des zweiten Basis-Die angrenzend, und das Koppeln eines Feinknoten-Die mit einer zweiten Seite mindestens eines des ersten Basis-Die oder des zweiten Basis-Die beinhalten.

Description

  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Serien-Nr. 15/949 141 , eingereicht am 10. April 2018, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • Technisches Gebiet
  • Dieses Dokument betrifft im Allgemeinen aber auf keine Weise einschränkend Die-Interconnects und insbesondere das Bereitstellen großer Heterogen-Die-Packages unter Verwenden integrierter Die-Brücken.
  • Stand der Technik
  • Herkömmliche Die-Herstellungstechniken geraten hinsichtlich der Größe eines monolithischen Die an ihre Limits, und doch streben Anwendungen nach Fähigkeiten, die für groß bemessene integrierte Schaltungen möglich sind, indem die neuesten Technologien, wie 7-nm-Gate-Längen, verwendet werden. Da monolithische Dies größer geworden sind, können kleinere Unterschiede, die bei kleineren Dies vernachlässigt werden können, nicht kompensiert werden und können den Ertrag oft beträchtlich verringern. Jüngere Lösungen können das Verwenden kleinerer integrierter Schaltungen involvieren, die mit einem Halbleiter-Interposer verbunden oder mit Siliziumbrücken integriert sind, die in ein Siliziumsubstrat verarbeitet sind, um ein Heterogen-Chip-Package bereitzustellen. Herkömmliche Techniken zum Herstellen des Halbleiter-Interposers oder Substrats begrenzen jedoch die Größe des Heterogen-Chip-Package.
  • Figurenliste
  • In den Zeichnungen, die nicht zwingend maßstabgerecht gezeichnet sind, können gleiche Bezugszeichen ähnliche Komponenten in unterschiedlichen Ansichten beschreiben. Gleiche Bezugszeichen, die unterschiedliche Buchstabensuffixe beinhalten, können unterschiedliche Instanzen ähnlicher Komponenten darstellen. Einige Ausführungsformen sind beispielhaft und nicht einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht, in welchen:
    • 1 allgemein ein Beispiel mindestens eines Abschnitts eines Heterogen-Chip-Package 100 gemäß dem vorliegenden Gegenstand veranschaulicht.
    • die 2A bis 2G ein Verfahren zum Herstellen eines Heterogen-Chip-Package 100 gemäß dem vorliegenden Gegenstand veranschaulichen.
    • 3 ein Ablaufdiagramm eines Verfahrens 300 zum Herstellen eines Heterogen-Chip-Package veranschaulicht.
    • 4 ein Blockschaltbild einer beispielhaften Maschine 400 veranschaulicht, auf der eine oder mehrere der Techniken (zum Beispiel Methodologien), die hierin besprochen sind, laufen können.
    • 5 ein Diagramm auf Systemebene veranschaulicht, das ein Beispiel eines elektronischen Bauelements (zum Beispiel Systems) abbildet, das ein Heterogen-Chip-Package wie in der vorliegenden Offenbarung beschrieben beinhaltet.
  • Ausführliche Beschreibung
  • Die folgende Beschreibung und die Zeichnungen veranschaulichen spezifische Ausführungsformen ausreichend, um es dem Fachmann zu ermöglichen, sie umzusetzen. Andere Ausführungsformen können strukturelle, logische, elektrische, Prozess- und andere Änderungen enthalten. Abschnitte und Merkmale einiger Ausführungsformen können hierin enthalten sein oder für die anderer Ausführungsformen ersetzt werden. Ausführungsformen, die in den Ansprüchen dargelegt sind, schließen alle verfügbaren Äquivalente dieser Ansprüche ein.
  • Packaging-Techniken zum Verwenden mehrerer heterogener Dies in einer einzigen Lösung können eine Anzahl von Verbindungen von Die zu Die erfordern. Obwohl es sich um eine relativ neue Technologie handelt, kann eine herkömmliche Lösung für diese Herausforderung, die eine 2.5D-Lösung genannt werden kann, einen Silizium-Interposer und Through Silicon Vias (TSVs - Silikon-Durchkontaktierungen) verwenden, um den Die an sogenannter „Silicon Interconnect Speed“ in einem minimalen Fußabdruck zu verbinden. Das Resultat sind zunehmend komplexe Layouts und Herstellungstechniken, die Tape-Outs verzögern und die Ausbeute schmälern können. Einige Techniken, die einen Silizium-Interposer verwenden, schränken zum Beispiel die Größe des Heterogen-Chip-Package ein. Eine Einschränkung besteht darin, dass der Silizium-Interposer auf die lithografische Reticle-Größe des Herstellungsprozesses beschränkt ist. Eine zweite Einschränkung kann in der Fähigkeit des Montageprozesses, akzeptable Packages zu erzeugen, bestehen. Der Montageprozess kann zum Beispiel das Montieren eines Fine-Node-Die (Feinknoten-Die) oder Advanced-Node-Die an dem Silizium-Interposer und dann das Anbringen des Silizium-Interposers an einem Substrat, wie einem organischen Substrat, beinhalten. Das Anbringen des Interposers an dem Substrat kann einen Wärmeverbindungs-Anbindungsprozess (Thermal Connection Bond Process - TCB) beinhalten, der den großen Interposer verwirft und keine robusten elektrischen Verbindungen erlaubt.
  • 1 veranschaulicht allgemein ein Beispiel mindestens eines Abschnitts eines Heterogen-Chip-Package 100 gemäß dem vorliegenden Gegenstand. Bei bestimmten Beispielen kann das Heterogen-Chip-Package 100 ein Substrat 101, eine Vielzahl von Basie-Dies 102, eine oder mehrere Siliziumbrücken 103 und einen oder mehrere Feinknoten-Chips 104 beinhalten. Das Substrat 101 kann ein organisches Substrat sein und kann Anschlussklemmen und Interconnects 105 zum Verbinden des Heterogen-Chip-Package 100 mit einem anderen Bauelement, wie mit einer Leiterplatte oder einer anderen Komponente eines größeren elektronischen Bauelements, beinhalten. Jeder Basis-Die 102 kann Interconnects 106 für die Feinknoten-Chips 104, die darauf verbunden sind, sowie einige Durchkontaktierungen 107 zwischen einer ersten Seite des Basis-Die 102 und einer zweiten Seite des Basis-Die 102 bereitstellen. Bei bestimmten Beispielen ist der Basis-Die 102 passiv und beinhaltet nur passive Schaltungselemente, wie Widerstände, Kondensatoren, Induktoren, Dioden usw. oder nicht, um die Feinknoten-Chips zu unterstützen. Bei einigen Beispielen kann der Basis-Die 102 aktive Komponenten beinhalten, um die Feinknoten-Chips zu unterstützen. Bei einigen Beispielen kann der Basis-Die 102 sowohl passive Komponenten als auch aktive Komponenten beinhalten, um den Betrieb der Feinknoten-Chips 104 oder den Betrieb des Heterogen-Chip-Package 100 zu unterstützen. Schaltungen des Basis-Die 102 können, ohne darauf beschränkt zu sein, Spannungswandler, Level-Shifter, Pufferspeicher, Taktschaltungen usw. beinhalten. Bei bestimmten Beispielen kann die Größe der Basis-Die-Schaltungen durch die Reticle-Größe der Lithographieausstattung, die zur Herstellung des Basis-Die 102 verwendet wird, eingeschränkt sein. Bei bestimmten Beispielen kann der Basis-Die 102 zusätzliche Interconnects 108 zum Koppeln mit anderen Basis-Dies über eine Siliziumbrücke 103 beinhalten.
  • Die Siliziumbrücken 103 können unter Verwenden desselben Wafer-Herstellungsprozesses, der für die Herstellung des Basis-Die 102 oder der Feinknoten-Chips 104 verwendet wird, hergestellt werden. Bei bestimmten Aspekten kann eine Siliziumbrücke durch ihre kleine Größe, Dünne und feine Verdrahtung charakterisiert sein. Die Länge und die Breite einer Siliziumbrücke können zum Beispiel eine Kombination aus 2 mm, 4 mm, 6 mm und unter bestimmten Umständen sogar größer sein. Eine Siliziumbrücke kann Leiterbahnverlegungen zu 2 Mikrometer (µm) Breite und 2 µm Beabstandung aufweisen. Siliziumbrücken weisen im Allgemeinen eine Stärke zwischen 35 µm und 150 µm auf, können in Abhängigkeit von der Anwendung aber stärker sein. Bei bestimmten Beispielen kann eine Siliziumbrücke mindestens zwei Grundschichten aus leitendem Material und zwei Verlegungsschichten aus leitendem Material beinhalten. Siliziumbrücken 103 können Interconnect 109 zwischen kleinen Knotenabständen des Basis-Die 102 bereitstellen und erlauben, dass die Gesamtgröße des Heterogen-Chip-Package 100 ziemlich groß wird, während Erträge bereitgestellt werden, die bei herkömmlich montierten Heterogen-Chip-Packages, die Feinknoten-Chips aufweisen, nicht verfügbar sind. Feinknoten-Chips 104 können Knotenabstände in der Größenordnung von 12 nm, 10 nm, 7 nm und feiner beinhalten, sind aber als solche nicht eingeschränkt. Mit der Weiterentwicklung der Transistor-Pitch-Technologie, um Knotenlängen kleiner als 7 nm zu bewältigen, wird der vorliegende Gegenstand vorweggenommen, um eine Herstellung oder Montage von Heterogen-Chip-Packages zu erlauben, die nicht durch die Reticle-Fläche, die zum Herstellen eines monolithischen Interposers oder Basis-Die 102 verfügbar ist, eingeschränkt wird. Große Heterogen-Chip-Packages, die Feinknoten-Chips verwenden, können folglich mit robusten Erträgen unter Verwenden von Verarbeitung basierend auf kostengünstigem, großflächigem organischem Substrat hergestellt werden. Bei bestimmten Beispielen kann der verbundene Basis-Die eines Heterogen-Chip-Package, das 7 nm-Feinknoten-Chips verwendet, ein endgültiges Package definieren, das eine Breite, Länge oder Kombination davon zu 25 mm, 50 mm, 75 mm oder länger beinhaltet und immer noch hohe Erträge aufrechterhält.
  • Die 2A bis 2G veranschaulichen ein Verfahren zum Herstellen eines Heterogen-Chip-Package 100 gemäß dem vorliegenden Gegenstand. 2A zeigt eine Keimschicht 210, die an einem entfernbaren Herstellungssubstrat 211 oder Herstellungsträger angebracht ist. Bei bestimmten Beispielen kann die Keimschicht 210 auf einem Trennmittel oder ablösbaren Klebstoff 212 abgeschieden werden. Die Keimschicht 210 kann verwendet werden, um Metallständer 213 aufzubauen, die als Passermarken für das präzise Platzieren von zwei oder mehreren Basis-Dies 102 zwischen den Ständern 213 dienen können. Die Ständer 213 können unter Verwenden herkömmlicher Verfahren hergestellt werden. Bei bestimmten Beispielen können die Metallständer eine funktionale Verbindung zwischen den Hauptoberflächen des Heterogen-Chip-Package 100 bereitstellen, zum Beispiel zum Stapeln des Heterogen-Chip-Package 100 mit anderen Komponenten.
  • Der Basis-Die 102 kann an der Keimschicht 210 unter Verwenden herkömmlicher Verfahren positioniert und angebracht werden. Bei bestimmten Beispielen kann der Basis-Die 102 an der Keimschicht unter Verwenden eines zweiten Klebstoffs 214 angebracht werden. Bei bestimmten Beispielen ist das Herstellungssubstrat 211 ein formbeständiges Substrat, wie Glas. Wie oben besprochen, kann jeder Basis-Die 102 erste Interconnects 215 für die Feinknoten-Chips 104, die darauf verbunden sind, sowie einige Durchkontaktierungen 216 zwischen einer ersten Seite des Basis-Die 102 und einer zweiten Seite des Basis-Die 102 bereitstellen.
  • In 2B, nachdem der Basis-Die 102 auf der Keimschicht 210 platziert wurde, kann ein dielektrisches Material 217 hergestellt werden, wie durch Formen, um den Basis-Dies 102 abzudecken. Das dielektrische Material 217 kann dann geschliffen oder geätzt werden, um die Verbindungen auf den ersten Seiten jedes Basis-Die 102 freizulegen. In 2C kann eine Siliziumbrücke 103 montiert und elektrisch zwischen zwei Basis-Die 102 verbunden werden. Die Siliziumbrücke 103 kann Interconnects zwischen dem Basis-Die 102 bereitstellen. Die Verwendung eines maßlich beständigen Trägers oder beständigen Herstellungssubstrats 211, wie Glas, und das Anbringen der Siliziumbrücke 103 in den allerersten Stadien des Prozesses kann eine Gelegenheit für signifikant höhere Platzierungspräzision und Interconnect-Zuverlässigkeit bieten als bei den herkömmlichen Siliziumbrücken-Einbettungsprozessen, bei welchen die Brücke in den abschließenden Stadien der Substratverarbeitung und auf einem weniger maßlich beständigen mehrschichtigen organischen Substrat platziert wird.
  • In 2D kann ein Substrat 101, wie ein organisches Substrat, hergestellt werden, um die freigelegten Seiten der Siliziumbrücke 103 einzuhüllen, und um externe Verbindungen der Basis-Dies 102 bereitzustellen. In 2E kann das Herstellungssubstrat 211 gemeinsam mit dem ablösbaren Klebstoff 212 entfernt werden, die Keimschicht 210 kann geätzt oder entfernt werden, und der zweite Klebstoff 214 kann geätzt oder gebohrt werden, um Anschlüsse auf einer zweiten Seite des Basis-Die 102 freizulegen. Bei bestimmten Beispielen kann der Zwischenaufbau des Heterogen-Chips entweder vor oder nach dem Entfernen des Fertigungssubstrats 211 umgedreht werden.
  • In 2F kann der Feinknoten-Die 104 an jedem Basis-Die 102 angebracht werden. Bei bestimmten Beispielen werden die Feinknoten-Dies 104 elektrisch über hergestellte Interconnects 220 mit Anschlüssen auf der zweiten Seite jedes Basis-Die 102 verbunden und dann unterfüllt 218. In 2G kann ein zweites Dielektrikum 219 hergestellt werden, um den Feinknoten-Die 104 abzudecken. Das zweite Dielektrikum 219 kann geschliffen werden, um die Rückseite des Feinknoten-Die 104 zur Wärmeableitung freizulegen. Bei bestimmten Beispielen kann ein integrierter Wärmespreizer (Integrated Heat Spreader - IHS) (nicht gezeigt) für verbesserte Wärmeableitung angebracht werden. Bei bestimmten Beispielen kann das zweite Dielektrikum 219 gebohrt werden, um Anschlüsse eines oder mehrerer der Passerständer 213 freizulegen. Zusätzliche Herstellung kann das Abscheiden leitenden Materials involvieren, um Pads oder Bumps zu bilden, um es dem Heterogen-Chip-Package zu erlauben, elektrisch mit anderen Komponenten, wie, ohne darauf beschränkt zu sein, mit einer Leiterplatte verbunden zu werden. Bei bestimmten Beispielen veranschaulichen die 2A bis 2G die Herstellung eines Heterogen-Chips, der zwei Basis-Dies und eine einzige Siliziumbrücke beinhaltet. Bei bestimmten Beispielen veranschaulichen die 2A bis 2G die Herstellung eines Abschnitts eines größeren Heterogen-Chip-Package. Es ist klar, dass ein Heterogen-Chip-Package, das die oben stehenden Verfahren verwendet, viele weitere Basis-Dies und Siliziumbrücken aufweisen kann, ohne von dem Schutzbereich des vorliegenden Gegenstands abzuweichen.
  • 3 veranschaulicht ein Ablaufdiagramm eines Verfahrens 300 zum Herstellen eines Heterogen-Chip-Package. Bei 301 kann eine Siliziumbrücke an zwei Basis-Dies angebracht werden, um elektrische Verbindungen zwischen den Basis-Dies zu erleichtern. Bei bestimmten Beispielen kann der Basis-Die ein sehr dünner Silizium-Die mit Leiterbahnen sein, die externe Anschlüsse koppeln, wie externe Mikro-Bump-Anschlüsse mit Pitch-Abständen in der Größenordnung von 55 Mikrometer, 35 Mikrometer, zukünftigen kleineren Pitchs, wie 10 Mikrometer, oder Kombinationen davon. Bei 302 kann ein Substrat hergestellt werden, um die Siliziumbrücke einzuhüllen und die entsprechenden Oberflächen des Basis-Die abzudecken. Wie hiermit verwendet, beinhaltet das Herstellen des Substrats kein Montieren eines vorab hergestellten Substrats mit dem montierten Basis-Die und der Siliziumbrücke. Das Herstellen beinhaltet bei diesem Fall sowie auch unter Bezugnahme auf 2D das Abscheiden einer oder mehrerer Schichten von Materialien auf der Montage des Basis-Die und des Brücken-Die derart, dass sich das Substrat, während es hergestellt wird, an die Topographie der Oberfläche des Basis-Die, der mit der Silizium-Brücke gekoppelt ist, und an die Topologie der freigelegten Abschnitte der Siliziumbrücke angleicht. Bei bestimmten Beispielen kann beim Fertigstellen des Substrats die Siliziumbrücke innerhalb des Substrats eingehüllt sein, mit Ausnahme der Oberfläche des Brücken-Die, der an den Basis-Die gekoppelt ist. Bei bestimmten Beispielen kann das Substrat ein organisches Substrat sein. Bei bestimmten Beispielen kann das Herstellen des Substrats in Schichten erfolgen, um zu erlauben, dass leitende Schichten und Durchkontaktierungen hergestellt und geformt werden. Die leitenden Schichten und Durchkontaktierungen des Substrats können es dem Pitch des Basis-Die erlauben, auf einen akzeptablen Pitch für externe Anschlüsse des Heterogen-Chip-Package aufzufächern.
  • Bei bestimmten Beispielen kann das Verfahren 300 das Herstellen einer Passermarke auf einem stabilen Fertigungssubstrat aufweisen. Solche Marken können verwendet werden, um die Basis-Dies zueinander derart zu positionieren, dass die externen Verbindungen für den Basis-Die ordnungsgemäß für das Verbinden über den Brücken-Die positioniert sind. Bei bestimmten Beispielen können die Passermarken aus Metall auf einer Keimschicht, die an dem stabilen Fertigungssubstrat angebracht ist, gebildet werden. Bei einigen Beispielen können die Passermarken Metallständer sein, die sich senkrecht zu dem Fertigungssubstrat erstrecken. Bei bestimmten Beispielen kann nach dem Herstellen des Substrats über dem Brücken-Die und entsprechenden Oberflächen des Basis-Die das Fertigungssubstrat entfernt werden, und bei 303 können Knoten von Feinknoten-Dies an entsprechenden Knoten des Basis-Die auf Oberflächen des Basis-Die, den Oberflächen des Basis-Die, an welchem die Siliziumbrücke angebracht ist, angebracht werden.
  • 4 veranschaulicht ein Blockschaltbild einer beispielhaften Maschine 400, auf der eine oder mehrere der Techniken (zum Beispiel Methodologien), die hierin besprochen sind, laufen können. Bei alternativen Ausführungsformen kann die Maschine 400 als ein autonomes Gerät arbeiten oder kann mit anderen Maschinen verbunden (zum Beispiel vernetzt) sein. Bei einem vernetzten Einsatz kann die Maschine 400 als eine Server-Maschine, eine Client-Maschine oder als beides in Server-Client-Netzwerkumgebungen arbeiten. Bei einem Beispiel kann die Maschine 400 als eine Peer-Maschine in einer Peer-to-Peer-Netzwerkumgebung (oder anderen verteilten Netzwerkumgebung) fungieren. Wie hierin verwendet, verweist Peer-to-Peer auf einen Datenlink direkt zwischen zwei Geräten (zum Beispiel handelt es sich nicht um eine Hub-and-Spoke-Topologie). Peer-to-Peer-Vernetzen ist folglich ein Vernetzen zu einem Satz von Maschinen unter Verwenden von Peer-to-Peer-Datenlinks. Die Maschine 400 kann ein Einplatinencomputer, ein Package integrierter Schaltung, ein System-on-a-Chip (SOC), ein Personal Computer (PC), ein Tablet-PC, eine Set-Top-Box (STB), ein Personal Digital Assistant (PDA), ein Mobiltelefon, ein Internetgerät, ein Netzwerk-Router oder eine andere Maschine sein, die fähig ist, Anweisungen (sequenziell oder anderswie), die Aktionen, die die Maschine zu setzen hat, spezifizieren. Ferner und obwohl nur eine einzige Maschine veranschaulicht ist, muss der Begriff „Maschine“ als auch irgendeine Sammlung von Maschinen beinhaltend verstanden werden, die einzeln oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um eine oder mehrere der hier besprochenen Methodologien auszuführen, wie Cloud-Computing, Software-as-a-Service (SaaS), andere Computer-Clusterkonfigurationen.
  • Beispiele, wie hierin beschrieben, können Logik beinhalten oder können auf einer Anzahl von Komponenten oder Mechanismen arbeiten. Schaltungen ist eine Sammlung von Schaltungen, die in konkreten Einheiten, die Hardware beinhalten (zum Beispiel einfache Schaltungen, Gates, Logik usw.), umgesetzt werden. Schaltungszugehörigkeit kann im Laufe der Zeit anpassungsfähig sein und Hardware-Variabilität unterliegen. Die Schaltungen weisen Teilnehmer auf, die allein oder in Kombination spezifizierte Vorgänge beim Betrieb ausführen können. Bei einem Beispiel kann die Hardware der Schaltungen unveränderlich konzipiert sein, um einen spezifischen Vorgang auszuführen (zum Beispiel verdrahtet). Bei einem Beispiel kann die Hardware der Schaltungen variabel verbundene physische Komponenten aufweisen (zum Beispiel Ausführungseinheiten, Transistoren, einfache Schaltungen usw.), die ein computerlesbares Medium aufweisen, das physisch (zum Beispiel magnetisch, elektrisch, durch bewegbares Platzieren unveränderlicher Massenteilchen usw.) geändert wird, um Anweisungen des spezifischen Vorgangs zu codieren. Beim Verbinden der physischen Komponenten werden die darunterliegenden elektrischen Eigenschaften eines Hardwarebestandteils zum Beispiel von einem Isolator zu einem Leiter oder umgekehrt geändert. Die Anweisungen ermöglichen es eingebetteter Hardware (zum Beispiel Ausführungseinheiten oder ein Lademechanismus), Teilnehmer der Schaltungen in Hardware über die variablen Verbindungen anzulegen, um Abschnitte des spezifischen Vorgangs beim Betrieb auszuführen. Das computerlesbare Medium ist folglich kommunikationsfähig mit den anderen Komponenten der Schaltungen gekoppelt, wenn das Gerät in Betrieb ist. Bei einem Beispiel kann eine der physischen Komponenten in mehr als einem Teilnehmer von mehr als einer Schaltungsanordnung verwendet werden. Beim Betrieb können zum Beispiel Ausführungseinheiten in einer ersten Schaltung einer ersten Schaltungsanordnung in einem Zeitpunkt verwendet werden, und von einer zweiten Schaltung in der ersten Schaltungsanordnung wieder verwendet werden, oder von einer dritten Schaltung in einer zweiten Schaltungsanordnung in einem unterschiedlichen Zeitpunkt.
  • Die Maschine (zum Beispiel das Computersystem) 400 kann einen Hardware-Prozessor 402 (zum Beispiel eine Zentraleinheit (Central Processing Unit - CPU), eine Grafikverarbeitungseinheit (Graphics Processing Unit - GPU), einen Hardware-Prozessorkern, ein Heterogen-Chip-Package oder eine beliebige Kombination davon), einen Hauptspeicher 404 und einen statischen Speicher 406 aufweisen, von welchen einige oder alle miteinander über ein Zwischenglied (zum Beispiel einen Bus) 408 kommunizieren können. Die Maschine 400 kann weiter eine Anzeigeeinheit 410, eine alphanumerische Eingabevorrichtung 412 (zum Beispiel eine Tastatur) und eine Benutzeroberflächen-Navigationsvorrichtung (User Interface - UI-Navigationsvorrichtung) 414 (zum Beispiel eine Maus) aufweisen. Bei einem Beispiel können die Anzeigeeinheit 410, die Eingabevorrichtung 412 und die UI-Navigationsvorrichtung 414 eine Touchscreen-Anzeige sein. Die Maschine kann zusätzlich eine Speichervorrichtung (zum Beispiel ein Laufwerk) 416, eine Signalerzeugungsvorrichtung 418 (zum Beispiel einen Lautsprecher), eine Netzwerkschnittstellenvorrichtung 420 oder einen oder mehrere Sensoren 421, wie einen Global-Positioning-System-Sensor (GPS-Sensor), Kompass, Beschleunigungsmesser oder anderen Sensor aufweisen. Die Maschine 400 kann eine Ausgabesteuervorrichtung 428, wie eine serielle Verbindung (zum Beispiel Universal-Bus (USB), parallele oder andere verdrahtete oder drahtlose (zum Beispiel Infrarot-Verbindungen (IR-Verbindungen), Nahfeldkommunikationsverbindungen (NFC-Verbindungen) usw.) aufweisen, um zu kommunizieren oder ein oder mehrere Peripheriegeräte (zum Beispiel einen Drucker, ein Kartenlesegerät usw.) zu steuern.
  • Die Speichervorrichtung 416 kann ein maschinenlesbares Medium 422 aufweisen, auf dem ein oder mehrere Sätze von Datenstrukturen oder Anweisungen 424 (zum Beispiel Software) gespeichert sind, die eine oder mehrere der Techniken oder Funktionen, die hierin beschrieben sind, verkörpern oder einsetzen. Die Anweisungen 424 können sich auch vollständig oder mindestens teilweise innerhalb des Hauptspeichers 404, innerhalb des statischen Speichers 406 oder innerhalb des Hardwareprozessors 402 während der Ausführung dieser durch die Maschine 400 befinden. Bei einem Beispiel kann eine oder eine beliebige Kombination des Hardwareprozessors 402, des Hauptspeichers 404, des statischen Speichers 406, eines Heterogen-Chip-Package oder einer Speichervorrichtung 416 maschinenlesbare Medien bilden. Bei bestimmten Beispielen, wie, ohne darauf beschränkt zu sein, einer Server-Maschine, kann ein Heterogen-Chip-Package die Maschine 400 oder eine Kombination der oben erwähnten Komponenten 402 aufweisen.
  • Obwohl das maschinenlesbare Medium 422 als ein einziges Medium veranschaulicht ist, kann der Begriff „maschinenlesbares Medium“ als ein einziges Medium oder mehrere Medien (zum Beispiel eine zentrale oder verteilte Datenbank und/oder dazugehörende Cachespeicher und Server), die konfiguriert sind, um die eine oder die mehreren Anweisungen 424 zu speichern, aufweisen.
  • Der Begriff „maschinenlesbares Medium“ kann ein beliebiges Medium aufweisen, das fähig ist, Anweisungen zum Ausführen durch die Maschine 400 zu speichern, codieren oder zu tragen, und das die Maschine 400 veranlasst, eine oder mehrere der Techniken der vorliegenden Offenbarung auszuführen, oder das fähig ist, Datenstrukturen, die von solchen Anweisungen verwendet werden oder mit ihnen assoziiert sind, zu speichern, codieren oder zu tragen. Nichteinschränkende maschinenlesbare Medienbeispiele können Festkörperspeicher und optische und magnetische Medien aufweisen. Bei einem Beispiel umfasst ein maschinenlesbares Massenmedium ein maschinenlesbares Medium mit einer Vielzahl von Teilchen, die unveränderliche (zum Beispiel Rest) Masse aufweisen. Maschinenlesbare Massenmedien sind sich verbreitende nichtflüchtige Signale. Spezifische Beispiele maschinenlesbarer Massenmedien können aufweisen: nichtflüchtigen Speicher, wie Halbleiter-Speichervorrichtungen (zum Beispiel elektrisch programmierbarer Nurlesespeicher (Electrically Programmable Read-Only Memory - EPROM), elektrisch löschbarer programmierbarer Nurlesespeicher (Electrically Erasable Programmable Read-Only Memory - EEPROM) und Flash-Speichervorrichtungen; Magnetplatten, wie interne Festplattenlaufwerke und herausnehmbare Laufwerke; magneto-optische Platten; und CD-ROM- und DVD-ROM-Platten.
  • Die Anweisungen 424 können ferner über ein Kommunikationsnetzwerk 426 unter Verwenden eines Übertragungsmediums über die Netzwerkschnittstellenvorrichtung 420 unter Einsetzen eines beliebigen einer Anzahl von Transferprotokollen (zum Beispiel Frame-Relay, Internetprotokoll (IP), Transmission Control Protocol (TCP), Benutzer-Datagramm-Protokoll (UDP), Hypertext Transfer Protocol (HTTP) usw.) übertragen werden. Beispielhafte Kommunikationsnetzwerke können unter anderen ein Local Area Network (LAN), ein Wide Area Network (WAN), ein Paketdatennetzwerk (zum Beispiel das Internet), Mobiltelefonnetzwerke (zum Beispiel zellulare Netzwerke), Plain-Old-Telephone-Netzwerke (POTS-Netzwerke) und drahtlose Datennetzwerke (zum Beispiel die Familie von Normen 802.11 des Institute of Electrical and Electronics Engineers (IEEE) 802.11, die als Wi-Fi® bekannt ist, die Familie der Normen IEEE-802.16, die als WiMax®) bekannt ist, die Familie von Normen IEEE 802.15.4, Peer-to-Peer-Netzwerke (P2P-Netzwerke) aufweisen. Bei einem Beispiel kann die Netzwerkschnittstellenvorrichtung 420 eine oder mehrere physische Anschlüsse (zum Beispiel Ethernet, koaxial oder Telefonanschlüsse) oder eine oder mehrere Antennen aufweisen, um mit dem Kommunikationsnetzwerk 426 zu verbinden. Bei einem Beispiel kann die Netzwerkschnittstellenvorrichtung 420 eine Vielzahl von Antennen aufweisen, um drahtlos unter Verwenden mindestens einer von Single-Input-Multiple-Output-Technik (SIMO-Technik), Multiple-Input-Multiple-Output-Technik (MIMO-Technik) oder Multiple-Input-Single-Output-Technik (MISO-Technik) zu kommunizieren. Der Begriff „Übertragungsmedium“ muss als ein beliebiges materielles Medium aufweisend verstanden werden, das fähig ist, Anweisungen zur Ausführung durch die Maschine 400 zu speichern, codieren oder zu tragen, und digitale oder analoge Kommunikationssignale oder als ein anderes immaterielles Medium, um Kommunikation solcher Software zu erleichtern.
  • 5 veranschaulicht ein Diagramm auf Systemebene, das ein Beispiel eines elektronischen Bauelements (zum Beispiel Systems) abbildet, das ein Heterogen-Chip-Package, wie in der vorliegenden Offenbarung beschrieben, beinhaltet. Bei einer Ausführungsform beinhaltet das System 500, ohne darauf beschränkt zu sein, einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen Personal Digital Assistant (PDA), einen Server, eine Workstation, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, ein Internetgerät oder einen beliebigen anderen Typ von Rechenvorrichtung. Bei einigen Ausführungsformen ist das System 500 ein System-on-a-Chip (SOC-System).
  • Bei einer Ausführungsform weist der Prozessor 510 einen oder mehrere Prozessorkerne 512 und 512N auf, wobei 512N den N-ten Prozessorkern innerhalb des Prozessors 510 darstellt, wobei N eine positive Ganzzahl ist. Bei einer Ausführungsform weist das System 500 mehrere Prozessoren, einschließlich 510 und 505 auf, wobei der Prozessor 505 eine ähnliche oder identische Logik hat wie die Logik des Prozessors 510. Bei einigen Ausführungsformen beinhaltet der Verarbeitungskern 512, ohne darauf beschränkt zu sein, Pre-Fetch-Logik, um Anweisungen zu holen, Decodierungslogik, um die Anweisungen zu decodieren, Ausführungslogik, um Anweisungen auszuführen und dergleichen. Bei einigen Ausführungsformen weist der Prozessor 510 einen Cache-Speicher 516 auf, um Anweisungen und/oder Daten für das System 500 zwischenzuspeichern. Der Cache-Speicher 516 kann in eine hierarchische Struktur, die ein oder mehreren Niveaus von Cache-Speicher beinhaltet, organisiert sein.
  • Bei einigen Ausführungsformen beinhaltet der Prozessor 510 eine Speichersteuervorrichtung 514, die betrieben werden kann, um Funktionen auszuführen, die es dem Prozessor 510 ermöglichen, auf den Speicher 530, der einen flüchtigen Speicher 532 und/oder einen nichtflüchtigen Speicher 534 beinhaltet, zuzugreifen und mit ihm zu kommunizieren. Bei einigen Ausführungsformen ist der Prozessor 510 mit dem Speicher 530 und dem Chipsatz 520 gekoppelt. Der Prozessor 510 kann auch mit einer drahtlosen Antenne 578 gekoppelt sein, um mit einem beliebigen Bauelement, das konfiguriert ist, um drahtlose Signale zu übertragen und/oder zu empfangen, zu kommunizieren. Bei einer Ausführungsform arbeitet eine Schnittstelle für drahtlose Antenne 578 in Übereinstimmung mit, ohne darauf beschränkt zu sein, der IEEE 802.11-Norm und ihrer Familie, Home-Plug-AV (HPAV), Ultra-Wide-Band (UWB), Bluetooth, WiMax oder einer anderen Form drahtlosen Kommunikationsprotokolls.
  • Bei einigen Ausführungsformen beinhaltet der flüchtige Speicher 532, ohne darauf beschränkt zu sein, Synchronous Dynamic Random Access Memory (SDRAM), Dynamic Random Access Memory (DRAM), RAMBUS Dynamic Random Access Memory (RDRAM) und/oder einen anderen Typ von Direkzugriffsspeicherbauelement. Der nichtflüchtige Speicher 534 beinhaltet, ohne darauf beschränkt zu sein, Flashspeicher, Phasenwechselspeicher (Phase-Change-Memory - PCM), Nurlesespeicher (Read-Only Memory- ROM), elektrisch löschbaren programmierbaren Nurlesespeicher (Electrically Erasable Programmable Read-Only Memory - EEPROM) oder einen anderen Typ nichtflüchtigen Speicherbauelements.
  • Der Speicher 530 speichert Informationen und Anweisungen, die von dem Prozessor 510 auszuführen sind. Bei einer Ausführungsform kann der Speicher 530 auch vorübergehende Variablen oder andere Zwischeninformationen speichern, während der Prozessor 510 Anweisungen ausführt. Bei der veranschaulichten Ausführungsform verbindet der Chipsatz 520 mit dem Prozessor 510 über Point-to-Point-Schnittstellen (PtP- oder P-P-Schnittstellen) 517 und 522. Der Chipsatz 520 ermöglicht es dem Prozessor 510, sich mit anderen Elementen in dem System 500 zu verbinden. Bei einigen Ausführungsformen des beispielhaften Systems arbeiten die Schnittstellen 517 und 522 in Übereinstimmung mit einem PtP-Kommunikationsprotokoll, wie dem Intel® QuickPath Interconnect (QPI) oder dergleichen. Bei anderen Ausführungsformen kann eine andere Verbindung verwendet werden. Bei bestimmten Beispielen kann ein Heterogen-Chip-Package, wie oben unter Bezugnahme auf die 1, 2A bis 2G und 3 besprochen, den Prozessor 510, den Speicher 530, den Chipsatz 520, die Schnittstelle 517, die Schnittstelle 522 oder Kombinationen davon beinhalten.
  • Bei einigen Ausführungsformen kann der Chipsatz 520 betrieben werden, um mit dem Prozessor 510, 505N, der Anzeigevorrichtung 540 und anderen Geräten zu kommunizieren, einschließlich mit einer Bus-Brücke 572, einem TV 576, E/A-Bauelementen 574, nichtflüchtigem Speicher 560, einem Speichermedium, wie einem oder mehreren Massenspeichergeräten) 562, einer Tastatur/Maus 564, eine Netzwerkschnittstelle 566 und diversen anderen Formen von Verbraucherelektronik 577 (wie ein PDA, Smart-Phone, Tablet usw.) usw.. Bei einer Ausführungsform koppelt der Chipsatz 520 mit diesen Geräten durch eine Schnittstelle 524. Der Chipsatz 520 kann auch mit einer drahtlosen Antenne 578 gekoppelt sein, um mit einem beliebigen Bauelement, das konfiguriert ist, um drahtlos zu übertragen und/oder zu empfangen, zu kommunizieren.
  • Der Chipsatz 520 verbindet mit der Anzeigevorrichtung 540 über die Schnittstelle 526. Die Anzeigevorrichtung 540 kann zum Beispiel eine Flüssigkristallanzeigevorrichtung (Liquid Crystal Display- LCD), eine Plasmaanzeige, eine Kathodenstrahlröhrenanzeige (Cathode Ray Tube - CRT) oder eine andere Form visueller Anzeigevorrichtung sein. Bei einigen Ausführungsformen des beispielhaften Systems sind der Prozessor 510 und der Chipsatz 520 in einen einzigen SOC zusammengeführt. Zusätzlich verbindet der Chipsatz 520 mit einem oder mehreren Bussen 550 und 555, die diverse Systemelemente verbinden, wie E/A-Bauelemente 574, nichtflüchtigen Speicher 560, Speichermedium 562, eine Tastatur/Maus 564 und eine Netzwerkschnittstelle 566. Die Busse 550 und 555 können über eine Bus-Brücke 572 miteinander verbunden sein.
  • Bei einer Ausführungsform beinhaltet das Massenspeichergerät 562, ohne darauf beschränkt zu sein, ein Solid-State-Laufwerk, ein Festplattenlaufwerk, ein Universal-Serial-Bus-Flash-Speicherlaufwerk oder eine andere Form von Computerdatenspeichermedium. Bei einer Ausführungsform wird die Netzwerkschnittstelle 566 durch einen Typ gut bekannten Netzwerk-Schnittstellenstandards umgesetzt, ohne darauf beschränkt zu sein, eine Ethernet-Schnittstelle, Universal-Serial Bus-Schnittstelle (USB-Schnittstelle), eine Peripheral-Component-Interconnect-Express-Schnittstelle (PCI-Express-Schnittstelle), eine drahtlose Schnittstelle und/oder durch einen anderen zweckdienlichen Schnittstellentyp. Bei einer Ausführungsform arbeitet die drahtlose Schnittstelle in Übereinstimmung mit, ohne darauf beschränkt zu sein, der IEEE 802.11-Norm und ihrer Familie, Home-Plug-AV (HPAV), Ultra-Wide-Band (UWB), Bluetooth, WiMax oder einer anderen Form drahtlosen Kommunikationsprotokolls.
  • Obwohl die Module, die in 5 gezeigt sind, als getrennte Blöcke innerhalb des Systems 500 abgebildet sind, können die Funktionen, die von einigen dieser Blöcke ausgeführt werden, in eine einzige Halbleiterschaltung integriert oder unter Verwenden von zwei oder mehreren separaten integrierten Schaltungen umgesetzt werden. Obwohl zum Beispiel der Cache-Speicher 516 als ein separater Block innerhalb des Prozessors 510 abgebildet ist, kann der Cache-Speicher 516 (oder können ausgewählte Aspekte von 516) in den Prozessorkern 512 eingebaut werden.
  • Zusätzliche Hinweise
  • Bei einem ersten Beispiel, Beispiel 1, kann ein Verfahren zum Bilden eines Heterogen-Chip-Package das Koppeln elektrischer Anschlussklemmen ersten Seite eines ersten Basis-Die mit elektrischen Anschlussklemmen einer ersten Seite eines zweiten Basis-Die unter Verwenden eine Siliziumbrücke, Bilden eines organischen Substrats um die Siliziumbrücke und an die ersten Seiten des ersten und des zweiten Basis-Die angrenzend, und das Koppeln eines Advanced-Knoten-Die mit einer zweiten Seite des mindestens einen ersten Basis-Die oder zweiten Basis-Die aufweisen.
  • Bei Beispiel 2 beinhaltet das Verfahren des Anspruchs 1 optional vor dem Koppeln der elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die mit den elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die das Verwenden der Siliziumbrücke, Anbringen der zweiten Seite des ersten Basis-Die an einem Träger und Anbringen der zweiten Seite des zweiten Basis-Die an dem Träger.
  • Bei Beispiel 3 ist der Träger eines oder mehrere der Beispiele 1-2 optional ein auf Glas basierender Träger.
  • Bei Beispiel 4 beinhaltet das Verfahren der Beispiele 1 bis 3 optional vor der Schrittsteuerung des ersten Basis-Die oder des zweiten Basis-Die auf dem Träger das Herstellen von Passermarken auf dem Träger, um bei dem Platzieren des ersten Basis-Die und des zweiten Basis-Die zu unterstützen.
  • Bei Beispiel 5 beinhaltet das Herstellen der Passermarken eines oder mehrerer der Beispiele 1 bis 4 optional das Abscheiden einer Keimschicht auf dem Träger und das Herstellen der Passermarken auf der Keimschicht.
  • Bei Beispiel 6 sind die Passermarken eines oder mehrerer der Beispiele 1 bis 5 optional konfiguriert, um bei dem Platzieren von mehr als zwei Basis-Dies auf dem Träger zu unterstützen.
  • Bei Beispiel 7 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1 bis 6 optional vor dem Koppeln der elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die mit den elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die das Verwenden der Siliziumbrücke, das Vergießen des ersten und des zweiten Basis-Die mit einem dielektrischen Material.
  • Bei Beispiel 8 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1-2 optional das Schleifen des dielektrischen Material, um die elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die freizulegen.
  • Bei Beispiel 9 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1 bis 8 optional das Schleifen des dielektrischen Material, um die elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die freizulegen.
  • Bei Beispiel 10 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1-2 optional das Entfernen des Trägers nach dem Bilden des organischen Substrats.
  • Bei Beispiel 11 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1-2 optional das Ätzen eines Klebstoffs an die zweite Seite des ersten Basis-Die und eine zweite Seite des zweiten Basis-Die angrenzend, um elektrische Anschlussklemmen der zweiten Seite des ersten Basis-Die freizulegen, und elektrische Anschlussklemmen der zweiten Seite des zweiten Basis-Die freizulegen.
  • Bei Beispiel 12 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1 bis 11 optional das Unterfüllen des Advanced-Knoten-Die.
  • Bei Beispiel 13 beinhaltet das Verfahren eines oder mehrerer der Beispiele 1-2 optional das Vergießen des Advanced-Knoten-Die.
  • Bei Beispiel 14 kann ein Heterogen-Chip-Package einen ersten Basis-Die, einen zweiten Basis-Die, eine Siliziumbrücke, die konfiguriert ist, um Anschlussklemmen einer ersten Seite des ersten Basis-Die mit Anschlussklemmen einer ersten Seite des zweiten Basis-Die zu koppeln, ein organisches Substrat, das um die Siliziumbrücke und an die erste Seite des ersten und des zweiten Basis-Die angeordnet ist, beinhalten, wobei das organische Substrat konfiguriert ist, um elektrische Anschlussklemmen zum Koppeln des Heterogen-Chip-Package mit einer Schaltung bereitzustellen, und einen Advanced-Knoten-Die, der mit elektrischen Verbindungen einer zweiten Seite eines des ersten Basis-Die oder des zweiten Basis-Die gekoppelt ist.
  • Bei Beispiel 15 ist der erste Basis-Die eines oder mehrerer der Beispiele 1 bis 14 optional konfiguriert, um zweite Anschlussklemmen der ersten Seite des ersten Basis-Die mit zweiten Anschlussklemmen der zweiten Seite des ersten Basis-Die zu verbinden.
  • Bei Beispiel 16 ist der zweite Basis-Die eines oder mehrerer der Beispiele 1 bis 15 optional konfiguriert, um zweite Anschlussklemmen der ersten Seite des zweiten Basis-Die mit zweiten Anschlussklemmen der zweiten Seite des zweiten Basis-Die zu verbinden.
  • Bei Beispiel 17 ist eine Fläche eines Fußabdrucks des Heterogen-Chip-Package eines oder mehrerer der Beispiele 1 bis 16 optional größer als 700 mm2, und der Advanced-Knoten-Die beinhaltet 7-nm-Technologie.
  • Bei Beispiel 18 beinhaltet das Heterogen-Chip-Package eines oder mehrerer der Beispiele 1 bis 17 optional ein Längenmaß von mehr als 50 mm.
  • Bei Beispiel 19 beinhaltet das Heterogen-Chip-Package eines oder mehrerer der Beispiele 1 bis 18 optional ein Breitenmaß von mehr als 50 mm.
  • Bei Beispiel 20 beinhaltet das Heterogen-Chip-Package eines oder mehrerer der Beispiele 1 bis 19 optional einen zusätzlichen Basis-Die, der Verbindungen zusätzlicher Feinknoten-Die unterstützt, wobei der zusätzliche Basis-Die über erste zusätzliche Siliziumbrücken verbunden ist und mit dem ersten Basis-Die und dem zweiten Basis-Die über zweite zusätzliche Siliziumbrücken verbunden ist.
  • Die oben stehende ausführliche Beschreibung beinhaltet Verweise auf die begleitenden Zeichnungen, die fester Bestandteil der ausführlichen Beschreibung sind. Die Zeichnungen zeigen veranschaulichend spezifische Ausführungsformen, bei welchen die Erfindung angewandt werden kann. Diese Ausführungsformen werden hierin auch „Beispiele“ genannt. Solche Beispiele können Elemente zusätzlich zu denjenigen, die gezeigt oder beschrieben sind, aufweisen. Die vorliegenden Erfinder ziehen jedoch auch Beispiele in Betracht, in welchen nur diejenigen Elemente, die gezeigt oder beschrieben sind, bereitgestellt werden. Darüber hinaus ziehen die vorliegenden Erfinder auch Beispiele in Betracht, die eine Kombination oder Vertauschung dieser gezeigten oder beschriebenen Elemente (oder eines oder mehrerer ihrer Aspekte) verwenden, entweder in Bezug auf ein besonderes Beispiel (oder einen oder mehrere seiner Aspekte) oder in Bezug auf andere Beispiele (oder einen oder mehrere ihrer Aspekte), die hierin gezeigt und beschrieben sind.
  • In diesem Dokument werden die Begriffe „ein“ wie in den Patentschriften üblich verwendet, nämlich als ein oder mehrere als eines aufweisend, unabhängig von anderen Instanzen oder Nutzungen von „mindestens ein“ oder „ein oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um auf ein nicht ausschließliches Element zu verweisen, so dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ enthält, außer wenn es anderswie angegeben ist. In den anliegenden Ansprüchen werden die Begriffe „enthaltend“ und „in welchen“ als die herkömmlichen einfachen englischen Äquivalente der jeweiligen Begriffe „umfassend“ und „wobei“ verwendet. In den folgenden Ansprüchen sind die Begriffe „aufweisend“ und „umfassend“ offen, das heißt ein System, eine Vorrichtung, ein Artikel, eine Zusammensetzung, eine Formulierung oder ein Prozess, der/die/das Elemente zusätzlich zu den aufgelisteten nach einem solchen Begriff in einem Anspruch beinhaltet, immer noch in den Schutzbereich dieses Anspruchs fallen. Darüber hinaus werden in den folgenden Ansprüchen die Begriffe „erste“, „zweite“ und „dritte“ usw. lediglich als Bezeichnungen verwendet und bezwecken nicht, ihren Objekten zahlenmäßige Forderungen aufzuerlegen.
  • Die oben stehende Beschreibung soll als veranschaulichend und nicht einschränkend verstanden werden. Die oben beschriebenen Beispiele (oder eines oder mehrere ihrer Aspekte) können zum Beispiel miteinander kombiniert verwendet werden. Andere Ausführungsformen können, wie von einem Durchschnittsfachmann, bei der Durchsicht der oben stehenden Beschreibung verwendet werden. Die Zusammenfassung ist bereitgestellt, um 37 C.F.R. §1.72(b) zu entsprechen, um es dem Leser zu erlauben, rasch die Beschaffenheit der technischen Offenbarung zu ermitteln. Sie wird unter der Voraussetzung unterbreitet, dass sie nicht verwendet wird, um den Schutzbereich oder die Bedeutung der Ansprüche auszulegen oder einzuschränken. In der oben stehenden ausführlichen Beschreibung können auch diverse Merkmale gruppiert sein, um die Offenbarung zu rationalisieren. Das darf nicht dahingehend ausgelegt werden, dass ein nicht geltend gemachtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Stattdessen kann der erfinderische Gegenstand in weniger als allen Merkmalen einer besonderen offenbarten Ausführungsformen liegen. Die folgenden Ansprüche werden daher hiermit in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch eigenständig als eine separate Ausführungsform gilt, und es wird davon ausgegangen, dass solche Ausführungsformen miteinander in diversen Kombinationen oder Vertauschungen kombiniert werden können. Der Geltungsbereich der Erfindung sollte unter Bezugnahme auf die anliegenden Ansprüche gemeinsam mit dem vollen Geltungsbereich von Äquivalenten, auf die solche Ansprüche Anspruch haben, bestimmt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15/949141 [0001]
  • Zitierte Nicht-Patentliteratur
    • Normen 802.11 [0022]
    • Normen IEEE-802.16 [0022]
    • IEEE 802.15.4 [0022]

Claims (20)

  1. Verfahren zum Bilden eines Heterogen-Chip-Package, wobei das Verfahren umfasst: Koppeln elektrischer Anschlussklemmen einer ersten Seite eines ersten Basis-Die mit elektrischen Anschlussklemmen einer ersten Seite eines zweiten Basis-Die unter Verwenden einer Siliziumbrücke; Bilden eines organischen Substrats um die Siliziumbrücke und angrenzend an die ersten Seiten des ersten und des zweiten Basis-Die; und Koppeln eines Advanced-Knoten-Die mit einer zweiten Seite des mindestens einen des ersten Basis-Die oder des zweiten Basis-Die.
  2. Verfahren nach Anspruch 1, das vor dem Koppeln der elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die mit den elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die das Verwenden der Siliziumbrücke beinhaltet, um: die zweite Seite des ersten Basis-Die an einem Träger anzubringen; und die zweite Seite des zweiten Basis-Die an dem Träger anzubringen.
  3. Verfahren nach Anspruch 2, wobei der Träger ein auf Glas basierender Träger ist.
  4. Verfahren nach Anspruch 2, das vor der Schrittsteuerung entweder des ersten Basis-Die oder des zweiten Basis-Die auf dem Träger das Herstellen von Passermarken auf dem Träger beinhaltet, um bei dem Platzieren des ersten Basis-Die und des zweiten Basis-Die zu unterstützen.
  5. Verfahren nach Anspruch 4, wobei das Herstellen der Passermarken das Abscheiden einer Keimschicht auf dem Träger und das Herstellen der Passermarken auf der Keimschicht beinhaltet.
  6. Verfahren nach Anspruch 4, wobei die Passermarken konfiguriert sind, um bei dem Platzieren von mehr als zwei Basis-Dies auf dem Träger zu unterstützen.
  7. Verfahren nach Anspruch 2, das vor dem Koppeln der elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die mit den elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die das Verwenden der Siliziumbrücke, das Vergießen des ersten und des zweiten Basis-Die mit einem dielektrischen Material beinhaltet.
  8. Verfahren nach Anspruch 7, das das Schleifen des dielektrischen Materials beinhaltet, um die elektrischen Anschlussklemmen der ersten Seite des ersten Basis-Die freizulegen.
  9. Verfahren nach Anspruch 7, das das Schleifen des dielektrischen Materials beinhaltet, um die elektrischen Anschlussklemmen der ersten Seite des zweiten Basis-Die freizulegen.
  10. Verfahren nach Anspruch 2, das das Entfernen des Trägers nach dem Bilden des organischen Substrats beinhaltet.
  11. Verfahren nach Anspruch 10, das das Ätzen eines Klebstoffs an die zweite Seite des ersten Basis-Die und eine zweite Seite des zweiten Basis-Die angrenzend beinhaltet, um elektrische Anschlussklemmen der zweiten Seite des ersten Basis-Die freizulegen, und elektrische Anschlussklemmen der zweiten Seite des zweiten Basis-Die freizulegen.
  12. Verfahren nach Anspruch 1, das das Unterfüllen des Advanced-Knoten-Die beinhaltet.
  13. Verfahren nach Anspruch 12, das das Vergießen des Advanced-Knoten-Die beinhaltet.
  14. Heterogen-Chip-Package, das umfasst: einen ersten Basis-Die; einen zweiten Basis-Die; eine Siliziumbrücke, die konfiguriert ist, um Anschlussklemmen einer ersten Seite des ersten Basis-Die mit Anschlussklemmen einer ersten Seite des zweiten Basis-Die zu koppeln; ein organisches Substrat, das um die Siliziumbrücke angeordnet ist und an die erste Seite des ersten und des zweiten Basis-Die angrenzt, wobei das organische Substrat konfiguriert ist, um elektrische Anschlussklemmen zum Koppeln des Heterogen-Chip-Package mit einer Schaltung bereitzustellen; und einen Advanced-Knoten-Die, der mit elektrischen Verbindungen einer zweiten Seite eines des ersten Basis-Die oder des zweiten Basis-Die gekoppelt ist.
  15. Heterogen-Chip-Package nach Anspruch 14, wobei der erste Basis-Die konfiguriert ist, um zweite Anschlussklemmen der ersten Seite des ersten Basis-Die mit zweiten Anschlussklemmen der zweiten Seite des ersten Basis-Die zu verbinden.
  16. Heterogen-Chip-Package nach Anspruch 14, wobei der zweite Basis-Die konfiguriert ist, um zweite Anschlussklemmen der ersten Seite des zweiten Basis-Die mit zweiten Anschlussklemmen der zweiten Seite des zweiten Basis-Die zu verbinden.
  17. Heterogen-Chip-Package nach Anspruch 14, wobei eine Fläche eines Fußabdrucks des Heterogen-Chip-Package größer ist als 700 mm2, und der Advanced-Knoten-Die 7-nm-Technologie beinhaltet.
  18. Heterogen-Chip-Package nach Anspruch 14, wobei das Heterogen-Chip-Package ein Längenmaß von mehr als 50 mm beinhaltet.
  19. Heterogen-Chip-Package nach Anspruch 14, wobei das Heterogen-Chip-Package ein Breitenmaß von mehr als 50 mm beinhaltet.
  20. Heterogen-Chip-Package nach Anspruch 14, das einen zusätzlichen Basis-Die beinhaltet, der Verbindungen zusätzlicher Feinknoten-Dies unterstützt, wobei der zusätzliche Basis-Die über erste zusätzliche Siliziumbrücken verbunden ist und mit dem ersten Basis-Die und dem zweiten Basis-Die über zweite zusätzliche Siliziumbrücken verbunden ist.
DE112019001905.8T 2018-04-10 2019-03-22 Die-tiling-techniken Ceased DE112019001905T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/949,141 2018-04-10
US15/949,141 US20190312019A1 (en) 2018-04-10 2018-04-10 Techniques for die tiling
PCT/US2019/023666 WO2019199428A1 (en) 2018-04-10 2019-03-22 Techniques for die tiling

Publications (1)

Publication Number Publication Date
DE112019001905T5 true DE112019001905T5 (de) 2020-12-24

Family

ID=68096554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019001905.8T Ceased DE112019001905T5 (de) 2018-04-10 2019-03-22 Die-tiling-techniken

Country Status (7)

Country Link
US (4) US20190312019A1 (de)
KR (4) KR20240015744A (de)
CN (4) CN111557045A (de)
DE (1) DE112019001905T5 (de)
SG (2) SG10202109080PA (de)
TW (4) TW202347661A (de)
WO (1) WO2019199428A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721677B2 (en) 2018-12-27 2023-08-08 Intel Corporation Microelectronic assemblies having an integrated capacitor
US11769735B2 (en) 2019-02-12 2023-09-26 Intel Corporation Chiplet first architecture for die tiling applications
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
KR20210138223A (ko) * 2020-05-12 2021-11-19 삼성전자주식회사 반도체 패키지
US20220051989A1 (en) * 2020-08-12 2022-02-17 Advanced Micro Devices, Inc. Mixed density interconnect architectures using hybrid fan-out
FR3115395A1 (fr) * 2020-10-16 2022-04-22 Upmem Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement
US20220230991A1 (en) * 2021-01-21 2022-07-21 Monolithic Power Systems, Inc. Multi-die package structure and multi-die co-packing method
US11848272B2 (en) 2021-08-16 2023-12-19 International Business Machines Corporation Interconnection between chips by bridge chip
US20230187407A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Fine-grained disaggregated server architecture
US11887964B1 (en) * 2022-07-12 2024-01-30 Zhejiang Lab Wafer-level heterogeneous dies integration structure and method

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
US9013041B2 (en) * 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
US8791533B2 (en) * 2012-01-30 2014-07-29 Broadcom Corporation Semiconductor package having an interposer configured for magnetic signaling
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
KR101999262B1 (ko) * 2012-09-12 2019-07-12 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9184128B2 (en) * 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9425150B2 (en) * 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
CN106165092B (zh) * 2014-02-26 2020-02-18 英特尔公司 具有穿桥导电过孔信号连接的嵌入式多器件桥
US10354984B2 (en) * 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection
US9666502B2 (en) * 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
CN106469692B (zh) * 2015-08-14 2021-06-04 Pep创新私人有限公司 半导体加工方法
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry
US9761533B2 (en) * 2015-10-16 2017-09-12 Xilinx, Inc. Interposer-less stack die interconnect
US9837378B2 (en) * 2015-10-23 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Fan-out 3D IC integration structure without substrate and method of making the same
US9524959B1 (en) * 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9842827B2 (en) * 2016-04-18 2017-12-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Wafer level system in package (SiP) using a reconstituted wafer and method of making
US9761559B1 (en) * 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
KR102509048B1 (ko) * 2016-04-26 2023-03-10 에스케이하이닉스 주식회사 반도체 패키지
US9935080B2 (en) * 2016-04-29 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Three-layer Package-on-Package structure and method forming same
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10658335B2 (en) * 2017-06-16 2020-05-19 Futurewei Technologies, Inc. Heterogenous 3D chip stack for a mobile processor

Also Published As

Publication number Publication date
TWI797260B (zh) 2023-04-01
KR20240015744A (ko) 2024-02-05
US20190312019A1 (en) 2019-10-10
TW202004974A (zh) 2020-01-16
CN115036298A (zh) 2022-09-09
CN117174686A (zh) 2023-12-05
TWI802948B (zh) 2023-05-21
KR20220061277A (ko) 2022-05-12
TWI799280B (zh) 2023-04-11
WO2019199428A1 (en) 2019-10-17
US20230343774A1 (en) 2023-10-26
KR20210109053A (ko) 2021-09-03
KR20200130818A (ko) 2020-11-20
TW202347661A (zh) 2023-12-01
KR102666735B1 (ko) 2024-05-20
SG10202109080PA (en) 2021-09-29
SG11202007833XA (en) 2020-10-29
US20220238506A1 (en) 2022-07-28
KR102662164B1 (ko) 2024-05-13
CN113990853A (zh) 2022-01-28
US20220115367A1 (en) 2022-04-14
TW202238815A (zh) 2022-10-01
CN111557045A (zh) 2020-08-18
TW202143410A (zh) 2021-11-16
KR102664103B1 (ko) 2024-05-16

Similar Documents

Publication Publication Date Title
DE112019001905T5 (de) Die-tiling-techniken
DE112016007567T5 (de) Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102014104989A1 (de) Integrierte Schaltungs-Gehäusebaugruppen, die eine Glas-Lötstoppmaskenschicht enthalten
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE102014116417A1 (de) Ein Paket integrierter Schaltungen mit eingebetteter Brücke
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE112017001160T5 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
DE112016007483T5 (de) Gehärteter Stecker für verbesserte Kurzschlussmarge
DE112016006322T5 (de) Integrierte Schaltungspackungen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE112017004646T5 (de) Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben
DE112015006746T5 (de) Koaxiale Vias
DE112020000571B4 (de) Abstandselement für eine datenübertragung von chip zu chip in einer integrierten schaltung sowie entsprechendes fertigungsverfahren
DE112019003318T5 (de) In ein substrat eingebettete magnetkerninduktivitäten
DE102022127808A1 (de) Verfahren, systeme, einrichtungen und herstellungsartikel für integrierte-schaltung-gehäusesubstrate mit glasdurchkontaktierungen mit hohem aspektverhältnis
DE112016006656T5 (de) Substratfreies system in der gehäuseausgestaltung
DE112017004648T5 (de) Zinn-Zink-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R130 Divisional application to

Ref document number: 112019007789

Country of ref document: DE

Ref document number: 112019006847

Country of ref document: DE

R130 Divisional application to

Ref document number: 112019006847

Country of ref document: DE

Ref document number: 112019007789

Country of ref document: DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final