DE102014116417A1 - Ein Paket integrierter Schaltungen mit eingebetteter Brücke - Google Patents

Ein Paket integrierter Schaltungen mit eingebetteter Brücke Download PDF

Info

Publication number
DE102014116417A1
DE102014116417A1 DE102014116417.2A DE102014116417A DE102014116417A1 DE 102014116417 A1 DE102014116417 A1 DE 102014116417A1 DE 102014116417 A DE102014116417 A DE 102014116417A DE 102014116417 A1 DE102014116417 A1 DE 102014116417A1
Authority
DE
Germany
Prior art keywords
die
bridge
electrical conductor
conductor functions
interconnect structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014116417.2A
Other languages
English (en)
Other versions
DE102014116417B4 (de
Inventor
Ravindranath V. Mahajan
Feras Eid
Chrisopher J. Nelson
Nitin A. Deshpande
Omkar G. Karhade
Shawna M. Liff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102014116417A1 publication Critical patent/DE102014116417A1/de
Application granted granted Critical
Publication of DE102014116417B4 publication Critical patent/DE102014116417B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ausführungsformen der gegenwärtigen Offenlegung gelten für ein Paket integrierter Schaltungen (IS) mit ersten und zweiten Dies mit jeweils ersten und zweiten Ein-/Ausgabe(E/A)-Verbindungsstrukturen. Das IS-Paket kann eine Brücke umfassen, die erste und zweite elektrische Leiterfunktionen besitzt, die jeweils mit einem Teil der ersten und zweiten E/A-Verbindungsstrukturen gekoppelt sind. In den Ausführungsformen können sich die ersten und zweiten elektrischen Leiterfunktionen auf einer Seite der Brücke befinden, und die dritten elektrischen Leiterfunktionen können sich auf einer gegenüberliegenden Seite befinden. Die ersten und zweiten elektrischen Leiterfunktionen können konfiguriert werden, um elektrische Signale zwischen dem ersten Die und dem zweiten Die zu leiten und die dritten elektrischen Leiterfunktionen können konfiguriert werden, um elektrische Signale zwischen der einen Seite und der gegenüberliegenden Seite zu leiten. Der erste Die, der zweite Die und die Brücke werden in elektrisch isolierendem Material eingebettet. Es können weitere Ausführungsformen beschrieben bzw. beansprucht sein.

Description

  • Technisches Gebiet
  • Ausführungsformen der gegenwärtigen Offenlegung beziehen sich im Allgemeinen auf das Feld integrierter Schaltungen und im Besonderen auf ein Paket integrierter Schaltungen mit einer eingebetteten Brücke.
  • Hintergrund
  • Die Ein-/Ausgabedichte von Dies, wie Prozessoren, erhöht sich fortwährend. Die Integration von mehreren Dies in einem Paket mit hohen Verbindungsdichten ist für das Erzielen hoher Rechenfähigkeiten wichtig. Verbindungstechnologien mit hoher Dichte wie Siliziuminterposer sind aufgrund großer Siliziumbereiche teuer. Substrate mit eingebetteten Verbindungsbrücken verwenden weniger Silizium als Siliziuminterposer.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsformen werden durch die folgende ausführliche Beschreibung in Verbindung mit den begleitenden Zeichnungen ohne Weiteres verstanden. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugsnummern ähnliche strukturelle Elemente.
  • Ausführungsformen werden exemplarisch und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
  • 1 veranschaulicht schematisch eine Querschnittseitenansicht einer beispielhaften IS(integrierte Schaltung)-Paketbaugruppe gemäß einigen Ausführungsformen der vorliegenden Offenlegung.
  • 2 zeigt ein mit der gegenwärtigen Offenlegung übereinstimmendes illustratives Ablaufdiagramm eines Paket-Fertigungsprozesses von integrierten Schaltungen in einigen Ausführungsformen.
  • 3 ist eine illustrative Querschnittansicht von ausgewählten Operationen, die Stadien des Paket-Fertigungsprozesses von integrierten Schaltungen veranschaulicht, der in 2 in Übereinstimmung mit einer Ausführungsform der gegenwärtigen Offenlegung beschrieben wird.
  • 4 ist eine illustrative Querschnittansicht eines Pakets integrierter Schaltungen entsprechend einigen Ausführungsformen der gegenwärtigen Offenlegung.
  • 5 zeigt ein mit der gegenwärtigen Offenlegung übereinstimmendes illustratives Ablaufdiagramm eines anderen Paket-Fertigungsprozesses von integrierten Schaltungen in einigen Ausführungsformen.
  • 6 ist eine illustrative Querschnittansicht von ausgewählten Operationen, die Stadien des Paket-Fertigungsprozesses von integrierten Schaltungen veranschaulicht, der in 5 in Übereinstimmung mit einigen Ausführungsformen gegenwärtiger Offenlegungen beschrieben wird.
  • 7 ist ein illustratives Ablaufdiagramm eines Zusammenbauprozesses, indem ein Paket integrierter Schaltungen in Übereinstimmung mit einer Ausführungsform der gegenwärtigen Offenlegung verwendet wird.
  • 8 veranschaulicht schematisch eine Recheneinheit, die gemäß einigen Ausführungsformen der vorliegenden Offenlegung ein Paket integrierter Schaltungen umfasst.
  • Ausführliche Beschreibung
  • Ausführungsformen der gegenwärtigen Offenlegung beschreiben Techniken und Konfigurationen für Pakete integrierter Schaltungen mit einer eingebetteten Brücke. In der folgenden Beschreibung werden verschiedene Aspekte der veranschaulichten Ausführungsformen unter Verwendung einer Terminologie beschrieben, die von einem Fachmann allgemein verwendet wird, um die Grundlagen seiner Arbeit einem anderen Fachmann zu vermitteln. Ein Fachmann wird jedoch erkennen, dass Ausführungsformen der vorliegenden Offenlegung mit nur einigen der beschriebenen Aspekte umgesetzt werden können. Zum Zweck der Erklärung werden spezifische Zahlen, Materialien und Konfigurationen aufgeführt, um ein gründliches Verständnis der veranschaulichenden Implementierungen zu vermitteln. Für einen Fachmann ist es jedoch offensichtlich, dass Ausführungsformen der vorliegenden Offenlegung ohne die spezifischen Details realisiert werden können. In anderen Fällen sind aus dem Stand der Technik allgemein bekannte Merkmale ausgelassen oder vereinfacht, um die Darstellung der veranschaulichenden Implementierungen nicht zu verkomplizieren.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden, in denen gleiche Bezugsnummern ähnliche Teile bezeichnen und in denen durch Veranschaulichung spezifische Ausführungsformen, bei denen die Offenlegung realisiert werden kann, gezeigt werden. Es ist selbstverständlich, dass andere Ausführungsformen verwendet werden können und andere strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Wirkungsbereich der vorliegenden Offenlegung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb in keinster Weise einschränkend zu sehen, und der Wirkungsbereich der Ausführungsformen wird durch die angefügten Ansprüche und deren Äquivalente definiert.
  • Für die Zwecke der vorliegenden Offenlegung bedeutet der Ausdruck „A bzw. B” (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenlegung bedeutet der Ausdruck „A, B bzw. C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C).
  • Die Beschreibung kann auf einer Perspektive basierende Beschreibungen wie oben/unten, in/aus und dergleichen verwenden. Solche Beschreibungen werden lediglich verwendet, um die Erörterung zu erleichtern, und sind nicht dazu beabsichtigt, die Anwendung hier beschriebener Ausführungsformen auf irgendeine spezielle Ausrichtung einzuschränken. Die Beschreibung kann die Ausdrücke „bei einer Ausführungsform” oder „bei Ausführungsformen” verwenden, die sich auf eine oder mehrere der gleichen oder auf unterschiedliche Ausführungsformen beziehen können. Des Weiteren sind die Begriffe „umfassend”, „einschließlich” „aufweisen” und dergleichen, wie in Bezug auf Ausführungsformen der vorliegenden Offenlegung verwendet, synonym.
  • Der Begriff „gekoppelt mit” zusammen mit seinen Ableitungen kann hier verwendet sein. „Gekoppelt” kann eine oder mehrere der folgenden Bedeutungen haben. „Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt stehen. „Gekoppelt” kann jedoch auch bedeuten, dass zwei oder mehr Elemente sich indirekt kontaktieren, aber dennoch miteinander kooperieren oder interagieren, und kann bedeuten, dass ein oder mehrere andere Elemente zwischen den Elementen gekoppelt oder verbunden sind, von denen gesagt wird, dass sie miteinander gekoppelt sind. Der Begriff „direkt gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem elektrischen Kontakt stehen oder galvanisch gekoppelt sind.
  • Bei verschiedenen Ausführungsformen kann der Ausdruck „ein erstes Merkmal gebildet, abgeschieden oder anderweitig angeordnet an einem zweiten Merkmal” bedeuten, dass das erste Merkmal über dem zweiten Merkmal gebildet, abgeschieden oder angeordnet ist und wenigstens ein Teil des ersten Merkmals in direktem Kontakt (z. B. physischer bzw. elektrischer Kontakt) oder in indirektem Kontakt (z. B. mit einem oder mehreren anderen Merkmalen zwischen dem ersten Merkmal und dem zweiten Merkmal) mit wenigstens einem Teil des zweiten Merkmals stehen kann.
  • Wie hier verwendet kann der Begriff „Modul” auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, ein System-On-Chip (SoC), einen Prozessor (gemeinsam benutzt, fest zugeordnet oder Gruppe) bzw. Speicher (gemeinsam benutzt, fest zugeordnet oder Gruppe) verweisen, Teil davon sein oder einschließen, der/die ein oder mehrere Software- oder Firmwareprogramme, eine kombinatorische Logikschaltung bzw. andere geeignete Komponenten ausführt, welche die beschriebene Funktionalität bereitstellen.
  • 1 veranschaulicht schematisch eine Querschnittseitenansicht einer beispielhaften IS(integrierte Schaltung)-Paketbaugruppe 100. In einigen Ausführungsformen umfasst die IS-Baugruppe 100 ein IS-Paket 108 mit den Dies 102a und 102b (im Folgenden „Dies 102”), den Versorgungsspannungsmanagementmodulen 118a und 118b (im Folgenden „Versorgungsspannungsmanagementmodule 118”) und eine oder mehrere Brücken 120. In einigen Ausführungsformen kann die Brücke 120 elektrisch mit einem oder mehreren zusätzlichen Dies 126 verbinden. In einigen Ausführungsformen umfasst das IS-Paket 108 ebenfalls den Hitzeverteiler 122.
  • Das IS-Paket 108 kann mit dem Paketsubstrat 104 elektrisch und physikalisch verbunden werden, wie dargestellt. Das Paketsubstrat 104 kann des Weiteren, wie dargestellt, mit einer Leiterplatte 116 elektrisch und physikalisch verbunden werden. Das IS-Paket 108 wird nachfolgend mit Bezug auf die folgenden 2–8 ausführlich besprochen.
  • Das IS-Paket 108 kann, wie dargestellt, am Paketsubstrat 104, entsprechend einer Vielzahl von entsprechenden Konfigurationen, einschließlich einer Flip-Konfiguration oder anderen Konfigurationen wie beispielsweise durch eine Einbettung im Paketsubstrat 104 oder in einer Drahtkontaktierungsanordnung, befestigt werden. In der Flip-Konfiguration kann das IS-Paket 108 mit einer Oberfläche des Paketsubstrates 104 mittels Die-Verbindungsstrukturen 106 wie Kontaktierungsflecken, Pfosten oder anderen entsprechenden Strukturen befestigt werden, die das IS-Paket 108 mit dem Paketsubstrat 104 ebenfalls elektrisch verbinden.
  • Das IS-Paket 108 kann einen getrennten Chip darstellen, der aus einem Halbleitermaterial gefertigt ist, und kann in einigen Ausführungsformen einen Teil eines Prozessors, Speichers oder ASICs umfassen oder einen Teil von diesen bilden. Bei einigen Ausführungsformen kann ein elektrisch isolierendes Material 124, wie z. B. Formmasse oder Unterfüllmaterial, einen Teil des IS-Paketes 108 bzw. der Verbindungsstrukturen 106 einkapseln. Die Die-Verbindungsstrukturen 106 können konfiguriert werden, um elektrische Signale zwischen dem IS-Paket 108 und dem Paketsubstrat 104 zu leiten.
  • Das Paketsubstrat 104 kann elektrische Leiterfunktionen (nicht dargestellt) umfassen, die zum Führen der elektrischen Signale nach oder zum IS-Paket 108 konfiguriert sind. Die elektrischen Leiterfunktionen können beispielsweise Leiterbahnen umfassen, die sich auf einer oder mehreren Oberflächen des Paketsubstrates 104 befinden bzw. interne Leiterfunktionen, wie beispielsweise Gräben, Vias oder andere Verbindungsstrukturen, um elektrische Signale durch das Paketsubstrat 104 zu leiten.
  • Bei einigen Ausführungsformen ist das Paketsubstrat 104 ein Epoxidlaminatsubstrat, das einen Kern bzw. Aufbauschichten aufweist, wie z. B. ein Ajinomoto Build-Up Film(ABF)-Substrat. Das Paketsubstrat 104 kann andere geeignete Arten von Substraten in anderen Ausführungsformen umfassen, wie beispielsweise Substrate aus Glas, Keramik oder Halbleitermaterialien.
  • Die Leiterplatte 116 kann eine aus einem elektrisch isolierenden Material wie Epoxidlaminat bestehende Leiterplatte (PCB) sein. Beispielsweise kann die Leiterplatte 116 elektrische Isolierschichten umfassen, die aus Materialien bestehen wie z. B. Polytetrafluorethylen Polyethylen, Phenolbaumwollpapier-Materialien wie Flammschutzmittel 4 (FR-4), FR-1, Baumwollpapier und Epoxidmaterialien wie CEM-1 oder CEM-3 oder gewebte Glasmaterialien, die unter Verwendung eines Epoxidharz-Prepreg-Materials beschichtet sind. Strukturen (nicht gezeigt) wie Vias, können durch elektrische Isolierschichten geformt werden, um die elektrischen Signale der Dies 102 durch die Leiterplatte 116 zu führen. Die Leiterplatte 116 kann in anderen Ausführungsformen aus anderen geeigneten Materialien bestehen. In einigen Ausführungsformen ist die Leiterplatte 116 eine Hauptplatine (z. B. die Hauptplatine 802 in 8).
  • Paketebenen-Verbindungsstrukturen, wie z. B. Lötkugel- 112 oder Land Grid Array(LGA)-Strukturen können mit einem oder mehreren Stegen (im Folgenden „Stege 110”) auf Paketsubstrat 104 und einem oder mehreren Lötaugen 114 auf der Leiterplatte 116 gekoppelt sein, um eine entsprechende Lötverbindung zu bilden, die konfiguriert sind, um elektrische Signale zwischen dem Paketsubstrat 104 und der Leiterplatte 116 zu leiten. Andere geeignete Techniken, um das Paketsubstrat 104 mit der Leiterplatte 116 physikalisch bzw. elektrisch zu koppeln, können in anderen Ausführungsformen verwendet werden. In einigen Ausführungsformen (nicht dargestellt) kann das IS-Paket 108 beispielsweise auf die gleiche Weise mit der Leiterplatte 116 gekoppelt werden, wie das IS-Paket 108 mit dem Paketsubstrat 104 gekoppelt wird. In solchen Ausführungsformen kann das Paketsubstrat 104 entfallen.
  • 2 zeigt ein mit der gegenwärtigen Offenlegung übereinstimmendes illustratives Ablaufdiagramm eines Paket-Fertigungsprozesses von integrierten Schaltungen in einigen Ausführungsformen. 3 veranschaulicht Querschnittansichten einiger ausgewählter Arbeitsvorgänge beim IS-Paketsubstrat-Fertigungsprozess 200 in Übereinstimmung mit einer beispielhaften Ausführungsform. Infolgedessen werden 2 und 3 in gegenseitigen Zusammenhang beschrieben. Zur Unterstützung dieser Beschreibung beziehen sich die in 2 ausgeführten Operationen auf die Pfeile, die sich 3 von Operation zu Operation zeigen.
  • Prozess 200 kann bei Operation 201 beginnen, wo zwei an oder mehr Dies (z. B. Dies 304 und 306 in 3) mit einem Träger verbunden werden können (z. B. Träger 308 in 3). Die Dies 304 und 306 können mit dem Träger 308 mittels einem Bondingmaterial (nicht dargestellt), wie beispielsweise einen Klebstoff, Harz oder Lötmittel gekoppelt werden. Ein Kleber ist möglicherweise irgendeine Art Die-Bondingklebstoff, wie ein Epoxidkleber. In einigen Ausführungsformen können Klebstoff Metallschwebeteilchen im Kleber enthalten, die eine thermale und oder elektrische Leitfähigkeit ermöglichen. Ein Harz kann beispielsweise ein polyimidebasiertes Harz oder ein Thermoplast sein. Lötmittel kann umfassen, ist aber nicht begrenzt auf Blei (Pb), Gold (Au), Silber (Ag), Zinn (Sn), Indium (In), Antimon (Sb), Wismut (Bi) oder jede mögliche Kombination von diesen. In einigen Ausführungsformen kann das Material, dass die Dies auf dem Träger befestigt, gewählt werden, um das Debonding der Dies von dem Träger im Verhältnis zu anderen Materialien zu erleichtern.
  • In den Ausführungsformen kann der Träger 308 ein Metallträger sein, der als ein Hitzeverteiler für das IS-Paket konfiguriert ist. Solch ein Metallträger kann, basierend auf der Wärmeleitfähigkeit des Materials, gewählt werden und schließt jedes Material ein, das in der Lage ist, eine ausreichende Wärmeübertragung von den Dies 304 und 306 zu garantieren und den Dies 304 und 306 ermöglicht, eine Betriebstemperatur bei angelegter Spannung beizubehalten. Beispielsweise kann der Metallträger, zu mindest teilweise, aus Kupfer oder aus Kupferlegierungen, Aluminium oder Aluminiumlegierungen, AlSiC (Aluminiummatrix mit Siliziumkarbidpartikeln), Diamant, Kupfer/Wolfram-Pseudolegierung bzw. Dymalloy hergestellt werden. In anderen Ausführungsformen kann der Träger 308 aufgrund seines Ausdehnungskoeffizienten gewählt werden, um die Expansionsunterschiede im Prozessfluss zu verringern oder herabzusetzen. In solchen Ausführungsformen kann der Träger 308 beispielsweise ein Glas- oder keramischer Träger sein.
  • In einigen Ausführungsformen kann Die 304 oder 306 mit dem Träger 308 vor der Kopplung des anderen Dies mit dem Träger 308 gekoppelt werden. In solchen Ausführungsformen kann der zweite Die (z. B. Die 306) mit dem Träger 308 an einer Position in Bezug auf die Position des ersten Dies (z. B. Die 304) mit dem Träger gekoppelt werden. Die Dies 304 und 306 können jeweils einen aus einem Halbleitermaterial gefertigten diskreten Chip darstellen. In einigen Ausführungsformen können die Dies 304 oder 306 Teile eines Prozessors, Speichers oder einer ASIC sein oder diese umfassen. Während nur zwei Dies dargestellt sind, erfolgt dies nur der übersichthalber und irgendeine geeignete Anzahl von Dies kann mit dem Träger verbunden werden, ohne vom Wirkungsbereich dieser Offenlegung abzuweichen.
  • Bei Operation 203 kann eine Brücke (z. B. Brücke 310 in 3) an den Dies 304 und 306 angebracht werden. In den Ausführungsformen kann Brücke 310 die elektrischen Leiterfunktionen umfassen, die konfiguriert sind, um Signale an die Dies 304 und 306 anzulegen und um Signale zu und von diesen zu leiten. Die elektrischen Leiterfunktionen können konfiguriert werden, um diese an die Dies 304 und 306 in einer Vielzahl von entsprechenden Konfigurationen anzulegen, einschließlich einer Flip-Chip-Konfiguration. In der Flip-Chip Konfiguration kann Brücke 310 mit einem oder beiden Dies 304 oder 306 mittels der Die-Verbindungsstrukturen 302 angebracht werden, die hierin ebenfalls als Ein-/Ausgangs(E/A)-Verbindungsstrukturen, wie Kontaktierungsflecken, Pfosten oder andere entsprechende Strukturen bezeichnet werden, die ebenfalls die Brücke 310 mit den Dies 304 und 306 elektrisch koppeln können. In Ausführungsformen, in denen mehr als zwei Dies verwendeten werden, können die elektrischen Leiterfunktionen der Brücke konfiguriert werden, um Signale, zusätzlich zu den Dies 304 und 306, zu und von jedem zusätzlichen Die zu leiten. Beispielsweise kann in einer beispielhaften nicht dargestellten Konfiguration die Brücke 310 mit den Verbindungsstrukturen, wie Verbindungsstruktur 302, verbunden werden, die sich an den Ecken von vier Dies befinden, sodass die Brücke physikalisch und elektrisch mit den vier Dies gekoppelt ist.
  • In einigen Ausführungsformen, wie später mit Bezug auf 5 und 6 besprochen wird, kann die Brücke 310 zusätzliche Leiterfunktionen besitzen, die sich auf einer den zuvor besprochenen Leiterfunktionen gegenüberliegenden Seite befinden. Als Referenz könnte dies die Oberseite der Brücke 310 sein, die in den 3 und 4 dargestellt ist. Diese zusätzlichen Leiterfunktionen können konfiguriert werden, um Signale von einem oder mehreren zusätzlichen Die(s) (nicht dargestellt) und zu diesem/diesen zu leiten. Darüber hinaus können diese zusätzlichen Leiterfunktionen konfiguriert werden, um Signale auf der diesen zusätzlichen Leiterfunktionen gegenüberliegenden Seite zu leiten. Beispielsweise können diese zusätzlichen Leiterfunktionen konfiguriert werden, um Signale zwischen den einen oder mehreren zusätzlichen Dies und Dies 304 bzw. 306 zu leiten. Die Brücke 310 kann aus einem Material einschließlich Silizium, Glas, verstärkten organischen mit lamellierten Aufbaumaterialien bzw. eine Kombination von organischen Aufbaumaterialien mit Glas- oder Siliziumsubstraten konstruiert werden. In den Ausführungsformen, in denen Brücke 310 Silizium enthalten kann, können die zusätzlichen Leiterfunktionen mit Silizium-Vias (TSVs) realisiert werden. In den Ausführungsformen, in denen Brücke 310 Glas enthalten kann, können diese zusätzlichen Leiterfunktionen mit Glas-Vias (TGVs) realisiert werden. Darüber hinaus muss, während diese hierin als symmetrisch dargestellt ist, die Brücke 310 nicht genau symmetrisch sein, und in einigen Ausführungsformen kann die Dicke der Brücke von Die zu Die schwanken. Diese Änderung der Dicke kann nützlich sein, beispielsweise in Fällen, in denen die Dies 304 und 306 unterschiedliche Dicken aufweisen. Hier kann eine asymmetrische Brücke eine ebene Oberfläche der gegenüberliegenden Dies 304 und 306 bieten.
  • In den Ausführungsformen kann die Brücke 310 aktiv oder passiv sein. Wie hierin verwendet, kann sich eine aktive Brücke auf eine Brücke beziehen, in der eine Logik integriert werden kann, um eine oder mehrere logische Funktionen auszuführen. Diese logischen Funktionen können in einigen Ausführungsformen die Signale während der Übertragung modifizieren, anpassen oder dynamisch leiten. Andererseits kann eine passive Brücke nicht über eine in diese integrierte Logik verfügen und nur eine statische Leitung der Signale zur Verfügung stellen. In den Ausführungsformen kann eine passive Brücke passive Komponenten enthalten, wie beispielsweise Kondensatoren, Induktoren, Widerstände oder jede mögliche Kombination von diesen. In Ausführungsformen, in denen die Brücke 310 aktiv ist, kann die Brücke 310 als ein Speicher-Controller oder einen ähnlichen Controller betrieben werden. In einigen Ausführungsformen kann die Brücke 310 eine dünne konforme Brücke sein, die flexibel genug ist, um nicht koplanare Dies auszugleichen.
  • Bei Operation 205 können die Dies 304 und 306 zusammen mit der Brücke 310 in einem elektrisch isolieren Material 312, wie einer Formmasse oder einem Unterfüllmaterial eingekapselt werden. Bei Operation 207 kann überschüssiges, elektrisch isolierendes Material 312 entfernt werden. In einigen Ausführungsformen kann das gesamte überschüssige Material entfernt werden, wodurch eine Seite der Brücke aufgedeckt wird. In anderen Ausführungsformen, in denen beispielsweise die Brücke zusätzliche Leiterfunktionen gegenüber denen aufweist, die mit den Dies 304 und 306 verbunden sind, kann etwas von dem überschüssigen Material verbleiben, und Vias können im Material geformt werden, um Verbindungen mit den zusätzlichen Leiterfunktionen herstellen zu können.
  • Bei Operation 209 werden Vias 314 im elektrisch isolierenden Material 312 geformt, um eine Verbindung mit zusätzlichen Die-Verbindungsstrukturen herzustellen (z. B. zu jenen, die nicht mit der Brücke 310 gekoppelt sind). In einigen Ausführungsformen können, wie dargestellt, die Vias mit der Brücke 310 koplanar sein. In einigen Ausführungsformen kann der Träger 308 bei Operation 211 vom IS-Paket entkoppelt werden, wodurch eine planare Seite freigelegt wird, die konfiguriert ist, um einen Hitzeverteiler an dieser anzubringen. In anderen Ausführungsformen kann der Träger 308 als Teil des Pakets belassen werden, beispielsweise in einem Fall, in dem der Träger 308 die Form eines Hitzeverteilers annimmt.
  • 4 ist eine illustrative Querschnittansicht eines Pakets integrierter Schaltungen (IS), entsprechend einigen Ausführungsformen der gegenwärtigen Offenlegung. Wie dargestellt, ist das Paket dem Paket von 3 ähnlich, das durch den in 2 dargestellten Prozess geformt wird. In dieser Ausführungsform besitzen die Die-Verbindungsstrukturen keine einheitliche Länge. Der Die besitzt Brückenverbindungsstrukturen 404, die die Brücke 310 und die Verbindungsstrukturen 402 koppeln, die in der Oberfläche des elektrisch isolierenden Materials, ohne den Bedarf an im elektrisch isolierenden Material geformten Vias, freiliegen. In solchen Ausführungsformen können, wie hier dargestellt, die Die-Verbindungsstrukturen 402 zur Berücksichtigung der Dicke der Brücke länger gefertigt werden. In anderen Ausführungsformen werden die Brückenverbindungsstrukturen 404 selektiv kurz hergestellt (nicht dargestellt), um die Dicke der Brücke 310 zu berücksichtigen. Zum Erzielen des gleichen Effektes werden in den Ausführungsformen weiterhin die Brückenverbindungsstrukturen 404 in Verbindung mit einer Verlängerung der Die-Verbindungsstrukturen 402 kurz gefertigt.
  • 5 zeigt ein anderes, mit den Ausführungsformen der gegenwärtigen Offenlegung übereinstimmendes illustratives Ablaufdiagramm eines Paket-Fertigungsprozesses von integrierten Schaltungen. 6 veranschaulicht schematische Querschnittansichten von einigen ausgewählten Arbeitsvorgängen in Verbindung mit dem IS-Paketsubstrat-Fertigungsprozess 500, gemäß einigen beispielhaften Ausführungsformen. Infolgedessen werden 5 und 6 in gegenseitigem Zusammenhang beschrieben. Zur Unterstützung dieser Beschreibung beziehen sich die in 5 ausgeführten Operationen auf die Pfeile, die in 6 von Operation zu Operation zeigen. Darüber hinaus sind nicht alle Referenznummern in jeder Operation in 6 dargestellt.
  • Prozess 500 kann bei Operation 501 beginnen, wo zwei oder mehrere Dies (z. B. Dies 608 und 610 in 6) mit einem Träger gekoppelt werden können (z. B. Träger 612 in 6). Die Dies 608 und 610 können mit dem Träger 612 mittels einem Bondingmaterial (nicht dargestellt), wie beispielsweise einen Klebstoff, Harz oder Lötmittel, gekoppelt werden. Ein Klebstoff kann irgendeine Art von Die-Bondingklebstoff, wie ein Epoxidkleber sein. In einigen Ausführungsformen können Klebstoff Metallschwebeteilchen im Kleber enthalten, die eine thermale und oder elektrische Leitfähigkeit ermöglichen. Ein Harz kann beispielsweise ein polyimidebasiertes Harz oder ein Thermoplast sein. In Ausführungsformen, in denen ein Lötmittel verwendet wird, kann das Lötmittel beispielsweise Blei (Pb), Gold (Au), Silber (AG), Zinn (Sn) oder jede mögliche Kombination von diesen umfassen. In einigen Ausführungsformen kann das die Dies 608, 610 mit dem Träger 612 verbindende Material gewählt werden, um das Debonding der Dies 608, 610 von dem Träger 612 zu erleichtern, als dies mit anderen Materialien möglich wäre.
  • In den Ausführungsformen kann der Träger 612 ein Metallträger sein, der als ein Hitzeverteiler für das IS-Paket konfiguriert ist. Solch ein Metallträger kann basierend auf der Wärmeleitfähigkeit des Materials gewählt werden und umfasst jedes mögliche Material, das eine ausreichende Wärmeübertragung von den Dies ermöglicht, um den Dies das Beibehalten einer Betriebstemperatur während des Betriebs zu ermöglichen. Beispielsweise kann der Metallträger, zu mindest teilweise, aus Kupfer oder aus Kupferlegierungen, Aluminium oder Aluminiumlegierungen, AlSiC (Aluminiummatrix mit Siliziumkarbidpartikeln), Diamant, Kupfer/Wolfram-Pseudolegierung bzw. Dymalloy hergestellt werden. In anderen Ausführungsformen kann der Träger entsprechend seines Ausdehnungskoeffizienten gewählt werden, um Ausdehnungsunterschiede bezüglich des Prozessflusses zu verringern oder herabzusetzen. In solchen Ausführungsformen kann der Träger beispielsweise ein Glas- oder keramische Träger sein.
  • In einigen Ausführungsformen kann Die 608 oder 610 mit dem Träger 612 vor der Kopplung des anderen Dies mit dem Träger 612 gekoppelt werden. In solchen Ausführungsformen kann der zweite Die (z. B. Die 610) mit dem Träger an einer Position in Bezug auf die Position des ersten Dies (z. B. Die 608) mit dem Träger 612 gekoppelt werden. Die Dies 608 und 610 können jeweils einen aus einem Halbleitermaterial gefertigten diskreten Chip darstellen. In einigen Ausführungsformen können die Dies 608 oder 610 Teil eines Prozessors, Speichers oder einer ASIC sein oder umfassen. Während nur zwei Dies dargestellt sind, erfolgt dies nur der übersichthalber und irgendeine geeignete Anzahl von Dies kann mit dem Träger verbunden werden, ohne vom Wirkungsbereich dieser Offenlegung abzuweichen.
  • Wie dargestellt, können die Dies 608 und 610 mehrere Sätze von Ein-/Ausgabe(E/A)-Verbindungsstrukturen besitzen. Jeder Die kann Brückenverbindungsstrukturen 606 besitzen, die für eine elektrische und physikalische Anbringung der Brücke konfiguriert sind. Jeder Die kann des Weiteren die Versorgungsspannungsmanagement-Verbindungsstrukturen 604 besitzen, die konfiguriert sind, um die Versorgungsspannungsmanagementmodule elektrisch und physikalisch anzubringen. Darüber hinaus kann jeder Die Die-Verbindungsstrukturen 602 besitzen, die konfiguriert sind, um ein Paketsubstrat oder eine Leiterplatte elektrisch zu koppeln. Jeder dieser Sätze von E/A-Verbindungsstrukturen wird in weiteren Einzelheiten nachfolgend beschrieben.
  • Bei Operation 503 kann eine Brücke (z. B. Brücke 614 in 6) an den Dies 608 und 610 angebracht werden. Die elektrischen Leiterfunktionen von Brücke 614 können konfiguriert werden, um die Brückenverbindungsstrukturen 606 von Dies 608 und 610, entsprechend einer Vielzahl von entsprechenden Konfigurationen, einschließlich einer Flip-Chip-Konfiguration, anzubringen. In der Flip-Chip-Konfiguration kann die Brücke 614 an einem oder beiden Dies 608 oder 610 über verschiedene Verbindungsstrukturen, wie Kontaktierungsflecken, Pfosten oder andere entsprechende Strukturen, die die Brücke 614 ebenfalls elektrisch mit Dies 608 und 610 koppeln, angebracht werden. In Ausführungsformen, in denen mehr als zwei Dies verwendet werden, können die elektrischen Leiterfunktionen der Brücke 614 konfiguriert werden, um Signale zu und von jedem zusätzlichen Die, zusätzlich zu den Signalen, die zu und von den Dies 608 und 610 geführt werden, zu leiten.
  • In einigen Ausführungsformen kann die Brücke 614 zusätzliche Leiterfunktionen 616 besitzen, die sich auf einer den zuvor besprochenen Leiterfunktionen gegenüberliegenden Seite befinden. Zusätzliche Leiterfunktionen 616 können konfiguriert werden, um Signale von einem oder mehreren zusätzlichen Dies und zu diesem/diesen zu leiten. Darüber hinaus können zusätzliche Leiterfunktionen konfiguriert werden, um Signale auf den zusätzlichen Leiterfunktionen 616 der Brücke gegenüberliegenden Seite in beiden Richtungen zu leiten. Beispielsweise können zusätzliche Leiterfunktionen 616 konfiguriert werden, um Signale zwischen einem oder mehreren zusätzlichen Dies zu den Dies 608 bzw. 610 zu leiten. In einigen Ausführungsformen können zusätzliche Leiterfunktionen 616 durch Silizium-Vias (TSVs) realisiert werden.
  • In Ausführungsformen kann die Brücke 614 aktiv oder passiv sein. Wie hierin verwendet, kann sich eine aktive Brücke auf eine Brücke beziehen, in der eine Logik integriert werden kann, um eine oder mehrere logische Funktionen auszuführen. Diese logischen Funktionen können in einigen Ausführungsformen die Signale während der Übertragung modifizieren, anpassen oder dynamisch leiten. Andererseits kann eine passive Brücke nicht über eine in diese integrierte Logik verfügen und nur eine statische Leitung aller Signale zur Verfügung bieten. In Ausführungsformen, in denen die Brücke 614 aktiv ist, kann die Brücke 614 als ein Speicher-Controller oder als ein ähnlicher Controller betrieben werden.
  • Bei Operation 505 können zusätzliche Leiterfunktionen 616 mit einem oder mehreren zusätzlichen Die(s) 618 elektrisch gekoppelt werden. Zusätzliche Dies 618 können aktive oder passive Dies oder jede mögliche Kombination von diesen umfassen. In den Ausführungsformen können zusätzliche Dies 618 einen oder mehrere als Speicher konfigurierte Dies umfassen. In solchen Ausführungsformen können die Dies 618 einen Speicherstapel oder einen Speicherwürfel bilden. In einigen Ausführungsformen, wie vorstehend besprochen, kann die Brücke 614 Logik enthalten, um die Funktionen eines Speicher-Controllers auszuführen. In anderen Ausführungsformen kann die Brücke 614 eine passive Brücke sein, und einer der zusätzlichen Dies 618 kann ein aktiver Die sein, der für den Betrieb als Speicher-Controller konfiguriert ist. Bei Operation 507 können die Versorgungsspannungsmanagement-Verbindungsstrukturen 604 mit Versorgungsspannungsmanagementmodulen 620 und 622 gekoppelt werden, die die an die Dies 608 und 610 angelegte Versorgung regeln. In einigen Ausführungsformen können die Versorgungsspannungsmanagementmodule 620 und 622 eine oder mehrere passive Komponente(n) enthalten, wie beispielsweise Kondensatoren, Induktoren, Widerstände oder jede mögliche Kombination von diesen, umgegeben von einem Formmassenmaterial.
  • Bei Operation 509 können die Dies 608 und 610, die Brücke 614, zusätzliche Dies 618 und die Versorgungsspannungsmanagementmodule 608 und 610 in einem elektrisch isolierenden Material 626 wie einer Formmasse oder einem Unterfüllmaterial eingekapselt werden. In anderen Ausführungsformen kann eine Einkapselung mittels Aufbauschichten, wie durch einen kontaktierungsfleckenfreien Schichtaufbauprozess, erzeugt werden. In solchen Ausführungsformen können eine oder mehrere Metalleigenschaften 624 in den Aufbauschichten eingebettet werden, um elektrische Signale zwischen den Dies 608 und 610 und den Oberflächenschichten-Paketverbindungsstrukturen 628 zu führen. In einigen Ausführungsformen kann bei Operation 511 der Träger 612 vom IS-Paket entkoppelt werden, wodurch eine planare Seite für eine Verbindung mit einem Hitzeverteiler konfiguriert werden kann. In anderen Ausführungsformen kann der Träger 612 als Teil des Pakets belassen werden, beispielsweise in einem Fall, in dem der Träger 612 die Form eines Hitzeverteilers annimmt.
  • 7 ist ein illustratives Ablaufdiagramm eines Fertigungsprozesses, indem ein IS-Paket in Übereinstimmung mit einer Ausführungsform der gegenwärtigen Offenlegung verwendet wird. Solch ein IS-Paket kann durch die illustrativen Verfahren produziert werden, die mit Bezug auf entweder die obenstehende 2 oder 5 beschrieben werden und in den 3, 4 oder 6 dargestellt sind.
  • Der Fertigungsprozess 700 kann bei Operation 702 beginnen, wo ein Paketsubstrat mit exponierter Oberflächenschicht an festgelegten Substratverbindungspunkten aufgenommen werden kann. Als solches kann in den illustrativen Ausführungsformen kein Lötstopplack auf der Oberflächenschicht des Paketsubstrates vorhanden sein und kein Lötmittel kann auf die Oberflächenschicht vor der Kopplung eines IS-Pakets mit dem Paketsubstrat platziert werden.
  • Bei Operation 704 kann ein IS-Paket mit Kontaktierungsflecken an den Paketverbindungspunkten aufgenommen werden. In Ausführungsformen kann das IS-Paket irgendeines der in 3, 4 oder 6 dargestellten IS-Pakete sein. Bei Operation 706 können die Verbindungspunkte des IS-Pakets auf die Verbindungspunkte des Substrates ausgerichtet werden. Das IS-Paketlötmittel kann dann bei Operation 708 aufgebracht werden, um das IS-Paket an den Substratverbindungspunkten anzubringen, wodurch das Verpacken 710 abgeschlossen werden kann.
  • Ausführungsformen der vorliegenden Offenlegung können unter Verwendung von geeigneter Hardware bzw. Software in ein System implementiert werden, um beliebig konfiguriert zu werden. 8 veranschaulicht schematisch eine ein IS-Paket enthaltende Recheneinheit, wie hierin beschrieben, was in 3, 4 oder 6, entsprechend einigen Ausführungsformen, dargestellt ist. Die Recheneinheit 800 kann eine Leiterplatte wie die Hauptplatine 802 aufnehmen. Die Hauptplatine 802 kann eine Reihe von Komponenten umfassen, u. a. einen Prozessor 804 und mindestens einen Kommunikationschip 806. Der Prozessor 804 kann physisch und elektronisch mit der Hauptplatine 802 gekoppelt sein. Bei einigen Implementierungen kann zumindest der eine Kommunikationschip 806 auch physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein. In weiteren Implementierungen kann der Kommunikationschip 806 Teil des Prozessors 804 sein.
  • Abhängig von seinen Anwendungen kann die Recheneinheit 800 andere Komponenten umfassen, die mit der Hauptplatine 802 physisch und elektrisch gekoppelt sein können oder nicht. Diese anderen Komponenten können unter anderem flüchtiger Speicher (z. B. DRAM), nicht flüchtiger Speicher (z. B. ROM), Flash-Speicher, Grafikprozessor, Digitalsignal-Prozessor, Krypto-Prozessor, Chipsatz, Antenne, Display, Touchscreen-Display, Touchscreen-Controller, Batterie, Audiocodec, Videocodec, Leistungsverstärker, globales Positionsbestimmungssystem (GPS), Kompass, Geigerzähler, Beschleunigungsmesser, Gyroskop, Lautsprecher, Kamera und Massenspeichergerät (wie ein Festplattenlaufwerk, eine Compact-Disc (CD), Digital Versatile Disc (DVD) usw.) umfassen, sind aber nicht beschränkt auf diese.
  • Der Kommunikationschip 806 kann die drahtlose Kommunikation zur Übertragung von Daten zu und von Recheneinheit 800 ermöglichen. Der Begriff „drahtlos” und seine Ableitungen kann verwendet sein, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die verbundenen Geräte keine Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten können. Der Kommunikationschip 806 kann praktisch alle drahtlosen Normen oder Protokolle implementieren, u. a. die Institute for Electrical and Electronic Engineers(IEEE)-Normen, einschließlich der Normen Wi-Fi (IEEE 802.11-Familie), IEEE 802.16 (z. B. IEEE 802.16-2005 Änderung), Long-Term Evolution(LTE)-Projekt zusammen mit jeglichen Änderungen, Updates bzw. Revisionen (z. B. fortgeschrittenes LTE-Projekt, ultra-mobiles Breitband(UMB)-Projekt (das auch als „3GPP2” bezeichnet wird), usw.). IEEE 802.16-kompatible BWA-Netzwerke werden generell als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen für Produkte ist, welche die Konformitäts- und Interoperabilitätsprüfungen für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 806 kann gemäß Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 806 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 806 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen hiervon sowie anderen drahtlosen Protokollen, die als 3G, 4G, 5G und höher bezeichnet werden, arbeiten. Der Kommunikationschip 806 kann in anderen Ausführungsformen gemäß anderen drahtlosen Protokollen arbeiten.
  • Die Recheneinheit 800 kann eine Mehrzahl von Kommunikationschips 806 aufweisen. Zum Beispiel kann ein erster Kommunikationschip 806 für eine drahtlose Kommunikation mit kürzerer Reichweite, wie Wi-Fi und Bluetooth, bestimmt sein und ein zweiter Kommunikationschip 806 kann für eine drahtlose Kommunikation mit längerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere, bestimmt sein.
  • Der Prozessor 804 der Recheneinheit 800 kann in einem IS-Paket (z. B. IS-Paket 108) in einer IS-Baugruppe (z. B. IS-Baugruppe 100 von 1) enthalten sein. Beispielsweise kann die Leiterplatte 116 von 1 eine Hauptplatine 802 und der Prozessor 804 ein auf einem Paketsubstrat 104 montiertes IS-Paket 108 sein. Das Paketsubstrat 104 und die Hauptplatine 802 können, wie hierin beschrieben, unter Verwendung von Paketebenenverbindungen miteinander gekoppelt werden. Der Begriff „Prozessor” kann auf jedes Gerät oder jeden Teil eines Gerätes verweisen, das elektronische Daten von Registern bzw. Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu verwandeln, die in Registern bzw. Speichern gespeichert werden können.
  • Der Kommunikationschip 806 kann in einem IS-Paket (z. B. IS-Paket 108) in einer IS-Baugruppe (z. B. IS-Paket 108) integriert werden, dass das Paketsubstrat 104 enthält. In weiteren Implementierungen kann eine andere Komponente (z. B. Speicherbaustein oder ein anderer integrierter Schaltungsbaustein), die in der Recheneinheit 800 untergebracht ist, ein IS-Paket (z. B. IS-Paket 108) umfassen, das in einer IS-Paketbaugruppe (z. B. IS-Baugruppe 100 von 1) eingebaut ist.
  • In verschiedenen Implementierungen kann die Recheneinheit 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein Ultra-Mobile PC, ein Mobiltelefon, ein Schreibtischcomputer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Recheneinheit 800 ein beliebiges anderes elektronisches Gerät sein, das Daten verarbeitet.
  • BEISPIELE
  • Entsprechend verschiedenen Ausführungsformen beschreibt die gegenwärtige Offenlegung einige Beispiele. Beispiel 1 ist ein Paket einer integrierten Schaltung: Ein erster Die und ein zweiter Die, die jeweils eine erste und zweite Vielzahl von Ein-/Ausgangs(E/A)-Verbindungsstrukturen besitzen, und eine Brücke bestehend aus: Den ersten elektrischen Leiterfunktionen, elektrisch verbunden mit einem Teil der ersten Vielzahl der E/A-Verbindungsstrukturen; den zweiten elektrischen Leiterfunktionen, elektrisch verbunden mit einem Teil der zweiten Vielzahl der E/A-Verbindungsstrukturen; die ersten und zweiten elektrischen Leiterfunktionen befindet sich auf einer ersten Seite der Brücke und die dritten elektrischen Leiterfunktionen befinden sich auf einer zweiten Seite der Brücke, gegenüberliegend der ersten Seite, wobei die ersten elektrischen Leiterfunktionen und die zweiten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen dem ersten Die und dem zweiten Die zu leiten und die dritten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten und wobei der erste Die, der zweite Die und die Brücke mindestens teilweise in elektrisch isolierendem Material eingebettet sind.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 enthalten, wobei die Brücke des Weiteren Silizium-Vias enthält (TSVs), die mit den dritten elektrischen Leiterfunktionen verbunden und konfiguriert sind, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten.
  • Beispiel 3 kann den Gegenstand von Beispiel 2 enthalten und des Weiteren einen dritten Die enthalten, der eine dritte Vielzahl von E/A-Verbindungsstrukturen besitzt, verbunden mit den dritten elektrischen Leiterfunktionen, wobei der dritte Die ebenfalls in elektrisch isolierendem Material eingebettet ist.
  • Beispiel 4 kann den Gegenstand von Beispiel 3 enthalten, wobei der dritte Die des Weiteren eine vierte Vielzahl von E/A-Verbindungsstrukturen besitzt, die konfiguriert sind, um mit E/A-Verbindungsstrukturen eines vierten Dies verbunden zu werden.
  • Beispiel 5 kann den Gegenstand von Beispiel 3 enthalten, wobei die Brücke eine aktive Brücke ist, in der eine oder mehrere Logikfunktion(en) eingebettet sind.
  • Beispiel 6 kann den Gegenstand von Beispiel 2 enthalten und des Weiteren einen Speicher-Die-Stapel, der eine Vielzahl von Dies umfasst, wobei der Speicher-Die-Stapel über die dritten elektrischen Leiterfunktionen mit der Brücke verbunden ist und wobei die Brücke eine aktive Brücke ist, die konfiguriert ist, um eine oder mehrere Funktionen eines Speicher-Controllers auszuführen und wobei der Speicher-Die-Stapel ebenfalls im elektrisch isolierenden Material eingebettet ist.
  • Beispiel 7 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen und des Weiteren ein erstes Versorgungsspannungsmanagementmodul und ein zweites Versorgungsspannungsmanagementmodul enthalten, wobei der erste Die und der zweite weitere Die erste Versorgungsspannungsverbindungsstrukturen beziehungsweise zweite Versorgungsspannungsverbindungsstrukturen enthalten und wobei das erste Versorgungsspannungsmanagementmodul mit dem ersten Die über die ersten Versorgungsspannungsverbindungsstrukturen und das zweiten Versorgungsspannungsmanagementmodul über die zweiten Versorgungsspannungsverbindungsstrukturen mit zweiten Die verbunden sind und wobei die ersten und zweiten Versorgungsspannungsmanagementmodule ebenfalls im elektrisch isolierenden Material eingebettet sind.
  • Beispiel 8 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen und des Weiteren eine Vielzahl von Vias enthalten, die mit der ersten und zweiten Vielzahl der Ein-/Ausgabe(E/A)-Verbundungsstrukturen verbunden sind, wobei die Vias im elektrisch isolierenden Material eingelagert und mit der Brücke koplanar sind.
  • Beispiel 9 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen, wobei das elektrisch isolierende Material eine Vielzahl von Schichtaufbauten elektrisch isolierenden Materials enthält, das eine oder mehrere darin eingebettete Metalleigenschaften besitzt und konfiguriert ist, um Ein-/Ausgabesignale durch das elektrisch isolierende Material zu leiten.
  • Beispiel 10 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen und des Weiteren einen Hitzeverteiler enthalten, der mit einer ersten und zweiten Oberfläche des ersten beziehungsweise des zweiten Dies verbunden wird, wobei der Hitzeverteiler eine Seite des Pakets integrierter Schaltungen bildet.
  • Beispiel 11 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen, wobei das elektrisch isolierende Material und jeweils eine erste und zweite Oberfläche des ersten und des zweiten Dies eine planare Oberfläche des Pakets integrierter Schaltungen formen und für eine Integration mit einem Hitzeverteiler konfiguriert sind.
  • Beispiel 12 kann den Gegenstand von irgendeinem der Beispiele 1–6 umfassen, wobei eine oder mehrere der ersten oder zweiten Vielzahl der E/A-Verbindungsstrukturen mindestens einen koplanaren Oberflächenebenenverbindungspunkt mit einer Oberfläche des elektrisch isolierenden Materials besitzt, um dem Paket integrierter Schaltungen den physikalischen und elektrischen Anschluss an ein Substrat oder eine Leiterplatte zu erlauben.
  • Beispiel 13 kann den Gegenstand des Beispiels 12 umfassen, wobei der mindestens eine Oberflächenebenenverbindungspunkt über eine im elektrisch isolierenden Material geformte Via-Struktur erfolgt.
  • Beispiel 14 kann den Gegenstand des Beispiels 12 umfassen, wobei der Teil der ersten Vielzahl der E/A-Verbindungsstrukturen und der Teil der zweiten Vielzahl der E/A-Verbindungsstrukturen kürzer sind als die eine oder mehreren der ersten oder zweiten Vielzahl der E/A-Verbindungsstrukturen, sodass die erste und zweite Vielzahl von E/A-Verbindungsstrukturen Bonding-Oberflächen besitzen, die mit einer Oberfläche der Brücke und einer Oberfläche des elektrisch isolierenden Materials koplanar sind.
  • Beispiel 15 zeigt ein Verfahren zum Zusammenbau eines Pakets integrierter Schaltungen, das Folgendes umfasst: Kopplung eines ersten Dies mit einer Brücke durch das Bonding eines Teils einer ersten Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen, die sich auf dem ersten Die befinden mit einer ersten Vielzahl elektrischer Leiterfunktionen, die sich auf der Brücke befinden. Kopplung ein zweites Dies mit der Brücke durch das Bonding eines Teils einer zweiten Vielzahl von E/A-Verbindungsstrukturen, die sich auf dem zweiten Die befinden, mit einer zweiten Vielzahl elektrischer Leiterfunktionen, die sich auf der Brücke befinden, wobei sich die erste und zweite Vielzahl von elektrischen Leiterfunktionen auf einer ersten Seite der Brücke befinden und wobei die Brücke eine dritte Vielzahl von Leiterfunktionen besitzt, die auf einer zweiten Seite, gegenüberliegend der ersten Seite, liegen. Diese sind konfiguriert, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten, und ein elektrisch isolierendes Material über dem ersten Die, dem zweiten Die und der Brücke, um den ersten Die, den zweiten Die und die Brücke zumindest teilweise in elektrisch isolierendes Material einzubetten.
  • Beispiel 16 kann den Gegenstand des Beispiels 15 umfassen, des Weiteren den ersten Die und den zweiten Die auf einem Träger vor der Koppelung des ersten Dies und zweites Die mit der Brücke koppelnd.
  • Beispiel 17 kann den Gegenstand des Beispiels 16 umfassen, wobei der Träger ein Hitzeverteiler ist.
  • Beispiel 18 kann den Gegenstand von irgendeinem der Beispiele 15–17 umfassen und des Weiteren einen Die-Stapel mit der Brücke durch das Bonding einer dritten Vielzahl von E/A-Verbindungsstrukturen des Die-Stapels mit den dritten elektrischen Leiterfunktionen auf der Brücke verbinden.
  • Beispiel 19 kann den Gegenstand von irgendeinem der Beispiele 15–17 umfassen, wobei das Platzieren eines elektrisch isolierenden Materials des Weiteren das Ausführen eines kontaktierungsfleckfreien Schichtaufbauprozesses umfasst, um Metalleigenschaften, die konfiguriert sind, um E/A-Signale elektrisch durch das isolierende Material zu leiten, innerhalb des elektrisch isolierenden Materials einzubetten.
  • Beispiel 20 kann den Gegenstand von irgendeinem der Beispiele 15–17 umfassen und des Weiteren das Bohren von Vias durch Laser in eine Oberfläche des elektrisch isolierenden Materials einschließen, um eine oder mehrere der ersten Vielzahl der E/A-Verbindungsstrukturen oder eine oder mehrere der zweiten Vielzahl der E/A-Verbindungsstrukturen freizulegen.
  • Beispiel 21 zeigt ein Verfahren zum Zusammenbau eines Pakets integrierter Schaltungen (IC), das Folgendes umfasst: Einen ersten Die und einen zweiten Die, die jeweils eine erste und zweite Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen besitzen, und eine Brücke, die die ersten elektrischen Leiterfunktionen elektrisch mit einem Teil der ersten Vielzahl der E/A-Verbindungsstrukturen verbindet, die zweiten elektrischen Leiterfunktionen mit einem Teil der zweiten Vielzahl der E/A-Verbindungsstrukturen elektrisch verbindet, die ersten und zweiten elektrischen Leiterfunktionen befinden sich auf einer ersten Seite der Brücke und die dritten elektrischen Leiterfunktionen, die sich auf einer zweiten Seite, gegenüberliegend der ersten Seite befinden, wobei die ersten elektrischen Leiterfunktionen und die zweiten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen dem ersten Die und dem zweiten Die und den dritten elektrischen Leiterfunktionen zu leiten, die konfiguriert sind, um elektrische Signale, zumindest teilweise, zwischen der zweiten Seite und der ersten Seite zu leiten und wobei der erste Die, der zweite Die und die Brücke zumindest teilweise in elektrisch isolierendem Material eingebettet sind, und ein Paketsubstrat, einschließlich einer ersten Seite, mit einem oder mehreren Stegen darauf, und eine zweite Seite, gegenüberliegend der ersten Seite, wobei die zweite Seite eine oder mehrere elektrische Leiterfunktion(en) darauf besitzt sowie die elektrischen Leiterfunktionen elektrisch mit der ersten Vielzahl von E/A-Verbindungsstrukturen und der zweiten Vielzahl von E/A-Verbindungsstrukturen gekoppelt sind.
  • Beispiel 22 kann den Gegenstand des Beispiels 21 umfassen, wobei das IS-Paket ein Prozessor ist.
  • Beispiel 23 kann den Gegenstand des Beispiels 22 umfassen und des Weiteren eine oder mehrere einer Antenne, einer Anzeige, einen Touchscreen, einen Touchscreen-Controller, eine Batterie, einen Audiocodec, einen Videocodec, einen Endverstärker, ein globales Positionsbestimmungssystem(GPS)-Gerät, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher oder eine Kamera, die mit der Leiterplatte verbunden sind, wobei die Paketbaugruppe einen Teil eines Laptops, eines Netbooks, eines Notebooks, eines Ultrabooks, eines Smartphones, eines Tablets, eines persönlichen digitalen Assistenten (PDA), eines ultra mobilen PCs, eines Mobiltelefons, eines Tischrechners, eines Servers, eines Druckers, eines Scanners, eines Monitors, eines Receivers, eines Unterhaltungssteuergerätes, einer Digitalkamera, eines tragbaren Musikspielers oder eines digitalen Videorecorders sein kann.
  • Beispiel 24 zeigt eine Vorrichtung zum Zusammenbau eines Pakets der integrierten Schaltung, das folgendes umfasst: Mittel zur Kopplung eines ersten Dies mit einer Brücke durch das Bonding eines Teils einer ersten Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen, die sich auf dem ersten Die befinden mit einer ersten Vielzahl elektrischer Leiterfunktionen, die sich auf der Brücke befinden. Mittel zur Kopplung eines zweiten Dies mit der Brücke durch das Bonding eines Teils einer zweiten Vielzahl von E/A-Verbindungsstrukturen, die sich auf dem zweiten Die befinden, mit einer zweiten Vielzahl elektrischer Leiterfunktionen, die sich auf der Brücke befinden, wobei sich die erste und zweite Vielzahl von elektrischen Leiterfunktionen auf einer ersten Seite der Brücke befinden und wobei die Brücke eine dritte Vielzahl von Leiterfunktionen besitzt, die auf einer zweiten Seite, gegenüberliegend der ersten Seite, liegen. Diese sind konfiguriert, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten, und Mittel zum Positionieren eines elektrisch isolierenden Materials über dem ersten Die, dem zweiten Die und die Brücke, um den ersten Die, den zweiten Die und die Brücke zumindest teilweise in elektrisch isolierendes Material einzubetten.
  • Beispiel 25 kann den Gegenstand des Beispiels 24 umfassen und des Weiteren Mittel zur Kopplung des ersten Dies und des zweiten Dies auf einem Träger vor der Koppelung des ersten Dies und zweites Dies mit der Brücke.
  • Beispiel 26 kann den Gegenstand des Beispiels 25 umfassen, wobei der Träger ein Hitzeverteiler ist.
  • Beispiel 27 kann den Gegenstand von irgendeinem der Beispiele 24–26 umfassen, des Weiteren Mittel zur Kopplung eines Die-Stapels mit der Brücke durch Bonding einer dritten Vielzahl von E/A-Verbindungsstrukturen des Die-Stapels mit den dritten elektrischen Leiterfunktionen auf der Brücke.
  • Beispiel 28 kann den Gegenstand von irgendeinem der Beispiele 24–26 umfassen, wobei Mittel zum Platzieren eines elektrisch isolierenden Materials des Weiteren Mittel zum Ausführen eines kontaktierungsfleckfreien Schichtaufbauprozess umfassen, um Metalleigenschaften, die konfiguriert sind, um E/A-Signale elektrisch durch das isolierende Material zu leiten, innerhalb des elektrisch isolierenden Materials einzubetten.
  • Beispiel 29 kann den Gegenstand von irgendeinem der Beispiele 24–26 umfassen, des Weiteren Mittel zum Bohren von Vias durch Laser in eine Oberfläche des elektrisch isolierenden Materials einschließen, um eine oder mehrere der ersten Vielzahl der E/A-Verbindungsstrukturen oder eine oder mehrere der zweiten Vielzahl der E/A-Verbindungsstrukturen freizulegen.
  • Verschiedene Ausführungsformen können jede geeignete Kombination der oben beschriebenen Ausführungsformen einschließen, einschließlich alternativen (oder) Ausführungsformen von Ausführungsformen, die vorstehend in der konjunktiven Form (und) beschrieben sind (z. B. das „und” kann „bzw.” sein). Des Weiteren können einige Ausführungsformen einen oder mehrere Herstellungsgegenstände (z. B. nicht flüchtige computerlesbare Medien) einschließen, auf denen Befehle gespeichert sind, die, wenn sie ausgeführt werden, in Aktionen von einigen der oben beschriebenen Ausführungsformen resultieren. Des Weiteren können einige Ausführungsformen Vorrichtungen oder Systeme einschließen, die geeignete Mittel aufweisen, um die verschiedenen Arbeitsvorgänge der oben beschriebenen Ausführungsformen durchzuführen.
  • Die vorstehende Beschreibung veranschaulichter Implementierungen, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht vollständig sein oder die Ausführungsformen der vorliegenden Offenlegung auf die exakten Formen beschränken, die offengelegt werden. Obwohl spezifische Implementierungen und Beispiele der Erfindung hierin zur Veranschaulichung beschrieben sind, sind verschiedene gleichwertige Modifikationen innerhalb des Umfangs der vorliegenden Offenlegung möglich, wie ein Fachmann erkennen wird.
  • Diese Modifikationen können an Ausführungsformen der vorliegenden Offenlegung angesichts der vorstehenden ausführlichen Beschreibung durchgeführt werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht dahin gehend ausgelegt werden, dass sie die verschiedenen Ausführungsformen der vorliegenden Offenlegung auf die in der Beschreibung und den Ansprüchen offenbarten spezifischen Implementierungen begrenzen. Vielmehr soll der Umfang vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß bekannten Lehrsätzen der Anspruchsinterpretation ausgelegt werden sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.11-Familie [0053]
    • IEEE 802.16 [0053]
    • IEEE 802.16-2005 [0053]
    • IEEE 802.16-kompatible [0053]
    • IEEE 802.16-Standards [0053]

Claims (25)

  1. Ein Paket integrierter Schaltungen, das Folgendes umfasst: einen ersten Die und einen zweiten Die, die jeweils eine erste und zweite Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen besitzen, und eine Brücke umfassend erste elektrische Leiterfunktionen, elektrisch verbunden mit einem Teil der ersten Vielzahl der E/A-Verbindungsstrukturen, zweite elektrische Leiterfunktionen, die elektrisch mit einem Teil der zweiten Vielzahl von E/A-Verbindungsstrukturen verbunden sind, die ersten und zweiten elektrischen Leiterfunktionen sich auf einer ersten Seite der Brücke befinden, und die dritten elektrischen Leiterfunktionen, die sich auf einer zweiten Seite der Brücke, gegenüberliegend der ersten Seite, befinden, wobei die ersten elektrischen Leiterfunktionen und die zweiten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen dem ersten Die und dem zweiten Die und den dritten elektrischen Leiterfunktionen zu leiten, die konfiguriert sind, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten und wobei das erste Die, das zweite Die und die Brücke zumindest teilweise in elektrisch isolierendem Material eingebettet sind.
  2. Das Paket integrierter Schaltungen nach Anspruch 1, wobei die Brücke des Weiteren aus Silizium bestehende Vias (TSVs) enthält, die mit den dritten elektrischen Leiterfunktionen verbunden und konfiguriert sind, um elektrische Signale zwischen der ersten Seite und der zweiten Seite zu leiten.
  3. Das Paket der integrierten Schaltungen von Anspruch 2 und des Weiteren bestehend aus einem dritten Die, der eine dritte Vielzahl von E/A-Verbindungsstrukturen besitzt, verbunden mit den dritten elektrischen Leiterfunktionen, wobei der dritte Die ebenfalls in elektrisch isolierendem Material eingebettet ist.
  4. Das Paket integrierter Schaltungen nach Anspruch 3, wobei der dritte Die des Weiteren eine vierte Vielzahl von den E/A-Verbindungsstrukturen enthält, die konfiguriert sind, um mit E/A-Verbindungsstrukturen eines vierten Dies verbunden zu werden.
  5. Das Paket integrierter Schaltungen nach Anspruch 3, wobei die Brücke eine aktive Brücke ist, die eine oder mehrere darin eingebettete Logikfunktionen enthält.
  6. Das Paket integrierter Schaltungen nach Anspruch 2, das des Weiteren ein Speicher-Die-Stapel umfasst, der aus einer Vielzahl von Dies besteht, wobei der Speicher-Die-Stapel mit der Brücke über die dritten elektrischen Leiterfunktionen verbunden wird und wobei die Brücke eine aktive Brücke ist, die konfiguriert ist, um eine oder mehrere Aufgaben eines Speicher-Controllers wahrzunehmen und wobei der Speicher-Die-Stapel ebenfalls im elektrisch isolierenden Material eingebettet ist.
  7. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, das des Weiteren ein erstes Versorgungsspannungsmanagementmodul und ein zweites Versorgungsspannungsmanagementmodul enthält, wobei der erste Die und der zweite Die weitere erste Versorgungsspannungsverbindungsstrukturen beziehungsweise zweite Versorgungsspannungsverbindungsstrukturen enthalten und wobei das erste Versorgungsspannungsmanagementmodul mit dem ersten Die über die ersten Versorgungsspannungsverbindungsstrukturen und das zweiten Versorgungsspannungsmanagementmodul über die zweiten Versorgungsspannungsverbindungsstrukturen mit dem zweiten Die verbunden sind und wobei die ersten und zweiten Versorgungsspannungsmanagementmodule ebenfalls in elektrisch isolierendem Material eingebettet sind.
  8. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, das des Weiteren eine Vielzahl von Vias enthält, die mit der ersten und zweiten Vielzahl der Ein-/Ausgabe(E/A)-Verbindungsstrukturen gekoppelt sind, wobei die Vias im elektrisch isolierenden Material eingebettet und mit der Brücke koplanar sind.
  9. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, wobei das elektrisch isolierende Material eine Vielzahl von Aufbauschichten elektrisch isolierenden Materials enthält, worin eine oder mehrere Metalleigenschaften eingebettet sind und die konfiguriert sind, um Ein-/Ausgabesignale durch das elektrisch isolierende Material zu leiten.
  10. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, das des Weiteren einen Hitzeverteiler enthält, gekoppelt mit jeweils einer ersten und zweiten Oberfläche des ersten und zweiten Dies, wobei der Hitzeverteiler eine Seite des Pakets integrierter Schaltungen bildet.
  11. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, wobei das elektrisch isolierende Material und jeweils eine erste und zweite Oberfläche der ersten und zweiten Dies eine planare Oberfläche des Pakets integrierter Schaltungen bilden, die konfiguriert ist, um mit einem Hitzeverteiler integriert zu werden.
  12. Das Paket integrierter Schaltungen nach irgendeinem der Ansprüche 1–6, wobei eine oder mehrere der ersten oder zweiten Vielzahl der E/A-Verbindungsstrukturen mindestens einen Oberflächenebenenverbindungspunkt besitzen, der mit einer Oberfläche des elektrisch isolierenden Materials koplanar ist, um einen physikalischen und elektrischen Anschluss des Paketes der integrierten Schaltungen an ein Substrat oder eine Leiterplatte zu ermöglichen.
  13. Das Paket integrierter Schaltungen nach Anspruch 12, wobei zumindest ein Oberflächenebenenverbindungspunkt über eine Via-Struktur erfolgt, die im elektrisch isolierenden Material geformt wird.
  14. Das Paket integrierter Schaltungen nach Anspruch 12, wobei der Teil der ersten Vielzahl der E/A-Verbindungsstrukturen und der Teil der zweiten Vielzahl der E/A-Verbindungsstrukturen kürzer sind als die eine oder mehreren der ersten oder zweiten Vielzahl der E/A-Verbindungsstrukturen, sodass die erste und zweite Vielzahl von E/A-Verbindungsstrukturen Bonding-Oberflächen besitzen, die mit einer Oberfläche der Brücke und einer Oberfläche des elektrisch isolierenden Materials koplanar sind.
  15. Ein Verfahren des Zusammenbauens eines enthaltenen Pakets integrierter Schaltungen: die Kopplung eines ersten Dies mit einer Brücke durch Bonding eines Teils einer ersten, sich auf dem ersten Die befindenden Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen mit einer sich auf der Brücke befindenden ersten Vielzahl von elektrischen Leiterfunktionen, die Kopplung eines zweiten Dies mit der Brücke durch Verbindung eines Teils einer sich auf dem zweiten Die befindenden zweiten Vielzahl von E/A-Verbindungsstrukturen mit einer sich auf der Brücke befindenden zweiten Vielzahl von elektrischen Leiterfunktionen, wobei sich die erste und zweite Vielzahl von elektrischen Leiterfunktionen auf einer ersten Seite der Brücke befinden und wobei die Brücke eine dritte Vielzahl von Leiterfunktionen besitzt, die sich auf einer zweiten Seite, gegenüberliegend der ersten, Seite befindet, konfiguriert, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten, und Platzierung eines elektrisch isolierenden Materials über den ersten Die, den zweiten Die und die Brücke, um zumindest teilweise den ersten Die, den zweiten Die und die Brücke in elektrisch isolierendem Material einzubetten.
  16. Das Verfahren nach Anspruch 15 und des Weiteren die Kopplung des ersten Dies und des zweiten Dies mit einem Träger vor der Koppelung des ersten Dies und des zweiten Dies mit der Brücke umfassend.
  17. Das Verfahren nach Anspruch 16, wobei der Träger ein Hitzeverteiler ist.
  18. Das Verfahren nach irgendeinem der Ansprüche 15–17 und des Weiteren die Kopplung eines Die-Stapels mit der Brücke durch Verbindung einer dritten Vielzahl von E/A-Verbindungsstrukturen des Die-Stapels mit den auf der Brücke befindlichen dritten elektrischen Leiterfunktionen umfassend.
  19. Das Verfahren nach irgendeinem der Ansprüche 15–17, wobei das Platzieren eines elektrisch isolierenden Materials des Weiteren das Ausführen eines kontaktierungsfleckfreien Schichtaufbauprozesses umfasst, um Metalleigenschaften, die konfiguriert sind, um E/A-Signale elektrisch durch das isolierende Material zu leiten, innerhalb des elektrisch isolierenden Materials einzubetten.
  20. Das Verfahren nach irgendeinem der Ansprüche 15–17 und des Weiteren das Bohren von Vias durch Laser in eine Oberfläche des elektrisch isolierenden Materials umfassend, um eine oder mehrere der ersten Vielzahl der E/A-Verbindungsstrukturen oder eine oder mehrere der zweiten Vielzahl der E/A-Verbindungsstrukturen freizulegen.
  21. Eine Paketzusammensetzung, das Folgende umfassend: ein Paket integrierter Schaltungen (IS), das Folgende umfassend: einen ersten Die und einen zweiten Die, die jeweils eine erste und zweite Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen besitzen, und eine Brücke bestehend aus ersten elektrischen Leiterfunktionen, elektrisch verbunden mit einem Teil der ersten Vielzahl der E/A-Verbindungsstrukturen; zweite elektrische Leiterfunktionen, elektrisch verbunden mit einem Teil der zweiten Vielzahl der E/A-Verbindungsstrukturen; die ersten und zweiten elektrischen Leiterfunktionen befindet sich auf einer ersten Seite der Brücke und die dritten elektrischen Leiterfunktionen befinden sich auf einer zweiten Seite der Brücke, gegenüberliegend der ersten Seite, wobei die ersten elektrischen Leiterfunktionen und die zweiten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen dem ersten Die und dem zweiten Die zu leiten und die dritten elektrischen Leiterfunktionen konfiguriert sind, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten und wobei der erste Die, der zweite Die und die Brücke mindestens teilweise in elektrisch isolierendem Material eingebettet sind, und ein Paketsubstrat, das eine erste Seite umfasst, die eine oder mehrere Stege auf dieser besitzt und eine zweite Seite, gegenüberliegend der ersten Seite, wobei die zweite Seite darauf befindliche eine oder mehrere elektrische Leiterfunktion(en) besitzt, wobei die elektrischen Leiterfunktionen elektrisch mit der ersten Vielzahl von E/A-Verbindungsstrukturen und der zweiten Vielzahl von E/A-Verbindungsstrukturen gekoppelt sind.
  22. Die Paketbaugruppe nach Anspruch 21, wobei das IS-Paket ein Prozessor ist.
  23. Die Paketbaugruppe nach Anspruch 22 und des Weiteren eine oder mehrere einer Antenne, eine Anzeige, einen Touchscreen, einen Touchscreen-Controller, eine Batterie, einen Audiocodec, einen Videocodec, einen Endverstärker, ein globales Positionsbestimmungssystem(GPS)-Gerät, einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher oder eine Kamera umfassend, die mit der Leiterplatte verbunden sind, wobei die Paketbaugruppe einen Teil eines Laptops, eines Netbooks, eines Notebooks, eines Ultrabooks, eines Smartphones, eines Tablets, eines persönlichen digitalen Assistenten (PDA), eines ultra mobilen PCs, eines Mobiltelefons, eines Tischrechners, eines Servers, eines Druckers, eines Scanners, eines Monitors, eines Receivers, eines Unterhaltungssteuergerätes, einer Digitalkamera, eines tragbaren Musikspielers oder eines digitalen Videorecorders sein kann.
  24. Eine Vorrichtung zum Zusammenbau eines Pakets integrierter Schaltungen, das Folgendes umfasst: Mittel zur Kopplung eines ersten Dies mit einer Brücke durch Bonding eines Teils einer ersten, sich auf dem ersten Die befindenden Vielzahl von Ein-/Ausgabe(E/A)-Verbindungsstrukturen mit einer sich auf der Brücke befindenden ersten Vielzahl von elektrischen Leiterfunktionen, Mittel zur Kopplung eines zweiten Dies mit der Brücke durch Verbindung eines Teils einer sich auf dem zweiten Die befindenden zweiten Vielzahl von E/A-Verbindungsstrukturen mit einer sich auf der Brücke befindenden zweiten Vielzahl von elektrischen Leiterfunktionen, wobei sich die erste und zweite Vielzahl von elektrischen Leiterfunktionen auf einer ersten Seite der Brücke befinden und wobei die Brücke eine dritte Vielzahl von Leiterfunktionen besitzt, die sich auf einer zweiten Seite, gegenüberliegend der ersten, Seite befindet, konfiguriert, um elektrische Signale zwischen der zweiten Seite und der ersten Seite zu leiten, und Mittel zur Platzierung eines elektrisch isolierenden Materials über den ersten Die, den zweiten Die und die Brücke, um zumindest teilweise den ersten Die, den zweiten Die und die Brücke in elektrisch isolierendem Material einzubetten.
  25. Die Vorrichtung nach Anspruch 24 und des Weiteren Mittel zur Kopplung eines Die-Stapels mit der Brücke durch Verbindung einer dritten Vielzahl von E/A-Verbindungsstrukturen des Die-Stapels mit den auf der Brücke befindlichen dritten elektrischen Leiterfunktionen umfassend.
DE102014116417.2A 2013-12-18 2014-11-11 Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung Active DE102014116417B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/132,774 US9275955B2 (en) 2013-12-18 2013-12-18 Integrated circuit package with embedded bridge
US14/132,774 2013-12-18

Publications (2)

Publication Number Publication Date
DE102014116417A1 true DE102014116417A1 (de) 2015-06-18
DE102014116417B4 DE102014116417B4 (de) 2022-01-27

Family

ID=52248387

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014116417.2A Active DE102014116417B4 (de) 2013-12-18 2014-11-11 Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung

Country Status (4)

Country Link
US (3) US9275955B2 (de)
CN (1) CN104733436B (de)
DE (1) DE102014116417B4 (de)
GB (1) GB2521752B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399547A4 (de) * 2015-12-31 2018-12-19 Huawei Technologies Co., Ltd. Verpackungsstruktur, elektronische vorrichtung und verpackungsverfahren
DE102018117689A1 (de) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
EP3772098A1 (de) * 2019-07-29 2021-02-03 INTEL Corporation Multichip-ultrafine-pitch-patch-architektur und verfahren zur herstellung
EP4181193A1 (de) * 2019-06-11 2023-05-17 INTEL Corporation Heterogene verschachtelte interposer-packung für ic-chips

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016533646A (ja) 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9713255B2 (en) 2014-02-19 2017-07-18 Intel Corporation Electro-magnetic interference (EMI) shielding techniques and configurations
US10242942B2 (en) * 2014-04-25 2019-03-26 Intel Corporation Integrated circuit package substrate
US20150364422A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Fan out wafer level package using silicon bridge
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9666559B2 (en) 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9761571B2 (en) * 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
US10163856B2 (en) * 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US10886228B2 (en) 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies
US10497674B2 (en) * 2016-01-27 2019-12-03 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US9761559B1 (en) * 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US9742445B1 (en) * 2016-07-01 2017-08-22 Bae Systems Information And Electronic Systems Integration Inc. High power radio frequency amplifier architecture
WO2018009145A1 (en) * 2016-07-08 2018-01-11 Agency For Science, Technology And Research A semiconductor package and methods of forming the same
US9871020B1 (en) * 2016-07-14 2018-01-16 Globalfoundries Inc. Through silicon via sharing in a 3D integrated circuit
US11128029B2 (en) * 2016-09-26 2021-09-21 Intel Corporation Die with embedded communication cavity
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
US10672744B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
KR102393946B1 (ko) 2016-10-07 2022-05-03 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10672743B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10109616B2 (en) * 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
US10445278B2 (en) 2016-12-28 2019-10-15 Intel Corporation Interface bridge between integrated circuit die
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US11335612B2 (en) * 2017-02-27 2022-05-17 Nova Ltd Apparatus and method for electrical test prediction
US11742293B2 (en) 2017-03-22 2023-08-29 Intel Corporation Multiple die package using an embedded bridge connecting dies
WO2018182595A1 (en) 2017-03-29 2018-10-04 Intel Corporation Embedded die microelectronic device with molded component
US11430740B2 (en) 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
JP6858642B2 (ja) * 2017-05-25 2021-04-14 三菱電機株式会社 パワーモジュール
US10943869B2 (en) 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10510721B2 (en) * 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
WO2019054998A1 (en) * 2017-09-13 2019-03-21 Intel Corporation ACTIVE SILICON BRIDGE
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
CN111095549A (zh) 2017-12-29 2020-05-01 英特尔公司 容纳具有不同厚度的嵌入式管芯的贴片
US11508663B2 (en) * 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US10796999B2 (en) * 2018-03-30 2020-10-06 Intel Corporation Floating-bridge interconnects and methods of assembling same
US10431563B1 (en) * 2018-04-09 2019-10-01 International Business Machines Corporation Carrier and integrated memory
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US11251171B2 (en) * 2018-06-13 2022-02-15 Intel Corporation Removable interposer
US10535608B1 (en) 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
KR102509052B1 (ko) * 2018-08-31 2023-03-10 에스케이하이닉스 주식회사 브리지 다이를 포함하는 스택 패키지
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US11114308B2 (en) 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
KR102615197B1 (ko) 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US11676941B2 (en) 2018-12-07 2023-06-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and fabricating method thereof
TWI815521B (zh) * 2018-12-07 2023-09-11 美商艾馬克科技公司 半導體封裝和其製造方法
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
US11488906B2 (en) 2019-01-24 2022-11-01 Samsung Electro-Mechanics Co., Ltd. Bridge embedded interposer, and package substrate and semiconductor package comprising the same
US11769735B2 (en) * 2019-02-12 2023-09-26 Intel Corporation Chiplet first architecture for die tiling applications
US11552019B2 (en) * 2019-03-12 2023-01-10 Intel Corporation Substrate patch reconstitution options
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module
US11133256B2 (en) 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11854984B2 (en) * 2019-09-25 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11393759B2 (en) 2019-10-04 2022-07-19 International Business Machines Corporation Alignment carrier for interconnect bridge assembly
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11094637B2 (en) 2019-11-06 2021-08-17 International Business Machines Corporation Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11171006B2 (en) 2019-12-04 2021-11-09 International Business Machines Corporation Simultaneous plating of varying size features on semiconductor substrate
US11239167B2 (en) 2019-12-04 2022-02-01 International Business Machines Corporation Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate
US11430764B2 (en) * 2019-12-20 2022-08-30 Intel Corporation Overhang bridge interconnect
US11616026B2 (en) * 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11302643B2 (en) 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11233009B2 (en) 2020-03-27 2022-01-25 Intel Corporation Embedded multi-die interconnect bridge having a molded region with through-mold vias
CN115699326A (zh) 2020-04-03 2023-02-03 沃孚半导体公司 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器
EP4128333A1 (de) 2020-04-03 2023-02-08 Wolfspeed, Inc. Auf gruppe-iii-nitrid basierende hochfrequenzverstärker mit rückseiten-source-, gate- und/oder drain-anschlüssen
EP4128344A1 (de) * 2020-04-03 2023-02-08 Wolfspeed, Inc. Rf-verstärkergehäuse
CN111883513A (zh) * 2020-06-19 2020-11-03 北京百度网讯科技有限公司 芯片封装结构及电子设备
US20220020807A1 (en) * 2020-07-16 2022-01-20 Canon Kabushiki Kaisha Intermediate connection member, method for manufacturing intermediate connection member, electronic module, method for manufacturing electronic module, and electronic equipment
CN112435981A (zh) * 2020-09-30 2021-03-02 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
US20220189850A1 (en) * 2020-12-15 2022-06-16 Intel Corporation Inter-component material in microelectronic assemblies having direct bonding
US20220199535A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges
US20220199537A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Power-forwarding bridge for inter-chip data signal transfer
US20220199480A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Microelectronic structures including bridges
US20220344250A1 (en) * 2021-04-22 2022-10-27 Qualcomm Incorporated Integrated circuit (ic) packages employing a capacitor-embedded, redistribution layer (rdl) substrate for interfacing an ic chip(s) to a package substrate, and related methods

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847998A (en) * 1996-12-20 1998-12-08 Advanced Micro Devices, Inc. Non-volatile memory array that enables simultaneous read and write operations
JP2003008228A (ja) 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US6972152B2 (en) 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP2005163153A (ja) 2003-12-05 2005-06-23 Japan Pure Chemical Co Ltd 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP4537084B2 (ja) 2004-01-29 2010-09-01 日本特殊陶業株式会社 配線基板の製造方法
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US7671449B2 (en) * 2005-05-04 2010-03-02 Sun Microsystems, Inc. Structures and methods for an application of a flexible bridge
US20070023910A1 (en) 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
JP2007123524A (ja) 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
TW200746964A (en) 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
TWI315658B (en) 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8892804B2 (en) * 2008-10-03 2014-11-18 Advanced Micro Devices, Inc. Internal BUS bridge architecture and method in multi-processor systems
TW201034269A (en) 2009-03-13 2010-09-16 Nat Univ Tsing Hua Organic thin film transistor which contains azole complex to dielectric insulating layer
TW201041469A (en) 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TW201041105A (en) 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN101930956B (zh) 2009-06-22 2013-09-25 日月光半导体制造股份有限公司 芯片封装结构及其制造方法
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
JP2011044654A (ja) 2009-08-24 2011-03-03 Shinko Electric Ind Co Ltd 半導体装置
US9024431B2 (en) 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US8461036B2 (en) 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8274149B2 (en) * 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US8703534B2 (en) 2011-01-30 2014-04-22 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8878354B1 (en) * 2011-05-31 2014-11-04 Marvell World Trade Ltd. Method and apparatus for supplying power to a system on a chip (SOC)
ITMI20111213A1 (it) * 2011-06-30 2012-12-31 St Microelectronics Srl Dispositivo elettronico a semi-ponte con dissipatore di calore ausiliario comune
JP2013105908A (ja) 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板
WO2013095405A1 (en) 2011-12-20 2013-06-27 Intel Corporation Enabling package-on-package (pop) pad surface finishes on bumpless build-up layer (bbul) package
US9013041B2 (en) 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
JP2013138115A (ja) 2011-12-28 2013-07-11 Kinko Denshi Kofun Yugenkoshi 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法
US9059179B2 (en) * 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
KR20130112084A (ko) 2012-04-03 2013-10-14 아페리오(주) 패키지기판 제조방법
US20130277855A1 (en) 2012-04-24 2013-10-24 Terry (Teckgyu) Kang High density 3d package
US20130320565A1 (en) * 2012-05-31 2013-12-05 Broadcom Corporation Interposer Die for Semiconductor Packaging
US8519543B1 (en) 2012-07-17 2013-08-27 Futurewei Technologies, Inc. Large sized silicon interposers overcoming the reticle area limitations
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
KR20140067727A (ko) 2012-11-27 2014-06-05 삼성전자주식회사 멀티칩 패키지 및 이의 제조 방법
US9250406B2 (en) * 2012-12-20 2016-02-02 Intel Corporation Electro-optical assembly including a glass bridge
US20140189227A1 (en) 2012-12-28 2014-07-03 Samsung Electronics Co., Ltd. Memory device and a memory module having the same
US9633872B2 (en) 2013-01-29 2017-04-25 Altera Corporation Integrated circuit package with active interposer
US9832883B2 (en) 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
JP2016533646A (ja) 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
IEEE 802.11-Familie
IEEE 802.16
IEEE 802.16-2005
IEEE 802.16-kompatible
IEEE 802.16-Standards

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3399547A4 (de) * 2015-12-31 2018-12-19 Huawei Technologies Co., Ltd. Verpackungsstruktur, elektronische vorrichtung und verpackungsverfahren
DE102018117689A1 (de) * 2018-06-29 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US10886238B2 (en) 2018-06-29 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
US11764165B2 (en) 2018-06-29 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
EP4181193A1 (de) * 2019-06-11 2023-05-17 INTEL Corporation Heterogene verschachtelte interposer-packung für ic-chips
US11735533B2 (en) 2019-06-11 2023-08-22 Intel Corporation Heterogeneous nested interposer package for IC chips
US11824018B2 (en) 2019-06-11 2023-11-21 Intel Corporation Heterogeneous nested interposer package for IC chips
EP3772098A1 (de) * 2019-07-29 2021-02-03 INTEL Corporation Multichip-ultrafine-pitch-patch-architektur und verfahren zur herstellung
US11694959B2 (en) 2019-07-29 2023-07-04 Intel Corporation Multi-die ultrafine pitch patch architecture and method of making

Also Published As

Publication number Publication date
GB2521752B (en) 2017-07-05
DE102014116417B4 (de) 2022-01-27
US20170301625A1 (en) 2017-10-19
US20160155705A1 (en) 2016-06-02
US9275955B2 (en) 2016-03-01
GB201420296D0 (en) 2014-12-31
US9716067B2 (en) 2017-07-25
GB2521752A (en) 2015-07-01
CN104733436A (zh) 2015-06-24
US10068852B2 (en) 2018-09-04
CN104733436B (zh) 2019-01-22
US20150171015A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102015112979B4 (de) Techniken und Ausgestaltungen, die mit einer Gehäuselastbaugruppe assoziiert sind
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102014109096B4 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE202014104574U1 (de) Nacktchipgehäuse mit Superposer-Substrat für passive Bauelemente
DE112013000508T5 (de) Chiplagenstapel-Paket einschließlich Chiplage-in-Paket-Substrat
DE102014116616A1 (de) Dreidimensionaler (3D) integrierter Wärmespreizer für Multichip-Pakete
DE112015006965T5 (de) Patch-auf-interposer paket mit drahtloser kommunikationsschnittstelle
DE112019001905T5 (de) Die-tiling-techniken
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112017008031T5 (de) Aktive silizium-brücke
DE112017007904T5 (de) Leistungsverbesserte, gestapelte Chip-Größenordnungs-Package-Lösung mit integriertem Die-Anbringungs-Film
DE112016000500T5 (de) Verfahren zum bilden integrierter packungsstrukturen mit 3d-kamera geringer z-höhe
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102021119280A1 (de) Halbleitervorrichtung und verfahren zum bilden davon
DE112015006746T5 (de) Koaxiale Vias

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final