DE102018120665A1 - Abschirmen in elektronischen baugruppen - Google Patents

Abschirmen in elektronischen baugruppen Download PDF

Info

Publication number
DE102018120665A1
DE102018120665A1 DE102018120665.8A DE102018120665A DE102018120665A1 DE 102018120665 A1 DE102018120665 A1 DE 102018120665A1 DE 102018120665 A DE102018120665 A DE 102018120665A DE 102018120665 A1 DE102018120665 A1 DE 102018120665A1
Authority
DE
Germany
Prior art keywords
circuit board
shield
package
coupled
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018120665.8A
Other languages
English (en)
Inventor
Scott Mokler
Timothy Swettlen
Kevin Byrd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102018120665A1 publication Critical patent/DE102018120665A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • H05K9/0028—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet with retainers or specific soldering features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

[0110] Hierin offenbart sind Anordnungen zum Abschirmen in elektronischen Baugruppen, sowie mit diesen zusammenhängende Verfahren und Vorrichtungen. In einigen Ausführungsformen kann eine elektronische Baugruppe eine Leiterplatte mit einer ersten Fläche und einer zweiten gegenüberliegende Fläche aufweisen, und eine Abschirmung, die an die zweite Fläche der Leiterplatte gekoppelt ist. Die Leiterplatte kann ein Loch haben, das sich durch diese hindurch erstreckt, und die Abschirmung kann sich in das Loch zu der ersten Fläche hin erstrecken.

Description

  • Hintergrund
  • Elektromagnetische Abschirmungen können in einigen Rechenvorrichtungen verwendet werden, um empfindliche Schaltungsanordnungen vor elektromagnetischen Störungen zu schützen, die den Betrieb der Schaltungsanordnungen stören können, oder um die von einer besonders „verrauschten“ Komponente erzeugten Störungen einzuschränken.
  • Figurenliste
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verständlich sein. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugsziffern gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • Die 1A-1B sind Ansichten einer beispielhaften elektronischen Baugruppe, die eine Abschirmung aufweist, in Übereinstimmung mit verschiedenen Ausführungsformen.
    • Die 2-4 sind seitliche Querschnittansichten von beispielhaften elektronischen Baugruppen, die Abschirmungen aufweisen, in Übereinstimmung mit verschiedenen Ausführungsformen.
    • Die 5A-5E veranschaulichen Stufen in einem beispielhaften Prozess des Herstellens einer elektronischen Baugruppe mit einer Abschirmung, in Übereinstimmung mit verschiedenen Ausführungsformen.
    • 6 ist ein Flussdiagramm eines Verfahrens des Herstellens eines vertikalen Kondensators in einer integrierten Schaltungs(Integrated Circuit, IC)-Komponente, in Übereinstimmung mit verschiedenen Ausführungsformen.
    • 7 ist eine Draufsicht eines Wafers und von Dies, die in einer elektronischen Baugruppe mit einer Abschirmung beinhaltet sein können, in Übereinstimmung mit einer beliebigen der hierin offenbarten Ausführungsformen.
    • 8 ist eine Querschnittseitenansicht einer IC-Vorrichtung, die in einer elektronischen Baugruppe mit einer Abschirmung beinhaltet sein kann, in Übereinstimmung mit einer beliebigen der hierin offenbarten Ausführungsformen.
    • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine elektronische Baugruppe mit einer Abschirmung aufweisen kann, in Übereinstimmung mit einer beliebigen der hierin offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Hierin offenbart sind Anordnungen zum Abschirmen in elektronischen Baugruppen, sowie mit diesen zusammenhängende Verfahren und Vorrichtungen. In einigen Ausführungsformen kann eine elektronische Baugruppe eine Leiterplatte aufweisen, die eine erste Fläche und eine zweite gegenüberliegende Fläche hat, und eine Abschirmung, die an die zweite Fläche der Leiterplatte gekoppelt ist. Die Leiterplatte kann ein Loch haben, das sich durch diese hindurch erstreckt, und die Abschirmung kann sich in das Loch zu der ersten Fläche hin erstrecken.
  • In einigen elektronischen Schaltungen kann ein integriertes Schaltungs(IC)-Paket (das z. B. elektronische Komponenten an einer oder beiden Seiten des Paketsubstrats aufweist) auf einer Leiterplatte angebracht sein. Die Gesamt-z-Höhe von einer derartigen Baugruppe kann die Dicke der Leiterplatte, die Dicke des IC-Pakets und eine beliebige zusätzliche Dicke beinhalten, die von den Zwischenverbindungen zwischen dem IC-Paket und der Leiterplatte bereitgestellt wird. Um die z-Höhe von einer derartigen Baugruppe zu verringern, kann eine Leiterplatte ein Loch aufweisen, in welches elektronische Komponenten an dem „Boden“ des IC-Pakets sich erstrecken können. Durch Gestatten, dass derartige elektronische Komponenten sich in ein Loch in der Leiterplatte erstrecken, können das Paketsubstrat und die Leiterplatte dichter zueinander gebracht und die z-Höhe verringert werden. Eine Leiterplatte mit einem Loch kann als eine „kluftige“ Leiterplatte bezeichnet werden.
  • Die elektronischen Komponenten, die sich in das Loch erstrecken, können jedoch ein elektromagnetisches Abschirmen erfordern, um unerwünschte elektromagnetische Störungen (Electromagnetic Interference, EMI) (die z. B. von den elektronischen Komponenten erzeugt oder erkannt werden) abzuschwächen. Ein Anbringen einer Abschirmung an dem „Boden“ der Leiterplatte kann die z-Höhe der Baugruppe weiter erhöhen und die durch Aufweisen des Lochs erzielte Höhenverringerung beeinträchtigen. Ein Anbringen einer Abschirmung an dem Boden (oder der„Rückseite“) der Leiterplatte kann zu einer unregelmäßigen Oberfläche an dem Boden der Leiterplatte führen, welche es erschweren kann, die Baugruppe in einer größeren Vorrichtung zu positionieren. Weiter kann ein Anbringen einer Abschirmung an dem Boden der Leiterplatte einen zusätzlichen Lotaufschmelzvorgang für die Oberflächenbestückung (SMT, Surface Mount) erfordern, getrennt von dem SMT-Lotaufschmelzvorgang, der durchgeführt wird, um das IC-Paket oben auf der Leiterplatte zu sichern, und dadurch Herstellungszeit und -kosten erhöhen.
  • Hierin offenbart sind elektromagnetische Abschirmungen und/oder Wärmemanagementstrukturen, die in einer elektronischen Baugruppe mit kluftigen Leiterplatten verwendet werden können. Verschiedene dieser Ausführungsformen können eine wünschenswert niedrige z-Höhe der Baugruppe bewahren und/oder gegenüber „Rückseiten-EMI-Abschirm-“Konzepten die Herstellungskomplexität verringern. Die sich ergebenden Baugruppen können daher besonders für Anwendungen mit ultraniedrigem Profil und/oder kleinem Formfaktor (z. B. Laptops, handgehaltene Rechenvorrichtungen, anziehbare Rechenvorrichtungen usw.) geeignet sein.
  • Der Begriff „Abschirmung“ kann in dieser Beschreibung verwendet sein, um verschiedene der hierin offenbarten leitfähigen Strukturen zu beschreiben, eine beliebige der hierin offenbarten Abschirmungen kann jedoch für andere oder zusätzliche Zwecke als EMI-Abschirmen verwendet werden. Zum Beispiel können die hierin als „Abschirmungen“ beschriebenen leitfähigen Strukturen stattdessen zum Wärmemanagement verwendet werden (z. B. als eine Wärmelamelle oder ein Wärmeausbreiter). Somit versteht es sich, dass jede der hierin als „Abschirmungen“ beschriebenen leitfähigen Strukturen in einer IC-Komponente alternativ oder zusätzlich für andere Zwecke verwendet werden kann.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchweg gleiche Teile bezeichnen, und in welchen durch Veranschaulichung Ausführungsformen gezeigt sind, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können, und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinn zu verstehen.
  • Verschiedene Vorgänge können wiederum als mehrere diskrete Handlungen oder Vorgänge in einer Weise beschrieben sein, die außerordentlich hilfreich für das Verständnis des beanspruchten Gegenstands ist. Allerdings sollte die Reihenfolge der Beschreibung nicht derart ausgelegt werden, dass sie unterstellt, dass diese Vorgänge unbedingt von der Reihenfolge abhängen. Insbesondere können diese Vorgänge nicht in der Reihenfolge der Darstellung durchgeführt werden. Beschriebene Vorgänge können in einer anderen Reihenfolge als in der beschriebenen Ausführungsform durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können in zusätzlichen Ausführungsformen weggelassen werden.
  • Zum Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B), oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C). Die Zeichnungen sind nicht unbedingt maßstabsgetreu. Obwohl viele der Zeichnungen geradlinige Strukturen mit flachen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der Vereinfachung der Veranschaulichung und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken hergestellt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale zeigen.
  • Die Beschreibung verwendet die Ausdrücke „in einer Ausführungsform“ oder „in Ausführungsformen“, die sich jeweils auf eine oder mehrere derselben oder unterschiedliche Ausführungsformen beziehen können. Weiterhin sind die Begriffe „umfassen“, „beinhalten“, „aufweisen“, „haben“ und dergleichen, wie sie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym. Wie hierin verwendet, sind ein „Paket“ und ein „IC-Paket“ synonym. Wenn er zum Beschreiben einer Bandbreite von Abmessungen verwendet wird, steht der Ausdruck „zwischen X und Y“ für eine Bandbreite, die X und Y einschließt. Aus Zweckmäßigkeit kann der Ausdruck „1“ verwendet werden, um sich auf die Zusammenstellung von Zeichnungen der 1A-1B zu beziehen, der Ausdruck „5“ kann verwendet werden, um sich auf die Zusammenstellung von Zeichnungen der 5A-5E zu beziehen, usw.
  • 1 stellt verschiedene Ansichten einer elektronischen Baugruppe 100 bereit. Insbesondere ist 1A eine seitliche Querschnittansicht und 1B ist eine Draufsicht der Leiterplatte 102.
  • Die elektronische Baugruppe 100 von 1 weist eine Leiterplatte 102, eine Abschirmung 120 und ein IC-Paket 150 auf. Die Leiterplatte 102 kann eine erste Fläche 116 und eine gegenüberliegende zweite Fläche 118 haben. Die Leiterplatte 102 kann ein dielektrisches Material beinhalten und leitfähige Bahnen haben, die sich durch das dielektrische Material zwischen der ersten Fläche 116 und der zweiten Fläche 118 erstrecken, oder zwischen unterschiedlichen Stellen auf der ersten Fläche 116 und/oder zwischen unterschiedlichen Stellen auf der zweiten Fläche 118. Diese leitfähigen Bahnen können die Form einer beliebigen der Zwischenverbindungsstrukturen 1628 annehmen, die unten unter Bezugnahme auf 8 erörtert sind. Ein oder mehr IC-Pakete 150, und, wenn gewünscht, andere elektronische Komponenten, können über leitfähige Kontakte der IC-Pakete 150 (nicht gezeigt), Zwischenverbindungen zweiter Ebene 104, Lötpaste 124 und leitfähige Kontakte 122-2 der Leiterplatte 102 an die zweite Fläche 118 der Leiterplatte 102 gekoppelt sein. Die leitfähigen Kontakte 122-2 können selbst durch die Leiterplatte 102 an leitfähige Bahnen gekoppelt sein und dadurch Schaltungsanordnungen in dem IC-Paket 150 gestatten, an verschiedene andere der leitfähigen Kontakte 122 der Leiterplatte 102 (oder an Vorrichtungen, die an die Leiterplatte 102 gekoppelt sind oder in dieser beinhaltet sind, nicht gezeigt) elektrisch zu koppeln. In einigen Ausführungsformen können elektronische Komponenten (nicht gezeigt) auf der ersten Fläche 116 angeordnet sein. Wie hierin verwendet, kann ein „leitfähiger Kontakt“ sich auf einen Teil von leitfähigem Material (z. B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können vertieft sein in, bündig sein mit oder sich weg erstrecken von einer Oberfläche einer Komponente und eine beliebige geeignete Form (z. B. ein Kontaktpad, Sockel oder eine Buchse) annehmen.
  • Die in 1 veranschaulichten Zwischenverbindungen zweiter Ebene 104 sind Lotkugeln (z. B., wenn das IC-Paket 150 ein Kugelgitteranordnungs(Ball Grid Array, BGA)-Paket ist), es können jedoch beliebige geeignete Zwischenverbindungen zweiter Ebene 104 verwendet werden (z. B. Stifte in einer Stiftgitteranordnung oder Flächen in einer Flächengitteranordnung). Das IC-Paket 150 kann, zum Beispiel, ein Flip-Chip-Paket, ein BGA-Paket (z. B. ein eingebettetes Kugelgitteranordnungspaket auf Waferebene (embedded Wafer-Level Ball Grid Array, eWLB)), ein Paket auf Waferebene in Chipgröße (Wafer-Level Chip-Scale Package, WLCSP) oder ein Panel-Fanout(FO)-Paket sein.
  • Ein Loch 112 kann sich durch die Leiterplatte 102 erstrecken. 1B stellt das Loch 112 mit einer eckigen Grundfläche dar, dies ist jedoch lediglich ein Beispiel, und das Loch 112 kann eine Grundfläche einer beliebigen Form haben (z. B. rechteckig oder kreisförmig). Die Leiterplatte 102 kann eine gedruckte Leiterplatte (Printed Circuit Board, PCB) sein, die mehrere Metallschichten aufweist, die durch Schichten von dielektrischem Material voneinander getrennt sind und über elektrisch leitfähige Durchkontaktierungen miteinander verbunden sind. In einigen Ausführungsformen kann die Leiterplatte 102 eine Hauptplatine sein (z. B. in einer Rechenvorrichtung, wie unten erörtert). In einigen Ausführungsformen kann die Leiterplatte 102 ein Interposer sein. In einigen Ausführungsformen kann die Leiterplatte 102 ein Nicht-PCB-Substrat sein.
  • Die Abschirmung 120 kann eine periphere Region 154 und eine Vertiefung 152 haben. In einigen Ausführungsformen kann die Abschirmung 120 durch Prägen eines Metallblatts zum Ausbilden der Vertiefung 152 ausgebildet sein, wie weiter unten erörtert. Die Abschirmung 120 kann an die zweite Fläche 118 der Leiterplatte 102 gekoppelt sein und kann sich in das Loch 112 zu der ersten Fläche 116 hin erstrecken. Insbesondere kann, in einigen Ausführungsformen, die periphere Region 154 der Abschirmung 120 mit Lötpaste 124 an mehrere leitfähige Kontakte 122-1 an der zweiten Fläche 118 gekoppelt sein; diese leitfähigen Kontakte 122-1 können nahe an dem Loch 112 sein, so dass die Vertiefung 152 der Abschirmung 120 sich in das Loch 112 erstreckt. Die Vertiefung 152 kann somit mindestens teilweise in dem Loch 112 sein (und, in einigen Ausführungsformen, sich weiter erstrecken, wie unten unter Bezugnahme auf 2 erörtert). Während Lot und Lötpaste hierin als Beispiele erörtert werden können, können beliebige geeignete leitfähige und/oder klebende Materialien verwendet werden, um Zwischenverbindungen zwischen unterschiedlichen Elementen in einer elektronischen Baugruppe 100 (z. B. zwischen der Abschirmung 120 und der Leiterplatte 102, zwischen der Abschirmung 120 und dem Paketsubstrat 106, zwischen dem Paketsubstrat 106 und der Leiterplatte 102, zwischen den elektronischen Komponenten 108 und dem Paketsubstrat 106 oder zwischen den elektronischen Komponenten 110 und dem Paketsubstrat 106, sofern geeignet) bereitzustellen.
  • Die Abschirmung 120 kann aus einem leitfähigen Material ausgebildet sein. Zum Beispiel kann, in einigen Ausführungsformen, die Abschirmung 120 Stahl (z. B. kann die Abschirmung 120 aus kalt gewalztem Stahl geprägt sein), Zinn, Aluminium (z. B. verzinntes Aluminium), Nickelsilber, ein anderes Metall oder ein beliebiges anderes geeignetes leitfähiges Material beinhalten. Die Abschirmung 120 kann somit einen Teil einer elektromagnetischen Abschirmung bereitstellen, wie weiter unten erörtert. In einigen Ausführungsformen kann die Abschirmung 120 als ein Wärmeausbreiter oder eine Wärmesenke dienen, zusätzlich zu oder statt des Dienens als eine elektromagnetische Abschirmung; einige derartige Ausführungsformen sind unten unter Bezugnahme auf 4 ausführlicher erörtert.
  • Das IC-Paket 150 kann ein Paketsubstrat 106 mit einer ersten Fläche 126 und einer gegenüberliegenden zweiten Fläche 128 aufweisen. Das Paketsubstrat 106 kann ein dielektrisches Material beinhalten und kann leitfähige Bahnen haben, die sich durch das dielektrische Material zwischen der ersten Fläche 126 und der zweiten Fläche 128 erstrecken, oder zwischen unterschiedlichen Stellen auf der ersten Fläche 126 und/oder zwischen unterschiedlichen Stellen auf der zweiten Fläche 128. Diese leitfähigen Bahnen können die Form einer beliebigen der Zwischenverbindungsstrukturen 1628 annehmen, die unten unter Bezugnahme auf 8 erörtert sind. Das IC-Paket 150 kann eine oder mehrere elektronische Komponenten 108 aufweisen, die über leitfähige Kontakte der elektronischen Komponenten (nicht gezeigt), Zwischenverbindungen erster Ebene 114 und leitfähige Kontakte des Paketsubstrats 106 (nicht gezeigt) an die erste Fläche 126 des Paketsubstrats 106 gekoppelt sind. Die leitfähigen Kontakte, an welche die Zwischenverbindungen erster Ebene 114 gekoppelt sind, können selbst durch das Paketsubstrat 106 an leitfähige Bahnen gekoppelt sein und dadurch Schaltungen innerhalb der elektronischen Komponenten 108 gestatten, an verschiedene andere der leitfähigen Kontakte des Paketsubstrats 106 (oder an Vorrichtungen, die in dem Paketsubstrat 106 beinhaltet sind, nicht gezeigt) elektrisch zu koppeln. Die in 1 veranschaulichten Zwischenverbindungen erster Ebene 114 sind Lötkontakthügel, es kann jedoch eine beliebige geeignete Zwischenverbindung erster Ebene 114 verwendet werden.
  • Eine oder mehrere elektronische Komponenten 108 können auf der ersten Fläche 126 angeordnet (z. B. an leitfähige Kontakte elektrisch gekoppelt) sein; diese elektronischen Komponenten 108 können als „flächenseitige“ Komponenten bezeichnet werden. Eine oder mehrere dieser elektronischen Komponenten 108 können sich in die Vertiefung 152 der Abschirmung 120 erstrecken. Die bestimmte Anzahl und Anordnung von elektronischen Komponenten 108 in 1 ist lediglich veranschaulichend und eine beliebige geeignete Anzahl und Anordnung kann verwendet werden (z. B. eine einzelne elektronische Komponente 108). Zum Beispiel können andere elektronische Komponenten (nicht gezeigt), die sich nicht in die Vertiefung 152 erstrecken, auf der ersten Fläche 126 des Paketsubstrats 106 angeordnet sein. In einigen Ausführungsformen können die elektronischen Komponenten 108 Dies (z. B. siliziumbasierte Dies), passive Elemente wie etwa Kondensatoren und Induktoren, Leistungsschaltungsanordnungen wie etwa Spannungsregler, oder eine beliebige andere Komponente aufweisen, die von dem elektromagnetischen Abschirmen/Wärmemanagement profitieren kann, das von der Abschirmung 120 bereitgestellt werden kann. In einigen Ausführungsformen kann ein Unterfüllmaterial (nicht gezeigt) zwischen den elektronischen Komponenten 108 und dem Paketsubstrat 106 um die Zwischenverbindungen erster Ebene 114 angeordnet sein und eine Vergussmasse (nicht gezeigt) kann um die elektronischen Komponenten 108 angeordnet und in Kontakt mit dem Paketsubstrat 106 sein. Zum Beispiel können Epoxidvergussmaterialien als ein Unterfüllmaterial und/oder eine Vergussmasse verwendet werden.
  • Das IC-Paket 150 kann an die zweite Fläche 118 der Leiterplatte 102 gekoppelt sein. Insbesondere kann, in einigen Ausführungsformen, das Paketsubstrat 106 an leitfähige Kontakte 122-2 (und Lötpaste 124) auf der zweiten Fläche 118 der Leiterplatte 102 gekoppelt sein durch Zwischenverbindungen zweiter Ebene 104 auf der ersten Fläche 126 des Paketsubstrats 106. In einigen Ausführungsformen kann die erste Fläche 126 des Paketsubstrats 106 auch an die Abschirmung 120 gekoppelt sein (z. B. wie unten unter Bezugnahme auf 4 erörtert). In einigen Ausführungsformen kann das IC-Paket 150 eine oder mehrere elektronische Komponenten 110 aufweisen, die auf der zweiten Fläche 128 des Paketsubstrats 106 angeordnet sind, und durch Zwischenverbindungen erster Ebene 114 an die zweite Fläche 128 gekoppelt sind. Eine einzelne derartige elektronische Komponente 110 ist in 1 dargestellt, dies ist jedoch lediglich veranschaulichend, und mehr oder weniger elektronische Komponenten 110 können auf der zweiten Fläche 128 angeordnet sein. In einigen Ausführungsformen kann ein Unterfüllmaterial (nicht gezeigt) zwischen den elektronischen Komponenten 110 und dem Paketsubstrat 106 um die Zwischenverbindungen erster Ebene 114 angeordnet sein und eine Vergussmasse (nicht gezeigt) kann um die elektronischen Komponenten 110 angeordnet und in Kontakt mit dem Paketsubstrat 106 sein.
  • Die elektronische Baugruppe 100 kann auch leitfähige Bahnen durch die Leiterplatte 102 und/oder das Paketsubstrat 106 aufweisen, die, in Kombination mit der Abschirmung 120, eine elektromagnetische Abschirmung um die elektronischen Komponenten 108 in der Vertiefung 152 der Abschirmung 120 bereitstellen können. Zum Beispiel sind, in der Ausführungsform von 1, leitfähige Bahnen 146 gezeigt, die sich durch die Leiterplatte 102 von den leitfähigen Kontakten 122-1 zu den leitfähigen Kontakten 122-2 erstrecken, und es ist eine leitfähige Bahn 148 gezeigt, die sich durch das Paketsubstrat 106 zwischen den Zwischenverbindungen erster Ebene 104 in leitfähigem Kontakt mit den leitfähigen Kontakten 122-2 erstreckt. Zusammen können die Abschirmung 120, die leitfähigen Bahnen 146 und 148 und die eingreifenden leitfähigen Kontakte 122, die Lötpaste 124 und die Zwischenverbindungen zweiter Ebene 104 eine elektromagnetische Abschirmung um die elektronischen Komponenten 108 in der Ausführungsform von 1 bereitstellen. Die leitfähigen Bahnen 146 und 148 können beliebige geeignete Zwischenverbindungsstrukturen aufweisen, wie etwa leitfähige Leitungen und Durchkontaktierungen (z. B. wie unten unter Bezugnahme auf 7 erörtert). 1 stellt eine bestimmte Anordnung und Ausrichtung von leitfähigen Leitungen und Durchkontaktierungen dar, um die leitfähigen Bahnen 146 und 148 bereitzustellen, dies ist jedoch lediglich veranschaulichend und beliebige geeignete leitfähige Bahnen können verwendet werden.
  • Die Abmessungen der hierin offenbarten elektronischen Baugruppen 100 können beliebige geeignete Werte annehmen. In einigen Ausführungsformen kann die Dicke 132 der Leiterplatte 102 zwischen 0,3 Millimeter und 2 Millimeter sein (z. B. zwischen 0,4 Millimeter und 1,2 Millimeter, oder zwischen 0,8 Millimeter und 1,2 Millimeter). In einigen Ausführungsformen kann die Breite 136 und/oder die Länge 138 des Lochs 112 zwischen 3 Millimeter und 20 Millimeter sein (z. B. zwischen 5 Millimeter und 15 Millimeter, oder zwischen 10 Millimeter und 15 Millimeter). In einigen Ausführungsformen kann die Grundfläche des Lochs 112 (bereitgestellt durch die Breite 136 und die Länge 138) weniger als 20 Millimeter mal 20 Millimeter sein (z. B. weniger als 15 Millimeter mal 15 Millimeter, oder zwischen 5 Millimeter mal 5 Millimeter und 15 Millimeter mal 15 Millimeter). In einigen Ausführungsformen kann die Breite 134 des Paketsubstrats 106 zwischen 15 Millimeter und 50 Millimeter sein (z. B. zwischen 15 Millimeter und 30 Millimeter, oder zwischen 20 Millimeter und 30 Millimeter). In einigen Ausführungsformen kann die Grundfläche des Paketsubstrats 106 (bereitgestellt durch die Breite 134 und die Länge des Paketsubstrats 106, nicht gezeigt, aber ausgerichtet in und aus der Ebene der Zeichnung von 1A) weniger als 50 Millimeter mal 50 Millimeter sein (z. B. weniger als 30 Millimeter mal 30 Millimeter, oder zwischen 15 Millimeter mal 15 Millimeter und 30 Millimeter mal 30 Millimeter). In einigen Ausführungsformen kann die Dicke 140 der Abschirmung 120 an dem „Boden“ der Vertiefung 152 zwischen 75 Mikrometer und 200 Mikrometer sein (z. B. zwischen 100 Mikrometer und 150 Mikrometer).
  • Wie oben erwähnt, kann, in einigen Ausführungsformen, die Leiterplatte 102 ein Interposer sein. Allgemein kann ein Interposer eine Verbindung zu einem größeren Kontaktabstand ausbreiten oder eine Verbindung zu einer anderen Verbindung umleiten. In einigen Ausführungsformen kann ein Interposer als eine gedruckte Leiterplatte (Printed Circuit Board, PCB) ausgebildet sein, die mehrere Metallschichten aufweist, die durch Schichten von dielektrischem Material voneinander getrennt sind und über elektrisch leitfähige Durchkontaktierungen miteinander verbunden sind. In einigen Ausführungsformen kann ein Interposer aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material, oder einem Polymermaterial wie etwa Polyimid ausgebildet sein. In einigen Ausführungsformen kann ein Interposer aus alternierend festen oder flexiblen Materialien ausgebildet sein, die die gleichen oben beschriebenen Materialien zur Verwendung in einem Halbleitersubstrat beinhalten können, wie etwa Silizium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Ein Interposer kann Metallleitungen und Durchkontaktierungen aufweisen, die unter anderem Siliziumdurchkontaktierungen (Through-Silicon Vias, TSVs) aufweisen. Ein Interposer kann weiter eingebettete Vorrichtungen aufweisen (z. B. Kondensatoren, Entkoppelungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Wandler, Sensoren, elektrostatische Entladungs(Electrostatic Discharge, ESD)-Vorrichtungen und Speichervorrichtungen).
  • Die 2-4 veranschaulichen zusätzliche beispielhafte elektronische Baugruppen 100. Beliebige hierin unter Bezugnahme auf beliebige der 1-4 erörterte Merkmale können mit beliebigen anderen Merkmalen kombiniert sein, um eine elektronische Baugruppe 100 auszubilden. Zum Beispiel veranschaulicht 2, wie weiter unten erörtert, eine Ausführungsform, in welcher die Abschirmung 120 sich über die Ebene der ersten Fläche 116 der Leiterplatte 102 hinaus erstreckt, und 3 veranschaulicht eine Ausführungsform, in welcher die Abschirmung 120 mechanisch und elektrisch direkt an das IC-Paket 150 gekoppelt ist. Diese Merkmale der 2 und 3 können kombiniert sein, so dass eine elektronische Baugruppe 100 eine Abschirmung 120 aufweist, die sich über die Ebene der ersten Fläche 116 der Leiterplatte 102 hinaus erstreckt und mechanisch und elektrisch direkt an das IC-Paket 150 gekoppelt ist. Diese bestimmte Kombination ist lediglich ein Beispiel und eine beliebige Kombination kann verwendet werden. Eine Anzahl von Elementen von 1 wird mit den 2-4 geteilt; zur Erleichterung der Erörterung wird eine Beschreibung dieser Elemente nicht wiederholt, und diese Elemente können die Form einer beliebigen der hierin offenbarten Ausführungsformen annehmen. Zum Beispiel können Abmessungen von beliebigen der Elemente der elektronischen Baugruppen 100 der 2-4 einen beliebigen der hierin offenbarten Werte annehmen.
  • Bei der elektronischen Baugruppe 100 von 1 erstreckt sich die Abschirmung 120 in das Loch 112, erstreckt sich jedoch nicht über die Ebene der ersten Fläche 116 der Leiterplatte 102 hinaus. In anderen Ausführungsformen kann sich die Abschirmung 120 über die Ebene der ersten Fläche 116 hinaus erstrecken. 2 veranschaulicht ein Beispiel einer derartigen Ausführungsform. Eine Abschirmung 120, die sich über die Ebene der ersten Fläche 116 hinaus erstreckt, kann der Vertiefung 152 gestatten, „tiefer“ zu sein, um „höhere“ elektronische Komponenten 108 aufzunehmen.
  • In der elektronischen Baugruppe 100 von 1 sind leitfähige Bahnen 146 in der Leiterplatte 102 Teil der leitfähigen „Schleife“, die die Abschirmung 120 aufweist und die elektronischen Komponenten 108 in der Vertiefung 152 umgibt. In anderen Ausführungsformen kann die leitfähige „Schleife“ keine leitfähigen Bahnen in der Leiterplatte 102 aufweisen. Zum Beispiel veranschaulicht 3 eine elektronische Baugruppe 100, in welcher die Abschirmung 120 über eine Zwischenverbindungen zweiter Ebene 142 elektrisch und mechanisch an das Paketsubstrat 106 des IC-Pakets 150 gekoppelt ist. Diese Zwischenverbindungen zweiter Ebene 142 können eine andere Größe als die Zwischenverbindungen zweiter Ebene 104 haben (z. B. können die Zwischenverbindungen zweiter Ebene 142 kleinere Lotkugeln als die Zwischenverbindungen zweiter Ebene 104 sein), allgemeiner können die Zwischenverbindungen zweiter Ebene 142 jedoch eine beliebige Form haben. Die Zwischenverbindungen zweiter Ebene 142 können einen elektrischen Kontakt mit den peripheren Regionen 154 der Abschirmung 120 herstellen und eine leitfähige Bahn 148 durch das Paketsubstrat 106 kann die leitfähige „Schleife“ um die elektronischen Komponenten 108 vervollständigen.
  • Wie oben erwähnt, kann, in einigen Ausführungsformen, die Abschirmung 120 zusätzlich zu oder statt des Wirkens als eine elektromagnetische Abschirmung Wärmemanagementfunktionen durchführen. Zum Beispiel veranschaulicht 4 eine elektronische Baugruppe 100, in welcher ein Wärmeschnittstellenmaterial 144 zwischen der Abschirmung 120 und den elektronischen Komponenten 108 in der Vertiefung 152 angeordnet ist. Das Wärmeschnittstellenmaterial 144 kann ein wärmeleitfähiges Material (z. B. Metallteilchen) in einem Polymer oder einem anderen Bindemittel beinhalten. Das Wärmeschnittstellenmaterial 144 kann eine Wärmeschnittstellenmaterialpaste oder ein wärmeleitfähiges Epoxid sein (welches beim Auftragen eine Flüssigkeit sein kann und sich beim Aushärten verfestigen kann, wie im Fachgebiet bekannt). Das Wärmeschnittstellenmaterial 144 kann eine Bahn für Wärme bereitstellen, die von den elektronischen Komponenten 108 erzeugt wird, um leicht zu der Abschirmung 120 zu fließen, wo sie ausgebreitet und/oder abgeführt werden kann. In dieser Weise kann die Abschirmung 120 als ein Wärmeausbreiter oder eine Wärmesenke wirken. In einigen Ausführungsformen kann die Abschirmung 120 Rippen oder andere Kühlungsmerkmale aufweisen. In 4 sind in der Leiterplatte 102 keine leitfähigen Bahnen 146 vorhanden und in dem Paketsubstrat 106 sind keine leitfähigen Bahnen 148 vorhanden; in anderen Ausführungsformen können in der elektronischen Baugruppe 100 leitfähige Bahnen 146 und/oder leitfähige Bahnen 148 beinhaltet sein (z. B., wenn die Abschirmung 120 Teil einer elektromagnetischen Abschirmung um die elektronischen Komponenten 108 sein soll).
  • Hierin offenbarte elektronische Baugruppen 100 können unter Verwendung von beliebigen geeigneten Techniken ausgebildet sein. Zum Beispiel veranschaulichen die 5A-5E verschiedene Stufen in einem beispielhaften Prozess des Herstellens der elektronischen Baugruppe 100 von 1. Für das Herstellen anderer der hierin offenbarten elektronischen Baugruppen 100 können Modifikationen an dem beispielhaften Prozess vorgenommen werden; einige dieser Modifikationen werden unten erörtert.
  • 5A ist eine seitliche Querschnittansicht einer Baugruppe 200, die eine Leiterplatte 102 mit einem Loch 112 aufweist. Die Leiterplatte 102 kann leitfähige Kontakte 122 auf der zweiten Fläche 118 aufweisen und leitfähige Bahnen 146, die verschiedene der leitfähigen Kontakte 122 verbinden, wie oben unter Bezugnahme auf 1 erörtert.
  • 5B ist eine seitliche Querschnittansicht einer Baugruppe 202 nach dem Bereitstellen von Lötpaste 124 an den leitfähigen Kontakten 122 der Baugruppe 200 (5A). In Ausführungsformen, in welchen die Abschirmung 120 nicht an die Leiterplatte 102 elektrisch gekoppelt sein muss, kann an den leitfähigen Kontakten 122-1 ein nicht leitfähiger Klebstoff statt einer Lötpaste 124 bereitgestellt werden; weiter müssen die leitfähigen Kontakte 122-1 nicht vorhanden sein.
  • 5C ist eine seitliche Querschnittansicht einer Baugruppe 204 nach dem In-Kontakt-Bringen der peripheren Region 154 der Abschirmung 120 mit der Lötpaste 124 an den leitfähigen Kontakten 122-1 der Baugruppe 202 (5B). Die Abschirmung 120 kann sich in das Loch 112 erstrecken; in einigen Ausführungsformen kann sich die Vertiefung 152 in das Loch 112 erstrecken. In einigen Ausführungsformen kann eine Bestückungsmaschine verwendet werden, um die Abschirmung 120 zu positionieren. Die Abschirmung 120 kann getrennt hergestellt werden unter Verwendung einer beliebigen geeigneten Technik. Zum Beispiel kann, in einigen Ausführungsformen, ein Blatt leitfähigen Materials (z. B. eines Metalls) wiederholt in einer Anordnung geprägt werden, um eine entsprechende Anordnung von Vertiefungen 152 auszubilden, und dann kann das Blatt geschnitten werden, um die Vertiefungen in getrennte Abschirmungen 120 zu trennen. In einigen Ausführungsformen kann auf dieser Stufe ein Wärmeschnittstellenmaterial 144 in die Vertiefung 152 abgegeben werden (nicht gezeigt).
  • 5D ist eine seitliche Querschnittansicht einer Baugruppe 206 nach dem Heranführen des IC-Pakets 150 zum Kontaktieren mit der Baugruppe 204 (5C). Eine Bestückungsmaschine kann verwendet werden, um das IC-Paket 150 relativ zur Baugruppe 204 zu positionieren. Das IC-Paket 150 kann die Zwischenverbindungen zweiter Ebene 104 aufweisen, welche auf die leitfähigen Kontakte 122-2 der Leiterplatte 102 ausgerichtet sein können. Wenn das Paketsubstrat 106 des IC-Pakets 150 in direktem mechanischem und elektrischem Kontakt mit der Abschirmung 120 sein soll (z. B. wie oben unter Bezugnahme auf 3 erörtert), kann das IC-Paket 150 weiter zusätzliche Zwischenverbindungen zweiter Ebene 142 aufweisen, die auf die periphere Region 154 der Abschirmung 120 ausgerichtet sind.
  • 5E ist eine seitliche Querschnittansicht einer Baugruppe 208 nach dem In-Kontakt-Bringen des IC-Pakets 150 mit der Leiterplatte 102 der Baugruppe 206 (5D) und Anwenden von Wärme zum Aufschmelzen der Zwischenverbindungen zweiter Ebene 104 und der Lötpaste 124, um das IC-Paket 150 beim Abkühlen an der Leiterplatte 102 zu sichern. Die Wärme kann auch dazu führen, dass die Lötpaste 124 auf den leitfähigen Kontakten 122-1 aufgeschmolzen wird, und die Abschirmung 120 beim Abkühlen an der Leiterplatte 102 sichert. Die Baugruppe 208 kann die Form der elektronischen Baugruppe 100 von 1 annehmen.
  • 6 ist ein Flussdiagramm eines Verfahrens 1000 des Herstellens einer elektronischen Baugruppe, die eine Abschirmung aufweist, in Übereinstimmung mit verschiedenen Ausführungsformen. Obwohl die Vorgänge des Verfahrens 1000 unter Bezugnahme auf bestimmte Ausführungsformen der hierin offenbarten elektronischen Baugruppen 100 veranschaulicht sein können, kann das Verfahren 1000 verwendet werden, um eine beliebige geeignete elektronische Baugruppe auszubilden. Vorgänge sind in 6 jeweils einmal und in einer bestimmten Reihenfolge veranschaulicht, die Vorgänge können jedoch, wenn gewünscht, neu geordnet und/oder wiederholt werden (z. B. können beim gleichzeitigen Herstellen von mehreren elektronischen Baugruppen unterschiedliche Vorgänge parallel durchgeführt werden).
  • An 1002 kann eine Abschirmung mit Lotmaterial auf einer Leiterplatte in Kontakt gebracht werden. Die Leiterplatte kann ein Loch haben, das sich durch diese hindurch erstreckt, und die Abschirmung kann eine Vertiefung haben, die, wenn die Abschirmung in Kontakt mit der Leiterplatte gebracht wird, sich in das Loch erstreckt. Zum Beispiel kann eine Abschirmung 120 mit Lötpaste 124 an einem leitfähigen Kontakt 122-1 einer Leiterplatte 102 in Kontakt gebracht werden. Die Leiterplatte 102 kann ein Loch 112 haben und die Abschirmung 120 kann eine Vertiefung 152 haben, die sich in das Loch 112 erstreckt (z. B. wie oben unter Bezugnahme auf 5C erörtert).
  • An 1004 kann das Lotmaterial aufgeschmolzen werden, um die Abschirmung an der Leiterplatte zu sichern. Zum Beispiel kann die Lötpaste 124 erwärmt werden und dann abkühlen und die Abschirmung 120 an der Leiterplatte 102 sichern (z. B. wie oben unter Bezugnahme auf 5E erörtert).
  • Die hierin offenbarten elektronischen Baugruppen 100 können eine beliebige geeignete Einrichtung aufweisen oder in dieser beinhaltet sein. Die 7-9 veranschaulichen verschiedene Beispiele von Einrichtungen, die beliebige der hierin offenbarten elektronischen Baugruppen 100 aufweisen oder in diesen beinhaltet sein können.
  • 7 ist eine Draufsicht eines Wafers 1500 und von Dies 1502; die Dies 1502 können in einer beliebigen der hierin offenbarten elektronischen Baugruppen 100 beinhaltet sein (z. B. als eine elektronische Komponente in einer IC-Packung 150 oder anderweitig an eine Leiterplatte 102 gekoppelt). Der Wafer 1500 kann aus Halbleitermaterial zusammengesetzt sein und kann ein oder mehrere Dies 1502 mit IC-Strukturen aufweisen (z. B. Transistoren, wie oben erörtert), die auf einer Oberfläche des Wafers 1500 ausgebildet sind. Jedes der Dies 1502 kann eine Wiederholungseinheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC aufweist. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einen Vereinzelungsprozess durchlaufen, in welchem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Das Die 1502 kann einen oder mehrere Transistoren aufweisen (z. B. die Transistoren 1640 von 8, unten erörtert), eine oder mehrere passive Komponenten (z. B. Widerstände, Kondensatoren oder Induktoren) und/oder unterstützende Schaltungsanordnungen, um elektrische Signale zu den Transistoren und/oder passiven Komponenten sowie zu beliebigen anderen IC-Komponenten zu leiten. In einigen Ausführungsformen können der Wafer 1500 oder das Die 1502 eine Speichervorrichtung (z. B. eine Speichervorrichtung mit wahlfreiem Zugriff (Random Access Memory, RAM), wie etwa eine statische RAM(Static RAM, SRAM)-Vorrichtung, eine magnetische RAM(Magnetic RAM, MRAM)-Vorrichtung, eine resistive RAM(Resistive RAM, RRAM)-Vorrichtung, eine RAM-Vorrichtung mit leitfähiger Brücke (Conductive-Bridging RAM, CBRAM) usw., eine logische Vorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gatter), oder ein beliebiges anderes geeignetes Schaltungselement aufweisen. Mehrere dieser Vorrichtungen können auf einem einzelnen Die 1502 kombiniert sein. Zum Beispiel kann eine durch mehrere Speichervorrichtungen ausgebildete Speicheranordnung auf einem gleichen Die 1502 als eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 von 9) oder eine andere Logik ausgebildet sein, die dazu ausgelegt ist, Informationen in den Speichervorrichtungen zu speichern oder in der Speicheranordnung gespeicherte Anweisungen auszuführen.
  • 8 ist eine Querschnittseitenansicht einer IC-Vorrichtung 1600, die in einer beliebigen der hierin offenbarten elektronischen Baugruppen 100 beinhaltet sein kann (z. B. als eine elektronische Komponente in einem IC-Paket 150, oder anderweitig an eine Leiterplatte 102 gekoppelt). Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 beinhaltet sein (7). Die IC-Vorrichtung 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 von 7) ausgebildet sein und kann in einem Die (z. B. dem Die 1502 von 7) beinhaltet sein. Das Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen zusammengesetzt ist, die, zum Beispiel, n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Substrat 1602 kann, zum Beispiel, ein kristallines Substrat beinhalten, das unter Verwendung von Bulksilizium oder einer Silizium-auf-Isolator(Silicon-On-Insulator, SOI)-Unterstruktur ausgebildet ist. In einigen Ausführungsformen kann das Substrat 1602 unter Verwendung von alternativen Materialien ausgebildet sein, die mit Silizium kombiniert sein können oder nicht, die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können ebenfalls verwendet werden, um das Substrat 1602 auszubilden. Obwohl hier einige wenige Beispiele von Materialien, aus denen das Substrat 1602 ausgebildet sein kann, beschrieben sind, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Substrat 1602 kann Teil eines vereinzelten Dies (z. B. der Dies 1502 von 7) oder eines Wafers (z. B. des Wafers 1500 von 7) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 aufweisen, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale von einem oder mehreren Transistoren 1640 aufweisen (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (Metal Oxide Semiconductor Field-Effect Transistors, MOSFETs), die auf dem Substrat 1602 ausgebildet sind. Die Vorrichtungsschicht 1604 kann, zum Beispiel, eine oder mehrere Source- und/oder Drain(S/D)-Regionen 1620, ein Gate 1622 zum Steuern eines Stromflusses in dem Transistor 1640 zwischen den S/D-Regionen 1620 und einen oder mehrere S/D-Kontakte 1624 zum Leiten von elektrischen Signalen an/von den S/D-Regionen 1620 aufweisen. Die Transistoren 1640 können zusätzliche Merkmale aufweisen, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsregionen, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf den/die in 8 dargestellte/n Typ und Konfiguration begrenzt und können eine große Vielfalt von anderen Typen und Konfigurationen beinhalten, wie etwa, zum Beispiel, planare Transistoren, nichtplanare Transistoren oder eine Kombination von beiden. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren und Wrap-Around- oder All-Around-Gate-Transistoren, wie Nanoband-und Nanodraht-Transistoren beinhalten.
  • Jeder Transistor 1640 kann ein Gate 1622 aufweisen, das aus mindestens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode, ausgebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten aufweisen. Die eine oder mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumkarbid und/oder ein dielektrisches High-k-Material beinhalten. Das dielektrische High-k-Material kann Elemente wie etwa Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthanum, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink beinhalten. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, sind, unter anderem, Hafniumoxid, Hafniumsiliziumoxid, Lanthanumoxid, Lanthanumaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. In einigen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum durchgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum ausgebildet sein und kann mindestens ein p-Typ-Arbeitsfunktionsmetall oder n-Typ-Arbeitsfunktionsmetall beinhalten, abhängig davon, ob der Transistor 1640 ein p-Typ-Metall-Oxid-Halbleiter(P-Type Metal Oxide Semiconductor, PMOS)- oder ein n-Typ-Metall-Oxid-Halbleiter(N-Type Metal Oxide Semiconductor, NMOS)-Transistor sein soll. In einigen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Arbeitsfunktionsmetallschichten sind, und mindestens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können für andere Zwecke, wie etwa eine Barriereschicht, beinhaltet sein. Bei einem PMOS-Transistor sind Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor (z. B. für Arbeitsfunktionsabstimmung) erörterten Metalle. Bei einem NMOS-Transistor sind Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Karbide dieser Metalle (z. B. Hafniumkarbid, Zirkoniumkarbid, Titankarbid, Tantalkarbid und Aluminiumkarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor (z. B. zur Arbeitsfunktionsabstimmung) erörterten Metalle.
  • In einigen Ausführungsformen kann die Gate-Elektrode beim Betrachten als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung aus einer U-förmigen Struktur bestehen, die einen unteren Teil aufweist, der im Wesentlichen parallel zu der Oberfläche des Substrats ist, und zwei Seitenwandteile, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. In anderen Ausführungsformen kann mindestens eine der Metallschichten, die die Gate-Elektrode ausbilden, lediglich eine ebene Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandteile aufweist, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. In anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und ebenen, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren ebenen, nicht-U-förmigen Schichten ausgebildet sind.
  • In einigen Ausführungsformen kann ein Paar von Seitenwandabstandhaltern an gegenüberliegenden Seiten des Gate-Stapels ausgebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandhalter können aus Materialien wie etwa Siliziumnitrid, Siliziumoxid, Siliziumkarbid, mit Kohlenstoff dotiertem Siliziumnitrid und Siliziumoxinitrid ausgebildet sein. Prozesse zum Ausbilden von Seitenwandabstandhalter sind im Fachgebiet gut bekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. In einigen Ausführungsformen kann eine Vielzahl von Abstandhalterpaaren verwendet werden, zum Beispiel können zwei Paar, drei Paar oder vier Paar von Seitenwandabstandhaltern auf gegenüberliegenden Seiten des Gate-Stapels ausgebildet sein.
  • Die S/D-Regionen 1620 können in dem Substrat 1602 benachbart zu dem Gate 1622 von jedem Transistor 1640 ausgebildet sein. Die S/D-Regionen 1620 können unter Verwendung eines, zum Beispiel, Implantations-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses ausgebildet werden. In dem ersteren Prozess können Dotiermittel wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen in das Substrat 1602 ionenimplantiert werden, um die S/D-Regionen 1620 auszubilden. Ein Temperprozess, der die Dotiermittel aktiviert und bewirkt, dass sie weiter in das Substrat 1602 diffundieren, kann dem Ionenimplantationsprozess folgen. In dem letzteren Prozess kann das Substrat 1602 zuerst geätzt werden, um Mulden an den Stellen der S/D-Regionen 1620 auszubilden. Dann kann ein epitaktischer Abscheidungsprozess durchgeführt werden, um die Mulden mit Material zu füllen, das verwendet wird, um die S/D-Regionen 1620 herzustellen. In einigen Implementierungen können die S/D-Regionen 1620 unter Verwendung einer Siliziumlegierung wie Siliziumgermanium oder Siliziumkarbid hergestellt werden. In einigen Ausführungsformen kann die epitaxial abgeschiedene Siliziumlegierung in situ mit Dotiermitteln wie etwa Bor, Arsen oder Phosphor dotiert werden. In einigen Ausführungsformen können die S/D-Regionen 1620 unter Verwendung von einem oder mehreren alternierenden Halbleitermaterialien wie Germanium oder einem Gruppe-III-V-Material oder einer Legierung ausgebildet werden. In weiteren Ausführungsformen kann eine oder können mehrere Schichten von Metall und/oder Metalllegierungen verwendet werden, um die S/D-Regionen 1620 auszubilden.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingabe-/Ausgabe(E/A)-Signale, können an und/oder von den Vorrichtungen (z. B. den Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 1604 (veranschaulicht in 8 als Zwischenverbindungsschichten 1606-1610) angeordnet sind. Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. das Gate 1622 und die S/D-Kontakte 1624) elektrisch gekoppelt sein mit den Zwischenverbindungsstrukturen 1628 der Zwischenverbindungsschichten 1606-1610. Die eine oder mehreren Zwischenverbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch bezeichnet als ein „ILD(Insulating Dielectric Layer, isolierende dielektrische Schicht)-Stapel“) 1619 der IC-Vorrichtung 1600 ausbilden.
  • Die Zwischenverbindungsstrukturen 1628 können in den Zwischenverbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Gestaltungen zu leiten (insbesondere ist die Anordnung nicht eingeschränkt auf die bestimmte Anordnung von Zwischenverbindungsstrukturen 1628, dargestellt in 8). Obwohl eine bestimmte Anzahl von Zwischenverbindungsschichten 1606-1610 in 8 dargestellt ist, weisen Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen auf, die mehr oder weniger Zwischenverbindungsschichten haben als dargestellt.
  • In einigen Ausführungsformen können die Zwischenverbindungsstrukturen 1628 Bahnen 1628a und/oder Durchkontaktierungen 1628b aufweisen, die mit einem elektrisch leitfähigen Material wie etwa einem Metall gefüllt sind. Die Bahnen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu leiten, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 ausgebildet ist. Zum Beispiel können die Bahnen 1628a elektrische Signale in eine Richtung in und aus der Seite aus der Perspektive von 8. leiten. Die Durchkontaktierungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu leiten, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 ausgebildet ist. In einigen Ausführungsformen können die Durchkontaktierungen 1628b Bahnen 1628a von unterschiedlichen Zwischenverbindungsschichten 1606-1610 elektrisch zusammenkoppeln.
  • Die Zwischenverbindungsschichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Zwischenverbindungsstrukturen 1628 angeordnet ist, wie gezeigt in 8. In einigen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 1628 in unterschiedlichen der Zwischenverbindungsschichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen haben; in anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen unterschiedlichen Zwischenverbindungsschichten 1606-1610 die gleiche sein.
  • Eine erste Zwischenverbindungsschicht 1606 (bezeichnet als Metall 1 oder „M1“) kann direkt auf der Vorrichtungsschicht 1604 ausgebildet sein. In einigen Ausführungsformen kann die erste Zwischenverbindungsschicht 1606 Bahnen 1628a und/oder Durchkontaktierungen 1628b aufweisen, wie gezeigt. Die Bahnen 1628a der ersten Zwischenverbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Zwischenverbindungsschicht 1608 (bezeichnet als Metall 2 oder „M2“) kann direkt auf der ersten Zwischenverbindungsschicht 1606 ausgebildet sein. In einigen Ausführungsformen kann die zweite Zwischenverbindungsschicht 1608 Durchkontaktierungen 1628b aufweisen, um die Bahnen 1628a der zweiten Zwischenverbindungsschicht 1608 mit den Bahnen 1628a der ersten Zwischenverbindungsschicht 1606 zu koppeln. Obwohl die Bahnen 1628a und die Durchkontaktierungen 1628b der Klarheit halber mit einer Linie in jeder Zwischenverbindungsschicht (z. B. in der zweiten Zwischenverbindungsschicht 1608) strukturell umrissen sind, können, in einigen Ausführungsformen, die Bahnen 1628a und die Durchkontaktierungen 1628b strukturell und/oder materiell zusammenhängend (z. B. gleichzeitig während eines Doppel-Damaszener-Prozesses gefüllt) sein.
  • Eine dritte Zwischenverbindungsschicht 1610 (bezeichnet als Metall 3 oder „M3“) (und, wenn gewünscht, zusätzliche Zwischenverbindungsschichten) kann gemäß ähnlichen Techniken und Konfigurationen, die im Zusammenhang mit der zweiten Zwischenverbindungsschicht 1608 oder der ersten Zwischenverbindungsschicht 1606 beschrieben sind, in Folge auf der zweiten Zwischenverbindungsschicht 1608 ausgebildet sein. In einigen Ausführungsformen können die Zwischenverbindungsschichten, die „weiter oben“ im Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 sind (d. h. weiter weg von der Vorrichtungsschicht 1604) dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 beinhalten (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 aufweisen, die auf den Zwischenverbindungsschichten 1606-1610 ausgebildet sind. In 8 sind die leitfähigen Kontakte 1636 als die Form von Bondpads annehmend veranschaulicht. Die leitfähigen Kontakte 1636 können mit den Zwischenverbindungsstrukturen 1628 elektrisch gekoppelt sein und dazu ausgelegt sein, die elektrischen Signale des/der Transistors/Transistoren 1640 an andere externe Vorrichtungen zu leiten. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötverbindungen ausgebildet sein, um einen Chip, der die IC-Vorrichtung 1600 aufweist, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternierende Strukturen aufweisen, um die elektrischen Signale von den Zwischenverbindungsschichten 1606-1610 zu leiten; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Säulen) aufweisen, die die elektrischen Signale zu externen Komponenten leiten.
  • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere elektronische Baugruppen 100 aufweisen kann, in Übereinstimmung mit einer beliebigen der hierin offenbarten Ausführungsformen. Zum Beispiel können beliebige geeignete Komponenten der elektrischen Vorrichtung 1800 eine elektronische Baugruppe 100 aufweisen oder in dieser beinhaltet sein. Eine Anzahl von Komponenten ist in 9 als in der elektrischen Vorrichtung 1800 beinhaltet veranschaulicht, eine oder mehrere beliebige dieser Komponenten können jedoch weggelassen oder dupliziert werden, wenn für die Anwendung geeignet. In einigen Ausführungsformen können eine oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 beinhaltet sind, an einer oder mehreren Hauptplatinen (z. B. der Leiterplatte 102) angebracht sein. Zum Beispiel können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 beinhaltet sind, in Übereinstimmung mit einer beliebigen der hierin offenbarten Ausführungsformen in den in elektronischen Baugruppen 100 mit Abschirmungen 120 beinhalteten IC-Paketen 150 beinhaltet sein. In einigen Ausführungsformen können einige oder alle dieser Komponenten auf einem einzelnen System-auf-einem-Chip(System-on-a-Chip, SoC)-Die hergestellt (und, in einigen Ausführungsformen, in einem IC-Paket 150 beinhaltet) sein.
  • Zusätzlich kann die elektrische Vorrichtung 1800, in verschiedenen Ausführungsformen, keine der einen oder mehreren der in 9 veranschaulichten Komponenten aufweisen, sondern die elektrische Vorrichtung 1800 kann Schnittstellenschaltungsanordnungen zum Koppeln an die eine oder mehreren Komponenten aufweisen. Zum Beispiel kann die elektrische Vorrichtung 1800 keine Anzeigevorrichtung 1806 aufweisen, sondern kann eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltungsanordnung) aufweisen, an die eine Anzeigevorrichtung 1806 gekoppelt sein kann. In einer anderen Reihe von Beispielen kann die elektrische Vorrichtung 1800 keine Audioeingabevorrichtung 1824 oder keine Audioausgabevorrichtung 1808 aufweisen, sondern kann eine Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltungsanordnung (z. B. Verbinder und eine unterstützende Schaltungsanordnung) aufweisen, an die eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) aufweisen. Wie hierin verwendet, kann der Begriff „Verarbeitungsvorrichtung“ oder „Prozessor“ sich auf eine beliebige Vorrichtung oder einen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere digitale Signalprozessoren (Digital Signal Processors, DSPs), anwendungsspezifische integrierte Schaltungen (Application-Specific Integrated Circuits, ASICs), zentrale Verarbeitungseinheiten (Central Processing Units, CPUs), Grafikverarbeitungseinheiten (Graphics Processing Units, GPUs), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen aufweisen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 aufweisen, welcher selbst eine oder mehrere Speichervorrichtungen aufweisen kann, wie etwa flüchtigen Speicher (z. B. dynamischen Speicher mit wahlfreiem Zugriff (Dynamic Random Access Memory, DRAM)), nichtflüchtigen Speicher (z. B. Nurlesespeicher (Read-Only Memory, ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. In einigen Ausführungsformen kann der Speicher 1804 einen Speicher aufweisen, der mit einem Die eine Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als ein Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Speicher mit wahlfreiem Zugriff (embedded Dynamic Random Access Memory, eDRAM) oder einen magnetischen Spinübertragungsdrehmomentspeicher mit wahlfreiem Zugriff (Spin Transfer Torque Magnetic Random Access Memory, STT-MRAM) aufweisen.
  • In einigen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) aufweisen. Zum Beispiel kann der Kommunikationschip 1812 für das Verwalten von drahtlosen Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 ausgelegt sein. Der Begriff „drahtlos“ und dessen Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium Daten kommunizieren können. Der Begriff impliziert nicht, dass die zugeordneten Vorrichtungen keinerlei Drähte aufweisen, obwohl dies in einigen Ausführungsformen der Fall sein kann.
  • Der Kommunikationschip 1812 kann einen beliebigen von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich, unter anderem, Institute-for-Electrical-and-Electronic Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Nachtrag), Long-Term-Evolution(LTE)-Project zusammen mit beliebigen Nachträgen, Aktualisierungen und/oder Revisionen (z. B. Advanced LTE Project, Ultra-Mobile-Broadband(UMB)-Project (auch als „3GPP2“ bezeichnet) usw.) IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, einem Akronym, das für Worldwide Interoperability for Microwave Access steht, einer Zertifikationsmarke für Produkte, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 1812 kann in Übereinstimmung mit einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMTS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann in Übereinstimmung mit Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann in Übereinstimmung mit Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Ableitungen davon, sowie beliebigen anderen drahtlosen Protokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann Übereinstimmung mit anderen drahtlosen Protokollen in anderen Ausführungsformen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 aufweisen, um drahtlose Kommunikationen zu erleichtern, und/oder andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • In einigen Ausführungsformen kann der Kommunikationschip 1812 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips aufweisen. Beispielsweise kann ein erster Kommunikationschip 1812 kürzerreichweitigen drahtlosen Kommunikationen gewidmet sein, wie etwa Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann längerreichweitigen drahtlosen Kommunikationen gewidmet sein, wie etwa globalem Positionierungssystem (Global Positioning System, GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder anderen. In einigen Ausführungsformen kann ein erster Kommunikationschip 1812 drahtlosen Kommunikationen gewidmet sein und ein zweiter Kommunikationschip 1812 kann drahtgebundenen Kommunikationen gewidmet sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltungsanordnung 1814 aufweisen. Die Batterie-/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeichervorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 an eine Energiequelle aufweisen, die getrennt von der elektrischen Vorrichtung 1800 (z. B. einer Wechselstromleitung) sind.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Die Anzeigevorrichtung 1806 kann beliebige optische Anzeiger aufweisen, wie etwa eine Kopf-oben-Anzeige (Heads-up-Display), einen Computermonitor, einen Projektor, eine berührungsempfindliche Bildschirmanzeige (Touchscreen Display), eine Flüssigkristallanzeige (Liquid Crystal Display, LCD), eine Licht emittierende Dioden(Light-Emitting Diode, LED)-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung aufweisen, die einen akustischen Anzeiger erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung aufweisen, die ein Signal erzeugt, das für einen Ton steht, wie etwa Mikrofone, Mikrofonarrays oder digitale Instrumente (z. B. Instrumente, die eine Schnittstelle für Musikinstrumente (Musical Instrument Digital Interface, MIDI) haben).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System sein und einen Ort der elektrischen Vorrichtung 1800 empfangen, wie im Fachgebiet bekannt.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Beispiele der anderen Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen an andere Vorrichtungen oder eine zusätzliche Speichervorrichtung aufweisen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) aufweisen. Beispiele der anderen Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Eingabezeigersteuerungsvorrichtung wie etwa eine Maus, einen Stift, ein Berührfeld (Touchpad), einen Strichcodeleser, einen Quick-Response(QR)-Codeleser, einen beliebigen Sensor oder einen Funkfrequenzerkennungs(Radio Frequency Identification, RFID)-Leser aufweisen.
  • Die elektrische Vorrichtung 1800 kann jeden beliebigen gewünschten Formfaktor haben, wie etwa eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikabspielgerät, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (Personal Digital Assistant, PDA), ein ultramobiler Personal Computer usw.), eine elektrische Tischvorrichtung, ein Server oder eine andere vernetzte Rechenkomponente, ein Drucker, ein Scanner, ein Monitor, eine Settop-Box, eine Unterhaltungssteuerungseinheit, eine Fahrzeugsteuerungseinheit, eine digitale Kamera, ein digitaler Videorekorder oder eine anziehbare elektrische Vorrichtung. In einigen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die folgenden Abschnitte stellen verschiedene Beispiele der hierin offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine elektronische Baugruppe, die Folgendes aufweist: eine Leiterplatte, die ein Loch hat, das sich durch diese hindurch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; und eine Abschirmung, die an die zweite Fläche der Leiterplatte gekoppelt ist, wobei die Abschirmung sich in das Loch zu der ersten Fläche hin erstreckt.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 aufweisen und kann weiter ein integriertes Schaltungs(IC)-Paket aufweisen, das an die zweite Fläche der Leiterplatte gekoppelt ist, wobei die Leiterplatte eine Vertiefung aufweist, die mindestens teilweise in dem Loch ist, das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  • Beispiel 3 kann den Gegenstand von Beispiel 2 aufweisen und kann weiter ein Wärmeschnittstellenmaterial zwischen der elektronischen Komponente und der Abschirmung aufweisen.
  • Beispiel 4 kann den Gegenstand von einem beliebigen der Beispiele 2-3 aufweisen und kann weiter angeben, dass die elektronische Komponente eine erste elektronische Komponente ist, die elektronische Komponente an eine erste Fläche des Paketsubstrats gekoppelt ist, das Paketsubstrat eine zweite gegenüberliegende Fläche hat, und das IC-Paket weiter eine zweite elektronische Komponente aufweist, die an die zweite Fläche des Paketsubstrats gekoppelt ist.
  • Beispiel 5 kann den Gegenstand von einem beliebigen der Beispiele 2-4 aufweisen und kann weiter angeben, dass das Paketsubstrat eine leitfähige Bahn aufweist, die leitfähig an die Abschirmung gekoppelt ist.
  • Beispiel 6 kann den Gegenstand von Beispiel 5 aufweisen und kann weiter angeben, dass die Abschirmung mit einem leitfähigen Material an die erste Fläche des Paketsubstrats gekoppelt ist.
  • Beispiel 7 kann den Gegenstand von Beispiel 6 aufweisen und kann weiter angeben, dass das leitfähige Material Lot aufweist.
  • Beispiel 8 kann den Gegenstand von einem beliebigen der Beispiele 6-7 aufweisen und kann weiter angeben, dass die Abschirmung mit Lötpaste an einen leitfähigen Kontakt auf der zweiten Fläche der Leiterplatte gekoppelt ist.
  • Beispiel 9 kann den Gegenstand von einem beliebigen der Beispiele 5-8 aufweisen und kann weiter angeben, dass die Leiterplatte eine leitfähige Bahn aufweist, die leitfähig an die Abschirmung gekoppelt ist.
  • Beispiel 10 kann den Gegenstand von Beispiel 9 aufweisen und kann weiter angeben, dass die leitfähige Bahn des Paketsubstrats leitfähig an die leitfähige Bahn der Leiterplatte gekoppelt ist.
  • Beispiel 11 kann den Gegenstand von einem beliebigen der Beispiele 2-10 aufweisen und kann weiter angeben, dass die elektronische Komponente ein Die, einen Kondensator, einen Induktor oder einen Spannungsregler aufweist.
  • Beispiel 12 kann den Gegenstand von einem beliebigen der Beispiele 2-11 aufweisen und kann weiter angeben, dass das IC-Paket eine Grundfläche hat, die kleiner als 50 Millimeter mal 50 Millimeter ist.
  • Beispiel 13 kann den Gegenstand von einem beliebigen der Beispiele 1-12 aufweisen und kann weiter angeben, dass die Abschirmung Stahl, Zinn, Aluminium, Nickel oder Silber beinhaltet.
  • Beispiel 14 ist eine elektronische Baugruppe, die Folgendes aufweist: eine Leiterplatte, durch die hindurch sich ein Loch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; und eine an die zweite Fläche der Leiterplatte gekoppelte Abschirmung, wobei die Abschirmung eine Vertiefung aufweist und die Vertiefung mindestens teilweise in dem Loch ist.
  • Beispiel 15 kann den Gegenstand von Beispiel 14 aufweisen und kann weiter angeben, dass die Abschirmung sich durch das Loch und über eine Ebene der ersten Fläche hinaus erstreckt.
  • Beispiel 16 kann den Gegenstand von Beispiel 14 aufweisen und kann weiter angeben, dass die Abschirmung sich nicht über eine Ebene der ersten Fläche hinaus erstreckt.
  • Beispiel 17 kann den Gegenstand von einem beliebigen der Beispiele 14-16 aufweisen und kann weiter angeben, dass die Abschirmung eine Dicke zwischen 75 Mikrometer und 200 Mikrometer hat.
  • Beispiel 18 kann den Gegenstand von einem beliebigen der Beispiele 14-17 aufweisen und kann weiter angeben, dass das Loch eine Grundfläche hat, die kleiner als 20 Millimeter mal 20 Millimeter ist.
  • Beispiel 19 kann den Gegenstand von einem beliebigen der Beispiele 14-18 aufweisen und kann weiter angeben, dass die Leiterplatte eine Dicke zwischen 0,3 Millimeter und 2 Millimeter hat.
  • Beispiel 20 kann den Gegenstand von einem beliebigen der Beispiele 14-19 aufweisen und kann weiter angeben, dass die Leiterplatte eine Hauptplatine ist.
  • Beispiel 21 kann den Gegenstand von einem beliebigen der Beispiele 14-20 aufweisen und kann weiter angeben, dass die Abschirmung mit Lötpaste an einen leitfähigen Kontakt auf der zweiten Fläche der Leiterplatte gekoppelt ist.
  • Beispiel 22 kann den Gegenstand von einem beliebigen der Beispiele 14-21 aufweisen und kann weiter ein integriertes Schaltungs(IC)-Paket aufweisen, das an die Leiterplatte gekoppelt ist, wobei das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  • Beispiel 23 ist ein Verfahren des Herstellens einer elektronischen Baugruppe, das Folgendes beinhaltet: In-Kontakt-Bringen einer Abschirmung mit Lotmaterial auf einer Leiterplatte, wobei die Leiterplatte ein Loch hat, das sich durch diese hindurch erstreckt, und die Abschirmung eine Vertiefung hat, die, wenn die Abschirmung in Kontakt mit der Leiterplatte gebracht wird, sich in das Loch erstreckt, und Aufschmelzen des Lotmaterials, um die Abschirmung an der Leiterplatte zu sichern.
  • Beispiel 24 kann den Gegenstand von Beispiel 23 beinhalten und kann weiter angeben, dass die Abschirmung unter Verwendung einer Bestückungsmaschine mit dem Lotmaterial in Kontakt gebracht wird.
  • Beispiel 25 kann den Gegenstand von einem beliebigen der Beispiele 23-24 beinhalten und kann weiter das Bereitstellen eines Wärmeschnittstellenmaterials in der Vertiefung der Abschirmung beinhalten.
  • Beispiel 26 kann den Gegenstand von einem beliebigen der Beispiele 23-25 beinhalten und kann weiter, vor einem Aufschmelzen des Lots, beinhalten, ein integriertes Schaltungs(IC)-Paket in Kontakt mit der Leiterplatte zu bringen, wobei das IC-Paket und die Abschirmung mit einer gleichen Fläche der Leiterplatte in Kontakt gebracht werden, und ein Lotmaterial zwischen dem IC-Paket und der Leiterplatte ist; wobei Aufschmelzen des Lotmaterials das IC-Paket an der Leiterplatte sichert.
  • Beispiel 27 kann den Gegenstand von Beispiel 26 beinhalten und kann weiter angeben, dass das IC-Paket ein Kugelgitteranordnungspaket ist.
  • Beispiel 28 kann den Gegenstand von einem beliebigen der Beispiele 26-27 beinhalten und kann weiter angeben, dass das IC-Paket vor einem Aufschmelzen größere Lotkugeln und kleinere Lotkugeln aufweist, und In-Kontakt-Bringen des IC-Pakets mit der Leiterplatte In-Kontakt-Bringen der größeren Lotkugeln mit der Leiterplatte und In-Kontakt-Bringen der kleineren Lotkugeln mit der Abschirmung beinhaltet.
  • Beispiel 29 kann den Gegenstand von einem beliebigen der Beispiele 26-28 beinhalten und kann weiter angeben, dass das IC-Paket eine elektronische Komponente aufweist, die, wenn das IC-Paket in Kontakt mit der Leiterplatte gebracht wird, sich in die Vertiefung erstreckt.
  • Beispiel 30 kann den Gegenstand von einem beliebigen der Beispiele 23-29 beinhalten und kann weiter Ausbilden der Abschirmung durch Prägen eines Metallblatts beinhalten.
  • Beispiel 31 ist eine Rechenvorrichtung, die Folgendes aufweist: eine Leiterplatte, durch die hindurch sich ein Loch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; eine Abschirmung, die an die zweite Fläche der Leiterplatte gekoppelt ist, wobei die Abschirmung eine Vertiefung aufweist, und die Vertiefung mindestens teilweise in dem Loch ist; und ein integriertes Schaltungs(IC)-Paket, das an die zweite Fläche der Leiterplatte gekoppelt ist, wobei das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  • Beispiel 32 kann den Gegenstand von Beispiel 31 aufweisen und kann weiter angeben, dass die Rechenvorrichtung eine Laptop-Rechenvorrichtung ist.
  • Beispiel 33 kann den Gegenstand von einem beliebigen der Beispiele 31-32 aufweisen und kann weiter angeben, dass die elektronische Komponente ein Die, einen Kondensator, einen Induktor oder einen Spannungsregler aufweist.
  • Beispiel 34 kann den Gegenstand von einem beliebigen der Beispiele 31-33 aufweisen und kann weiter ein Wärmeschnittstellenmaterial zwischen der Abschirmung und der elektronischen Komponente aufweisen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE-802.11-Familie [0058]
    • IEEE-802.16-Standards [0058]
    • IEEE-802.16-2005-Nachtrag [0058]
    • IEEE-802.16-kompatible [0058]

Claims (25)

  1. Elektronische Baugruppe, die Folgendes umfasst: eine Leiterplatte, durch die hindurch sich ein Loch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; und eine an die zweite Fläche der Leiterplatte gekoppelte Abschirmung, wobei die Abschirmung sich in das Loch zu der ersten Fläche hin erstreckt.
  2. Elektronische Baugruppe nach Anspruch 1, die weiter umfasst: ein integriertes Schaltungs(IC)-Paket, das an die zweite Fläche der Leiterplatte gekoppelt ist, wobei die Leiterplatte eine Vertiefung aufweist, die mindestens teilweise in dem Loch ist, das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  3. Elektronische Baugruppe nach Anspruch 2, die weiter umfasst: ein Wärmeschnittstellenmaterial zwischen der elektronischen Komponente und der Abschirmung.
  4. Elektronische Baugruppe nach Anspruch 2 oder 3, wobei die elektronische Komponente eine erste elektronische Komponente ist, die elektronische Komponente an eine erste Fläche des Paketsubstrats gekoppelt ist, das Paketsubstrat eine zweite gegenüberliegende Fläche hat, und das IC-Paket weiter eine zweite elektronische Komponente aufweist, die an die zweite Fläche des Paketsubstrats gekoppelt ist.
  5. Elektronische Baugruppe nach Anspruch 2, 3 oder 4, wobei das Paketsubstrat eine leitfähige Bahn aufweist, die leitfähig an die Abschirmung gekoppelt ist.
  6. Elektronische Baugruppe nach Anspruch 5, wobei die Abschirmung mit einem leitfähigen Material an die erste Fläche des Paketsubstrats gekoppelt ist.
  7. Elektronische Baugruppe nach Anspruch 6, wobei das leitfähige Material Lot aufweist.
  8. Elektronische Baugruppe nach Anspruch 5, 6 oder 7, wobei die Leiterplatte eine leitfähige Bahn aufweist, die leitfähig an die Abschirmung gekoppelt ist.
  9. Elektronische Baugruppe nach Anspruch 8, wobei die leitfähige Bahn des Paketsubstrats leitfähig an die leitfähige Bahn der Leiterplatte gekoppelt ist.
  10. Elektronische Baugruppe nach einem der Ansprüche 2-9, wobei die elektronische Komponente ein Die, einen Kondensator, einen Induktor oder einen Spannungsregler aufweist.
  11. Elektronische Baugruppe nach einem der vorstehenden Ansprüche, wobei die Abschirmung Stahl, Zinn, Aluminium, Nickel oder Silber aufweist.
  12. Elektronische Baugruppe, die Folgendes umfasst: eine Leiterplatte, durch die hindurch sich ein Loch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; und eine an die zweite Fläche der Leiterplatte gekoppelte Abschirmung, wobei die Abschirmung eine Vertiefung aufweist und die Vertiefung mindestens teilweise in dem Loch ist.
  13. Elektronische Baugruppe nach Anspruch 12, wobei die Abschirmung sich durch das Loch und über eine Ebene der ersten Fläche hinaus erstreckt.
  14. Elektronische Baugruppe nach einem der Ansprüche 12-13, wobei die Abschirmung sich nicht über eine Ebene der ersten Fläche hinaus erstreckt.
  15. Elektronische Baugruppe nach einem der Ansprüche 12-14, wobei die Leiterplatte eine Hauptplatine ist.
  16. Elektronische Baugruppe nach einem der Ansprüche 12-15, wobei die Abschirmung mit Lötpaste an einen leitfähigen Kontakt auf der zweiten Fläche der Leiterplatte gekoppelt ist.
  17. Elektronische Baugruppe nach einem der Ansprüche 12-16, die weiter umfasst: ein integriertes Schaltungs(IC)-Paket, das an die Leiterplatte gekoppelt ist, wobei das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  18. Verfahren des Herstellens einer elektronischen Baugruppe, das Folgendes umfasst: In-Kontakt-Bringen einer Abschirmung mit Lotmaterial auf einer Leiterplatte, wobei die Leiterplatte ein Loch hat, das sich durch diese hindurch erstreckt, und die Abschirmung eine Vertiefung hat, die, wenn die Abschirmung in Kontakt mit der Leiterplatte gebracht wird, sich in das Loch erstreckt; und Aufschmelzen des Lotmaterials, zum Sichern der Abschirmung an der Leiterplatte.
  19. Verfahren nach Anspruch 18, das weiter umfasst: vor dem Aufschmelzen des Lots In-Kontakt-Bringen eines integrierten Schaltungs(IC)-Pakets mit der Leiterplatte, wobei das IC-Paket und die Abschirmung mit einer gleichen Fläche der Leiterplatte in Kontakt gebracht werden, und ein Lotmaterial zwischen dem IC-Paket und der Leiterplatte ist; wobei Aufschmelzen des Lotmaterials das IC-Paket an der Leiterplatte sichert.
  20. Verfahren nach Anspruch 19, wobei das IC-Paket vor dem Aufschmelzen größere Lotkugeln und kleinere Lotkugeln aufweist, und In-Kontakt-Bringen des IC-Pakets mit der Leiterplatte In-Kontakt-Bringen der größeren Lotkugeln mit der Leiterplatte und In-Kontakt-Bringen der kleineren Lotkugeln mit der Abschirmung beinhaltet.
  21. Verfahren nach Anspruch 19 oder 20, wobei das IC-Paket eine elektronische Komponente aufweist, die, wenn das IC-Paket in Kontakt mit der Leiterplatte gebracht wird, sich in die Vertiefung erstreckt.
  22. Verfahren nach einem der Ansprüche 18-21, das weiter umfasst: Ausbilden der Abschirmung durch Prägen eines Metallblatts.
  23. Rechenvorrichtung, die umfasst: eine Leiterplatte, die ein Loch hat, das sich durch diese hindurch erstreckt, wobei die Leiterplatte eine erste Fläche und eine zweite gegenüberliegende Fläche hat; eine an die zweite Fläche der Leiterplatte gekoppelte Abschirmung, wobei die Abschirmung eine Vertiefung aufweist und die Vertiefung mindestens teilweise in dem Loch ist; und ein integriertes Schaltungs(IC)-Paket, das an die zweite Fläche der Leiterplatte gekoppelt ist, wobei das IC-Paket ein Paketsubstrat und eine elektronische Komponente aufweist, die an das Paketsubstrat gekoppelt ist, und die elektronische Komponente sich in die Vertiefung erstreckt.
  24. Rechenvorrichtung nach Anspruch 23, wobei die Rechenvorrichtung eine Laptop-Rechenvorrichtung ist.
  25. Rechenvorrichtung nach Anspruch 23 oder 24, wobei die elektronische Komponente ein Die, einen Kondensator, einen Induktor oder einen Spannungsregler aufweist.
DE102018120665.8A 2017-09-27 2018-08-23 Abschirmen in elektronischen baugruppen Pending DE102018120665A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/716,757 US10548249B2 (en) 2017-09-27 2017-09-27 Shielding in electronic assemblies
US15/716,757 2017-09-27

Publications (1)

Publication Number Publication Date
DE102018120665A1 true DE102018120665A1 (de) 2019-03-28

Family

ID=65638764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018120665.8A Pending DE102018120665A1 (de) 2017-09-27 2018-08-23 Abschirmen in elektronischen baugruppen

Country Status (3)

Country Link
US (1) US10548249B2 (de)
JP (1) JP7251932B2 (de)
DE (1) DE102018120665A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10753967B2 (en) * 2017-11-27 2020-08-25 Omnivision Technologies, Inc. Electromagnetic interference (EMI) evaluation system for image sensors
CN110139477B (zh) * 2018-02-09 2021-10-08 台达电子企业管理（上海）有限公司 应用于智能终端的电源模块及电源模块组装结构
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11477878B2 (en) * 2018-09-14 2022-10-18 Telefonaktiebolaget Lm Ericsson (Publ) PCB structure and method and apparatus for forming the PCB structure
US11973013B2 (en) * 2018-11-08 2024-04-30 Amosense Co., Ltd Interposer
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US20200373285A1 (en) * 2019-05-24 2020-11-26 Microsoft Technology Licensing, Llc Power pass-through decoupling capacitance arrangements for integrated circuit devices
CN112038052B (zh) 2019-06-04 2022-06-14 台达电子工业股份有限公司 电压调节模块及其适用的电压调节装置
US11710726B2 (en) 2019-06-25 2023-07-25 Microsoft Technology Licensing, Llc Through-board power control arrangements for integrated circuit devices
WO2021212426A1 (en) * 2020-04-23 2021-10-28 Hongfujin Precision Industry(Wuhan)Co., Ltd. Stacked circuit boards
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20220173046A1 (en) * 2020-12-01 2022-06-02 Intel Corporation Integrated circuit assemblies with direct chip attach to circuit boards
JP2022146063A (ja) * 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器
US11882393B2 (en) 2021-06-17 2024-01-23 Samsung Electronics Co., Ltd Microphone structure and electronic device including the same
US11910573B2 (en) * 2021-10-25 2024-02-20 Mellanox Technologies Ltd. Mechanical device for cooling an electronic component
US20230363085A1 (en) * 2022-05-05 2023-11-09 Nvidia Corp. Power regulator interfaces for integrated circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
JP2001148594A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd シールドケース付き電子部品
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
JP3894091B2 (ja) * 2002-10-11 2007-03-14 ソニー株式会社 Ｉｃチップ内蔵多層基板及びその製造方法
JP2006196664A (ja) * 2005-01-13 2006-07-27 Fuji Photo Film Co Ltd 基板へのシールドケース取付構造及び携帯電話
JP2007158157A (ja) * 2005-12-07 2007-06-21 Alps Electric Co Ltd 電子回路装置
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
US8288844B2 (en) * 2009-12-17 2012-10-16 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8737080B2 (en) * 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
KR20130068901A (ko) * 2011-12-16 2013-06-26 삼성전자주식회사 단말기의 쉴드캔 장치 및 이의 조립 방법
JP5790610B2 (ja) * 2012-09-10 2015-10-07 日立金属株式会社 半導体装置、及び通信機器
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
JP2016082022A (ja) * 2014-10-15 2016-05-16 太陽誘電株式会社 回路モジュール

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEEE-802.11-Familie
IEEE-802.16-2005-Nachtrag
IEEE-802.16-kompatible
IEEE-802.16-Standards

Also Published As

Publication number Publication date
US10548249B2 (en) 2020-01-28
JP2019062186A (ja) 2019-04-18
JP7251932B2 (ja) 2023-04-04
US20190098802A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112013006978B4 (de) Integrierte thermoelektrische Kühlung
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE112017001160B4 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE112016006900B4 (de) Gehäuse einer integrierten Schaltung, Rechenvorrichtung, Verfahren zum Herstellen eines Substrats für ein Gehäuse einer integrierten Schaltung sowie Verfahren zum Betreiben eines Gehäuses einer integrierten Schaltung
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102019101583A1 (de) Rekonfigurierbare verbindungsanordnung, die dünnfilm-transistoren verwendet
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020129665A1 (de) Dreidimensionale nanobandbasierte Logik
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102021121681A1 (de) Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen
DE102020108636A1 (de) Integrierter-schaltkreis-gehäuse mit lötwärmeschnittstellenmaterialien mit eingebetteten teilchen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023552000

Ipc: H01L0023140000

R016 Response to examination communication