DE102021121681A1 - Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen - Google Patents

Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen Download PDF

Info

Publication number
DE102021121681A1
DE102021121681A1 DE102021121681.8A DE102021121681A DE102021121681A1 DE 102021121681 A1 DE102021121681 A1 DE 102021121681A1 DE 102021121681 A DE102021121681 A DE 102021121681A DE 102021121681 A1 DE102021121681 A1 DE 102021121681A1
Authority
DE
Germany
Prior art keywords
microelectronic
microelectronic component
subject matter
component
further specifies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021121681.8A
Other languages
English (en)
Inventor
Bhaskar Jyoti Krishnatreya
Nagatoshi Tsunoda
Shawna M. Liff
Sairam Agraharam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102021121681A1 publication Critical patent/DE102021121681A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/0823—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/80424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80449—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80457—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8046—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80481—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/80486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

[254] Hier werden Strukturen und Techniken in Zusammenhang mit der Vereinzelung mikroelektronischer Komponenten mit Direktbondgrenzflächen offenbart. Zum Beispiel kann eine mikroelektronische Komponente bei manchen Ausführungsformen Folgendes beinhalten: eine Oberfläche, wobei sich leitfähige Kontakte an der Oberfläche befinden; einen Graben an einer Peripherie der Oberfläche; und einen Grat in dem Graben.

Description

  • Hintergrund
  • Ein Gehäuse einer integrierten Schaltung (IC-Gehäuse) beinhaltet in der Regel einen Die, der an ein Gehäusesubstrat drahtgebondet oder gelötet ist. Im Gebrauch werden elektrische Signale und Leistung zwischen dem Gehäusesubstrat und dem Die durch die Drahtbondungen oder das Lot geleitet.
  • Figurenliste
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugszeichen gleiche Strukturelemente. Ausführungsformen sind in den Figuren der begleitenden Zeichnungen beispielhaft und nicht einschränkend veranschaulicht.
    • 1 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe einschließlich Direktbonden, gemäß verschiedenen Ausführungsformen.
    • 2 ist eine auseinandergezogene Seitenquerschnittsansicht eines Abschnitts der mikroelektronischen Baugruppe von 1 gemäß verschiedenen Ausführungsformen.
    • 3 und 4 sind Seitenquerschnittsansichten beispielhafter Direktbondgrenzflächen einer mikroelektronischen Komponente gemäß verschiedenen Ausführungsformen.
    • 5-8 sind Draufsichten beispielhafter Direktbondgrenzflächen einer mikroelektronischen Komponente gemäß verschiedenen Ausführungsformen.
    • 9-12 sind Seitenquerschnittsansichten beispielhafter Direktbondgrenzflächen einer mikroelektronischen Komponente gemäß verschiedenen Ausführungsformen.
    • 13 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe einschließlich Direktbonden gemäß verschiedenen Ausführungsformen.
    • 14-17 sind Seitenquerschnittsansichten beispielhafter Stufen bei der Herstellung eines Abschnitts der mikroelektronischen Baugruppe der 1 und 2 gemäß verschiedenen Ausführungsformen.
    • 18-20, 21A-21 B und 22-23 sind Seitenquerschnittsansichten beispielhafter mikroelektronischer Baugruppen einschließlich Direktbonden gemäß verschiedenen Ausführungsformen.
    • 24A-24B sind verschiedene Ansichten einer mikroelektronischen Baugruppe einschließlich einer mikroelektronischen Komponente mit einer Direktbondgrenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen.
    • 25-28 sind Seitenquerschnittsansichten beispielhafter mikroelektronischer Komponenten mit einer Direktbondgrenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen.
    • 29-31 sind Seitenquerschnittsansichten beispielhafter Stufen bei der Herstellung einer mikroelektronischen Komponente mit einer Direktbondgrenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen.
    • 32A-32C und 33A-33B sind Seitenquerschnittsansichten beispielhafter mikroelektronischer Komponenten mit einer Direktbondgrenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen.
    • 34 ist eine Ansicht einer beispielhaften mikroelektronischen Komponente mit einer Direktbondgrenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen von unten.
    • 35 ist eine Draufsicht eines Wafers und von Dies, die in einer mikroelektronischen Komponente enthalten sein können, gemäß einer beliebigen der hier offenbarten Ausführungsformen.
    • 36 ist eine Seitenquerschnittsansicht einer Integrierte-Schaltung(IC)-Vorrichtung, die in einer mikroelektronischen Komponente enthalten sein kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 37 ist eine Seitenquerschnittsansicht einer IC-Vorrichtungsbaugruppe, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 38 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine mikroelektronische Baugruppe beinhalten kann, gemäß einer beliebigen der hier offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Hier werden Strukturen und Techniken in Zusammenhang mit der Vereinzelung mikroelektronischer Komponenten mit Direktbondgrenzflächen offenbart. Zum Beispiel kann eine mikroelektronische Komponente bei manchen Ausführungsformen Folgendes beinhalten: eine Oberfläche, wobei sich leitfähige Kontakte an der Oberfläche befinden; einen Graben an einer Peripherie der Oberfläche; und einen Grat in dem Graben.
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden, wobei gleiche Bezugsziffern durchgehend gleiche Teile bezeichnen, und in denen zur Veranschaulichung Ausführungsformen gezeigt sind, die praktisch ausgeführt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Verschiedene Operationen können als mehrere diskrete Handlungen oder Operationen der Reihe nach auf eine Weise beschrieben werden, die außerordentlich hilfreich für das Verständnis des beanspruchten Gegenstands ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen notwendigerweise reihenfolgeabhängig sind. Insbesondere werden diese Operationen möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt. Beschriebene Operationen können in einer von der beschriebenen Ausführungsform verschiedenen Reihenfolge durchgeführt werden. Verschiedene zusätzliche Operationen können durchgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsformen weggelassen werden.
  • Zum Zwecke der vorliegenden Offenbarung bedeuten die Ausdrücke „A und/oder B“ und „A oder B“ (A), (B) oder (A und B). Zum Zwecke der vorliegenden Offenbarung bedeuten die Ausdrücke „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obgleich viele der Zeichnungen geradlinige Strukturen mit flachen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der einfachen Veranschaulichung, und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken gefertigt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale aufweisen.
  • Die Beschreibung verwendet die Ausdrücke „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die jeweils auf eine oder mehrere derselben oder unterschiedlicher Ausführungsformen verweisen können. Darüber hinaus sind die Ausdrücke „umfassend“, „beinhaltend“, „aufweisend“ und Ähnliches, wie sie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet werden, synonym. Wenn verwendet, um einen Bereich von Abmessungen zu beschreiben, repräsentiert der Ausdruck „zwischen X und Y“ einen Bereich, der X und Y beinhaltet. Die Begriffe „oben“, „unten“ usw. können hier verwendet werden, um verschiedene Merkmale der Zeichnungen zu erläutern, jedoch dienen diese Begriffe lediglich der Einfachheit der Erörterung und implizieren keine gewünschte oder erforderliche Orientierung. Obwohl hier im Singular auf bestimmte Elemente Bezug genommen werden kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein dielektrisches Material“ ein oder mehrere dielektrische Materialien beinhalten. Wie hierin verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt von leitfähigem Material (z. B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können vertieft sein in, bündig sein mit oder sich weg erstrecken von einer Oberfläche einer Komponente und können eine beliebige geeignete Form (z. B. ein leitfähiges Pad oder einen leitfähigen Sockel oder einen Abschnitt einer leitfähigen Leitung oder eines leitfähigen Vias) annehmen. Der Einfachheit der Erörterung halber können die Zeichnungen der 21A und 21B hier als „21“ bezeichnet werden und die Zeichnungen der 24A und 24B können hier als „24“ bezeichnet werden.
  • 1 ist eine Seitenquerschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Eine Anzahl von Elementen ist in 1 als in der mikroelektronischen Baugruppe 100 enthalten veranschaulicht, wobei eine Anzahl dieser Elemente möglicherweise nicht in einer mikroelektronischen Baugruppe 100 vorhanden ist. Zum Beispiel sind bei verschiedenen Ausführungsformen die Wärmeübertragungsstruktur 152, das Wärmeübergangsmaterial (TIM) 154, das Vergussmaterial 126, die mikroelektronische Komponente 102-2, das Unterfüllmaterial 138 und/oder die Trägerkomponente 182 möglicherweise nicht enthalten. Ferner veranschaulicht 1 eine Anzahl von Elementen, die zur Vereinfachung der Veranschaulichung in nachfolgenden Zeichnungen weggelassen sind, aber in einer beliebigen der hier offenbarten mikroelektronischen Baugruppen 100 enthalten sein können. Beispiele für solche Elemente beinhalten die Wärmeübertragungsstruktur 152, das TIM 154, das Vergussmaterial 126, die mikroelektronische Komponente 102-2, das Unterfüllmaterial 138 und/oder die Trägerkomponente 182. Viele der Elemente der mikroelektronischen Baugruppe 100 von 1 sind in anderen der begleitenden Zeichnungen enthalten; die Erörterung dieser Elemente wird nicht wiederholt, wenn diese Zeichnungen erörtert werden, und beliebige dieser Elemente können beliebige der hier offenbarten Formen annehmen. Bei manchen Ausführungsformen können einzelne der hier offenbarten mikroelektronischen Baugruppen 100 als ein System-in-Package (SiP) dienen, in dem mehrere mikroelektronische Komponenten 102 mit unterschiedlicher Funktionalität enthalten sind. Bei solchen Ausführungsformen kann die mikroelektronische Baugruppe 100 als ein SiP bezeichnet werden.
  • Die mikroelektronische Baugruppe 100 kann einen Interposer 150 beinhalten, der durch ein Direktbond(DB)-Gebiet 130-1 mit einer mikroelektronischen Komponente 102-1 gekoppelt ist. Insbesondere kann, wie in 2 veranschaulicht, das DB-Gebiet 130-1 eine DB-Grenzfläche 180-1A an der oberen Oberfläche des Interposers 150 beinhalten, wobei die DB-Grenzfläche 180-1A einen Satz leitfähiger DB-Kontakte 110 und ein DB-Dielektrikum 108 um die DB-Kontakte 110 der DB-Grenzfläche 180-1A herum beinhaltet. Das DB-Gebiet 130-1 kann auch eine DB-Grenzfläche 180-1B an der unteren Oberfläche der mikroelektronischen Komponente 102-1 beinhalten, wobei die DB-Grenzfläche 180-1B einen Satz von DB-Kontakten 110 und ein DB-Dielektrikum 108 um die DB-Kontakte 110 der DB-Grenzfläche 180-1B herum beinhaltet. Die DB-Kontakte 110 der DB-Grenzfläche 180-1A des Interposers 150 können mit den DB-Kontakten 110 der DB-Grenzfläche 180-1B der mikroelektronischen Komponente 102-1 ausgerichtet sein, sodass sich in der mikroelektronischen Baugruppe 100 die DB-Kontakte 110 der mikroelektronischen Komponente 102-1 in Kontakt mit den DB-Kontakten 110 des Interposers 150 befinden. In der mikroelektronischen Baugruppe 100 von 1 kann die DB-Grenzfläche 180-1A des Interposers 150 mit der DB-Grenzfläche 180-1B der mikroelektronischen Komponente 102-1 gebondet sein (z. B. elektrisch und mechanisch), um das DB-Gebiet 130-1 zu bilden, das den Interposer 150 und die mikroelektronische Komponente 102-1 koppelt, wie weiter unten erörtert. Allgemeiner können die hier offenbarten DB-Gebiete 130 zwei komplementäre DB-Grenzflächen 180 beinhalten, die aneinander gebondet sind; zur Vereinfachung der Veranschaulichung können viele der nachfolgenden Zeichnungen die Identifikation der DB-Grenzflächen 180 weglassen, um die Klarheit der Zeichnungen zu verbessern.
  • Wie hier verwendet, wird der Begriff „Direktbonden“ so verwendet, dass er Metall-zu-Metall-Bondtechniken (z. B. Kupfer-zu-Kupfer-Bonden oder andere Techniken, bei denen die DB-Kontakte 110 gegenüberliegender DB-Grenzflächen 180 zuerst in Kontakt gebracht werden, dann Wärme und Zusammendrücken ausgesetzt werden) und Hybrid-Bondtechniken (z. B. Techniken, bei denen das DB-Dielektrikum 108 gegenüberliegender DB-Grenzflächen 180 zuerst in Kontakt gebracht wird, dann Wärme und manchmal Zusammendrücken ausgesetzt wird, oder Techniken, bei denen die DB-Kontakte 110 und das DB-Dielektrikum 108 gegenüberliegender DB-Grenzflächen 180 im Wesentlichen gleichzeitig in Kontakt gebracht werden, dann Wärme und Zusammendrücken ausgesetzt werden) beinhaltet. Bei solchen Techniken werden die DB-Kontakte 110 und das DB-Dielektrikum 108 an einer DB-Grenzfläche 180 mit den DB-Kontakten 110 bzw. dem DB-Dielektrikum 108 an einer anderen DB-Grenzfläche 180 in Kontakt gebracht und es können erhöhte Drücke und/oder Temperaturen angewandt werden, um zu bewirken, dass die sich berührenden DB-Kontakte 110 und/oder die sich berührenden DB-Dielektrika 108 bonden. Bei manchen Ausführungsformen kann dieses Bonden ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material erreicht werden, während bei manchen anderen Ausführungsformen eine dünne Lotkappe in einer DB-Zwischenverbindung verwendet werden kann, um für Planarität zu sorgen, und dieses Lot kann während der Verarbeitung zu einer intermetallischen Verbindung (IMC) in dem DB-Gebiet 130 werden. DB-Zwischenverbindungen können dazu in der Lage sein, zuverlässig einen höheren Strom als andere Arten von Zwischenverbindungen zu leiten; zum Beispiel können manche herkömmlichen Lotzwischenverbindungen bei Stromfluss große Volumina spröder IMCs bilden, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann beschränkt sein, um mechanische Fehler abzuschwächen.
  • Ein DB-Dielektrikum 108 kann ein oder mehrere dielektrische Materialien, wie etwa ein oder mehrere anorganische dielektrische Materialien, beinhalten. Zum Beispiel kann ein DB-Dielektrikum 108 Silicium und Stickstoff (z. B. in Form von Siliciumnitrid); Silicium und Sauerstoff (z. B. in Form von Siliciumoxid); Silicium, Kohlenstoff und Stickstoff (z. B. in Form von Siliciumcarbonitrid); Kohlenstoff und Sauerstoff (z. B. in Form eines kohlenstoffdotierten Oxids); Silicium, Sauerstoff und Stickstoff (z. B. in Form von Siliciumoxinitrid); Aluminium und Sauerstoff (z. B. in Form von Aluminiumoxid); Titan und Sauerstoff (z. B. in Form von Titanoxid); Hafnium und Sauerstoff (z. B. in Form von Hafniumoxid); Silicium, Sauerstoff, Kohlenstoff und Wasserstoff (z. B. in Form von Tetraethylorthosilikat (TEOS)); Zirconium und Sauerstoff (z. B. in Form von Zirconiumoxid); Niob und Sauerstoff (z. B. in Form von Nioboxid); Tantal und Sauerstoff (z. B. in Form von Tantaloxid); und Kombinationen davon beinhalten. Manche speziellen Ausführungsformen von Anordnungen von DB-Dielektrika 108, die mehrere dielektrische Materialien beinhalten, werden unten unter Bezugnahme auf 4 erörtert.
  • Ein DB-Kontakt 110 kann eine Säule, ein Pad oder eine andere Struktur beinhalten. Die DB-Kontakte 110 können, obwohl sie in den begleitenden Zeichnungen auf die gleiche Weise an beiden DB-Grenzflächen 180 eines DB-Gebiets 130 dargestellt sind, eine gleiche Struktur an beiden DB-Grenzflächen 180 aufweisen oder die DB-Kontakte 110 an unterschiedlichen DB-Grenzflächen 180 können unterschiedliche Strukturen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen ein DB-Kontakt 110 in einer DB-Grenzfläche 180 eine Metallsäule (z. B. eine Kupfersäule) beinhalten und kann ein komplementärer DB-Kontakt 110 in einer komplementären DB-Grenzfläche 180 ein Metallpad (z. B. ein Kupferpad) beinhalten, das in einem Dielektrikum vertieft ist. Ein DB-Kontakt 110 kann ein beliebiges oder mehrere leitfähige Materialien beinhalten, wie etwa Kupfer, Mangan, Titan, Gold, Silber, Palladium, Nickel, Kupfer und Aluminium (z. B. in Form einer Kupferaluminiumlegierung), Tantal (z. B. Tantalmetall, oder Tantal und Stickstoff in Form von Tantalnitrid), Kobalt, Kobalt und Eisen (z. B. in Form einer Kobalt-EisenLegierung) oder beliebige Legierungen von beliebigen der Vorhergehenden (z. B. Kupfer, Mangan und Nickel in Form von Manganin). Manche speziellen Anordnungen mehrerer Materialien in einem DB-Kontakt 110 werden unten unter Bezugnahme auf 3 erörtert. Bei manchen Ausführungsformen können das DB-Dielektrikum 108 und die DB-Kontakte 110 einer DB-Grenzfläche 180 unter Verwendung von Niedertemperaturabscheidungstechniken (z. B. Techniken, bei denen eine Abscheidung bei Temperaturen unter 250 Grad Celsius oder unter 200 Grad Celsius stattfindet), wie etwa plasmaunterstützte Niedertemperaturgasphasenabscheidung (PECVD), hergestellt werden.
  • 1 und 2 veranschaulichen auch eine mikroelektronische Komponente 102-2, die durch ein DB-Gebiet 130-2 (über die DB-Grenzflächen 180-2A und 180-2B, wie in 2 gezeigt) mit dem Interposer 150 gekoppelt ist. Obwohl 1 eine spezielle Anzahl von mikroelektronischen Komponenten 102 darstellt, die durch DB-Gebiete 130 mit dem Interposer 150 gekoppelt sind, sind diese Anzahl und Anordnung lediglich veranschaulichend, und eine mikroelektronische Baugruppe 100 kann eine beliebige gewünschte Anzahl und Anordnung von mikroelektronischen Komponenten 102 beinhalten, die durch DB-Gebiete 130 mit einem Interposer 150 gekoppelt sind. Obwohl eine einzige Bezugsziffer „108“ verwendet wird, um auf die DB-Dielektrika mehrerer unterschiedlicher DB-Grenzflächen 180 (und unterschiedlicher DB-Gebiete 130) zu verweisen, dient dies lediglich der einfachen Veranschaulichung, und das DB-Dielektrikum 108 unterschiedlicher DB-Grenzflächen 180 (selbst innerhalb eines einzigen DB-Gebiets 130) kann unterschiedliche Materialien und/oder Strukturen aufweisen (z. B. gemäß einer beliebigen der unten unter Bezugnahme auf 3 erörterten Ausführungsformen). Obwohl eine einzige Bezugsziffer „110“ verwendet wird, um auf die DB-Kontakte mehrerer unterschiedlicher DB-Grenzflächen 180 (und unterschiedlicher DB-Gebiete 130) zu verweisen, dient dies gleichermaßen lediglich der einfachen Veranschaulichung, und die DB-Kontakte 110 unterschiedlicher DB-Grenzflächen 180 (selbst innerhalb eines einzigen DB-Gebiets 130) kann unterschiedliche Materialien und/oder Strukturen aufweisen (z. B. gemäß einer beliebigen der unten unter Bezugnahme auf 4 erörterten Ausführungsformen).
  • Der Interposer 150 kann ein Isolationsmaterial 106 (z. B. ein oder mehrere dielektrische Materialien, die in mehreren Schichten gebildet sind, wie in der Technik bekannt) und einen oder mehrere leitfähige Pfade 112 durch das Isolationsmaterial 106 (z. B. einschließlich leitfähiger Leitungen 114 und/oder leitfähige Vias 116, wie gezeigt) beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial 106 des Interposers 150 ein organisches Material, wie etwa Polyimid oder Polybenzoxazol, sein, oder es kann eine organische Polymermatrix (z. B. Epoxid) mit einem Füllmaterial (das anorganisch sein kann, wie etwa Siliciumnitrid, Siliciumoxid oder Aluminiumoxid) beinhalten. Bei manchen solchen Ausführungsformen kann der Interposer 150 als ein „organischer Interposer“ bezeichnet werden. Bei manchen Ausführungsformen kann das Isolationsmaterial 106 eines Interposers 150 in mehreren Schichten eines organischen Aufbaufilms bereitgestellt sein. Die organischen Interposer 150 können kostengünstiger in der Herstellung als halbleiter- oder glasbasierte Interposer sein und können aufgrund der niedrigen Dielektrizitätskonstanten der organischen Isolationsmaterialien 106 und der dickeren Leitungen, die verwendet werden können, elektrische Leistungsverhaltensvorteile aufweisen (was eine verbesserte Leistungsabgabe, Signalisierung und potenzielle thermische Vorteile ermöglicht). Die organischen Interposer 150 können auch größere Grundflächen aufweisen als für halbleiterbasierte Interposer erreicht werden können, die durch die Größe der zum Strukturieren verwendeten Maske begrenzt sind. Ferner können die organischen Interposer 150 Gestaltungsregeln unterliegen, die weniger beschränkenden sind als jene, die halbleiter- oder glasbasierte Interposer einschränken, was die Verwendung von Gestaltungsmerkmalen wie Non-Manhattan-Routing (z. B. keine Beschränkung darauf, eine Schicht für horizontale Zwischenverbindungen und eine andere Schicht für vertikale Zwischenverbindungen zu verwenden) und die Vermeidung von Substratdurchkontaktierungen (TSVs: Through-Substrate Vias), wie etwa Siliciumdurchkontaktierungen oder Glasdurchkontaktierungen (deren erreichbares Rastermaß beschränkt sein kann und die zu weniger wünschenswerter Leistungsabgabe und Signalisierungsleistungsfähigkeit führen können) ermöglicht. Herkömmliche Gehäuse integrierter Schaltungen, die einen organischen Interposer beinhalten, sind auf lotbasierte Befestigungstechnologien beschränkt, die eine Untergrenze des erreichbaren Rastermaßes aufweisen können, die die Verwendung herkömmlicher lotbasierter Zwischenverbindungen zum Erreichen der für Vorrichtungen der nächsten Generation erwünschten feinen Rastermaße ausschließt. Durch Verwenden eines organischen Interposers 150 in einer mikroelektronischen Baugruppe 100 mit Direktbonden, wie hier offenbart, können diese Vorteile organischer Interposer in Kombination mit dem ultrafeinen Rastermaß (z. B. dem unten erörterten Rastermaß 128), das durch Direktbonden erreichbar ist (und bisher nur unter Verwendung halbleiterbasierter Interposer erreichbar war) genutzt und somit die Gestaltung und Fertigung großer und aufwändiger Die-Komplexe unterstützt werden, mit denen sich eine Wettbewerbsleistungsfähigkeit und Fähigkeiten von Gehäusesystemen erreichen lassen, die durch herkömmliche Ansätze nicht ermöglicht werden.
  • Bei anderen Ausführungsformen kann das Isolationsmaterial 106 des Interposers 150 ein feuerhemmendes Material der Klasse 4 (FR-4), ein Bismaleimidtriazin(BT)-Harz oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika und poröse Dielektrika) beinhalten. Wenn der Interposer 150 unter Verwendung von Standard-Leiterplatten(PCB: Printed Circuit Board)-Prozessen gebildet wird, kann das Isolationsmaterial 106 FR-4 beinhalten und die leitfähigen Pfade 112 in dem Interposer 150 können durch strukturierte Kupferbleche gebildet werden, die durch Aufbauschichten aus dem FR-4 getrennt sind. Bei manchen solchen Ausführungsformen kann der Interposer 150 als ein „Gehäusesubstrat“ oder eine „Leiterplatte“ bezeichnet werden.
  • Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen einem leitfähigen Kontakt an der oberen Oberfläche des Interposers 150 (z. B. einem der DB-Kontakte 110) und einem leitfähigen Kontakt 118 an der unteren Oberfläche des Interposers 150 erstrecken. Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen unterschiedlichen leitfähigen Kontakten an der oberen Oberfläche des Interposers 150 (z. B. zwischen unterschiedlichen DB-Kontakten 110 potenziell in unterschiedlichen DB-Gebieten 130, wie weiter unten erörtert) erstrecken. Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen unterschiedlichen leitfähigen Kontakten 118 an der unteren Oberfläche des Interposers 150 erstrecken.
  • Bei manchen Ausführungsformen beinhaltet ein Interposer 150 möglicherweise nur leitfähige Pfade 112 und beinhaltet möglicherweise keine aktive oder passive Schaltungsanordnung. Bei anderen Ausführungsformen kann ein Interposer 150 eine aktive oder passive Schaltungsanordnung (z. B. unter anderem Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann ein Interposer 150 eine oder mehrere Vorrichtungsschichten beinhalten, die Transistoren beinhalten.
  • Obwohl 1 und 2 (und andere der begleitenden Zeichnungen) eine spezifische Anzahl und Anordnung von leitfähigen Pfaden 112 in dem Interposer 150 veranschaulichen, sind diese lediglich veranschaulichend, und es kann eine beliebige geeignete Anzahl und Anordnung verwendet werden. Die hier offenbarten leitfähigen Pfade 112 (z. B. einschließlich Leitungen 114 und/oder Vias 116) können aus einem beliebigen geeigneten leitfähigen Material, wie zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium, anderen Metallen oder Legierungen oder Kombinationen von Materialien gebildet sein. Beispiele für manche speziellen Anordnungen von Auskleidungsmaterialien 132, die Teil von leitfähigen Pfaden 112 sein können, werden unten unter Bezugnahme auf 9-10 erörtert.
  • Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 einen IC-Die (gekapselt oder ungekapselt) oder einen Stapel von IC-Dies (z. B. einen Stapel von Speicher-Dies mit hoher Bandbreite) beinhalten. Bei manchen solchen Ausführungsformen kann das Isolationsmaterial einer mikroelektronischen Komponente 102 Siliciumdioxid, Siliciumnitrid, Oxinitrid, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, fotoabbildbare Dielektrika und/oder Polymere auf Benzocyclobutenbasis) beinhalten. Bei manchen weiteren Ausführungsformen kann das Isolationsmaterial einer mikroelektronischen Komponente 102 ein Halbleitermaterial, wie etwa Silicium, Germanium oder ein III-V-Material (z. B. Galliumnitrid), und ein oder mehrere zusätzliche Materialien beinhalten. Zum Beispiel kann ein Isolationsmaterial einer mikroelektronischen Komponente 102 Siliciumoxid oder Siliciumnitrid beinhalten. Die leitfähigen Pfade in einer mikroelektronischen Komponente 102 können leitfähige Leitungen und/oder leitfähige Vias beinhalten und können beliebige der leitfähigen Kontakte in der mikroelektronischen Komponente 102 auf eine beliebige geeignete Weise verbinden (z. B. Verbinden mehrerer leitfähiger Kontakte auf einer gleichen Oberfläche oder auf unterschiedlichen Oberflächen der mikroelektronischen Komponente 102). Beispielhafte Strukturen, die in den hier offenbarten mikroelektronischen Komponenten 102 enthalten sein können, werden unten unter Bezugnahme auf 36 erörtert. Insbesondere kann eine mikroelektronische Komponente 102 eine aktive und/oder passive Schaltungsanordnung (z. B. unter anderem Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 eine oder mehrere Vorrichtungsschichten beinhalten, die Transistoren beinhalten. Wenn eine mikroelektronische Komponente 102 eine aktive Schaltungsanordnung beinhaltet, können Leistungs- und/oder Massesignale durch den Interposer 150 und zu/von einer mikroelektronischen Komponente 102 durch ein DB-Gebiet 130 (und weiter durch dazwischenliegende mikroelektronische Komponenten 102) geleitet werden. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 die Form einer beliebigen der Ausführungsformen des Interposers 150 hierin annehmen. Obwohl die mikroelektronischen Komponenten 102 der mikroelektronischen Baugruppe 100 von 1 einseitige Komponenten sind (in dem Sinne, dass eine einzelne mikroelektronische Komponente 102 nur auf einer einzigen Oberfläche der einzelnen mikroelektronischen Komponente 102 leitfähige Kontakte (z. B. DB-Kontakte 110) aufweist), kann eine mikroelektronische Komponente 102 bei manchen Ausführungsformen eine doppelseitige (oder „Mehrebenen-“ oder „omnidirektionale“) Komponente mit leitfähigen Kontakten auf mehreren Oberflächen der Komponente sein. Einige spezielle Beispiele für doppelseitige mikroelektronische Komponenten 102 werden nachfolgend unter Bezugnahme auf 21-23 erörtert.
  • Zusätzliche Komponenten (nicht gezeigt), wie etwa oberflächenmontierte Widerstände, Kondensatoren und/oder Induktivitäten, können auf der oberen Oberfläche oder der unteren Oberfläche des Interposers 150 angeordnet oder in dem Interposer 150 eingebettet sein. Die mikroelektronische Baugruppe 100 von 1 beinhaltet auch eine Trägerkomponente 182, die mit dem Interposer 150 gekoppelt ist. Bei der speziellen Ausführungsform von 1 beinhaltet die Trägerkomponente 182 leitfähige Kontakte 118, die durch dazwischenliegendes Lot 120 (z. B. Lötkugeln in einer Kugelgitterarray(BGA)-Anordnung) elektrisch mit komplementären leitfähigen Kontakten 118 des Interposers 150 gekoppelt sind, wobei jedoch beliebige geeignete Zwischenverbindungsstrukturen verwendet werden können (z. B. Stifte in einer Stiftgitterarray-Anordnung, Kontaktflecken in einer Kontaktfleckgitterarray-Anordnung, Säulen, Pads und Säulen usw.). Das Lot 120, das in den hier offenbarten mikroelektronischen Baugruppen 100 verwendet wird, kann beliebige geeignete Materialien beinhalten, wie etwa Blei/Zinn, Zinn/Bismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer, Zinn/Nickel/Kupfer, Zinn/Bismut/Kupfer, Zinn/Indium/Kupfer, Zinn/Zink/Indium/Bismut oder andere Legierungen. Bei manchen Ausführungsformen können die Kopplungen zwischen dem Interposer 150 und der Trägerkomponente 182 als Zweitebenen-Zwischenverbindungen (SLI: Second-Level Interconnects) oder Mehrebenen-Zwischenverbindungen (MLI: Multi-Level Interconnects) bezeichnet werden.
  • Bei manchen Ausführungsformen kann die Trägerkomponente 182 ein Gehäusesubstrat sein (kann z. B. unter Verwendung von PCB-Prozessen hergestellt werden, wie oben erörtert). Bei manchen Ausführungsformen kann die Trägerkomponente 182 eine Leiterplatte (z. B. eine Hauptplatine) sein und kann andere daran angebrachte Komponenten aufweisen (nicht gezeigt). Die Trägerkomponente 182 kann leitfähige Pfade und andere leitfähige Kontakte (nicht gezeigt) zum Leiten von Leistungs-, Masse- und Signalen durch die Trägerkomponente 182 beinhalten, wie in der Technik bekannt. Bei manchen Ausführungsformen kann die Trägerkomponente 182 ein anderes IC-Gehäuse, einen Interposer oder eine beliebige andere geeignete Komponente beinhalten. Ein Unterfüllungsmaterial 138 kann um das Lot 120 herum angeordnet sein, das den Interposer 150 mit der Trägerkomponente 182 koppelt. Bei manchen Ausführungsformen kann das Unterfüllmaterial 138 ein Epoxidmaterial beinhalten.
  • Bei manchen Ausführungsformen kann die Trägerkomponente 182 eine Komponente mit niedrigerer Dichte sein, während der Interposer 150 und/oder die mikroelektronischen Komponenten 102 Komponenten mit höherer Dichte sein können. Wie hier verwendet, sind der Begriff „niedrigere Dichte“ und „höhere Dichte“ relative Begriffe, die angeben, dass die leitfähigen Pfade (die z. B. die leitfähigen Leitungen und leitfähigen Vias beinhalten) in einer Komponente mit niedrigerer Dichte größer sind und/oder ein größeres Rastermaß aufweisen als die leitfähigen Pfade in einer Komponente mit höherer Dichte. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 eine Komponente mit höherer Dichte sein und ein Interposer 150 kann eine Komponente mit niedrigerer Dichte sein. Bei manchen Ausführungsformen kann eine Komponente mit höherer Dichte unter Verwendung eines Dual-Damascene- oder Single-Damascene-Prozesses hergestellt werden (z. B. wenn die Komponente mit höherer Dichte ein Die ist), während eine Komponente mit niedrigerer Dichte unter Verwendung eines semi-additiven oder modifizierten semi-additiven Prozesses (mit kleinen vertikalen Zwischenverbindungsmerkmalen, die durch fortschrittliche Laser- oder Lithografieprozesse gebildet werden) hergestellt werden kann (z. B. wenn die Komponente mit niedrigerer Dichte ein Gehäusesubstrat oder ein Interposer ist). Bei manchen anderen Ausführungsformen kann eine Komponente mit höherer Dichte unter Verwendung eines semi-additiven oder modifizierten semi-additiven Prozesses hergestellt werden (z. B. wenn die Komponente mit höherer Dichte ein Gehäusesubstrat oder ein Interposer ist), während eine Komponente mit niedrigerer Dichte unter Verwendung eines semi-additiven oder eines subtraktiven Prozesses (unter Verwendung von Ätzchemie zum Entfernen von Bereichen aus unerwünschtem Metall und mit groben vertikalen Zwischenverbindungsmerkmalen, die durch einen Standard-Laserprozess gebildet werden) hergestellt werden kann (z. B. wenn die Komponente mit niedrigerer Dichte eine PCB ist).
  • Die mikroelektronische Baugruppe 100 von 1 kann auch ein Vergussmaterial 126 beinhalten. Das Vergussmaterial 126 kann sich um eine oder mehrere der mikroelektronischen Komponenten 102 auf dem Interposer 150 herum erstrecken. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 zwischen mehreren mikroelektronischen Komponenten 102 auf dem Interposer 150 und um die DB-Gebiete 130 herum erstrecken. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 oberhalb einer oder mehrerer der mikroelektronischen Komponenten 102 auf einem Interposer 150 (nicht gezeigt) erstrecken. Das Vergussmaterial 126 kann ein Isolationsmaterial sein, wie etwa ein geeignetes Epoxidmaterial. Das Vergussmaterial 126 kann so ausgewählt werden, dass es einen Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) aufweist, der die mechanische Spannung zwischen den mikroelektronischen Komponenten 102 und dem Interposer 150, die von einer ungleichmäßigen Wärmeausdehnung in der mikroelektronischen Baugruppe 100 herrührt, abschwächen oder minimieren kann. Bei manchen Ausführungsformen kann der CTE des Vergussmaterials 126 einen Wert aufweisen, der zwischen dem CTE des Interposers 150 (z. B. dem CTE des Isolationsmaterials 106 des Interposers 150) und einem CTE der mikroelektronischen Komponenten 102 liegt. Bei manchen Ausführungsformen kann das Vergussmaterial 126, das in einer mikroelektronischen Baugruppe 100 verwendet wird, zumindest teilweise aufgrund seiner thermischen Eigenschaften ausgewählt werden. Zum Beispiel können ein oder mehrere Vergussmaterialien 126, die in einer mikroelektronischen Baugruppe 100 verwendet werden, eine niedrige Wärmeleitfähigkeit aufweisen (z. B. herkömmliche Vergussmassen), um eine Wärmeübertragung zu verzögern, oder können eine hohe Wärmeleitfähigkeit aufweisen (z. B. Vergussmaterialien, die Metall- oder Keramikteilchen mit hoher Wärmeleitfähigkeit beinhalten, wie unter anderem Kupfer, Silber, Diamant, Siliciumcarbid, Aluminiumnitrid und Bornitrid), um eine Wärmeübertragung zu erleichtern. Beliebige der hier genannten Vergussmaterialien 126 können ein oder mehrere unterschiedliche Materialien mit unterschiedlichen Materialzusammensetzungen beinhalten.
  • Die mikroelektronische Baugruppe 100 von 1 kann auch ein TIM 154 beinhalten. Das TIM 154 kann ein wärmeleitfähiges Material (z. B. Metallteilchen) in einem Polymer oder einem anderen Bindemittel beinhalten. Das TIM 154 kann eine Wärmeübergangsmaterialpaste oder ein wärmeleitfähiges Epoxid sein (das beim Auftragen flüssig sein kann und sich beim Aushärten verfestigen kann, wie in der Technik bekannt). Das TIM 154 kann einen Pfad bereitstellen, damit Wärme, die durch die mikroelektronischen Komponenten 102 erzeugt wird, leicht zu der Wärmeübertragungsstruktur 152 fließt, wo sie ausgebreitet und/oder abgeführt werden kann. Manche Ausführungsformen der mikroelektronischen Baugruppe 100 von 1 können eine gesputterte Metallisierung (nicht gezeigt) über die oberen Oberflächen des Vergussmaterials 126 und der mikroelektronischen Komponenten 102 beinhalten; das TIM 154 (z. B. ein Lot-TIM) kann auf dieser Metallisierung angeordnet sein.
  • Die mikroelektronische Baugruppe 100 von 1 kann auch eine Wärmeübertragungsstruktur 152 beinhalten. Die Wärmeübertragungsstruktur 152 kann dazu verwendet werden, Wärme von einer oder mehreren der mikroelektronischen Komponenten 102 weg zu bewegen (z. B. sodass die Wärme leichter abgeführt werden kann). Die Wärmeübertragungsstruktur 152 kann ein beliebiges geeignetes wärmeleitfähiges Material (z. B. Metall, geeignete Keramik usw.) beinhalten und kann beliebige geeignete Merkmale (z. B. einen Wärmeverteiler, einen Kühlkörper, der Rippen aufweist, eine Kühlplatte usw.) beinhalten. Bei manchen Ausführungsformen kann eine Wärmeübertragungsstruktur 152 ein integrierter Wärmeverteiler (IHS: Integrated Heat Spreader) sein oder diesen beinhalten.
  • Die Elemente einer mikroelektronischen Baugruppe 100 können beliebige geeignete Abmessungen aufweisen. Nur eine Teilmenge der begleitenden Zeichnungen ist mit Bezugsziffern bezeichnet, die Abmessungen darstellen, wobei dies jedoch lediglich der Klarheit der Veranschaulichung dient, und beliebige der hier offenbarten mikroelektronischen Baugruppen 100 können Komponenten mit den hier erörterten Abmessungen aufweisen. Bei manchen Ausführungsformen kann die Dicke 184 des Interposers 150 zwischen 20 Mikrometer und 200 Mikrometer betragen. Bei manchen Ausführungsformen kann die Dicke 188 eines DB-Gebiets 130 zwischen 0,1 Mikrometer und 5 Mikrometer betragen. Bei manchen Ausführungsformen kann eine Dicke 190 einer mikroelektronischen Komponente 102 zwischen 10 Mikrometer und 780 Mikrometer betragen. Bei manchen Ausführungsformen kann ein Rastermaß 128 der DB-Kontakte 110 in einem DB-Gebiet 130 weniger als 20 Mikrometer (z. B. zwischen 0,1 Mikrometer und 20 Mikrometer) betragen.
  • 3-23 veranschaulichen zusätzliche beispielhafte mikroelektronische Baugruppen 100 und Komponenten davon. Beliebige der hier unter Bezugnahme auf beliebige der 3-23 erörterten Merkmale können mit beliebigen anderen Merkmalen kombiniert werden, um eine mikroelektronische Baugruppe 100 oder eine Komponente davon zu bilden. Zum Beispiel veranschaulicht 4, wie weiter unten erörtert, eine Ausführungsform einer DB-Grenzfläche 180, wobei ein DB-Kontakt 110 mehrere unterschiedliche Materialabschnitte beinhaltet, und 9 veranschaulicht eine Ausführungsform einer DB-Grenzfläche 180, wobei ein Auskleidungsmaterial 132 zwischen einem DB-Kontakt 110 und dem angrenzenden DB-Dielektrikum 108 vorhanden ist. Diese Merkmale der 4 und 9 können kombiniert werden, sodass eine DB-Grenzfläche 180 gemäß der vorliegenden Offenbarung DB-Kontakte 110 mit mehreren unterschiedlichen Materialabschnitten und ein Auskleidungsmaterial 132 zwischen DB-Kontakten 110 und angrenzendem DB-Dielektrikum 108 aufweist. Diese spezielle Kombination ist lediglich ein Beispiel und eine beliebige Kombination kann verwendet werden.
  • Wie oben angemerkt, kann ein DB-Dielektrikum 108 ein oder mehrere Materialien beinhalten, die auf eine beliebige gewünschte Weise angeordnet sind. Zum Beispiel veranschaulicht 3 eine DB-Grenzfläche 180 (die Teil eines Interposers 150 oder einer mikroelektronischen Komponente 102 sein kann), die ein DB-Dielektrikum 108 um die DB-Kontakte 110 herum beinhaltet. Bei der speziellen Ausführungsform von 3 kann das DB-Dielektrikum 108 einen ersten Abschnitt 108A und einen zweiten Abschnitt 108B beinhalten, wobei der zweite Abschnitt 108B zwischen dem ersten Abschnitt 108A und der Bondoberfläche der DB-Grenzfläche 180 liegt. Der erste Abschnitt 108A und der zweite Abschnitt 108B können unterschiedliche Materialzusammensetzungen aufweisen. Zum Beispiel kann der erste Abschnitt 108A bei manchen Ausführungsformen Silicium und Sauerstoff (z. B. in Form von Siliciumoxid) beinhalten und kann der zweite Abschnitt 108B Silicium, Sauerstoff, Kohlenstoff und Stickstoff (z. B. in der Form von Siliciumoxycarbonitrid) beinhalten. Die Dicke 190A des ersten Abschnitts 108A kann größer als die Dicke 190B des zweiten Abschnitts 108B sein. Zum Beispiel kann die Dicke 190B bei manchen Ausführungsformen weniger als 5 Nanometer (z. B. weniger als 3 Nanometer) betragen, während die Dicke 190A mehr als 5 Nanometer (z. B. zwischen 50 Nanometer und 5 Mikrometer) betragen kann. Wenn die Dicke 190A größer als die Dicke 190B ist, kann der erste Abschnitt 108A als ein „Volumen“-Material bezeichnet werden und kann der zweite Abschnitt 108B als ein „Grenzflächen“-Material des DB-Dielektrikums 108 bezeichnet werden. Obwohl 3 eine Ausführungsform veranschaulicht, bei der das DB-Dielektrikum 108 zwei Abschnitte beinhaltet, kann ein DB-Dielektrikum 108 mehr als zwei Abschnitte beinhalten (z. B. in Schichten parallel zu der Bondoberfläche der DB-Grenzfläche 180 angeordnet).
  • Wie auch oben angemerkt, kann ein DB-Kontakt 110 ein oder mehrere Materialien beinhalten, die auf eine beliebige gewünschte Weise angeordnet sind. Zum Beispiel veranschaulicht 4 eine DB-Grenzfläche 180 (die Teil eines Interposers 150 oder einer mikroelektronischen Komponente 102 sein kann), die ein DB-Dielektrikum 108 um die DB-Kontakte 110 herum beinhaltet. Bei der speziellen Ausführungsform von 4 können die DB-Kontakte 110 einen ersten Abschnitt 110A und einen zweiten Abschnitt 110B beinhalten, wobei der zweite Abschnitt 11 OB zwischen dem ersten Abschnitt 110A und der Bondoberfläche der DB-Grenzfläche 180 liegt. Der erste Abschnitt 110A und der zweite Abschnitt 110B können unterschiedliche Materialzusammensetzungen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen der erste Abschnitt 110A Kupfer beinhalten und der zweite Abschnitt 110B ein Edelmetall (z. B. Silber oder Gold) beinhalten; bei solchen Ausführungsformen kann der zweite Abschnitt 110B dazu dienen, die Korrosionsbeständigkeit der DB-Kontakte 110 zu verbessern. Die Dicke 192A des ersten Abschnitts 110A kann größer als die Dicke 192B des zweiten Abschnitts 110B sein. Zum Beispiel kann bei manchen Ausführungsformen die Dicke 192B weniger als 5 Nanometer betragen, während die Dicke 192A mehr als 50 Nanometer betragen kann. Wenn die Dicke 192A größer als die Dicke 192B ist, kann der erste Abschnitt 110A als ein „Volumen“-Material bezeichnet werden und kann der zweite Abschnitt 110B als ein „Grenzflächen“-Material der DB-Kontakte 110 bezeichnet werden. Obwohl 4 eine Ausführungsform veranschaulicht, bei der die DB-Kontakte 110 zwei Abschnitte beinhalten, kann ein DB-Kontakt 110 mehr als zwei Abschnitte beinhalten (z. B. in Schichten parallel zu der Bondoberfläche der DB-Grenzfläche 180 angeordnet). Bei manchen Ausführungsformen kann eine DB-Grenzfläche 180 ein DB-Dielektrikum 108 mit mehreren Abschnitten und einen DB-Kontakt 110 mit mehreren Abschnitten beinhalten.
  • Die Grundflächen der DB-Kontakte 110 in einer DB-Grenzfläche 180 können eine beliebige gewünschte Form aufweisen, und mehrere DB-Kontakte 110 können innerhalb einer DB-Grenzfläche 180 auf eine beliebige gewünschte Weise angeordnet sein (z. B. durch die Verwendung lithografischer Strukturierungstechniken, um die DB-Kontakte 110 zu bilden). Zum Beispiel sind 5-8 Draufsichten verschiedener Anordnungen von DB-Kontakten 110 in einem DB-Dielektrikum 108 einer DB-Grenzfläche 180. Bei der Ausführungsform von 5 weisen die DB-Kontakte 110 rechteckige (z. B. quadratische) Grundflächen auf und sind in einem rechteckigen Array angeordnet. Bei der Ausführungsform von 6 weisen die DB-Kontakte 110 kreuzförmige Grundflächen auf und sind in einem dreieckigen Array angeordnet. Bei der Ausführungsform von 7 sind die DB-Kontakte 110 in einem rechteckigen Array angeordnet und Zeilen der DB-Kontakte 110 weisen abwechselnd kreuzförmige Fußabdrücke und dreieckige Fußabdrücke auf. Bei der Ausführungsform von 8 sind die DB-Kontakte 110 in einem rechteckigen Array angeordnet, die DB-Kontakte 110 weisen kreisförmige Grundflächen auf und die Durchmesser der Grundflächen der DB-Kontakte 110 variieren in einem Schachbrettmuster. Die DB-Kontakte 110, die in einer DB-Grenzfläche 180 enthalten sind, können eine beliebige geeignete Kombination dieser und anderer Grundflächenformen, -größen und -anordnungen aufweisen (z. B. sechseckige Arrays, ovale Grundflächen usw.). Bei manchen speziellen Ausführungsformen können die DB-Kontakte 110 in einer DB-Grenzfläche 180 Grundflächen aufweisen, die als konvexe Polygone (z. B. Quadrate, Rechtecke, Achtecke, Kreuzformen usw.) oder Kreise geformt sind.
  • Wie oben angemerkt, kann bei manchen Ausführungsformen ein Auskleidungsmaterial zwischen einem DB-Kontakt 110 und dem angrenzenden DB-Dielektrikum 108 vorhanden sein. 9 veranschaulicht zum Beispiel einen Abschnitt eines Interposers 150 und seiner DB-Grenzfläche 180. Bei der Ausführungsform von 9 ist ein Auskleidungsmaterial 132 zwischen den DB-Kontakten 110 und dem angrenzenden DB-Dielektrikum 108 vorhanden. Das Auskleidungsmaterial 132 kann als eine Diffusionsbarriere (z. B. um eine Diffusion zwischen den DB-Kontakten 110 und dem angrenzenden DB-Dielektrikum 108 zu begrenzen, wie etwa die Kupferdiffusion, die auftreten kann, wenn die DB-Kontakte 110 Kupfer beinhalten und das DB-Dielektrikum 108 Siliciumoxid beinhaltet) und/oder als ein Haftvermittler (z. B. um die Festigkeit der mechanischen Grenzfläche zwischen den DB-Kontakten 110 und dem angrenzenden DB-Dielektrikum 108 zu verbessern) dienen. Bei der speziellen Ausführungsform von 9 ist das Auskleidungsmaterial 132 möglicherweise nicht um die Vias 116 und/oder die Leitungen 114 durch das Isolationsmaterial 106 des Interposers 150 vorhanden. Bei anderen Ausführungsformen kann das Auskleidungsmaterial 132 auch um die Vias 116 und/oder die Leitungen 114 herum vorhanden sein; eine solche Ausführungsform ist in 10 veranschaulicht. Bei manchen Ausführungsformen ist ein Auskleidungsmaterial 132 möglicherweise nur um die Vias 116 und/oder die Leitungen 114 herum vorhanden, aber nicht um die DB-Kontakte 110 herum (nicht gezeigt). Bei der Ausführungsform von 9 kann das Auskleidungsmaterial 132 ein leitfähiges Material (kann z. B. Kobalt, Ruthenium oder Tantal und Stickstoff (z. B. in Form von Tantalnitrid) beinhalten) oder ein nichtleitfähiges Material (z. B. Silicium und Stickstoff (z. B. in Form von Siliciumnitrid) oder diamantartiger Kohlenstoff) sein. Bei der Ausführungsform von 10 kann das Auskleidungsmaterial 132 ein nichtleitfähiges Material sein. Bei noch anderen Ausführungsformen kann kein Auskleidungsmaterial 132 in einem Interposer 150 vorhanden sein. Obwohl verschiedene Ausführungsformen der Verwendung des Auskleidungsmaterials 132 in 9 und 10 dargestellt und hinsichtlich ihres Vorhandenseins in einem Interposer 150 erörtert werden, dient dies lediglich der einfachen Veranschaulichung, und DB-Grenzflächen 180 der mikroelektronischen Komponenten 102 können auch Auskleidungsmaterialien 132 (z. B. nur um die DB-Kontakte 110 herum und/oder um Leitungen und Vias in einem Metallisierungsstapelder mikroelektronischen Komponente 102 herum) beinhalten.
  • Bei manchen Ausführungsformen können lithografische Via-Techniken verwendet werden, um eine oder mehrere Metallisierungsschichten in einem Interposer 150 (z. B. in einem organischen Interposer 150) oder einer mikroelektronischen Komponente 102 zu bilden. 11 veranschaulicht zum Beispiel einen Abschnitt eines Interposers 150 und seiner DB-Grenzfläche 180. Bei der Ausführungsform von 11 sind drei unterschiedliche Schichten aus Isolationsmaterial 106 gezeigt (als 106A, 106B und 106C bezeichnet). Innerhalb der „oberen“ Schicht 106A (der Schicht, die der DB-Grenzfläche 180 am nächsten ist) können Vias 116 unter Verwendung lithografischer Techniken (z. B. „Nullfehlausrichtung“-Techniken) strukturiert werden, sodass ihre Seitenflächen mit Seitenflächen der Leitungen 114, auf denen sie landen, ausgerichtet sind. In „unteren“ Schichten (z. B. der Schicht 106B) können Vias 116 unter Verwendung herkömmlicher Techniken strukturiert werden, und die Seitenflächen der Vias 116 sind möglicherweise nicht mit Seitenflächen der Leitungen 114, auf denen sie landen, ausgerichtet. Allgemeiner kann ein lithografisch gebildeter Via 116 eine beliebige gewünschte Grundfläche (z. B. eine nichtkreisförmige Grundfläche) aufweisen. Bei der Ausführungsform von 11 können die DB-Kontakte 110 „Pads“ in leitfähigem Kontakt mit den Vias 116 der Schicht 106A sein. Die Verwendung lithografischer Via-Techniken bei der Bildung der DB-Grenzfläche 180 kann aufgrund der Planarisierungsoperationen (z. B. chemisch-mechanisches Polieren), die während der lithografischen Via-Fertigung durchgeführt werden, zu einer extrem flachen DB-Grenzfläche 180 führen, und flache DB-Grenzflächen 180 können zuverlässiger Direktbondungen als „unebenere“ DB-Grenzflächen 180 bilden. Dementsprechend kann die Verwendung lithografischer Via-Techniken zum Bilden der DB-Kontakte 110 einer DB-Grenzfläche 180 ein mechanisch und elektrisch zuverlässiges DB-Gebiet 130 unterstützen.
  • Bei manchen Ausführungsformen werden lithografische Via-Techniken verwendet, um die DB-Kontakte 110 in einer DB-Grenzfläche 180 eines Interposers 150 (z. B. in einem organischen Interposer 150) oder einer mikroelektronischen Komponente 102 zu bilden. 12 veranschaulicht zum Beispiel einen Abschnitt eines Interposers 150 und seiner DB-Grenzfläche 180. Bei der Ausführungsform von 12 beinhaltet ein DB-Kontakt 110 einen Via 116 und eine Leitung 114, auf der der Via 116 landet; diese Vias 116 können unter Verwendung lithografischer Techniken strukturiert werden (z. B. sodass die Seitenflächen der Vias 116 mit Seitenflächen der Leitungen 114, auf denen sie landen, ausgerichtet sind). Das DB-Dielektrikum 108 kann die Vias 116 und Leitungen 114 der DB-Kontakte 110 kontaktieren, wie gezeigt. Eine Metallisierung in dem Isolationsmaterial 106 kann unter Verwendung lithografischer Techniken oder herkömmlicher Techniken strukturiert werden. Obwohl verschiedene Ausführungsformen von Vias 116/Leitungen 114 in 11 und 12 dargestellt und hinsichtlich ihres Vorhandenseins in einem Interposer 150 erörtert werden, dient dies lediglich der einfachen Veranschaulichung, und DB-Grenzflächen 180 mikroelektronischer Komponenten 102 können auch lithografisch strukturierte Vias 116/Leitungen 114 in den DB-Grenzflächen 180 und/oder der anderen Metallisierung beinhalten.
  • Bei der Ausführungsform der 1 und 2 sind die DB-Kontakte 110 als Pads in Kontakt mit Vias 116 in dem darunterliegenden Isolationsmaterial 106 gezeigt. Bei anderen Ausführungsformen können die DB-Kontakte 110 selbst Vias sein. Zum Beispiel veranschaulicht 13 eine Ausführungsform, bei der die DB-Kontakte 110 Vias in Kontakt mit Pads in dem Isolationsmaterial 106 sind; wie gezeigt, können die DB-Kontakte 110 schmaler als die Pads sein, mit denen sie in Kontakt sind.
  • Die mikroelektronische Baugruppe 100 der 1 und 2 und andere der hier offenbarten mikroelektronischen Baugruppen 100 können auf eine beliebige geeignete Weise hergestellt werden. Zum Beispiel sind 14-17 Seitenquerschnittsansichten beispielhafter Stufen bei der Herstellung eines Abschnitts der mikroelektronischen Baugruppe 100 der 1 und 2 gemäß verschiedenen Ausführungsformen. Obwohl die unter Bezugnahme auf 14-17 erörterten Operationen unter Bezugnahme auf spezielle Ausführungsformen der hier offenbarten mikroelektronischen Baugruppen 100 veranschaulicht sein können, können die unter Bezugnahme auf 14-17 erörterten Herstellungsverfahren verwendet werden, um beliebige geeignete mikroelektronische Baugruppen 100 zu bilden, Operationen sind jeweils einmal und in einer bestimmten Reihenfolge in 14-17 veranschaulicht, aber die Operationen können wie gewünscht umgeordnet und/oder wiederholt werden (wobei z. B. verschiedene Operationen parallel durchgeführt werden, wenn mehrere mikroelektronische Baugruppen 100 gleichzeitig hergestellt werden). Die nachfolgend unter Bezugnahme auf 14-17 erörterten Herstellungsprozesse können besonders vorteilhaft sein, wenn der Interposer 150 ein organischer Interposer ist, und können auch für glasbasierte oder halbleiterbasierte Interposer (z. B. glasbasierte oder siliciumbasierte Interposer, bei denen vor irgendwelchen Direktbondoperationen der darunterliegende Glas- oder Siliciumwafer bereits ausgedünnt wurde und TSVs gebildet wurden) vorteilhaft sein. Jedoch können beliebige geeignete Herstellungsprozesse verwendet werden, um beliebige der hier offenbarten mikroelektronischen Baugruppen 100 herzustellen.
  • 14 veranschaulicht eine Baugruppe, die einen Interposer 150 beinhaltet, der auf einem Träger 104 montiert ist. Der Interposer 150 weist zwei freigelegte DB-Grenzflächen 180-1 und 180-2 auf. Der Träger 104 kann ein beliebiges geeignetes Material beinhalten und kann bei manchen Ausführungsformen einen Halbleiterwafer (z. B. einen Siliciumwafer) oder Glas (z. B. eine Glasplatte) beinhalten. Wenn der Interposer 150 ein organischer Interposer ist, kann der Interposer 150 vorteilhaft auf dem Träger 104 hergestellt werden, der eine mechanisch stabile Oberfläche bereitstellen kann, auf der die Schichten des Interposers 150 gebildet werden können.
  • 15 veranschaulicht eine Anordnung nach dem Direktbonden mikroelektronischer Komponenten 102-1 und 102-2 an den Interposer 150/Träger 104 von 14. Insbesondere können (nicht bezeichnete) DB-Grenzflächen 180 der mikroelektronischen Komponenten 102 mit den DB-Grenzflächen 180 des Interposers 150 in Kontakt gebracht werden und Wärme und/oder Druck angewendet werden, um die kontaktierenden DB-Grenzflächen 180 zu bonden, um DB-Gebiete 130 zu bilden (wobei DB-Gebiete 130-1 und 130-2 den DB-Grenzflächen 180-1 bzw. 180-2 entsprechen).
  • 16 veranschaulicht eine Anordnung nach dem Bereitstellen eines Vergussmaterials 126 um die mikroelektronischen Komponenten 102 herum und auf der Oberfläche des Interposers 150 der Baugruppe von 15. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 oberhalb der mikroelektronischen Komponenten 102 erstrecken und oberhalb dieser verbleiben, während bei anderen Ausführungsformen das Vergussmaterial 126 zurückpoliert werden kann, um die oberen Oberflächen der mikroelektronischen Komponenten 102 freizulegen, wie gezeigt.
  • 17 veranschaulicht eine Baugruppe anschließend an das Entfernen des Trägers 104 von der Baugruppe von 16 und das Bereitstellen von Lot 120 auf den neu freigelegten leitfähigen Kontakten 118. Die Baugruppe von 17 kann selbst eine mikroelektronische Baugruppe 100 sein, wie gezeigt. Weitere Herstellungsoperationen können an der mikroelektronischen Baugruppe 100 von 17 durchgeführt werden, um andere mikroelektronische Baugruppen 100 zu bilden; zum Beispiel kann das Lot 120 verwendet werden, um die mikroelektronische Baugruppe 100 von 17 mit einer Trägerkomponente 182 zu koppeln, und ein TIM 154 und eine Wärmeübertragungsstruktur 152 können auf der oberen Oberfläche der mikroelektronischen Baugruppe 100 von 17 bereitgestellt sein, wodurch die mikroelektronische Baugruppe 100 der 1 und 2 gebildet wird.
  • Unterschiedliche DB-Gebiete 130 in einer mikroelektronischen Baugruppe 100 können unterschiedliche DB-Dielektrika 108 beinhalten. Zum Beispiel veranschaulicht 18 eine mikroelektronische Baugruppe 100, bei der ein DB-Gebiet 130-1 ein DB-Dielektrikum 108-1 beinhaltet und ein DB-Gebiet 130-2 ein anderes DB-Dielektrikum 108-2 beinhaltet. Die DB Dielektrika 108-1 und 108-2 können sich in ihrer Materialzusammensetzung und/oder ihrer Struktur unterscheiden. Bei manchen Ausführungsformen können DB-Dielektrika 108 in unterschiedlichen DB-Gebieten 130 so ausgewählt werden, dass sie unterschiedliche Wärmeleitfähigkeiten aufweisen, um eine Wärmeübertragung zwischen dem Interposer 150 und den mikroelektronischen Komponenten 102 zu erleichtern und/oder zu begrenzen. Zum Beispiel kann das DB-Dielektrikum 108-1 eine höhere Wärmeleitfähigkeit als das DB-Dielektrikum 108-2 aufweisen, was zu einer größeren Wärmeübertragung zwischen der mikroelektronischen Komponente 102-1 und dem Interposer 150 als zwischen der mikroelektronischen Komponente 102-2 und dem Interposer 150 führt. Bei manchen solchen Ausführungsformen kann das DB-Dielektrikum 108-1 Silicium und Stickstoff (z. B. in Form von Siliciumnitrid) beinhalten und kann das DB-Dielektrikum 108-2 Silicium und Sauerstoff (z. B. in Form von Siliciumoxid) beinhalten; Siliciumnitrid kann eine höhere Wärmeleitfähigkeit als Siliciumoxid aufweisen, und somit kann die Verwendung von Siliciumnitrid als das DB-Dielektrikum 108-1 eine lokale Wärmeübertragung von der mikroelektronischen Komponente 102-1 zu dem Interposer 150 verbessern, während die Verwendung von Siliciumoxid als das DB-Dielektrikum 108-2 thermisches Nebensprechen durch den Interposer 150 zwischen der mikroelektronischen Komponente 102-1 und der mikroelektronischen Komponente 102-2 abschwächen kann.
  • Bei manchen Ausführungsformen kann sich die Dichte der DB-Kontakte 110 (d. h. der Anteil der Fläche einer Bondoberfläche einer DB-Grenzfläche 180, die durch DB-Kontakte 110 belegt wird) zwischen verschiedenen DB-Gebieten 130 unterscheiden. Bei manchen Ausführungsformen kann diese unterschiedliche Dichte darauf zurückzuführen sein, dass ein DB-Gebiet 130 weniger elektrische Pfade als ein anderes DB-Gebiet 130 erfordert. Bei anderen Ausführungsformen kann diese unterschiedliche Dichte verwendet werden, um eine Wärmeübertragung zu verbessern oder zu unterdrücken, wobei eine größere Dichte der DB-Kontakte 110 (und daher ein höherer Anteil an wärmeleitfähigem Metall) verwendet wird, um eine Wärmeübertragung zu verbessern, und eine geringere Dichte der DB-Kontakte 110 (und daher ein geringerer Anteil an wärmeleitfähigem Metall) verwendet wird, um eine Wärmeübertragung zu unterdrücken. Zum Beispiel veranschaulicht 19 eine Ausführungsform, bei der die Dichte der DB-Kontakte 110 in dem DB-Gebiet 130-1 größer als in dem DB-Gebiet 130-2 ist, um eine Wärmeübertragung zwischen der mikroelektronischen Komponente 102-1 und dem Interposer 150 zu verbessern und eine Wärmeübertragung zwischen der mikroelektronischen Komponente 102-2 und dem Interposer 150 zu reduzieren. 19 veranschaulicht unterschiedliche Dichten von DB-Kontakten 110, die von der Verwendung unterschiedlicher DB-Dielektrika 108 in unterschiedlichen DB-Gebieten 130 begleitet werden, aber bei manchen Ausführungsformen können zwei DB-Gebiete 130 unterschiedliche Dichten von DB-Kontakten 110 aufweisen, während sie DB-Dielektrika 108 mit der gleichen Materialzusammensetzung aufweisen.
  • Bei der Ausführungsform der 1 und 2 erstreckt sich das DB-Dielektrikum 108 außerhalb der DB-Gebiete 130 und bedeckt den Rest der oberen Oberfläche des Interposers 150. Bei anderen Ausführungsformen kann ein anderes Material an der oberen Oberfläche des Interposers 150 außerhalb der DB-Gebiete 130 angeordnet sein. Zum Beispiel veranschaulicht 20 eine mikroelektronische Baugruppe 100, bei der ein Material 134, das sich von den DB-Dielektrika 108-1 und 108-2 unterscheidet, auf der oberen Oberfläche des Interposers 150 (z. B. in Kontakt mit dem Vergussmaterial 126) angeordnet ist. Bei manchen Ausführungsformen kann das Material 134 ein oder mehrere dielektrische Materialien beinhalten, wie etwa ein oder mehrere organische oder anorganische dielektrische Materialien. Zum Beispiel kann das Material 134 ein anorganisches dielektrisches Material beinhalten, das Silicium und Stickstoff (z. B. in Form von Siliciumnitrid); Silicium und Sauerstoff (z. B. in Form von Siliciumoxid); oder Silicium, Kohlenstoff, und Stickstoff (z. B. in Form von Siliciumcarbonitrid) beinhaltet; oder das Material 134 kann ein organisches dielektrisches Material beinhalten, wie etwa ein teilchengefülltes Epoxid, ein Polyimid, ein teilchengefülltes Polyimid oder Polybenzoxazol. Bei manchen Ausführungsformen kann das Material 134 ein dielektrisches Material sein, und ein zusätzliches leitfähiges Material (z. B. ein Metall, wie etwa Aluminium oder Kupfer), kann auf dem Material 134 angeordnet sein.
  • Eine mikroelektronische Baugruppe 100 kann mehrere „Ebenen“ von mikroelektronischen Komponenten 102 beinhalten, die durch Direktbonden gekoppelt sind. Zum Beispiel veranschaulichen 21A und 21B mikroelektronische Baugruppen 100, bei denen eine mikroelektronische Komponente 102-1 zwei DB-Grenzflächen 180 (nicht bezeichnet) an ihrer oberen Oberfläche beinhaltet und mikroelektronische Komponenten 102-3 und 102-4 mit ihren eigenen DB-Grenzflächen 180 (nicht bezeichnet) an den unteren Oberflächen über DB-Gebiete 130-3 bzw. 130-4 mit der mikroelektronischen Komponente 102-1 gekoppelt sind. Gleichermaßen beinhaltet die mikroelektronische Komponente 102-2 eine DB-Grenzfläche 180 (nicht bezeichnet) an ihrer oberen Oberfläche, und eine mikroelektronische Komponente 102-5 mit ihrer eigenen DB-Grenzfläche 180 (nicht bezeichnet) an ihrer unteren Oberfläche ist über ein DB-Gebiet 130-5 mit der mikroelektronischen Komponente 102-2 gekoppelt. Die mikroelektronischen Baugruppen 100 von 21 können somit als zwei Ebenen direkt gebondeter mikroelektronischer Komponenten 102 aufweisend beschrieben werden. Die mikroelektronischen Baugruppen 100 der 21A und 21B teilen sich viele Merkmale und 21B veranschaulicht eine spezielle Ausführungsform, bei der die mikroelektronische Komponente 102-1 eine eingebettete mikroelektronische Komponente 102-6 (z. B. einen eingebetteten Die) beinhaltet und sich das DB-Gebiet 130-4 auf der oberen Fläche der eingebetteten mikroelektronischen Komponente 102-6 befindet. Bei manchen Ausführungsformen kann die eingebettete mikroelektronische Komponente 102-6 eine Komponente mit höherer Dichte sein und kann die mikroelektronische Komponente 102-1 eine Komponente mit geringerer Dichte sein. Die mikroelektronische Komponente 102-1 kann eine oder mehrere leitfähige Strukturen 195 beinhalten, die (nicht gezeigte) Kontakte an der unteren Oberfläche der eingebetteten mikroelektronischen Komponente 102-6 leitfähig mit den DB-Kontakten 110 an der unteren Oberfläche der mikroelektronischen Komponente 102-1 koppeln. Allgemeiner kann eine beliebige hier offenbarte mikroelektronische Komponente 102 einen oder mehrere Dies beinhalten und kann unterschiedliche Arten von leitfähigen Durchgangszwischenverbindungen, wie etwa Kupfersäulen und TSVs (z. B. SiliciumDurchkontaktierungen), aufweisen.
  • Bei manchen Ausführungsformen können die mikroelektronischen Komponenten 102-1 und 102-2 in der ersten Ebene der mikroelektronischen Baugruppe 100 von 21 leitfähige Strukturen 194 beinhalten, die sich zwischen den DB-Gebieten 130 an ihrer oberen und unteren Oberfläche erstrecken, wodurch leitfähige Pfade für Leistungs-, Masse- und/oder Signale zu den mikroelektronischen Komponenten 102 in der zweiten Ebene (d. h. den mikroelektronischen Komponenten 102-3, 102-4 und 102-5) bereitgestellt werden. Bei manchen Ausführungsformen kann eine solche leitfähige Struktur 194 eine oder mehrere TSVs beinhalten, einschließlich eines Vias aus leitfähigem Material, wie etwa eines Metall-Vias, der von dem umgebenden Silicium oder anderen Halbleitermaterial durch ein Barriereoxid isoliert ist), wie etwa Siliciumdurchkontaktierungen, wenn die mikroelektronischen Komponenten 102-1 und 102-2 Siliciumsubstrate beinhalten, oder Glasdurchkontaktierungen, wenn die mikroelektronischen Komponenten 102-1 und 102-2 Glassubstrate beinhalten. Bei manchen Ausführungsformen können die mikroelektronischen Komponenten 102-1 und 102-2 in einer ersten Ebene passiv (z. B. keine Transistoren enthaltend) oder aktiv (z. B. Transistoren in Form von Speicherschaltungsanordnungen und/oder Leistungslieferschaltungsanordnungen enthaltend) sein.
  • Bei der Ausführungsform von 21 kann sich ein Vergussmaterial 126 bis zu den mikroelektronischen Komponenten 102 in der zweiten Ebene erstrecken und diese lateral umgeben, und bei manchen (nicht gezeigten) Ausführungsformen kann das Vergussmaterial 126 die oberen Oberflächen der mikroelektronischen Komponenten 102 in der zweiten Ebene bedecken. Wie in 21 gezeigt, kann die obere Oberfläche des Vergussmaterials 126 bei manchen Ausführungsformen komplanar mit den freigelegten DB-Grenzflächen 180 sein. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe 100 einschließlich freigelegter DB-Grenzflächen 180 ein temporäres entfernbares Schutzmaterial (z. B. ein Haftmaterial, nicht gezeigt) auf den freigelegten DB-Grenzflächen 180 aufweisen, um diese zu schützen, bis Direktbondoperationen durchgeführt werden. Mikroelektronische Baugruppen 100 einschließlich mehrerer Ebenen mikroelektronischer Komponenten 102 können auf eine oben unter Bezugnahme auf 14-17 erörterte Weise gebildet werden, wobei die zusätzlichen Ebenen mikroelektronischer Komponenten 102 vor dem Abscheiden des Vergussmaterials 126 mit den vorhergehenden Baugruppen gekoppelt werden. Bei manchen anderen Ausführungsformen kann eine mikroelektronische Baugruppe 100 einschließlich mehrerer Ebenen mikroelektronischer Komponenten 102 gebildet werden, indem zuerst die Ebenen mikroelektronischer Komponenten 102 zusammengesetzt werden und dann die zusammengesetzten Schichten mit einem Interposer 150 gekoppelt werden, wie oben unter Bezugnahme auf 15 erörtert. Eine mikroelektronische Baugruppe 100 ist möglicherweise nicht auf zwei Ebenen mikroelektronischer Komponenten 102 beschränkt, sondern kann, wie gewünscht, drei oder mehr Schichten beinhalten. Obwohl die mikroelektronischen Komponenten 102 in einer einzelnen Ebene in 21 als eine gleiche Höhe aufweisend dargestellt sind, dient dies ferner lediglich der einfachen Veranschaulichung, und mikroelektronische Komponenten 102 können in einer beliebigen einzelnen Ebene in einer mikroelektronischen Baugruppe 100 unterschiedliche Höhen aufweisen. Ferner ist möglicherweise nicht jede mikroelektronische Komponente 102 in einer mikroelektronischen Baugruppe 100 Teil eines Stapels mehrerer mikroelektronischer Komponenten 102; zum Beispiel ist bei manchen Varianten der mikroelektronischen Baugruppe 100 von 21 möglicherweise keine mikroelektronische Komponente 102-5 auf der mikroelektronischen Komponente 102-2 vorhanden (und somit beinhaltet die mikroelektronische Komponente 102-2 möglicherweise keine leitfähigen Strukturen 194 (beinhaltet z. B. möglicherweise keine TSVs)).
  • Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe 100 eine oder mehrere DB-Grenzflächen 180 beinhalten, die an einer Oberfläche der mikroelektronischen Baugruppe 100 freigelegt sind. Zum Beispiel veranschaulicht 22 eine mikroelektronische Baugruppe 100 ähnlich jener von 21, bei der aber die zweite Ebene mikroelektronischer Komponenten 102 nicht vorhanden ist und die entsprechenden DB-Grenzflächen 180 (d. h. die DB-Grenzflächen 180-3, 180-4 und 180-5) an den oberen Oberflächen der mikroelektronischen Komponenten 102-1 und 102-2 freigelegt sind. Eine solche mikroelektronische Baugruppe 100 kann nützlich sein, wenn ein Kunde oder eine andere Entität ihre eigenen zusätzlichen mikroelektronischen Komponenten 102 (z. B. die mikroelektronischen Komponenten 102-3, 102-4 und 102-5 von 21) mittels Direktbonden über die freigelegten DB-Grenzflächen 180 mit den oberen Oberflächen der mikroelektronischen Baugruppe 100 von 22 koppeln möchte. 22 veranschaulicht eine spezielle Ausführungsform, bei der DB-Grenzflächen 180 an oberen Oberflächen einer ersten Ebene von mikroelektronischen Komponenten 102 freigelegt sind, aber eine mikroelektronische Baugruppe 100 kann mehr als eine Ebene mikroelektronischer Komponenten 102 beinhalten, wobei DB-Grenzflächen 180 an oberen Oberflächen mikroelektronischer Komponenten 102 in einer zweiten (oder höheren) Ebene freigelegt sind. Zum Beispiel veranschaulicht 23 eine mikroelektronische Baugruppe 100 ähnlich jener von 21, bei der aber die mikroelektronischen Komponenten 102-3, 102-4 und 102-5 DB-Grenzflächen 180 aufweisen, die an der oberen Oberfläche der mikroelektronischen Baugruppe 100 freigelegt sind. Wie in 23 gezeigt, kann die obere Oberfläche des Vergussmaterials 126 bei manchen Ausführungsformen komplanar mit den freigelegten DB-Grenzflächen 180 sein. Obwohl verschiedene der vorhergehenden Zeichnungen DB-Gebiete 130 an einer einzigen Oberfläche des Interposers 150 (z. B. der oberen Oberfläche) veranschaulichen, kann eine mikroelektronische Baugruppe 100 DB-Gebiete 130 an mehreren Oberflächen eines Interposers 150 beinhalten.
  • Eine mikroelektronische Komponente 102 (z. B. ein Die) kann hergestellt werden, indem mehrere mikroelektronische Komponenten 102 (entweder vollständig oder teilweise hergestellt) voneinander vereinzelt werden (z. B. wenn mehrere mikroelektronische Komponenten 102 ausgehend von einem einzigen Wafer 1500 hergestellt werden, wie unten unter Bezugnahme auf 35 erörtert). Herkömmliche Vereinzelungsprozesse können zu Rückständen führen, die die Oberflächen einer mikroelektronischen Komponente 102 kontaminieren können, und das Ausmaß an Rückständen, die durch herkömmliche Vereinzelungsprozesse erzeugt wird, kann eine DB-Grenzfläche 180 kontaminieren und/oder ihre Rauheit erhöhen, sodass ein zuverlässiges Direktbonden verhindert wird. Bei manchen Ausführungsformen kann die Herstellung einer mikroelektronischen Komponente 102 mit einer DB-Grenzfläche 180 einen Vereinzelungsprozess beinhalten, der zu weniger Rückständen an der DB-Grenzfläche 180 als herkömmliche Vereinzelungsprozesse führt und somit die Qualität der Bondung in einem DB-Gebiet 130 einer mikroelektronischen Baugruppe 100 erhöht. Manche solche rückstandarmen Vereinzelungsprozesse können die Bildung eines Grabens an einer Peripherie der mikroelektronischen Komponente 102 vor der Vereinzelung beinhalten; wie weiter unten erörtert, kann ein solcher Graben die Vereinzelungsrückstände „auffangen“, wodurch die DB-Grenzfläche 180 relativ rückstandfrei bleibt.
  • Zum Beispiel sind 24A-24B verschiedene Ansichten einer mikroelektronischen Baugruppe 100 einschließlich einer mikroelektronischen Komponente 102 mit einer DB-Grenzfläche 180 und einem Peripheriegraben 308 gemäß verschiedenen Ausführungsformen. 24A ist eine Seitenquerschnittsansicht der mikroelektronischen Baugruppe 100 und 24B ist eine Ansicht der mikroelektronischen Komponente 102 der mikroelektronischen Baugruppe 100 von 24A von unten, die die DB-Schnittstelle 180 und den Peripheriegraben 308 an der unteren Oberfläche der mikroelektronischen Komponente 102 zeigt. Bei der mikroelektronischen Baugruppe 100 von 24 kann die DB-Grenzfläche 180 der mikroelektronischen Komponente 102 an eine DB-Grenzfläche 180 eines Interposers 150 gebondet sein, wodurch ein DB-Gebiet 130 gebildet wird; die Einzelheiten der DB-Grenzflächen 180 und des DB-Gebiets 130 der mikroelektronischen Baugruppe 100 von 24 sind zur Klarheit der Veranschaulichung weggelassen und können beliebige der hier offenbarten Formen annehmen. Obwohl 24 eine mikroelektronische Baugruppe 100 einschließlich einer mikroelektronischen Komponente 102 (einschließlich eines Peripheriegrabens 308) veranschaulicht, die an einen Interposer 150 gebondet ist, ist dies lediglich ein Beispiel, und eine mikroelektronische Baugruppe 100 kann eine mikroelektronische Komponente 102 (einschließlich eines Peripheriegrabens 308) beinhalten, die an eine beliebige andere geeignete mikroelektronische Komponente 102 (die einen Peripheriegraben 308 beinhalten kann oder nicht) gebondet ist.
  • Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 einen erhöhten Grat 310 in dem Peripheriegraben 308 beinhalten. Wie hier verwendet, kann ein „Grat“ die Form eines Vorsprungs von einer Oberfläche (z. B. in einer zu der Oberfläche senkrechten oder zu der Oberfläche parallelen Richtung) annehmen. Wie der Peripheriegraben 308 kann sich der Grat 310 um einen Umfangsrand der mikroelektronischen Komponente 102 herum erstrecken und kann sich am entfernten Rand des Peripheriegrabens 308 befinden, wie in 24B veranschaulicht. Der Grat 310 kann ein Vereinzelungsartefakt (das z. B. aus Laserritzen, Plasma-Dicing und Blattsägenvereinzelung entsteht) sein und kann eine Mischung verschiedener abgetragener Materialien der mikroelektronischen Komponente 102 beinhalten; Beispiele für spezielle Grate 310 sind unten unter Bezugnahme auf 25-27 erörtert.
  • Die Abmessungen eines Peripheriegrabens 308 und eines Grats 310 darin können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen kann die Tiefe 312 eines Peripheriegrabens 308 zwischen 2 Mikrometer und 25 Mikrometer (z. B. zwischen 4 Mikrometer und 12 Mikrometer) betragen; Beispiele für mikroelektronische Komponenten 102, die Peripheriegräben 308 mit unterschiedlichen Tiefen 312 aufweisen, sind unten unter Bezugnahme auf 25-27 erörtert. Bei manchen Ausführungsformen kann die Breite 314 eines Peripheriegrabens 308 mehr als 2 Mikrometer (z. B. zwischen 3 Mikrometer und 7 Mikrometer) betragen. Die Höhe 316 eines Grats 310 kann geringer als eine Tiefe 312 des Peripheriegrabens 308 sein, in dem der Grat 310 angeordnet ist, und somit kann der Grat 310 das Direktbonden an der DB-Grenzfläche 180 nicht stören. Bei manchen Ausführungsformen kann die Höhe 316 eines Grats 310 weniger als 500 Nanometer betragen. Bei manchen Ausführungsformen kann eine DB-Grenzfläche 180 eine quadratisch gemittelte Oberflächenrauigkeit aufweisen, die weniger als 0,5 Nanometer (z. B. weniger als 0,3 Nanometer) beträgt.
  • Bei manchen Ausführungsformen kann sich ein Peripheriegraben 308 durch eine DB-Grenzfläche 180, aber nicht in die darunterliegende Metallisierung der mikroelektronischen Komponente 102 erstrecken. Zum Beispiel ist 25 eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Komponente 102 mit einer DB-Grenzfläche 180 (einschließlich DB-Kontakten 110 und einem DB-Dielektrikum 108, wie gezeigt), einem Metallisierungsstapel 304 und einem Substrat 302. Der Metallisierungsstapel 304 kann sich zwischen der DB-Grenzfläche 180 und dem Substrat 302 befinden. Der Metallisierungsstapel 304 kann die Form eines beliebigen der hier offenbarten Metallisierungsstapel (z. B. der unten unter Bezugnahme auf 36 erörterten Metallisierungsstapel 1619) annehmen und das Substrat 302 kann die Form eines beliebigen der hier offenbarten Substrate (z. B. des unten unter Bezugnahme auf 36 erörterten Substrats 1602) annehmen. Die mikroelektronische Komponente 102 von 25 kann einen Peripheriegraben 308 beinhalten, der sich durch die DB-Grenzfläche 180 erstreckt, sich aber nicht in den Metallisierungsstapel 304 erstreckt; bei manchen solchen Ausführungsformen kann die Tiefe 312 des Peripheriegrabens 308 gleich der Dicke des DB-Dielektrikums 108 sein. Der Grat 310 kann in dem Peripheriegraben 308 auf dem Metallisierungsstapel 304 angeordnet sein und kann Material des Metallisierungsstapels 304 und Material des Substrats 302 beinhalten (z. B. Metall-, Halbleiter- und dielektrische Materialien, die während der Vereinzelung des Metallisierungsstapels 304 und des Substrats 302 abgetragen werden, wie unten unter Bezugnahme auf 29-31 erörtert).
  • Ein Peripheriegraben 308 kann sich durch eine DB-Grenzfläche 180 und in die darunterliegende Metallisierung einer mikroelektronischen Komponente 102 erstrecken. Zum Beispiel kann sich ein Peripheriegraben 308 durch eine DB-Grenzfläche 180 und in, aber nicht durch, die darunterliegende Metallisierung der mikroelektronischen Komponente 102 erstrecken. Zum Beispiel ist 26 eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Komponente 102 ähnlich jener von 25, aber einschließlich eines Peripheriegrabens 308, der sich durch die DB-Grenzfläche 180 und in den Metallisierungsstapel 304 erstreckt, ohne durch den Metallisierungsstapel 304 zu gehen; bei manchen solchen Ausführungsformen kann die Tiefe 312 des Peripheriegrabens 308 gleich der Summe der Dicke des DB-Dielektrikums 108 und der Dicke des Abschnitts des Metallisierungsstapels 304, durch den sich der Peripheriegraben 308 erstreckt, sein. Der Grat 310 kann in dem Peripheriegraben 308 auf dem Metallisierungsstapel 304 angeordnet sein und kann Material des Metallisierungsstapels 304 und Material des Substrats 302 beinhalten (z. B. aufgrund der Vereinzelung des Metallisierungsstapels 304 und des Substrats 302, wie unten unter Bezugnahme auf 29-31 erörtert).
  • Bei manchen Ausführungsformen kann sich ein Peripheriegraben 308 durch eine DB-Grenzfläche 180 und durch die darunterliegende Metallisierung einer mikroelektronischen Komponente 102 erstrecken. 27 ist zum Beispiel eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Komponente 102 ähnlich jener der 25 und 26, aber einschließlich eines Peripheriegrabens 308, der sich durch die DB-Grenzfläche 180 und durch den Metallisierungsstapel 304 erstreckt. Bei manchen solchen Ausführungsformen kann die Tiefe 312 des Peripheriegrabens 308 gleich der Summe der Dicke des DB-Dielektrikums 108 und der Höhe des Metallisierungsstapels 304 sein. Der Grat 310 kann in dem Peripheriegraben 308 auf dem Substrat 302 angeordnet sein und kann Material des Substrats 302 beinhalten (z. B. aufgrund der Vereinzelung des Substrats 302, wie unten unter Bezugnahme auf 29-31 erörtert).
  • Bei manchen Ausführungsformen kann sich ein Peripheriegraben 308 durch eine DB-Grenzfläche 180, durch die darunterliegende Metallisierung einer mikroelektronischen Komponente 102 und in ein Substrat der mikroelektronischen Komponente 102 erstrecken. 28 ist zum Beispiel eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Komponente 102 ähnlich jener der 25-27, aber einschließlich eines Peripheriegrabens 308, der sich durch die DB-Grenzfläche 180, durch den Metallisierungsstapel 304 und in das Substrat 302 erstreckt. Bei manchen solchen Ausführungsformen kann die Tiefe 312 des Peripheriegrabens 308 gleich der Summe der Dicke des DB-Dielektrikums 108, der Höhe des Metallisierungsstapels 304 und der Dicke des Abschnitts des Substrats 302, durch den sich der Peripheriegraben 308 erstreckt, sein. Der Grat 310 kann in dem Peripheriegraben 308 auf dem Substrat 302 angeordnet sein und kann Material des Substrats 302 beinhalten (z. B. wie unten unter Bezugnahme auf 29-31 erörtert).
  • Eine mikroelektronische Komponente 102 mit einem Peripheriegraben 308 kann unter Verwendung einer beliebigen geeigneten Technik gebildet werden. Zum Beispiel sind 29-31 Seitenquerschnittsansichten beispielhafter Stufen bei der Herstellung einer mikroelektronischen Komponente mit einer DB-Grenzfläche und einem Peripheriegraben gemäß verschiedenen Ausführungsformen. Obwohl die unter Bezugnahme auf 29-31 erörterten Operationen möglicherweise unter Bezugnahme auf spezielle Ausführungsformen der hier offenbarten mikroelektronischen Komponenten 102 veranschaulicht werden, können die unter Bezugnahme auf 29-31 erörterten Herstellungsverfahren verwendet werden, um eine beliebige geeignete mikroelektronische Komponente 102 zu bilden. Insbesondere werden die Operationen der 29-31 unter Bezugnahme auf die Herstellung der in 25 veranschaulichten speziellen mikroelektronischen Komponente 102 erörtert, aber die Operationen der 29-31 können entsprechend modifiziert werden, um beliebige andere geeignete der hier offenbarten mikroelektronischen Komponenten 102 herzustellen. Operationen sind jeweils einmal und in einer bestimmten Reihenfolge in 29-31 veranschaulicht, aber die Operationen können wie gewünscht umgeordnet und/oder wiederholt werden (wobei z. B. unterschiedliche Operationen parallel durchgeführt werden, wenn mehrere mikroelektronische Komponenten 102 gleichzeitig hergestellt werden).
  • 29 veranschaulicht eine Baugruppe, die ein nicht vereinzeltes Substrat 322, einen nicht vereinzelten Metallisierungsstapel 324 und mehrere DB-Grenzflächen 180 auf dem nicht vereinzelten Metallisierungsstapel 324 beinhaltet. Die Baugruppe von 29 kann eine Stufe bei der Herstellung einer mikroelektronischen Komponente 102 repräsentieren, in der mehrere teilweise fertiggestellte mikroelektronische Komponenten 102 immer noch Teil einer einzigen Baugruppe sind.
  • 30 veranschaulicht eine Baugruppe anschließend an das Bilden nicht vereinzelter Gräben 326 in den Zerteilungsbahnen der Baugruppe von 29. Die nicht vereinzelten Gräben 326 können bis zu einer Tiefe 312 gebildet werden, die gleich der gewünschten Tiefe 312 der Peripheriegräben 308 ist; bei der speziellen Ausführungsform von 30 erstrecken sich die nicht vereinzelten Gräben 326 durch das DB-Dielektrikum 108, aber nicht in den nicht vereinzelten Metallisierungsstapel 324 (z. B. wie oben unter Bezugnahme auf die mikroelektronische Komponente 102 von 25 erörtert), aber bei anderen Ausführungsformen können sich die nicht vereinzelten Gräben 326 in den nicht vereinzelten Metallisierungsstapel 324, durch den nicht vereinzelten Metallisierungsstapel 324 und/oder in das nicht vereinzelte Substrat 322 erstrecken (z. B. wie oben unter Bezugnahme auf die mikroelektronischen Komponenten 102 der 26, 27 bzw. 28 erörtert). Die nicht vereinzelten Gräben 326 können unter Verwendung einer lithografischen Strukturierungs- und Ätztechnik gebildet werden. Zum Beispiel kann ein Resistmaterial auf der Baugruppe von 29 abgeschieden werden, kann dieses Resistmaterial lithografisch strukturiert werden, um Öffnungen zu bilden, die den Positionen der nicht vereinzelten Gräben 326 entsprechen, können eine oder mehrere Ätztechniken verwendet werden, um das Material der Baugruppe von 29 zu entfernen, um die nicht vereinzelten Gräben 326 zu bilden, und kann dann das Resistmaterial entfernt werden. Die Breite der nicht vereinzelten Gräben 326 kann basierend auf der gewünschten Breite 314 der Peripheriegräben 308 und der Materialmenge, die durch nachfolgende Schneidoperationen entfernt wird, die unten unter Bezugnahme auf 31 erörtert werden, ausgewählt werden (z. B. die Breite eines Blatts einer Zerteilungssäge oder die Bahnbreite der Maske, die für einen RIE-Prozess (RIE: Reactive Ion Etching) verwendet wird, oder die Breite eines Laserablationsmusters).
  • 31 veranschaulicht eine Baugruppe anschließend an das Ausführen von Schnitten in nicht vereinzelten Gräben 326 der Baugruppe von 30, um mehrere der mikroelektronischen Komponenten 102 zu trennen. Die Schneidoperationen können die Peripheriegräben 308 an dem Umfangsrand jeder mikroelektronischen Komponente 102 hinterlassen und können Rückstände erzeugen, die sich als Grate 310 an den Rändern der Peripheriegräben 308 ansammeln, wie gezeigt; andere Rückstände, die während des Schneidens erzeugt werden, können größtenteils innerhalb der Peripheriegräben 308 aufgefangen werden und somit die DB-Grenzfläche 180 der mikroelektronischen Komponenten 102 nicht wesentlich kontaminieren. Beliebige geeignete Schneidtechniken können verwendet werden, um die mikroelektronischen Komponenten 102 zu vereinzeln, wie etwa Laserritzen, Blattsägen, Stealth-Dicing oder RIE.
  • Wie oben angemerkt, können verschiedene Techniken verwendet werden, um die Schneidvorgänge durchzuführen, die mehrere der mikroelektronischen Komponenten 102 trennen. Verschiedene dieser Techniken können eine Steuerung der Form der Profile von Seitenflächen der mikroelektronischen Komponenten 102 ermöglichen. Zum Beispiel können manche Schneidtechniken wie RIE ein selektives Krümmen, Abrunden und/oder Abwinkeln der Seitenflächen und/oder Ecken der mikroelektronischen Komponenten 102 ermöglichen; solche gekrümmten, abgerundeten, und/oder abgewinkelten Oberflächen/Ecken können den mikroelektronischen Komponenten 102 mechanische Vorteile verleihen (z. B. Reduzieren spannungsbezogener Ausfallsmodi), indem mechanische Spannungen, die aufgrund scharfer Materialgeometrien auftreten können, reduziert oder eliminiert werden. Zum Beispiel veranschaulicht 32A eine mikroelektronische Komponente 102 mit konvexen Seitenflächen, während 32B eine mikroelektronische Komponente 102 mit konkaven Seitenflächen veranschaulicht. 32C veranschaulicht eine mikroelektronische Komponente 102 mit abgewinkelten Seitenflächen; bei der Ausführungsform von 32C führen die abgewinkelten Seitenflächen zu einem Substrat 302, das sich zu der DB-Grenzfläche 180 hin verbreitert, aber bei anderen Ausführungsformen kann die Orientierung der abgewinkelten Seitenflächen umgekehrt werden, sodass sich das Substrat 302 zu der DB-Grenzfläche 180 hin verengt. Bei manchen Ausführungsformen können die Seitenflächen und/oder Ecken einer mikroelektronischen Komponente 102 gestuft sein (z. B. einen „gestuften Schnitt“ aufweisend, der aus der anfänglichen Verwendung eines breiteren Zerteilungsmessers gefolgt von der Verwendung eines schmaleren Zerteilungsmessers entsteht). Zum Beispiel veranschaulicht 33A eine mikroelektronische Komponente 102 mit gestuften Seitenflächen; bei der Ausführungsform von 33A führen die gestuften Seitenflächen zu einem Substrat 302, das sich zu der DB-Grenzfläche 180 hin verbreitert, aber bei anderen Ausführungsformen kann die Orientierung der gestuften Seitenflächen umgekehrt werden, sodass sich das Substrat 302 zu der DB-Grenzfläche 180 hin verengt. Bei manchen Ausführungsformen können die Seitenflächen und/oder Ecken einer mikroelektronischen Komponente 102 zusätzlich dazu oder anstatt dass sie gekrümmt oder abgewinkelt usw. sind, gezackt sein (z. B. aufgrund von Laserritzen). Zum Beispiel veranschaulicht 33B eine mikroelektronische Komponente 102 mit gezackten Seitenflächen; bei der Ausführungsform von 33B führen die gezackten Seitenflächen zu einem Substrat 302, das sich zu der DB-Grenzfläche 180 hin verbreitert, aber bei anderen Ausführungsformen kann die Orientierung der gestuften Seitenflächen umgekehrt werden, sodass sich das Substrat 302 zu der DB-Grenzfläche 180 hin verengt. 34 ist eine Ansicht einer beispielhaften mikroelektronischen Komponente 102 mit abgerundeten Ecken von unten. Abgerundete (z. B. abgeschrägte) Ecken können unter Verwendung einer geeigneten Maske während eines Plasmaätzprozesses erzeugt werden und können vorteilhafterweise mechanische Spannung in der mikroelektronischen Komponente 102 reduzieren; beliebige der hier offenbarten mikroelektronischen Komponenten 102 können solche abgerundeten Ecken beinhalten.
  • Die hier offenbarten mikroelektronischen Komponenten 102 und mikroelektronischen Baugruppen 100 können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 35-38 veranschaulichen verschiedene Beispiele für Einrichtungen, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und mikroelektronischen Baugruppen 100 beinhalten können oder wie geeignet darin enthalten sein können.
  • 35 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die in einer beliebigen der hier offenbarten mikroelektronischen Komponenten 102 enthalten sein können. Zum Beispiel kann ein Die 1502 als eine mikroelektronische Komponente 102 dienen oder kann in einer mikroelektronischen Komponente 102 enthalten sein. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 mit IC-Strukturen beinhalten, die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC enthält. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen; der Vereinzelungsprozess kann das in 29-31 veranschaulichte Verfahren beinhalten und somit können die Dies 1502 einen Peripheriegraben 308 und einen Grat 310 beinhalten, wie oben erörtert. Der Die 1502 kann einen oder mehrere Transistoren (z. B. manche der Transistoren 1640 von 36, die unten erörtert sind) und/oder eine Hilfsschaltungsanordnung zum Leiten elektrischer Signale zu den Transistoren sowie andere IC-Komponenten beinhalten. Bei einigen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z. B. eine Direktzugriffsspeicher(RAM)-Vorrichtung, wie etwa eine Statischer-RAM(SRAM)-Vorrichtung, eine Magnetischer-RAM(MRAM)-Vorrichtung, eine Resistiver-RAM(RRAM)-Vorrichtung, eine Conductive-Bridging-RAM(CBRAM)-Vorrichtung usw.), eine Logikvorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltungselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Die 1502 kombiniert werden. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildete Speicherarray auf demselben Die 1502 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 von 38) oder eine andere Logik gebildet sein, die dazu ausgelegt ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Anweisungen auszuführen.
  • 36 ist eine Seitenquerschnittsansicht einer IC-Vorrichtung 1600, die in einer beliebigen der hier offenbarten mikroelektronischen Komponenten 102 enthalten sein kann. Zum Beispiel kann eine IC-Vorrichtung 1600 (z. B. als Teil eines Dies 1502, wie oben unter Bezugnahme auf 35 erörtert) als eine mikroelektronische Komponente 102 dienen oder in einer mikroelektronischen Komponente 102 enthalten sein. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 (35) enthalten sein. Die IC-Vorrichtung 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 von 35) gebildet sein und kann in einem Die (z. B. dem Die 1502 aus 35) enthalten sein. Das Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen zusammengesetzt ist, die zum Beispiel, n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Substrat 1602 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung von Volumensilicium oder einer Silicium-auf-lsolator(SOI: Silicon-On-Insulator)-Unterstruktur gebildet ist. Bei manchen Ausführungsformen kann das Substrat 1602 unter Verwendung alternativer Materialien gebildet sein, die mit Silicium kombiniert sein können oder nicht und die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können ebenfalls verwendet werden, um das Substrat 1602 zu bilden. Obwohl hier einige wenige Beispiele für Materialien, aus denen das Substrat 1602 gebildet werden kann, beschrieben sind, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Substrat 1602 kann Teil eines vereinzelten Dies (z. B. der Dies 1502 von 35) oder eines Wafers (z. B. des Wafers 1500 von 35) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 beinhalten, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs: Metal Oxide Semiconductor Field-Effect Transistors)) beinhalten, die auf dem Substrat 1602 gebildet sind. Die Vorrichtungsschicht 1604 kann zum Beispiel ein oder mehrere Source- und/oder Drain(S/D)-Gebiete 1620, ein Gate 1622 zum Steuern eines Stromflusses in dem Transistor 1640 zwischen den S/D-Gebieten 1620 und einen oder mehrere S/D-Kontakte 1624 zum Leiten elektrischer Signale zu/von den S/D-Gebieten 1620 beinhalten. Die Transistoren 1640 können zusätzliche Merkmale aufweisen, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsgebiete, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf den/die in 36 dargestellte(n) Typ und Konfiguration beschränkt und können eine große Vielfalt von anderen Typen und Konfigurationen beinhalten, wie etwa, zum Beispiel, planare Transistoren, nichtplanare Transistoren oder eine Kombination aus beiden. Planare Transistoren können Bipolartransistoren (BJT), Heteroübergang-Bipolartransistoren (HBT) oder Transistoren mit hoher Elektronenmobilität (HEMT) beinhalten. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoband- und Nanodrahttransistoren, beinhalten.
  • Jeder Transistor 1640 kann ein Gate 1622 beinhalten, das aus mindestens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode, gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder ein High-k-Dielektrikum-Material beinhalten. Das High-k-Dielektrikum-Material kann Elemente, wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, beinhalten. Beispiele für High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, beinhalten unter anderem Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei manchen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet werden und kann in Abhängigkeit davon, ob der Transistor 1640 ein p-Typ-Metall-Oxid-Halbleiter(PMOS)- oder ein n-Typ-Metall-Oxid-Halbleiter(NMOS)-Transistor sein soll, wenigstens ein p-Typ-Austrittsarbeit-Metall oder n-Typ-Austrittsarbeit-Metall beinhalten. Bei einigen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind, und mindestens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können für andere Zwecke enthalten sein, wie etwa eine Barriereschicht. Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor (z. B. für Austrittsarbeitsabstimmung) erörterten Metalle. Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem, Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor (z. B. zur Austrittsarbeitsabstimmung) erörterten Metalle.
  • Bei manchen Ausführungsformen, wenn als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung betrachtet, kann die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Abschnitt, der im Wesentlichen parallel zu der Oberfläche des Substrats ist, und zwei Seitenwandabschnitte beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei anderen Ausführungsformen kann mindestens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandabschnitte beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und planaren nicht U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht U-förmigen Schichten gebildet sind.
  • Bei manchen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern an gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien wie Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid gebildet sein. Prozesse zum Bilden von Seitenwandabstandshaltern sind in der Technik wohlbekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei manchen Ausführungsformen können mehrere Abstandshalterpaare verwendet werden; beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Gebiete 1620 können in dem Substrat 1602 angrenzend an das Gate 1622 jedes Transistors 1640 gebildet sein. Die S/D-Gebiete 1620 können zum Beispiel unter Verwendung eines Implantation/Diffusions-Prozesses oder eines Ätzung/Abscheidung-Prozesses gebildet werden. Bei dem erstgenannten Prozess können Dotierstoffe, wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Substrat 1602 ionenimplantiert werden, um die S/D-Gebiete 1620 zu bilden. Ein Temperprozess, der die Dotierstoffe aktiviert und bewirkt, dass sie weiter in das Substrat 1602 hinein diffundieren, kann auf den Ionenimplantationsprozess folgen. In dem letztgenannten Prozess kann das Substrat 1602 zuerst geätzt werden, um Vertiefungen an den Stellen der S/D-Gebiete 1620 zu bilden. Dann kann ein epitaktischer Abscheidungsprozess ausgeführt werden, um die Vertiefungen mit Material zu füllen, das zum Fertigen der S/D-Gebiete 1620 verwendet wird. Bei manchen Implementierungen können die S/D-Gebiete 1620 unter Verwendung einer Siliciumlegierung, wie etwa Siliciumgermanium oder Siliciumcarbid, gefertigt werden. Bei manchen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen, wie etwa Bor, Arsen oder Phosphor, dotiert werden. Bei manchen Ausführungsformen können die S/D-Gebiete 1620 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie etwa Germanium oder eines Gruppe-II I-V-Materials oder einer Gruppe-II I-V-Legierung, gebildet werden. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Gebiete 1620 zu bilden.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingabe-/Ausgabe(E/A)-Signale, können an und/oder von den Vorrichtungen (z. B. den Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 1604 (veranschaulicht in 36 als Zwischenverbindungsschichten 1606-1610) angeordnet sind. Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. das Gate 1622 und die S/D-Kontakte 1624) elektrisch mit den Zwischenverbindungsstrukturen 1628 der Zwischenverbindungsschichten 1606-1610 gekoppelt sein. Die eine oder mehreren Zwischenverbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch als ein „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 bilden.
  • Die Zwischenverbindungsstrukturen 1628 können innerhalb der Zwischenverbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Gestaltungen zu leiten (insbesondere ist die Anordnung nicht auf die in 36 dargestellte spezielle Konfiguration von Zwischenverbindungsstrukturen 1628 beschränkt). Obwohl eine bestimmte Anzahl an Zwischenverbindungsschichten 1606-1610 in 36 dargestellt ist, beinhalten Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Zwischenverbindungsschichten als dargestellt.
  • Bei manchen Ausführungsformen können die Zwischenverbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b beinhalten, die mit einem elektrisch leitfähigen Material, wie etwa einem Metall, gefüllt sind. Die Leitungen 1628a können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene führen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale von der Perspektive in 36 aus gesehen in einer Richtung in die Seite hinein und aus der Seite heraus führen. Die Vias 1628b können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene leiten, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Bei manchen Ausführungsformen können die Vias 1628b Leitungen 1628a unterschiedlicher Zwischenverbindungsschichten 1606-1610 elektrisch miteinander koppeln.
  • Die Zwischenverbindungsschichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Zwischenverbindungsstrukturen 1628 angeordnet ist, wie in 36 gezeigt. Bei manchen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 1628 in unterschiedlichen der Zwischenverbindungsschichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen unterschiedlichen Zwischenverbindungsschichten 1606-1610 gleich sein.
  • Eine erste Zwischenverbindungsschicht 1606 kann oberhalb der Vorrichtungsschicht 1604 gebildet werden. Bei manchen Ausführungsformen kann die erste Zwischenverbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b aufweisen, wie gezeigt. Die Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Zwischenverbindungsschicht 1608 kann oberhalb der ersten Zwischenverbindungsschicht 1606 gebildet werden. Bei manchen Ausführungsformen kann die zweite Zwischenverbindungsschicht 1608 Vias 1628b beinhalten, um die Leitungen 1628a der zweiten Zwischenverbindungsschicht 1608 mit den Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b der Klarheit halber mit einer Linie in jeder Zwischenverbindungsschicht (z. B. in der zweiten Zwischenverbindungsschicht 1608) strukturell umrissen sind, können die Leitungen 1628a und die Vias 1628b bei einigen Ausführungsformen strukturell und/oder materiell zusammenhängend sein (z. B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Eine dritte Zwischenverbindungsschicht 1610 (und bei Bedarf zusätzliche Zwischenverbindungsschichten) kann in Folge auf der zweiten Zwischenverbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen, die in Verbindung mit der zweiten Zwischenverbindungsschicht 1608 oder der ersten Zwischenverbindungsschicht 1606 beschrieben sind, gebildet werden. Bei manchen Ausführungsformen können die Zwischenverbindungsschichten, die sich „weiter oben“ in dem Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 befinden (d. h. weiter von der Vorrichtungsschicht 1604 entfernt), dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 beinhalten (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 beinhalten, die auf den Zwischenverbindungsschichten 1606-1610 gebildet sind. In 36 sind die leitfähigen Kontakte 1636 als die Form von Bondpads annehmend veranschaulicht. Die leitfähigen Kontakte 1636 können elektrisch mit den Zwischenverbindungsstrukturen 1628 gekoppelt und dazu ausgelegt sein, die elektrischen Signale des (der) Transistors (Transistoren) 1640 zu anderen externen Vorrichtungen zu führen. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötverbindungen gebildet sein, um einen Chip, der die IC-Vorrichtung 1600 enthält, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen aufweisen, um die elektrischen Signale von den Zwischenverbindungsschichten 1606-1610 zu führen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Säulen) beinhalten, die die elektrischen Signale zu externen Komponenten leiten.
  • 37 ist eine Seitenquerschnittsansicht einer IC-Vorrichtungsbaugruppe 1700, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und/oder mikroelektronischen Baugruppen 100 beinhalten kann. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Anzahl an Komponenten, die auf einer Leiterplatte 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet Komponenten, die auf einer ersten Fläche 1740 der Leiterplatte 1702 und auf einer gegenüberliegenden zweiten Fläche 1742 der Leiterplatte 1702 angeordnet sind; allgemein können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Beliebige der unten unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 1700 erörterten IC-Gehäuse können beliebige der Ausführungsformen der hier offenbarten mikroelektronischen Baugruppen 100 beinhalten (können z. B. mehrere mikroelektronische Komponenten 102 beinhalten, die durch Direktbonden miteinander gekoppelt sind).
  • Bei manchen Ausführungsformen kann die Leiterplatte 1702 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einem gewünschten Schaltungsmuster gebildet werden, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen mit der Leiterplatte 1702 gekoppelten Komponenten zu leiten. Bei anderen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein.
  • Die in 37 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Interposer-Struktur 1736, die durch Kopplungskomponenten 1716 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1716 können die Gehäuse-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 37 gezeigt), männliche und weibliche Teile eines Sockels, einen Haftstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 1736 kann ein IC-Gehäuse 1720 beinhalten, das durch Kopplungskomponenten 1718 mit einem Gehäuse-Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Formen. Obwohl ein einziges IC-Gehäuse 1720 in 37 gezeigt ist, können mehrere IC-Gehäuse mit dem Gehäuse-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Gehäuse-Interposer 1704 gekoppelt sein. Der Gehäuse-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das eine Brücke zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1720 bildet. Das IC-Gehäuse 1720 kann zum Beispiel ein Die (der Die 1502 von 35), eine IC-Vorrichtung (z. B. die IC-Vorrichtung 1600 von 36) oder eine beliebige andere geeignete Komponente sein oder diese beinhalten. Allgemein kann der Gehäuse-Interposer 1704 eine Verbindung auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Gehäuse-Interposer 1704 das IC-Gehäuse 1720 (z. B. einen Die) mit einer Gruppe leitfähiger BGA-Kontakte der Kopplungskomponenten 1716 zum Koppeln mit der Leiterplatte 1702 koppeln. Bei der in 37 veranschaulichten Ausführungsform sind das IC-Gehäuse 1720 und die Leiterplatte 1702 an gegenüberliegenden Seiten des Gehäuse-Interposers 1704 angebracht; bei anderen Ausführungsformen können das IC-Gehäuse 1720 und die Leiterplatte 1702 an einer gleichen Seite des Gehäuse-Interposers 1704 angebracht sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Gehäuse-Interposers 1704 miteinander verbunden sein.
  • Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 als eine gedruckte Leiterplatte gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt sind und durch elektrisch leitfähige Vias miteinander verbunden sind. Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 aus alternativen starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Gehäuse-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 beinhalten, einschließlich unter anderem TSVs 1706. Der Gehäuse-Interposer 1704 kann ferner eingebettete Vorrichtungen 1714 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladung(ESD: Electrostatic Discharge)-Vorrichtungen und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie beispielsweise Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System(MEMS)-Vorrichtungen, können auch auf dem Gehäuse-Interposer 1704 gebildet werden. Die Gehäuse-auf-Interposer-Struktur 1736 kann die Form beliebiger in der Technik bekannter Gehäuse-auf-Interposer-Strukturen annehmen.
  • Die IC-Vorrichtungsbaugruppe 1700 kann ein IC-Gehäuse 1724 beinhalten, das durch Kopplungskomponenten 1722 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen und das IC-Gehäuse 1724 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 1720 erörterten Ausführungsformen annehmen.
  • Die in 37 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Gehäuse-Struktur 1734, die durch Kopplungskomponenten 1728 mit der zweiten Fläche 1742 der Leiterplatte 1702 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann ein IC-Gehäuse 1726 und ein IC-Gehäuse 1732 beinhalten, die durch Kopplungskomponenten 1730 so miteinander gekoppelt sind, dass das IC-Gehäuse 1726 zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form beliebiger Ausführungsformen der oben erörterten Kopplungskomponenten 1716 annehmen und die IC-Gehäuse 1726 und 1732 können die Form beliebiger Ausführungsformen des oben erörterten IC-Gehäuses 1720 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann gemäß beliebiger in der Technik bekannter Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 38 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und/oder mikroelektronischen Baugruppen 100 beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hier offenbarten IC-Vorrichtungsbaugruppen 1700, IC-Vorrichtungen 1600 oder Dies 1502 beinhalten. Eine Anzahl an Komponenten ist in 38 als in der elektrischen Vorrichtung 1800 enthaltend veranschaulicht, eine oder mehrere beliebige dieser Komponenten können jedoch weggelassen oder dupliziert werden, wie für die Anwendung geeignet. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 enthalten sind, an einer oder mehreren Hauptplatinen befestigt sein. Bei manchen Ausführungsformen können manche oder alle dieser Komponenten auf einem einzigen System-auf-Chip(SoC: System-on-Chip)-Die gefertigt sein.
  • Zusätzlich dazu beinhaltet die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsformen eine oder mehrere der in 38 veranschaulichten Komponenten möglicherweise nicht, stattdessen kann die elektrische Vorrichtung 1800 eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltungsanordnung) beinhalten, mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. In einem anderen Satz von Beispielen beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Audioeingabevorrichtung 1824 oder Audioausgabevorrichtung 1808, sondern kann eine Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltungsanordnung (z. B. Verbinder und eine Unterstützungsschaltungsanordnung) beinhalten, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hier verwendet, kann der Ausdruck „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere Digitalsignalprozessoren (DSPs), anwendungsspezifische integrierte Schaltkreise (ASICs: Application-Specific Integrated Circuits), zentrale Verarbeitungseinheiten (CPUs: Central Processing Units), Grafikverarbeitungseinheiten (GPUs: Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 aufweisen, welcher selbst eine oder mehrere Speichervorrichtungen beinhalten kann, wie etwa flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM)), nichtflüchtigen Speicher (z. B. Nurlesespeicher (ROM)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei manchen Ausführungsformen kann der Speicher 1804 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM) oder einen magnetischen Spintransferdrehmoment-Direktzugriffsspeicher (STT-MRAM) beinhalten.
  • Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 1812 für das Verwalten von drahtlosen Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 konfiguriert sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keine Drähte enthalten, obwohl sie bei einigen Ausführungsformen möglicherweise keine enthalten.
  • Der Kommunikationschip 1812 kann beliebige aus einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Nachtrag), Long-Term-Evolution(LTE)-Project zusammen mit jeglichen Nachträgen, Aktualisierungen und/oder Revisionen (z. B. das Advanced-LTE-Project, das Ultra-Mobile-Broadband(UMB)-Project (auch als „3GPP2“ bezeichnet) usw.). IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netze werden allgemein als WiMAX-Netze bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, einer Zertifikationsmarke für Produkte, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMTS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Ableitungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann in anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei einigen Ausführungsformen kann der Kommunikationschip 1812 kabelgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie für etwa WiFi oder Bluetooth, und kann ein zweiter Kommunikationschip 1812 für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa für ein globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen dediziert sein und kann ein zweiter Kommunikationschip 1812 für drahtgebundene Kommunikationen dediziert sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltungsanordnung 1814 beinhalten. Die Batterie-/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltungsanordnung zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 mit einer von der elektrischen Vorrichtung 1800 separaten Energiequelle (z. B. AC-Netzstromversorgung) beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Die Anzeigevorrichtung 1806 kann beliebige optische Indikatoren beinhalten, wie etwa eine Heads-Up-Anzeige, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD), eine Leuchtdioden-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung beinhalten, die einen akustischen Indikator erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonarrays oder digitale Instrumente (z. B. Instrumente mit einem MIDI-Ausgang (MIDI: Musical Instrument Digital Interface - digitale Schnittstelle für Musikinstrumente)).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Beispiele für die andere Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Liefern von Informationen an andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben erörtert) beinhalten. Beispiele für die andere Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Stift, ein Berührungsfeld, ein Strichcodelesegerät, ein Quick-Response(QR)-Codelesegerät, einen beliebigen Sensor oder ein Hochfrequenzerkennungs(RFID: Radio Frequency Identification)-Lesegerät beinhalten.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen gewünschten Formfaktor beinhalten, wie etwa eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musik-Player, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistenten (PDA), einen ultramobilen Personal-Computer usw.), eine elektrische Desktop-Vorrichtung, eine Server-Vorrichtung oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine elektrische Wearable-Vorrichtung. Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • Die folgenden Absätze stellen verschiedene Beispiele für die hier offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine mikroelektronische Komponente, die Folgendes beinhaltet: eine Oberfläche, wobei sich leitfähige Kontakte an der Oberfläche befinden; einen Graben an einer Peripherie der Oberfläche; und einen Grat in dem Graben.
  • Beispiel 2 beinhaltet den Gegenstand von Beispiel 1 und spezifiziert ferner, dass der Graben eine Tiefe von mehr als 1 Mikrometer aufweist.
  • Beispiel 3 beinhaltet den Gegenstand eines der Beispiele 1-2 und spezifiziert ferner, dass der Graben eine Tiefe zwischen 2 Mikrometer und 25 Mikrometer aufweist.
  • Beispiel 4 beinhaltet den Gegenstand eines der Beispiele 1-3 und spezifiziert ferner, dass der Graben eine Breite aufweist, die mehr als 2 Mikrometer beträgt.
  • Beispiel 5 beinhaltet den Gegenstand eines der Beispiele 1-4 und spezifiziert ferner, dass sich der Graben in einen Metallisierungsstapel der mikroelektronischen Komponente erstreckt.
  • Beispiel 6 beinhaltet den Gegenstand eines der Beispiele 1-5 und spezifiziert ferner, dass sich der Graben in ein Substrat der mikroelektronischen Komponente erstreckt.
  • Beispiel 7 beinhaltet den Gegenstand von Beispiel 6 und spezifiziert ferner, dass das Substrat ein Halbleitermaterial beinhaltet.
  • Beispiel 8 beinhaltet den Gegenstand von Beispiel 7 und spezifiziert ferner, dass das Halbleitermaterial Silicium beinhaltet.
  • Beispiel 9 beinhaltet den Gegenstand eines der Beispiele 1-8 und spezifiziert ferner, dass sich der Grat an einem Rand des Grabens befindet.
  • Beispiel 10 beinhaltet den Gegenstand eines der Beispiele 1-9 und spezifiziert ferner, dass der Grat eine Höhe von mehr als 300 Nanometer aufweist.
  • Beispiel 11 beinhaltet den Gegenstand eines der Beispiele 1-10 und spezifiziert ferner, dass der Grat Material eines Substrats der mikroelektronischen Komponente beinhaltet.
  • Beispiel 12 beinhaltet den Gegenstand eines der Beispiele 1-11 und spezifiziert ferner, dass die mikroelektronische Komponente ein Substrat beinhaltet und Seitenflächen des Substrats konvex, konkav oder abgewinkelt sind.
  • Beispiel 13 beinhaltet den Gegenstand eines der Beispiele 1-11 und spezifiziert ferner, dass die mikroelektronische Komponente ein Substrat beinhaltet und Seitenoberflächen des Substrats gezackt sind.
  • Beispiel 14 beinhaltet den Gegenstand eines der Beispiele 1-13 und spezifiziert ferner, dass Ecken der mikroelektronischen Komponente abgerundet sind.
  • Beispiel 15 beinhaltet den Gegenstand eines der Beispiele 1-14 und spezifiziert ferner, dass ein Rastermaß der leitfähigen Kontakte weniger als 20 Mikrometer beträgt.
  • Beispiel 16 beinhaltet den Gegenstand eines der Beispiele 1-15 und spezifiziert ferner, dass die leitfähigen Kontakte Kupfer beinhalten.
  • Beispiel 17 beinhaltet den Gegenstand von Beispiel 16 und spezifiziert ferner, dass die leitfähigen Kontakte auch Mangan und Nickel beinhalten.
  • Beispiel 18 beinhaltet den Gegenstand eines der Beispiele 1-17 und spezifiziert ferner, dass die leitfähigen Kontakte Mangan, Titan, Gold, Silber, Palladium, Nickel, Aluminium, Tantal oder Kobalt beinhalten.
  • Beispiel 19 beinhaltet den Gegenstand von Beispiel 18 und spezifiziert ferner, dass die leitfähigen Kontakte Tantal und Stickstoff beinhalten.
  • Beispiel 20 beinhaltet den Gegenstand eines der Beispiele 18-19 und spezifiziert ferner, dass die leitfähigen Kontakte Kobalt und Eisen beinhalten.
  • Beispiel 21 beinhaltet den Gegenstand eines der Beispiele 1-20 und spezifiziert ferner, dass die leitfähigen Kontakte ein Volumenmetallgebiet und ein Grenzflächenmetallgebiet beinhalten und sich eine Materialzusammensetzung des Grenzflächenmetallgebiets von einer Materialzusammensetzung des Volumenmetallgebiets unterscheidet.
  • Beispiel 22 beinhaltet den Gegenstand eines der Beispiele 1-21 und spezifiziert ferner, dass die Oberfläche eine Direktbondgrenzfläche beinhaltet und die leitfähigen Kontakte Direktbondkontakte sind.
  • Beispiel 23 beinhaltet den Gegenstand von Beispiel 22 und spezifiziert ferner, dass die Direktbondgrenzfläche eine quadratisch gemittelte Oberflächenrauigkeit aufweist, die weniger als zum Beispiel 0,5 Mikrometer beträgt.
  • Beispiel 24 beinhaltet den Gegenstand eines der Beispiele 22-23 und spezifiziert ferner, dass die Direktbondgrenzfläche ein dielektrisches Material zwischen angrenzenden der leitfähigen Kontakte beinhaltet.
  • Beispiel 25 beinhaltet den Gegenstand von Beispiel 24 und spezifiziert ferner, dass sich der Graben durch das dielektrische Material erstreckt.
  • Beispiel 26 beinhaltet den Gegenstand eines der Beispiele 24-25 und spezifiziert ferner, dass die Direktbondgrenzfläche ein Auskleidungsmaterial zwischen den leitfähigen Kontakten und dem dielektrischen Material beinhaltet.
  • Beispiel 27 beinhaltet den Gegenstand von Beispiel 26 und spezifiziert ferner, dass das Auskleidungsmaterial Silicium und Stickstoff beinhaltet.
  • Beispiel 28 beinhaltet den Gegenstand eines der Beispiele 26-27 und spezifiziert ferner, dass die mikroelektronische Komponente das Auskleidungsmaterial in einem Metallisierungsstapel beinhaltet.
  • Beispiel 29 beinhaltet den Gegenstand eines der Beispiele 25-28 und spezifiziert ferner, dass das dielektrische Material ein anorganisches dielektrisches Material beinhaltet.
  • Beispiel 30 beinhaltet den Gegenstand von Beispiel 29 und spezifiziert ferner, dass das anorganische dielektrische Material Silicium und Sauerstoff; Silicium und Stickstoff; Silicium, Sauerstoff und Stickstoff; Silicium, Kohlenstoff und Stickstoff; oder Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 31 beinhaltet den Gegenstand eines der Beispiele 29-30 und spezifiziert ferner, dass das dielektrische Material mehrere anorganische dielektrische Materialien beinhaltet.
  • Beispiel 32 beinhaltet den Gegenstand von Beispiel 31 und spezifiziert ferner, dass das dielektrische Material ein erstes anorganisches dielektrisches Material und ein zweites anorganisches dielektrisches Material, das sich von dem ersten anorganischen dielektrischen Material unterscheidet, beinhaltet.
  • Beispiel 33 beinhaltet den Gegenstand von Beispiel 32 und spezifiziert ferner, dass das erste anorganische dielektrische Material Silicium und Sauerstoff beinhaltet und das zweite anorganische dielektrische Material Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 34 beinhaltet den Gegenstand eines der Beispiele 32-33 und spezifiziert ferner, dass das dielektrische Material mehr des ersten anorganischen dielektrischen Materials als des zweiten anorganischen dielektrischen Materials beinhaltet.
  • Beispiel 35 beinhaltet den Gegenstand eines der Beispiele 1-34 und spezifiziert ferner, dass die mikroelektronische Komponente ein Die ist.
  • Beispiel 36 beinhaltet den Gegenstand eines der Beispiele 1-34 und spezifiziert ferner, dass die mikroelektronische Komponente ein Interposer ist.
  • Beispiel 37 beinhaltet den Gegenstand eines der Beispiele 1-36 und spezifiziert ferner, dass die mikroelektronische Komponente eine Substratdurchkontaktierung beinhaltet.
  • Beispiel 38 beinhaltet den Gegenstand eines der Beispiele 1-37 und spezifiziert ferner, dass die mikroelektronische Komponente keine Transistoren oder Dioden beinhaltet.
  • Beispiel 39 beinhaltet den Gegenstand eines der Beispiele 1-37 und spezifiziert ferner, dass die mikroelektronische Komponente eine aktive Schaltungsanordnung beinhaltet.
  • Beispiel 40 beinhaltet den Gegenstand von Beispiel 39 und spezifiziert ferner, dass die aktive Schaltungsanordnung eine Speicherschaltungsanordnung oder eine Leistungslieferschaltungsanordnung beinhaltet.
  • Beispiel 41 beinhaltet den Gegenstand eines der Beispiele 1-40 und spezifiziert ferner, dass die Oberfläche eine erste Oberfläche ist, die leitfähigen Kontakte erste leitfähige Kontakte sind, die mikroelektronische Komponente eine zweite Oberfläche gegenüber der ersten Oberfläche beinhaltet und sich zweite leitfähige Kontakte an der zweiten Oberfläche befinden.
  • Beispiel 42 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: eine erste mikroelektronische Komponente mit einer Fläche mit einer ersten Direktbondgrenzfläche, wobei die erste mikroelektronische Komponente einen Graben an einem Umfangsrand der Fläche aufweist; und eine zweite mikroelektronische Komponente mit einer zweiten Direktbondgrenzfläche, wobei die erste Direktbondgrenzfläche direkt an die zweite Direktbondgrenzfläche gebondet ist.
  • Beispiel 43 beinhaltet den Gegenstand von Beispiel 42 und spezifiziert ferner, dass der Graben eine Tiefe von mehr als 1 Mikrometer aufweist.
  • Beispiel 44 beinhaltet den Gegenstand eines der Beispiele 42-43 und spezifiziert ferner, dass der Graben eine Tiefe zwischen 2 Mikrometer und 25 Mikrometer aufweist.
  • Beispiel 45 beinhaltet den Gegenstand eines der Beispiele 42-44 und spezifiziert ferner, dass der Graben eine Breite aufweist, die mehr als 2 Mikrometer beträgt.
  • Beispiel 46 beinhaltet den Gegenstand eines der Beispiele 42-45 und spezifiziert ferner, dass sich der Graben in einen Metallisierungsstapel der ersten mikroelektronischen Komponente erstreckt.
  • Beispiel 47 beinhaltet den Gegenstand eines der Beispiele 42-46 und spezifiziert ferner, dass sich der Graben in ein Substrat der ersten mikroelektronischen Komponente erstreckt.
  • Beispiel 48 beinhaltet den Gegenstand von Beispiel 47 und spezifiziert ferner, dass das Substrat ein Halbleitermaterial beinhaltet.
  • Beispiel 49 beinhaltet den Gegenstand von Beispiel 48 und spezifiziert ferner, dass das Halbleitermaterial Silicium beinhaltet.
  • Beispiel 50 beinhaltet den Gegenstand eines der Beispiele 42-49 und spezifiziert ferner, dass die erste mikroelektronische Komponente einen Grat in dem Graben beinhaltet.
  • Beispiel 51 beinhaltet den Gegenstand von Beispiel 50 und spezifiziert ferner, dass sich der Grat an einem Rand des Grabens befindet.
  • Beispiel 52 beinhaltet den Gegenstand eines der Beispiele 50-51 und spezifiziert ferner, dass der Grat eine Höhe von mehr als 300 Nanometer aufweist.
  • Beispiel 53 beinhaltet den Gegenstand eines der Beispiele 50-52 und spezifiziert ferner, dass der Grat Material eines Substrats der ersten mikroelektronischen Komponente beinhaltet.
  • Beispiel 54 beinhaltet den Gegenstand eines der Beispiele 42-53 und spezifiziert ferner, dass die erste mikroelektronische Komponente ein Substrat beinhaltet und Seitenflächen des Substrats konvex, konkav oder abgewinkelt sind.
  • Beispiel 55 beinhaltet den Gegenstand eines der Beispiele 42-53 und spezifiziert ferner, dass die erste mikroelektronische Komponente ein Substrat beinhaltet und Seitenoberflächen des Substrats gezackt sind.
  • Beispiel 56 beinhaltet den Gegenstand eines der Beispiele 42-55 und spezifiziert ferner, dass Ecken der ersten mikroelektronischen Komponente abgerundet sind.
  • Beispiel 57 beinhaltet den Gegenstand eines der Beispiele 42-56 und spezifiziert ferner, dass die erste Direktbondgrenzfläche leitfähige Kontakte beinhaltet.
  • Beispiel 58 beinhaltet den Gegenstand von Beispiel 57 und spezifiziert ferner, dass ein Rastermaß der leitfähigen Kontakte weniger als 20 Mikrometer beträgt.
  • Beispiel 59 beinhaltet den Gegenstand eines der Beispiele 57-58 und spezifiziert ferner, dass die leitfähigen Kontakte Kupfer beinhalten.
  • Beispiel 60 beinhaltet den Gegenstand von Beispiel 59 und spezifiziert ferner, dass die leitfähigen Kontakte auch Mangan und Nickel beinhalten.
  • Beispiel 61 beinhaltet den Gegenstand eines der Beispiele 57-60 und spezifiziert ferner, dass die leitfähigen Kontakte Mangan, Titan, Gold, Silber, Palladium, Nickel, Aluminium, Tantal oder Kobalt beinhalten.
  • Beispiel 62 beinhaltet den Gegenstand von Beispiel 61 und spezifiziert ferner, dass die leitfähigen Kontakte Tantal und Stickstoff beinhalten.
  • Beispiel 63 beinhaltet den Gegenstand eines der Beispiele 61-62 und spezifiziert ferner, dass die leitfähigen Kontakte Kobalt und Eisen beinhalten.
  • Beispiel 64 beinhaltet den Gegenstand eines der Beispiele 57-63 und spezifiziert ferner, dass die leitfähigen Kontakte ein Volumenmetallgebiet und ein Grenzflächenmetallgebiet beinhalten und sich eine Materialzusammensetzung des Grenzflächenmetallgebiets von einer Materialzusammensetzung des Volumenmetallgebiets unterscheidet.
  • Beispiel 65 beinhaltet den Gegenstand eines der Beispiele 57-64 und spezifiziert ferner, dass die erste Direktbondgrenzfläche ein dielektrisches Material zwischen angrenzenden der leitfähigen Kontakte beinhaltet.
  • Beispiel 66 beinhaltet den Gegenstand von Beispiel 65 und spezifiziert ferner, dass sich der Graben durch das dielektrische Material erstreckt.
  • Beispiel 67 beinhaltet den Gegenstand eines der Beispiele 65-66 und spezifiziert ferner, dass die erste Direktbondgrenzfläche ein Auskleidungsmaterial zwischen den leitfähigen Kontakten und dem dielektrischen Material beinhaltet.
  • Beispiel 68 beinhaltet den Gegenstand von Beispiel 67 und spezifiziert ferner, dass das Auskleidungsmaterial Silicium und Stickstoff beinhaltet.
  • Beispiel 69 beinhaltet den Gegenstand eines der Beispiele 67-68 und spezifiziert ferner, dass die erste mikroelektronische Komponente das Auskleidungsmaterial in einem Metallisierungsstapel beinhaltet.
  • Beispiel 70 beinhaltet den Gegenstand eines der Beispiele 65-69 und spezifiziert ferner, dass das dielektrische Material ein anorganisches dielektrisches Material beinhaltet.
  • Beispiel 71 beinhaltet den Gegenstand von Beispiel 70 und spezifiziert ferner, dass das anorganische dielektrische Material Silicium und Sauerstoff; Silicium und Stickstoff; Silicium, Sauerstoff und Stickstoff; Silicium, Kohlenstoff und Stickstoff; oder Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 72 beinhaltet den Gegenstand eines der Beispiele 70-71 und spezifiziert ferner, dass das dielektrische Material mehrere anorganische dielektrische Materialien beinhaltet.
  • Beispiel 73 beinhaltet den Gegenstand von Beispiel 72 und spezifiziert ferner, dass das dielektrische Material ein erstes anorganisches dielektrisches Material und ein zweites anorganisches dielektrisches Material, das sich von dem ersten anorganischen dielektrischen Material unterscheidet, beinhaltet.
  • Beispiel 74 beinhaltet den Gegenstand von Beispiel 73 und spezifiziert ferner, dass das erste anorganische dielektrische Material Silicium und Sauerstoff beinhaltet und das zweite anorganische dielektrische Material Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 75 beinhaltet den Gegenstand eines der Beispiele 73-74 und spezifiziert ferner, dass das dielektrische Material mehr des ersten anorganischen dielektrischen Materials als des zweiten anorganischen dielektrischen Materials beinhaltet.
  • Beispiel 76 beinhaltet den Gegenstand eines der Beispiele 42-75 und spezifiziert ferner, dass die Direktbondgrenzfläche eine quadratisch gemittelte Oberflächenrauigkeit aufweist, die weniger als zum Beispiel 0,5 Mikrometer beträgt.
  • Beispiel 77 beinhaltet den Gegenstand eines der Beispiele 42-76 und spezifiziert ferner, dass die erste mikroelektronische Komponente ein Die ist.
  • Beispiel 78 beinhaltet den Gegenstand eines der Beispiele 42-76 und spezifiziert ferner, dass die erste mikroelektronische Komponente ein Interposer ist.
  • Beispiel 79 beinhaltet den Gegenstand eines der Beispiele 42-78 und spezifiziert ferner, dass die erste mikroelektronische Komponente eine Substratdurchkontaktierung beinhaltet.
  • Beispiel 80 beinhaltet den Gegenstand eines der Beispiele 42-79 und spezifiziert ferner, dass die erste mikroelektronische Komponente keine Transistoren oder Dioden beinhaltet.
  • Beispiel 81 beinhaltet den Gegenstand eines der Beispiele 42-79 und spezifiziert ferner, dass die erste mikroelektronische Komponente eine aktive Schaltungsanordnung beinhaltet.
  • Beispiel 82 beinhaltet den Gegenstand von Beispiel 81 und spezifiziert ferner, dass die aktive Schaltungsanordnung eine Speicherschaltungsanordnung oder eine Leistungslieferschaltungsanordnung beinhaltet.
  • Beispiel 83 beinhaltet den Gegenstand eines der Beispiele 42-82 und spezifiziert ferner, dass die Fläche eine erste Fläche ist, die erste mikroelektronische Komponente eine zweite Fläche gegenüber der ersten Fläche beinhaltet und sich leitfähige Kontakte an der zweiten Fläche befinden.
  • Beispiel 84 beinhaltet den Gegenstand eines der Beispiele 42-83 und spezifiziert ferner, dass die Fläche eine erste Fläche ist, der Graben ein erster Graben ist, sich die zweite Direktbondgrenzfläche an einer zweiten Fläche der zweiten mikroelektronischen Komponente befindet und die zweite mikroelektronische Komponente einen zweiten Graben an einem Umfangsrand der zweiten Fläche aufweist.
  • Beispiel 85 beinhaltet den Gegenstand von Beispiel 84 und spezifiziert ferner, dass der zweite Graben eine Tiefe von mehr als 1 Mikrometer aufweist.
  • Beispiel 86 beinhaltet den Gegenstand eines der Beispiele 84-85 und spezifiziert ferner, dass der zweite Graben eine Tiefe zwischen 2 Mikrometer und 25 Mikrometer aufweist.
  • Beispiel 87 beinhaltet den Gegenstand eines der Beispiele 84-86 und spezifiziert ferner, dass der zweite Graben eine Breite aufweist, die mehr als 2 Mikrometer beträgt.
  • Beispiel 88 beinhaltet den Gegenstand eines der Beispiele 84-87 und spezifiziert ferner, dass sich der zweite Graben in einen Metallisierungsstapel der zweiten mikroelektronischen Komponente erstreckt.
  • Beispiel 89 beinhaltet den Gegenstand eines der Beispiele 84-88 und spezifiziert ferner, dass sich der zweite Graben in ein Substrat der zweiten mikroelektronischen Komponente erstreckt.
  • Beispiel 90 beinhaltet den Gegenstand von Beispiel 89 und spezifiziert ferner, dass das Substrat ein Halbleitermaterial beinhaltet.
  • Beispiel 91 beinhaltet den Gegenstand von Beispiel 90 und spezifiziert ferner, dass das Halbleitermaterial Silicium beinhaltet.
  • Beispiel 92 beinhaltet den Gegenstand eines der Beispiele 84-91 und spezifiziert ferner, dass die zweite mikroelektronische Komponente einen Grat in dem zweiten Graben beinhaltet.
  • Beispiel 93 beinhaltet den Gegenstand von Beispiel 92 und spezifiziert ferner, dass sich der Grat an einem Rand des zweiten Grabens befindet.
  • Beispiel 94 beinhaltet den Gegenstand eines der Beispiele 92-93 und spezifiziert ferner, dass der Grat eine Höhe von mehr als 300 Nanometer aufweist.
  • Beispiel 95 beinhaltet den Gegenstand eines der Beispiele 92-94 und spezifiziert ferner, dass der Grat Material eines Substrats der zweiten mikroelektronischen Komponente beinhaltet.
  • Beispiel 96 beinhaltet den Gegenstand eines der Beispiele 84-95 und spezifiziert ferner, dass die zweite mikroelektronische Komponente ein Substrat beinhaltet und Seitenflächen des Substrats konvex, konkav oder abgewinkelt sind.
  • Beispiel 97 beinhaltet den Gegenstand eines der Beispiele 84-95 und spezifiziert ferner, dass die zweite mikroelektronische Komponente ein Substrat beinhaltet und Seitenoberflächen des Substrats gezackt sind.
  • Beispiel 98 beinhaltet den Gegenstand eines der Beispiele 84-97 und spezifiziert ferner, dass Ecken der zweiten mikroelektronischen Komponente abgerundet sind.
  • Beispiel 99 beinhaltet den Gegenstand eines der Beispiele 84-98 und spezifiziert ferner, dass die zweite Direktbondgrenzfläche leitfähige Kontakte beinhaltet.
  • Beispiel 100 beinhaltet den Gegenstand von Beispiel 99 und spezifiziert ferner, dass ein Rastermaß der leitfähigen Kontakte weniger als 20 Mikrometer beträgt.
  • Beispiel 101 beinhaltet den Gegenstand eines der Beispiele 99-100 und spezifiziert ferner, dass die leitfähigen Kontakte Kupfer beinhalten.
  • Beispiel 102 beinhaltet den Gegenstand von Beispiel 101 und spezifiziert ferner, dass die leitfähigen Kontakte auch Mangan und Nickel beinhalten.
  • Beispiel 103 beinhaltet den Gegenstand eines der Beispiele 99-102 und spezifiziert ferner, dass die leitfähigen Kontakte Mangan, Titan, Gold, Silber, Palladium, Nickel, Aluminium, Tantal oder Kobalt beinhalten.
  • Beispiel 104 beinhaltet den Gegenstand von Beispiel 103 und spezifiziert ferner, dass die leitfähigen Kontakte Tantal und Stickstoff beinhalten.
  • Beispiel 105 beinhaltet den Gegenstand eines der Beispiele 103-104 und spezifiziert ferner, dass die leitfähigen Kontakte Kobalt und Eisen beinhalten.
  • Beispiel 106 beinhaltet den Gegenstand eines der Beispiele 99-105 und spezifiziert ferner, dass die leitfähigen Kontakte ein Volumenmetallgebiet und ein Grenzflächenmetallgebiet beinhalten und sich eine Materialzusammensetzung des Grenzflächenmetallgebiets von einer Materialzusammensetzung des Volumenmetallgebiets unterscheidet.
  • Beispiel 107 beinhaltet den Gegenstand eines der Beispiele 99-106 und spezifiziert ferner, dass die zweite Direktbondgrenzfläche ein dielektrisches Material zwischen angrenzenden der leitfähigen Kontakte beinhaltet.
  • Beispiel 108 beinhaltet den Gegenstand von Beispiel 107 und spezifiziert ferner, dass sich der zweite Graben durch das dielektrische Material erstreckt.
  • Beispiel 109 beinhaltet den Gegenstand eines der Beispiele 107-108 und spezifiziert ferner, dass die zweite Direktbondgrenzfläche ein Auskleidungsmaterial zwischen den leitfähigen Kontakten und dem dielektrischen Material beinhaltet.
  • Beispiel 110 beinhaltet den Gegenstand von Beispiel 109 und spezifiziert ferner, dass das Auskleidungsmaterial Silicium und Stickstoff beinhaltet.
  • Beispiel 111 beinhaltet den Gegenstand eines der Beispiele 109-110 und spezifiziert ferner, dass die zweite mikroelektronische Komponente das Auskleidungsmaterial in einem Metallisierungsstapel beinhaltet.
  • Beispiel 112 beinhaltet den Gegenstand eines der Beispiele 107-111 und spezifiziert ferner, dass das dielektrische Material ein anorganisches dielektrisches Material beinhaltet.
  • Beispiel 113 beinhaltet den Gegenstand von Beispiel 112 und spezifiziert ferner, dass das anorganische dielektrische Material Silicium und Sauerstoff; Silicium und Stickstoff; Silicium, Sauerstoff und Stickstoff; Silicium, Kohlenstoff und Stickstoff; oder Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 114 beinhaltet den Gegenstand eines der Beispiele 112-113 und spezifiziert ferner, dass das dielektrische Material mehrere anorganische dielektrische Materialien beinhaltet.
  • Beispiel 115 beinhaltet den Gegenstand von Beispiel 114 und spezifiziert ferner, dass das dielektrische Material ein erstes anorganisches dielektrisches Material und ein zweites anorganisches dielektrisches Material, das sich von dem ersten anorganischen dielektrischen Material unterscheidet, beinhaltet.
  • Beispiel 116 beinhaltet den Gegenstand von Beispiel 115 und spezifiziert ferner, dass das erste anorganische dielektrische Material Silicium und Sauerstoff beinhaltet und das zweite anorganische dielektrische Material Silicium, Sauerstoff, Kohlenstoff und Stickstoff beinhaltet.
  • Beispiel 117 beinhaltet den Gegenstand eines der Beispiele 115-116 und spezifiziert ferner, dass das dielektrische Material mehr des ersten anorganischen dielektrischen Materials als des zweiten anorganischen dielektrischen Materials beinhaltet.
  • Beispiel 118 beinhaltet den Gegenstand eines der Beispiele 84-117 und spezifiziert ferner, dass die zweite Direktbondgrenzfläche eine quadratisch gemittelte Oberflächenrauigkeit aufweist, die weniger als zum Beispiel 0,5 Mikrometer beträgt.
  • Beispiel 119 beinhaltet den Gegenstand eines der Beispiele 84-118 und spezifiziert ferner, dass die zweite mikroelektronische Komponente ein Die ist.
  • Beispiel 120 beinhaltet den Gegenstand eines der Beispiele 84-118 und spezifiziert ferner, dass die zweite mikroelektronische Komponente ein Interposer ist.
  • Beispiel 121 beinhaltet den Gegenstand eines der Beispiele 84-120 und spezifiziert ferner, dass die zweite mikroelektronische Komponente eine Substratdurchkontaktierung beinhaltet.
  • Beispiel 122 beinhaltet den Gegenstand eines der Beispiele 84-121 und spezifiziert ferner, dass die zweite mikroelektronische Komponente keine Transistoren oder Dioden beinhaltet.
  • Beispiel 123 beinhaltet den Gegenstand eines der Beispiele 84-121 und spezifiziert ferner, dass die zweite mikroelektronische Komponente eine aktive Schaltungsanordnung beinhaltet.
  • Beispiel 124 beinhaltet den Gegenstand von Beispiel 123 und spezifiziert ferner, dass die aktive Schaltungsanordnung eine Speicherschaltungsanordnung oder eine Leistungslieferschaltungsanordnung beinhaltet.
  • Beispiel 125 beinhaltet den Gegenstand eines der Beispiele 42-124 und spezifiziert ferner, dass die mikroelektronische Baugruppe ferner ein Vergussmaterial um die zweite mikroelektronische Komponente herum beinhaltet.
  • Beispiel 126 beinhaltet den Gegenstand von Beispiel 125 und spezifiziert ferner, dass sich das Vergussmaterial nicht zwischen der zweiten mikroelektronischen Komponente und der ersten mikroelektronischen Komponente erstreckt.
  • Beispiel 127 beinhaltet den Gegenstand eines der Beispiele 125-126 und spezifiziert ferner, dass das Vergussmaterial ein Glasmaterial oder ein Oxidmaterial oder ein Füllmaterial beinhaltet.
  • Beispiel 128 beinhaltet den Gegenstand eines der Beispiele 42-127 und spezifiziert ferner, dass die mikroelektronische Baugruppe ferner einen Wärmeverteiler beinhaltet.
  • Beispiel 129 beinhaltet den Gegenstand von Beispiel 128 und spezifiziert ferner, dass die mikroelektronische Baugruppe ferner ein Wärmeübergangsmaterial zwischen der zweiten mikroelektronischen Komponente und dem Wärmeverteiler beinhaltet.
  • Beispiel 130 ist ein System, das Folgendes beinhaltet: eine Leiterplatte; und eine mikroelektronische Baugruppe, die kommunikativ mit der Leiterplatte gekoppelt ist, wobei die mikroelektronische Baugruppe eine Fläche einer ersten mikroelektronischen Komponente beinhaltet, die direkt an eine Fläche einer zweiten mikroelektronischen Komponente gebondet ist, und die Fläche der ersten mikroelektronischen Komponente einen Graben an ihren Rändern beinhaltet.
  • Beispiel 131 beinhaltet den Gegenstand von Beispiel 130 und spezifiziert ferner, dass die Leiterplatte eine Hauptplatine ist.
  • Beispiel 132 beinhaltet den Gegenstand eines der Beispiele 130-131 und spezifiziert ferner, dass das System ein handgehaltenes Rechensystem ist.
  • Beispiel 133 beinhaltet den Gegenstand eines der Beispiele 130-132 und spezifiziert ferner, dass das System ein Wearable-Computersystem ist.
  • Beispiel 134 beinhaltet den Gegenstand eines der Beispiele 130-131 und spezifiziert ferner, dass das System ein Server-Rechensystem ist.
  • Beispiel 135 beinhaltet den Gegenstand eines der Beispiele 130-131 und spezifiziert ferner, dass das System ein Fahrzeugrechensystem ist.
  • Beispiel 136 beinhaltet den Gegenstand eines der Beispiele 130-135 und spezifiziert ferner, dass das System ferner eine Anzeige beinhaltet, die kommunikativ mit der Leiterplatte gekoppelt ist.
  • Beispiel 137 beinhaltet den Gegenstand eines der Beispiele 130-136 und spezifiziert ferner, dass das System ferner eine Drahtlosekommunikationsvorrichtung beinhaltet, die kommunikativ mit der Leiterplatte gekoppelt ist.
  • Beispiel 138 beinhaltet den Gegenstand eines der Beispiele 130-137 und spezifiziert ferner, dass das System ferner ein Gehäuse um die mikroelektronische Baugruppe und die Leiterplatte herum beinhaltet.

Claims (20)

  1. Mikroelektronische Komponente, die Folgendes umfasst: eine Oberfläche, wobei sich leitfähige Kontakte an der Oberfläche befinden; einen Graben an einem Umfangsrand der Oberfläche; und einen Grat in dem Graben.
  2. Mikroelektronische Komponente nach Anspruch 1, wobei sich der Graben in einen Metallisierungsstapel der mikroelektronischen Komponente erstreckt.
  3. Mikroelektronische Komponente nach einem der Ansprüche 1-2, wobei sich der Graben in ein Substrat der mikroelektronischen Komponente erstreckt.
  4. Mikroelektronische Komponente nach Anspruch 3, wobei das Substrat ein Halbleitermaterial beinhaltet.
  5. Mikroelektronische Komponente nach einem der Ansprüche 1-4, wobei sich der Grat an einem Rand des Grabens befindet.
  6. Mikroelektronische Komponente nach einem der Ansprüche 1-5, wobei der Grat eine Höhe von mehr als 300 Nanometer aufweist.
  7. Mikroelektronische Komponente nach einem der Ansprüche 1-6, wobei der Grat Material eines Substrats der mikroelektronischen Komponente beinhaltet.
  8. Mikroelektronische Komponente nach einem der Ansprüche 1-7, wobei die mikroelektronische Komponente ein Substrat beinhaltet und Seitenflächen des Substrats konvex, konkav oder abgewinkelt sind.
  9. Mikroelektronische Komponente nach einem der Ansprüche 1-7, wobei die mikroelektronische Komponente ein Substrat beinhaltet und Seitenflächen des Substrats gezackt sind.
  10. Mikroelektronische Komponente nach einem der Ansprüche 1-9, wobei Ecken der mikroelektronischen Komponente abgerundet sind.
  11. Mikroelektronische Baugruppe, die Folgendes umfasst: eine erste mikroelektronische Komponente mit einer Fläche mit einer ersten Direktbondgrenzfläche, wobei die erste mikroelektronische Komponente einen Graben an einem Umfangsrand der Fläche aufweist; und eine zweite mikroelektronische Komponente mit einer zweiten Direktbondgrenzfläche, wobei die erste Direktbondgrenzfläche direkt an die zweite Direktbondgrenzfläche gebondet ist.
  12. Mikroelektronische Baugruppe nach Anspruch 11, wobei die erste Direktbondgrenzfläche leitfähige Kontakte beinhaltet.
  13. Mikroelektronische Baugruppe nach Anspruch 12, wobei ein Rastermaß der leitfähigen Kontakte weniger als 20 Mikrometer beträgt.
  14. Mikroelektronische Baugruppe nach einem der Ansprüche 12-13, wobei die leitfähigen Kontakte Kupfer beinhalten.
  15. Mikroelektronische Baugruppe nach einem der Ansprüche 12-14, wobei die erste Direktbondgrenzfläche ein dielektrisches Material zwischen angrenzenden der leitfähigen Kontakte beinhaltet.
  16. Mikroelektronische Baugruppe nach Anspruch 15, wobei das dielektrische Material ein anorganisches dielektrisches Material beinhaltet.
  17. Mikroelektronische Baugruppe nach einem der Ansprüche 11-16, wobei die Fläche eine erste Fläche ist, der Graben ein erster Graben ist, sich die zweite Direktbondgrenzfläche an einer zweiten Fläche der zweiten mikroelektronischen Komponente befindet und die zweite mikroelektronische Komponente einen zweiten Graben an einem Umfangsrand der zweiten Fläche aufweist.
  18. Mikroelektronische Baugruppe nach Anspruch 17, wobei die zweite mikroelektronische Komponente einen Grat in dem zweiten Graben beinhaltet.
  19. System, das Folgendes umfasst: eine Leiterplatte; und eine mikroelektronische Baugruppe, die kommunikativ mit der Leiterplatte gekoppelt ist, wobei die mikroelektronische Baugruppe eine Fläche einer ersten mikroelektronischen Komponente beinhaltet, die direkt an eine Fläche einer zweiten mikroelektronischen Komponente gebondet ist, und die Fläche der ersten mikroelektronischen Komponente einen Graben an ihren Rändern beinhaltet.
  20. System nach Anspruch 19, wobei das System ferner eine Anzeige beinhaltet, die kommunikativ mit der Leiterplatte gekoppelt ist.
DE102021121681.8A 2020-09-25 2021-08-20 Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen Pending DE102021121681A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/032,469 US12119317B2 (en) 2020-09-25 2020-09-25 Singulation of microelectronic components with direct bonding interfaces
US17/032,469 2020-09-25

Publications (1)

Publication Number Publication Date
DE102021121681A1 true DE102021121681A1 (de) 2022-03-31

Family

ID=80624704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021121681.8A Pending DE102021121681A1 (de) 2020-09-25 2021-08-20 Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen

Country Status (3)

Country Link
US (1) US12119317B2 (de)
CN (1) CN114256193A (de)
DE (1) DE102021121681A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220042705A (ko) 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20220399294A1 (en) * 2021-06-14 2022-12-15 Intel Corporation Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
US20220406753A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Multi-chip package with recessed memory
CN115332187A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种基于中介层的封装
US20240222345A1 (en) * 2022-12-29 2024-07-04 Intel Corporation Die attach in glass core package through organic-to-organic bonding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756943B2 (en) * 2017-12-29 2023-09-12 Intel Corporation Microelectronic assemblies
US20200075533A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes

Also Published As

Publication number Publication date
US12119317B2 (en) 2024-10-15
CN114256193A (zh) 2022-03-29
US20220102305A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
DE102021121681A1 (de) Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112016006809B4 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112013005582B4 (de) Kontaktfleckstruktur für eine Silicium-Durchkontaktierung
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE112017008327T5 (de) Mikroelektronische anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112017008325T5 (de) Mikroelektronische anordnungen
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten